JP2007193217A - 液晶表示装置 - Google Patents

Abstract

【課題】垂直帰線期間内の交流化駆動の際に消費電力を低減する。
【解決手段】複数の画素と、前記各画素に階調電圧を印加する複数の映像線と、対向電極とを有する液晶表示パネルと、前記複数の画素に階調電圧を出力する駆動回路とを有し、前記駆動回路は、１フレーム期間内の表示期間および垂直帰線期間に、前記各映像線に対して、前記対向電極に印加する対向電圧よりも高電位の正極性の階調電圧と、前記対向電極に印加する対向電圧よりも低電位の負極性の階調電圧とを交互に供給し、前記表示期間内に前記各映像線に対して供給する階調電圧を、正極性の階調電圧から負極性の階調電圧、あるいは、負極性の階調電圧から正極性の階調電圧へ変化させる交流化周期をＴ１、前記垂直帰線期間内の前記交流化周期をＴ２とするとき、Ｔ１＜Ｔ２を満足する。
【選択図】図４

Description

本発明は、液晶表示装置に係り、特に、垂直帰線期間内の交流化駆動方法に適用して有効な技術に関する。

画素毎に薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）を有し、この薄膜トランジスタ（ＴＦＴ）をスイッチング駆動するアクティブマトリクス型の液晶表示モジュールは、ノート型のパーソナルコンピュータ（以下、単に、パソコンという）等の表示装置として広く使用されている。
前述したような液晶表示モジュールにおいて、ｎ番目のフレームにおけるライン走査が終了してから、次の（ｎ＋１）番目のフレームのライン走査の間の期間を垂直帰線期間（または、垂直ブランキング期間）、また、各フレームにおけるライン走査期間を表示期間と称している。
一般に、従来の液晶表示モジュールでは、垂直帰線期間内に、薄膜トランジスタのリーク電流により、画素に書き込まれた電圧が変動し、表示画面中に横筋が生じるのを防止するため、垂直帰線期間内も交流化駆動を行っている。

一方、小型の液晶表示モジュールは、携帯型のゲーム機などにも使用される。この携帯型のゲーム機では、電池駆動が前提となっているための低消費電力が要求される。
しかしながら、ゲーム機などでは、１フレーム中で、垂直帰線期間が占める割合が多く、そして、前述したように、液晶表示モジュールは、垂直帰線期間内でも交流化駆動を行っているため、携帯型のゲーム機に使用される液晶表示モジュールでは、垂直帰線期間内での消費電力が大きくなるという問題点があった。
この問題点を解消するためには、垂直帰線期間内での交流化駆動を中止すればよいが、垂直帰線期間内の交流化駆動を中止すると、表示画面中に横筋が生じ、画像の表示品質が損なわれるという問題点があった。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、液晶表示装置において、垂直帰線期間内の交流化駆動の際に消費電力を低減することが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）複数の画素と、前記各画素に階調電圧を印加する複数の映像線と、対向電極とを有する液晶表示パネルと、前記複数の画素に階調電圧を出力する駆動回路とを有し、 前記駆動回路は、１フレーム期間内の表示期間および垂直帰線期間に、前記各映像線に対して、前記対向電極に印加する対向電圧よりも高電位の正極性の階調電圧と、前記対向電極に印加する対向電圧よりも低電位の負極性の階調電圧とを交互に供給する液晶表示装置であって、前記表示期間内に前記各映像線に対して供給する階調電圧を、正極性の階調電圧から負極性の階調電圧、あるいは、負極性の階調電圧から正極性の階調電圧へ変化させる交流化周期をＴ１、前記垂直帰線期間内に、前記各映像線に対して供給する階調電圧を、正極性の階調電圧から負極性の階調電圧、あるいは、負極性の階調電圧から正極性の階調電圧へ変化させる交流化周期をＴ２とするとき、Ｔ１＜Ｔ２を満足することを特徴とする。

（２）（１）において、前記表示期間内に前記映像線に供給する階調電圧を、１水平走査期間毎に交流化することを特徴とする請求項１に記載の液晶表示装置。
（３）（１）または（２）において、前記各映像線に対して供給される階調電圧が負極性の階調電圧のときに、前記対向電極に印加される対向電圧は正極性の対向電圧であり、前記各映像線に対して供給される階調電圧が正極性の階調電圧のときに、前記対向電極に印加される対向電圧は、前記正極性の対向電圧よりも低電位の負極性の対向電圧である。
（４）（１）ないし（３）の何れかにおいて、前記垂直帰線期間内に、前記各映像線に対して供給される階調電圧は、前記対向電極に印加される対向電圧との間の電位差が最も小さい階調電圧である。
（５）（４）において、前記駆動回路は、前記各映像線に階調電圧を供給するソースドライバを有し、前記ソースドライバは、表示データをラッチするラッチ回路を有し、前記ラッチ回路は、前記垂直帰線期間内に初期化される。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明の液晶表示装置によれば、垂直帰線期間内の交流化駆動の際に消費電力を低減することが可能となる。

以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図１は、本発明の実施例の液晶表示モジュールの概略構成を示すブロック図である。
本実施例の液晶表示モジュールは、液晶表示パネル１、ゲートドライバ部２、ソースドライバ部３、表示制御回路４、電源回路５で構成される。
ゲートドライバ部２、ソースドライバ部３は、液晶表示パネル１の周辺部に設置される。ゲートドライバ部２は、液晶表示パネル１の一辺に配置された複数のゲートドライバＩＣから構成される。また、ソースドライバ部３は、液晶表示パネル１の他の辺に配置された複数のソースドライバＩＣから構成される。
表示制御回路４は、ホスト側から入力される表示信号を、データの交流化等、液晶表示パネル１の表示に適したタイミング調整を行い、表示形式の表示データに変換して同期信号（クロック信号）と共にゲートドライバ部２、ソースドライバ部３に入力する。
ゲートドライバ部２とソースドライバ部３は、表示制御回路４の制御の基に走査線に走査電圧を供給し、また、映像線に階調電圧を供給して映像を表示する。電源回路５は液晶表示装置に要する各種の電圧を生成する。

図２は、図１に示す液晶表示パネル１の画素部の等価回路を示す図である。なお、同図は、実際の画素の幾何学的配置に対応しており、有効表示領域（画素部）にマトリクス状に配置される複数のサブピクセルは、１サブピクセル当たり１つの薄膜トランジスタ（ＴＦＴ）で構成したものである。
図２において、ＤＲ，ＤＧ，ＤＢは、映像線（ドレイン線、ソース線ともいう）、Ｇは走査線（ゲート線ともいう）、Ｒ，Ｇ，Ｂは各色（赤、緑、青）の画素電極（ＩＴＯ１）であり、ＩＴＯ２は対向電極（コモン電極）、ＣLCは液晶層を等価的に示す液晶容量、Ｃｓｔｇは、共通信号線ＣＯＭとソース電極の間に形成された保持容量である。
図１に示す液晶表示パネル１において、列方向に配置された各画素の薄膜トランジスタ（ＴＦＴ）のドレイン電極は、それぞれ映像線（ＤＲ，ＤＧ，ＤＢ）に接続され、各映像線（Ｄ）は列方向に配置された画素に、表示データに対応する階調電圧を供給するソースドライバ部３に接続される。
また、行方向に配置された各画素における薄膜トランジスタ（ＴＦＴ）のゲート電極は、それぞれ走査線（Ｇ）に接続され、各走査線（Ｇ）は、１水平走査時間、薄膜トランジスタ（ＴＦＴ）のゲートに走査電圧（正または負のバイアス電圧）を供給するゲートドライバ部２に接続される。

表示制御回路４は、１個の半導体集積回路（ＬＳＩ）から構成され、本体側から送信されてくるドットクロック（ＣＬＫ）、ディスプレイタイミング信号（ＤＴＭＧ）、水平同期信号（Ｈｓｙｎｃ）、垂直同期信号（Ｖｓｙｎｃ）の各表示制御信号および表示用デ−タ（Ｒ・Ｇ・Ｂ）を基に、ソースドライバ部３、および、ゲートドライバ部２を制御・駆動する。
ゲートドライバ部２は、走査線（Ｇ０，Ｇ１，…Ｇｊ，Ｇｊ＋１）を上から下に向かって（Ｇ０→Ｇ１…の順番で）選択し、一方で、ある走査線の選択期間中に、ソースドライバ部３は、表示データに対応する階調電圧を、映像線（ＤＲ，ＤＧ，ＤＢ）に供給し、画素電極（ＩＴＯ１）に印加する。
即ち、ゲートドライバ部２からは、走査線（Ｇ０，Ｇ１，…Ｇｊ，Ｇｊ＋１）の垂直走査の順に、一水平走査期間（１Ｈ）の間、Ｈｉｇｈレベル（以下、Ｈレベル）の走査電圧（ＶＧ）を印加し、走査線に接続された全ての薄膜トランジスタ（ＴＦＴ）をオンの状態、即ち、選択状態とすることで、ソースドライバ部３から出力された階調電圧（ＶＤ）を画素電極（ＩＴＯ１）に印加する。
逆に、Ｌｏｗレベル（以下、Ｌレベル）の走査電圧（ＶＧ）の場合、走査線（Ｇ０，Ｇ１，…Ｇｊ，Ｇｊ＋１）に接続された全ての薄膜トランジスタ（ＴＦＴ）はオフ状態、即ち、非選択状態となる。
これにより、最終的に、保持容量（Ｃｓｔｇ）と、液晶容量（Ｃｌｃ）に電荷がチャージされ、液晶分子をコントロールすることにより画像が表示される。

図３は、図１に示すソースドライバ部３の構成するソースドライバＩＣの一例の概略構成を示すブロック図である。
図３において、正極性階調電圧生成回路１５１ａは、外部から供給される５値の階調基準電圧（Ｖ０〜Ｖ４）に基づいて、正極性の６４階調の階調電圧を生成し、電圧バスライン１５８ａを介して出力回路１５７に出力する。
負極性階調電圧生成回路１５１ｂは、外部から供給される負極性の５値の階調基準電圧（Ｖ５〜Ｖ９）に基づいて、負極性の６４階調の階調電圧を生成し、電圧バスライン１５８ｂを介して出力回路１５７に出力する。
また、制御回路１５２内のシフトレジスタ回路１５３は、表示制御回路４から入力されるクロック（データラッチクロック；ＣＬ２）に基づいて、入力レジスタ回路１５４のデータ取り込み用信号を生成し、入力レジスタ回路１５４に出力する。
入力レジスタ回路１５４は、シフトレジスタ回路１５３から出力されるデータ取り込み用信号に基づき、表示制御回路４から入力されるクロック（ＣＬ２）に同期して、各色毎６ビットの表示データを出力本数分だけラッチする。
ストレージレジスタ回路１５５は、表示制御回路４から入力されるクロック（出力タイミング制御用クロック；ＣＬ１）に応じて、入力レジスタ回路１５４内の表示データをラッチする。このストレージレジスタ回路１５５に取り込まれた表示データは、レベルシフト回路１５６を介して出力回路１５７に入力される。
出力回路１５７は、正極性の６４階調の階調電圧、あるいは負極性の６４階調の階調電圧に基づき、表示データに対応した１つの階調電圧（６４階調の中の１つの階調電圧）を選択して、各映像線（Ｄ）に出力する。

一般に、液晶層は、長時間同じ電圧（直流電圧）が印加されていると、液晶層の傾きが固定化され、結果として残像現象を引き起こし、液晶層の寿命を縮めることになる。
これを防止するために、液晶表示モジュールにおいては、液晶層に印加する電圧をある一定時間毎に交流化、即ち、対向電極（ＩＴＯ２）に印加する対向電圧を基準にして、画素電極（ＩＴＯ１）に印加する階調電圧を、一定時間毎に正電圧側／負電圧側に変化させるようにしている。
図７は、従来の液晶表示モジュールの交流化駆動を説明するための図である。この図７において、ＴＤＩＳは、表示期間であり、図７では、このＴＤＩＳの表示期間内に、一水平走査期間（１Ｈ）毎に、画素電極（ＩＴＯ１）に対して、対向電極（ＩＴＯ２）に印加されるコモン電圧（ＶＣＯＭ）よりも高電位の階調電圧（以下、正極性の階調電圧）と、コモン電圧（ＶＣＯＭ）よりも低電位の階調電圧（以下、負極性の階調電圧）とを交互に印加する。なお、図７は、交流化駆動方法として、コモン反転法の一つである１ラインコモン反転を採用した場合について図示している。
また、図７において、ＴＢＲＮは、垂直帰線期間であり、図７では、このＴＢＲＮの垂直帰線期間内でも、一水平走査期間（１Ｈ）毎に交流化駆動を行っている。これは、垂直帰線期間内に、薄膜トランジスタのリーク電流により、画素に書き込まれた電圧が変動し、表示画面中に横筋が生じるのを防止するためである。
図８に、２ｎフレームと、（２ｎ＋１）フレームの、図７の交流化駆動の極性を示す。この図８において、（＋）は正極性の階調電圧を各映像線（Ｄ）に供給する場合、（−）は負極性の階調電圧を各映像線（Ｄ）に供給する場合を示す。

以下、垂直帰線期間内に交流化駆動を行う理由を説明する。
図９は、垂直帰線期間内に交流化駆動を中止した場合の問題点を説明するための図である。
図９は、階調電圧（ＶＤ）が、一水平走査期間（１Ｈ）毎に、ａの階調電圧と、ｂの階調電圧との間で振幅しており、さらに、画素電極（ＩＴＯ１）に、ｂの階調電圧を印加して交流化を中止した場合の画素の保持特性を説明するための図である。
図９では、最終表示ライン（ＥＮＤ）の画素に書き込まれた（チャージされた）画素電位は、ｂの階調電圧であり、また、垂直帰線期間内には、映像線（Ｄ）に、ａ（ａ＞ｂ）の階調電圧が印加される。したがって、画素の薄膜トランジスタ（ＴＦＴ）のリーク特性が悪いと、垂直帰線期間内に、最終表示ライン（ＥＮＤ）の画素に対して、図９の矢印Ａに示すように、リーク電流が生じ、画素に書き込まれた電圧が変動する。
この場合に、最終表示ラインの一つ手前の表示ライン（ＥＮＤ−１）の画素には、ａの階調電圧が書き込まれているため、垂直帰線期間内に交流化駆動を中止しても、画素の電位と映像線（Ｄ）の電位とが一致するため、リーク電流は流れない。
これにより、結果的に表示画面の表示ライン間で輝度差が生じ横筋が発生することになる。

これに対して、図７に示すように、一水平走査期間（１Ｈ）毎に、交流化駆動を行うと、垂直帰線期間内の１ライン（Ｌ１）では、ｂの階調電圧に書き込まれた最終表示ライン（ＥＮＤ）の画素に対してリーク電流が生じ、画素に書き込まれた電圧が変動し、ａの階調電圧が書き込まれた最終表示ラインの一つ手前の表示ライン（ＥＮＤ−１）の画素には、リーク電流は流れない。
しかしながら、次の２ライン（Ｌ２）では、ａの階調電圧が書き込まれた最終表示ライン（ＥＮＤ）の一つ手前の表示ライン（ＥＮＤ−１）の画素に対してリーク電流が生じ、画素に書き込まれた電圧が変動する。また、ｂの階調電圧が書き込まれた最終表示ライン（ＥＮＤ）の画素では、リーク電流により、１ライン（Ｌ１）での変動分が相殺され、画素に、ｂの階調電圧に書き込まれる。
次の３ライン（Ｌ３）では、前述した理由により、ａの階調電圧が書き込まれた最終表示ライン（ＥＮＤ）の一つ手前の表示ライン（ＥＮＤ−１）の画素電圧がａの階調電圧となる。
これにより、表示画面の表示ライン間で輝度差が生じることがないので、横筋が発生するのを防止することが可能となる。

一般に、交流化駆動を行うと消費電力が大きくなる。そして、ゲーム機などのように、１フレーム中で、垂直帰線期間が占める割合が多くなると、垂直帰線期間内の交流化駆動による消費電力が増大することになる。
そして、携帯型のゲーム機等のように、電池駆動が前提となっている機器では、垂直帰線期間内の交流化駆動による消費電力の低減が大きな課題となっている。
そこで、本実施例では、垂直帰線期間内の交流化駆動の交流化周期を、表示期間内の交流化駆動の交流化周期よりも、長くしたことを特徴とするものである。
図４は、本発明の実施例の液晶表示モジュールの交流化駆動方法を説明するための図である。図４において、ＴＤＩＳは表示期間であり、本実施例でも、このＴＤＩＳの表示期間内には、一水平走査期間（１Ｈ）毎に、画素電極（ＩＴＯ１）に対して、正極性の階調電圧と、負極性の階調電圧とを交互に印加する。
しかしながら、本実施例では、ＴＢＲＮの垂直帰線期間内に、２水平走査期間（１Ｈ）毎に、各映像線（Ｄ）に対して、正極性の階調電圧と、負極性の階調電圧とを交互に供給する。
図５に、２ｎフレームと、（２ｎ＋１）フレームの、図４の交流化駆動の極性を示す。この図５において、（＋）は正極性の階調電圧を各映像線（Ｄ）に供給する場合、（−）は負極性の階調電圧を各映像線（Ｄ）に供給する場合を示す。

即ち、本実施例では、表示期間内に、各映像線（Ｄ）に対して供給する階調電圧を、正極性の階調電圧から負極性の階調電圧、あるいは、負極性の階調電圧から正極性の階調電圧へ変化させる交流化周期をＴ１、垂直帰線期間内に、各映像線（Ｄ）に対して供給する階調電圧を、正極性の階調電圧から負極性の階調電圧、あるいは、負極性の階調電圧から正極性の階調電圧へ変化させる交流化周期をＴ２とするとき、Ｔ１＜Ｔ２を満足することを特徴とする。
一般に、消費電力は、パルス信号の周波数に比例（したがって、周期に反比例）するので、本実施例では、垂直帰線期間内の消費電力を低減することが可能となる。
なお、前述の交流化駆動の交流化周期は、交流化信号（Ｍ）の周期に基づいて決定されるので、図４に示すように、垂直帰線期間内の周期が、表示期間内の周期よりも長い交流化信号（Ｍ）を使用することにより、表示期間内の交流化駆動の交流化周期と、垂直帰線期間内の交流化駆動の交流化周期とを変更することができる。
また、ｎを正の整数とするとき、Ｔ２＝２^ｎ×Ｔ１、即ち、Ｔ２を、Ｔ１の２のｎ乗倍とすることにより、交流化信号（Ｍ）を連続的に、２分周することにより、容易に、垂直帰線期間内の交流化信号（Ｍ）を作成することができる。

図６は、本発明の実施例の液晶表示モジュールの交流化駆動方法の他の例を説明するための図である。
図６に示す交流化駆動方法でも、垂直帰線期間内の交流化駆動の交流化周期を、表示期間内の交流化駆動の交流化周期よりも長くしているが、さらに、垂直帰線期間内に、各映像線（Ｄ）に供給する階調電圧として、対向電極（ＩＴＯ２）に印加される対向電圧（ＶＣＯＭ）との間の電位差が最も小さい階調電圧としたものである。
対向電圧（ＶＣＯＭ）との間の電位差が最も小さい階調電圧とは、ノーマリ黒表示モードの場合は、「黒」を表示する階調電圧、また、ノーマリ白表示モードの場合は、「白」を表示する階調電圧である。
したがって、図６に示す交流化駆動の場合には、図４に示す交流化駆動の場合よりもさらに消費電力を低減することが可能となる。
なお、図６に示す交流化駆動方法を実施するための１手法としては、クロック（ＣＬ１）をカウントすることにより垂直帰線期間を検出し、垂直帰線期間になったときに、図３に示すストレージレジスタ回路１５５を初期化し、ストレージレジスタ回路１５５に保持される値として、オール「０」、あるいは、オール「１」とすればよい。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

本発明の実施例の液晶表示モジュールの概略構成を示すブロック図である。 図１に示す液晶表示パネルの画素部の等価回路を示す図である。 図１に示すソースドライバ部の構成するソースドライバＩＣの一例の概略構成を示すブロック図である。 本発明の実施例の液晶表示モジュールの交流化駆動方法を説明するための図である。 ２ｎフレームと、（２ｎ＋１）フレームの、図４の交流化駆動の極性を示す模式図である。 本発明の実施例の液晶表示モジュールの交流化駆動方法の他の例を説明するための図である。 従来の液晶表示モジュールの交流化駆動を説明するための図である。 ２ｎフレームと、（２ｎ＋１）フレームの、図７の交流化駆動の極性を示す模式図である。 垂直帰線期間内に交流化駆動を中止した場合の問題点を説明するための図である。

符号の説明

１ 液晶表示パネル
２ ゲートドライバ部
３ ソースドライバ部
４ 表示制御回路
５ 電源回路
ＤＲ，ＤＧ，ＤＢ 映像線（映像線、ソース線）
Ｇ 走査線（ゲート線）
ＩＴＯ１ 画素電極
ＩＴＯ２ 対向電極（コモン電極）
ＴＦＴ 薄膜トランジスタ
Ｃｌｃ 液晶容量
Ｃｓｔｇ 保持容量
ＣＯＭ 共通信号線
１５１ａ，１５１ｂ 階調電圧生成回路
１５２ 制御回路
１５３ シフトレジスタ回路
１５４ 入力レジスタ回路
１５５ ストレージレジスタ回路
１５６ レベルシフト回路
１５７ 出力回路
１５８ａ，１５８ｂ 電圧バスライン

Claims (5)

1. 複数の画素と、前記各画素に階調電圧を印加する複数の映像線と、対向電極とを有する液晶表示パネルと、
   前記複数の画素に階調電圧を出力する駆動回路とを有し、
   前記駆動回路は、１フレーム期間内の表示期間および垂直帰線期間に、前記各映像線に対して、前記対向電極に印加する対向電圧よりも高電位の正極性の階調電圧と、前記対向電極に印加する対向電圧よりも低電位の負極性の階調電圧とを交互に供給する液晶表示装置であって、
   前記表示期間内に前記各映像線に対して供給する階調電圧を、正極性の階調電圧から負極性の階調電圧、あるいは、負極性の階調電圧から正極性の階調電圧へ変化させる交流化周期をＴ１、前記垂直帰線期間内に、前記各映像線に対して供給する階調電圧を、正極性の階調電圧から負極性の階調電圧、あるいは、負極性の階調電圧から正極性の階調電圧へ変化させる交流化周期をＴ２とするとき、Ｔ１＜Ｔ２を満足することを特徴とする液晶表示装置。
2. 前記表示期間内に前記映像線に供給する階調電圧を、１水平走査期間毎に交流化することを特徴とする請求項１に記載の液晶表示装置。
3. 前記各映像線に対して供給される階調電圧が負極性の階調電圧のときに、前記対向電極に印加される対向電圧は正極性の対向電圧であり、
   前記各映像線に対して供給される階調電圧が正極性の階調電圧のときに、前記対向電極に印加される対向電圧は、前記正極性の対向電圧よりも低電位の負極性の対向電圧であることを特徴とする請求項１または請求項２に記載の液晶表示装置。
4. 前記垂直帰線期間内に、前記各映像線に対して供給される階調電圧は、前記対向電極に印加される対向電圧との間の電位差が最も小さい階調電圧であることを特徴とする請求項１ないし請求項３のいずれか１項に記載の液晶表示装置。
5. 前記駆動回路は、前記各映像線に階調電圧を供給するソースドライバを有し、
   前記ソースドライバは、表示データをラッチするラッチ回路を有し、
   前記ラッチ回路は、前記垂直帰線期間内に初期化されることを特徴とする請求項４に記載の液晶表示装置。
   

Images