JP2012222175A

JP2012222175A - プラズマｃｖｄ装置及びアモルファス膜の形成方法

Info

Publication number: JP2012222175A
Application number: JP2011086960A
Authority: JP
Inventors: Masaji Tange; 正次丹下
Original assignee: NGK Insulators Ltd
Current assignee: NGK Insulators Ltd
Priority date: 2011-04-11
Filing date: 2011-04-11
Publication date: 2012-11-12

Abstract

【課題】基体の温度を高くしなくも緻密なＳｉ系アモルファス膜を形成でき安定性に優れるプラズマＣＶＤ装置及びＳｉ系アモルファス膜の形成方法を提供する。
【解決手段】プラズマＣＶＤ装置１００４において、誘導エネルギー蓄積型のパルス電源１０２８からチャンバの内部に収容された電極対１０１２，１０１６へ直流パルス電圧を印加する。
【選択図】図１

Description

本発明は、Ｓｉ単体又はＳｉ化合物を主成分とするアモルファス膜を基体の表面に形成するプラズマＣＶＤ装置及びアモルファス膜の形成方法に関する。

特許文献１及び特許文献２は、Ｓｉ単体又はＳｉ化合物を主成分とするアモルファス膜（以下では「Ｓｉ系アモルファス膜」という。）の形成に関する。

特許文献１及び特許文献２のＳｉ系アモルファス膜の形成においては、基板が収容されたチャンバの内部へ原料ガスが供給され、ＲＦ電源からチャンバの内部に収容された電極対へパルス変調された高周波が印加される。これにより、原料ガスがプラズマ化され、基板の表面にＳｉ系アモルファス膜が形成される。

特許第３２０１５７６号公報特許第３９６０７９２号公報

田中一宜、丸山瑛一、嶋田壽一、岡本博明著、「応用物理学シリーズアモルファスシリコン」、第１版、株式会社オーム社、平成５年、p.19、p.83

特許文献１及び特許文献２に代表される従来のＳｉ系アモルファス膜の形成においては、基板の温度を十分に高くしなければ、Ｓｉ系アモルファス膜の水素含有率が十分に減少しないとともに、太陽電池に応用する場合に必要となる光電導性を有する膜が形成できないことが知られている。このため、従来のＳｉ系アモルファス膜の形成においては、緻密かつ光電導性を有するＳｉ系アモルファス膜を形成するために、基板の温度を十分に高くする必要があり、典型的には、基板の温度を２５０℃以上にする必要がある。しかし、基板の温度を高くすると、基板に高い耐熱性が求められ、基板の材質の選択の余地が狭くなる。

非特許文献１の第１９頁には、室温で形成されたアモルファスシリコン膜は欠陥密度が高く、光電導性を示さないことが記述されている。

また、ＴＦＴ(薄膜トランジスタ)を高速化させるために、アモルファスシリコン膜をエキシマレーザーなどの瞬間熱処理で多結晶化させてＴＦＴを製作する場合、膜中の含有水素量が多いと瞬間熱処理に膜が損傷してしまうため、２５０度程度で形成したアモルファスシリコン膜を、予め５００度程度で熱処理することにより水素含有率を数％に低減させてから、レーザーによる瞬間熱処理を行う。しかし、５００度程度の熱処理を行うため処理工程が増えるとともに、ガラス基板の耐熱限界温度に近くなるため、石英ガラスなどの高価なガラス基板が必要になる。

また、従来のＳｉ系アモルファス膜の形成においては、ＲＦ電源と負荷との整合状態が保たれなければ、負荷に十分なエネルギーが投入されない。このため、電極対の構造、形状、配置等や原料ガスの組成、圧力等が変化し、ＲＦ電源と負荷との整合状態が保たれなくなると、負荷に十分なエネルギーが投入されない。すなわち、従来のＳｉ系アモルファス膜の形成は、安定性を欠く。

本発明は、この問題を解決するためになされ、緻密なＳｉ系アモルファス膜を形成でき安定性に優れるプラズマＣＶＤ装置及びアモルファス膜の形成方法を提供することを目的とする。

上記の課題を解決するため、誘導エネルギー蓄積型のパルス電源からチャンバの内部に収容された電極対へ直流パルス電圧を印加する。

本発明によれば、緻密なＳｉ系アモルファス膜を形成でき安定性に優れるプラズマＣＶＤ装置及びアモルファス膜の形成方法が提供される。

第１実施形態のプラズマＣＶＤ装置の模式図である。第１実施形態のＩＥＳ電源の回路図である。基板温度と水素含有率との関係を示す図である。第２実施形態のＩＥＳ電源の回路図である。

＜第１実施形態＞
（プラズマＣＶＤ装置の概略）
第１実施形態は、プラズマＣＶＤ（化学気相蒸着）装置及び当該プラズマＣＶＤ装置によるＳｉ系アモルファス膜の形成に関する。

図１は、第１実施形態のプラズマＣＶＤ装置の模式図である。図１は、プラズマＣＶＤ装置１００４のリアクタ１００８の断面を示すとともにリアクタ１００８に付属する電気回路、エア回路等を示す。プラズマＣＶＤ装置１００４により形成されるＳｉ系アモルファス膜は、Ｓｉ単体を主成分とし水素を含有するａ−Ｓｉ：Ｈ膜、Ｓｉ窒化物を主成分とし水素を含有するａ−ＳｉＮ_x：Ｈ膜、窒化物以外のＳｉ化合物を主成分とし水素を含有するアモルファス膜等である。ａ−Ｓｉ：Ｈ膜は、主に、薄膜太陽電池用の光電変換体、ＴＦＴとして用いられ、ａ−ＳｉＮ_x膜は、主に、パッシベーション膜、バリア膜として用いられる。

図１に示すように、リアクタ１００８は、シャワーヘッド電極１０１２及びサセプタ電極１０１６をチャンバ１０２０の内部に収容した構造を有する。

サセプタ電極１０１６は、接地され、同軸ケーブル等のパルス伝送線路１０２４を介して誘導エネルギー蓄積型のパルス電源１０２８の負極に接続される。シャワーヘッド電極１０１２は、パルス伝送線路１０２４を介してパルス電源１０２８の正極に接続される。シャワーヘッド電極１０１２の原料ガス供給口１０３２には、原料ガス供給系１０３６が接続される。チャンバ１０２０には、排ガス排出系１０４０が接続される。

プラズマＣＶＤ装置１００４においては、サセプタ電極１０１６の基板保持面１０４４に基板Ｓが保持された状態において、原料ガス供給系１０３６によりチャンバ１０２０の内部へ原料ガスが供給され、排ガス排出系１０４０によりチャンバ１０２０の内部から排ガスが排出される。サセプタ電極１０１６及びシャワーヘッド電極１０１２からなる電極対には、パルス電源１０２８から直流パルス電圧が印加される。

これにより、サセプタ電極１０１６とシャワーヘッド電極１０１２との間隙１０４８で原料ガスがプラズマ化され、チャンバ１０２０の内部に収容された基板Ｓの表面にＳｉ系アモルファス膜が形成される。

（電極の構造及び配置）
シャワーヘッド電極１０１２及びサセプタ電極１０１６は、シャワーヘッド電極１０１２の原料ガス噴出面１０５２とサセプタ電極１０１６の基板保持面１０４４とが平行に対向するように配置される。

原料ガス噴出面１０５２には、原料ガスが噴出する多数の原料ガス噴出孔１０５６が均一に分布する。シャワーヘッド電極１０１２の内部には、原料ガス供給口１０３２と原料ガス噴出孔１０５６とを結ぶ原料ガスの流路１０６０がある。これにより、原料ガス供給系１０３６から原料ガス供給口１０３２へ原料ガスが供給されると、原料ガス噴出孔１０５６から原料ガスが噴出する。噴出した原料ガスは、原料ガス噴出面１０５２と基板保持面１０４４との間隙１０４８でプラズマ化され、プラズマ化された原料ガスは、基板保持面１０４４に保持された基板Ｓに吹きつけられる。

サセプタ電極１０１６の内部には、ヒータ１０６４が埋設される。これにより、基板保持面１０４４に保持された基板Ｓの温度が調整される。プラズマＣＶＤ装置１００４が専ら室温においてＳｉ系アモルファス膜を形成する場合は、ヒータ１０６４が省略されてもよい。

（原料ガスの供給及び排ガスの排出）
原料ガスの供給量は、原料ガス供給口１０３２と原料ガス供給源１０６８とを結ぶ原料ガスの供給経路１０７２に挿入された流量調整バルブ１０７６により調整される。排ガスの排出量も、チャンバ１００８と排出先とを真空ポンプ１０８０を経由して結ぶ排ガスの排出経路１０８４に挿入された流量調整バルブ１０８８により調整される。流量調整バルブ１０７６，１０８８の開度は、手作業により制御されてもよいし、コントローラ１０９２により制御されてもよい。流量調整バルブ１０７６，１０８８の開度の調整により、チャンバ１０２０の内部の圧力が制御される。

原料ガス供給源１０６８は、Ｓｉを含むＳｉＨ₄ガスの供給源１０９６と、Ｎを含むＮ₂ガスの供給源１１００と、希釈用のＨ₂ガスの供給源１１０４と、を備える。より一般的には、原料ガス供給源１０６８は、形成されるＳｉ系アモルファス膜の構成元素を含むガスの供給源及びその他の必要なガスの供給源を備える。ＳｉＨ₄ガスの供給源に代えて他の種類のシリコン化合物のガスの供給源が設けられてもよく、Ｎ₂ガスの供給源に代えてＮＨ₃ガス等の他の種類の窒素化合物のガスの供給源が設けられてもよい。形成されるＳｉ系アモルファス膜がＮを含まない場合は、Ｎ₂ガスの供給源１１００が省略されてもよい。

図１に示すリアクタ１００８は例示であり、必要に応じて、平行平板型の容量結合方式の公知のリアクタに置き換えられる。

（基体）
Ｓｉ系アモルファス膜が表面に形成される基体は、板状の基板Ｓに限られず、膜状のフィルムであってもよく、より複雑な立体形状を有する構造物であってもよい。基体の材質は、特に制限されず、樹脂等の耐熱性が低い材質であってもよい。

（成膜条件）
成膜時の基板Ｓの温度は、室温（２５℃）〜２５０℃に調整されることが望ましい。基板Ｓの温度がこの範囲内であれば、基板Ｓに高い耐熱性が求められなくなり、基板Ｓの材質の選択の余地が広くなり、樹脂等の耐熱性が低い基板Ｓの表面にＳｉ系アモルファス膜を形成することが可能になるからである。また、第１実施形態のプラズマＣＶＤ装置１００４によれば、基板Ｓの温度が２５０℃以下であっても、形成されるＳｉ系アモルファス膜の水素含有量が十分に減少し、緻密なＳｉ系アモルファス膜が形成されるからである。

成膜時のチャンバ１０２０の内部の圧力は、０．１〜１０Ｔｏｒｒであることが望ましく、成膜速度は、０．１〜１０オングストローム／ｓであることが望ましい。成膜時にシャワーヘッド電極１０１２とサセプタ電極１０１６との間に印加される直流パルス電圧のピーク電圧は、０．５〜５ｋＶ、半値幅ＦＷＨＭ（Full Width at Half Maximum）は、０．１〜１０μｓ、周波数は、０．５〜５０ｋＨｚであることが望ましい。これらの成膜条件によれば、緻密なＳｉ系アモルファス膜を形成することが容易になるからである。

（パルス電源１０２８の形式）
パルス電源１０２８は、誘導性素子に磁界の形で蓄積した誘導エネルギーを短時間で放出する誘導エネルギー蓄積型（ＩＥＳ；Inductive Energy Storage）の電源（以下では「ＩＥＳ電源」という。）である。ＩＥＳ電源は、容量性素子に電界の形で蓄積したエネルギーを短時間で放出する静電エネルギー蓄積型（ＣＥＳ；Capacitive Energy Storage）の電源（以下では「ＣＥＳ電源」という）と比較して、著しく大きいエネルギーをリアクタ１００８に投入できる。

典型的には、電極構造が同じならば、ＩＥＳ電源を採用した場合、プラズマを生成する反応に使われる１パルスあたりのエネルギー（以下では「１パルスエネルギー」という。）は、ＣＥＳ電源を採用した場合よりも概ね１桁大きくなる。ＩＥＳ電源とＣＥＳ電源とのこの相違は、ＩＥＳ電源が発生するパルス電圧は電圧の上昇が急激であるのに対して、ＣＥＳ電源が発生するパルス電圧は電圧の上昇が緩慢であることにより生じる。すなわち、ＩＥＳ電源を採用した場合、電圧が十分に上昇してから放電が始まり、１パルスエネルギーが十分に大きくなるのに対して、ＣＥＳ電源を採用した場合、電圧が十分に上昇しないうちに放電が始まり、１パルスエネルギーが十分に大きくならないことにより生じる。

パルス電源１０２８がＩＥＳ電源であれば、電極対の構造、形状、配置等や原料ガスの組成、圧力等が変化し、負荷の状態が変化しても、負荷に十分なエネルギーが投入される。したがって、プラズマＣＶＤ装置１００４によるＳｉ系アモルファス膜の形成は、安定性に優れる。

（スイッチング素子）
ＩＥＳ電源において誘導性素子への電流の供給を制御するスイッチング素子としては、静電誘導型サイリスタ（以下では「ＳＩ（Static Induction）サイリスタ」という。）が選択されることが望ましい。スイッチング素子としてＳＩサイリスタが選択されると、ＩＥＳ電源が立ち上がりの速いパルス電圧を発生でき、ストリーマ放電が容易に発生するからである。

スイッチング素子としてＳＩサイリスタを選択することにより立ち上がりの速いパルス電圧が発生するのは、ＳＩサイリスタは、ゲートが絶縁されておらずゲートから高速にキャリアを引き抜くことができ、高速にターンオフさせることができるからである。ＩＥＳ電源の動作原理等の詳細は、例えば、飯田克二、佐久間健：「ＳＩサイリスタによる極短パルス電源１０２８（ＩＥＳ回路）」、ＳＩデバイスシンポジウム講演論文集、Ｖｏｌ．１５，Ｐａｇｅ．４０−４５（２００２年６月１４日発行）に記載されている。

（ＩＥＳ電源１４０４の回路図）
図２は、パルス電源１０２８に好適に用いられるＩＥＳ電源１４０４の回路図である。ただし、図２に示す回路図は一例にすぎず、必要に応じて様々に変形される。

図２に示すように、ＩＥＳ電源１４０４は、直流電源１４０８と、キャパシタ１４１２と、昇圧トランス１４１６と、ＳＩサイリスタ１４２０と、ＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)１４２４と、ゲート駆動回路１４２８と、ダイオード１４３２と、を備える。

ＩＥＳ電源１４０４においては、直流電源１４０８から昇圧トランス１４１６の１次側巻線１４３６への電流の供給経路１４５２が、ＳＩサイリスタ１４２０、ＭＯＳＦＥＴ１４２４、ゲート駆動回路１４２８及びダイオード１４３２からなるスイッチング用素子群により開閉される。供給経路１４５２が閉じられ、１次側巻線１４３６へ電流が供給され、昇圧トランス１４１６に誘導エネルギーが蓄積された後に、供給経路１４５２が開かれると、昇圧トランス１４１６の２次側巻線１４４０に誘導起電力が発生し、正極１４４４と負極１４４８との間にパルス電圧が発生する。直流電源１４０８からの電流の供給は、キャパシタ１４１２により安定化される。

ＩＥＳ電源１４０４においては、直流電源１４０８と、１次側巻線１４３６と、ＳＩサイリスタ１４２０のアノード（Ａ）・カソード（Ｋ）間と、ＭＯＳＦＥＴ１４２４のドレイン（Ｄ）・ソース（Ｓ）間とが直列接続される。すなわち、１次側巻線１４３６の一端が直流電源１４０８の正極に、１次側巻線１４３６の他端がＳＩサイリスタ１４２０のアノードに、ＳＩサイリスタ１４２０のカソード（Ｋ）がＭＯＳＦＥＴ１４２４のドレイン（Ｄ）に、ＭＯＳＦＥＴ１４２４のソース（Ｓ）が直流電源１４０８の負極に接続される。

また、ＩＥＳ電源１４０４においては、ＳＩサイリスタ１４２０のゲート（Ｇ）がダイオード１４３２を介して１次側巻線１４３６の一端と接続される。すなわち、ＳＩサイリスタ１４２０のゲート（Ｇ）がダイオード１４３２のアノード（Ａ）に、ダイオード１４３２のカソード（Ｋ）が１次側巻線１４３６の一端に接続される。ダイオード１４３２は、ＳＩサイリスタ１４２０のゲート（Ｇ）に正バイアスを与えた場合に電流が流れることを阻止する、すなわち、ＳＩサイリスタ１４２０のゲート（Ｇ）に正バイアスを与えた場合にＳＩサイリスタ１４２０が電流駆動とならないようにする。

ＭＯＳＦＥＴ１４２４のゲート（Ｇ）・ソース（Ｓ）間には、ゲート駆動回路１４２８が接続される。

キャパシタ１４１２は、直流電源１４０８に並列接続される。すなわち、キャパシタ１４１２の一端が直流電源１４０８の正極に接続され、キャパシタ１４１２の他端が直流電源１４０８の負極に接続される。

２次側巻線１４４０は、ＩＥＳ電源１４０４の出力に接続される。すなわち、２次側巻線１４４０の一端が正極１４４４に接続され、２次側巻線１４４０の他端が負極１４４８に接続される。

昇圧トランス１４１６に代えてインダクタを誘導性素子として選択し、１次側巻線１４３６が挿入されている位置に当該インダクタを挿入し、当該インダクタの両端からパルス電圧を出力してもよい。

（ＩＥＳ電源１４０４の動作）
ゲート駆動回路１４２８からＭＯＳＦＥＴ１４２４のゲートへのオン信号の入力が始まり、ＭＯＳＦＥＴ１４２４のドレイン（Ｄ）・ソース（Ｓ）間が導通状態になる。すると、ＳＩサイリスタ１４２０は、ノーマリオン型のスイッチング素子であってアノード（Ａ）・カソード（Ｋ）間が導通状態になっているので、供給経路１４５２が閉じられ、１次側巻線１４３６への電流の供給が始まる。このとき、ＳＩサイリスタ１４２０のゲート（Ｇ）に正バイアスが与えられ、ＳＩサイリスタ１４２０のアノード（Ａ）・カソード（Ｋ）間の導通状態が維持される。

続いて、ゲート駆動回路１４２８からＭＯＳＦＥＴ１４２４へのオン信号の入力が終わり、ＭＯＳＦＥＴ１４２４のドレイン（Ｄ）・ソース（Ｓ）間が非導通状態になる。すると、ＳＩサイリスタ１４２０のゲート（Ｇ）からキャリアが電流駆動により高速に排出され、ＳＩサイリスタ１４２０のアノード（Ａ）・カソード（Ｋ）間が非導通状態になり、供給経路１４５２が開かれ、１次側巻線１４３６への電流の供給が終わる。これにより、２次側巻線１４４０に誘導起電力が発生する。

（実験）
第１実施形態のプラズマＣＶＤ装置１００４において、原料ガス噴射面１０５６及び基板保持面１０４４の形状を直径が２００ｍｍの円形とし、原料ガス噴射面１０５６と基板保持面１０４４との間隔を１６ｍｍとした。

そして、流量が４ｓｃｃｍのＳｉＨ₄ガス及び流量が３６ｓｃｃｍのＨ₂ガスを混合した原料ガスをチャンバ１０２０の内部に供給しながら、チャンバ１０２０の内部の圧力を１Ｔｏｒｒ（実施例１，２及び３並びに比較例１，２及び３）、０．８Ｔｏｒｒ（実施例１−１，２−１及び３−１）並びに１．５Ｔｏｒｒ（実施例１−２，２−２及び３−２）に調整した。

この状態において、出力が１０７Ｗ、周波数が１０ｋＨｚ、パルス幅がＦＷＨＭで１μｓの直流パルス電圧をサセプタ電極１０１６とシャワーヘッド電極１０１２との間に印加し、３条件の基板Ｓの温度２５℃（実施例１,１−１及び１−２）、１６０℃（実施例２,２−１及び２−２）並びに２５０℃（実施例３,３−１及び３−２）で基板Ｓの表面にａ−Ｓｉ：Ｈ膜を形成した。また、誘導エネルギー蓄積型のパルス電源１０２８をＲＦ電源に置き換え、３条件の基板Ｓの温度２５℃（比較例１）、１６０℃（比較例２）及び２５０℃（比較例３）で基板Ｓの表面にａ−Ｓｉ：Ｈ膜を形成した。成膜速度並びに得られたａ−Ｓｉ：Ｈ膜の光学バンドギャップ、光・暗導電率及び水素含有率を表１に示す。また、実施例及び比較例における基板温度と水素含有率との関係を図３に示す。

表１に示すように、比較例１においては、室温では水素含有率が３０％に達するとともに光導電性を有する緻密なａ−Ｓｉ：Ｈ膜が得られなかった。また、比較例２及び３においては、それぞれ、水素含有率が１６％及び１２％まで低下し光導電性を有するａ−Ｓｉ：Ｈ膜が得られたが、光・暗導電率が実施例よりも大きかった。一方、実施例１,１−１,１−２, ２,２−１,２−２，３,３−１及び３−２においては、水素含有率が室温でも１０〜１２％まで減少し、２５０℃では３〜４％まで著しく減少し、光導電性を有する緻密なａ−Ｓｉ：Ｈ膜が得られた。

＜第２実施形態＞
第２実施形態は、第１実施形態のＩＥＳ電源に変えて採用されるＩＥＳ電源に関する。第２実施形態のＩＥＳ電源においては、スイッチング素子としてＩＧＢＴ（Insulated Gate Bipolar Transistor）が選択される。

（ＩＥＳ電源２４０４の回路図）
図４は、第２実施形態のＩＥＳ電源２４０４の回路図である。ただし、図４に示す回路図は一例にすぎず、必要に応じて様々に変形される。

図４に示すように、ＩＥＳ電源２４０４は、直流電源２４０８と、キャパシタ２４１２と、昇圧トランス２４１６と、ＩＧＢＴ２４２０と、ゲート駆動回路２４２８と、を備える。

ＩＥＳ電源２４０４においては、直流電源２４０８から昇圧トランス２４１６の１次側巻線２４３６への電流の供給経路２４５２が、ＩＧＢＴ２４２０及びゲート駆動回路２４２８からなるスイッチング用素子群により開閉される。供給経路２４５２が閉じられ、１次側巻線２４３６へ電流が供給され、昇圧トランス２４１６に誘導エネルギーが蓄積された後に、供給経路２４５２が開かれると、昇圧トランス２４１６の２次側巻線２４４０に誘導起電力が発生し、正極２４４４と負極２４４８との間にパルス電圧が発生する。直流電源２４０８からの電流の供給は、キャパシタ２４１２により安定化される。

ＩＥＳ電源２４０４においては、直流電源２４０８と、１次側巻線２４３６と、ＩＧＢＴ２４２０のコレクタ（Ｃ）・エミッタ（Ｅ）間と、が直列接続される。すなわち、１次側巻線２４３６の一端が直流電源２４０８の正極に、１次側巻線２４３６の他端がＩＧＢＴ２４２０のコレクタ（Ｃ）に、ＩＧＢＴ２４２０のエミッタ（Ｅ）が直流電源１４０８の負極に接続される。

キャパシタ２４１２は、直流電源２４０８に並列接続される。すなわち、キャパシタ２４１２の一端が直流電源２４０８の正極に接続され、キャパシタ２４１２の他端が直流電源２４０８の負極に接続される。

２次側巻線２４４０は、ＩＥＳ電源２４０４の出力に接続される。すなわち、２次側巻線２４４０の一端が正極２４４４に接続され、２次側巻線２４４０の他端が負極２４４８に接続される。

（ＩＥＳ電源２４０４の動作）
ゲート駆動回路２４２８からＩＧＢＴ２４２０のゲート（Ｇ）へのオン信号の入力が始まり、ＩＧＢＴ２４２０のコレクタ（Ｃ）・エミッタ（Ｅ）間が導通状態になる。すると、供給経路２４５２が閉じられ、１次側巻線２４３６への電流の供給が始まる。

続いて、ゲート駆動回路２４２８からＩＧＢＴ２４２０のゲート（Ｇ）へのオン信号の入力が終わり、ＩＧＢＴ２４２０のコレクタ（Ｃ）・エミッタ（Ｅ）間が非導通状態になる。すると、供給経路２４５２が開かれ、１次側巻線２４３６への電流の供給が終わる。これにより、２次側巻線２４４９に誘導起電力が発生する。

＜その他＞
上記の説明は、全ての局面において例示であって、この発明は上記の説明に限定されない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定されうる。

１００４プラズマＣＶＤ装置
１０１２シャワーヘッド電極
１０１６サセプタ電極
１０２６原料ガス供給系
１０２８誘導エネルギー蓄積型のパルス電源
Ｓ基板

Claims

Ｓｉ単体又はＳｉ化合物を主成分とするアモルファス膜を基体の表面に形成するプラズマＣＶＤ装置であって、
チャンバと、
チャンバの内部に収容された電極対と、
チャンバの内部へ原料ガスを供給する原料ガス供給系と、
直流パルス電圧を前記電極対へ印加する誘導エネルギー蓄積型のパルス電源と、
を備えるプラズマＣＶＤ装置。
Ｓｉ単体又はＳｉ化合物を主成分とするアモルファス膜を基体の表面に形成するアモルファス膜の形成方法であって、
基体が収容されたチャンバの内部へ原料ガスを供給しながら誘導エネルギー蓄積型のパルス電源からチャンバの内部に収容された電極対へ直流パルス電圧を印加するアモルファス膜の形成方法。
基体温度２５℃以上で、水素含有率１２％以下のＳｉ単体又はＳｉ化合物を主成分とするアモルファス膜を形成する請求項２のアモルファス膜の形成方法。