JP2012216564A - Organic semiconductor element and method of manufacturing the same - Google Patents
Organic semiconductor element and method of manufacturing the same Download PDFInfo
- Publication number
- JP2012216564A JP2012216564A JP2011078829A JP2011078829A JP2012216564A JP 2012216564 A JP2012216564 A JP 2012216564A JP 2011078829 A JP2011078829 A JP 2011078829A JP 2011078829 A JP2011078829 A JP 2011078829A JP 2012216564 A JP2012216564 A JP 2012216564A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- organic semiconductor
- forming
- shielding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、製造時におけるソース電極およびドレイン電極の劣化を好適に防止することができ、優れたスイッチング機能を有する有機半導体素子およびその製造方法に関するものである。 The present invention relates to an organic semiconductor element that can suitably prevent deterioration of a source electrode and a drain electrode during production and has an excellent switching function, and a method for producing the same.
ＴＦＴに代表される半導体トランジスタは、近年、ディスプレイ装置の発展に伴ってその用途を拡大する傾向にある。このような半導体トランジスタは、半導体材料を介して電極が接続されていることにより、スイッチング素子としての機能を果たすものである。 In recent years, semiconductor transistors typified by TFTs tend to expand their applications with the development of display devices. Such a semiconductor transistor functions as a switching element when electrodes are connected via a semiconductor material.
従来、上記半導体トランジスタに用いられる半導体材料としては、シリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）やインジウムガリウム砒素（ＩｎＧａＡｓ）などの無機半導体材料が用いられてきた。近年、普及が拡大している液晶表示素子のディスプレイ用ＴＦＴアレイ基板にもこのような無機半導体材料を用いた半導体トランジスタが用いられている。 Conventionally, inorganic semiconductor materials such as silicon (Si), gallium arsenide (GaAs), and indium gallium arsenide (InGaAs) have been used as semiconductor materials used in the semiconductor transistors. In recent years, a semiconductor transistor using such an inorganic semiconductor material is also used for a TFT array substrate for a display of a liquid crystal display element that has been widely spread.
一方、上記半導体材料としては、有機化合物からなる有機半導体材料も知られている。有機半導体材料は、上記無機半導体材料に比べて安価に大面積化が可能であること、フレキシブルなプラスチック基板上に形成できること、さらに機械的衝撃に対して安定であることという利点を有している。したがって、このような有機半導体材料を対象として、電子ペーパー代表されるフレキシブルディスプレイ等の次世代ディスプレイ装置への応用などを想定した研究が活発に行われている。 On the other hand, as the semiconductor material, an organic semiconductor material made of an organic compound is also known. Organic semiconductor materials have the advantages of being able to increase the area at a lower cost than the above inorganic semiconductor materials, being able to be formed on a flexible plastic substrate, and being stable against mechanical impacts. . Therefore, research is being actively conducted on such organic semiconductor materials, assuming application to next-generation display devices such as flexible displays typified by electronic paper.
このような有機半導体材料が用いられた有機半導体トランジスタを作製する際には、通常、有機半導体層をパターン状に形成することが必要とされる。従来、パターン状に有機半導体層を形成する方法としては、フォトレジスト法が主に用いられてきた（例えば、特許文献１）。しかしながら、フォトレジスト法は、有機半導体材料からなる層を所望のパターンに精度良くパターニングできる点においては優れているが、工程が煩雑であるため生産性に乏しいという問題点があった。 When producing an organic semiconductor transistor using such an organic semiconductor material, it is usually necessary to form an organic semiconductor layer in a pattern. Conventionally, a photoresist method has been mainly used as a method for forming an organic semiconductor layer in a pattern (for example, Patent Document 1). However, although the photoresist method is excellent in that a layer made of an organic semiconductor material can be accurately patterned into a desired pattern, there is a problem that productivity is poor because the process is complicated.
このような問題点に対し、特許文献２にはインクジェット法を用いて有機半導体層を形成することによって有機半導体トランジスタを作製する方法が開示されている。インクジェット法はインクジェットヘッドを用いて微量のインクを所定の位置に吐出することによって有機半導体層を形成する方法であり、微細にパターニングされた有機半導体層を、高生産性で形成することができる点において優れた方法である。
In order to solve such problems,
ところで、一般的に半導体トランジスタは、ゲート電圧を印加することによって上記半導体材料からなる層の界面の電荷量を変化させることにより、ドレイン電流を制御してスイッチング機能を発揮させるものである。ここで、半導体トランジスタに十分なスイッチング機能を発揮させるためには、オン、オフ時のドレイン電流の比（オンオフ比）が大きいことが望ましいものである。これは、オンオフ比が大きい場合は僅かなゲート電圧の変化で大きなドレイン電流の変化を得ることができるからである。しかしながら、上述した有機半導体トランジスタは、従来の無機半導体トランジスタに比べてオンオフ比が小さいといった問題がある。 By the way, in general, a semiconductor transistor performs a switching function by controlling a drain current by changing a charge amount at an interface of a layer made of the semiconductor material by applying a gate voltage. Here, in order for the semiconductor transistor to exhibit a sufficient switching function, it is desirable that the ratio of the drain current during on and off (on / off ratio) is large. This is because when the on / off ratio is large, a large change in drain current can be obtained with a slight change in gate voltage. However, the organic semiconductor transistor described above has a problem that the on / off ratio is smaller than that of a conventional inorganic semiconductor transistor.
一般的に、オンオフ比が小さくなる原因としては、オン電流が低いこと、あるいは、オフ電流が高いことが挙げられるが、上述した有機半導体トランジスタにおいては特にオフ電流が高いことに問題があった。 In general, the cause of the decrease in the on / off ratio is that the on-current is low or the off-current is high. However, the organic semiconductor transistor described above has a problem that the off-current is particularly high.
有機半導体トランジスタのオフ電流が高い原因としては種々の要因が考えられるが、その原因の一つとして、有機半導体材料からなる有機半導体層を微細なパターン状に形成することが困難であるため、有機半導体層の面積が必要以上に大きくなってしまうことが挙げられる。このため、有機半導体トランジスタの作製に際しては、有機半導体層を上記ソース電極とドレイン電極との間にのみ形成し、有機半導体層の面積を小さくすることがオフ電流を低下させるために有用な手段になる。 There are various causes for the high off-state current of organic semiconductor transistors. One of the causes is that it is difficult to form an organic semiconductor layer made of an organic semiconductor material in a fine pattern. For example, the area of the semiconductor layer becomes larger than necessary. Therefore, in the production of an organic semiconductor transistor, forming an organic semiconductor layer only between the source electrode and the drain electrode, and reducing the area of the organic semiconductor layer is a useful means for reducing off-current. Become.
そこで、特許文献３においては、真空紫外光を用いて有機半導体層をパターン状にエッチングすることにより有機半導体層を形成する方法が開示されている。この方法は、従来の有機半導体層の形成方法に比べて有機半導体層の面積を小さくすることが可能である点で優れた方法である。
Therefore,
ところで、有機半導体トランジスタにおいては、有機半導体層を介してソース電極およびドレイン電極が接続されるものであることから、ソース電極およびドレイン電極に用いられる電極材料としては、有機半導体層との電気的な接続性が高いものであることが好ましい。また、ソース電極およびドレイン電極の電極材料については、有機半導体トランジスタの構造によってもスイッチング機能に対する寄与の仕方が異なるものである。
このようなソース電極およびドレイン電極の電極材料として、有機半導体トランジスタがボトムゲート・ボトムコンタクト構造を有する場合は、銀を主成分とする金属材料を好適に用いることができることが知られている。
By the way, in an organic semiconductor transistor, since a source electrode and a drain electrode are connected via an organic semiconductor layer, as an electrode material used for the source electrode and the drain electrode, an electrical connection with the organic semiconductor layer is used. It is preferable that the connectivity is high. In addition, the electrode material of the source electrode and the drain electrode has a different contribution to the switching function depending on the structure of the organic semiconductor transistor.
As an electrode material for such a source electrode and a drain electrode, it is known that when an organic semiconductor transistor has a bottom gate / bottom contact structure, a metal material mainly composed of silver can be used.
しかしながら、銀を主成分とする金属材料からなるソース電極およびドレイン電極を有する場合において、上述した真空紫外光を用いた有機半導体層の形成方法を行った場合は、真空紫外光の影響により、上記ソース電極およびドレイン電極が酸化されてしまうことから、電極性能が低下してしまうといった問題があった。なお、真空紫外光の影響によるソース電極およびドレイン電極の酸化は、他の金属材料を用いた場合に比べて上記銀を主成分とする金属材料を用いた場合に顕著に生じる現象である。 However, in the case of having a source electrode and a drain electrode made of a metal material containing silver as a main component, when the above-described method for forming an organic semiconductor layer using vacuum ultraviolet light is performed, due to the influence of vacuum ultraviolet light, Since the source electrode and the drain electrode are oxidized, there is a problem that the electrode performance is deteriorated. Note that the oxidation of the source electrode and the drain electrode due to the influence of vacuum ultraviolet light is a phenomenon that occurs remarkably when the metal material containing silver as a main component is used as compared with the case of using another metal material.
そこで、本発明者は上記問題点に鑑みて、鋭意検討を行った結果、銀を主成分とする金属材料の酸化は、高エネルギー光である紫外領域の光、とりわけ高エネルギーである真空紫外光が照射されること、および、金属材料表面が酸素と接触していることの２つの条件が揃うことにより初めて起こるものであることを見出し、さらに、上記金属材料を用いたソース電極およびドレイン電極の表面において酸素を遮蔽すれば、上記ソース電極およびドレイン電極の酸化が生じないことを見出し、本発明を完成させるに至ったのである。 In view of the above problems, the present inventor has intensively studied. As a result, the oxidation of metallic materials mainly composed of silver is performed in the ultraviolet region, which is high energy light, in particular, vacuum ultraviolet light, which is high energy. It is found that this occurs for the first time when two conditions, that is, that the surface of the metal material is in contact with oxygen, and that the source electrode and the drain electrode using the metal material are The inventors have found that if the oxygen is shielded on the surface, the source electrode and the drain electrode are not oxidized, and the present invention has been completed.
すなわち、本発明は、製造時におけるソース電極およびドレイン電極の劣化を好適に防止することができ、優れたスイッチング機能を有する有機半導体素子およびその製造方法を提供することを主目的とする。 That is, the main object of the present invention is to provide an organic semiconductor element that can suitably prevent deterioration of the source electrode and the drain electrode during manufacturing and has an excellent switching function, and a manufacturing method thereof.
本発明は、上記課題を解決するために、基材と、上記基材上に形成されたゲート電極と、上記ゲート電極を覆うように形成されたゲート絶縁層と、上記ゲート絶縁層上に形成され、銀を主成分とする金属材料を含むソース電極およびドレイン電極と、上記ソース電極および上記ドレイン電極上に形成され、酸素に対する遮蔽性を有する電極保護層と、少なくとも上記ソース電極および上記ドレイン電極の間のチャネル領域に形成可能なパターン形状を有し、有機半導体材料を含む有機半導体層と、上記有機半導体層上のみに形成され、真空紫外光に対する遮光性を有する遮光材料を含むＶＵＶ遮蔽層とを有することを特徴とする有機半導体素子を提供する。 In order to solve the above problems, the present invention provides a base material, a gate electrode formed on the base material, a gate insulating layer formed so as to cover the gate electrode, and formed on the gate insulating layer. A source electrode and a drain electrode containing a metal material mainly composed of silver, an electrode protective layer formed on the source electrode and the drain electrode and having a shielding property against oxygen, at least the source electrode and the drain electrode A VUV shielding layer having a pattern shape that can be formed in a channel region between the organic semiconductor layer and an organic semiconductor layer containing an organic semiconductor material, and a light shielding material formed only on the organic semiconductor layer and having a light shielding property against vacuum ultraviolet light There is provided an organic semiconductor element characterized by comprising:
本発明によれば、銀を主成分とする金属材料を含むソース電極およびドレイン電極上に酸素に対する遮蔽性を有する電極保護層が形成されていることから、有機半導体素子の製造時において有機半導体層をパターン状にエッチングして形成する際に照射される真空紫外光によって、上記ソース電極およびドレイン電極が酸化されて劣化することを防止することが可能となる。したがって、有機半導体層との電気的な接続性の高いソース電極およびドレイン電極を有し、かつ必要最小限の面積で形成された有機半導体層を有することが可能となることから、優れたスイッチング機能を有する有機半導体素子とすることができる。 According to the present invention, since an electrode protective layer having a shielding property against oxygen is formed on a source electrode and a drain electrode containing a metal material containing silver as a main component, an organic semiconductor layer is produced at the time of manufacturing an organic semiconductor element. It is possible to prevent the source electrode and the drain electrode from being oxidized and deteriorated by the vacuum ultraviolet light irradiated when forming by etching into a pattern. Therefore, it is possible to have a source electrode and a drain electrode that have high electrical connectivity with the organic semiconductor layer and to have an organic semiconductor layer formed with a necessary minimum area. It can be set as the organic-semiconductor element which has.
本発明においては、上記電極保護層が、導電性を有する材料からなることが好ましい。有機半導体素子に外部入出力電極を形成してソース電極またはドレイン電極と接続させる場合において、外部入出力電極を電極保護層に接触させることにより、外部入出力電極およびソース電極またはドレイン電極を接続させることが可能となることから、電極保護層が絶縁性を有する材料からなる場合に比べて、容易に外部入出力電極およびソース電極またはドレイン電極を接続させることができるからである。 In the present invention, the electrode protective layer is preferably made of a conductive material. When an external input / output electrode is formed on an organic semiconductor element and connected to a source electrode or a drain electrode, the external input / output electrode and the source electrode / drain electrode are connected by bringing the external input / output electrode into contact with the electrode protective layer. This is because the external input / output electrode and the source or drain electrode can be easily connected as compared with the case where the electrode protective layer is made of an insulating material.
また本発明は、基材と、上記基材上に形成されたゲート電極と、上記ゲート電極を覆うように形成されたゲート絶縁層とを有する有機半導体素子用基材を用い、上記ゲート絶縁層上に形成され、銀を主成分とする金属材料を含むソース電極およびドレイン電極、並びに、上記ソース電極および上記ドレイン電極上に形成され、酸素に対する遮蔽性を有する電極保護層からなる電極積層体を形成する電極積層体形成工程と、上記ゲート絶縁層上に、有機半導体材料を含む有機半導体層形成用層を形成する有機半導体層形成用層形成工程と、少なくとも上記ソース電極および上記ドレイン電極の間のチャネル領域に形成された上記有機半導体層形成用層上に、真空紫外光に対する遮光性を有する遮光性材料を含むＶＵＶ遮蔽層をパターン状に形成するＶＵＶ遮蔽層形成工程と、上記ＶＵＶ遮蔽層および上記有機半導体層形成用層上に真空紫外光を照射することにより、上記ＶＵＶ遮蔽層が形成されていない部位の上記有機半導体層形成用層をエッチングして有機半導体層を形成する有機半導体層エッチング工程とを有することを特徴とする有機半導体素子の製造方法を提供する。 Further, the present invention uses a base material for an organic semiconductor element having a base material, a gate electrode formed on the base material, and a gate insulating layer formed so as to cover the gate electrode. An electrode laminate comprising a source electrode and a drain electrode including a metal material mainly composed of silver and an electrode protective layer formed on the source electrode and the drain electrode and having a shielding property against oxygen. An electrode stack forming step to be formed, an organic semiconductor layer forming layer forming step of forming an organic semiconductor layer forming layer containing an organic semiconductor material on the gate insulating layer, and at least between the source electrode and the drain electrode A VUV shielding layer containing a light shielding material having a light shielding property against vacuum ultraviolet light is formed in a pattern on the organic semiconductor layer forming layer formed in the channel region of VUV shielding layer forming step, and irradiating the VUV shielding layer and the organic semiconductor layer forming layer with vacuum ultraviolet light, thereby forming the organic semiconductor layer forming layer in a portion where the VUV shielding layer is not formed. And an organic semiconductor layer etching step of forming an organic semiconductor layer by etching to provide a method of manufacturing an organic semiconductor element.
本発明によれば、電極積層体形成工程において、銀を主成分とする金属材料を含むソース電極およびドレイン電極上に酸素に対する遮蔽性を有する電極保護層を形成することが可能となることから、有機半導体層エッチング工程において真空紫外光を用いて有機半導体層をエッチングして形成する際に、真空紫外光によって上記ソース電極およびドレイン電極が酸化されて劣化することを防止することが可能となる。よって、有機半導体層との電気的な接続性の高いソース電極およびドレイン電極を形成し、かつ必要最小限の面積で有機半導体層を形成することが可能となることから、優れたスイッチング機能を有する有機半導体素子を製造することができる。 According to the present invention, it becomes possible to form an electrode protective layer having a shielding property against oxygen on the source electrode and the drain electrode containing a metal material mainly composed of silver in the electrode laminate forming step. When the organic semiconductor layer is etched and formed using vacuum ultraviolet light in the organic semiconductor layer etching step, it is possible to prevent the source electrode and the drain electrode from being oxidized and deteriorated by the vacuum ultraviolet light. Therefore, it is possible to form a source electrode and a drain electrode that have high electrical connectivity with the organic semiconductor layer, and to form the organic semiconductor layer with the minimum necessary area, and thus has an excellent switching function. An organic semiconductor element can be manufactured.
本発明においては、上記電極積層体形成工程では、導電性を有する材料を用いて電極保護層を形成し、上記有機半導体層エッチング工程後に上記有機半導体素子の各層を覆い、かつ上記ソース電極または上記ドレイン電極のいずれか一方の電極上の一部に開口部を有する外部入出力電極用絶縁層を形成する外部入出力電極用絶縁層形成工程と、上記外部入出力電極用絶縁層上に外部入出力電極を形成し、かつ上記開口部内で上記外部入出力電極と上記ソース電極または上記ドレイン電極のいずれか一方の電極上に形成された上記電極保護層とが接触するように外部入出力電極を形成する外部入出力電極形成工程とを有することが好ましい。電極保護層が導電材料を用いて形成されていることから、外部入出力電極と上記ソース電極または上記ドレイン電極のいずれか一方の電極上に形成された電極保護層とが接触するように表面電極を形成することにより、外部入出力電極および上記ソース電極または上記ドレイン電極のいずれか一方の電極を接続させることが可能となる。よって、電極保護層が絶縁性を有する材料から形成される場合に比べて、上記電極間の接続を簡便に行うことが可能となることから、有機半導体素子の製造効率をより高いものとすることが可能となる。 In the present invention, in the electrode laminate forming step, an electrode protective layer is formed using a conductive material, and after the organic semiconductor layer etching step, each layer of the organic semiconductor element is covered, and the source electrode or the above An external input / output electrode insulating layer forming step of forming an external input / output electrode insulating layer having an opening on a part of one of the drain electrodes, and an external input on the external input / output electrode insulating layer An output electrode is formed, and the external input / output electrode is arranged so that the external input / output electrode and the electrode protective layer formed on either the source electrode or the drain electrode are in contact with each other in the opening. It is preferable to have an external input / output electrode forming step to be formed. Since the electrode protective layer is formed using a conductive material, the surface electrode so that the external input / output electrode and the electrode protective layer formed on one of the source electrode and the drain electrode are in contact with each other. By forming the external input / output electrode, any one of the source electrode and the drain electrode can be connected. Therefore, compared to the case where the electrode protective layer is formed of an insulating material, the connection between the electrodes can be easily performed, so that the manufacturing efficiency of the organic semiconductor element is higher. Is possible.
本発明によれば、銀を主成分とする金属材料を含むソース電極およびドレイン電極上に酸素を遮蔽する電極保護層を有することから、上記有機半導体素子の製造時において真空紫外光を用いて所望のパターンにエッチングして有機半導体層を形成した場合も、ソース電極およびドレイン電極の劣化が生じにくいといった効果を奏する。よって、優れた電極特性を有するソース電極およびドレイン電極を有し、かつ有機半導体層を必要最小限の面積で形成することが可能となることからオフ電流を小さくすることが可能となるため、優れたスイッチング機能を有する有機半導体素子とすることが可能となるといった効果を奏する。 According to the present invention, since the electrode protective layer that shields oxygen is provided on the source electrode and the drain electrode containing a metal material mainly composed of silver, it is desired to use vacuum ultraviolet light when manufacturing the organic semiconductor element. Even when the organic semiconductor layer is formed by etching into this pattern, there is an effect that the source electrode and the drain electrode are hardly deteriorated. Therefore, it has a source electrode and a drain electrode having excellent electrode characteristics, and an organic semiconductor layer can be formed with a necessary minimum area. It is possible to obtain an organic semiconductor element having a switching function.
以下、本発明の有機半導体素子およびその製造方法について説明する。 Hereinafter, the organic semiconductor element of the present invention and the manufacturing method thereof will be described.
Ａ．有機半導体素子
まず、本発明の有機半導体素子について説明する。
本発明の有機半導体素子は、基材と、上記基材上に形成されたゲート電極と、上記ゲート電極を覆うように形成されたゲート絶縁層と、上記ゲート絶縁層上に形成され、銀を主成分とする金属材料を含むソース電極およびドレイン電極と、上記ソース電極および上記ドレイン電極上に形成され、酸素に対する遮蔽性を有する電極保護層と、少なくとも上記ソース電極および上記ドレイン電極の間のチャネル領域に形成可能なパターン形状を有し、有機半導体材料を含む有機半導体層と、上記有機半導体層上のみに形成され、真空紫外光に対する遮光性を有する遮光材料を含むＶＵＶ遮蔽層とを有することを特徴とするものである。
A. Organic Semiconductor Element First, the organic semiconductor element of the present invention will be described.
An organic semiconductor element of the present invention includes a base material, a gate electrode formed on the base material, a gate insulating layer formed so as to cover the gate electrode, a silver insulating layer formed on the gate insulating layer, A source electrode and a drain electrode containing a metal material as a main component; an electrode protective layer formed on the source electrode and the drain electrode and having a shielding property against oxygen; and a channel between at least the source electrode and the drain electrode An organic semiconductor layer having a pattern shape that can be formed in a region and containing an organic semiconductor material, and a VUV shielding layer containing a light shielding material that is formed only on the organic semiconductor layer and has a light shielding property against vacuum ultraviolet light. It is characterized by.
なお、「真空紫外（Vacuum Ultra Violet）光」とは、波長が１０ｎｍ〜２００ｎｍの範囲内である紫外線を指す。「真空紫外光」ついて詳しくは、「Ｂ．有機半導体素子の製造方法」の項で説明する。 “Vacuum Ultra Violet light” refers to ultraviolet light having a wavelength in the range of 10 nm to 200 nm. The “vacuum ultraviolet light” will be described in detail in the section “B. Method for manufacturing organic semiconductor element”.
また、以下の説明において、「有機半導体トランジスタ」とは、ゲート電極、ソース電極、ドレイン電極、有機半導体層を指すものである。また本発明の有機半導体素子は、ボトムゲート・ボトムコンタクト型の有機半導体トランジスタを有するものである。 In the following description, “organic semiconductor transistor” refers to a gate electrode, a source electrode, a drain electrode, and an organic semiconductor layer. The organic semiconductor element of the present invention has a bottom gate / bottom contact type organic semiconductor transistor.
本発明の有機半導体素子について図を用いて説明する。
図１は、本発明の有機半導体素子の一例を示す概略断面図である。図１に示すように、本発明の有機半導体素子１０は、基材１と、基材１上に形成されたゲート電極２と、ゲート電極２を覆うように形成されたゲート絶縁層３と、ゲート絶縁層３上に形成され、銀を主成分とする金属材料を含むソース電極４およびドレイン電極５と、ソース電極４およびドレイン電極５上に形成され、酸素に対する遮蔽性を有する電極保護層６と、少なくともソース電極４およびドレイン電極５の間のチャネル領域Ｘに形成可能なパターン形状を有し、有機半導体材料を含む有機半導体層７と、有機半導体層７上のみに形成され、真空紫外光に対する遮光性を有する遮光材料を含むＶＵＶ遮蔽層８とを有するものである。
The organic semiconductor element of this invention is demonstrated using figures.
FIG. 1 is a schematic cross-sectional view showing an example of the organic semiconductor element of the present invention. As shown in FIG. 1, an
本発明は、銀を主成分とする金属材料の酸化は、高エネルギー光である紫外領域の光、とりわけ高エネルギーである真空紫外光が照射されること、および、金属材料表面が酸素と接触していることの２つの条件が揃うことにより起こることを見出した点に特徴を有するものである。 In the present invention, the oxidation of a metal material containing silver as a main component is performed by irradiating high-energy ultraviolet light, particularly high-energy vacuum ultraviolet light, and the surface of the metal material comes into contact with oxygen. It is characterized in that it has been found that it occurs when two conditions are met.
ここで、上記２つの条件が揃うことにより銀を主成分とする金属材料の酸化が生じる理由については明らかではないが次のように考えられる。
はじめに紫外領域の光の照射により上記銀を主成分とする金属材料周囲の酸素が励起されてオゾン等の酸素の活性種が発生する。次に、発生した酸素の活性種の酸化力により銀（Ａｇ）が酸化され、酸化銀（Ａｇ２Ｏ）が生じると考えられる。ここで、紫外領域の光の中でも、とりわけ高エネルギー光である真空紫外光においては、多量の酸素の活性種が生成され、銀の酸化が急速に進行すると考えられる。
Here, the reason why the oxidation of the metal material containing silver as a main component due to the above two conditions being met is not clear, but is considered as follows.
First, irradiation with light in the ultraviolet region excites oxygen around the metal material mainly composed of silver to generate active species of oxygen such as ozone. Next, it is considered that silver (Ag) is oxidized by the oxidizing power of the generated active species of oxygen to produce silver oxide (Ag 2 O). Here, it is considered that a large amount of active species of oxygen is generated in vacuum ultraviolet light which is high energy light among light in the ultraviolet region, and silver oxidation proceeds rapidly.
本発明によれば、銀を主成分とする金属材料を含むソース電極およびドレイン電極上に酸素に対する遮蔽性を有する電極保護層が形成されていることから、有機半導体素子の製造時において有機半導体層をパターン状にエッチングして形成する際に照射される真空紫外光によって、上記ソース電極およびドレイン電極が酸化されて劣化することを防止することが可能となる。したがって、有機半導体層との電気的な接続性の高いソース電極およびドレイン電極を有し、かつ必要最小限の面積で形成された有機半導体層を有することが可能となることから、優れたスイッチング機能を有する有機半導体素子とすることができる。 According to the present invention, since an electrode protective layer having a shielding property against oxygen is formed on a source electrode and a drain electrode containing a metal material containing silver as a main component, an organic semiconductor layer is produced at the time of manufacturing an organic semiconductor element. It is possible to prevent the source electrode and the drain electrode from being oxidized and deteriorated by the vacuum ultraviolet light irradiated when forming by etching into a pattern. Therefore, it is possible to have a source electrode and a drain electrode that have high electrical connectivity with the organic semiconductor layer and to have an organic semiconductor layer formed with a necessary minimum area. It can be set as the organic-semiconductor element which has.
以下、本発明の有機半導体素子の各構成について説明する。 Hereinafter, each structure of the organic-semiconductor element of this invention is demonstrated.
１．電極保護層
本発明における電極保護層は、上記ソース電極およびドレイン電極上に形成され、酸素に対する遮蔽性を有するものである。
1. Electrode protective layer The electrode protective layer in the present invention is formed on the source electrode and the drain electrode and has a shielding property against oxygen.
上記電極保護層の酸素遮蔽性としては、有機半導体素子の製造時に照射される真空紫外光による上記ソース電極およびドレイン電極の酸化を防止することが可能な程度であれば特に限定されない。具体的には、電極保護層の酸素透過率が、温度２３℃、湿度９０％の条件下において１ｃｃ／ｍ２／ｄａｙ・ａｔｍ以下であることが好ましい。なお、上記酸素透過率は、酸素ガス透過率測定装置（モダンコントロール（株）製、ＯＸ−ＴＲＡＮ ２／２０：商品名）を用いて測定した値である。
The oxygen shielding property of the electrode protective layer is not particularly limited as long as the source electrode and the drain electrode can be prevented from being oxidized by vacuum ultraviolet light irradiated during the production of the organic semiconductor element. Specifically, the oxygen permeability of the electrode protective layer is preferably 1 cc / m 2 / day · atm or less under conditions of a temperature of 23 ° C. and a humidity of 90%. The oxygen permeability is a value measured using an oxygen gas permeability measuring device (manufactured by Modern Control Co., Ltd., OX-
（１）電極保護層の材料
本発明における電極保護層の材料としては、ソース電極およびドレイン電極上に上述した酸素遮蔽性を示す電極保護層を形成することが可能な材料であれば特に限定されない。上記電極保護層の材料としては、絶縁性を有する材料であってもよく、導電性を有する材料であってもよい。以下、それぞれについて説明する。
(1) Material of electrode protective layer The material of the electrode protective layer in the present invention is not particularly limited as long as it is a material capable of forming the above-described electrode protective layer exhibiting oxygen shielding properties on the source electrode and the drain electrode. . The material for the electrode protective layer may be an insulating material or a conductive material. Each will be described below.
（ｉ）絶縁性を有する材料
上記電極保護層の材料が絶縁性を有する材料である場合、具体的には絶縁性無機材料と樹脂材料を挙げることができる。
(I) Insulating material When the material of the electrode protective layer is an insulating material, specific examples include an insulating inorganic material and a resin material.
上記電極保護層の材料が絶縁性無機材料である場合、具体的な絶縁性無機材料としては、無機酸化物、無機窒化物、および無機酸化窒化物を挙げることができる。具体的に、無機酸化物としては、酸化インジウム、酸化ケイ素、酸化アルミニウム、酸化チタン、酸化タンタル、酸化亜鉛、酸化マグネシウム、酸化スズ、酸化イットリウム、酸化ゲルマニウム、酸化カルシウム、酸化ホウ素、酸化ストロンチウム、酸化バリウム、酸化鉛、酸化ジルコニウム、酸化ナトリム、酸化リチウム、酸化カリウム等が挙げられる。無機窒化物としては、窒化ケイ素、窒化アルミニウム、窒化チタン、炭化窒化ケイ素等が挙げられる。また、無機酸化窒化物としては、酸化窒化ケイ素等が挙げられる。これらは、１種単独で用いてもよく、２種以上を併用してもよい。
これらの中でも、酸化ケイ素、窒化ケイ素、および酸化窒化ケイ素からなる群から選択される少なくとも１種が好ましく用いられる。ソース電極およびドレイン電極上に均質な電極保護層を形成することが可能となり、良好な酸素遮蔽性を示す電極保護層とすることが可能となるからである。
When the material of the electrode protective layer is an insulating inorganic material, specific insulating inorganic materials include inorganic oxides, inorganic nitrides, and inorganic oxynitrides. Specifically, inorganic oxides include indium oxide, silicon oxide, aluminum oxide, titanium oxide, tantalum oxide, zinc oxide, magnesium oxide, tin oxide, yttrium oxide, germanium oxide, calcium oxide, boron oxide, strontium oxide, and oxide. Examples include barium, lead oxide, zirconium oxide, sodium oxide, lithium oxide, and potassium oxide. Examples of the inorganic nitride include silicon nitride, aluminum nitride, titanium nitride, and silicon carbonitride. Examples of inorganic oxynitrides include silicon oxynitride. These may be used alone or in combination of two or more.
Among these, at least one selected from the group consisting of silicon oxide, silicon nitride, and silicon oxynitride is preferably used. This is because a homogeneous electrode protective layer can be formed on the source electrode and the drain electrode, and an electrode protective layer exhibiting good oxygen shielding properties can be obtained.
またこの場合、電極保護層の厚みとしては、酸素遮蔽性を所望のものとすることができれば特に限定されるものではなく、上述した材料により適宜選択される。通常は５ｎｍ〜５０００ｎｍの範囲内であり、好ましくは５ｎｍ〜５００ｎｍの範囲内である。また、酸化アルミニウムまたは酸化ケイ素を用いた場合は、１０ｎｍ〜３００ｎｍの範囲内であることがより好ましい。上記厚みが上記範囲に満たない場合は、十分な酸素遮蔽性を示さない可能性があるからである。また、上記厚みが上記範囲を超える場合は、電極保護層を形成する材料、時間等が多くかかることから、本発明の有機半導体素子の製造効率を低下させてしまう可能性があるからである。また、上記厚みが上記範囲を超える場合は、電極保護層にクラックを生じやすくなるため、十分な酸素遮蔽性を示すことが困難となる可能性があるからである。 In this case, the thickness of the electrode protective layer is not particularly limited as long as the oxygen shielding property can be desired, and is appropriately selected depending on the above-described materials. Usually, it exists in the range of 5 nm-5000 nm, Preferably it exists in the range of 5 nm-500 nm. Further, when aluminum oxide or silicon oxide is used, it is more preferably in the range of 10 nm to 300 nm. This is because if the thickness is less than the above range, sufficient oxygen shielding properties may not be exhibited. Moreover, when the said thickness exceeds the said range, since the material, time, etc. which form an electrode protective layer take much, there exists a possibility of reducing the manufacturing efficiency of the organic-semiconductor element of this invention. Further, when the thickness exceeds the above range, cracks are likely to occur in the electrode protective layer, which may make it difficult to exhibit sufficient oxygen shielding properties.
上記電極保護層の形成方法としては、所望の酸素遮蔽性を示す電極保護層を形成することが可能な方法であれば特に限定されない。例えば、ゲート絶縁層上に予めパターン状に形成されたソース電極およびドレイン電極上に上述した電極保護層の材料を用いて、金属マスクを用いた蒸着法等や、エッチング処理等を用いてパターン状に製膜することにより電極保護層を形成してもよく、ゲート絶縁層上全面にソース電極およびドレイン電極に用いられる金属材料を用いて金属材料層を形成し、金属材料層上全面に上記電極保護層を製膜した後、所定のパターン状にエッチングすることにより、電極保護層を形成してもよい。
上記電極保護層の製膜方法としては、所望の酸素遮蔽性を示す電極保護層を形成することが可能な方法であれば特に限定されず、一般的な無機材料層の製膜方法と同様とすることができる。具体的には、スパッタリング法、真空蒸着法、イオンプレーティング法等を挙げることができる。
The method for forming the electrode protective layer is not particularly limited as long as it is a method capable of forming an electrode protective layer exhibiting a desired oxygen shielding property. For example, using the above-described electrode protective layer material on the source and drain electrodes formed in a pattern on the gate insulating layer in advance, using a metal mask deposition method, an etching process, etc. An electrode protective layer may be formed by forming a metal material layer on the entire surface of the gate insulating layer using a metal material used for the source electrode and the drain electrode, and the electrode is formed on the entire surface of the metal material layer. After forming the protective layer, the electrode protective layer may be formed by etching into a predetermined pattern.
The method for forming the electrode protective layer is not particularly limited as long as it is a method capable of forming an electrode protective layer exhibiting a desired oxygen shielding property, and is the same as the method for forming a general inorganic material layer. can do. Specific examples include a sputtering method, a vacuum deposition method, and an ion plating method.
一方、電極保護層が樹脂材料である場合、具体的な樹脂材料としては、一般的な樹脂材料を用いることができる。具体的には、アクリル系樹脂、フェノール系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等の絶縁性有機材料等が挙げられる。 On the other hand, when the electrode protective layer is a resin material, a general resin material can be used as a specific resin material. Specific examples include insulating organic materials such as acrylic resins, phenolic resins, epoxy resins, cardo resins, vinyl resins, imide resins, and novolac resins.
またこの場合、電極保護層の厚みとしては、ソース電極およびドレイン電極上に形成でき、かつ所望の酸素遮蔽層を示すことが可能な程度であれば特に限定されず、電極保護層に用いられる樹脂材料に応じて適宜調整される。 In this case, the thickness of the electrode protective layer is not particularly limited as long as it can be formed on the source electrode and the drain electrode and can show a desired oxygen shielding layer, and the resin used for the electrode protective layer It adjusts suitably according to material.
ここで、電極保護層が樹脂材料からなる場合は、真空紫外光が照射されることにより電極保護層自体がダメージを受け、真空紫外光を照射している間に膜厚が減少する場合がある。この場合も、真空紫外光による有機半導体層のエッチング終了時までソース電極およびドレイン電極上に電極保護層が存在する程度の膜厚とすることで、所望の酸素遮蔽性を発揮することができる。したがって、この場合は有機半導体層のエッチングレート等を考慮して電極保護層の厚みが調整される。 Here, when the electrode protective layer is made of a resin material, the electrode protective layer itself may be damaged by irradiation with vacuum ultraviolet light, and the film thickness may decrease during irradiation with vacuum ultraviolet light. . Also in this case, a desired oxygen shielding property can be exhibited by setting the film thickness to such an extent that the electrode protective layer exists on the source electrode and the drain electrode until the end of the etching of the organic semiconductor layer by vacuum ultraviolet light. Therefore, in this case, the thickness of the electrode protective layer is adjusted in consideration of the etching rate of the organic semiconductor layer.
上記電極保護層の形成方法としては、所望の酸素遮蔽性を示す電極保護層を形成することが可能な方法であれば特に限定されず、一般的な樹脂層の形成方法と同様とすることができるので、ここでの説明は省略する。 The method for forming the electrode protective layer is not particularly limited as long as it is a method capable of forming an electrode protective layer exhibiting a desired oxygen shielding property, and may be the same as a general resin layer forming method. Since it is possible, description here is abbreviate | omitted.
（ｉｉ）導電性を有する材料
上記電極保護層の材料が導電性を有する材料である場合、具体的には、カーボン、金属材料、ＩＴＯ、ＩＺＯなどの酸化物材料等を挙げることができる。本発明においては、なかでも金属材料であることが好ましい。金属材料を用いることにより、ソース電極およびドレイン電極上に、より緻密な層を形成することが可能となり、酸素遮蔽性に優れた電極保護層とすることができるからである。
(Ii) Conductive material When the material of the electrode protective layer is a conductive material, specific examples include carbon, metal materials, oxide materials such as ITO and IZO. In the present invention, a metal material is particularly preferable. By using a metal material, a denser layer can be formed on the source electrode and the drain electrode, and an electrode protective layer having excellent oxygen shielding properties can be obtained.
上記電極保護層の材料が金属材料である場合、具体的な金属材料としては、上述した酸素透過率を有する層を形成することが可能であれば特に限定されないが、銀とイオン化傾向の近い金属であることが好ましい。上記電極保護層は銀を主成分とする金属材料から構成されるソース電極およびドレイン電極上に接するように形成されるものであることから、銀に対してイオン化傾向が離れた金属を用いた場合は、ソース電極およびドレイン電極が酸化される可能性があるからである。
このような金属としては、具体的には、Ｔｉ、Ｃｒ、Ｍｏ、Ｃｕ、Ｆｅ等を挙げることができる。また、本発明においては、上述したなかでも、Ｔｉ、Ｃｒ、Ｍｏであることが好ましい。これらの金属を用いることにより、本発明の有機半導体素子に外部入出力電極を形成し、ドレイン電極上に形成された電極保護層と接続させた場合に、優れた導電性を示すことが可能となる。
When the material of the electrode protective layer is a metal material, the specific metal material is not particularly limited as long as the above-described layer having oxygen permeability can be formed. It is preferable that Since the electrode protective layer is formed so as to be in contact with the source electrode and the drain electrode made of a metal material mainly composed of silver, a metal having a tendency to ionize away from silver is used. This is because the source electrode and the drain electrode may be oxidized.
Specific examples of such metals include Ti, Cr, Mo, Cu, and Fe. Moreover, in this invention, it is preferable that they are Ti, Cr, and Mo among the above-mentioned. By using these metals, an external input / output electrode is formed on the organic semiconductor element of the present invention, and when it is connected to an electrode protective layer formed on the drain electrode, it is possible to exhibit excellent conductivity. Become.
上記電極保護層の厚みとしては、ソース電極およびドレイン電極上に形成可能であり、かつ、所望の酸素遮蔽性を示すことが可能な程度の厚みであれば特に限定されない。具体的には、上述した絶縁性無機材料を用いた電極保護層の厚みと同様とすることができる。 The thickness of the electrode protective layer is not particularly limited as long as it can be formed on the source electrode and the drain electrode and can exhibit a desired oxygen shielding property. Specifically, the thickness can be the same as the thickness of the electrode protective layer using the insulating inorganic material described above.
上記電極保護層の形成方法としては、所望の酸素遮蔽性を示す電極保護層を形成することが可能な方法であれば特に限定されない。具体的には、上述した絶縁性無機材料を用いた電極保護層の製膜方法と同様とすることができるので、ここでの説明は省略する。 The method for forming the electrode protective layer is not particularly limited as long as it is a method capable of forming an electrode protective layer exhibiting a desired oxygen shielding property. Specifically, since it can be the same as the film forming method of the electrode protective layer using the insulating inorganic material described above, the description here is omitted.
（ｉｉｉ）電極保護層の材料
本発明における電極保護層の材料としては、上述したように絶縁性を有する材料、導電性を有する材料のいずれも用いることが可能である。本発明においては、なかでも、上記電極保護層が、導電性を有する材料からなることが好ましい。有機半導体素子に外部入出力電極を形成してソース電極またはドレイン電極のいずれか一方と接続させる場合において、外部入出力電極を電極保護層に接触させることにより、外部入出力電極およびソース電極またはドレイン電極を接続させることが可能となることから、電極保護層が絶縁性を有する材料からなる場合に比べて、容易に外部入出力電極およびソース電極またはドレイン電極を接続させることができるからである。
(Iii) Material of electrode protective layer As described above, the material of the electrode protective layer in the present invention may be either an insulating material or a conductive material. In the present invention, it is particularly preferable that the electrode protective layer is made of a conductive material. When an external input / output electrode is formed on an organic semiconductor element and is connected to either the source electrode or the drain electrode, the external input / output electrode and the source electrode or drain are brought into contact with the electrode protective layer. This is because since the electrodes can be connected, the external input / output electrode and the source or drain electrode can be easily connected as compared with the case where the electrode protective layer is made of an insulating material.
（２）電極保護層
本発明における電極保護層のパターン形状としては、ソース電極およびドレイン電極上に形成することが可能であり、本発明の有機半導体素子の製造時に照射される真空紫外光によりソース電極およびドレイン電極が酸化されて劣化してしまうことを防止することができ、かつ、ソース電極およびドレイン電極の間のチャネル領域においてソース電極およびドレイン電極と有機半導体層とが接触することが可能となるような形状であれば特に限定されない。
(2) Electrode protective layer The pattern shape of the electrode protective layer in the present invention can be formed on the source electrode and the drain electrode, and the source is formed by vacuum ultraviolet light irradiated during the production of the organic semiconductor element of the present invention. The electrode and the drain electrode can be prevented from being oxidized and deteriorated, and the source and drain electrodes can be in contact with the organic semiconductor layer in the channel region between the source and drain electrodes. If it is the shape which becomes, it will not specifically limit.
例えば、図１に示すように、ソース電極４およびドレイン電極５の上面のみに電極保護層６が形成されていてもよく、図２に示すように、ソース電極４およびドレイン電極５の上面と、ソース電極４およびドレイン電極５のチャネル領域Ｘ側とは反対側のソース電極４およびドレイン電極５の側面に電極保護層６が形成されていてもよい。また、図１、図２に示すように、本発明の有機半導体素子１０は、通常、ソース電極４およびドレイン電極５のチャネル領域Ｘ側の側面には電極保護層６が形成されていないものである。
For example, as shown in FIG. 1, the electrode
また上記電極保護層としては、単層であってもよく、複数層であってもよい。 The electrode protective layer may be a single layer or a plurality of layers.
２．ソース電極・ドレイン電極
本発明におけるソース電極およびドレイン電極は、銀を主成分とする金属材料から構成されるものである。また、上記ソース電極およびドレイン電極はゲート絶縁層上に形成されるものであり、通常は、ソース電極およびドレイン電極間に所望のチャネル領域を有するようにゲート電極上に形成されるものである。
2. Source / Drain Electrode The source electrode and the drain electrode in the present invention are made of a metal material mainly composed of silver. The source electrode and the drain electrode are formed on the gate insulating layer, and are usually formed on the gate electrode so as to have a desired channel region between the source electrode and the drain electrode.
なお、「銀を主成分とする金属材料」とは、上記金属材料を用いたソース電極およびドレイン電極と有機半導体層との優れた電気的な接続性を損なうことがない程度に銀を含有する金属材料であれば特に限定されない。具体的には、金属材料の全質量に対する銀の含有量が、６０質量％以上、好ましくは７０質量％〜９９質量％の範囲内、より好ましくは９０質量％〜９９質量％の範囲内である金属材料を指すものとする。なお、上記銀の含有量については、例えば、Ｘ線マイクロアナライザー、オージェ電子分光分析による金属材料表面の元素特定および定量により求めることができる。 Note that the “metal material containing silver as a main component” contains silver to such an extent that the excellent electrical connectivity between the source and drain electrodes using the metal material and the organic semiconductor layer is not impaired. If it is a metal material, it will not specifically limit. Specifically, the silver content relative to the total mass of the metal material is 60% by mass or more, preferably in the range of 70% by mass to 99% by mass, more preferably in the range of 90% by mass to 99% by mass. It shall refer to a metal material. In addition, about content of the said silver, it can obtain | require by the element specification and fixed_quantity | quantitative_assay of the metal material surface by X-ray microanalyzer and Auger electron spectroscopy analysis, for example.
上記ソース電極およびドレイン電極の厚みとしては、電極として機能する程度の厚みであれば特に限定されないが、具体的には、０．０１μｍ〜１０μｍの範囲内であることが好ましく、特に０．０３μｍ〜１μｍの範囲内であることが好ましく、さらに０．０５μｍ〜０．５μｍの範囲内であることが好ましい。 The thickness of the source electrode and the drain electrode is not particularly limited as long as it is a thickness that can function as an electrode. Specifically, the thickness is preferably within a range of 0.01 μm to 10 μm, particularly 0.03 μm to It is preferably in the range of 1 μm, and more preferably in the range of 0.05 μm to 0.5 μm.
なお、上記ソース電極およびドレイン電極は、互いに同一の高さで形成されたものであってもよく、あるいは、互いに異なる高さで形成されたものであってもよい。 The source electrode and the drain electrode may be formed at the same height, or may be formed at different heights.
また本発明におけるチャネル領域は、本発明によって製造される有機半導体素子の用途等に応じて適宜選択されるものであり、特に限定されるものではない。
本発明におけるチャネル領域の幅としては、チャネル領域内に有機半導体層を形成することが可能な程度の幅であれば特に限定されないが、１μｍ〜１００μｍの範囲内であることが好ましく、特に３μｍ〜５０μｍの範囲内であることが好ましく、さらに５μｍ〜１０μｍの範囲内であることが好ましい。
The channel region in the present invention is appropriately selected according to the use of the organic semiconductor element produced by the present invention and is not particularly limited.
The width of the channel region in the present invention is not particularly limited as long as the organic semiconductor layer can be formed in the channel region, but is preferably in the range of 1 μm to 100 μm, particularly 3 μm to It is preferably within a range of 50 μm, and more preferably within a range of 5 μm to 10 μm.
上記ソース電極およびドレイン電極の形成方法としては、所望の電極機能を有するソース電極およびドレイン電極を形成することが可能であれば特に限定されない。例えば、蒸着法等を用いてゲート絶縁層上全面に上述した金属材料からなる金属材料層を形成した後、パターンエッチングすることにより、ソース電極およびドレイン電極を形成する方法や、金属マスクを用いて上記金属材料をパターン状にすることにより、所望のパターン形状を有するソース電極およびドレイン電極をゲート絶縁層上に直接形成する方法等を挙げることができる。また、上記方法以外にも、例えばリフトオフ法等を用いることもできる。
なお、上記金属材料層またはソース電極およびドレイン電極の形成方法としては、一般的な金属材料からなる電極の形成方法と同様とすることができる。具体的には、スパッタリング法、真空蒸着法、イオンプレーティング法等を挙げることができる。
A method for forming the source electrode and the drain electrode is not particularly limited as long as the source electrode and the drain electrode having desired electrode functions can be formed. For example, after forming a metal material layer made of the above-described metal material on the entire surface of the gate insulating layer using a vapor deposition method or the like, a method of forming a source electrode and a drain electrode by pattern etching, or using a metal mask By forming the metal material into a pattern, a method of directly forming a source electrode and a drain electrode having a desired pattern shape on the gate insulating layer can be exemplified. In addition to the above method, for example, a lift-off method can be used.
Note that a method for forming the metal material layer or the source electrode and the drain electrode can be the same as a method for forming an electrode made of a general metal material. Specific examples include a sputtering method, a vacuum deposition method, and an ion plating method.
３．ＶＵＶ遮蔽層
本発明におけるＶＵＶ遮蔽層は、上記有機半導体層上のみに形成され、真空紫外光に対する遮光性を有する遮光材料を含むものである。また、有機半導体層の経時劣化を防止する保護機能を有するものである。
また、ＶＵＶ遮蔽層は、通常、有機半導体層全面に形成されているものである。
3. VUV shielding layer The VUV shielding layer in this invention is formed only on the said organic-semiconductor layer, and contains the light shielding material which has the light-shielding property with respect to a vacuum ultraviolet light. In addition, the organic semiconductor layer has a protective function for preventing deterioration over time.
The VUV shielding layer is usually formed on the entire surface of the organic semiconductor layer.
上記ＶＵＶ遮蔽層の遮光性としては、ＶＵＶ遮蔽層が形成された部位の有機半導体層が、本発明の有機半導体素子の製造時に照射される真空紫外光によって劣化されない程度であれば特に限定されるものではない。したがって、上記遮光性の程度については、本発明の有機半導体層の製造時に照射される真空紫外光の波長に応じて適宜決定すればよい。なかでも本発明によって形成されるＶＵＶ遮蔽層は、上記真空紫外光の透過率が１０％以下であることが好ましく、特に３％以下であることが好ましく、さらには１％以下であることが好ましい。上記真空紫外光に対する透過率が上記範囲内であることにより、有機半導体層の劣化を好適に防止することができるからである。 The light shielding property of the VUV shielding layer is particularly limited as long as the organic semiconductor layer in the portion where the VUV shielding layer is formed is not deteriorated by the vacuum ultraviolet light irradiated during the production of the organic semiconductor element of the present invention. It is not a thing. Therefore, what is necessary is just to determine suitably the said light-shielding degree according to the wavelength of the vacuum ultraviolet light irradiated at the time of manufacture of the organic-semiconductor layer of this invention. In particular, the VUV shielding layer formed according to the present invention preferably has a transmittance of the above vacuum ultraviolet light of 10% or less, particularly preferably 3% or less, and more preferably 1% or less. . This is because deterioration of the organic semiconductor layer can be suitably prevented when the transmittance with respect to the vacuum ultraviolet light is within the above range.
上記ＶＵＶ遮蔽層に用いられる遮光性材料としては、有機半導体層の製造時に照射される真空紫外光に対する所定の遮光性を有し、かつ、有機半導体層が空気中の酸素等に曝露されることを防止する等の所望の保護機能を有するＶＵＶ遮蔽層を形成できるものであれば特に限定されるものではない。このような遮光性材料としては、遮光性樹脂材料、および、所望の保護機能を有する樹脂材料と上記遮光性を有する遮光剤とが混合されたものを挙げることができる。本発明においては、このような遮光性材料のいずれであっても好適に用いることができるが、なかでも上記遮光性樹脂材料を用いることが好ましい。上記遮光性樹脂材料は、単独で上記遮光性と上記保護機能とを備えるＶＵＶ遮蔽層を形成することができるため、製造コストの面において有利だからである。 The light-shielding material used for the VUV shielding layer has a predetermined light-shielding property against vacuum ultraviolet light irradiated during the production of the organic semiconductor layer, and the organic semiconductor layer is exposed to oxygen in the air. There is no particular limitation as long as a VUV shielding layer having a desired protective function such as preventing the above can be formed. Examples of such a light-shielding material include a light-shielding resin material and a mixture of a resin material having a desired protective function and the light-shielding agent having the light-shielding property. In the present invention, any of such light-shielding materials can be suitably used, but among these, the light-shielding resin material is preferably used. This is because the light-shielding resin material is advantageous in terms of manufacturing cost because it can form a VUV shielding layer having the light-shielding property and the protective function alone.
上記遮光性樹脂材料としては、例えば、ＰＶＰ、ＰＶＡ、ＰＭＭＡ、ＰＳ、ポリエチレンオキサイド（ＰＥＯ)、水系エポキシ樹脂、エポキシ樹脂、アクリル樹脂、ポリイミド、および、カルド系樹脂等を挙げることができる。 Examples of the light-shielding resin material include PVP, PVA, PMMA, PS, polyethylene oxide (PEO), water-based epoxy resin, epoxy resin, acrylic resin, polyimide, and cardo-based resin.
なお、本発明においては、上記遮光性樹脂材料を１種類のみ用いてもよく、または、２種類以上を混合して用いてもよい。 In the present invention, only one type of the light-shielding resin material may be used, or two or more types may be used in combination.
本発明において、上記ＶＵＶ遮蔽層のパターン形状としては、有機半導体層上のみに形成可能なパターン形状であれば特に限定されない。
ここで、本発明におけるＶＵＶ遮蔽層は、本発明の有機半導体素子の製造時において、真空紫外光を用いて有機半導体層をパターン状にエッチングして形成する際に、真空紫外光に対するマスクとして用いることが可能なものである。よって、上記ＶＵＶ遮蔽層のパターン形状としては有機半導体層のパターン形状と同一であることが好ましい。
なお、有機半導体層のパターン形状については後述するため、ここでの説明は省略する。
In the present invention, the pattern shape of the VUV shielding layer is not particularly limited as long as it can be formed only on the organic semiconductor layer.
Here, the VUV shielding layer in the present invention is used as a mask for vacuum ultraviolet light when the organic semiconductor layer is formed by etching in a pattern using vacuum ultraviolet light during the manufacture of the organic semiconductor element of the present invention. Is possible. Therefore, the pattern shape of the VUV shielding layer is preferably the same as the pattern shape of the organic semiconductor layer.
In addition, since the pattern shape of an organic-semiconductor layer is mentioned later, description here is abbreviate | omitted.
また、上記ＶＵＶ遮蔽層の厚みとしては、有機半導体素子の製造時に照射される真空紫外光に対して所定の遮光性、および有機半導体トランジスタの保護機能を所望の程度にできる範囲内であれば特に限定されるものではない。なかでも本発明においては、１００μｍ以下であることが好ましく、特に０．１μｍ〜１０μｍの範囲内であることが好ましく、さらには０．３μｍ〜１μｍの範囲内であることが好ましい。 In addition, the thickness of the VUV shielding layer is not particularly limited as long as it has a predetermined light-shielding property against vacuum ultraviolet light irradiated at the time of manufacturing an organic semiconductor element and a desired protection function of the organic semiconductor transistor. It is not limited. Especially in this invention, it is preferable that it is 100 micrometers or less, It is preferable to exist in the range of 0.1 micrometer-10 micrometers especially, and it is further preferable to exist in the range of 0.3 micrometer-1 micrometer.
本発明におけるＶＵＶ遮蔽層の形成方法としては、有機半導体層上のみに所望のパターン形状でＶＵＶ遮蔽層を形成することが可能であれば特に限定されない。このような方法としては、例えば、フォトリソグラフィー法や、インクジェット法、スクリーン印刷法、パッド印刷法、フレキソ印刷法、マイクロコンタクトプリンティング法、グラビア印刷法、オフセット印刷法、およびグラビア・オフセット印刷法等の印刷法を挙げることができる。 The method for forming the VUV shielding layer in the present invention is not particularly limited as long as the VUV shielding layer can be formed in a desired pattern shape only on the organic semiconductor layer. Examples of such methods include photolithography, ink jet, screen printing, pad printing, flexographic printing, microcontact printing, gravure printing, offset printing, and gravure / offset printing. The printing method can be mentioned.
４．有機半導体層
本発明における有機半導体層は、少なくとも上記ソース電極および上記ドレイン電極の間のチャネル領域に形成可能なパターン形状を有するものである。また、上記有機半導体層は、有機半導体材料を含むものであり、本発明の有機半導体素子において有機半導体トランジスタに半導体特性を付与するものである。
また、本発明における有機半導体層は、真空紫外光を用いてエッチングすることにより、上述したパターン形状にパターニングされたものである。
4). Organic Semiconductor Layer The organic semiconductor layer in the present invention has a pattern shape that can be formed at least in a channel region between the source electrode and the drain electrode. Moreover, the said organic-semiconductor layer contains an organic-semiconductor material, and provides a semiconductor characteristic to an organic-semiconductor transistor in the organic-semiconductor element of this invention.
In addition, the organic semiconductor layer in the present invention is patterned into the above-described pattern shape by etching using vacuum ultraviolet light.
上記有機半導体材料としては、所望の半導体特性を備える有機半導体層を得ることができるものであれば特に限定されるものではなく、一般的に有機半導体トランジスタに用いられる有機半導体材料を用いることができる。このような有機半導体材料としては、例えば、π電子共役系の芳香族化合物、鎖式化合物、有機顔料、有機ケイ素化合物等を挙げることができる。より具体的には、ペンタセン等の低分子系有機半導体材料、および、ポリピロール、ポリ（Ｎ−置換ピロール）、ポリ（３−置換ピロール）、ポリ（３，４−二置換ピロール）等のポリピロール類、ポリチオフェン、ポリ（３−置換チオフェン）、ポリ（３，４−二置換チオフェン）、ポリベンゾチオフェン等のポリチオフェン類、ポリイソチアナフテン等のポリイソチアナフテン類、ポリチェニレンビニレン等のポリチェニレンビニレン類、ポリ（ｐ−フェニレンビニレン）等のポリ（ｐ−フェニレンビニレン）類、ポリアニリン、ポリ（Ｎ−置換アニリン）等のポリアニリン類、ポリアセチレン等のポリアセチレン類、ポリジアセチレン、ポリアズレン等のポリアズレン類等の高分子系有機半導体材料を挙げることができる。 The organic semiconductor material is not particularly limited as long as an organic semiconductor layer having desired semiconductor characteristics can be obtained, and organic semiconductor materials generally used for organic semiconductor transistors can be used. . Examples of such organic semiconductor materials include π-electron conjugated aromatic compounds, chain compounds, organic pigments, and organosilicon compounds. More specifically, low molecular organic semiconductor materials such as pentacene, and polypyrroles such as polypyrrole, poly (N-substituted pyrrole), poly (3-substituted pyrrole), and poly (3,4-disubstituted pyrrole). , Polythiophene, poly (3-substituted thiophene), poly (3,4-disubstituted thiophene), polythiophenes such as polybenzothiophene, polyisothianaphthenes such as polyisothianaphthene, and polychess such as polychenylene vinylene Nylene vinylenes, poly (p-phenylene vinylenes) such as poly (p-phenylene vinylene), polyanilines such as polyaniline and poly (N-substituted aniline), polyacetylenes such as polyacetylene, polyazulenes such as polydiacetylene and polyazulene High molecular organic semiconductor materials such as
なお、本工程に用いられる有機半導体材料は１種類のみであってもよく、あるいは、２種類以上であってもよい。 In addition, the organic semiconductor material used for this process may be only one type, or may be two or more types.
また、本発明における有機半導体層のパターン形状としては、少なくとも上記ソース電極および上記ドレイン電極の間のチャネル領域に形成可能なパターン形状であり、かつ真空紫外光を用いてエッチングすることにより形成することが可能なパターン形状であれば特に限定されない。例えば、図１に示すように、チャネル領域Ｘのみに有機半導体層７を形成可能なパターン形状であってもよく、図３に示すように、チャネル領域Ｘ、並びに、ソース電極４およびドレイン電極５上の電極保護層６上に有機半導体層７を形成可能なパターン形状であってもよい。本発明においては、なかでも、チャネル領域のみに有機半導体層を形成可能なパターン形状であることが好ましい。有機半導体層の形成面積を必要最小限の面積とすることが可能となることから、オフ電流が小さく、優れたスイッチング特性を示す有機半導体素子とすることが可能となるからである。
In addition, the pattern shape of the organic semiconductor layer in the present invention is a pattern shape that can be formed at least in the channel region between the source electrode and the drain electrode, and is formed by etching using vacuum ultraviolet light. The pattern shape is not particularly limited as long as the pattern shape is possible. For example, as shown in FIG. 1, the
また、有機半導体層がチャネル領域のみに形成可能なパターン形状である場合、有機半導体層の厚みと、ソース電極およびドレイン電極並びに電極保護層の積層体（以下、単に電極積層体と称して説明する場合がある。）の厚みとの位置関係としては、有機半導体層上のみにＶＵＶ遮蔽層を形成することが可能な位置関係であれば特に限定されず、例えば図１に示すように、有機半導体層７の厚みが電極積層体の厚みよりも大きくなるように形成されていてもよく、図４（ａ）に示すように、有機半導体層７の厚みが電極積層体の厚みと同一であってもよく、図４（ｂ）に示すように、有機半導体層７の厚みが電極積層体の厚みよりも小さくなるように形成されていてもよい。
なお、ソース電極およびドレイン電極の厚みが異なる場合は、厚みの小さい方の電極積層体が上述した関係を示すものとする。
なお、図４（ａ）、（ｂ）は本発明の有機半導体素子の一例を示す概略断面図であり、説明していない符号については図１において説明した符号と同様とすることができるので、ここでの説明は省略する。
In the case where the organic semiconductor layer has a pattern shape that can be formed only in the channel region, the thickness of the organic semiconductor layer and a laminate of the source and drain electrodes and the electrode protective layer (hereinafter simply referred to as an electrode laminate) will be described. There is no particular limitation on the positional relationship with the thickness of the organic semiconductor layer as long as the VUV shielding layer can be formed only on the organic semiconductor layer. For example, as shown in FIG. The thickness of the
In addition, when the thickness of a source electrode and a drain electrode differs, the electrode laminated body with the smaller thickness shall show the relationship mentioned above.
4A and 4B are schematic cross-sectional views showing an example of the organic semiconductor element of the present invention, and reference numerals that are not described can be the same as those described in FIG. The description here is omitted.
本発明においては、なかでも、有機半導体層の厚みが電極積層体の厚みよりも大きくなるように形成されていることが好ましい。有機半導体層を十分な半導体特性を有する厚みで形成することが可能であり、また有機半導体層上のみに形成されるＶＵＶ遮蔽層についても、所望のパターン形状に形成しやすいからである。 In the present invention, it is particularly preferable that the thickness of the organic semiconductor layer is larger than the thickness of the electrode laminate. This is because the organic semiconductor layer can be formed with a thickness having sufficient semiconductor characteristics, and the VUV shielding layer formed only on the organic semiconductor layer can be easily formed in a desired pattern shape.
また上記有機半導体層の厚みは、上記有機半導体材料の種類等に応じて所望の半導体特性を備える有機半導体層を得ることができる範囲であれば特に限定されない。なかでも上記有機半導体層の厚みは、１ｎｍ〜１０００ｎｍの範囲内であることが好ましく、特に５ｎｍ〜３００ｎｍの範囲内であることが好ましく、さらに２０ｎｍ〜１００ｎｍの範囲内であることが好ましい。上記範囲より厚いと本発明の有機半導体素子において、電流オフ時においても回り込み電流によってドレイン電流が生じ、これに起因してオフ電流が大きくなってしまう場合があるからである。一方、厚みが上記範囲より薄いと、有機半導体材料の種類によっては有機半導体層の半導体特性が不足してしまう可能性があるからである。 Further, the thickness of the organic semiconductor layer is not particularly limited as long as the organic semiconductor layer having desired semiconductor characteristics can be obtained according to the type of the organic semiconductor material or the like. In particular, the thickness of the organic semiconductor layer is preferably in the range of 1 nm to 1000 nm, particularly preferably in the range of 5 nm to 300 nm, and more preferably in the range of 20 nm to 100 nm. This is because if the thickness is larger than the above range, in the organic semiconductor element of the present invention, a drain current is generated by a sneak current even when the current is turned off, and the off current may increase due to this. On the other hand, if the thickness is less than the above range, the semiconductor characteristics of the organic semiconductor layer may be insufficient depending on the type of the organic semiconductor material.
本発明の有機半導体層の形成方法としては、半導体特性を有する有機半導体層を真空紫外光を用いてエッチングすることにより所望のパターン状に形成することが可能な方法であれば特に限定されない。
本発明においては、例えば、有機半導体材料をゲート絶縁層上全面に塗布して有機半導体層形成用層を形成し、次いでＶＵＶ遮蔽層を所望のパターン形状で有機半導体層形成用層上に形成した後、真空紫外光をＶＵＶ遮蔽層および有機半導体層形成用層上に照射することにより、ＶＵＶ遮蔽層が形成されていない部位の有機半導体層形成用層をエッチングすることにより、所望のパターン形状を有する有機半導体層を形成する方法を好適に用いることができる。
The method for forming the organic semiconductor layer of the present invention is not particularly limited as long as it is a method capable of forming an organic semiconductor layer having semiconductor characteristics into a desired pattern by etching using vacuum ultraviolet light.
In the present invention, for example, an organic semiconductor material is applied to the entire surface of the gate insulating layer to form an organic semiconductor layer forming layer, and then a VUV shielding layer is formed on the organic semiconductor layer forming layer in a desired pattern shape. After that, by irradiating the VUV shielding layer and the organic semiconductor layer forming layer with vacuum ultraviolet light, the organic semiconductor layer forming layer in the portion where the VUV shielding layer is not formed is etched to obtain a desired pattern shape. A method of forming an organic semiconductor layer having the above can be preferably used.
なお、上記有機半導体層形成用層の形成方法としては、例えば、上記有機半導体材料が溶媒に可溶なものである場合は、上記有機半導体材料を溶媒に溶解して有機半導体層形成用塗工液を調製した後、これを有機半導体層形成用塗工液を上記基板上に塗工する方法によって形成することができる。この場合の塗工方法としては、例えば、スピンコート法、ダイコート法、ロールコート法、バーコート法、ＬＢ法、ディップコート法、スプレーコート法、ブレードコート法、およびキャスト法等を挙げることができる。
一方、上記有機半導体材料が溶媒に不溶なものである場合は、例えば、真空蒸着法等のドライプロセスによって形成することができる。
In addition, as a method for forming the organic semiconductor layer forming layer, for example, when the organic semiconductor material is soluble in a solvent, the organic semiconductor material is dissolved in the solvent and applied for forming the organic semiconductor layer. After preparing the liquid, it can be formed by a method of coating the organic semiconductor layer forming coating liquid on the substrate. Examples of the coating method in this case include a spin coating method, a die coating method, a roll coating method, a bar coating method, an LB method, a dip coating method, a spray coating method, a blade coating method, and a casting method. .
On the other hand, when the organic semiconductor material is insoluble in a solvent, it can be formed by, for example, a dry process such as a vacuum evaporation method.
５．ゲート絶縁層
本発明におけるゲート絶縁層は、後述するゲート電極を覆うように形成され、上記ソース電極およびドレイン電極と、ゲート電極とを絶縁する機能を有するものである。
5. Gate Insulating Layer The gate insulating layer in the present invention is formed so as to cover a gate electrode to be described later, and has a function of insulating the source and drain electrodes from the gate electrode.
本工程に用いられるゲート絶縁層を構成する材料としては、所望の絶縁性を有する絶縁性材料であれば特に限定されるものではない。このような絶縁性材料としては、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等の有機材料や、ＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３等の無機材料を挙げることができる。本工程においては、これらのいずれの絶縁性材料であっても好適に用いることができる。 The material constituting the gate insulating layer used in this step is not particularly limited as long as it is an insulating material having a desired insulating property. Examples of such an insulating material include organic materials such as acrylic resins, phenol resins, fluorine resins, epoxy resins, cardo resins, vinyl resins, imide resins, and novolac resins, and SiO 2. , SiNx, Al 2 O 3 and other inorganic materials. In the present step, any of these insulating materials can be suitably used.
なお、本工程に用いられる絶縁性材料は１種類であってもよく、あるいは、２種類以上であってもよい。 Note that the insulating material used in this step may be one type, or two or more types.
本工程に用いられるゲート絶縁層を形成する方法としては、例えば、上記絶縁性材料として有機材料を用いる場合には、有機材料を溶媒に溶解させたゲート絶縁層形成用塗工液を調製し、これを上記ゲート電極を覆うように塗工する方法を挙げることができる。また、上記絶縁性材料として無機材料を用いる場合は、例えば、ＣＶＤ法等を挙げることができる。 As a method for forming a gate insulating layer used in this step, for example, when using an organic material as the insulating material, a coating liquid for forming a gate insulating layer in which an organic material is dissolved in a solvent is prepared, The method of coating this so that the said gate electrode may be covered can be mentioned. Moreover, when using an inorganic material as the said insulating material, CVD method etc. can be mentioned, for example.
６．ゲート電極
次に、本発明におけるゲート電極について説明する。上記ゲート電極は、所望の導電性を有する導電性材料からなるものであれば特に限定されるものではない。このような導電性材料としては、このような導電性材料としては、例えば、Ａｇ、Ａｕ、Ｔａ、Ｔｉ、Ａｌ、Ｚｒ、Ｃｒ、Ｎｂ、Ｈｆ、Ｍｏ、Ｍｏ−Ｔａ合金、ＩＴＯ、ＩＺＯ、および、ＰＥＤＯＴ／ＰＳＳ等の導電性高分子を挙げることができる。
6). Next, the gate electrode in the present invention will be described. The gate electrode is not particularly limited as long as it is made of a conductive material having desired conductivity. Examples of such conductive materials include Ag, Au, Ta, Ti, Al, Zr, Cr, Nb, Hf, Mo, Mo—Ta alloy, ITO, IZO, and the like. And conductive polymers such as PEDOT / PSS.
また、上記ゲート電極を形成する方法としては、例えば、真空蒸着法や金属ナノ粒子を塗布・焼結して形成する塗布法等を挙げることができる。パターン状のゲート電極を形成する方法としては、上述した方法によって基板上の全面にゲート電極を形成した後、これをパターニングする方法や、または、基板上に直接パターン状のゲート電極を形成する方法を挙げることができる。ここで、上記ゲート電極をパターニングする方法としては、通常、リソグラフィー法が用いられ、なかでもフォトリソグラフィー法が好適に用いられる。一方、上記パターン状のゲート電極を直接形成する方法としては、スクリーン印刷法、インクジェット法等の印刷法や、マスク蒸着法等が好適に用いられる。 Examples of the method for forming the gate electrode include a vacuum deposition method and a coating method in which metal nanoparticles are applied and sintered. As a method of forming a patterned gate electrode, a method of forming a gate electrode on the entire surface of the substrate by the above-described method and then patterning the gate electrode or a method of forming a patterned gate electrode directly on the substrate Can be mentioned. Here, as a method for patterning the gate electrode, a lithography method is usually used, and among them, a photolithography method is preferably used. On the other hand, as a method for directly forming the patterned gate electrode, a printing method such as a screen printing method or an ink jet method, a mask vapor deposition method, or the like is preferably used.
７．基材
本発明における基材は、上述した各層を支持するものである。
上記基材としては所定の自己支持性を備えるものであれば特に限定されるものではなく、本発明の有機半導体素子の用途等に応じて任意の機能を有する基材を用いることができる。このような基材としては、ガラス基材等の可撓性を有さないリジット基材、および、プラスチック樹脂からなるフィルム等の可撓性を有するフレキシブル基材を挙げることができる。ここで、上記プラスチック樹脂としては、例えば、ＰＥＴ、ＰＥＮ、ＰＥＳ、ＰＩ、ＰＥＥＫ、ＰＣ、ＰＰＳおよびＰＥＩ等を挙げることができる。
7). Base material The base material in this invention supports each layer mentioned above.
The base material is not particularly limited as long as it has a predetermined self-supporting property, and a base material having an arbitrary function can be used depending on the use of the organic semiconductor element of the present invention. Examples of such a base material include rigid base materials such as glass base materials and flexible base materials such as films made of plastic resins. Here, examples of the plastic resin include PET, PEN, PES, PI, PEEK, PC, PPS, and PEI.
また、上記基材は単一層からなるものであってもよく、または、複数の層が積層された構成を有するものであってもよい。複数の層が積層された構成を有する基材としては、例えば、上記プラスチック樹脂からなる基材上に、金属材料からなるバリア層が積層された構成を有するものを例示することができる。ここで、上記プラスチック樹脂からなる基材は、本発明の有機半導体素子を可撓性を有するフレキシブルなものにできるという利点を有する反面、表面に損傷を受けやすいという欠点を有することが指摘されている。しかしながら、上記バリア層が積層された基材を用いることにより、上記プラスチック樹脂からなる基材を用いる場合であっても、上記のような欠点を解消することができるという利点がある。 Moreover, the said base material may consist of a single layer, or may have the structure by which the several layer was laminated | stacked. As a base material which has the structure by which the several layer was laminated | stacked, what has the structure by which the barrier layer which consists of metal materials was laminated | stacked on the base material which consists of the said plastic resin can be illustrated, for example. Here, it is pointed out that the base material made of the plastic resin has an advantage that the organic semiconductor element of the present invention can be made flexible, but has a disadvantage that the surface is easily damaged. Yes. However, by using the base material on which the barrier layer is laminated, there is an advantage that the above disadvantages can be solved even when the base material made of the plastic resin is used.
上記基材の厚みは、通常、１ｍｍ以下であることが好ましく、なかでも５０μｍ〜７００μｍの範囲内であることが好ましい。
ここで、本工程に用いられる基材が複数の層が積層された構成を有するものである場合、上記厚みは各層の厚みの総和を意味するものとする。
In general, the thickness of the substrate is preferably 1 mm or less, and more preferably in the range of 50 μm to 700 μm.
Here, when the base material used in this step has a structure in which a plurality of layers are laminated, the above thickness means the sum of the thicknesses of the respective layers.
８．その他の構成
本発明の有機半導体素子は、上述した各構成を有するものであれば特に限定されるものではなく、他にも必要な構成を適宜追加することが可能である。
以下、このような構成について説明する。
8). Other Configurations The organic semiconductor element of the present invention is not particularly limited as long as it has the above-described configurations, and other necessary configurations can be added as appropriate.
Hereinafter, such a configuration will be described.
外部入出力電極用絶縁層・および外部入出力電極
本発明の有機半導体素子１０は、図５に示すように、外部入出力電極用絶縁層９および外部入出力電極２０を有することができる。ここで、外部入出力電極用絶縁層９は、有機半導体素子１０の各層を覆うように形成されるものであり、ソース電極４およびドレイン電極５のうち外部入出力電極２０と接続しない方の電極（図５においては、ソース電極４）と、外部入出力電極２０とを絶縁するために設けられるものである。また、外部入出力電極２０は、外部入出力電極絶縁層９上に形成されるものであり、本発明の有機半導体素子１０が種々の装置の構成に用いられた際に、上記種々の装置の駆動に用いられるものである。
External Input / Output Electrode Insulating Layer and External Input / Output Electrode The
また、本発明の有機半導体素子において、電極保護層が導電性材料からなる場合は、図５に示すように、外部入出力電極用絶縁層９がソース電極４またはドレイン電極５のいずれか一方の電極（図５においては、ドレイン電極５）上の一部に開口部を有し、外部入出力電極２０が、開口部内でソース電極４またはドレイン電極５のいずれか一方の電極（図５においては、ドレイン電極５）上の電極保護層６と接触するように形成されていることが好ましい。これにより、外部入出力電極２０およびソース電極４またはドレイン電極５を容易に接続することができるからである。
In the organic semiconductor element of the present invention, when the electrode protective layer is made of a conductive material, the external input / output
上記外部入出力電極用絶縁層が上記開口部を有する場合は、ソース電極またはドレイン電極のいずれか一方の電極上に上記開口部を有していればよい。なお、上記開口部の形状、大きさ等については、本発明の有機半導体素子の用途等に応じて適宜選択することができる。 In the case where the external input / output electrode insulating layer has the opening, it is only necessary to have the opening on one of the source electrode and the drain electrode. In addition, about the shape of the said opening part, a magnitude | size, etc., it can select suitably according to the use etc. of the organic-semiconductor element of this invention.
上記外部入出力電極用絶縁層については、一般的な有機半導体素子に用いられるものと同様とすることができるので、ここでの説明は省略する。 The external input / output electrode insulating layer can be the same as that used for a general organic semiconductor element, and thus the description thereof is omitted here.
また、上記外部入出力電極については、一般的な有機半導体素子に用いられるものと同様とすることができる。
例えば、本発明の有機半導体素子を表示装置の表示媒体の駆動に用いる場合は、表示電極（出力電極）を挙げることができる。また、本発明の有機半導体素子を圧力センサーや温度センサーに用いる場合は、入力電極を挙げることができる。
また、上記外部入出力電極の材料としては、Ａｌ、Ｔｉ、Ｃｒ、Ｃｕ等の金属材料とＩＴＯ、ＩＺＯ等の酸化物材料、カーボンペーストや銀ペースト等のペースト材料もしくはＰＥＤＯＴ/ＰＳＳ等の導電性高分子材料が挙げられる。
また、上記外部入出力電極の形成方法としては、一般的な電極の形成方法と同様とすることができるので、ここでの説明は省略する。
The external input / output electrodes can be the same as those used for general organic semiconductor elements.
For example, when the organic semiconductor element of the present invention is used for driving a display medium of a display device, a display electrode (output electrode) can be exemplified. Moreover, when using the organic-semiconductor element of this invention for a pressure sensor or a temperature sensor, an input electrode can be mentioned.
The external input / output electrode materials include metal materials such as Al, Ti, Cr, and Cu, oxide materials such as ITO and IZO, paste materials such as carbon paste and silver paste, or conductive materials such as PEDOT / PSS. Examples include polymer materials.
The external input / output electrode formation method can be the same as a general electrode formation method, and thus the description thereof is omitted here.
（２）パッシベーション層
本発明の有機半導体層１０は、図６（ａ）、（ｂ）に示すように、パッシベーション層３０を有することができる。ここで、パッシベーション層３０は、空気中に存在する水分や酸素の作用により有機半導体層７が劣化することを防止する層であり、通常は、有機半導体素子１０の各層を覆うように形成されるものである。また、図６（ｂ）に示すように、有機半導体素子１０が、外部入出力電極用絶縁層９および外部入出力電極２０を有する場合は、パッシベーション層３０は、通常、外部入出力電極用絶縁層９および外部入出力電極２０を覆うように形成される。
(2) Passivation layer The organic-
本発明においては、上述したＶＵＶ遮蔽層も、空気中に存在する水分や酸素の作用により有機半導体層が劣化することを防止する機能を有するものであるが、パッシベーション層を有することにより、さらに上記有機半導体層の劣化を防止することが可能となることから、経時的な劣化の少ない高性能な有機半導体素子とすることができる。 In the present invention, the above-described VUV shielding layer also has a function of preventing the organic semiconductor layer from deteriorating due to the action of moisture and oxygen present in the air. Since deterioration of the organic semiconductor layer can be prevented, a high-performance organic semiconductor element with little deterioration over time can be obtained.
上記パッシベーション層を構成する材料としては、空気中の水分や酸素を透過しにくく、上記有機半導体層の劣化を所望の程度に防止できるものであれば特に限定されるものではない。このような材料としては、例えば、アクリル樹脂やフッ素系樹脂等を挙げることができる。 The material constituting the passivation layer is not particularly limited as long as it does not easily transmit moisture and oxygen in the air and can prevent the organic semiconductor layer from deteriorating to a desired level. Examples of such materials include acrylic resins and fluorine resins.
また、上記パッシベーション層の厚みは、パッシベーション層を構成する材料等に依存して決定されるものであるが、通常、０．１μｍ〜１００μｍの範囲内であることが好ましく、なかでも５μｍ〜１００μｍの範囲内であることが好ましく、さらに１０μｍ〜１００μｍの範囲内であることが好ましい。 Further, the thickness of the passivation layer is determined depending on the material constituting the passivation layer and the like, but is usually preferably in the range of 0.1 μm to 100 μm, and more preferably 5 μm to 100 μm. It is preferably within the range, and more preferably within the range of 10 μm to 100 μm.
上記パッシベーション層の形成方法としては、所望の有機半導体層の劣化防止機能を有するパッシベーション層を形成することが可能な方法であれば特に限定されず、一般的な有機半導体素子のパッシベーション層を形成する際に用いられる方法と同様とすることができるので、ここでの説明は省略する。 The method for forming the passivation layer is not particularly limited as long as it is a method capable of forming a passivation layer having a function of preventing deterioration of a desired organic semiconductor layer, and a passivation layer for a general organic semiconductor element is formed. Since it can be the same as the method used at the time, description here is abbreviate | omitted.
９．有機半導体素子の用途
本発明の有機半導体素子の用途としては、例えば、ＴＦＴ方式を用いる表示装置のＴＦＴアレイ基板として用いることができる。このような表示装置としては例えば、液晶表示装置、電気泳動表示装置、および、有機ＥＬ表示装置等を挙げることができる。
また、上記有機半導体素子は、温度センサーや圧力センサ−等に用いることもできる。
9. Use of organic semiconductor element As an application of the organic semiconductor element of the present invention, for example, it can be used as a TFT array substrate of a display device using a TFT method. Examples of such a display device include a liquid crystal display device, an electrophoretic display device, and an organic EL display device.
The organic semiconductor element can also be used for a temperature sensor, a pressure sensor, or the like.
１０．有機半導体素子の製造方法
本発明の有機半導体素子の製造方法としては、上記構成を有する有機半導体素子を製造できる方法であれば特に限定されるものではない。このような方法としては、例えば、後述する「Ｂ．有機半導体素子の製造方法」の項において説明する方法を用いることができる。
10. Manufacturing method of organic semiconductor element The manufacturing method of the organic semiconductor element of the present invention is not particularly limited as long as it is a method capable of manufacturing the organic semiconductor element having the above-described configuration. As such a method, for example, the method described in the section of “B. Manufacturing method of organic semiconductor element” described later can be used.
Ｂ．有機半導体素子の製造方法
次に、本発明の有機半導体素子の製造方法について説明する。
本発明の有機半導体素子の製造方法は、基材と、上記基材上に形成されたゲート電極と、上記ゲート電極を覆うように形成されたゲート絶縁層とを有する有機半導体素子用基材を用い、上記ゲート絶縁層上に形成され、銀を主成分とする金属材料を含むソース電極およびドレイン電極、並びに、上記ソース電極および上記ドレイン電極上に形成され、酸素に対する遮蔽性を有する電極保護層からなる電極積層体を形成する電極積層体形成工程と、上記ゲート絶縁層上に、有機半導体材料を含む有機半導体層形成用層を形成する有機半導体層形成用層形成工程と、少なくとも上記ソース電極および上記ドレイン電極の間のチャネル領域に形成された上記有機半導体層形成用層上に、真空紫外光に対する遮光性を有する遮光性材料を含むＶＵＶ遮蔽層をパターン状に形成するＶＵＶ遮蔽層形成工程と、上記ＶＵＶ遮蔽層および上記有機半導体層形成用層上に真空紫外光を照射することにより、上記ＶＵＶ遮蔽層が形成されていない部位の上記有機半導体層形成用層をエッチングして有機半導体層を形成する有機半導体層エッチング工程とを有することを特徴とする有機半導体素子の製造方法である。
B. Next, a method for manufacturing an organic semiconductor element of the present invention will be described.
An organic semiconductor element manufacturing method of the present invention comprises a base material, a gate electrode formed on the base material, and a base material for an organic semiconductor element having a gate insulating layer formed so as to cover the gate electrode. And a source electrode and a drain electrode which are formed on the gate insulating layer and contain a metal material mainly composed of silver, and an electrode protective layer which is formed on the source electrode and the drain electrode and has a shielding property against oxygen An electrode laminate forming step of forming an electrode laminate comprising: an organic semiconductor layer forming layer forming step of forming an organic semiconductor layer forming layer containing an organic semiconductor material on the gate insulating layer; and at least the source electrode And on the organic semiconductor layer forming layer formed in the channel region between the drain electrodes, a VUV shielding material containing a light shielding material having a light shielding property against vacuum ultraviolet light. VUV shielding layer forming step for forming a layer in a pattern, and by irradiating vacuum ultraviolet light on the VUV shielding layer and the organic semiconductor layer forming layer, the organic material at a site where the VUV shielding layer is not formed And an organic semiconductor layer etching step of forming an organic semiconductor layer by etching the semiconductor layer forming layer.
ここで、本発明の有機半導体素子の製造方法について図を用いて説明する。
図７（ａ）〜（ｄ）、および図８（ａ）〜（ｄ）は本発明の有機半導体素子の製造方法の一例を示す工程図である。
まず、本発明における電極積層体形成工程について説明する。電極積層体形成工程においては、まず、図７（ａ）に示すように、基材１と、基材１上に形成されたゲート電極２と、ゲート電極２を覆うように形成されたゲート絶縁層３とを有する有機半導体素子用基材１０’を準備する。次に、図７（ｂ）に示すように、ゲート絶縁層３上全面に銀を主成分とする金属材料を含む金属材料層４５を形成する。次に、図７（ｃ）に示すように、金属材料層４５全面に電極保護層６を形成する。次に図７（ｄ）に示すように、エッチング処理等により金属材料層４５および電極保護層６をパターニングして、ソース電極４およびドレイン電極５、並びに電極保護層６からなる電極積層体を形成する。
なお、電極積層体形成工程においては、図示はしないが、ソース電極およびドレイン電極をパターン状に形成した後、ソース電極およびドレイン電極上に電極保護層を形成してもよい。
Here, the manufacturing method of the organic-semiconductor element of this invention is demonstrated using figures.
FIGS. 7A to 7D and FIGS. 8A to 8D are process diagrams showing an example of the method for producing an organic semiconductor element of the present invention.
First, the electrode laminated body formation process in this invention is demonstrated. In the electrode laminate forming step, first, as shown in FIG. 7A, a
In the electrode laminate formation step, although not shown, an electrode protective layer may be formed on the source electrode and the drain electrode after the source electrode and the drain electrode are formed in a pattern.
次に、有機半導体層形成用層形成工程について説明する。有機半導体層形成用層形成工程においては、図８（ａ）に示すように、ゲート絶縁層３上に有機半導体材料を含む有機半導体層形成用層７’を形成する。
Next, the layer forming process for forming an organic semiconductor layer will be described. In the organic semiconductor layer forming layer forming step, an organic semiconductor
次に、ＶＵＶ遮蔽層形成工程について説明する。ＶＵＶ遮蔽層形成工程においては、図８（ｂ）に示すように、少なくともソース電極４およびドレイン電極５の間のチャネル領域Ｘに形成された有機半導体層形成用層７’上に、真空紫外光に対する遮光性を有する遮光性材料を含むＶＵＶ遮蔽層８をパターン状に形成する。
Next, the VUV shielding layer forming step will be described. In the VUV shielding layer forming step, as shown in FIG. 8B, vacuum ultraviolet light is formed on the organic semiconductor
次に、有機半導体層エッチング工程について説明する。有機半導体層エッチング工程においては、図８（ｃ）に示すように、ＶＵＶ遮蔽層８および有機半導体層形成用層７’上に真空紫外光１００を照射することにより、ＶＵＶ遮蔽層８が形成されていない部位の有機半導体層形成用層７’をエッチングして有機半導体層７を形成する。
Next, the organic semiconductor layer etching process will be described. In the organic semiconductor layer etching step, as shown in FIG. 8C, the
本発明においては、上述した各工程を行うことにより、図８（ｄ）に示すような有機半導体素子１０を形成することができる。
なお、図８（ａ）〜（ｄ）において説明していない符号については、図１および図７（ａ）〜（ｄ）等と同様とすることができるので、ここでの説明は省略する。
In the present invention, the
Note that reference numerals not described in FIGS. 8A to 8D can be the same as those in FIG. 1 and FIGS. 7A to 7D, and the description thereof is omitted here.
また、本発明においては、有機半導体層形成用層形成工程において、図９（ａ）に示すように、ゲート絶縁層３上に電極保護層６の表面が露出するように有機半導体層７’を形成し、ＶＵＶ遮蔽層形成工程においては、図９（ｂ）に示すように、チャネル領域Ｘに形成された有機半導体層形成用層７’を覆うように電極保護層６上にＶＵＶ遮蔽層８をパターン状に形成して、図９（ｃ）に示すように有機半導体層エッチング工程を行うことで、図９（ｄ）に示すような有機半導体素子１０を形成してもよい。
なお、図９（ａ）〜（ｄ）において説明していない符号については、図８（ａ）〜（ｄ）で説明したものと同様とすることができるので、ここでの説明は省略する。
In the present invention, the
Note that reference numerals not described in FIGS. 9A to 9D can be the same as those described in FIGS. 8A to 8D, and thus description thereof is omitted here.
本発明によれば、電極積層体形成工程において、銀を主成分とする金属材料を含むソース電極およびドレイン電極上に酸素に対する遮蔽性を有する電極保護層を形成することが可能となることから、有機半導体層エッチング工程において真空紫外光を用いて有機半導体層をエッチングして形成する際に、真空紫外光によって上記ソース電極およびドレイン電極が酸化されて劣化することを防止することが可能となる。よって、有機半導体層との電気的な接続性の高いソース電極およびドレイン電極を形成し、かつ必要最小限の面積で有機半導体層を形成することが可能となることから、優れたスイッチング機能を有する有機半導体素子を製造することができる。 According to the present invention, it becomes possible to form an electrode protective layer having a shielding property against oxygen on the source electrode and the drain electrode containing a metal material mainly composed of silver in the electrode laminate forming step. When the organic semiconductor layer is etched and formed using vacuum ultraviolet light in the organic semiconductor layer etching step, it is possible to prevent the source electrode and the drain electrode from being oxidized and deteriorated by the vacuum ultraviolet light. Therefore, it is possible to form a source electrode and a drain electrode that have high electrical connectivity with the organic semiconductor layer, and to form the organic semiconductor layer with the minimum necessary area, and thus has an excellent switching function. An organic semiconductor element can be manufactured.
以下、本発明の有機半導体素子の製造方法における各工程について説明する。 Hereinafter, each process in the manufacturing method of the organic-semiconductor element of this invention is demonstrated.
１．電極積層体形成工程
本発明における電極積層体形成工程は、基材と、上記基材上に形成されたゲート電極と、上記ゲート電極を覆うように形成されたゲート絶縁層とを有する有機半導体素子用基材を用い、上記ゲート絶縁層上に形成され、銀を主成分とする金属材料を含むソース電極およびドレイン電極、並びに、上記ソース電極および上記ドレイン電極上に形成され、酸素に対する遮蔽性を有する電極保護層からなる電極積層体を形成する工程である。
1. Electrode laminated body forming step The electrode laminated body forming step in the present invention comprises a base material, a gate electrode formed on the base material, and a gate insulating layer formed so as to cover the gate electrode. A source electrode and a drain electrode that are formed on the gate insulating layer and include a metal material mainly composed of silver, and are formed on the source electrode and the drain electrode, and have a shielding property against oxygen. It is a process of forming the electrode laminated body which consists of an electrode protective layer which has.
本工程に用いられる電極積層体の形成方法としては、所望のパターン形状を有し、かつ各層の厚みが所望のものとなるように、電極積層体を形成することが可能な方法であればよく、図７（ａ）〜（ｄ）に示すように、ソース電極４およびドレイン電極５と、電極保護層６とを同時に形成する方法であってもよく、図示はしないが、ソース電極およびドレイン電極と電極保護層とを別々に形成する方法であってもよい。
電極積層体の形成方法については、電極保護層の材料に応じて適宜選択することができる。
As a method for forming the electrode laminate used in this step, any method can be used as long as it has a desired pattern shape and can form the electrode laminate so that each layer has a desired thickness. As shown in FIGS. 7A to 7D, the
About the formation method of an electrode laminated body, it can select suitably according to the material of an electrode protective layer.
なお、本工程に用いられるソース電極およびドレイン電極や電極保護層の材料、形成方法、ならびに本工程において形成されるソース電極およびドレイン電極や電極保護層については、上述した「Ａ．有機半導体素子」の項で説明したものと同様とすることができるので、ここでの説明は省略する。 In addition, about the material of the source electrode and drain electrode used for this process, and an electrode protective layer, a formation method, and the source electrode, drain electrode, and electrode protective layer which are formed in this process, it is "A. organic semiconductor element" mentioned above. Since it can be the same as that described in the section, the description here is omitted.
２．有機半導体層形成用層形成工程
本発明における有機半導体層形成用層形成工程は、上記ゲート絶縁層上に、有機半導体材料を含む有機半導体層形成用層を形成する工程である。
2. Organic semiconductor layer forming layer forming step The organic semiconductor layer forming layer forming step in the present invention is a step of forming an organic semiconductor layer forming layer containing an organic semiconductor material on the gate insulating layer.
本工程において形成される有機半導体層形成用層の厚みについては、所望の半導体特性を有する有機半導体層を形成することが可能であれば特に限定されず、本発明の製造方法により製造される有機半導体素子の用途等に応じて適宜選択することができる。 The thickness of the organic semiconductor layer forming layer formed in this step is not particularly limited as long as an organic semiconductor layer having desired semiconductor characteristics can be formed, and the organic material manufactured by the manufacturing method of the present invention. It can select suitably according to the use etc. of a semiconductor element.
本工程に用いられる有機半導体材料および有機半導体層形成用層の形成方法等については、上述した「Ａ．有機半導体素子」の項で説明したものと同様とすることができるので、ここでの説明は省略する。 The organic semiconductor material used in this step, the method for forming the organic semiconductor layer forming layer, and the like can be the same as those described in the above-mentioned section “A. Organic semiconductor element”. Is omitted.
３．ＶＵＶ遮蔽層形成工程
本発明におけるＶＵＶ遮蔽層形成工程は、少なくとも上記ソース電極および上記ドレイン電極の間のチャネル領域に形成された上記有機半導体層形成用層上に、真空紫外光に対する遮光性を有する遮光性材料を含むＶＵＶ遮蔽層をパターン状に形成する工程である。
3. VUV shielding layer forming step The VUV shielding layer forming step in the invention has a light shielding property against vacuum ultraviolet light on at least the organic semiconductor layer forming layer formed in the channel region between the source electrode and the drain electrode. This is a step of forming a VUV shielding layer containing a light shielding material in a pattern.
本工程に用いられるＶＵＶ遮蔽層の材料、形成方法、および本工程において形成されるＶＵＶ遮蔽層については、上述した「Ａ．有機半導体素子」の項で説明したものと同様とすることができるので、ここでの説明は省略する。 Since the VUV shielding layer material used in this step, the formation method, and the VUV shielding layer formed in this step can be the same as those described in the above section “A. Organic semiconductor device”. Explanation here is omitted.
なお、本工程においては、図９（ｂ）に示すように、チャネル領域Ｘに形成された有機半導体層形成用層７’を覆うように電極保護層６上にＶＵＶ遮蔽層８を形成することも可能である。この場合は、上述した有機半導体層形成用層形成工程において、図９（ａ）に示すように、ゲート絶縁層３上に電極保護層６の表面が露出するように有機半導体層形成用層７’が形成される。
またこの場合も、本工程に用いられるＶＵＶ遮蔽層の材料、形成方法等や、本工程において形成されるＶＵＶ遮蔽層のパターン形状以外の構造については、上述した「Ａ．有機半導体素子」の項で説明したものと同様とすることができるので、ここでの説明は省略する。
In this step, as shown in FIG. 9B, the
Also in this case, the material other than the VUV shielding layer used in this step, the formation method, and the structure other than the pattern shape of the VUV shielding layer formed in this step are described in the above section “A. Organic semiconductor device”. Since it can be the same as that described in, description here is omitted.
４．有機半導体層エッチング工程
本発明における有機半導体層エッチング工程は、上記ＶＵＶ遮蔽層および上記有機半導体層形成用層上に真空紫外光を照射することにより、上記ＶＵＶ遮蔽層が形成されていない部位の上記有機半導体層形成用層をエッチングして有機半導体層を形成する工程である。
4). Organic Semiconductor Layer Etching Step The organic semiconductor layer etching step in the present invention is performed by irradiating the VUV shielding layer and the organic semiconductor layer forming layer with vacuum ultraviolet light, so that the portion where the VUV shielding layer is not formed. In this step, the organic semiconductor layer is formed by etching the organic semiconductor layer forming layer.
本工程においては、上記ＶＵＶ遮蔽層が本工程に用いられる真空紫外光のマスクとしての機能を果たすため、単に真空紫外光を照射することによって容易に有機半導体層をパターニングすることができる。
また、本工程においては、上記ＶＵＶ遮蔽層をマスクとして用いてパターニングするため、本工程においてパターニングされる有機半導体層のパターンは、上記ＶＵＶ遮蔽層が形成されているパターンと同一になる。
In this step, since the VUV shielding layer functions as a vacuum ultraviolet light mask used in this step, the organic semiconductor layer can be easily patterned simply by irradiation with vacuum ultraviolet light.
In this step, since the patterning is performed using the VUV shielding layer as a mask, the pattern of the organic semiconductor layer patterned in this step is the same as the pattern on which the VUV shielding layer is formed.
上述したように、本工程においては、真空紫外光を上記ＶＵＶ遮蔽層および上記有機半導体層形成用層上に照射することによって、上記ＶＵＶ遮蔽層が形成されていない部位の有機半導体層形成用層を除去する方法が用いられる。ここで、上記「真空紫外光」とは、波長が１０ｎｍ〜２００ｎｍの範囲内である紫外線を意味するが、本工程に用いられる真空紫外光としては、上記有機半導体層形成用層を所望の時間内に除去できる波長を有するものであれば特に限定されるものではなく、上記有機半導体層形成用層を構成する有機半導体材料の種類に応じて適切な波長の真空紫外光を用いればよい。なかでも本工程に用いられる真空紫外光は、波長が１０ｎｍ〜２００ｎｍの範囲内であることが好ましく、特に１２６ｎｍ〜１９３ｎｍの範囲内であることが好ましく、さらに１７２ｎｍであることが好ましい。このような波長範囲の真空紫外光を用いることにより、上記有機半導体層形成用層を構成する有機半導体材料の種類に関わらず、本工程において有機半導体層形成用層を短時間でパターニングすることが可能になるからである。 As described above, in this step, by irradiating the VUV shielding layer and the organic semiconductor layer forming layer with vacuum ultraviolet light, the layer for forming the organic semiconductor layer in a portion where the VUV shielding layer is not formed. The method of removing is used. Here, the “vacuum ultraviolet light” means ultraviolet light having a wavelength in the range of 10 nm to 200 nm. As the vacuum ultraviolet light used in this step, the organic semiconductor layer forming layer is formed for a desired time. If it has a wavelength which can be removed inside, it will not specifically limit, The vacuum ultraviolet light of a suitable wavelength should just be used according to the kind of organic-semiconductor material which comprises the said layer for organic-semiconductor-layer formation. Among these, the vacuum ultraviolet light used in this step preferably has a wavelength in the range of 10 nm to 200 nm, particularly preferably in the range of 126 nm to 193 nm, and more preferably 172 nm. By using vacuum ultraviolet light in such a wavelength range, the organic semiconductor layer forming layer can be patterned in a short time in this step regardless of the type of organic semiconductor material constituting the organic semiconductor layer forming layer. Because it becomes possible.
本工程において、真空紫外光の照射に用いられる光源としては、例えば、エキシマランプ、低圧水銀ランプ、その他種々の光源を挙げることができる。 In this step, examples of the light source used for irradiation with vacuum ultraviolet light include an excimer lamp, a low-pressure mercury lamp, and various other light sources.
また、本工程における真空紫外光の照射量としては、本工程において上記有機半導体層形成用層を除去できる範囲内であれば特に限定されるものではなく、上記有機半導体層形成用層を構成する有機半導体材料の種類や、上記真空紫外光の波長等によって適宜調整すればよい。 In addition, the irradiation amount of the vacuum ultraviolet light in this step is not particularly limited as long as it is within a range in which the organic semiconductor layer forming layer can be removed in this step, and constitutes the organic semiconductor layer forming layer. What is necessary is just to adjust suitably with the kind of organic-semiconductor material, the wavelength of the said vacuum ultraviolet light, etc.
本工程において、上記ＶＵＶ遮蔽層および上記有機半導体層形成用層上に真空紫外光を照射する方法としては、上記ＶＵＶ遮蔽層および上記有機半導体層形成用層上に均一な照射量で真空紫外光を照射できる方法であれば特に限定されない。このような照射方法としては、例えば、上記ＶＵＶ遮蔽層および上記有機半導体層形成用層の全面を同時に照射する方法、および、光源または上記ＶＵＶ遮蔽層および上記有機半導体層形成用層が形成された基板の少なくとも一方を移動させながら、上記ＶＵＶ遮蔽層および上記有機半導体層形成用層の全面を順次に照射する方法を挙げることができる。なかでも本工程においては後者の方法を用いることが好ましい。その理由は次の通りである。
すなわち、真空紫外光は指向性のない分散光であるため、上記ＶＵＶ遮蔽層および上記有機半導体層形成用層の全面を同時に照射する方法では、例えば、大面積の上記ＶＵＶ遮蔽層および上記有機半導体層形成用層に真空紫外光を照射する場合に、中央部と端部とで真空紫外光の照射量に差が生じてしまう可能性がある。しかしながら、上記ＶＵＶ遮蔽層および上記有機半導体層形成用層の全面を順次に照射する方法によれば、たとえ大面積の上記ＶＵＶ遮蔽層および上記有機半導体層形成用層に真空紫外光を照射する場合であっても、全面に対して均一に真空紫外光を照射することが容易になるからである。
In this step, as a method of irradiating the VUV shielding layer and the organic semiconductor layer forming layer with vacuum ultraviolet light, the VUV shielding layer and the organic semiconductor layer forming layer may be irradiated with vacuum ultraviolet light at a uniform irradiation amount. If it is the method which can irradiate, it will not specifically limit. As such an irradiation method, for example, a method of simultaneously irradiating the entire surface of the VUV shielding layer and the organic semiconductor layer forming layer, and a light source or the VUV shielding layer and the organic semiconductor layer forming layer were formed. A method of sequentially irradiating the entire surface of the VUV shielding layer and the organic semiconductor layer forming layer while moving at least one of the substrates can be mentioned. Of these, the latter method is preferably used in this step. The reason is as follows.
That is, since vacuum ultraviolet light is a non-directional dispersed light, the method of simultaneously irradiating the entire surface of the VUV shielding layer and the organic semiconductor layer forming layer, for example, has a large area of the VUV shielding layer and the organic semiconductor. When the layer forming layer is irradiated with vacuum ultraviolet light, there may be a difference in the amount of vacuum ultraviolet light irradiated between the central portion and the end portion. However, according to the method of sequentially irradiating the entire surface of the VUV shielding layer and the organic semiconductor layer forming layer, even when the VUV shielding layer and the organic semiconductor layer forming layer having a large area are irradiated with vacuum ultraviolet light. Even so, it is easy to uniformly irradiate the vacuum ultraviolet light to the entire surface.
また本工程においては、上記順次に照射する方法のなかでも、上記ＶＵＶ遮蔽層および上記有機半導体層形成用層が形成された基板を固定し、上記光源を移動させながら照射する方法を用いることが好ましい。このような方法によれば、大面積の上記ＶＵＶ遮蔽層および上記有機半導体層形成用層に均一に真空紫外光を照射することが容易になるからである。 In this step, among the sequential irradiation methods, a method in which the substrate on which the VUV shielding layer and the organic semiconductor layer forming layer are formed is fixed and the light source is moved while moving is used. preferable. This is because such a method makes it easy to uniformly irradiate the VUV shielding layer having a large area and the organic semiconductor layer forming layer with vacuum ultraviolet light.
なお、本工程に用いられる真空紫外光の光源は、１つであってもよく、または、複数個を用いてもよい。また、複数個の光源を用いる場合において、本工程における真空紫外光の照射方法として光源を移動させながら照射する方法を用いる場合は、複数個の光源を同時に移動させてもよく、または、個別に移動させてもよい。 Note that the number of vacuum ultraviolet light sources used in this step may be one, or a plurality of light sources may be used. In the case of using a plurality of light sources, when using the method of irradiating while moving the light source as the vacuum ultraviolet light irradiation method in this step, the plurality of light sources may be moved simultaneously or individually. It may be moved.
５．その他の工程
本発明の有機半導体素子の製造方法は、上述した各工程を有する製造方法であれば特に限定されず、必要な工程を適宜選択して追加することができる。
5. Other Steps The method for producing the organic semiconductor element of the present invention is not particularly limited as long as it is a production method having the above-described steps, and necessary steps can be appropriately selected and added.
ここで、上述した電極積層体形成工程において、導電性材料を用いて電極保護層が形成された場合は、図１０（ａ）に示すように、有機半導体層エッチング工程後に有機半導体素子１０の各層を覆い、かつドレイン電極５上の一部に開口部を有する外部入出力電極用絶縁層９を形成する外部入出力電極用絶縁層形成工程と、図１０（ｂ）に示すように、外部入出力電極用絶縁層９上に外部入出力電極２０を形成し、かつ開口部内で外部入出力電極２０とドレイン電極５上に形成された電極保護層６とが接触するように外部入出力電極２０を形成する外部入出力電極形成工程とを有することが好ましい。電極保護層に絶縁性材料を用いた場合に比べ、外部入出力電極を容易に接続することが可能となるからである。
なお、図示はしないが、外部入出力電極用絶縁層形成工程においては、外部入出力電極用絶縁層がソース電極上の一部に開口部を有するように形成されてもよく、外部入出力電極形成工程においては、外部入出力電極とソース電極上に形成された電極保護層とが接触するように外部入出力電極が形成されてもよい。
また、図１０（ａ）、（ｂ）は本発明の有機半導体素子の製造方法における外部入出力電極用絶縁層形成工程および外部入出力電極形成工程の一例を示す概略断面図である。
Here, when the electrode protective layer is formed using a conductive material in the electrode laminate forming step described above, as shown in FIG. 10A, each layer of the
Although not shown, in the external input / output electrode insulating layer forming step, the external input / output electrode insulating layer may be formed so as to have an opening in a part of the source electrode. In the forming step, the external input / output electrode may be formed so that the external input / output electrode and the electrode protective layer formed on the source electrode are in contact with each other.
FIGS. 10A and 10B are schematic cross-sectional views showing an example of an external input / output electrode insulating layer forming step and an external input / output electrode forming step in the method for manufacturing an organic semiconductor element of the present invention.
以下、外部入出力電極用絶縁層形成工程および外部入出力電極形成工程について説明する。 Hereinafter, the external input / output electrode insulating layer forming step and the external input / output electrode forming step will be described.
（１）外部入出力電極用絶縁層形成工程
本発明における外部入出力電極用絶縁層形成工程は、上記有機半導体層エッチング工程後に上記有機半導体素子の各層を覆い、かつ上記ソース電極または上記ドレイン電極のいずれか一方の電極上の一部に開口部を有する外部入出力電極用絶縁層を形成する工程である。
なお、本工程に用いられる外部入出力電極用絶縁層の材料、外部入出力電極用絶縁層の形成方法、および本工程において形成される外部入出力電極用絶縁層については上述した「Ａ．有機半導体素子」の項で説明したものと同様とすることができるので、ここでの説明は省略する。
(1) External input / output electrode insulating layer forming step In the present invention, the external input / output electrode insulating layer forming step covers each layer of the organic semiconductor element after the organic semiconductor layer etching step, and the source electrode or the drain electrode. This is a step of forming an external input / output electrode insulating layer having an opening on a part of any one of the electrodes.
The material of the external input / output electrode insulating layer used in this step, the method of forming the external input / output electrode insulating layer, and the external input / output electrode insulating layer formed in this step are described in “A. Organic”. Since it can be the same as that described in the section of “Semiconductor element”, description thereof is omitted here.
（２）外部入出力電極形成工程
本発明における外部入出力電極形成工程は、上記外部入出力電極用絶縁層上に外部入出力電極を形成し、かつ上記開口部内で上記外部入出力電極と上記ソース電極または上記ドレイン電極のいずれか一方の電極上に形成された上記電極保護層とが接触するように外部入出力電極を形成する工程である。
なお、本工程に用いられる外部入出力電極の材料、外部入出力電極の形成方法、および本工程において形成される外部入出力電極については上述した「Ａ．有機半導体素子」の項で説明したものと同様とすることができるので、ここでの説明は省略する。
(2) External input / output electrode forming step In the external input / output electrode forming step of the present invention, an external input / output electrode is formed on the external input / output electrode insulating layer, and the external input / output electrode and the external input / output electrode are formed in the opening. In this step, an external input / output electrode is formed so as to be in contact with the electrode protective layer formed on one of the source electrode and the drain electrode.
The material of the external input / output electrode used in this step, the method of forming the external input / output electrode, and the external input / output electrode formed in this step are those described in the above section “A. Organic semiconductor device”. The description here is omitted.
（３）パッシベーション層形成工程
本発明におけるパッシベーション層形成工程は、有機半導体素子の各層を覆うようにパッシベーション層を形成する工程である。
なお、本工程に用いられるパッシベーション層の材料、外部入出力電極の形成方法、および本工程において形成されるパッシベーション層については上述した「Ａ．有機半導体素子」の項で説明したものと同様とすることができるので、ここでの説明は省略する。
(3) Passivation layer formation process The passivation layer formation process in this invention is a process of forming a passivation layer so that each layer of an organic-semiconductor element may be covered.
The material of the passivation layer used in this step, the method of forming the external input / output electrodes, and the passivation layer formed in this step are the same as those described in the above section “A. Organic semiconductor device”. Since it is possible, description here is abbreviate | omitted.
６．有機半導体素子
本発明の有機半導体素子の製造方法により製造される有機半導体素子は、ボトムゲート・ボトムコンタクト型の有機トランジスタを有するものである。なお、上記有機半導体素子については、「Ａ．有機半導体素子」の項で説明したものと同様とすることができるので、ここでの説明は省略する。
6). Organic Semiconductor Element An organic semiconductor element manufactured by the method for manufacturing an organic semiconductor element of the present invention has a bottom gate / bottom contact type organic transistor. The organic semiconductor element may be the same as that described in the section “A. Organic semiconductor element”, and thus the description thereof is omitted here.
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.
以下、本発明について、実施例を挙げて説明する。 Hereinafter, the present invention will be described with reference to examples.
（実施例１）
ガラス基材上全面にＡｌ（厚み１５０ｎｍ）をスパッタ蒸着し、次に、Ａｌスパッタ膜上にてポジ型フォトレジストをスピンコートにて塗布し、フォトマスクを用いた露光および現像工程を経て、レジスト層をパターニングした。エッチング処理を施して、レジスト層が形成されていない部位のＡｌスパッタ膜をエッチングした後、レジスト層を除去した。これにより、ゲート電極を形成した。
次に、ゲート電極上に紫外線感光性アクリル系樹脂をスピンコートし、フォトマスクを介した露光及びアルカリ現像工程を行い、ゲート絶縁層のパターニングを行った。次いで１５０℃のオーブンにて加熱硬化させ、ゲート絶縁層（膜厚１μｍ）を形成した。
Example 1
Al (thickness 150 nm) is sputter-deposited on the entire surface of the glass substrate, and then a positive photoresist is applied by spin coating on the Al sputtered film, followed by exposure and development processes using a photomask, and resist. The layer was patterned. Etching was performed to etch the Al sputtered film at the portion where the resist layer was not formed, and then the resist layer was removed. Thereby, a gate electrode was formed.
Next, an ultraviolet photosensitive acrylic resin was spin-coated on the gate electrode, exposure through a photomask and an alkali development process were performed, and the gate insulating layer was patterned. Subsequently, it was heat-cured in an oven at 150 ° C. to form a gate insulating layer (film thickness: 1 μm).
次に、ゲート絶縁層上にポジ型フォトレジストをスピンコートにて塗布し、フォトマスクを用いた露光および現像工程を経て、ソース電極およびドレイン電極形成領域のフォトレジストを除去した。次いで、Ａｇ（膜厚５０ｎｍ）をスパッタ蒸着し、続いて電極保護層としてＣｒ（膜厚２０ｎｍ）を積層させて全面にＡｇ/Ｃｒ薄膜を形成した。次いで、アセトンに浸漬させた状態で超音波浴槽にてフォトレジスト及びフォトレジスト上のＡｇ/Ｃｒ薄膜を除去し、ソースおよびドレイン電極（Ｗ＝２０μｍ、Ｌ＝７００μｍ）を形成した。
Next, a positive photoresist was applied onto the gate insulating layer by spin coating, and the photoresist in the source electrode and drain electrode formation regions was removed through exposure and development processes using a photomask. Subsequently, Ag (film thickness 50 nm) was sputter-deposited, and then Cr (
次に、チオフェン系ポリマーをモノクロロベンゼン溶液に固形分濃度１ｗｔ％にて溶解させた有機半導体溶液を準備し、ソース・ドレイン電極を形成した表面にスピンコートにて膜厚５０ｎｍの有機半導体層を全面に形成した。次いで、紫外線感光性アクリル系樹脂を有機半導体層上にスピンコートし、フォトマスクを介した露光及びアルカリ現像工程を行い、トランジスタチャネル領域上にアクリル系樹脂をパターニングした。次いで１５０℃のオーブンにて加熱硬化させ、トランジスタチャネル領域上にアクリル系樹脂からなるＶＵＶ遮蔽層を形成した。 Next, an organic semiconductor solution in which a thiophene polymer is dissolved in a monochlorobenzene solution at a solid content concentration of 1 wt% is prepared. Formed. Next, an ultraviolet photosensitive acrylic resin was spin-coated on the organic semiconductor layer, exposure through a photomask and an alkali development process were performed, and the acrylic resin was patterned on the transistor channel region. Subsequently, it was cured by heating in an oven at 150 ° C., and a VUV shielding layer made of an acrylic resin was formed on the transistor channel region.
次に、大気下で真空紫外線（波長１７２ｎｍ、照度３ｍＷ／ｃｍ２）を６０秒間照射し、ＶＵＶ遮蔽層で覆われている以外の領域の有機半導体をエッチング除去し、半導体のパターニングを行った。このとき、真空紫外光の照射によるソース・ドレイン電極に用いた銀の変色は観察されず、三菱化学アナリテック社製 ＭＣＰ−Ｔ３７０の４端針測定によるソース・ドレイン電極の表面抵抗率は、照射前後で変化は見られず１．１Ω/□であった。 Next, vacuum ultraviolet rays (wavelength: 172 nm, illuminance: 3 mW / cm 2 ) were irradiated in the atmosphere for 60 seconds, and the organic semiconductor in the region other than the region covered with the VUV shielding layer was removed by etching to pattern the semiconductor. At this time, no discoloration of the silver used for the source / drain electrode due to the irradiation of vacuum ultraviolet light was observed, and the surface resistivity of the source / drain electrode measured by the MCP-T370 4-end needle measurement by Mitsubishi Chemical Analytech Co. No change was seen before and after, and it was 1.1 Ω / □.
次に、紫外線感光性アクリル系樹脂をスピンコートし、フォトマスクを介した露光及びアルカリ現像工程を行い、外部入出力電極導通部のスルーホールのパターニングを行った。次いで１５０℃のオーブンにて加熱硬化させ、外部入出力電極用絶縁層（膜厚１０μｍ）を形成した。
次に、カーボンペーストをスクリーン印刷にてパターン印刷および１２０℃のオーブンにて焼成を行い、外部入出力電極（膜厚５μｍ）を形成した。この工程にて、外部入出力電極とトランジスタのソース・ドレイン電極のどちらか一方と導通させた。
Next, ultraviolet photosensitive acrylic resin was spin-coated, exposure through a photomask and an alkali development process were performed, and patterning of the through hole of the external input / output electrode conduction portion was performed. Subsequently, it was heat-cured in an oven at 150 ° C. to form an insulating layer for external input / output electrodes (film thickness: 10 μm).
Next, the carbon paste was subjected to pattern printing by screen printing and baking in an oven at 120 ° C. to form external input / output electrodes (film thickness: 5 μm). In this step, the external input / output electrode and one of the source / drain electrodes of the transistor were made conductive.
作製したトランジスタ素子をソース・ドレイン電圧−５０Ｖ、ゲート電圧を５０Ｖ〜−５０Ｖで変化させて電流−電圧特性を真空中、遮光下で測定した結果、トランジスタ移動度は２．０×１０−２ｃｍ２／Ｖｓ、オンオフ比は約６桁と見積もられた。 As a result of measuring the current-voltage characteristics in a vacuum and under light shielding by changing the produced transistor element from a source / drain voltage of −50 V and a gate voltage from 50 V to −50 V, the transistor mobility was 2.0 × 10 −2 cm. 2 / Vs, the on / off ratio was estimated to be about 6 digits.
（比較例１）
上記実施例１と同様にガラス基材を用い、ソース・ドレイン電極形成時に電極保護層を設けずに、Ａｇ（膜厚４０ｎｍ）単層にて作製する以外は上記実施例１と同様にトランジスタ素子を作製した。
有機半導体層パターニング時の真空紫外光照射後にソース・ドレイン電極は黒色に変色し、Ａｇの酸化が観られた。また、実施例１と同様にソース・ドレイン電極の表面抵抗率を測定すると、照射前では１．１Ω/□であったが照射後には１．５×１０２Ω/□と配線抵抗が増加し、実施例１と比較するとＡｇの酸化によりソース・ドレイン電極の劣化が観られた。
(Comparative Example 1)
A transistor element as in Example 1 except that a glass substrate is used in the same manner as in Example 1 and an Ag (film thickness: 40 nm) single layer is formed without providing an electrode protective layer when forming the source / drain electrodes. Was made.
After irradiation with vacuum ultraviolet light during patterning of the organic semiconductor layer, the source / drain electrodes turned black and Ag oxidation was observed. Further, when the surface resistivity of the source / drain electrodes was measured in the same manner as in Example 1, it was 1.1 Ω / □ before irradiation, but the wiring resistance increased to 1.5 × 10 2 Ω / □ after irradiation. As compared with Example 1, the deterioration of the source / drain electrodes was observed due to the oxidation of Ag.
（比較例２）
上記実施例１と同様にガラス基材を用い、ソース・ドレイン電極形成時に電極保護層を設けずに、Ａｇ（膜厚４０ｎｍ）単層にて作製する以外は上記実施例１と同様にソース・ドレイン電極形成工程まで作製した。
次に、実施例１と同様のチオフェン系ポリマーをインクジェットにてソース・ドレイン電極間にパターン塗布し、膜厚５０ｎｍの有機半導体層を形成した。
次に、紫外線感光性アクリル系樹脂をスピンコートし、フォトマスクを介した露光及びアルカリ現像工程を行い、外部入出力電極導通部のスルーホールのパターニングを行った。次いで１５０℃のオーブンにて加熱硬化させ、外部入出力電極用絶縁層（膜厚１０μｍ）を形成した。
次に、カーボンペーストをスクリーン印刷にてパターン印刷および１２０℃のオーブンにて焼成を行い、外部入出力電極（膜厚５μｍ）を形成した。この工程にて、外部入出力電極とトランジスタのソース・ドレイン電極のどちらか一方と導通させた。
(Comparative Example 2)
Similar to Example 1, except that a glass substrate is used, and an electrode protective layer is not provided at the time of source / drain electrode formation, and a single layer of Ag (film thickness: 40 nm) is used. The device was manufactured up to the drain electrode forming step.
Next, the same thiophene-based polymer as in Example 1 was applied by patterning between the source and drain electrodes by inkjet to form an organic semiconductor layer having a thickness of 50 nm.
Next, ultraviolet photosensitive acrylic resin was spin-coated, exposure through a photomask and an alkali development process were performed, and patterning of the through hole of the external input / output electrode conduction portion was performed. Subsequently, it was heat-cured in an oven at 150 ° C. to form an insulating layer for external input / output electrodes (film thickness: 10 μm).
Next, the carbon paste was subjected to pattern printing by screen printing and baking in an oven at 120 ° C. to form external input / output electrodes (film thickness: 5 μm). In this step, the external input / output electrode and one of the source / drain electrodes of the transistor were made conductive.
作製したトランジスタ素子をソース・ドレイン電圧−５０Ｖ、ゲート電圧を５０Ｖ〜−５０Ｖで変化させて電流−電圧特性を真空中、遮光下で測定した結果、トランジスタ移動度は２．０×１０−２ｃｍ２／Ｖｓ、オンオフ比は約６桁と見積もられ、実施例１と同様のトランジスタ性能を示した。このことから、ソース・ドレイン電極上に電極保護層を設けた場合においてもトランジスタ性能が劣化しないことが示された。 As a result of measuring the current-voltage characteristics in a vacuum and under light shielding by changing the produced transistor element from a source / drain voltage of −50 V and a gate voltage from 50 V to −50 V, the transistor mobility was 2.0 × 10 −2 cm. 2 / Vs and the on / off ratio were estimated to be about 6 digits, and the transistor performance similar to that of Example 1 was exhibited. This indicates that transistor performance does not deteriorate even when an electrode protective layer is provided on the source / drain electrodes.
１ … 基材
２ … ゲート電極
３ … ゲート絶縁層
４ … ソース電極
５ … ドレイン電極
６ … 電極保護層
７ … 有機半導体層
７’ … 有機半導体層形成用層
８ … ＶＵＶ遮蔽層
１０ … 有機半導体素子
１０’ … 有機半導体素子用基材
DESCRIPTION OF
Claims (4)
前記基材上に形成されたゲート電極と、
前記ゲート電極を覆うように形成されたゲート絶縁層と、
前記ゲート絶縁層上に形成され、銀を主成分とする金属材料を含むソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極上に形成され、酸素に対する遮蔽性を有する電極保護層と、
少なくとも前記ソース電極および前記ドレイン電極の間のチャネル領域に形成可能なパターン形状を有し、有機半導体材料を含む有機半導体層と、
前記有機半導体層上のみに形成され、真空紫外光に対する遮光性を有する遮光材料を含むＶＵＶ遮蔽層と
を有することを特徴とする有機半導体素子。 A substrate;
A gate electrode formed on the substrate;
A gate insulating layer formed to cover the gate electrode;
A source electrode and a drain electrode formed on the gate insulating layer and including a metal material mainly composed of silver; and
An electrode protective layer formed on the source electrode and the drain electrode and having a shielding property against oxygen;
An organic semiconductor layer having a pattern shape that can be formed at least in a channel region between the source electrode and the drain electrode, and comprising an organic semiconductor material;
An organic semiconductor element comprising: a VUV shielding layer including a light shielding material which is formed only on the organic semiconductor layer and has a light shielding property against vacuum ultraviolet light.
前記ゲート絶縁層上に、有機半導体材料を含む有機半導体層形成用層を形成する有機半導体層形成用層形成工程と、
少なくとも前記ソース電極および前記ドレイン電極の間のチャネル領域に形成された前記有機半導体層形成用層上に、真空紫外光に対する遮光性を有する遮光性材料を含むＶＵＶ遮蔽層をパターン状に形成するＶＵＶ遮蔽層形成工程と、
前記ＶＵＶ遮蔽層および前記有機半導体層形成用層上に真空紫外光を照射することにより、前記ＶＵＶ遮蔽層が形成されていない部位の前記有機半導体層形成用層をエッチングして有機半導体層を形成する有機半導体層エッチング工程と
を有することを特徴とする有機半導体素子の製造方法。 Using a substrate for an organic semiconductor element having a substrate, a gate electrode formed on the substrate, and a gate insulating layer formed to cover the gate electrode, formed on the gate insulating layer, An electrode laminate comprising a source electrode and a drain electrode containing a metal material mainly composed of silver, and an electrode laminate formed on the source electrode and the drain electrode and comprising an electrode protective layer having a shielding property against oxygen Forming process;
An organic semiconductor layer forming layer forming step of forming an organic semiconductor layer forming layer containing an organic semiconductor material on the gate insulating layer;
A VUV shielding layer including a light shielding material having a light shielding property against vacuum ultraviolet light is formed in a pattern on at least the organic semiconductor layer forming layer formed in the channel region between the source electrode and the drain electrode. A shielding layer forming step;
By irradiating the VUV shielding layer and the organic semiconductor layer forming layer with vacuum ultraviolet light, the organic semiconductor layer forming layer is etched at a portion where the VUV shielding layer is not formed to form an organic semiconductor layer. And an organic semiconductor layer etching step for producing an organic semiconductor element.
前記有機半導体層エッチング工程後に前記有機半導体素子の各層を覆い、かつ前記ソース電極または前記ドレイン電極のいずれか一方の電極上の一部に開口部を有する外部入出力電極用絶縁層を形成する外部入出力電極用絶縁層形成工程と、
前記外部入出力電極用絶縁層上に外部入出力電極を形成し、かつ前記開口部内で前記外部入出力電極と記ソース電極または前記ドレイン電極のいずれか一方の電極上に形成された前記電極保護層とが接触するように外部入出力電極を形成する外部入出力電極形成工程とを有することを特徴とする請求項３に記載の有機半導体素子の製造方法。 In the electrode laminate forming step, an electrode protective layer is formed using a conductive material,
Externally forming an external input / output electrode insulating layer covering each layer of the organic semiconductor element after the organic semiconductor layer etching step and having an opening on a part of either the source electrode or the drain electrode An insulating layer forming process for input / output electrodes;
An external input / output electrode is formed on the external input / output electrode insulating layer, and the electrode protection is formed on the external input / output electrode and either the source electrode or the drain electrode in the opening. 4. The method of manufacturing an organic semiconductor element according to claim 3, further comprising an external input / output electrode forming step of forming an external input / output electrode so as to be in contact with the layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011078829A JP5870502B2 (en) | 2011-03-31 | 2011-03-31 | Organic semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011078829A JP5870502B2 (en) | 2011-03-31 | 2011-03-31 | Organic semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012216564A true JP2012216564A (en) | 2012-11-08 |
| JP5870502B2 JP5870502B2 (en) | 2016-03-01 |
Family
ID=47269112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011078829A Expired - Fee Related JP5870502B2 (en) | 2011-03-31 | 2011-03-31 | Organic semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5870502B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104678643A (en) * | 2015-03-27 | 2015-06-03 | 合肥京东方光电科技有限公司 | Manufacturing methods of display base plate and display panel |
| CN104952881A (en) * | 2015-05-06 | 2015-09-30 | 合肥京东方光电科技有限公司 | Thin-film transistor, production method of thin-film transistor, array substrate, production method of array substrate, and display device |
| JP2015228426A (en) * | 2014-06-02 | 2015-12-17 | 大日本印刷株式会社 | Wiring member |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006005352A (en) * | 2004-06-14 | 2006-01-05 | Samsung Electronics Co Ltd | Thin-film transistor display panel utilizing organic semiconductor and manufacturing method therefor |
| JP2006148114A (en) * | 2004-11-16 | 2006-06-08 | Samsung Electronics Co Ltd | Thin film transistor display panel that utilizes semiconductor and method for manufacturing the same |
| JP2007305839A (en) * | 2006-05-12 | 2007-11-22 | Hitachi Ltd | Wiring, organic transistor and its manufacturing method |
| JP2008244262A (en) * | 2007-03-28 | 2008-10-09 | Dainippon Printing Co Ltd | Method for manufacturing organic semiconductor element |
| JP2009277710A (en) * | 2008-05-12 | 2009-11-26 | Ricoh Co Ltd | Organic transistor, method of manufacturing organic transistor, organic transistor array, and display device |
| JP2011049221A (en) * | 2009-08-25 | 2011-03-10 | Sharp Corp | Organic thin film transistor and method for manufacturing the same |
-
2011
- 2011-03-31 JP JP2011078829A patent/JP5870502B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006005352A (en) * | 2004-06-14 | 2006-01-05 | Samsung Electronics Co Ltd | Thin-film transistor display panel utilizing organic semiconductor and manufacturing method therefor |
| JP2006148114A (en) * | 2004-11-16 | 2006-06-08 | Samsung Electronics Co Ltd | Thin film transistor display panel that utilizes semiconductor and method for manufacturing the same |
| JP2007305839A (en) * | 2006-05-12 | 2007-11-22 | Hitachi Ltd | Wiring, organic transistor and its manufacturing method |
| JP2008244262A (en) * | 2007-03-28 | 2008-10-09 | Dainippon Printing Co Ltd | Method for manufacturing organic semiconductor element |
| JP2009277710A (en) * | 2008-05-12 | 2009-11-26 | Ricoh Co Ltd | Organic transistor, method of manufacturing organic transistor, organic transistor array, and display device |
| JP2011049221A (en) * | 2009-08-25 | 2011-03-10 | Sharp Corp | Organic thin film transistor and method for manufacturing the same |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015228426A (en) * | 2014-06-02 | 2015-12-17 | 大日本印刷株式会社 | Wiring member |
| CN104678643A (en) * | 2015-03-27 | 2015-06-03 | 合肥京东方光电科技有限公司 | Manufacturing methods of display base plate and display panel |
| CN104952881A (en) * | 2015-05-06 | 2015-09-30 | 合肥京东方光电科技有限公司 | Thin-film transistor, production method of thin-film transistor, array substrate, production method of array substrate, and display device |
| WO2016176949A1 (en) * | 2015-05-06 | 2016-11-10 | 京东方科技集团股份有限公司 | Thin film transistor and preparation method therefor, array substrate and preparation method therefor, and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5870502B2 (en) | 2016-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100176379A1 (en) | Self-aligned organic thin film transistor and fabrication method thereof | |
| JP5256676B2 (en) | Organic semiconductor device, organic semiconductor device manufacturing method, organic transistor array, and display | |
| JP4730623B2 (en) | THIN FILM TRANSISTOR, METHOD FOR PRODUCING THIN FILM TRANSISTOR, AND ELECTRONIC DEVICE | |
| JP2006269323A (en) | Organic semiconductor device | |
| US10312375B2 (en) | Thin-film transistor, method for producing thin-film transistor and image display apparatus using thin-film transistor | |
| US20170222168A1 (en) | Thin-film transistor and method of fabricating the same | |
| JP2007128946A (en) | Organic transistor and method of manufacturing same | |
| JP5870502B2 (en) | Organic semiconductor device and manufacturing method thereof | |
| JP2009087996A (en) | Organic semiconductor element and its manufacturing method, organic transistor array, and display | |
| JP5332145B2 (en) | Multilayer structure, electronic device, electronic device array, and display device | |
| JP5807374B2 (en) | Thin film transistor substrate manufacturing method and top gate thin film transistor substrate | |
| JP6277625B2 (en) | Organic semiconductor device and manufacturing method thereof | |
| JP5181586B2 (en) | Organic semiconductor device, organic semiconductor device manufacturing method, organic transistor array, and display | |
| JP6160361B2 (en) | Organic semiconductor device and manufacturing method thereof | |
| JP2016001689A (en) | Organic semiconductor element | |
| JP5103982B2 (en) | Method for manufacturing organic semiconductor element | |
| WO2010010609A1 (en) | Method for forming contact hole, and circuit board | |
| JP5205894B2 (en) | Organic semiconductor device, organic semiconductor device manufacturing method, organic transistor array, and display | |
| JP6435651B2 (en) | Organic semiconductor device | |
| JP2008109116A (en) | Organic semiconductor element, manufacturing method of the organic semiconductor element, organic transistor array and display | |
| JP5685933B2 (en) | THIN FILM TRANSISTOR AND METHOD FOR PRODUCING THIN FILM TRANSISTOR | |
| KR20140070459A (en) | Conductive film, organic solar cell comprising the same and manufacturing method thereof | |
| JP2020161523A (en) | Organic semiconductor thin film transistor element | |
| JP2019096727A (en) | Thin film transistor, manufacturing method of thin film transistor and image display unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141118 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141119 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150317 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150513 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151215 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151228 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5870502 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |