JP2008109116A - Organic semiconductor element, manufacturing method of the organic semiconductor element, organic transistor array and display - Google Patents
Organic semiconductor element, manufacturing method of the organic semiconductor element, organic transistor array and display Download PDFInfo
- Publication number
- JP2008109116A JP2008109116A JP2007246248A JP2007246248A JP2008109116A JP 2008109116 A JP2008109116 A JP 2008109116A JP 2007246248 A JP2007246248 A JP 2007246248A JP 2007246248 A JP2007246248 A JP 2007246248A JP 2008109116 A JP2008109116 A JP 2008109116A
- Authority
- JP
- Japan
- Prior art keywords
- organic semiconductor
- insulating
- semiconductor element
- partition wall
- insulating partition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、有機半導体トランジスタが用いられた有機半導体素子およびその製造方法、有機トランジスタアレイ、さらにディスプレイに関するものである。 The present invention relates to an organic semiconductor element using an organic semiconductor transistor, a manufacturing method thereof, an organic transistor array, and a display.
ＴＦＴに代表される半導体トランジスタは、近年、ディスプレイ装置の発展に伴ってその用途を拡大する傾向にある。このような半導体トランジスタは、半導体材料を介して電極が接続されていることにより、スイッチング素子としての機能を果たすものである。 In recent years, semiconductor transistors typified by TFTs tend to expand their applications with the development of display devices. Such a semiconductor transistor functions as a switching element when electrodes are connected via a semiconductor material.
従来、上記半導体トランジスタに用いられる半導体材料としては、シリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）やインジウムガリウム砒素（ＩｎＧａＡｓ）などの無機半導体材料が用いられてきた。近年、普及が拡大している液晶表示素子のディスプレイ用ＴＦＴアレイ基板にもこのような無機半導体材料を用いた半導体トランジスタが用いられている。 Conventionally, inorganic semiconductor materials such as silicon (Si), gallium arsenide (GaAs), and indium gallium arsenide (InGaAs) have been used as semiconductor materials used in the semiconductor transistors. In recent years, a semiconductor transistor using such an inorganic semiconductor material is also used for a TFT array substrate for a display of a liquid crystal display element that has been widely spread.
一方で、上記半導体材料としては、有機化合物からなる有機半導体材料も知られている。有機半導体材料は、上記無機半導体材料に比べて安価に大面積化が可能であり、フレキシブルなプラスチック基板上に形成でき、さらに機械的衝撃に対して安定であるという利点を有することから、電子ペーパー代表されるフレキシブルディスプレイ等の次世代ディスプレイ装置への応用などを想定した研究が活発に行われている。 On the other hand, organic semiconductor materials made of organic compounds are also known as the semiconductor material. Since the organic semiconductor material has the advantage that it can be enlarged at a lower cost than the inorganic semiconductor material, can be formed on a flexible plastic substrate, and is stable against mechanical shock, the electronic paper Research that assumes application to next-generation display devices such as representative flexible displays has been actively conducted.
近年の薄型ディスプレイ装置の急速な普及や大型化に伴って、有機半導体材料を用いた有機半導体素子には、工業的生産工程において高生産性で量産可能であることが求められているところ、有機半導体材料を用いた有機半導体トランジスタは、従来の無機半導体材料が用いられたものと比較して高生産性で製造可能な方法がまだ確立されていない状況にある。これは、多くの有機半導体材料に共通する特性に起因している。すなわち、有機半導体材料は、加熱状態で成膜されることにより優れた半導体特性を発現するという性質を有している。このため、上記有機半導体材料を用いた半導体トランジスタを製造するに際しては、通常、上記有機半導体材料からなる層を形成した後、これをパターニングする方法を用いることが必要とされている。
しかしながら、上記有機半導体材料は有機溶媒との作用によってその機能が容易に損なわれてしまうという性質も有しているため、上記パターニングの方法として半導体トランジスタを製造する際に用いられているようなフォトリソグラフィー法を用いると、フォトレジストを上記有機半導体材料からなる層の上に塗工した際に有機半導体材料が溶解してしまい、製造されるトランジスタの性能が損なわれてしまうという問題点がある。
このようなことから、有機半導体材料を用いて有機半導体素子を製造する際には、単に、従来の無機半導体材料を用いた半導体トランジスタを製造する際に用いられた方法を転用することができず、未だ高生産性で量産可能な方法が確立されていない状況にある。
With the rapid spread and enlargement of thin display devices in recent years, organic semiconductor elements using organic semiconductor materials are required to be capable of mass production with high productivity in industrial production processes. An organic semiconductor transistor using a semiconductor material has not yet been established with a method that can be manufactured with high productivity as compared with a conventional organic semiconductor transistor. This is due to characteristics common to many organic semiconductor materials. That is, the organic semiconductor material has a property of exhibiting excellent semiconductor characteristics when formed in a heated state. For this reason, when manufacturing a semiconductor transistor using the organic semiconductor material, it is usually necessary to use a method of forming a layer made of the organic semiconductor material and then patterning the layer.
However, since the organic semiconductor material also has a property that its function is easily impaired by the action of an organic solvent, it is difficult to use a photo transistor such as that used when manufacturing a semiconductor transistor as the patterning method. When the lithography method is used, there is a problem that when the photoresist is applied on the layer made of the organic semiconductor material, the organic semiconductor material is dissolved, and the performance of the manufactured transistor is impaired.
For this reason, when manufacturing an organic semiconductor element using an organic semiconductor material, the method used in manufacturing a semiconductor transistor using a conventional inorganic semiconductor material cannot simply be diverted. However, a method for mass production with high productivity has not yet been established.
このような状況において、特許文献１には、有機半導体材料からなる層の上に上記有機半導体材料を溶解しない水系の溶媒に親水性樹脂を含有させた塗工液を塗工することにより、上記有機半導体材料からなる層の上に親水性樹脂からなる保護層を形成し、当該保護層上にフォトレジストを塗工することで、上記有機半導体材料を溶解させること無く、性能の優れたトランジスタを形成する方法が開示されている。このような方法は上記保護層の存在により、上記有機半導体材料を上記フォトレジストを塗工する際に用いられる有機溶媒の浸食から保護できる点において有用である。しかしながら、従来の無機半導体材料を用いた半導体トランジスタを製造する場合と比較して、保護層を形成する工程が増えるため、やはり工業的な実用性に欠けるという問題点がある。
Under such circumstances,
このようなことから、上記有機半導体を用いた半導体トランジスタは、その有用性が認知されていながらも、工業的に高効率で製造することができないという問題点があった。 For this reason, the semiconductor transistor using the organic semiconductor has a problem that it cannot be manufactured industrially with high efficiency although its usefulness is recognized.
本発明はこのような問題点に鑑みてなされたものであり、有機半導体トランジスタが用いられた有機半導体素子であって、高効率で製造可能な有機半導体素子を提供することを主目的とするものである。 The present invention has been made in view of the above problems, and is an organic semiconductor element using an organic semiconductor transistor, the main object of which is to provide an organic semiconductor element that can be manufactured with high efficiency. It is.
上記課題を解決するために本発明は、基板と、上記基板上に形成されたソース電極およびドレイン電極と、上記ソース電極および上記ドレイン電極上に形成され、絶縁性材料からなり、かつ、上記ソース電極および上記ドレイン電極によって構成されるチャネル領域上が開口部となるように形成された絶縁性隔壁部と、上記絶縁性隔壁部の開口部内であり、かつ、上記ソース電極および上記ドレイン電極上に形成され、有機半導体材料からなる有機半導体層と、上記有機半導体層上に形成され、絶縁性樹脂材料からなるゲート絶縁層と、上記ゲート絶縁層上に形成されたゲート電極と、を有する有機半導体素子であって、上記絶縁性隔壁部がアディティブ法により形成されたものであることを特徴とする、有機半導体素子を提供する。 In order to solve the above problems, the present invention provides a substrate, a source electrode and a drain electrode formed on the substrate, an insulating material formed on the source electrode and the drain electrode, and the source An insulating partition formed so that an opening is formed on the channel region formed by the electrode and the drain electrode, and in the opening of the insulating partition, and on the source electrode and the drain electrode An organic semiconductor having an organic semiconductor layer formed and made of an organic semiconductor material, a gate insulating layer formed on the organic semiconductor layer and made of an insulating resin material, and a gate electrode formed on the gate insulating layer An organic semiconductor element is provided, wherein the insulating partition wall is formed by an additive method.
本発明によれば、上記絶縁性隔壁部が上記ソース電極および上記ドレイン電極によって構成されるチャネル領域上が開口部となるように形成されていることから、例えば、本発明の有機半導体素子を製造する工程において、生産性の高いインクジェット法を用い、上記絶縁性隔壁部内に選択的に有機半導体層およびゲート絶縁層を形成することが可能となる。
また、本発明の有機半導体素子においては、上記絶縁性隔壁部が絶縁性材料からなるため、上記絶縁性隔壁部は層間絶縁機能を有することになる。このため、本発明によれば、上記絶縁性隔壁部とは別に層間絶縁層を形成することが不要になる。
さらに、本発明によれば上記絶縁性隔壁部がアディティブ法により形成されたものであることにより、トランジスタ特性に優れた有機半導体素子を得ることができる。
このようなことから、本発明によれば、有機半導体トランジスタを有する有機半導体素子であって、高効率で製造可能な有機半導体素子を得ることができる。
According to the present invention, since the insulating partition is formed so that the channel region formed by the source electrode and the drain electrode is an opening, for example, the organic semiconductor element of the present invention is manufactured. In this step, it is possible to selectively form the organic semiconductor layer and the gate insulating layer in the insulating partition wall by using a highly productive ink jet method.
In the organic semiconductor element of the present invention, since the insulating partition wall portion is made of an insulating material, the insulating partition wall portion has an interlayer insulating function. For this reason, according to this invention, it becomes unnecessary to form an interlayer insulation layer separately from the said insulating partition part.
Furthermore, according to the present invention, since the insulating partition wall is formed by an additive method, an organic semiconductor element having excellent transistor characteristics can be obtained.
Thus, according to the present invention, an organic semiconductor element having an organic semiconductor transistor, which can be manufactured with high efficiency, can be obtained.
また、上記課題を解決するために本発明は、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極上に形成され、絶縁性材料からなり、かつ、開口部を備える絶縁性隔壁部と、上記絶縁性隔壁部の開口部内であり、かつ、上記ゲート電極上に形成され、絶縁性樹脂材料からなるゲート絶縁層と、上記ゲート絶縁層上に形成され、有機半導体材料からなる有機半導体層と、上記有機半導体層上に形成されたソース電極およびドレイン電極と、を有する有機半導体素子であって、上記絶縁性隔壁部がアディティブ法により形成されたものであることを特徴とする、有機半導体素子を提供する。 In order to solve the above problems, the present invention provides a substrate, a gate electrode formed on the substrate, an insulating partition formed on the gate electrode, made of an insulating material, and having an opening. A gate insulating layer made of an insulating resin material and formed on the gate electrode, and an organic semiconductor material made of an organic semiconductor material. An organic semiconductor element having a semiconductor layer and a source electrode and a drain electrode formed on the organic semiconductor layer, wherein the insulating partition wall is formed by an additive method, An organic semiconductor device is provided.
本発明によれば、上記絶縁性隔壁部がゲート電極上に形成されていることから、例えば、本発明の有機半導体素子を製造する工程において、生産性の高いインクジェット法を用い、上記絶縁性隔壁部内に選択的に有機半導体層およびゲート絶縁層を形成することが可能となる。
また、本発明の有機半導体素子においては、上記絶縁性隔壁部が絶縁性材料からなるため、上記絶縁性隔壁部は層間絶縁機能を有することになる。このため、本発明によれば、上記絶縁性隔壁部とは別に層間絶縁層を形成することが不要となる。
さらに、本発明によれば上記絶縁性隔壁部がアディティブ法により形成されたものであることにより、トランジスタ特性に優れた有機半導体素子を得ることができる。
このようなことから、本発明によれば、有機半導体トランジスタを有する有機半導体素子であって、高効率で製造可能な有機半導体素子を得ることができる。
According to the present invention, since the insulating partition is formed on the gate electrode, for example, in the process of manufacturing the organic semiconductor element of the present invention, the insulating partition is used by using a highly productive inkjet method. An organic semiconductor layer and a gate insulating layer can be selectively formed in the portion.
In the organic semiconductor element of the present invention, since the insulating partition wall portion is made of an insulating material, the insulating partition wall portion has an interlayer insulating function. For this reason, according to this invention, it becomes unnecessary to form an interlayer insulation layer separately from the said insulating partition part.
Furthermore, according to the present invention, since the insulating partition wall is formed by an additive method, an organic semiconductor element having excellent transistor characteristics can be obtained.
Thus, according to the present invention, an organic semiconductor element having an organic semiconductor transistor, which can be manufactured with high efficiency, can be obtained.
本発明においては、上記アディティブ法がスクリーン印刷法であることが好ましい。このような方法を用いることにより、必要な箇所のみに選択的に精度良く絶縁性隔壁部を形成することができるため、よりトランジスタ特性に優れた有機半導体素子を得ることができるからである。 In the present invention, the additive method is preferably a screen printing method. This is because by using such a method, an insulating partition wall portion can be selectively and accurately formed only in a necessary portion, and thus an organic semiconductor element having more excellent transistor characteristics can be obtained.
本発明においては、上記絶縁性隔壁部が撥液性を有することが好ましい。上記絶縁性隔壁部が撥液性を有することにより、例えば、上記有機半導体層または上記ゲート絶縁層をインクジェット法によって形成する際に、仮にインクが上記絶縁性隔壁部の開口部から多少ずれた位置に滴下された場合であっても、撥液性の作用により当該インクを上記絶縁性隔壁部の開口部内へ導入することできるため、インクジェット法を用いることによって生じる欠陥を少なくできる等の利点を有するからである。 In the present invention, it is preferable that the insulating partition wall has liquid repellency. Since the insulating partition wall has liquid repellency, for example, when the organic semiconductor layer or the gate insulating layer is formed by an inkjet method, the position of the ink slightly deviated from the opening of the insulating partition wall. Even when the ink is dripped, the ink can be introduced into the opening of the insulating partition wall due to the liquid repellent action, and thus has the advantage that defects caused by using the ink jet method can be reduced. Because.
また本発明においては、上記絶縁性隔壁部が層間絶縁層を兼ねるように形成されていることが好ましい。上記絶縁性隔壁部が上記層間絶縁層を兼ねるように形成されていることにより、上記絶縁性隔壁部とは別に層間絶縁層を形成することが不要となるため、本発明の有機半導体素子をより簡略化された工程で作製することが可能になるからである。 In the present invention, the insulating partition wall is preferably formed so as to also serve as an interlayer insulating layer. By forming the insulating partition wall so as to also serve as the interlayer insulating layer, it becomes unnecessary to form an interlayer insulating layer separately from the insulating partition wall. This is because it is possible to manufacture the device by a simplified process.
また、上記課題を解決するために本発明は、基板を用い、上記基板上にソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、アディティブ法を用い、上記ソース・ドレイン電極形成工程において形成された上記ソース電極および上記ドレイン電極上に、上記ソース電極および上記ドレイン電極によって構成されるチャネル領域上が開口部となるように、絶縁性材料からなる絶縁性隔壁部を形成する絶縁性隔壁部形成工程と、上記絶縁性隔壁部形成工程において形成された上記絶縁性隔壁部の開口部内であり、かつ、上記ソース電極および上記ドレイン電極上に、有機半導体材料からなる有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層形成工程において形成された上記有機半導体層上に、絶縁性樹脂材料からなるゲート絶縁層を形成するゲート絶縁層形成工程と、上記ゲート絶縁層形成工程により形成された上記ゲート絶縁層上にゲート電極を形成するゲート電極形成工程と、を有することを特徴とする有機半導体素子の製造方法を提供する。 Further, in order to solve the above-mentioned problems, the present invention uses a substrate and forms a source / drain electrode on the substrate and a source / drain electrode forming step using an additive method. An insulating partition that forms an insulating partition made of an insulating material on the formed source electrode and drain electrode so that the channel region constituted by the source electrode and the drain electrode is an opening. An organic semiconductor layer made of an organic semiconductor material is formed in the opening of the insulating partition formed in the part forming step and the insulating partition forming step, and on the source electrode and the drain electrode. Insulating resin is formed on the organic semiconductor layer formed in the organic semiconductor layer forming step and the organic semiconductor layer forming step. A gate insulating layer forming step of forming a gate insulating layer made of a material; and a gate electrode forming step of forming a gate electrode on the gate insulating layer formed by the gate insulating layer forming step. A method for manufacturing an organic semiconductor device is provided.
本発明によれば、上記有機半導体層形成工程が、上記絶縁性隔壁部形成工程において形成された絶縁性隔壁部の開口部内に有機半導体層を形成するものであることにより、例えば、インクジェット法等を用いた連続プロセスにより、上記有機半導体層形成工程を実施することが可能になる。
また本発明によれば、上記絶縁性隔壁部形成工程により形成される絶縁性隔壁部は絶縁性材料からなるものであるため、上記絶縁性隔壁部は層間絶縁機能を備えるものとなる。このため、本発明においては、別に層間絶縁層を形成する工程を実施することが不要になる。
さらに、本発明によれば上記絶縁性隔壁部形成工程がアディティブ法によって絶縁性隔壁部を形成するものであることにより、必要な位置のみに選択的に絶縁性隔壁部を形成することができるため、他の部位に絶縁性材料の残渣が付着することを防止することができる。このため、本発明によればトランジスタ特性に優れた有機半導体素子を製造することができる。
このようなことから、本発明によれば、有機半導体トランジスタを有する有機半導体素子を高効率で製造することができる。
According to the present invention, the organic semiconductor layer forming step forms an organic semiconductor layer in the opening of the insulating partition wall formed in the insulating partition wall forming step. The organic semiconductor layer forming step can be carried out by a continuous process using.
According to the invention, since the insulating partition wall formed by the insulating partition wall forming step is made of an insulating material, the insulating partition wall has an interlayer insulating function. For this reason, in this invention, it becomes unnecessary to implement the process of forming an interlayer insulation layer separately.
Furthermore, according to the present invention, since the insulating partition wall forming step forms the insulating partition wall by an additive method, the insulating partition wall can be selectively formed only at a necessary position. It is possible to prevent the residue of the insulating material from adhering to other parts. For this reason, according to this invention, the organic-semiconductor element excellent in the transistor characteristic can be manufactured.
Thus, according to the present invention, an organic semiconductor element having an organic semiconductor transistor can be manufactured with high efficiency.
さらに、上記課題を解決するために本発明は、基板を用い、上記基板上にゲート電極を形成するゲート電極形成工程と、アディティブ法を用い、上記ゲート電極形成工程において形成された上記ゲート電極上に、絶縁性材料からなり、かつ、開口部を備える絶縁性隔壁部を形成する絶縁性隔壁部形成工程と、上記絶縁性隔壁部形成工程において形成された上記絶縁性隔壁部の開口部内であり、かつ、上記ゲート電極上に、絶縁性樹脂材料からなるゲート絶縁層を形成するゲート絶縁層形成工程と、上記ゲート絶縁層形成工程において形成されたゲート絶縁層上に有機半導体材料からなる有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層形成工程により形成された上記有機半導体層上にソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、を有することを特徴とする、有機半導体素子の製造方法を提供する。 Furthermore, in order to solve the above problems, the present invention provides a gate electrode forming step of forming a gate electrode on the substrate using a substrate, and the gate electrode formed in the gate electrode forming step using an additive method. And an insulating partition wall forming step of forming an insulating partition wall made of an insulating material and having an opening, and an opening in the insulating partition wall formed in the insulating partition wall forming step. And a gate insulating layer forming step of forming a gate insulating layer made of an insulating resin material on the gate electrode, and an organic semiconductor made of an organic semiconductor material on the gate insulating layer formed in the gate insulating layer forming step Forming an organic semiconductor layer, and forming a source electrode and a drain electrode on the organic semiconductor layer formed by the organic semiconductor layer forming step And having a source-drain electrode forming process that, the, to provide a manufacturing method of an organic semiconductor device.
本発明によれば、上記有機半導体層形成工程が、上記絶縁性隔壁部形成工程において形成された絶縁性隔壁部の開口部内に有機半導体層を形成するものであることにより、例えば、インクジェット法等を用いた連続プロセスにより、上記有機半導体層形成工程を実施することが可能になる。
また本発明によれば、上記絶縁性隔壁部形成工程により形成される絶縁性隔壁部は絶縁性材料からなるものであるため、上記絶縁性隔壁部は層間絶縁機能を備えるものとなる。このため、本発明においては、別に層間絶縁層を形成する工程を実施することが不要になる。
さらに、本発明によれば上記絶縁性隔壁部形成工程がアディティブ法によって絶縁性隔壁部を形成するものであることにより、必要な位置のみに選択的に絶縁性隔壁部を形成することができるため、他の部位に絶縁性材料の残渣が付着することを防止することができる。このため、本発明によればトランジスタ特性に優れた有機半導体素子を製造することができる。
このようなことから、本発明によれば、有機半導体トランジスタを有する有機半導体素子を高効率で製造することができる。
According to the present invention, the organic semiconductor layer forming step forms an organic semiconductor layer in the opening of the insulating partition wall formed in the insulating partition wall forming step. The organic semiconductor layer forming step can be carried out by a continuous process using.
According to the invention, since the insulating partition wall formed by the insulating partition wall forming step is made of an insulating material, the insulating partition wall has an interlayer insulating function. For this reason, in this invention, it becomes unnecessary to implement the process of forming an interlayer insulation layer separately.
Furthermore, according to the present invention, since the insulating partition wall forming step forms the insulating partition wall by an additive method, the insulating partition wall can be selectively formed only at a necessary position. It is possible to prevent the residue of the insulating material from adhering to other parts. For this reason, according to this invention, the organic-semiconductor element excellent in the transistor characteristic can be manufactured.
Thus, according to the present invention, an organic semiconductor element having an organic semiconductor transistor can be manufactured with high efficiency.
本発明においては、上記有機半導体層形成工程がインクジェット法を用いて上記有機半導体層を形成するものであることが好ましい。これにより、上記有機半導体層形成工程において、上記有機半導体層を高効率で形成することができる結果、さらに高効率で有機半導体素子を製造することが可能になるからである。 In this invention, it is preferable that the said organic-semiconductor layer formation process forms the said organic-semiconductor layer using the inkjet method. Thereby, in the organic semiconductor layer forming step, the organic semiconductor layer can be formed with high efficiency, and as a result, an organic semiconductor element can be manufactured with higher efficiency.
また本発明においては、上記絶縁性隔壁部形成工程によって形成される絶縁性隔壁部が層間絶縁層を兼ねるように形成されることが好ましい。これにより上記絶縁性隔壁部とは別に層間絶縁層を形成することが不要となるため、本発明により簡易的に有機半導体素子を製造することが可能になるからである。 Moreover, in this invention, it is preferable that the insulating partition part formed by the said insulating partition part formation process is formed so that it may serve as an interlayer insulation layer. This eliminates the need to form an interlayer insulating layer separately from the insulating partition wall, and thus makes it possible to easily manufacture an organic semiconductor element according to the present invention.
本発明は、基板と、上記基板上に形成されたソース電極およびドレイン電極と、上記ソース電極および上記ドレイン電極上に形成され、絶縁性材料からなり、かつ、上記ソース電極および上記ドレイン電極によって構成されるチャネル領域上が開口部となるように形成された絶縁性隔壁部と、上記絶縁性隔壁部の開口部内であり、かつ、上記ソース電極および上記ドレイン電極上に形成され、有機半導体材料からなる有機半導体層と、上記有機半導体層上に形成され、絶縁性樹脂材料からなるゲート絶縁層と、上記ゲート絶縁層上に形成されたゲート電極と、を有する有機半導体素子であって、上記絶縁性隔壁部が層間絶縁層を兼ねるように形成されていることを特徴とする有機半導体素子を提供する。 The present invention includes a substrate, a source electrode and a drain electrode formed on the substrate, an insulating material formed on the source electrode and the drain electrode, and the source electrode and the drain electrode. An insulating partition formed so that an upper portion of the channel region is an opening, and an opening formed in the opening of the insulating partition and on the source electrode and the drain electrode. An organic semiconductor element comprising: an organic semiconductor layer formed on the organic semiconductor layer; and a gate insulating layer formed of an insulating resin material; and a gate electrode formed on the gate insulating layer. Provided is an organic semiconductor element characterized in that the conductive partition wall portion is also formed to serve as an interlayer insulating layer.
さらに本発明は、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極上に形成され、絶縁性材料からなり、かつ、開口部を備える絶縁性隔壁部と、上記絶縁性隔壁部の開口部内であり、かつ、上記ゲート電極上に形成され、絶縁性樹脂材料からなるゲート絶縁層と、上記ゲート絶縁層上に形成され、有機半導体材料からなる有機半導体層と、上記有機半導体層上に形成されたソース電極およびドレイン電極と、を有する有機半導体素子であって、上記絶縁性隔壁部が層間絶縁層を兼ねるように形成されていることを特徴とする有機半導体素子を提供する。 Furthermore, the present invention provides a substrate, a gate electrode formed on the substrate, an insulating partition formed on the gate electrode, made of an insulating material, and having an opening, and the insulating partition. A gate insulating layer made of an insulating resin material, formed on the gate electrode, an organic semiconductor layer formed on the gate insulating layer and made of an organic semiconductor material, and the organic semiconductor layer An organic semiconductor element having a source electrode and a drain electrode formed thereon, wherein the insulating partition is formed so as to also serve as an interlayer insulating layer.
本発明によれば、上記絶縁性隔壁部が上記層間絶縁層を兼ねるように形成されていることにより、上記絶縁性隔壁部とは別に層間絶縁層を形成することが不要となるため、本発明の有機半導体素子をより簡略化された工程で作製することができる。 According to the present invention, since the insulating partition portion is formed so as to also serve as the interlayer insulating layer, it is not necessary to form an interlayer insulating layer separately from the insulating partition portion. This organic semiconductor element can be manufactured by a simplified process.
また本発明は、上記本発明に係る有機半導体素子が用いられ、上記基板上に有機半導体トランジスタが複数個形成されていることを特徴とする、有機トランジスタアレイを提供する。本発明によれば、上記本発明に係る有機半導体素子が用いられていることから、オンオフ比に優れる有機トランジスタアレイを得ることができる。 The present invention also provides an organic transistor array characterized in that the organic semiconductor element according to the present invention is used, and a plurality of organic semiconductor transistors are formed on the substrate. According to the present invention, since the organic semiconductor element according to the present invention is used, an organic transistor array having an excellent on / off ratio can be obtained.
さらに本発明は、上記本発明に係る有機トランジスタアレイが用いられたことを特徴とするディスプレイを提供する。本発明によれば、上記本発明に係る有機トランジスタアレイが用いられていることにより、表示性能に優れたディスプレイを得ることができる。 Furthermore, the present invention provides a display using the organic transistor array according to the present invention. According to the present invention, a display having excellent display performance can be obtained by using the organic transistor array according to the present invention.
本発明は、有機半導体トランジスタを有する有機半導体素子であって、高効率で製造可能な有機半導体素子を提供できるという効果を奏する。 The present invention provides an organic semiconductor element having an organic semiconductor transistor, which can provide an organic semiconductor element that can be manufactured with high efficiency.
本発明は、有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイおよびディスプレイに関するものである。
以下、本発明の有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイおよびディスプレイについて順に説明する。
The present invention relates to an organic semiconductor element, a method for manufacturing an organic semiconductor element, an organic transistor array, and a display.
Hereinafter, the organic semiconductor element of the present invention, the method for manufacturing the organic semiconductor element, the organic transistor array, and the display will be described in order.
なお、本発明においては、ソース電極、ドレイン電極、絶縁性隔壁部、有機半導体層、ゲート絶縁層、および、ゲート電極を合わせて「有機半導体トランジスタ」と称する場合がある。 In the present invention, the source electrode, the drain electrode, the insulating partition wall, the organic semiconductor layer, the gate insulating layer, and the gate electrode may be collectively referred to as “organic semiconductor transistor”.
Ａ．第１実施態様の有機半導体素子
まず、本発明の第１実施態様の有機半導体素子について説明する。本実施態様の有機半導体素子は、アディティブ法によって形成された絶縁性隔壁部を有するものである。本実施態様の有機半導体素子は、トップゲート型の有機半導体トランジスタを備えるものと、ボトムゲート型の有機半導体トランジスタを備えるものとの２態様に分類することができる。
以下、各態様に分けて本実施態様の有機半導体素子について説明する。
A. First, the organic semiconductor element of the first embodiment of the present invention will be described. The organic semiconductor element of this embodiment has an insulating partition formed by an additive method. The organic semiconductor element of the present embodiment can be classified into two types, that is, a device including a top-gate organic semiconductor transistor and a device including a bottom-gate organic semiconductor transistor.
Hereinafter, the organic semiconductor element of this embodiment will be described separately for each embodiment.
Ａ−１：第１態様の有機半導体素子
まず、本実施態様の第１態様の有機半導体素子について説明する。本態様の有機半導体素子は、トップゲート型の有機半導体トランジスタを有するものである。
すなわち、本態様の有機半導体素子は、基板と、上記基板上に形成されたソース電極およびドレイン電極と、上記ソース電極および上記ドレイン電極上に形成され、絶縁性材料からなり、かつ、上記ソース電極および上記ドレイン電極によって構成されるチャネル領域上が開口部となるように形成された絶縁性隔壁部と、上記絶縁性隔壁部の開口部内であり、かつ、上記ソース電極および上記ドレイン電極上に形成され、有機半導体材料からなる有機半導体層と、上記有機半導体層上に形成され、絶縁性樹脂材料からなるゲート絶縁層と、上記ゲート絶縁層上に形成されたゲート電極と、を有するものであって、上記絶縁性隔壁部がアディティブ法により形成されたものであることを特徴とするものである。
A-1: Organic Semiconductor Element of First Aspect First, the organic semiconductor element of the first aspect of the present embodiment will be described. The organic semiconductor element of this aspect has a top gate type organic semiconductor transistor.
That is, the organic semiconductor device of this aspect includes a substrate, a source electrode and a drain electrode formed on the substrate, an insulating material formed on the source electrode and the drain electrode, and the source electrode. And an insulating partition formed so that the channel region formed by the drain electrode is an opening, and is formed in the opening of the insulating partition and on the source electrode and the drain electrode And an organic semiconductor layer made of an organic semiconductor material, a gate insulating layer formed on the organic semiconductor layer and made of an insulating resin material, and a gate electrode formed on the gate insulating layer. The insulating partition wall is formed by an additive method.
このような本態様の有機半導体素子について図を参照しながら説明する。図１は本態様の有機半導体素子の一例を示す概略図である。図１に例示するように、本態様の有機半導体素子１０は、基板１と、上記基板１上に形成されたソース電極２およびドレイン電極３と、上記ソース電極２および上記ドレイン電極３上に形成され、絶縁性材料からなり、かつ、上記ソース電極２および上記ドレイン電極３によって構成されるチャネル領域上が開口部となるように形成された絶縁性隔壁部４と、上記絶縁性隔壁部４の開口部内であり、かつ、上記ソース電極２および上記ドレイン電極３上に形成され、有機半導体材料からなる有機半導体層５と、上記有機半導体層５上に形成され、絶縁性樹脂材料からなるゲート絶縁層６と、上記ゲート絶縁層６上に形成されたゲート電極７と、を有するものである。
このような例において本態様の有機半導体素子は、上記絶縁性隔壁部４がアディティブ法により形成されたものであることを特徴とするものである。
Such an organic semiconductor element of this embodiment will be described with reference to the drawings. FIG. 1 is a schematic view showing an example of the organic semiconductor element of this embodiment. As illustrated in FIG. 1, the
In such an example, the organic semiconductor element of this embodiment is characterized in that the insulating
本態様によれば、上記有機半導体層形成工程が、上記絶縁性隔壁部形成工程において形成された絶縁性隔壁部の開口部内に有機半導体層を形成するものであることにより、例えば、インクジェット法等を用いた連続プロセスにより、上記有機半導体層形成工程を実施することが可能になる。
また、本態様の有機半導体素子においては、上記絶縁性隔壁部が絶縁性材料からなるため、上記絶縁性隔壁部は層間絶縁機能を有することになる。このため、本態様によれば、上記絶縁性隔壁部と別個の層間絶縁層を形成することが不要となる。
さらに、本態様によれば上記絶縁性隔壁部がアディティブ法により形成されたものであることにより、トランジスタ特性に優れた有機半導体素子を得ることができる。
ここで、上記絶縁性隔壁部がアディティブ法によって形成されたものであることにより、トランジスタ特性に優れた有機半導体素子を作製することができる理由は次の通りである。すなわち、従来、本態様における絶縁性隔壁部に類似した構造体を形成する場合に用いられる方法としては、フォトリソグラフィー法等が用いられることが一般的であった。しかしながら、フォトリソグラフィー法によって絶縁性隔壁部を形成する場合は、まず全面に絶縁性材料からなる膜を形成した後に、当該膜を所望のパターン状にパターニングする方法を用いることが必要となる。このため、本来絶縁性隔壁部を形成する必要がない部位にまで一時的に膜が形成されるため、絶縁性材料の残渣が付着し、これに起因して作製される有機半導体トランジスタの性能が損なわれることが問題となっていた。
しかしながら、アディティブ法によれば必要な部位のみに絶縁性隔壁部を形成することが可能であることから、絶縁性材料の残渣に起因して、作製される有機半導体トランジスタの性能が損なわれることが少ない。このようなことから、アディティブ法を用いる事により、トランジスタ特性に優れた有機半導体素子を得ることができるのである。
以上のように、本態様によれば、有機半導体トランジスタを有する有機半導体素子であって、高効率で製造可能な有機半導体素子を得ることができる。
According to this aspect, the organic semiconductor layer forming step forms the organic semiconductor layer in the opening of the insulating partition wall formed in the insulating partition wall forming step. The organic semiconductor layer forming step can be carried out by a continuous process using.
Moreover, in the organic semiconductor element of this aspect, since the said insulating partition part consists of an insulating material, the said insulating partition part has an interlayer insulation function. For this reason, according to this aspect, it becomes unnecessary to form an interlayer insulating layer separate from the insulating partition wall.
Furthermore, according to this aspect, since the insulating partition wall is formed by an additive method, an organic semiconductor element having excellent transistor characteristics can be obtained.
Here, the reason why the organic semiconductor element having excellent transistor characteristics can be manufactured by forming the insulating partition wall by an additive method is as follows. That is, conventionally, as a method used for forming a structure similar to the insulating partition wall portion in this embodiment, a photolithography method or the like is generally used. However, when the insulating partition wall is formed by photolithography, it is necessary to first use a method of forming a film made of an insulating material on the entire surface and then patterning the film into a desired pattern. For this reason, since a film is temporarily formed even to a portion where it is not necessary to form an insulating partition wall, the residue of the insulating material adheres, and the performance of the organic semiconductor transistor manufactured due to this adheres. It was a problem that it was damaged.
However, according to the additive method, it is possible to form the insulating partition wall only in a necessary portion, and therefore the performance of the organic semiconductor transistor to be manufactured may be impaired due to the residue of the insulating material. Few. For this reason, an organic semiconductor element having excellent transistor characteristics can be obtained by using the additive method.
As described above, according to this aspect, an organic semiconductor element having an organic semiconductor transistor, which can be manufactured with high efficiency, can be obtained.
本態様の有機半導体素子は、少なくとも上記基板、ソース電極、ドレイン電極、絶縁性隔壁部、有機半導体層、ゲート絶縁層、および、ゲート電極を有するものである。
以下、本態様の有機半導体素子に用いられる各構成について順に説明する。
The organic semiconductor element of this embodiment has at least the substrate, source electrode, drain electrode, insulating partition wall, organic semiconductor layer, gate insulating layer, and gate electrode.
Hereinafter, each structure used for the organic semiconductor element of this aspect is demonstrated in order.
１．絶縁性隔壁部
まず、本態様に用いられる絶縁性隔壁部について説明する。本態様に用いられる絶縁性隔壁部は、絶縁性材料からなり、かつ、後述するソース電極およびドレイン電極によって構成されるチャネル領域上が開口部となるように形成されたものである。また、本態様に用いられる絶縁性隔壁部は、アディティブ法によって形成されたものである。
本態様の有機半導体素子は、このような絶縁性隔壁部を備えることにより高効率で製造することが可能となるのである。また上記絶縁性隔壁部がアディティブ法により形成されたものであることにより、トランジスタ特性に優れた有機半導体素子を得ることができる。
以下、このような絶縁性隔壁部について詳細に説明する。
1. Insulating partition wall portion First, the insulating partition wall portion used in this embodiment will be described. The insulating partition used in this embodiment is made of an insulating material and is formed so that an opening is formed on a channel region constituted by a source electrode and a drain electrode described later. Moreover, the insulating partition part used for this aspect is formed by the additive method.
The organic semiconductor element of this aspect can be manufactured with high efficiency by including such an insulating partition. In addition, since the insulating partition wall is formed by an additive method, an organic semiconductor element having excellent transistor characteristics can be obtained.
Hereinafter, such an insulating partition will be described in detail.
本態様に用いられる絶縁性隔壁部は、アディティブ法によって形成されたものであることを特徴とするが、ここで、アディティブ法とは、絶縁性隔壁部を構成する絶縁性材料を、所定の位置のみにパターン状に付与することができる方法をいい、具体的には、インクジェット法、スクリーン印刷法、フレキソ印刷等の印刷法を挙げることができる。本態様に用いられる絶縁性隔壁部は、これらのいずれの方法で形成されたものであってもよいが、なかでもスクリーン印刷法によって形成されたものであることが好ましい。スクリーン印刷法を用いることにより、必要な箇所のみに選択的に精度良く絶縁性隔壁部を形成することができるため、よりトランジスタ特性に優れた有機半導体素子を得ることができるからである。 The insulating partition used in this aspect is formed by an additive method. Here, the additive method refers to an insulating material constituting the insulating partition in a predetermined position. A method that can be applied only in a pattern form, specifically, a printing method such as an ink jet method, a screen printing method, or a flexographic printing method. The insulating partition used in this embodiment may be formed by any of these methods, but is preferably formed by a screen printing method. This is because by using the screen printing method, the insulating partition wall portion can be selectively and accurately formed only in a necessary portion, and thus an organic semiconductor element having more excellent transistor characteristics can be obtained.
なお、本態様に用いられる絶縁性隔壁部がこのようなアディティブ法によって形成されたものであることについては、例えば、絶縁性隔壁部を基板の法線方向に切断した断面の断面形状を観察し、絶縁性隔壁部の厚みの最高値と最低値との差が、平均厚みの１０％以上であることにより確認することができる。 Note that the insulating partition used in this embodiment is formed by such an additive method, for example, by observing the cross-sectional shape of the cross section obtained by cutting the insulating partition in the normal direction of the substrate. It can be confirmed that the difference between the maximum value and the minimum value of the thickness of the insulating partition wall is 10% or more of the average thickness.
本態様の有機半導体素子に絶縁性隔壁部が形成されている態様としては、少なくとも後述するソース電極およびドレイン電極によって構成されるチャネル領域上が開口部となるように形成されている態様であれば特に限定されるものではない。ここで、上記「チャネル領域」とは、後述するソース電極およびドレイン電極によって挟まれた領域のみを意味するものである。 As an aspect in which the insulating partition wall portion is formed in the organic semiconductor element of this aspect, as long as the opening is formed on the channel region constituted by at least a source electrode and a drain electrode described later. It is not particularly limited. Here, the “channel region” means only a region sandwiched between a source electrode and a drain electrode described later.
本態様において、上記チャネル領域上が開口部となるように絶縁性隔壁部が形成されている態様としては、上記チャネル領域上の少なくとも一部が開口部となるように形成されている態様であれば特に限定されるものではない。したがって、本態様において絶縁性隔壁部が形成されている態様としては、チャネル領域の一部が開口部内に収納されるように形成されている態様であってもよく、あるいは、チャネル領域の全部が開口部内に収納されるように形成されている態様であってもよい。なかでも本態様における絶縁性隔壁部はチャネル領域の全部が開口部内に収納される態様で形成されていることが好ましい。その理由は次の通りである。
すなわち、上記絶縁性隔壁部の開口部内には後述する有機半導体層やゲート絶縁層が形成されることになるが、上記開口部の壁面近傍においてはこのような有機半導体層やゲート絶縁層の厚みのバラツキが大きくなる傾向にある。したがって、本態様における絶縁性隔壁部が、チャネル領域の一部が開口部内に収納されるように形成されている場合は、当該厚みのバラツキの影響によりトランジスタ性能が損なわれる可能性がある。しかしながら、チャネル領域の全部が開口部内に収納されるように形成されている場合は、このような問題が少ないからである。
In this aspect, the aspect in which the insulating partition wall is formed so that the channel region is an opening is an aspect in which at least a part of the channel region is an opening. There is no particular limitation. Therefore, as an aspect in which the insulating partition wall is formed in this aspect, an aspect in which a part of the channel region is formed to be accommodated in the opening may be used, or the entire channel region may be formed. The aspect currently formed so that it may be accommodated in an opening part may be sufficient. In particular, the insulating partition wall in this embodiment is preferably formed in such a manner that the entire channel region is accommodated in the opening. The reason is as follows.
That is, an organic semiconductor layer and a gate insulating layer, which will be described later, are formed in the opening of the insulating partition, but the thickness of the organic semiconductor layer and the gate insulating layer is near the wall of the opening. The variation tends to increase. Therefore, in the case where the insulating partition wall portion in this embodiment is formed so that a part of the channel region is accommodated in the opening portion, the transistor performance may be impaired due to the influence of the thickness variation. However, this is because there are few such problems when the entire channel region is formed so as to be accommodated in the opening.
また、本態様における上記絶縁性隔壁部の形成態様は、隣接する有機半導体トランジスタにおける絶縁性隔壁部同士が一体に形成された態様であってもよい。このような態様で形成された絶縁性隔壁部の一例を図２に示す。図２に例示するように本態様の有機半導体素子１０における有機絶縁性隔壁部４’は、隣接する有機半導体トランジスタにおける絶縁性隔壁部４’同士が一体に形成された態様であってもよい。
In addition, the form of formation of the insulating partition walls in this aspect may be an aspect in which the insulating partition walls in adjacent organic semiconductor transistors are integrally formed. An example of the insulating partition wall formed in this manner is shown in FIG. As illustrated in FIG. 2, the organic insulating
本態様における絶縁性隔壁部は層間絶縁層を兼ねるように形成されていることが好ましい。上記絶縁性隔壁部が上記層間絶縁層を兼ねるように形成されていることにより、上記絶縁性隔壁部とは別に層間絶縁層を形成することが不要となるため、本発明の有機半導体素子をより簡略化された工程で作製することが可能になるからである。ここで、上記層間絶縁層とは、ソース電極に接続されるデータラインと、ゲート電極とを絶縁する機能を有する層を意味するものである。 The insulating partition wall in this embodiment is preferably formed so as to also serve as an interlayer insulating layer. By forming the insulating partition wall so as to also serve as the interlayer insulating layer, it becomes unnecessary to form an interlayer insulating layer separately from the insulating partition wall. This is because it is possible to manufacture the device by a simplified process. Here, the interlayer insulating layer means a layer having a function of insulating the data line connected to the source electrode from the gate electrode.
本態様に用いられる絶縁性隔壁部の高さは、本態様の有機半導体素子の用途等に応じて、任意に調整すればよいが、通常、０．０１μｍ〜５μｍの範囲内であることが好ましく、なかでも０．１μｍ〜３μｍの範囲内であることが好ましく、さらに０．５μｍ〜２μｍの範囲内であることが好ましい。 The height of the insulating partition wall used in this embodiment may be arbitrarily adjusted according to the use of the organic semiconductor element of this embodiment, but is usually preferably in the range of 0.01 μm to 5 μm. In particular, it is preferably in the range of 0.1 μm to 3 μm, and more preferably in the range of 0.5 μm to 2 μm.
本態様における絶縁性隔壁部に用いられる絶縁性材料としては、本態様の有機半導体素子において後述するゲート電極と、ソース電極およびドレイン電極とを所望の程度に絶縁できる絶縁性を備えるものであれば特に限定されるものではなく、絶縁性隔壁部の高さ等に応じて任意の材料を適宜選択して用いることができる。なかでも本態様に用いられる絶縁性材料は、絶縁破壊強さが２００Ｖ／μｍ〜３００Ｖ／μｍの範囲内であるものが好ましく、特に２５０Ｖ／μｍ〜３００Ｖ／μｍの範囲内であるものが好ましい。 As an insulating material used for the insulating partition wall portion in this aspect, any insulating material can be used that can insulate a gate electrode, which will be described later, and a source electrode and a drain electrode to a desired degree in the organic semiconductor element of this aspect. The material is not particularly limited, and any material can be appropriately selected and used according to the height of the insulating partition wall. In particular, the insulating material used in this embodiment preferably has a dielectric breakdown strength in the range of 200 V / μm to 300 V / μm, and particularly preferably in the range of 250 V / μm to 300 V / μm.
ここで、上記絶縁破壊強さは次のような方法によって求めた値を用いるものとする。
１）まず、評価対象となる絶縁性材料を電極でサンドイッチした構造の素子を作製する。
２）次に、上部電極-下部電極間に０〜３００Ｖの電圧Ｖを印加し、上部電極-下部電極間を流れる電流値Ｉを計測する。
３）得られた電流値Ｉのデータを元に、横軸を電界強度Ｅ(印加電圧Ｖを絶縁層の膜厚ｄで割ったもの)、縦軸を絶縁層の抵抗値Ｒ(印加電圧を電流値で割ったもの)としてプロットする。そのグラフを元に急激に抵抗値Ｒが低下する電界強度の値Ｅ０を絶縁破壊強さとする。
Here, the value obtained by the following method is used as the dielectric breakdown strength.
1) First, an element having a structure in which an insulating material to be evaluated is sandwiched between electrodes is manufactured.
2) Next, a voltage V of 0 to 300 V is applied between the upper electrode and the lower electrode, and the current value I flowing between the upper electrode and the lower electrode is measured.
3) Based on the obtained current value I data, the horizontal axis represents the electric field strength E (the applied voltage V divided by the film thickness d of the insulating layer), and the vertical axis represents the resistance value R (the applied voltage of the insulating layer). Plot as (divided by current value). Based on the graph, the electric field strength value E 0 at which the resistance value R rapidly decreases is defined as the dielectric breakdown strength.
また、本態様に用いられる絶縁性材料は、体積固有抵抗値が１×１０１５Ω・ｃｍ以上であるものが好ましく、なかでも１×１０１７Ω・ｃｍ以上であるものが好ましい。
ここで、上記体積固有抵抗値は、ＪＩＳ Ｋ ６９１１に準じて測定した値を示すものとする。
In addition, the insulating material used in this embodiment preferably has a volume resistivity of 1 × 10 15 Ω · cm or more, and more preferably 1 × 10 17 Ω · cm or more.
Here, the volume specific resistance value is a value measured according to JIS K 6911.
また、本態様に用いられる絶縁性材料は、上記絶縁性および体積固有抵抗値を備えるもののなかでも光硬化型樹脂を用いることが好ましい。光硬化型樹脂を用いることにより、本態様の有機半導体素子を製造する工程において、上記絶縁性隔壁部をフォトリソグラフィー法によって形成することが可能となるため、微細にパターニングされた絶縁性隔壁部を形成することが容易になるからである。 Moreover, it is preferable to use a photocurable resin as the insulating material used in this embodiment, among those having the above insulating properties and volume resistivity. By using a photocurable resin, the insulating partition wall can be formed by a photolithography method in the process of manufacturing the organic semiconductor element of this aspect. It is because it becomes easy to form.
このような絶縁性材料としては、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等を挙げることができる。なかでも本態様においては、アクリル系樹脂、フッ素系樹脂、または、カルド系樹脂が好適に用いられる。 Examples of such insulating materials include acrylic resins, phenolic resins, fluorine resins, epoxy resins, cardo resins, vinyl resins, imide resins, and novolac resins. Among these, in this embodiment, an acrylic resin, a fluorine resin, or a cardo resin is preferably used.
また、本態様に用いられる絶縁性隔壁部は撥液性を有することが好ましい。上記絶縁性隔壁部が撥液性を有することにより、例えば、上記有機半導体層または上記ゲート絶縁層をインクジェット法によって形成する際に、仮にインクが上記絶縁性隔壁部から多少ずれた位置に滴下された場合であっても、撥液性の作用により当該インクを上記絶縁性隔壁部の開口部内へ導入することでき、インクジェット法を用いることによって生じる欠陥を少なくできる等の利点を有するからである。
ここで、上記「撥液性」とは、本態様の有機半導体素子を製造する際に、上記絶縁性隔壁部の開口部内に塗工される塗工液に対する撥液性を意味するものである。
Moreover, it is preferable that the insulating partition part used for this aspect has liquid repellency. Since the insulating partition wall has liquid repellency, for example, when the organic semiconductor layer or the gate insulating layer is formed by an ink jet method, ink is temporarily dropped at a position slightly deviated from the insulating partition wall. Even in such a case, the ink can be introduced into the opening of the insulating partition wall due to the liquid repellent action, and there is an advantage that defects caused by using the ink jet method can be reduced.
Here, the “liquid repellency” means liquid repellency with respect to a coating liquid applied in the opening of the insulating partition wall when the organic semiconductor element of this embodiment is manufactured. .
上記撥液性の程度としては、本態様の有機半導体素子を製造する際に、上記絶縁性隔壁部内に塗工される塗工液の表面張力等に応じて適宜調整すればよいが、なかでも本態様においては、蒸留水に対する接触角が８０°以上であることが好ましい。
ここで、上記接触角は、例えば、協和界面科学社製：Ｄｒｏｐ Ｍａｓｔｅｒ ７００を用いて測定することができる。
The degree of liquid repellency may be appropriately adjusted according to the surface tension of the coating liquid applied in the insulating partition wall when the organic semiconductor element of this embodiment is manufactured. In this embodiment, the contact angle with distilled water is preferably 80 ° or more.
Here, the contact angle can be measured using, for example, Drop Master 700 manufactured by Kyowa Interface Science Co., Ltd.
本態様に用いられる絶縁性隔壁部が撥液性を備える態様としては、絶縁性隔壁部の表面が所望の撥液性を発現できる態様であれば特に限定されるものではない。このような態様としては、例えば、上記絶縁性材料として撥液性を有する材料が用いられた態様と、上記絶縁性材料として撥液性を有さない樹脂材料が用いられ、当該樹脂材料を用いて絶縁性隔壁部を形成した後、絶縁性隔壁部の表面が撥液化処理されることにより撥液性が付与された態様とを挙げることができる。本態様においては上記のいずれの態様で撥液性が付与された絶縁性隔壁部であっても好適に用いることができる。 The aspect in which the insulating partition wall portion used in the present embodiment has liquid repellency is not particularly limited as long as the surface of the insulating partition wall section can express desired liquid repellency. As such an aspect, for example, an aspect in which a material having liquid repellency is used as the insulating material, and a resin material having no liquid repellency is used as the insulating material, and the resin material is used. In this case, after the insulating partition wall is formed, the surface of the insulating partition wall is subjected to a liquid repellency treatment, thereby providing liquid repellency. In this aspect, even an insulating partition wall imparted with liquid repellency in any of the above aspects can be suitably used.
ここで、上記撥液性を有する絶縁性材料としては、例えば、フッ素系樹脂、アクリル系樹脂、および、カルド系樹脂を挙げることができる。 Here, examples of the insulating material having liquid repellency include a fluorine resin, an acrylic resin, and a cardo resin.
また、上記撥液化処理としては、例えば、フッ素化合物を導入ガスとしたプラズマ照射をする方法が用いることができる。上記導入ガスに用いられるフッ素化合物としては、例えば、ＣＦ４、ＳＦ６、ＣＨＦ３、Ｃ２Ｆ６、Ｃ３Ｈ８、Ｃ５Ｆ８等を挙げることができる。 As the liquid repellency treatment, for example, a plasma irradiation method using a fluorine compound as an introduction gas can be used. Examples of the fluorine compound used for the introduced gas include CF 4 , SF 6 , CHF 3 , C 2 F 6 , C 3 H 8 , and C 5 F 8 .
上記プラズマ照射を照射する方法としては、上記絶縁性隔壁部の撥液性を向上できる方法であれば特に限定されるものではなく、例えば、減圧下でプラズマ照射してもよく、または、大気圧下でプラズマ照射してもよい。 The method of irradiating the plasma is not particularly limited as long as it is a method capable of improving the liquid repellency of the insulating partition wall. For example, plasma irradiation may be performed under reduced pressure, or atmospheric pressure may be used. Plasma irradiation may be performed below.
なお、このようなプラズマ照射による撥液化処理を用いる場合、本態様に用いられる絶縁性隔壁部は表面にフッ素が存在することになるが、このようなフッ素の存在は、Ｘ線光電子分光分析装置（ＸＰＳ：ＥＳＣＡＬＡＢ ２２０ｉ−ＸＬ）による分析により確認することができる。 In addition, when using such a liquid repellency treatment by plasma irradiation, the insulating partition used in this embodiment has fluorine on the surface. Such presence of fluorine is caused by the X-ray photoelectron spectrometer. It can confirm by the analysis by (XPS: ESCALAB 220i-XL).
２．有機半導体層
次に、本態様に用いられる有機半導体層について説明する。本態様に用いられる有機半導体層は、上述した絶縁性隔壁部の開口部内であり、かつ、後述するソース電極およびドレイン電極上に形成されるものである。また、本態様に用いられる有機半導体層は有機半導体材料からなるものである。
以下、本態様に用いられる有機半導体層について説明する。
2. Next, the organic semiconductor layer used in this embodiment will be described. The organic semiconductor layer used in this embodiment is formed in the opening of the insulating partition described above and on the source electrode and drain electrode described later. The organic semiconductor layer used in this embodiment is made of an organic semiconductor material.
Hereinafter, the organic semiconductor layer used in this embodiment will be described.
本態様に用いられる上記有機半導体材料としては、本態様の有機半導体素子の用途等に応じて、所望の半導体特性を備える有機半導体層を形成できる材料であれば特に限定されるものではなく、一般的に有機半導体トランジスタに用いられる有機半導体材料を用いることができる。このような有機半導体材料としては、例えば、π電子共役系の芳香族化合物、鎖式化合物、有機顔料、有機ケイ素化合物等を挙げることができる。より具体的には、ペンタセン等の低分子系有機半導体材料、および、ポリピロール、ポリ（Ｎ−置換ピロール）、ポリ（３−置換ピロール）、ポリ（３，４−二置換ピロール）等のポリピロール類、ポリチオフェン、ポリ（３−置換チオフェン）、ポリ（３，４−二置換チオフェン）、ポリベンゾチオフェン等のポリチオフェン類、ポリイソチアナフテン等のポリイソチアナフテン類、ポリチェニレンビニレン等のポリチェニレンビニレン類、ポリ（ｐ−フェニレンビニレン）等のポリ（ｐ−フェニレンビニレン）類、ポリアニリン、ポリ（Ｎ−置換アニリン）等のポリアニリン類、ポリアセチレン等のポリアセチレン類、ポリジアセチレン、ポリアズレン等のポリアズレン類等の高分子系有機半導体材料を挙げることができる。なかでも本態様においては、ペンタセンまたはポリチオフェン類を好適に用いることができる。 The organic semiconductor material used in this embodiment is not particularly limited as long as it is a material that can form an organic semiconductor layer having desired semiconductor characteristics, depending on the use of the organic semiconductor element of this embodiment, etc. In particular, an organic semiconductor material used for an organic semiconductor transistor can be used. Examples of such organic semiconductor materials include π-electron conjugated aromatic compounds, chain compounds, organic pigments, and organosilicon compounds. More specifically, low molecular organic semiconductor materials such as pentacene, and polypyrroles such as polypyrrole, poly (N-substituted pyrrole), poly (3-substituted pyrrole), and poly (3,4-disubstituted pyrrole). , Polythiophene, poly (3-substituted thiophene), poly (3,4-disubstituted thiophene), polythiophenes such as polybenzothiophene, polyisothianaphthenes such as polyisothianaphthene, and polychess such as polychenylene vinylene Nylene vinylenes, poly (p-phenylene vinylenes) such as poly (p-phenylene vinylene), polyanilines such as polyaniline and poly (N-substituted aniline), polyacetylenes such as polyacetylene, polyazulenes such as polydiacetylene and polyazulene High molecular organic semiconductor materials such as Of these, pentacene or polythiophenes can be preferably used in this embodiment.
また、本態様に用いられる有機半導体層の厚みについては、上記有機半導体材料の種類等に応じて所望の半導体特性を備える有機半導体層を形成できる範囲であれば特に限定されない。なかでも本態様においては１０００ｎｍ以下であることが好ましく、なかでも１ｎｍ〜３００ｎｍの範囲内であることが好ましく、特に１ｎｍ〜１００ｎｍの範囲内であることが好ましい。
ここで、上記有機半導体層の厚みは、本態様における有機半導体層のうち最も厚みが厚い部分の厚みを意味するものとする。
Moreover, about the thickness of the organic-semiconductor layer used for this aspect, if it is the range which can form an organic-semiconductor layer provided with a desired semiconductor characteristic according to the kind etc. of the said organic-semiconductor material, it will not specifically limit. In particular, in the present embodiment, the thickness is preferably 1000 nm or less, particularly preferably in the range of 1 nm to 300 nm, and particularly preferably in the range of 1 nm to 100 nm.
Here, the thickness of the said organic-semiconductor layer shall mean the thickness of the thickest part among the organic-semiconductor layers in this aspect.
なお、本態様において有機半導体層が形成されている態様としては、上述した絶縁性隔壁部の開口部内に配置されているソース電極およびドレイン電極の表面を覆うように形成されている態様であれば特に限定されるものではない。 In addition, as an aspect in which the organic semiconductor layer is formed in this aspect, as long as the aspect is formed so as to cover the surfaces of the source electrode and the drain electrode disposed in the opening of the insulating partition wall described above. It is not particularly limited.
３．ゲート絶縁層
次に、本態様に用いられるゲート絶縁層について説明する。本態様に用いられるゲート絶縁層は、上述した絶縁性隔壁部の開口部内であって、かつ、上述した有機半導体層上に積層されるように形成されるものであり、絶縁性樹脂材料からなるものである。また、本態様に用いられるゲート絶縁層は、後述するゲート電極と、ソース電極およびドレイン電極とを絶縁する機能を有するものである。
以下、本態様に用いられるゲート絶縁層について詳細に説明する。
3. Next, the gate insulating layer used in this embodiment will be described. The gate insulating layer used in this embodiment is formed in the opening of the above-described insulating partition and is laminated on the above-described organic semiconductor layer, and is made of an insulating resin material. Is. The gate insulating layer used in this embodiment has a function of insulating a gate electrode, which will be described later, and a source electrode and a drain electrode.
Hereinafter, the gate insulating layer used in this embodiment will be described in detail.
本態様においてゲート絶縁層が形成されている態様としては、上述した絶縁性隔壁部の開口部内であって、かつ、上述した有機半導体層上に積層されるように形成されている態様であれば特に限定されるものではない。なかでも本態様においては、ゲート絶縁層の上面が、上述した絶縁性隔壁部の上面と同等の高さになるように形成されていることが好ましい。ゲート絶縁層がこのように形成されていることにより、本態様の有機半導体素子を製造する際に、ゲート絶縁層上に後述するゲート電極を形成することが容易になるからである。 In this aspect, the gate insulating layer is formed as long as it is formed in the opening of the above-described insulating partition wall and stacked on the above-described organic semiconductor layer. It is not particularly limited. In particular, in this embodiment, it is preferable that the upper surface of the gate insulating layer is formed so as to have the same height as the upper surface of the insulating partition wall described above. This is because when the gate insulating layer is formed in this manner, it becomes easy to form a gate electrode, which will be described later, on the gate insulating layer when the organic semiconductor element of this embodiment is manufactured.
本態様に用いられるゲート絶縁層の厚みは、ゲート絶縁層を構成する絶縁性樹脂材料の種類等に応じて、ゲート絶縁層に所望の絶縁性を付与できる範囲内であれば特に限定されるものではない。なかでも本態様においては０．０１μｍ〜５μｍの範囲内であることが好ましく、特に０．０１μｍ〜３μｍの範囲内であることが好ましく、さらに０．０１μｍ〜１μｍの範囲内であることが好ましい。 The thickness of the gate insulating layer used in this embodiment is particularly limited as long as the desired insulating property can be imparted to the gate insulating layer depending on the type of insulating resin material constituting the gate insulating layer, etc. is not. In particular, in this embodiment, it is preferably in the range of 0.01 μm to 5 μm, particularly preferably in the range of 0.01 μm to 3 μm, and more preferably in the range of 0.01 μm to 1 μm.
また、ゲート絶縁層を構成する絶縁性樹脂材料としては、ゲート絶縁層に所望の絶縁性を付与することができ、かつ、本態様の有機半導体素子を製造する工程において、上述した有機半導体層上にゲート絶縁層を形成する際に、上記有機半導体層の性能を損なわないものであれば特に限定されるものではない。このような絶縁性樹脂材料としては、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等を挙げることができる。 Further, as the insulating resin material constituting the gate insulating layer, a desired insulating property can be imparted to the gate insulating layer, and in the step of manufacturing the organic semiconductor element of this aspect, The gate insulating layer is not particularly limited as long as it does not impair the performance of the organic semiconductor layer. Examples of such an insulating resin material include acrylic resins, phenol resins, fluorine resins, epoxy resins, cardo resins, vinyl resins, imide resins, and novolac resins.
４．ゲート電極
次に、本態様に用いられるゲート電極について説明する。本態様に用いられるゲート電極は、上記ゲート絶縁層上に形成されるものである。
4). Next, the gate electrode used in this embodiment will be described. The gate electrode used in this embodiment is formed on the gate insulating layer.
本態様に用いられるゲート電極は、通常、導電性材料からなるものである。このような導電性材料としては、例えば、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｔａ、Ｃｕ、Ｃ、Ｐｔ、および、Ｔｉ等の金属や、ＰＥＤＯＴ／ＰＳＳ等の導電性高分子材料等を挙げることができる。 The gate electrode used in this embodiment is usually made of a conductive material. Examples of such a conductive material include metals such as Al, Cr, Au, Ag, Ta, Cu, C, Pt, and Ti, and conductive polymer materials such as PEDOT / PSS. it can.
また、本態様に用いられるゲート電極は、上記ゲート絶縁層上に所定のパターン状に形成されるものであるが、上記ゲート電極のパターンとしては特に限定されるものではなく、本態様の有機半導体素子の用途等に応じて任意のパターンを選択して用いることができる。 The gate electrode used in this embodiment is formed in a predetermined pattern on the gate insulating layer, but the pattern of the gate electrode is not particularly limited, and the organic semiconductor of this embodiment An arbitrary pattern can be selected and used according to the use of the element.
５．ソース電極・ドレイン電極
次に、本態様に用いられるソース電極およびドレイン電極について説明する。本態様に用いられるソース電極およびドレイン電極は、上記有機半導体層上に形成されるものである。
5. Next, the source electrode and the drain electrode used in this embodiment will be described. The source electrode and the drain electrode used in this embodiment are formed on the organic semiconductor layer.
本態様に用いられるソース電極およびドレイン電極は、通常、金属材料から構成されるものであるが、上記金属材料としては所望の導電性を有するものであれば特に限定されるものではない。このような金属材料としては、例えば、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｔａ、Ｃｕ、Ｃ、Ｐｔ、Ｔｉ、Ｎｂ、Ｍｏ、ＩＺＯ、ＩＴＯを挙げることができる。また、本態様に用いられるソースおよびドレイン電極に用いられる材料としては、例えば、ＰＥＤＯＴ／ＰＳＳ等の導電性高分子材料も用いることができる。 The source electrode and drain electrode used in this embodiment are usually composed of a metal material, but the metal material is not particularly limited as long as it has a desired conductivity. Examples of such a metal material include Al, Cr, Au, Ag, Ta, Cu, C, Pt, Ti, Nb, Mo, IZO, and ITO. Moreover, as a material used for the source and drain electrodes used in this embodiment, for example, a conductive polymer material such as PEDOT / PSS can also be used.
なお、本態様に用いられるソース電極およびドレイン電極は、通常、同一の材料から構成される。 Note that the source electrode and the drain electrode used in this embodiment are usually made of the same material.
また、本態様に用いられるソース電極およびドレイン電極は、後述する基板上に所定のパターン状に形成されるものであるが、上記ソース電極およびドレイン電極のパターンとしては特に限定されるものではなく、本態様の有機半導体素子の用途等に応じて任意のパターンを選択して用いることができる。 Further, the source electrode and the drain electrode used in this embodiment are formed in a predetermined pattern on the substrate described later, but the pattern of the source electrode and the drain electrode is not particularly limited, An arbitrary pattern can be selected and used according to the use of the organic semiconductor element of this aspect.
６．基板
次に、本態様に用いられる基板について説明する。本態様に用いられる基板は上記有機半導体トランジスタを支持するものである。
6). Substrate Next, the substrate used in this embodiment will be described. The substrate used in this embodiment supports the organic semiconductor transistor.
本態様に用いられる基板としては、本態様の有機半導体素子の用途等に応じて任意の機能を有する基板を用いることができる。このような基板としては、ガラス基板等の可撓性を有さないリジット基板であってもよく、または、プラスチック樹脂からなるフィルム等の可撓性を有するフレキシブル基板であってもよい。本態様においては、このようなリジット基板およびフレキシブル基板のいずれであっても好適に用いられるが、なかでもフレキシブル基板を用いることが好ましい。フレキシブル基板を用いることにより、本態様の有機半導体素子をＲｏｌｌ ｔｏ Ｒｏｌｌプロセスにより製造することが可能になるため、本態様の有機半導体素子をより生産性の高いものにすることができるからである。 As a board | substrate used for this aspect, the board | substrate which has arbitrary functions can be used according to the use etc. of the organic-semiconductor element of this aspect. Such a substrate may be a rigid substrate having no flexibility such as a glass substrate, or may be a flexible substrate having flexibility such as a film made of a plastic resin. In this embodiment, any of such a rigid substrate and a flexible substrate is preferably used, but among them, it is preferable to use a flexible substrate. This is because by using a flexible substrate, the organic semiconductor element of this embodiment can be manufactured by a Roll to Roll process, and thus the organic semiconductor element of this embodiment can be made more productive.
ここで、上記プラスチック樹脂としては、例えば、ＰＥＴ、ＰＥＮ、ＰＥＳ、ＰＩ、ＰＥＥＫ、ＰＣ、ＰＰＳおよびＰＥＩ等を挙げることができる。 Here, examples of the plastic resin include PET, PEN, PES, PI, PEEK, PC, PPS, and PEI.
また、本態様に用いられる基板は単一層からなるものであってもよく、または、複数の層が積層された構成を有するものであってもよい。上記複数の層が積層された構成を有する基板としては、例えば、上記プラスチック樹脂からなる基材上に、金属材料からなるバリア層が積層された構成を有するものを例示することができる。ここで、上記プラスチック樹脂からなる基板は、本態様の有機半導体素子を可撓性を有するフレキシブルなものにできるという利点を有する反面、上記ソース電極およびドレイン電極を形成する際に表面に損傷を受けやすいという欠点を有することが指摘されている。しかしながら、上記バリア層が積層された基板を用いることにより、上記プラスチック樹脂からなる基材を用いる場合であっても、上記のような欠点を解消することができるという利点がある。 Further, the substrate used in this embodiment may be composed of a single layer, or may have a configuration in which a plurality of layers are laminated. As a board | substrate which has the structure by which the said several layer was laminated | stacked, what has the structure by which the barrier layer which consists of metal materials was laminated | stacked on the base material which consists of the said plastic resin can be illustrated, for example. Here, the substrate made of the plastic resin has an advantage that the organic semiconductor element of this embodiment can be made flexible, but the surface is damaged when the source electrode and the drain electrode are formed. It has been pointed out that it has the disadvantage of being easy. However, by using a substrate on which the barrier layer is laminated, there is an advantage that the above-described drawbacks can be eliminated even when a base material made of the plastic resin is used.
本態様に用いられる基板の厚みは、通常、１ｍｍ以下であることが好ましく、なかでも５０μｍ〜７００μｍの範囲内であることが好ましい。
ここで、本態様に用いられる基板が複数の層が積層された構成を有するものである場合、上記厚みは、各層の厚みの総和を意味するものとする。
The thickness of the substrate used in this embodiment is usually preferably 1 mm or less, and particularly preferably within the range of 50 μm to 700 μm.
Here, when the board | substrate used for this aspect has the structure by which the several layer was laminated | stacked, the said thickness shall mean the sum total of the thickness of each layer.
７．その他の構成
本態様の有機半導体素子は、上記以外の他の構成を有するものであってもよい。本態様に用いられる他の構成としては、本態様の有機半導体素子の用途等に応じて、本態様の有機半導体素子に所望の機能を付加できるものであれば特に限定されるものではない。なかでも本態様に好適に用いられる上記他の構成としては、例えば、上記ゲート電極上に形成され、空気中に存在する水分や酸素の作用により上記有機半導体層が劣化することを防止するパッシベーション層と、上記ドレイン電極に接続するように形成された画素電極とを挙げることができる。
以下、このようなパッシベーション層および画素電極について説明する。
7). Other Configurations The organic semiconductor element of this aspect may have a configuration other than the above. Other configurations used in this embodiment are not particularly limited as long as a desired function can be added to the organic semiconductor device of this embodiment, depending on the use of the organic semiconductor device of this embodiment. Among these, the other configuration suitably used in this embodiment includes, for example, a passivation layer formed on the gate electrode and preventing the organic semiconductor layer from being deteriorated by the action of moisture and oxygen present in the air. And a pixel electrode formed so as to be connected to the drain electrode.
Hereinafter, such a passivation layer and a pixel electrode will be described.
（１）パッシベーション層
まず、上記パッシベーション層について説明する。本態様に用いられるパッシベーション層は、上記ゲート電極上に形成され、空気中に存在する水分や酸素の作用により上記有機半導体層が劣化することを防止する機能を有するものである。
(1) Passivation layer First, the said passivation layer is demonstrated. The passivation layer used in this embodiment is formed on the gate electrode and has a function of preventing the organic semiconductor layer from being deteriorated by the action of moisture and oxygen present in the air.
本態様の有機半導体素子が上記パッシベーション層を有する態様について図を参照しながら説明する。図３は本態様の有機半導体素子が上記パッシベーション層を有する態様の一例を示す概略図である。図３に例示するように本態様の有機半導体素子１０’は、ゲート電極７上にパッシベーション層８が形成されていてもよい。
An embodiment in which the organic semiconductor element of this embodiment has the passivation layer will be described with reference to the drawings. FIG. 3 is a schematic view showing an example of an embodiment in which the organic semiconductor element of this embodiment has the passivation layer. As illustrated in FIG. 3, in the
本態様に用いられるパッシベーション層を構成する材料としては、空気中の水分や酸素を透過しにくく、上記有機半導体層の劣化を所望の程度に防止できるものであれば特に限定されるものではない。このような材料としては、例えば、ＰＶＡ、ＰＶＡ等の水溶性樹脂や、フッ素系樹脂等を挙げることができる。 The material constituting the passivation layer used in this embodiment is not particularly limited as long as it does not easily transmit moisture and oxygen in the air and can prevent the organic semiconductor layer from deteriorating to a desired level. Examples of such materials include water-soluble resins such as PVA and PVA, and fluorine resins.
本態様の有機半導体素子に上記パッシベーション層が形成されている態様としては、パッシベーション層を構成する材料や、本態様の有機半導体素子の用途等に応じて、上記有機半導体層が劣化することを所望の程度に防止できる態様であれば特に限定されるものではない。なかでも本態様においては、少なくとも上記絶縁性隔壁部の開口部の上面を覆うように形成されていることが好ましい。 As an aspect in which the passivation layer is formed on the organic semiconductor element of this aspect, it is desirable that the organic semiconductor layer is deteriorated depending on the material constituting the passivation layer, the use of the organic semiconductor element of this aspect, and the like. The embodiment is not particularly limited as long as it can be prevented to such a degree. In particular, in this embodiment, it is preferable to form at least the upper surface of the opening of the insulating partition.
また、本態様に用いられるパッシベーションの厚みは、パッシベーション層を構成する材料等に依存して決定されるものであるが、通常、０．１μｍ〜１００μｍの範囲内であることが好ましく、なかでも５μｍ〜１００μｍの範囲内であることが好ましく、さらに１０μｍ〜１００μｍの範囲内であることが好ましい。 Further, the thickness of the passivation used in this embodiment is determined depending on the material constituting the passivation layer, etc., but it is usually preferably in the range of 0.1 μm to 100 μm, especially 5 μm. It is preferably in the range of ˜100 μm, more preferably in the range of 10 μm to 100 μm.
（２）画素電極
次に、本態様に用いられる画素電極について説明する。本態様に用いられる画素電極は、上記ドレイン電極に接続されるように形成されるものである。また、本態様に用いられる画素電極は、例えば、本態様の有機半導体素子をディスプレイ装置に用いる場合に、各表示画素の発色強度を制御する機能を発現するものである。
(2) Pixel Electrode Next, the pixel electrode used in this embodiment will be described. The pixel electrode used in this embodiment is formed so as to be connected to the drain electrode. In addition, the pixel electrode used in this embodiment expresses a function of controlling the color intensity of each display pixel when the organic semiconductor element of this embodiment is used for a display device, for example.
本態様の有機半導体素子において上記画素電極が形成されている態様としては、上記ドレイン電極に接続されるように形成されている態様であれば特に限定されるものではない。このような態様としては、例えば、上記基板上に形成されている態様であってもよく、または、上記絶縁性隔壁部上に形成されている態様であってもよい。 The aspect in which the pixel electrode is formed in the organic semiconductor element of this aspect is not particularly limited as long as it is an aspect formed so as to be connected to the drain electrode. As such an aspect, the aspect formed on the said board | substrate may be sufficient, for example, and the aspect currently formed on the said insulating partition part may be sufficient.
本態様の有機半導体素子において上記画素電極が形成されている態様について図を参照しながら説明する。図４は、本態様の有機半導体素子に上記画素電極が形成されている態様の一例を示す概略図である。図４に例示するように、本態様の有機半導体素子１０’’において画素電極９が形成されている態様としては、上記基板１上であって、上記ドレイン電極３に接続されるように形成されている態様であってもよく（図４（ａ））、または、上記絶縁性隔壁部４上であって、上記ドレイン電極３に接続するように形成されている態様であってもよい（図４（ｂ））。
The aspect in which the pixel electrode is formed in the organic semiconductor element of this aspect will be described with reference to the drawings. FIG. 4 is a schematic view showing an example of an embodiment in which the pixel electrode is formed in the organic semiconductor element of this embodiment. As illustrated in FIG. 4, the pixel electrode 9 is formed in the
また、本態様の有機半導体素子に用いられる画素電極は、上記ドレイン電極と一体に形成されたものであってもよい。 Further, the pixel electrode used in the organic semiconductor element of this aspect may be formed integrally with the drain electrode.
上記画素電極に用いられる材料は、本態様の有機半導体素子の用途等に応じて適宜選択して用いることができる。このような材料としては、例えば、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｔａ、Ｃｕ、Ｃ、Ｐｔ、Ｔｉ、Ｎｂ、Ｍｏ、ＩＺＯ、ＩＴＯ、および、ＰＥＤＯＴ／ＰＳＳ等の導電性高分子材料等を挙げることができる。 The material used for the pixel electrode can be appropriately selected and used according to the use of the organic semiconductor element of this embodiment. Examples of such materials include conductive polymer materials such as Al, Cr, Au, Ag, Ta, Cu, C, Pt, Ti, Nb, Mo, IZO, ITO, and PEDOT / PSS. be able to.
８．有機半導体素子の用途
本態様の有機半導体素子の用途としては、例えば、ＴＦＴ方式を用いるディスプレイ装置のＴＦＴアレイ基板として用いることができる。このようなディスプレイ装置としては例えば、液晶ディスプレイ装置、電気泳動ディスプレイ装置、および、有機ＥＬディスプレイ装置等を挙げることができる。
8). Application of Organic Semiconductor Element As an application of the organic semiconductor element of this embodiment, for example, it can be used as a TFT array substrate of a display device using a TFT method. Examples of such a display device include a liquid crystal display device, an electrophoretic display device, and an organic EL display device.
９．有機半導体素子の製造方法
本態様の有機半導体素子の製造方法としては、上記構成を有する有機半導体素子を製造できる方法であれば特に限定されるものではない。このような方法としては、例えば、後述する「Ｂ−１：第１態様の有機半導体素子の製造方法」の項において説明する方法を用いることができる。
9. Manufacturing method of organic semiconductor element The manufacturing method of the organic semiconductor element of this aspect will not be specifically limited if it is a method which can manufacture the organic semiconductor element which has the said structure. As such a method, for example, the method described in the section “B-1: Manufacturing method of organic semiconductor element of first aspect” described later can be used.
Ａ−２：第２態様の有機半導体素子
次に、本実施態様の第２態様の有機半導体素子について説明する。本態様の有機半導体素子は、ボトムゲート型の有機半導体トランジスタを有するものである。
すなわち、本態様の有機半導体素子は、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極上に形成され、絶縁性材料からなり、かつ、開口部を備える絶縁性隔壁部と、上記絶縁性隔壁部の開口部内であり、かつ、上記ゲート電極上に形成され、絶縁性樹脂材料からなるゲート絶縁層と、上記ゲート絶縁層上に形成され、有機半導体材料からなる有機半導体層と、上記有機半導体層上に形成されたソース電極およびドレイン電極と、を有するものであって、上記絶縁性隔壁部４がアディティブ法により形成されたものであることを特徴とするものである。
A-2: Organic Semiconductor Element of Second Aspect Next, the organic semiconductor element of the second aspect of the present embodiment will be described. The organic semiconductor element of this embodiment has a bottom gate type organic semiconductor transistor.
That is, an organic semiconductor element of this aspect includes a substrate, a gate electrode formed on the substrate, an insulating partition formed on the gate electrode, made of an insulating material, and having an opening. A gate insulating layer made of an insulating resin material and formed in the opening of the insulating partition and on the gate electrode; and an organic semiconductor layer made of an organic semiconductor material formed on the gate insulating layer; And a source electrode and a drain electrode formed on the organic semiconductor layer, wherein the insulating
このような本態様の有機半導体素子について図を参照しながら説明する。図５は本態様の有機半導体素子の一例を示す概略図である。図５に例示するように本態様の有機半導体素子１１は、基板１と、上記基板１上に形成されたゲート電極７と、上記ゲート電極７上に形成され、絶縁性材料からなる絶縁性隔壁部４と、上記絶縁性隔壁部４の開口部内であり、かつ、上記ゲート電極７上に形成され、絶縁性樹脂材料からなるゲート絶縁層６と、上記ゲート絶縁層６上に形成され、有機半導体材料からなる有機半導体層５と、上記有機半導体層５上に形成されたソース電極２およびドレイン電極３と、を有するものである。
Such an organic semiconductor element of this embodiment will be described with reference to the drawings. FIG. 5 is a schematic view showing an example of the organic semiconductor element of this embodiment. As illustrated in FIG. 5, the
本態様によれば、上記絶縁性隔壁部がゲート電極上に形成されていることから、例えば、本態様の有機半導体素子を製造する工程において、生産性の高いインクジェット法を用い、上記絶縁性隔壁部内に選択的に有機半導体層およびゲート絶縁層を形成することが可能となる。
また、本態様の有機半導体素子においては、上記絶縁性隔壁部が絶縁性材料からなるため、上記絶縁性隔壁部は層間絶縁機能を有することになる。このため、本態様によれば、上記絶縁性隔壁部とは別に層間絶縁層を形成することが不要となる。
さらに、本態様によれば上記絶縁性隔壁部がアディティブ法により形成されたものであることにより、トランジスタ特性に優れた有機半導体素子を得ることができる。
このようなことから、本態様によれば、有機半導体トランジスタを有する有機半導体素子であって、高効率で製造可能な有機半導体素子を得ることができる。
According to this aspect, since the insulating partition portion is formed on the gate electrode, for example, in the process of manufacturing the organic semiconductor element of the present aspect, the insulating partition is used by using a highly productive inkjet method. An organic semiconductor layer and a gate insulating layer can be selectively formed in the portion.
Moreover, in the organic semiconductor element of this aspect, since the said insulating partition part consists of an insulating material, the said insulating partition part has an interlayer insulation function. For this reason, according to this aspect, it becomes unnecessary to form an interlayer insulation layer separately from the said insulating partition part.
Furthermore, according to this aspect, since the insulating partition wall is formed by an additive method, an organic semiconductor element having excellent transistor characteristics can be obtained.
For this reason, according to this aspect, an organic semiconductor element having an organic semiconductor transistor, which can be manufactured with high efficiency, can be obtained.
ここで、上記絶縁性隔壁部がアディティブ法によって形成されたものであることにより、トランジスタ特性に優れた有機半導体素子を作製することができる理由については、上記「Ａ−１．第１態様の有機半導体素子」の項において説明した理由と同様であるため、ここでの説明は省略する。 Here, the reason why the organic semiconductor element having excellent transistor characteristics can be manufactured by forming the insulating partition wall by an additive method is described in “A-1. Organic of the first aspect”. Since it is the same as the reason explained in the section of “Semiconductor element”, the explanation here is omitted.
本態様の有機半導体素子は、少なくとも、上記基板、ゲート電極、絶縁性隔壁部、ゲート絶縁層、有機半導体層、ソース電極、および、ドレイン電極を有するものである。
以下、本態様の有機半導体素子に用いられる各構成について順に説明する。
The organic semiconductor element of this embodiment has at least the substrate, gate electrode, insulating partition wall, gate insulating layer, organic semiconductor layer, source electrode, and drain electrode.
Hereinafter, each structure used for the organic semiconductor element of this aspect is demonstrated in order.
１．絶縁性隔壁部
まず、本態様に用いられる絶縁性隔壁部について説明する。本態様に用いられる絶縁性隔壁部は、絶縁性材料からなり、かつ、ゲート電極上に形成されたものである。また、本態様に用いられる絶縁性隔壁部は、アディティブ法によって形成されたものである。
本態様の有機半導体素子は、このような絶縁性隔壁部を備えることにより高効率で製造することが可能となるのである。また上記絶縁性隔壁部がアディティブ法により形成されたものであることにより、トランジスタ特性に優れた有機半導体素子を得ることができる。
1. Insulating partition wall portion First, the insulating partition wall portion used in this embodiment will be described. The insulating partition used in this embodiment is made of an insulating material and formed on the gate electrode. Moreover, the insulating partition part used for this aspect is formed by the additive method.
The organic semiconductor element of this aspect can be manufactured with high efficiency by including such an insulating partition. In addition, since the insulating partition wall is formed by an additive method, an organic semiconductor element having excellent transistor characteristics can be obtained.
本態様に用いられる絶縁性隔壁部は、アディティブ法によって形成されたものであることを特徴とするが、ここで、アディティブ法とは、絶縁性隔壁部を構成する絶縁性材料を、所定の位置のみにパターン状に付与することができる方法をいい、具体的には、インクジェット法、スクリーン印刷法、フレキソ印刷等の印刷法を挙げることができる。本態様に用いられる絶縁性隔壁部は、これらのいずれの方法で形成されたものであってもよいが、なかでもスクリーン印刷法によって形成されたものであることが好ましい。スクリーン印刷法を用いることにより、必要な箇所のみに選択的に精度良く絶縁性隔壁部を形成することができるため、よりトランジスタ特性に優れた有機半導体素子を得ることができるからである。 The insulating partition used in this aspect is formed by an additive method. Here, the additive method refers to an insulating material constituting the insulating partition in a predetermined position. A method that can be applied only in a pattern form, specifically, a printing method such as an ink jet method, a screen printing method, or a flexographic printing method. The insulating partition used in this embodiment may be formed by any of these methods, but is preferably formed by a screen printing method. This is because by using the screen printing method, the insulating partition wall portion can be selectively and accurately formed only in a necessary portion, and thus an organic semiconductor element having more excellent transistor characteristics can be obtained.
なお、本態様に用いられる絶縁性隔壁部がこのようなアディティブ法によって形成されたものであることについては、上記「Ａ−１．第１態様の有機半導体素子」の項において説明した方法によって確認することができる。 In addition, it is confirmed by the method described in the above-mentioned section of “A-1. Organic semiconductor element of the first aspect” that the insulating partition used in this aspect is formed by such an additive method. can do.
また、本態様おける絶縁性隔壁部の形成態様は、隣接する有機半導体トランジスタにおける絶縁性隔壁部同士が一体に形成された態様であってもよい。このような態様で形成された絶縁性隔壁部の一例を図６に示す。図６に例示するように本態様の有機半導体素子１１における有機絶縁性隔壁部４’は、隣接する有機半導体トランジスタにおける絶縁性隔壁部４’同士が一体に形成された態様であってもよい。
In addition, the form of the insulating partition wall in this embodiment may be an embodiment in which the insulating partition walls in adjacent organic semiconductor transistors are integrally formed. An example of the insulating partition formed in such a manner is shown in FIG. As illustrated in FIG. 6, the organic insulating
ここで、本態様に用いられる絶縁性隔壁部は、ゲート電極上に形成されていること以外は、上記「Ａ−１：第１態様の有機半導体素子」の項において記載したものと同様であるため、ここでの詳しい説明は省略する。 Here, the insulating partition used in this embodiment is the same as that described in the section “A-1: Organic semiconductor device of the first embodiment” except that it is formed on the gate electrode. Therefore, detailed description here is omitted.
２．ゲート絶縁層
次に、本態様に用いられるゲート絶縁層について説明する。本態様に用いられるゲート絶縁層は、絶縁性樹脂材料からなり、上述した絶縁性隔壁部の開口部内であって、かつ、後述するゲート電極上に形成されるものである。また、本態様に用いられるゲート絶縁層は、後述するゲート電極と、ソース電極およびドレイン電極とを絶縁する機能を有するものである。
ここで、本態様に用いられるゲート絶縁層は、上記ゲート電極上に形成されること以外は、上記「Ａ−１：第１態様の有機半導体素子」の項において記載したものと同様であるため、ここでの詳しい説明は省略する。
2. Next, the gate insulating layer used in this embodiment will be described. The gate insulating layer used in this embodiment is made of an insulating resin material and is formed in the opening of the above-described insulating partition and on the gate electrode described later. The gate insulating layer used in this embodiment has a function of insulating a gate electrode, which will be described later, and a source electrode and a drain electrode.
Here, the gate insulating layer used in this embodiment is the same as that described in the section “A-1: Organic semiconductor device of the first embodiment” except that it is formed on the gate electrode. Detailed explanation here is omitted.
３．有機半導体層
次に、本態様に用いられる有機半導体層について説明する。本態様に用いられる有機半導体層は、上述した絶縁性隔壁部の開口部内であり、かつ、上記ゲート絶縁層上に形成されるものである。また、本態様に用いられる有機半導体層は有機半導体材料からなるものである。
ここで、本態様に用いられる有機半導体層は、上記ゲート絶縁層上に形成されていること以外は、上記「Ａ−１：第１態様の有機半導体素子」の項において説明したものと同様であるためここでの詳しい説明は省略する。
3. Next, the organic semiconductor layer used in this embodiment will be described. The organic semiconductor layer used in this embodiment is formed in the opening of the insulating partition wall described above and on the gate insulating layer. The organic semiconductor layer used in this embodiment is made of an organic semiconductor material.
Here, the organic semiconductor layer used in this embodiment is the same as that described in the section “A-1: Organic semiconductor device of the first embodiment” except that it is formed on the gate insulating layer. Therefore, detailed explanation here is omitted.
４．ゲート電極
次に、本態様に用いられるゲート電極について説明する。本態様に用いられるゲート電極は、上記基板上に形成されるものである。
4). Next, the gate electrode used in this embodiment will be described. The gate electrode used in this embodiment is formed on the substrate.
本態様に用いられるゲート電極は、通常、導電性材料からなるものであるが、上記導電性材料としては、所望の導電性を備えるものであれば特に限定されるものではない。このような導電性材料としては、例えば、上記「Ａ−１：第１態様の有機半導体素子」の項において説明したものを用いることができる。 The gate electrode used in this embodiment is usually made of a conductive material, but the conductive material is not particularly limited as long as it has desired conductivity. As such a conductive material, for example, those described in the above-mentioned section “A-1: Organic semiconductor element of first aspect” can be used.
また、本態様に用いられるゲート電極は、後述する基板上に所定のパターン状に形成されるものであるが、上記ゲート電極のパターンとしては特に限定されるものではなく、本態様の有機半導体素子の用途等に応じて任意のパターンを選択して用いることができる。 In addition, the gate electrode used in this embodiment is formed in a predetermined pattern on a substrate to be described later, but the pattern of the gate electrode is not particularly limited, and the organic semiconductor element of this embodiment Any pattern can be selected and used according to the purpose of use.
５．ソース電極・ドレイン電極
次に、本態様に用いられるソース電極およびドレイン電極について説明する。本態様に用いられるソース電極およびドレイン電極は、上記有機半導体層上に形成されるものである。
5. Next, the source electrode and the drain electrode used in this embodiment will be described. The source electrode and the drain electrode used in this embodiment are formed on the organic semiconductor layer.
本態様に用いられるソース電極およびドレイン電極は、通常、導電性材料からなるものである。上記導電性材料としては、本態様の有機半導体素子を製造する工程において、上記有機半導体層の半導体性能を損なうことなく、上記有機半導体層上にソース電極およびドレイン電極を形成できるものであれば特に限定されるものではない。このような導電性材料としては、例えば、上記「Ａ−１：第１態様の有機半導体素子」の項において、ソース電極およびドレイン電極を構成する材料として説明したものと同様のもの用いることができる。 The source electrode and drain electrode used in this embodiment are usually made of a conductive material. The conductive material is not particularly limited as long as it can form a source electrode and a drain electrode on the organic semiconductor layer without impairing the semiconductor performance of the organic semiconductor layer in the step of manufacturing the organic semiconductor element of this aspect. It is not limited. As such a conductive material, for example, the same materials as those described as the materials constituting the source electrode and the drain electrode in the section of “A-1: Organic semiconductor element of the first aspect” can be used. .
なお、本態様に用いられるソース電極およびドレイン電極は、通常、同一の金属材料から構成される。 Note that the source electrode and the drain electrode used in this embodiment are usually made of the same metal material.
また、本態様に用いられるソース電極およびドレイン電極は、上記有機半導体層上に所定のパターン状に形成されるものであるが、上記ソース電極および上記ドレイン電極のパターンとしては特に限定されるものではなく、本態様の有機半導体素子の用途等に応じて任意のパターンを選択して用いることができる。 The source electrode and the drain electrode used in this embodiment are formed in a predetermined pattern on the organic semiconductor layer, but the pattern of the source electrode and the drain electrode is not particularly limited. Instead, any pattern can be selected and used according to the application of the organic semiconductor element of this embodiment.
６．基板
次に、本態様に用いられる基板について説明する。本態様に用いられる基板は上記有機半導体トランジスタを支持するものである。
ここで、本態様に用いられる基板については、上記「Ａ−１：第１態様の有機半導体素子」の項において説明したものと同様であるため、ここでの説明は省略する。
6). Substrate Next, the substrate used in this embodiment will be described. The substrate used in this embodiment supports the organic semiconductor transistor.
Here, the substrate used in this embodiment is the same as that described in the section “A-1: Organic semiconductor device of the first embodiment”, and the description thereof is omitted here.
７．その他の構成
本態様の有機半導体素子は、上記以外の他の構成を有するものであってもよい。本態様に用いられる他の構成としては、本態様の有機半導体素子の用途等に応じて、所望の機能を付加できるものであれば特に限定されるものではない。なかでも本態様に好適に用いられる上記他の構成としては、例えば、上記有機半導体層上に形成され、空気中に存在する水分や酸素の作用により上記有機半導体層が劣化することを防止するパッシベーション層や、上記ドレイン電極に接続するように形成された画素電極等を挙げることができる。
以下、上記パッシベーション層および画素電極について説明する。
7). Other Configurations The organic semiconductor element of this aspect may have a configuration other than the above. Other configurations used in this embodiment are not particularly limited as long as a desired function can be added according to the use of the organic semiconductor element of this embodiment. Among these, the other configuration suitably used in this embodiment includes, for example, passivation that is formed on the organic semiconductor layer and prevents the organic semiconductor layer from being deteriorated by the action of moisture and oxygen present in the air. And a pixel electrode formed so as to be connected to the drain electrode.
Hereinafter, the passivation layer and the pixel electrode will be described.
（１）パッシベーション層
まず、上記パッシベーション層について説明する。本態様に用いられるパッシベーション層は、上記有機半導体層上に形成され、空気中に存在する水分や酸素の作用により上記有機半導体層が劣化することを防止する機能を有するものである。
(1) Passivation layer First, the said passivation layer is demonstrated. The passivation layer used in this embodiment is formed on the organic semiconductor layer and has a function of preventing the organic semiconductor layer from being deteriorated by the action of moisture and oxygen present in the air.
本態様の有機半導体素子が上記パッシベーション層を有する態様について図を参照しながら説明する。図７は本態様の有機半導体素子が上記パッシベーション層を有する態様の一例を示す概略図である。図７に例示するように本態様の有機半導体素子１１’は、有機半導体層５上にパッシベーション層８が形成されたものであってもよい。
An embodiment in which the organic semiconductor element of this embodiment has the passivation layer will be described with reference to the drawings. FIG. 7 is a schematic view showing an example of an embodiment in which the organic semiconductor element of this embodiment has the passivation layer. As illustrated in FIG. 7, the
ここで、本態様に用いられるパッシベーション層については、上記「Ａ−１：第１態様の有機半導体素子」の項において説明したものと同様であるため、ここでの説明は省略する。 Here, the passivation layer used in this embodiment is the same as that described in the section “A-1: Organic semiconductor device of the first embodiment”, and the description thereof is omitted here.
（２）画素電極
次に、本態様に用いられる画素電極について説明する。本態様に用いられる画素電極は、上記ドレイン電極に接続されるように形成されるものである。また、本態様に用いられる画素電極は、例えば、本態様の有機半導体素子をディスプレイ装置に用いる場合に、各表示画素の発光強度を制御する機能を発現するものである。
(2) Pixel Electrode Next, the pixel electrode used in this embodiment will be described. The pixel electrode used in this embodiment is formed so as to be connected to the drain electrode. In addition, the pixel electrode used in this embodiment expresses a function of controlling the light emission intensity of each display pixel when the organic semiconductor element of this embodiment is used for a display device, for example.
本態様の有機半導体素子において上記画素電極が形成されている態様としては、上記ドレイン電極に接続されるように形成されている態様であれば特に限定されるものではない。このような態様としては、例えば、上記基板上に形成されている態様であってもよく、または、上記絶縁性隔壁部上に形成されている態様であってもよい。 The aspect in which the pixel electrode is formed in the organic semiconductor element of this aspect is not particularly limited as long as it is an aspect formed so as to be connected to the drain electrode. As such an aspect, the aspect formed on the said board | substrate may be sufficient, for example, and the aspect currently formed on the said insulating partition part may be sufficient.
本態様の有機半導体素子において画素電極が形成されている態様について図を参照しながら説明する。図８は、本態様の有機半導体素子に上記画素電極が形成されている態様の一例を示す概略図である。図８に例示するように、本態様の有機半導体素子１１’’において画素電極９が形成されている態様としては、上記基板１上であって、上記ドレイン電極３に接続するように形成されている態様であってもよく（図８（ａ））、または、上記絶縁性隔壁部４上であって、上記ドレイン電極３に接続するように形成されている態様であってもよい（図８（ｂ））。
The aspect in which the pixel electrode is formed in the organic semiconductor element of this aspect will be described with reference to the drawings. FIG. 8 is a schematic view showing an example of an embodiment in which the pixel electrode is formed in the organic semiconductor element of this embodiment. As illustrated in FIG. 8, the pixel electrode 9 is formed in the
また、本態様の有機半導体素子に用いられる画素電極は、上記ドレイン電極と一体に形成されたものであってもよい。 Further, the pixel electrode used in the organic semiconductor element of this aspect may be formed integrally with the drain electrode.
ここで、本態様に用いられる画素電極については、上記「Ａ−１：第１態様の有機半導体素子」の項において説明したものと同様であるため、ここでの説明は省略する。 Here, the pixel electrode used in this embodiment is the same as that described in the section “A-1: Organic semiconductor device of the first embodiment”, and therefore the description thereof is omitted here.
８．有機半導体素子の用途
本態様の有機半導体素子の用途としては、例えば、ＴＦＴ方式を用いるディスプレイ装置のＴＦＴアレイ基板として用いることができる。このようなディスプレイ装置としては例えば、液晶ディスプレイ装置、電気泳動ディスプレイ装置、および有機ＥＬディスプレイ装置等を挙げることができる。
8). Application of Organic Semiconductor Element As an application of the organic semiconductor element of this embodiment, for example, it can be used as a TFT array substrate of a display device using a TFT method. Examples of such a display device include a liquid crystal display device, an electrophoretic display device, and an organic EL display device.
９．有機半導体素子の製造方法
本態様の有機半導体素子の製造方法としては、上記構成を有する有機半導体素子を製造できる方法であれば特に限定されるものではない。このような方法としては、例えば、後述する「Ｂ−２：第２態様の有機半導体素子の製造方法」の項において説明する方法を用いることができる。
9. Manufacturing method of organic semiconductor element The manufacturing method of the organic semiconductor element of this aspect will not be specifically limited if it is a method which can manufacture the organic semiconductor element which has the said structure. As such a method, for example, the method described in the section of “B-2: Method for producing organic semiconductor element of second aspect” described later can be used.
Ｂ．有機半導体素子の製造方法
次に、本発明の有機半導体素子の製造方法について説明する。本発明の有機半導体素子は、トップゲート型の有機半導体トランジスタを有する有機半導体素子を製造するものと、ボトムゲート型の有機半導体トランジスタを有する有機半導体素子を製造するものとの２態様に分類することができる。
以下、各態様に分けて本発明の有機半導体素子の製造方法について説明する。
B. Next, a method for manufacturing an organic semiconductor element of the present invention will be described. The organic semiconductor element of the present invention is classified into two modes: one that produces an organic semiconductor element having a top-gate type organic semiconductor transistor and one that produces an organic semiconductor element having a bottom-gate type organic semiconductor transistor. Can do.
Hereinafter, the manufacturing method of the organic semiconductor element of the present invention will be described separately for each embodiment.
Ｂ−１：第１態様の有機半導体素子の製造方法
まず、本発明の第１態様の有機半導体素子の製造方法について説明する。本態様の有機半導体素子の製造方法は、トップゲート型の有機半導体トランジスタを有する有機半導体素子を製造するものである。
すなわち、本態様の有機半導体素子の製造方法は、基板を用い、上記基板上にソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、アディティブ法を用い、上記ソース・ドレイン電極形成工程において形成された上記ソース電極および上記ドレイン電極上に、上記ソース電極および上記ドレイン電極によって構成されるチャネル領域上が開口部となるように、絶縁性材料からなる絶縁性隔壁部を形成する絶縁性隔壁部形成工程と、上記絶縁性隔壁部形成工程において形成された上記絶縁性隔壁部の開口部内であり、かつ、上記ソース電極および上記ドレイン電極上に、有機半導体材料からなる有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層形成工程において形成された上記有機半導体層上に、絶縁性樹脂材料からなるゲート絶縁層を形成するゲート絶縁層形成工程と、上記ゲート絶縁層形成工程により形成された上記ゲート絶縁層上にゲート電極を形成するゲート電極形成工程と、を有することを特徴とするものである。
B-1: Method for Manufacturing Organic Semiconductor Element of First Aspect First, the method for manufacturing the organic semiconductor element of the first aspect of the present invention will be described. The manufacturing method of the organic semiconductor element of this aspect manufactures the organic semiconductor element which has a top gate type organic semiconductor transistor.
That is, the organic semiconductor device manufacturing method of the present aspect uses a substrate and forms a source / drain electrode on the substrate and a source / drain electrode formation step using an additive method. An insulating partition that forms an insulating partition made of an insulating material on the formed source electrode and drain electrode so that the channel region constituted by the source electrode and the drain electrode is an opening. An organic semiconductor layer made of an organic semiconductor material is formed in the opening of the insulating partition formed in the part forming step and the insulating partition forming step, and on the source electrode and the drain electrode. On the organic semiconductor layer forming step and the organic semiconductor layer formed in the organic semiconductor layer forming step, A gate insulating layer forming step for forming a gate insulating layer made of a conductive resin material, and a gate electrode forming step for forming a gate electrode on the gate insulating layer formed by the gate insulating layer forming step. It is what.
このような本態様の有機半導体素子の製造方法について図を参照しながら説明する。図９〜図１４は本態様の有機半導体素子の製造方法の一例を示す概略図である。なお、図９〜図１４の各図における（ｂ）は、各図における（ａ）中のＸ−Ｘ’線矢視断面図である。
図９〜図１４に例示するように本態様の有機半導体素子の製造方法は、基板１を用い（図９）、上記基板１上にソース電極２およびドレイン電極３’を形成するソース・ドレイン電極形成工程と（図１０）、アディティブ法を用い、上記ソース・ドレイン電極形成工程において形成された上記ソース電極２および上記ドレイン電極３’上に、上記ソース電極２および上記ドレイン電極３’によって構成されるチャネル領域上が開口部となるように、絶縁性材料からなる絶縁性隔壁部４を形成する絶縁性隔壁部形成工程と（図１１）、上記絶縁性隔壁部形成工程において形成された上記絶縁性隔壁部４の開口部内であり、かつ、上記ソース電極２および上記ドレイン電極３’上に、有機半導体材料からなる有機半導体層５を形成する有機半導体層形成工程と（図１２）、上記有機半導体層形成工程において形成された上記有機半導体層５上に、絶縁性樹脂材料からなるゲート絶縁層６を形成するゲート絶縁層形成工程と（図１３）、上記ゲート絶縁層形成工程により形成された上記ゲート絶縁層６上にゲート電極７を形成するゲート電極形成工程と（図１４）、を有することを特徴とするものである。
なお、上記図９〜図１４におけるドレイン電極３’は、画素電極と一体に形成されたものである。
A method for manufacturing the organic semiconductor element of this embodiment will be described with reference to the drawings. 9-14 is schematic which shows an example of the manufacturing method of the organic-semiconductor element of this aspect. In addition, (b) in each figure of FIGS. 9-14 is XX 'line | wire arrow sectional drawing in (a) in each figure.
As shown in FIGS. 9 to 14, the organic semiconductor device manufacturing method of this embodiment uses the substrate 1 (FIG. 9), and forms the
Note that the
本態様によれば、上記有機半導体層形成工程が、上記絶縁性隔壁部形成工程において形成された絶縁性隔壁部の開口部内に有機半導体層を形成するものであることにより、例えば、インクジェット法等を用いた連続プロセスにより、上記有機半導体層形成工程を実施することが可能になる。
また本態様によれば、上記絶縁性隔壁部形成工程により形成される絶縁性隔壁部は絶縁性材料からなるものであるため、上記絶縁性隔壁部は層間絶縁機能を備えるものとなる。このため、本態様においては、別個に層間絶縁層を形成する工程を実施することが不要となる。
さらに、本態様によれば上記絶縁性隔壁部形成工程がアディティブ法によって絶縁性隔壁部を形成するものであることにより、必要な位置のみに選択的に絶縁性隔壁部を形成することができるため、他の部位に絶縁性材料の残渣が付着することを防止することができる。このため、本態様によればトランジスタ特性に優れた有機半導体素子を製造することができる。
このようなことから、本態様によれば、有機半導体トランジスタを有する有機半導体素子を高効率で製造することができる。
According to this aspect, the organic semiconductor layer forming step forms the organic semiconductor layer in the opening of the insulating partition wall formed in the insulating partition wall forming step. The organic semiconductor layer forming step can be carried out by a continuous process using.
According to this aspect, since the insulating partition wall formed by the insulating partition wall forming step is made of an insulating material, the insulating partition wall has an interlayer insulating function. For this reason, in this aspect, it becomes unnecessary to perform the process of forming an interlayer insulation layer separately.
Furthermore, according to this aspect, since the insulating partition wall forming step forms the insulating partition wall by an additive method, the insulating partition wall can be selectively formed only at a necessary position. It is possible to prevent the residue of the insulating material from adhering to other parts. For this reason, according to this aspect, an organic semiconductor element excellent in transistor characteristics can be manufactured.
For this reason, according to this aspect, an organic semiconductor element having an organic semiconductor transistor can be manufactured with high efficiency.
本態様の有機半導体素子の製造方法は、少なくとも、上記ソース・ドレイン電極形成工程、上記絶縁性隔壁部形成工程、上記有機半導体層形成工程、上記ゲート絶縁層形成工程、および、上記ゲート電極形成工程を有するものである。
以下、本態様の有機半導体素子の製造方法に用いられる各工程について順に説明する。
The method for producing an organic semiconductor element of this aspect includes at least the source / drain electrode forming step, the insulating partition wall forming step, the organic semiconductor layer forming step, the gate insulating layer forming step, and the gate electrode forming step. It is what has.
Hereinafter, each process used for the manufacturing method of the organic-semiconductor element of this aspect is demonstrated in order.
１．ソース・ドレイン電極形成工程
まず、本態様に用いられるソース・ドレイン電極形成工程について説明する。本工程は、基板を用い、上記基板上にソース電極およびドレイン電極を形成する工程である。
1. Source / Drain Electrode Formation Step First, the source / drain electrode formation step used in this embodiment will be described. This step is a step of forming a source electrode and a drain electrode on the substrate using a substrate.
本工程において上記基板上にソース電極およびドレイン電極を形成する方法としては、所望のパターン状にソース電極およびドレイン電極を形成できる方法であれば特に限定されるものではない。このような方法としては、上記基板上にパターン状のソース電極およびドレイン電極を直接形成する方法（第１の方法）と、上記基板の全面に導電性薄膜層を形成した後、当該導電性薄膜層をパターン状にエッチングすることにより、ソース電極およびドレイン電極を形成する方法（第２の方法）とを挙げることができる。本工程においては、上記のいずれの方法であっても好適に用いることができるが、なかでも上記第２の方法を用いることが好ましい。このような方法を用いることにより、より高精細なパターン状のソース電極およびドレイン電極を形成することができるからである。 In this step, the method for forming the source electrode and the drain electrode on the substrate is not particularly limited as long as the source electrode and the drain electrode can be formed in a desired pattern. As such a method, a method of directly forming patterned source and drain electrodes on the substrate (first method), a conductive thin film layer formed on the entire surface of the substrate, and then the conductive thin film A method of forming a source electrode and a drain electrode (second method) by etching the layer into a pattern can be mentioned. In this step, any of the above methods can be suitably used, but it is particularly preferable to use the second method. This is because a source electrode and a drain electrode with higher definition can be formed by using such a method.
上記第２の方法において、上記導電性薄膜層をパターン状にエッチングする方法としては、上記導電性薄膜層を所望のパターンにエッチングできる方法であれば特に限定されるものではない。このようなエッチング方法としては、例えば、レジスト材料を用いたリソグラフィー法やレーザーアブレーション法等を挙げることができる。本工程においてはこれらのいずれの方法であっても好適に用いることができるが、なかでも上記レジスト材料を用いたリソグラフィー法が最も好適に用いられる。上記リソグラフィー法によれば高精細なパターン状のソース電極およびドレイン電極を容易に製造することができるからである。また、このような方法によれば本工程を連続プロセスとして実施することも可能になるからである。 In the second method, the method for etching the conductive thin film layer into a pattern is not particularly limited as long as the conductive thin film layer can be etched into a desired pattern. Examples of such an etching method include a lithography method using a resist material and a laser ablation method. Any of these methods can be preferably used in this step, and among these, the lithography method using the resist material is most preferably used. This is because according to the above-described lithography method, a high-definition source electrode and drain electrode can be easily manufactured. In addition, according to such a method, this step can be carried out as a continuous process.
上記レジスト材料としては、例えば、フォトレジスト、スクリーンレジスト、ＥＢレジスト等を用いることができる。 As the resist material, for example, a photoresist, a screen resist, an EB resist, or the like can be used.
また、上記第２の方法において基板上に導電性薄膜層を形成する方法としては、厚みが均一な導電性薄膜層を形成することができる方法であれば特に限定されるものではなく、真空蒸着法等の一般的に金属薄膜を形成する方法として公知の方法を用いることができる。
また、上記導電性薄膜層に用いられる材料としては、上記「Ａ−１：第１態様の有機半導体素子」の項においてソース電極およびドレイン電極に用いられる金属材料として説明したものと同様であるため、ここでの説明は省略する。
The method for forming the conductive thin film layer on the substrate in the second method is not particularly limited as long as it is a method capable of forming a conductive thin film layer having a uniform thickness. As a method for forming a metal thin film, such as a method, a known method can be used.
Further, the material used for the conductive thin film layer is the same as the material described as the metal material used for the source electrode and the drain electrode in the section “A-1: Organic semiconductor element of the first embodiment”. Explanation here is omitted.
また、本工程において形成されるドレイン電極は、後述する画素電極と一体に形成されたものであってもよい。 The drain electrode formed in this step may be formed integrally with a pixel electrode described later.
なお、本工程に用いられる基板については、上記「Ａ−１：第１態様の有機半導体素子」の項において説明したものと同様であるため、ここでの説明は省略する。 In addition, about the board | substrate used for this process, since it is the same as that of what was demonstrated in the above-mentioned "A-1: Organic-semiconductor element of a 1st aspect", description here is abbreviate | omitted.
２．絶縁性隔壁部形成工程
次に、本態様に用いられる絶縁性隔壁部形成工程について説明する。本工程は、アディティブ法を用い、上記ゲート電極形成工程において形成された上記ゲート電極上に、絶縁性材料からなり、開口部を備える絶縁性隔壁部を形成する工程である。
2. Insulating partition wall forming step Next, the insulating partition wall forming step used in this embodiment will be described. This step is a step of forming an insulating partition wall made of an insulating material and having an opening on the gate electrode formed in the gate electrode forming step by using an additive method.
本工程において上記絶縁性隔壁部を形成する方法としては、所望の位置に絶縁性隔壁部を形成することが可能なアディティブ法であれば特に限定されるものではない。ここで、アディティブ法とは、絶縁性隔壁部を構成する絶縁性材料を、所定の位置のみにパターン状に付与することができる方法をいい、具体的には、インクジェット法、スクリーン印刷法、フレキソ印刷等の印刷法を挙げることができる。本工程においてはこれらのいずれの方法であっても好適に用いることができるが、なかでもスクリーン印刷法を用いることが好ましい。スクリーン印刷法を用いることにより、本工程において必要な箇所のみに選択的に精度良く絶縁性隔壁部を形成することができるため、よりトランジスタ特性に優れた有機半導体素子を得ることができるからである。 The method for forming the insulating partition wall in this step is not particularly limited as long as it is an additive method capable of forming the insulating partition wall at a desired position. Here, the additive method refers to a method in which an insulating material constituting the insulating partition wall can be applied in a pattern only to a predetermined position. Specifically, an inkjet method, a screen printing method, a flexographic method is used. Examples of the printing method include printing. Any of these methods can be suitably used in this step, but it is particularly preferable to use a screen printing method. This is because by using the screen printing method, it is possible to selectively form the insulating partition wall portion with high accuracy selectively only in the necessary portions in this step, and thus it is possible to obtain an organic semiconductor element with more excellent transistor characteristics. .
本工程によって形成される絶縁性隔壁部は層間絶縁層を兼ねるように形成されることが好ましい。これにより上記絶縁性隔壁部とは別に層間絶縁層を形成することが不要となるため、本態様により簡易的に有機半導体素子を製造することが可能になるからである。 The insulating partition formed by this step is preferably formed so as to also serve as an interlayer insulating layer. Thereby, it is not necessary to form an interlayer insulating layer separately from the insulating partition wall, and this makes it possible to easily manufacture an organic semiconductor element according to this embodiment.
なお、本工程に用いられる上記絶縁性材料については、上記「Ａ−１：第１態様の有機半導体素子」の項において説明したものと同様であるため、ここでの説明は省略する。 In addition, about the said insulating material used for this process, since it is the same as that of what was demonstrated in the above-mentioned "A-1: Organic-semiconductor element of a 1st aspect", description here is abbreviate | omitted.
３．有機半導体層形成工程
次に、本態様に用いられる有機半導体層形成工程について説明する。本工程は、上記絶縁性隔壁部形成工程において形成された上記絶縁性隔壁部の開口部内であり、かつ、上記ソース電極および上記ドレイン電極上に、有機半導体材料からなる有機半導体層を形成する工程である。
3. Organic Semiconductor Layer Forming Step Next, the organic semiconductor layer forming step used in this embodiment will be described. This step is a step of forming an organic semiconductor layer made of an organic semiconductor material in the opening of the insulating partition wall formed in the insulating partition wall forming step and on the source electrode and the drain electrode. It is.
本工程において、上記有機半導体層を形成する方法としては、本工程に用いられる有機半導体材料の種類等に応じて、上記絶縁性隔壁部の開口部内に所望の厚みの有機半導体層を形成できる方法であれば特に限定されるものではない。このような方法としては、例えば、上記有機半導体材料が溶媒に可溶なものである場合は、当該有機半導体材料を溶媒に溶解して、有機半導体層形成用塗工液を調製した後、当該有機半導体層形成用塗工液を塗工する方法を挙げることができる。この場合の塗工方法としては、例えば、インクジェット法、スピンコート法、ダイコート法、ロールコート法、バーコート法、ＬＢ法、ディップコート法、スプレーコート法、ブレードコート法、スクリーン印刷、フレキソ印刷、グラビアオフセット印刷、およびキャスト法等を挙げることができる。一方、上記有機半導体材料が溶媒に不溶なものである場合は、例えば、真空蒸着法等のドライプロセスにより、有機半導体層を形成する方法を挙げることができる。なかでも本工程においては、上記有機半導体層形成用塗工液を塗工する方法を用いることが好ましく、特に上記インクジェット法により、上記絶縁性隔壁部の開口部内のみに上記有機半導体層形成用塗工液を吐出する方法を用いることが最も好ましい。これにより、本工程において、上記有機半導体層を高効率で形成することができる結果、さらに高効率で有機半導体素子を製造することが可能になるからである。 In this step, as a method of forming the organic semiconductor layer, a method of forming an organic semiconductor layer having a desired thickness in the opening of the insulating partition wall according to the type of the organic semiconductor material used in the step If it is, it will not specifically limit. As such a method, for example, when the organic semiconductor material is soluble in a solvent, the organic semiconductor material is dissolved in a solvent to prepare an organic semiconductor layer forming coating solution, A method of coating the organic semiconductor layer forming coating solution can be mentioned. Examples of the coating method in this case include an inkjet method, a spin coating method, a die coating method, a roll coating method, a bar coating method, an LB method, a dip coating method, a spray coating method, a blade coating method, screen printing, flexographic printing, Examples include gravure offset printing and casting. On the other hand, when the said organic-semiconductor material is insoluble in a solvent, the method of forming an organic-semiconductor layer by dry processes, such as a vacuum evaporation method, can be mentioned, for example. In particular, in this step, it is preferable to use a method of applying the organic semiconductor layer forming coating solution. Particularly, by the ink jet method, the organic semiconductor layer forming coating is applied only in the opening of the insulating partition wall. It is most preferable to use a method of discharging a working liquid. Thereby, in this step, the organic semiconductor layer can be formed with high efficiency, and as a result, an organic semiconductor element can be manufactured with higher efficiency.
本工程に用いられる有機半導体材料としては、本発明により製造される有機半導体素子の用途等に応じて、本工程により形成される有機半導体層に所望の半導体特性を付与できるものであれば特に限定されるものではない。このような有機半導体材料としては、上記「Ａ−１．第１態様の有機半導体素子」の項において説明したものと同様であるため、ここでの説明は省略する。 The organic semiconductor material used in this step is particularly limited as long as it can impart desired semiconductor characteristics to the organic semiconductor layer formed by this step, depending on the use of the organic semiconductor element produced by the present invention. Is not to be done. Such an organic semiconductor material is the same as that described in the above-mentioned section “A-1. Organic semiconductor element of the first aspect”, and the description thereof is omitted here.
４．ゲート絶縁層形成工程
次に、本態様に用いられるゲート絶縁層形成工程について説明する。本工程は、上記有機半導体層形成工程において形成された上記有機半導体層上に、絶縁性樹脂材料からなるゲート絶縁層を形成する工程である。
4). Next, the gate insulating layer forming process used in this embodiment will be described. This step is a step of forming a gate insulating layer made of an insulating resin material on the organic semiconductor layer formed in the organic semiconductor layer forming step.
本工程において上記ゲート絶縁層を形成する方法としては、上記有機半導体層上に所望の絶縁性を備えるゲート絶縁層を形成できる方法であれば特に限定されるものではない。このような方法としては、ゲート絶縁層を構成する絶縁性樹脂材料を溶媒に溶解したゲート絶縁層形成用塗工液を塗工する方法と（第１の方法）、ゲート絶縁層を構成する絶縁性樹脂材料を溶融させたゲート絶縁層形成用組成物を上記有機半導体層上に塗工する方法と（第２の方法）、ゲート絶縁層を構成する絶縁性樹脂材料のモノマー化合物を溶媒に溶解したゲート絶縁層形成用層形成用塗工液を上記有機半導体層上に塗工することにより、上記有機半導体層上にゲート絶縁層形成用層を形成した後、上記ゲート絶縁層形成用層中に含有される上記モノマー化合物を重合する方法と（第３の方法）、を挙げることができる。本工程においては上記のいずれの方法であっても好適に用いることができるが、なかでも上記第１の方法を用いることが好ましい。 The method for forming the gate insulating layer in this step is not particularly limited as long as the method can form a gate insulating layer having a desired insulating property on the organic semiconductor layer. As such a method, there are a method of applying a gate insulating layer forming coating solution in which an insulating resin material constituting the gate insulating layer is dissolved in a solvent (first method), and an insulation constituting the gate insulating layer. A method for coating the organic semiconductor layer with the composition for forming the gate insulating layer in which the conductive resin material is melted (second method), and the monomer compound of the insulating resin material constituting the gate insulating layer is dissolved in the solvent After the gate insulating layer forming layer is formed on the organic semiconductor layer by coating the gate insulating layer forming layer forming coating liquid on the organic semiconductor layer, the gate insulating layer forming layer And a method of polymerizing the monomer compound contained in (3rd method). In this step, any of the above methods can be suitably used, but it is particularly preferable to use the first method.
上記第１の方法に用いられるゲート絶縁層形成用塗工液は、通常、上記有機半導体層を浸食しない溶媒が用いられたものが使用され、より具体的には、上記溶媒として水またはフッ素系溶媒が用いられたものが好適に用いられる。このような溶媒が用いられたゲート絶縁層形成用塗工液は、上記有機半導体層上に塗工された際に上記有機半導体層を浸食することが少ないからである。 The gate insulating layer forming coating solution used in the first method is usually a solution using a solvent that does not erode the organic semiconductor layer. More specifically, the solvent is water or a fluorine-based solvent. What used the solvent is used suitably. This is because the coating liquid for forming a gate insulating layer using such a solvent rarely erodes the organic semiconductor layer when applied on the organic semiconductor layer.
上記フッ素溶媒としては、アルカン、アルケン等の炭化水素の水素原子が全てフッ素に置換された溶媒であるパーフルオロ系溶媒を用いることが好ましい。このようなパーフルオロ系溶媒としては、例えば、パーフルオロメチルシクロヘキサン、パーフルオロ‐１，３ージメチルシクロヘキサン、パーフルオロ−２−メチル−２−ペンテン、パーフルオロデカリン、１，１，１，２，２，３，３，４，４，５，５，６，６−トリデカフルオロ−８−ヨードオクタン、３，３，４，４，５，５，６，６，７，７，８，８，８−トリデカフルオロ−１−オクテン、３，３，４，４，５，５，６，６，７，７，８，８，８−トリデカフルオロ−１−オクタノール等を挙げることができる。 As the fluorine solvent, it is preferable to use a perfluoro solvent which is a solvent in which all hydrogen atoms of hydrocarbons such as alkane and alkene are substituted with fluorine. Examples of such perfluoro solvents include perfluoromethylcyclohexane, perfluoro-1,3-dimethylcyclohexane, perfluoro-2-methyl-2-pentene, perfluorodecalin, 1,1,1,2, 2,3,3,4,4,5,5,6,6-tridecafluoro-8-iodooctane, 3,3,4,4,5,5,6,6,7,7,8,8 , 8-tridecafluoro-1-octene, 3,3,4,4,5,5,6,6,7,7,8,8,8-tridecafluoro-1-octanol and the like. .
また、本工程に用いられるフッ素系溶媒は、単一のフッ素系溶媒からなるものであってもよく、複数のフッ素系溶媒が混合された混合溶媒であってもよい。 Moreover, the fluorine-type solvent used for this process may consist of a single fluorine-type solvent, and may be the mixed solvent with which the some fluorine-type solvent was mixed.
上記ゲート絶縁層形成用塗工液に用いられる絶縁性樹脂材料は、上記溶媒に所望の濃度で溶解可能なものであれば特に限定されるものではない。このような絶縁性樹脂材料としては、上記溶媒として水が用いられる場合には、ＰＶＡ、ＰＶＰ等が用いられる。また、上記溶媒として、フッ素系溶媒が用いられる場合には、フッ素系樹脂が用いられる。 The insulating resin material used for the gate insulating layer forming coating solution is not particularly limited as long as it can be dissolved in the solvent at a desired concentration. As such an insulating resin material, when water is used as the solvent, PVA, PVP or the like is used. Further, when a fluorine-based solvent is used as the solvent, a fluorine-based resin is used.
上記第１の方法において、上記ゲート絶縁層形成用塗工液を塗工する方法としては、例えば、インクジェット法、スクリーン印刷法、パッド印刷法、フレキソ印刷法、マイクロコンタクトプリンティング法、グラビア印刷法、オフセット印刷法、および、グラビア・オフセット印刷法等を挙げることができる。なかでも本工程においては、上記インクジェット法、または、スクリーン印刷法を用い、上記絶縁性隔壁部の開口部内のみに上記ゲート絶縁層形成用塗工液を塗工する方法を好適に用いることができる。 In the first method, examples of the method of applying the gate insulating layer forming coating liquid include an inkjet method, a screen printing method, a pad printing method, a flexographic printing method, a microcontact printing method, a gravure printing method, Examples thereof include an offset printing method and a gravure / offset printing method. In particular, in this step, a method of coating the gate insulating layer forming coating liquid only in the opening of the insulating partition wall using the inkjet method or the screen printing method can be suitably used. .
５．ゲート電極形成工程
次に、本態様に用いられるゲート電極形成工程について説明する。本工程は、上記ゲート絶縁層形成工程により形成された上記ゲート絶縁層上にゲート電極を形成する工程である。
5. Next, the gate electrode forming process used in this embodiment will be described. This step is a step of forming a gate electrode on the gate insulating layer formed by the gate insulating layer forming step.
本工程においてゲート電極を形成する方法としては、所望のパターン状にゲート電極を形成できる方法であれば特に限定されるものではない。このような方法としては、例えば、Ａｇコロイド等の金属コロイドを含有するゲート電極形成用塗工液を用い、これをインクジェット法等により上記ゲート絶縁層上にパターン状に塗工する方法や、Ａｇペースト等の金属ペーストを用い、これをスクリーン印刷、フレキソ印刷、グラビアオフセット印刷、または、マイクロコンタクトプリンティング法等により上記ゲート絶縁層上にパターン状に塗工する方法等を挙げることができる。 The method for forming the gate electrode in this step is not particularly limited as long as the gate electrode can be formed in a desired pattern. As such a method, for example, a coating solution for forming a gate electrode containing a metal colloid such as an Ag colloid is used, and this is applied in a pattern on the gate insulating layer by an inkjet method or the like. Examples thereof include a method of coating a metal paste such as a paste on the gate insulating layer by screen printing, flexographic printing, gravure offset printing, microcontact printing, or the like.
６．その他の工程
本態様の有機半導体素子の製造方法は、上述した工程以外の他の工程を含むものであってもよい。このような他の工程としては、本態様により製造される有機半導体素子に所望の機能を付与できる工程であれば特に限定されるものではない。なかでも本態様に好適に用いられる上記他の工程としては、例えば、所定の位置に画素電極を形成する画素電極形成工程や、上記ゲート電極上にパッシベーション層を形成するパッシベーション層形成工程を例示することができる。
6). Other Steps The method for manufacturing an organic semiconductor element of this aspect may include other steps than the steps described above. Such other process is not particularly limited as long as it can provide a desired function to the organic semiconductor element manufactured according to this embodiment. In particular, examples of the other process preferably used in this embodiment include a pixel electrode forming process for forming a pixel electrode at a predetermined position and a passivation layer forming process for forming a passivation layer on the gate electrode. be able to.
７．有機半導体素子
本態様により製造される有機半導体素子は、基板上にトップゲート型の有機半導体トランジスタが形成されたものとなる。このような有機半導体素子については、上記「Ａ−１：第１態様の有機半導体素子」の項において説明したものと同様であるため、ここでの説明は省略する。
7). Organic Semiconductor Element The organic semiconductor element manufactured according to the present embodiment has a top gate type organic semiconductor transistor formed on a substrate. Such an organic semiconductor element is the same as that described in the section “A-1: Organic semiconductor element of the first aspect”, and thus the description thereof is omitted here.
Ｂ−２：第２態様の有機半導体素子の製造方法
次に、本発明の第２態様の有機半導体素子の製造方法について説明する。本態様の有機半導体素子の製造方法は、ボトムゲート型の有機半導体トランジスタを有する有機半導体素子を製造するものである。
すなわち、本態様の有機半導体素子の製造方法は、基板を用い、上記基板上にゲート電極を形成するゲート電極形成工程と、アディティブ法を用い、上記ゲート電極形成工程において形成された上記ゲート電極上に、絶縁性材料からなり、開口部を備える絶縁性隔壁部を形成する絶縁性隔壁部形成工程と、上記絶縁性隔壁部形成工程において形成された上記絶縁性隔壁部の開口部内であり、かつ、上記ゲート電極上に、絶縁性樹脂材料からなるゲート絶縁層を形成するゲート絶縁層形成工程と、上記ゲート絶縁層形成工程において形成されたゲート絶縁層上に有機半導体材料からなる有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層形成工程により形成された上記有機半導体層上にソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、を有することを特徴とするものである。
B-2: Manufacturing Method of Organic Semiconductor Element of Second Aspect Next, a manufacturing method of the organic semiconductor element of the second aspect of the present invention will be described. The manufacturing method of the organic semiconductor element of this aspect manufactures the organic semiconductor element which has a bottom gate type organic semiconductor transistor.
That is, the organic semiconductor element manufacturing method according to the present aspect uses a substrate and forms a gate electrode on the substrate, and uses the additive method to form the gate electrode on the gate electrode formed in the gate electrode formation step. And an insulating partition wall forming step for forming an insulating partition wall portion comprising an insulating material, and an opening in the insulating partition wall formed in the insulating partition wall forming step, and Forming a gate insulating layer made of an insulating resin material on the gate electrode; and forming an organic semiconductor layer made of an organic semiconductor material on the gate insulating layer formed in the gate insulating layer forming step. Forming an organic semiconductor layer, and forming a source electrode and a drain electrode on the organic semiconductor layer formed by the organic semiconductor layer formation step And the source and drain electrode forming step, and is characterized in that it has a.
このような本態様の有機半導体素子の製造方法について図を参照しながら説明する。図１５〜図２０は、本態様の有機半導体素子の製造方法の一例を示す概略図である。なお、図１５〜図２０の各図における（ｂ）は、各図における（ａ）中のＸ−Ｘ’線矢視断面図である。
図１５〜図２０に例示するように、本態様の有機半導体素子の製造方法は、基板１を用い（図１５）、上記基板１上にゲート電極７を形成するゲート電極形成工程と（図１６）、上記ゲート電極形成工程において形成された上記ゲート電極７上に、開口部を備える絶縁性隔壁部４を形成する形成する絶縁性隔壁部形成工程と（図１７）、上記絶縁性隔壁部形成工程において形成された上記絶縁性隔壁部４の開口部内であり、かつ、上記ゲート電極７上にゲート絶縁層６を形成するゲート絶縁層形成工程と（図１８）、上記ゲート絶縁層形成工程において形成されたゲート絶縁層６上に有機半導体材料からなる有機半導体層５を形成する有機半導体層形成工程と（図１９）、上記有機半導体層形成工程により形成された上記有機半導体層５上にソース電極２およびドレイン電極３’を形成するソース・ドレイン電極形成工程と（図２０）、を有するものである。
なお、上記図１５〜図２０におけるドレイン電極３’は、画素電極と一体に形成されたものである。
A method for manufacturing the organic semiconductor element of this embodiment will be described with reference to the drawings. 15-20 is schematic which shows an example of the manufacturing method of the organic-semiconductor element of this aspect. In addition, (b) in each figure of FIGS. 15-20 is XX 'line arrow sectional drawing in (a) in each figure.
As illustrated in FIGS. 15 to 20, the organic semiconductor element manufacturing method of this embodiment uses the substrate 1 (FIG. 15), and forms a
Note that the
本態様によれば、上記有機半導体層形成工程が、上記絶縁性隔壁部形成工程において形成された絶縁性隔壁部の開口部内に有機半導体層を形成するものであることにより、例えば、インクジェット法等を用いた連続プロセスにより、上記有機半導体層形成工程を実施することが可能になる。
また本態様によれば、上記絶縁性隔壁部形成工程により形成される絶縁性隔壁部は絶縁性材料からなるものであるため、上記絶縁性隔壁部は層間絶縁機能を備えるものとなる。このため、本態様においては、別個に層間絶縁層を形成する工程を実施することが不要となる。
さらに、本態様によれば上記絶縁性隔壁部形成工程がアディティブ法によって絶縁性隔壁部を形成するものであることにより、必要な位置のみに選択的に絶縁性隔壁部を形成することができるため、他の部位に絶縁性材料の残渣が付着することを防止することができる。このため、本態様によればトランジスタ特性に優れた有機半導体素子を製造することができる。
このようなことから、本態様によれば、有機半導体材料が用いられた有機半導体素子を高効率で製造することができる。
According to this aspect, the organic semiconductor layer forming step forms the organic semiconductor layer in the opening of the insulating partition wall formed in the insulating partition wall forming step. The organic semiconductor layer forming step can be carried out by a continuous process using.
According to this aspect, since the insulating partition wall formed by the insulating partition wall forming step is made of an insulating material, the insulating partition wall has an interlayer insulating function. For this reason, in this aspect, it becomes unnecessary to perform the process of forming an interlayer insulation layer separately.
Furthermore, according to this aspect, since the insulating partition wall forming step forms the insulating partition wall by an additive method, the insulating partition wall can be selectively formed only at a necessary position. It is possible to prevent the residue of the insulating material from adhering to other parts. For this reason, according to this aspect, an organic semiconductor element excellent in transistor characteristics can be manufactured.
For this reason, according to this aspect, an organic semiconductor element using an organic semiconductor material can be manufactured with high efficiency.
本態様の有機半導体素子の製造方法は、少なくとも上記ゲート電極形成工程、上記絶縁性隔壁部形成工程、上記ゲート絶縁層形成工程、上記有機半導体層形成工程、および、上記ソース・ドレイン電極形成工程を有するものである。
以下、本態様の有機半導体素子の製造方法に用いられる各工程について順に説明する。
The organic semiconductor device manufacturing method of this aspect includes at least the gate electrode forming step, the insulating partition wall forming step, the gate insulating layer forming step, the organic semiconductor layer forming step, and the source / drain electrode forming step. I have it.
Hereinafter, each process used for the manufacturing method of the organic-semiconductor element of this aspect is demonstrated in order.
１．ゲート電極形成工程
本態様に用いられるゲート電極形成工程は、基板を用い、上記基板上にゲート電極を形成する工程である。
1. Gate electrode forming step The gate electrode forming step used in this embodiment is a step of forming a gate electrode on the substrate using a substrate.
本工程において基板上にゲート電極を形成する方法としては、所望のパターン状のゲート電極を形成できる方法であれば特に限定されるものではない。このような方法としては、上記「Ｂ−１：第１態様の有機半導体素子の製造方法」の項においてソース電極およびドレイン電極を形成する方法として説明した方法と同様であるため、ここでの説明は省略する。 The method for forming the gate electrode on the substrate in this step is not particularly limited as long as it can form a gate electrode having a desired pattern. Such a method is the same as the method described as the method for forming the source electrode and the drain electrode in the section “B-1: Method for manufacturing organic semiconductor element of first aspect”, and will be described here. Is omitted.
２．絶縁性隔壁部形成工程
本態様に用いられる絶縁性隔壁部形成工程は、アディティブ法を用い、上記ゲート電極形成工程おいて形成された上記ゲート電極上に、絶縁性材料からなり、開口部を備える絶縁性隔壁部を形成する工程である。
ここで、本工程において上記絶縁性隔壁部を形成する方法としては、上記ゲート電極上に形成すること以外は、上記「Ｂ−１：第１態様の有機半導体素子の製造方法」の項において説明した方法と同様であるため、ここでの説明は省略する。
2. Insulating partition wall forming step The insulating partition wall forming step used in this embodiment is made of an insulating material and has an opening on the gate electrode formed in the gate electrode forming step using an additive method. This is a step of forming an insulating partition.
Here, as a method of forming the insulating partition wall in this step, it is described in the section “B-1: Method for manufacturing organic semiconductor element of first aspect” except that it is formed on the gate electrode. Since this is the same as the method described above, a description thereof is omitted here.
３．ゲート絶縁層形成工程
本態様に用いられるゲート絶縁層形成工程は、上記絶縁性隔壁部形成工程において形成された上記絶縁性隔壁部の開口部内であり、かつ、上記ゲート電極上に、絶縁性樹脂材料からなるゲート絶縁層を形成する工程である。
ここで、本工程において上記ゲート絶縁層を形成する方法としては、上記ゲート電極上に形成すること以外は、上記「Ｂ−１：第１態様の有機半導体素子の製造方法」の項において説明した方法と同様であるため、ここでの説明は省略する。
3. Gate insulating layer forming step The gate insulating layer forming step used in this embodiment is an insulating resin formed in the opening of the insulating partition wall formed in the insulating partition wall forming step and on the gate electrode. This is a step of forming a gate insulating layer made of a material.
Here, as a method of forming the gate insulating layer in this step, it is described in the section “B-1: Method for manufacturing organic semiconductor element of first aspect” except that it is formed on the gate electrode. Since it is the same as the method, description here is abbreviate | omitted.
４．有機半導体層形成工程
本態様に用いられる有機半導体層形成工程は、上記ゲート絶縁層形成工程において形成されたゲート絶縁層上に有機半導体材料からなる有機半導体層を形成する工程である。
ここで、本工程において上記有機半導体層を形成する方法としては、上記ゲート絶縁層上に形成すること以外は、上記「Ｂ−１：第１態様の有機半導体素子の製造方法」の項において説明した方法と同様であるため、ここでの説明は省略する。
4). Organic Semiconductor Layer Forming Step The organic semiconductor layer forming step used in this embodiment is a step of forming an organic semiconductor layer made of an organic semiconductor material on the gate insulating layer formed in the gate insulating layer forming step.
Here, the method for forming the organic semiconductor layer in this step is described in the section “B-1: Method for manufacturing organic semiconductor element of first aspect” except that it is formed on the gate insulating layer. Since this is the same as the method described above, a description thereof is omitted here.
５．ソース・ドレイン電極形成工程
次に、本態様に用いられるソース・ドレイン電極について説明する。本工程は、上記有機半導体層形成工程により形成された上記有機半導体層上にソース電極およびドレイン電極を形成する工程である。
5. Source / Drain Electrode Formation Step Next, the source / drain electrodes used in this embodiment will be described. This step is a step of forming a source electrode and a drain electrode on the organic semiconductor layer formed by the organic semiconductor layer forming step.
本工程において上記ソース電極およびドレイン電極を形成する方法としては、上記有機半導体層を浸食することなく、所望のパターン状のソース電極およびドレイン電極を形成できる方法であれば特に限定されるものではない。
このような方法としては、上記「Ｂ−１：第１態様の有機半導体素子の製造方法」の項において、ゲート電極を形成する方法として説明した方法と同様であるため、ここでの説明は省略する。
A method for forming the source electrode and the drain electrode in this step is not particularly limited as long as the source electrode and the drain electrode having desired patterns can be formed without eroding the organic semiconductor layer. .
Such a method is the same as the method described as the method for forming the gate electrode in the above-mentioned section “B-1: Method for manufacturing organic semiconductor element of first aspect”, and the description thereof is omitted here. To do.
６．その他の工程
本態様の有機半導体素子の製造方法は、上述した工程以外の他の工程を含むものであってもよい。このような他の工程としては、本態様により製造される有機半導体素子に所望の機能を付与できる工程であれば特に限定されるものではない。なかでも本態様に好適に用いられる上記他の工程としては、例えば、所定の位置に画素電極を形成する画素電極形成工程や、上記ゲート電極上にパッシベーション層を形成するパッシベーション層形成工程を例示することができる。
6). Other Steps The method for manufacturing an organic semiconductor element of this aspect may include other steps than the steps described above. Such other process is not particularly limited as long as it can provide a desired function to the organic semiconductor element manufactured according to this embodiment. In particular, examples of the other process preferably used in this embodiment include a pixel electrode forming process for forming a pixel electrode at a predetermined position and a passivation layer forming process for forming a passivation layer on the gate electrode. be able to.
７．有機半導体素子
本態様により製造される有機半導体素子は、基板上にボトムゲート型の有機半導体トランジスタが形成されたものとなる。このような有機半導体素子については、上記「Ａ−２：第２態様の有機半導体素子」の項において説明したものと同様であるため、ここでの説明は省略する。
7). Organic Semiconductor Element The organic semiconductor element manufactured according to the present embodiment has a bottom gate type organic semiconductor transistor formed on a substrate. Such an organic semiconductor element is the same as that described in the above-mentioned section “A-2: Organic semiconductor element of the second aspect”, and thus the description thereof is omitted here.
Ｃ．第２実施態様の有機半導体素子
次に、本発明の第２実施態様の有機半導体素子について説明する。本実施態様の有機半導体素子は、層間絶縁層を兼ねるように形成された絶縁性隔壁部を有することを特徴とするものである。
本実施態様の有機半導体素子は、トップゲート型の有機半導体トランジスタを備えるものと、ボトムゲート型の有機半導体トランジスタを備えるものとの２態様に分類することができる。
以下、各態様に分けて本実施態様の有機半導体素子について説明する。
C. Next, an organic semiconductor element according to a second embodiment of the present invention will be described. The organic semiconductor element of this embodiment has an insulating partition formed so as to also serve as an interlayer insulating layer.
The organic semiconductor element of the present embodiment can be classified into two types, that is, a device including a top-gate organic semiconductor transistor and a device including a bottom-gate organic semiconductor transistor.
Hereinafter, the organic semiconductor element of this embodiment will be described separately for each embodiment.
Ｃ−１：第１態様の有機半導体素子
まず、本実施態様の第１態様の有機半導体素子について説明する。本態様の有機半導体素子は、トップゲート型の有機半導体トランジスタを有するものである。
すなわち、本態様の有機半導体素子は、基板と、上記基板上に形成されたソース電極およびドレイン電極と、上記ソース電極および上記ドレイン電極上に形成され、絶縁性材料からなり、かつ、上記ソース電極および上記ドレイン電極によって構成されるチャネル領域上が開口部となるように形成された絶縁性隔壁部と、上記絶縁性隔壁部の開口部内であり、かつ、上記ソース電極および上記ドレイン電極上に形成され、有機半導体材料からなる有機半導体層と、上記有機半導体層上に形成され、絶縁性樹脂材料からなるゲート絶縁層と、上記ゲート絶縁層上に形成されたゲート電極と、を有する有機半導体素子であって、上記絶縁性隔壁部が層間絶縁層を兼ねるように形成されていることを特徴とするものである。
C-1: Organic Semiconductor Element of First Aspect First, the organic semiconductor element of the first aspect of the present embodiment will be described. The organic semiconductor element of this aspect has a top gate type organic semiconductor transistor.
That is, the organic semiconductor device of this aspect includes a substrate, a source electrode and a drain electrode formed on the substrate, an insulating material formed on the source electrode and the drain electrode, and the source electrode. And an insulating partition formed so that the channel region formed by the drain electrode is an opening, and is formed in the opening of the insulating partition and on the source electrode and the drain electrode An organic semiconductor element comprising: an organic semiconductor layer made of an organic semiconductor material; a gate insulating layer formed on the organic semiconductor layer and made of an insulating resin material; and a gate electrode formed on the gate insulating layer. The insulating partition wall is formed so as to also serve as an interlayer insulating layer.
このような本態様の有機半導体素子について図を参照しながら説明する。ここで、上述した図２は本態様の有機半導体素子の一例を示すものでもある。図２に例示するように、本態様の有機半導体素子１０は、基板１と、上記基板１上に形成されたソース電極２およびドレイン電極３と、上記ソース電極２および上記ドレイン電極３上に形成され、絶縁性材料からなり、かつ、上記ソース電極２および上記ドレイン電極３によって構成されるチャネル領域上が開口部となるように形成された絶縁性隔壁部４’と、上記絶縁性隔壁部４’の開口部内であり、かつ、上記ソース電極２および上記ドレイン電極３上に形成され、有機半導体材料からなる有機半導体層５と、上記有機半導体層５上に形成され、絶縁性樹脂材料からなるゲート絶縁層６と、上記ゲート絶縁層６上に形成されたゲート電極７と、を有するものである。
このような例において本態様の有機半導体素子１０は、上記絶縁性隔壁部４’が層間絶縁層を兼ねるように形成されていることを特徴とするものである。
Such an organic semiconductor element of this embodiment will be described with reference to the drawings. Here, FIG. 2 described above also shows an example of the organic semiconductor element of this embodiment. As illustrated in FIG. 2, the
In such an example, the
本態様によれば、上記絶縁性隔壁部が上記層間絶縁層を兼ねるように形成されていることにより、上記絶縁性隔壁部とは別に層間絶縁層を形成することが不要となるため、本態様の有機半導体素子をより簡略化された工程で作製することができる。 According to this aspect, since the insulating partition wall portion is also formed to serve as the interlayer insulating layer, it is not necessary to form an interlayer insulating layer separately from the insulating partition wall portion. This organic semiconductor element can be manufactured by a simplified process.
本態様の有機半導体素子は、少なくとも上記基板、ソース電極、ドレイン電極、絶縁性隔壁部、有機半導体層、ゲート絶縁層、および、ゲート電極を有するものである。以下、本態様の有機半導体素子に用いられる各構成について順に説明する。
なお、本態様に用いられる絶縁性隔壁部以外は、上記「Ａ．第１実施態様の有機半導体素子 Ａ−１：第１態様の有機半導体素子」の項において説明したものと同様であるため、ここでの説明は省略する。
The organic semiconductor element of this embodiment has at least the substrate, source electrode, drain electrode, insulating partition wall, organic semiconductor layer, gate insulating layer, and gate electrode. Hereinafter, each structure used for the organic semiconductor element of this aspect is demonstrated in order.
In addition, since it is the same as that of what was demonstrated in the above-mentioned "A. Organic-semiconductor element of a 1st embodiment A-1: Organic-semiconductor element of a 1st aspect" except the insulating partition part used for this aspect, The description here is omitted.
１．絶縁性隔壁部
本態様に用いられる絶縁性隔壁部は、上記ソース電極および上記ドレイン電極上に形成され、絶縁性材料からなり、かつ、上記ソース電極および上記ドレイン電極によって構成されるチャネル領域上が開口部となるように形成されたものである。また、本態様に用いられる絶縁性隔壁部は層間絶縁層を兼ねるように形成されていることを特徴とするものである。
1. Insulating partition wall portion The insulating partition wall portion used in this embodiment is formed on the source electrode and the drain electrode, is made of an insulating material, and is formed on the channel region constituted by the source electrode and the drain electrode. It is formed so as to be an opening. In addition, the insulating partition used in this aspect is formed so as to also serve as an interlayer insulating layer.
本態様に用いられる絶縁性隔壁部が形成されている態様としては、少なくとも上記ソース電極およびドレイン電極によって構成されるチャネル領域上が開口部となるように形成され、層間絶縁層を兼ねるように形成されている態様であれば特に限定されるものではない。ここで、上記「チャネル領域」とは、後述するソース電極およびドレイン電極によって挟まれた領域のみを意味するものである。 As an aspect in which the insulating partition used in this embodiment is formed, it is formed so that at least the channel region constituted by the source electrode and the drain electrode serves as an opening, and also serves as an interlayer insulating layer It is not particularly limited as long as it is an embodiment. Here, the “channel region” means only a region sandwiched between a source electrode and a drain electrode described later.
本態様において、上記チャネル領域上が開口部となるように絶縁性隔壁部が形成されている態様としては、上記チャネル領域上の少なくとも一部が開口部となるように形成されている態様であれば特に限定されるものではない。したがって、本態様において絶縁性隔壁部が形成されている態様としては、チャネル領域の一部が開口部内に収納されるように形成されている態様であってもよく、あるいは、チャネル領域の全部が開口部内に収納されるように形成されている態様であってもよい。なかでも本態様における絶縁性隔壁部はチャネル領域の全部が開口部内に収納される態様で形成されていることが好ましい。その理由は次の通りである。
すなわち、上記絶縁性隔壁部の開口部内には後述する有機半導体層やゲート絶縁層が形成されることになるが、上記開口部の壁面近傍においてはこのような有機半導体層やゲート絶縁層の厚みのバラツキが大きくなる傾向にある。したがって、本態様における絶縁性隔壁部が、チャネル領域の一部が開口部内に収納されるように形成されている場合は、当該厚みのバラツキの影響によりトランジスタ性能が損なわれる可能性がある。しかしながら、チャネル領域の全部が開口部内に収納されるように形成されている場合は、このような問題が少ないからである。
In this aspect, the aspect in which the insulating partition wall is formed so that the channel region is an opening is an aspect in which at least a part of the channel region is an opening. There is no particular limitation. Therefore, as an aspect in which the insulating partition wall is formed in this aspect, an aspect in which a part of the channel region is formed to be accommodated in the opening may be used, or the entire channel region may be formed. The aspect currently formed so that it may be accommodated in an opening part may be sufficient. In particular, the insulating partition wall in this embodiment is preferably formed in such a manner that the entire channel region is accommodated in the opening. The reason is as follows.
That is, an organic semiconductor layer and a gate insulating layer, which will be described later, are formed in the opening of the insulating partition, but the thickness of the organic semiconductor layer and the gate insulating layer is near the wall of the opening. The variation tends to increase. Therefore, in the case where the insulating partition wall portion in this embodiment is formed so that a part of the channel region is accommodated in the opening portion, the transistor performance may be impaired due to the influence of the thickness variation. However, this is because there are few such problems when the entire channel region is formed so as to be accommodated in the opening.
本態様に用いられる絶縁性隔壁部の高さは、本態様の有機半導体素子の用途等に応じて、任意に調整すればよいが、通常、０．０１μｍ〜５μｍの範囲内であることが好ましく、なかでも０．１μｍ〜３μｍの範囲内であることが好ましく、さらに０．５μｍ〜２μｍの範囲内であることが好ましい。 The height of the insulating partition wall used in this embodiment may be arbitrarily adjusted according to the use of the organic semiconductor element of this embodiment, but is usually preferably in the range of 0.01 μm to 5 μm. In particular, it is preferably in the range of 0.1 μm to 3 μm, and more preferably in the range of 0.5 μm to 2 μm.
本態様における絶縁性隔壁部に用いられる絶縁性材料としては、本態様の有機半導体素子において後述するゲート電極と、ソース電極およびドレイン電極とを所望の程度に絶縁できる絶縁性を備えるものであれば特に限定されるものではなく、絶縁性隔壁部の高さ等に応じて任意の材料を適宜選択して用いることができる。
ここで、本態様に用いられる絶縁性材料については、上記「Ａ．第1実施態様の有機半導体素子 Ａ−１：第１態様の有機半導体素子」の項において説明したものと同様のものを用いることができる。
As an insulating material used for the insulating partition wall portion in this aspect, any insulating material can be used that can insulate a gate electrode, which will be described later, and a source electrode and a drain electrode to a desired degree in the organic semiconductor element of this aspect. The material is not particularly limited, and any material can be appropriately selected and used according to the height of the insulating partition wall.
Here, as the insulating material used in this embodiment, the same material as described in the above-mentioned section “A. Organic semiconductor device of the first embodiment A-1: Organic semiconductor device of the first embodiment” is used. be able to.
また、本態様に用いられる絶縁性隔壁部は撥液性を有することが好ましい。上記絶縁性隔壁部が撥液性を有することにより、例えば、上記有機半導体層または上記ゲート絶縁層をインクジェット法によって形成する際に、仮にインクが上記絶縁性隔壁部から多少ずれた位置に滴下された場合であっても、撥液性の作用により当該インクを上記絶縁性隔壁部の開口部内へ導入することでき、インクジェット法を用いることによって生じる欠陥を少なくできる等の利点を有するからである。
ここで、上記「撥液性」とは、本態様の有機半導体素子を製造する際に、上記絶縁性隔壁部の開口部内に塗工される塗工液に対する撥液性を意味するものである。
ここで、上記撥液性の程度および絶縁性隔壁部が撥液性を備える態様については、上記「Ａ．有機半導体素子 Ａ−１：第１態様の有機半導体素子」の項において説明した態様と同様であるためここで説明は省略する。
Moreover, it is preferable that the insulating partition part used for this aspect has liquid repellency. Since the insulating partition wall has liquid repellency, for example, when the organic semiconductor layer or the gate insulating layer is formed by an ink jet method, ink is temporarily dropped at a position slightly deviated from the insulating partition wall. Even in such a case, the ink can be introduced into the opening of the insulating partition wall due to the liquid repellent action, and there is an advantage that defects caused by using the ink jet method can be reduced.
Here, the “liquid repellency” means liquid repellency with respect to a coating liquid applied in the opening of the insulating partition wall when the organic semiconductor element of this embodiment is manufactured. .
Here, the degree of liquid repellency and the aspect in which the insulating partition wall has liquid repellency are the same as those described in the section “A. Organic semiconductor element A-1: Organic semiconductor element of the first aspect”. Since it is the same, the description is omitted here.
本態様に用いられる絶縁性隔壁部は、アディティブ法によって形成されたものに限られず、任意の方法によって形成されたものを用いることができる。本態様に用いられる絶縁性隔壁部を形成する方法としては、例えば、フォトリソグラフィー法や、インクジェット法、スクリーン印刷法、フレキソ印刷等の印刷法を挙げることができる。本態様に用いられる絶縁性隔壁部は、これらのいずれの方法で形成されたものであってもよい。 The insulating partition walls used in this embodiment are not limited to those formed by the additive method, and those formed by any method can be used. Examples of the method for forming the insulating partition used in this embodiment include a photolithography method, a printing method such as an inkjet method, a screen printing method, and a flexographic printing. The insulating partition used in this embodiment may be formed by any of these methods.
２．その他の構成
本態様の有機半導体素子は、上記以外の他の構成を有するものであってもよい。本態様に用いられる他の構成としては、本態様の有機半導体素子の用途等に応じて、本態様の有機半導体素子に所望の機能を付加できるものであれば特に限定されるものではない。なかでも本態様に好適に用いられる上記他の構成としては、例えば、上記ゲート電極上に形成され、空気中に存在する水分や酸素の作用により上記有機半導体層が劣化することを防止するパッシベーション層と、上記ドレイン電極に接続するように形成された画素電極とを挙げることができる。
ここで、本態様に用いられるパッシベーション層および画素電極については、上記「Ａ．有機半導体素子 Ａ−１：第１態様の有機半導体素子」の項において説明したものと同様であるため、ここでの説明は省略する。
2. Other Configurations The organic semiconductor element of this aspect may have a configuration other than the above. Other configurations used in this embodiment are not particularly limited as long as a desired function can be added to the organic semiconductor device of this embodiment, depending on the use of the organic semiconductor device of this embodiment. Among these, the other configuration suitably used in this embodiment includes, for example, a passivation layer formed on the gate electrode and preventing the organic semiconductor layer from being deteriorated by the action of moisture and oxygen present in the air. And a pixel electrode formed so as to be connected to the drain electrode.
Here, the passivation layer and the pixel electrode used in this embodiment are the same as those described in the above section “A. Organic semiconductor device A-1: Organic semiconductor device of the first embodiment”. Description is omitted.
３．有機半導体素子の用途
本態様の有機半導体素子の用途としては、例えば、ＴＦＴ方式を用いるディスプレイ装置のＴＦＴアレイ基板として用いることができる。このようなディスプレイ装置としては例えば、液晶ディスプレイ装置、電気泳動ディスプレイ装置、および、有機ＥＬディスプレイ装置等を挙げることができる。
3. Application of Organic Semiconductor Element As an application of the organic semiconductor element of this embodiment, for example, it can be used as a TFT array substrate of a display device using a TFT method. Examples of such a display device include a liquid crystal display device, an electrophoretic display device, and an organic EL display device.
４．有機半導体素子の製造方法
本態様の有機半導体素子の製造方法としては、上記構成を有する有機半導体素子を製造できる方法であれば特に限定されるものではない。このような方法としては、例えば、上記「Ｂ−１：第１態様の有機半導体素子の製造方法」の項において説明した方法を用いることができる。
4). Manufacturing method of organic semiconductor element The manufacturing method of the organic semiconductor element of this aspect will not be specifically limited if it is a method which can manufacture the organic semiconductor element which has the said structure. As such a method, for example, the method described in the section “B-1: Method for producing organic semiconductor device of first aspect” can be used.
Ｃ−２：第２態様の有機半導体素子
次に、本実施態様の第２態様の有機半導体素子について説明する。本態様の有機半導体素子は、ボトムゲート型の有機半導体トランジスタを有するものである。
すなわち、本態様の有機半導体素子は、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極上に形成され、絶縁性材料からなり、かつ、開口部を備える絶縁性隔壁部と、上記絶縁性隔壁部の開口部内であり、かつ、上記ゲート電極上に形成され、絶縁性樹脂材料からなるゲート絶縁層と、上記ゲート絶縁層上に形成され、有機半導体材料からなる有機半導体層と、上記有機半導体層上に形成されたソース電極およびドレイン電極と、を有するものであって、上記絶縁性隔壁部が層間絶縁層を兼ねるように形成されていることを特徴とするものである。
C-2: Organic Semiconductor Element of Second Aspect Next, the organic semiconductor element of the second aspect of the present embodiment will be described. The organic semiconductor element of this embodiment has a bottom gate type organic semiconductor transistor.
That is, an organic semiconductor element of this aspect includes a substrate, a gate electrode formed on the substrate, an insulating partition formed on the gate electrode, made of an insulating material, and having an opening. A gate insulating layer made of an insulating resin material and formed in the opening of the insulating partition and on the gate electrode; and an organic semiconductor layer made of an organic semiconductor material formed on the gate insulating layer; And a source electrode and a drain electrode formed on the organic semiconductor layer, wherein the insulating partition wall portion is also formed to serve as an interlayer insulating layer.
このような本態様の有機半導体素子について図を参照しながら説明する。ここで、上述した図６は本態様の有機半導体素子の一例を示すものでもある。図６に例示するように本態様の有機半導体素子１１は、基板１と、上記基板１上に形成されたゲート電極７と、上記ゲート電極７上に形成され、絶縁性材料からなる絶縁性隔壁部４と、上記絶縁性隔壁部４の開口部内であり、かつ、上記ゲート電極７上に形成され、絶縁性樹脂材料からなるゲート絶縁層６と、上記ゲート絶縁層６上に形成され、有機半導体材料からなる有機半導体層５と、上記有機半導体層５上に形成されたソース電極２およびドレイン電極３と、を有するものである。
このような例において、本態様の有機半導体素子１１は、上記絶縁性隔壁部４’が層間絶縁層を兼ねるように形成されていることを特徴とするものである。
本態様によれば、上記絶縁性隔壁部が上記層間絶縁層を兼ねるように形成されていることにより、上記絶縁性隔壁部とは別に層間絶縁層を形成することが不要となるため、本態様の有機半導体素子をより簡略化された工程で作製することができる。
Such an organic semiconductor element of this embodiment will be described with reference to the drawings. Here, FIG. 6 described above also shows an example of the organic semiconductor element of this embodiment. As illustrated in FIG. 6, the
In such an example, the
According to this aspect, since the insulating partition wall portion is formed so as to also serve as the interlayer insulating layer, it is not necessary to form an interlayer insulating layer separately from the insulating partition wall portion. This organic semiconductor element can be manufactured by a simplified process.
本態様の有機半導体素子は、少なくとも上記基板、ソース電極、ドレイン電極、絶縁性隔壁部、有機半導体層、ゲート絶縁層、および、ゲート電極を有するものである。以下、本態様の有機半導体素子に用いられる各構成について順に説明する。
なお、本態様に用いられる絶縁性隔壁部以外は、上記「Ａ．第１実施態様の有機半導体素子 Ａ−２：第１態様の有機半導体素子」の項において説明したものと同様であるため、ここでの説明は省略する。
The organic semiconductor element of this embodiment has at least the substrate, source electrode, drain electrode, insulating partition wall, organic semiconductor layer, gate insulating layer, and gate electrode. Hereinafter, each structure used for the organic semiconductor element of this aspect is demonstrated in order.
In addition, since it is the same as that of what was demonstrated in the above-mentioned "A. Organic-semiconductor element of a 1st embodiment A-2: Organic-semiconductor element of a 1st aspect" except the insulating partition part used for this aspect, The description here is omitted.
１．絶縁性隔壁部
本態様に用いられる絶縁性隔壁部は、層間絶縁層を兼ねるように形成されていることを特徴とするものである。ここで、上記層間絶縁層とは、ソース電極に接続されるデータラインと、ゲート電極とを絶縁する機能を有する層を意味するものである。
なお、本態様に用いられる絶縁性隔壁部にとしては、ゲート電極上に形成されること以外は、上記「Ｃ．第２実施態様の有機半導体素子 Ｃ−１：第１態様の有機半導体素子」の項において説明したものと同様であるため、ここでの説明は省略する。
1. Insulating partition wall part The insulating partition wall part used in this embodiment is formed so as to also serve as an interlayer insulating layer. Here, the interlayer insulating layer means a layer having a function of insulating the data line connected to the source electrode from the gate electrode.
In addition, as an insulating partition part used for this aspect, except being formed on a gate electrode, said "C. Organic-semiconductor element of a 2nd embodiment C-1: Organic-semiconductor element of a 1st aspect" Since it is the same as that described in the section, description here is omitted.
２．その他の構成
本態様の有機半導体素子は、上記以外の他の構成を有するものであってもよい。本態様に用いられる他の構成としては、本態様の有機半導体素子の用途等に応じて、所望の機能を付加できるものであれば特に限定されるものではない。なかでも本態様に好適に用いられる上記他の構成としては、例えば、上記有機半導体層上に形成され、空気中に存在する水分や酸素の作用により上記有機半導体層が劣化することを防止するパッシベーション層や、上記ドレイン電極に接続するように形成された画素電極等を挙げることができる。
ここで、本態様に用いられるパッシベーション層および画素電極については、上記「Ａ．有機半導体素子 Ａ−１：第１態様の有機半導体素子」の項において説明したものと同様であるため、ここでの説明は省略する。
2. Other Configurations The organic semiconductor element of this aspect may have a configuration other than the above. Other configurations used in this embodiment are not particularly limited as long as a desired function can be added according to the use of the organic semiconductor element of this embodiment. Among these, the other configuration suitably used in this embodiment includes, for example, passivation that is formed on the organic semiconductor layer and prevents the organic semiconductor layer from being deteriorated by the action of moisture and oxygen present in the air. And a pixel electrode formed so as to be connected to the drain electrode.
Here, the passivation layer and the pixel electrode used in this embodiment are the same as those described in the above section “A. Organic semiconductor device A-1: Organic semiconductor device of the first embodiment”. Description is omitted.
３．有機半導体素子の用途
本態様の有機半導体素子の用途としては、例えば、ＴＦＴ方式を用いるディスプレイ装置のＴＦＴアレイ基板として用いることができる。このようなディスプレイ装置としては例えば、液晶ディスプレイ装置、電気泳動ディスプレイ装置、および、有機ＥＬディスプレイ装置等を挙げることができる。
3. Application of Organic Semiconductor Element As an application of the organic semiconductor element of this embodiment, for example, it can be used as a TFT array substrate of a display device using a TFT method. Examples of such a display device include a liquid crystal display device, an electrophoretic display device, and an organic EL display device.
４．有機半導体素子の製造方法
本態様の有機半導体素子の製造方法としては、上記構成を有する有機半導体素子を製造できる方法であれば特に限定されるものではない。このような方法としては、例えば、上記「Ｂ−１：第１態様の有機半導体素子の製造方法」の項において説明した方法を用いる
4). Manufacturing method of organic semiconductor element The manufacturing method of the organic semiconductor element of this aspect will not be specifically limited if it is a method which can manufacture the organic semiconductor element which has the said structure. As such a method, for example, the method described in the above-mentioned section “B-1: Method for manufacturing organic semiconductor element of first aspect” is used.
Ｄ．有機トランジスタアレイ
次に、本発明の有機トランジスタアレイについて説明する。上述したように本発明の有機トランジスタアレイは、上記本発明に係る有機半導体素子が用いられ、上記基板上に有機半導体トランジスタが複数個形成されていることを特徴とするものである。本発明の有機トランジスタアレイは、上記本発明に係る有機半導体素子が用いられていることから、オンオフ比に優れるという利点を有するものである。
D. Organic Transistor Array Next, the organic transistor array of the present invention will be described. As described above, the organic transistor array according to the present invention is characterized in that the organic semiconductor element according to the present invention is used, and a plurality of organic semiconductor transistors are formed on the substrate. The organic transistor array of the present invention has the advantage of being excellent in on / off ratio because the organic semiconductor element according to the present invention is used.
本発明の有機トランジスタアレイは、上記本発明に係る有機半導体素子において基板上に複数個の有機半導体トランジスタが形成された構成を有するものである。本発明において上記有機半導体トランジスタが複数個形成される態様としては、本発明の有機トランジスタアレイの用途等に応じて適宜決定されることができるものであり、特に限定されるものではない。 The organic transistor array of the present invention has a configuration in which a plurality of organic semiconductor transistors are formed on a substrate in the organic semiconductor element according to the present invention. In the present invention, the form in which a plurality of the organic semiconductor transistors are formed can be appropriately determined according to the use of the organic transistor array of the present invention, and is not particularly limited.
なお、本発明の有機トランジスタアレイに用いられる有機半導体トランジスタについては、上記「Ａ．第１実施態様の有機半導体素子」または「Ｃ．第２実施態様の有機半導体素子」の項において説明したものと同様であるため、ここでの詳しい説明は省略する。 The organic semiconductor transistors used in the organic transistor array of the present invention are the same as those described in the section “A. Organic semiconductor element of the first embodiment” or “C. Organic semiconductor element of the second embodiment”. Since it is the same, detailed description here is abbreviate | omitted.
Ｅ．ディスプレイ
次に、本発明のディスプレイについて説明する。上述したように本発明のディスプレイは、上記本発明に係る有機トランジスタアレイが用いられたことを特徴とするものである。本発明のディスプレイは、上記本発明に係る有機トランジスタアレイが用いられていることにより、表示性能に優れるという利点を有するものである。
E. Display Next, the display of the present invention will be described. As described above, the display of the present invention is characterized by using the organic transistor array according to the present invention. The display of the present invention has an advantage of excellent display performance due to the use of the organic transistor array according to the present invention.
本発明のディスプレイとしては、上記本発明に係る有機トランジスタアレイが用いられ、画像表示に寄与する各画素が、上記有機トランジスタアレイが備える各有機半導体トランジスタによってスイッチングされる構成を有するものであれば特に限定されるものではない。このような構成を有するディスプレイとしては、例えば、液晶ディスプレイ装置、電気泳動ディスプレイ装置、および、有機ＥＬディスプレイ装置等を挙げることができる。なお、これらの例におけるディスプレイ装置については、従来のＴＦＴアレイに替えて、上記本発明の有機トランジスタアレイを用いること以外は一般的に公知のものと同様であるため、ここでの詳しい説明は省略する。 As the display of the present invention, the organic transistor array according to the present invention is used, and in particular, each pixel that contributes to image display is switched by each organic semiconductor transistor included in the organic transistor array. It is not limited. Examples of the display having such a configuration include a liquid crystal display device, an electrophoretic display device, and an organic EL display device. The display devices in these examples are the same as those generally known except that the organic transistor array of the present invention is used instead of the conventional TFT array, and detailed description thereof is omitted here. To do.
また、本発明に用いられる有機トランジスタアレイについては、上記「Ｄ．有機トランジスタアレイ」の項において説明したものと同様であるため、ここでの説明は省略する。 In addition, the organic transistor array used in the present invention is the same as that described in the section “D. Organic transistor array”, and thus the description thereof is omitted here.
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.
以下、実施例を挙げて本発明を具体的に説明する。 Hereinafter, the present invention will be specifically described with reference to examples.
１．実施例１
本実施例においては、トップゲート型構造を有する有機半導体トランジスタを備える有機半導体素子を作製した。
1. Example 1
In this example, an organic semiconductor element including an organic semiconductor transistor having a top gate type structure was produced.
（１）ソース・ドレイン電極・Ｄａｔａ Ｌｉｎｅ形成工程
まず、スパッタリング法により全面にＩＴＯが３００ｎｍ成膜された大きさ１５０ｍｍ×１５０ｍｍ×０．７ｍｍのガラス基板を用意する。上記基板上にフォトレジスト（ポジ）をスピンコートした。このときのスピンコートは、１８００ｒｐｍで１０ｓｅｃ保持させた。その後、基板を１００℃で１分乾燥させた後、５０ｍＪ／ｃｍ２でパターン露光した。
(1) Source / Drain Electrode / Data Line Formation Step First, a glass substrate having a size of 150 mm × 150 mm × 0.7 mm in which 300 nm of ITO is formed on the entire surface by sputtering is prepared. A photoresist (positive) was spin coated on the substrate. The spin coating at this time was held at 1800 rpm for 10 seconds. Thereafter, the substrate was dried at 100 ° C. for 1 minute, and then subjected to pattern exposure at 50 mJ / cm 2 .
次に、露光部分のレジスト現像を行い、その後、２００℃のオーブンで６０分乾燥させた。次にレジストのない部分のＩＴＯのエッチングを行い、ソースドレイン電極およびＤａｔａ Ｌｉｎｅとした。形成されたソース電極およびドレイン電極を反射型光学顕微鏡にて観察したところ、ソース電極とドレイン電極との電極間距離（チャネル長）は５０μｍであった。 Next, the resist development of the exposed part was performed, and then it was dried in an oven at 200 ° C. for 60 minutes. Next, ITO of the portion without the resist was etched to form a source / drain electrode and a Data Line. When the formed source electrode and drain electrode were observed with a reflection optical microscope, the distance between the source electrode and the drain electrode (channel length) was 50 μm.
（２）絶縁性隔壁部形成工程
次に、上記基板上にフッ素樹脂をスクリーン印刷法にてパターニングした。パターニングした後、１５０℃オーブンにて３０ｍｉｎ乾燥させることにより絶縁性隔壁部を形成した。このとき、形成された絶縁性隔壁部の高さは、１．５μｍであった。なお、絶縁性隔壁部はチャネル形成領域のみ開口するようにパターニングした。
(2) Insulating partition wall forming step Next, a fluororesin was patterned on the substrate by a screen printing method. After patterning, an insulating partition was formed by drying in an oven at 150 ° C. for 30 minutes. At this time, the height of the formed insulating partition wall portion was 1.5 μm. The insulating partition wall was patterned so as to open only the channel formation region.
（３）有機半導体層形成工程
有機半導体材料（ポリチオフェン）を固形分濃度０．２ｗｔ％でトリクロロベンゼン溶媒に溶解させた塗工液を、インクジェット法により上記絶縁性隔壁部内にパターン塗布した。その後、Ｎ２雰囲気下にてホットプレートで２００℃１０分乾燥させることにより、有機半導体層を形成した。形成された有機半導体層の膜厚は０．１μｍであった。
(3) Organic semiconductor layer formation process The coating liquid which melt | dissolved the organic-semiconductor material (polythiophene) in the trichlorobenzene solvent by solid content concentration 0.2wt% was pattern-applied in the said insulating partition part by the inkjet method. Thereafter, by drying 200 ° C. 10 minutes on a hot plate under a N 2 atmosphere to form an organic semiconductor layer. The film thickness of the formed organic semiconductor layer was 0.1 μm.
（４）ゲート絶縁層形成工程
ＰＶＰ（ポリビニルフェノール）を固形分濃度１０ｗｔ％でｎ−ヘキシルアルコール溶媒に溶解させた塗工液を、インクジェット法により上記絶縁性隔壁部内にパターン塗布した。その後、ホットプレートにて１００℃で５分乾燥後、ホットプレートにて２００℃で３０分乾燥させることにより、ゲート絶縁層を形成した。形成されたゲート絶縁層の膜厚は１μｍであった。
(4) Gate insulating layer forming step A coating solution prepared by dissolving PVP (polyvinylphenol) in an n-hexyl alcohol solvent at a solid content concentration of 10 wt% was applied in a pattern in the insulating partition wall by an ink jet method. Then, after drying at 100 degreeC for 5 minutes with a hotplate, it was made to dry at 200 degreeC for 30 minutes with a hotplate, and the gate insulating layer was formed. The film thickness of the formed gate insulating layer was 1 μm.
（５）ゲート電極・Ｓｃａｎ Ｌｉｎｅ形成工程
Ａｇナノコロイド溶液をインクジェット法により上記ゲート絶縁層および絶縁性隔壁部上にパターン塗布した。その後、ホットプレートにて１５０℃で３０分間乾燥させた。
(5) Step of forming gate electrode / scan line Ag nanocolloid solution was coated on the gate insulating layer and the insulating partition wall by an inkjet method. Then, it was dried at 150 ° C. for 30 minutes on a hot plate.
（６）評価
作製した有機半導体素子の有機半導体トランジスタのトランジスタ特性を測定した結果、トランジスタとして駆動していることが分かった。このとき、有機半導体トランジスタのＯＮ電流は１×１０−５Ａ、ＯＦＦ電流は５×１０−１２Ａであった。また、ゲート絶縁層および絶縁性隔壁部の耐電圧を測定した結果、２００Ｖを保持していることが確認された。
(6) Evaluation As a result of measuring the transistor characteristics of the organic semiconductor transistor of the produced organic semiconductor element, it was found that it was driven as a transistor. At this time, the ON current of the organic semiconductor transistor was 1 × 10 −5 A, and the OFF current was 5 × 10 −12 A. Moreover, as a result of measuring the withstand voltage of the gate insulating layer and the insulating partition, it was confirmed that 200V was maintained.
２．実施例２
本実施例においては、ボトムゲート型構造を有する有機半導体トランジスタを備える有機半導体素子を作製した。
2. Example 2
In this example, an organic semiconductor element including an organic semiconductor transistor having a bottom gate type structure was produced.
（１）ゲート電極・Ｓｃａｎ Ｌｉｎｅ形成工程
スパッタリング法により全面にＣｒが３００ｎｍ成膜された大きさ１５０ｍｍ×１５０ｍｍ×０．７ｍｍのガラス基板を用意した。上記基板上にフォトレジスト（ポジ）をスピンコートした。このときのスピンコートは、１８００ｒｐｍで１０ｓｅｃ保持させた。その後、基板を１００℃で１分乾燥させた後、５０ｍＪ／ｃｍ２でパターン露光した。
(1) Step of forming gate electrode / scan line A glass substrate having a size of 150 mm × 150 mm × 0.7 mm in which 300 nm of Cr was formed on the entire surface by a sputtering method was prepared. A photoresist (positive) was spin coated on the substrate. The spin coating at this time was held at 1800 rpm for 10 seconds. Thereafter, the substrate was dried at 100 ° C. for 1 minute, and then subjected to pattern exposure at 50 mJ / cm 2 .
次に、露光部分のレジスト現像を行い、その後、２００℃のオーブンで６０分乾燥させた。次いで、レジストのない部分のＣｒのエッチングを行い、ゲート電極およびＳｃａｎ Ｌｉｎｅとした。 Next, the resist development of the exposed part was performed, and then it was dried in an oven at 200 ° C. for 60 minutes. Next, Cr was etched in a portion without a resist to form a gate electrode and a scan line.
（２）絶縁性隔壁部形成工程
次に、上記基板上にフッ素樹脂をスクリーン印刷法にてパターニングした。パターニングした後、１５０℃オーブンにて３０ｍｉｎ乾燥させることにより絶縁性隔壁部を形成した。このとき、形成された絶縁性隔壁部の高さは、１．５μｍであった。なお、絶縁性隔壁部はゲート電極が形成された部位のみ開口するようにパターニングした。
(2) Insulating partition wall forming step Next, a fluororesin was patterned on the substrate by a screen printing method. After patterning, an insulating partition was formed by drying in an oven at 150 ° C. for 30 minutes. At this time, the height of the formed insulating partition wall portion was 1.5 μm. The insulating partition wall was patterned so as to open only the portion where the gate electrode was formed.
（３）ゲート絶縁層形成工程
ＰＶＰ(ポリビニルフェノール)を固形分濃度１０ｗｔ％でｎ−ヘキシルアルコール溶媒に溶解させた塗工液を、インクジェット法にて絶縁性隔壁部内にパターン塗布した。その後、ホットプレートにて１００℃で５分乾燥後、ホットプレートにて２００℃で３０分乾燥させた。形成されたゲート絶縁層の膜厚は１μｍであった。
(3) Gate insulating layer forming step A coating solution prepared by dissolving PVP (polyvinylphenol) in an n-hexyl alcohol solvent at a solid content concentration of 10 wt% was applied in a pattern in the insulating partition walls by an inkjet method. Then, after drying at 100 degreeC for 5 minutes with the hotplate, it was made to dry at 200 degreeC for 30 minutes with the hotplate. The film thickness of the formed gate insulating layer was 1 μm.
（４）ソース・ドレイン電極・Ｄａｔａ Ｌｉｎｅ形成工程)
スクリーン印刷法にてＡｇナノペーストをソースドレイン電極およびＤａｔａ Ｌｉｎｅ形状にパターニングした。パターニング後、オーブンにて２００度で３０分乾燥させることにより、ソース電極およびドレイン電極を形成した。
(4) Source / Drain Electrode / Data Line Formation Process)
The Ag nano paste was patterned into a source / drain electrode and a Data Line shape by a screen printing method. After patterning, the source electrode and the drain electrode were formed by drying in an oven at 200 degrees for 30 minutes.
（５）有機半導体層形成工程
有機半導体材料（ポリチオフェン）を固形分濃度０．２ｗｔ％でトリクロロベンゼン溶媒に溶解させ、インクジェット法にて上記絶縁性隔壁部内にパターン塗布し。その後、Ｎ２雰囲気下にてホットプレートを用いて２００℃で１０分乾燥させた。形成された有機半導体層の膜厚は０．１μｍであった。
(5) Organic Semiconductor Layer Formation Step An organic semiconductor material (polythiophene) is dissolved in a trichlorobenzene solvent at a solid content concentration of 0.2 wt%, and a pattern is applied in the insulating partition wall by an ink jet method. Then, it was dried at 200 ° C. for 10 minutes using a hot plate under an N 2 atmosphere. The film thickness of the formed organic semiconductor layer was 0.1 μm.
（６）評価
作製した有機半導体素子の有機半導体トランジスタのトランジスタ特性を測定した結果、トランジスタとして駆動していることが分かった。このとき、有機半導体トランジスタのＯＮ電流は８×１０−６Ａ、ＯＦＦ電流は２×１０−１２Ａであった。また、ゲート絶縁層および絶縁性隔壁部の耐電圧を測定した結果、２００Ｖを保持していることが確認された。
(6) Evaluation As a result of measuring the transistor characteristics of the organic semiconductor transistor of the produced organic semiconductor element, it was found that it was driven as a transistor. At this time, the ON current of the organic semiconductor transistor was 8 × 10 −6 A, and the OFF current was 2 × 10 −12 A. Moreover, as a result of measuring the withstand voltage of the gate insulating layer and the insulating partition, it was confirmed that 200V was maintained.
１ … 基板
２ … ソース電極
３ … ドレイン電極
４ … 絶縁性隔壁部
５ … 有機半導体層
６ … ゲート絶縁層
７ … ゲート電極
８ … パッシベーション層
９ … 画素電極
１０、１０’、１０’’、１１、１１’、１１’’ … 有機半導体素子
DESCRIPTION OF
Claims (14)
前記基板上に形成されたソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極上に形成され、絶縁性材料からなり、かつ、前記ソース電極および前記ドレイン電極によって構成されるチャネル領域上が開口部となるように形成された絶縁性隔壁部と、
前記絶縁性隔壁部の開口部内であり、かつ、前記ソース電極および前記ドレイン電極上に形成され、有機半導体材料からなる有機半導体層と、
前記有機半導体層上に形成され、絶縁性樹脂材料からなるゲート絶縁層と、
前記ゲート絶縁層上に形成されたゲート電極と、を有する有機半導体素子であって、
前記絶縁性隔壁部がアディティブ法により形成されたものであることを特徴とする、有機半導体素子。 A substrate,
A source electrode and a drain electrode formed on the substrate;
An insulating partition formed on the source electrode and the drain electrode, made of an insulating material, and formed so that an opening is formed on a channel region formed by the source electrode and the drain electrode;
An organic semiconductor layer that is in the opening of the insulating partition wall and is formed on the source electrode and the drain electrode and made of an organic semiconductor material;
A gate insulating layer formed on the organic semiconductor layer and made of an insulating resin material;
An organic semiconductor device having a gate electrode formed on the gate insulating layer,
The organic semiconductor element, wherein the insulating partition wall is formed by an additive method.
前記基板上に形成されたゲート電極と、
前記ゲート電極上に形成され、絶縁性材料からなり、かつ、開口部を備える絶縁性隔壁部と、
前記絶縁性隔壁部の開口部内であり、かつ、前記ゲート電極上に形成され、絶縁性樹脂材料からなるゲート絶縁層と、
前記ゲート絶縁層上に形成され、有機半導体材料からなる有機半導体層と、
前記有機半導体層上に形成されたソース電極およびドレイン電極と、を有する有機半導体素子であって、
前記絶縁性隔壁部がアディティブ法により形成されたものであることを特徴とする、有機半導体素子。 A substrate,
A gate electrode formed on the substrate;
An insulating partition formed on the gate electrode, made of an insulating material, and having an opening; and
A gate insulating layer that is in the opening of the insulating partition wall and is formed on the gate electrode and made of an insulating resin material;
An organic semiconductor layer formed on the gate insulating layer and made of an organic semiconductor material;
An organic semiconductor element having a source electrode and a drain electrode formed on the organic semiconductor layer,
The organic semiconductor element, wherein the insulating partition wall is formed by an additive method.
アディティブ法を用い、前記ソース・ドレイン電極形成工程において形成された前記ソース電極および前記ドレイン電極上に、前記ソース電極および前記ドレイン電極によって構成されるチャネル領域上が開口部となるように、絶縁性材料からなる絶縁性隔壁部を形成する絶縁性隔壁部形成工程と、
前記絶縁性隔壁部形成工程において形成された前記絶縁性隔壁部の開口部内であり、かつ、前記ソース電極および前記ドレイン電極上に、有機半導体材料からなる有機半導体層を形成する有機半導体層形成工程と、
前記有機半導体層形成工程において形成された前記有機半導体層上に、絶縁性樹脂材料からなるゲート絶縁層を形成するゲート絶縁層形成工程と、
前記ゲート絶縁層形成工程により形成された前記ゲート絶縁層上にゲート電極を形成するゲート電極形成工程と、を有することを特徴とする有機半導体素子の製造方法。 A source / drain electrode forming step of forming a source electrode and a drain electrode on the substrate using a substrate;
Using an additive method, an insulating property is formed on the source electrode and the drain electrode formed in the source / drain electrode forming step so that an opening is formed on a channel region formed by the source electrode and the drain electrode. An insulating partition wall forming step for forming an insulating partition wall made of a material;
An organic semiconductor layer forming step of forming an organic semiconductor layer made of an organic semiconductor material on the source electrode and the drain electrode in the opening of the insulating partition wall formed in the insulating partition wall forming step When,
A gate insulating layer forming step of forming a gate insulating layer made of an insulating resin material on the organic semiconductor layer formed in the organic semiconductor layer forming step;
And a gate electrode forming step of forming a gate electrode on the gate insulating layer formed by the gate insulating layer forming step.
アディティブ法を用い、前記ゲート電極形成工程において形成された前記ゲート電極上に、絶縁性材料からなり、かつ、開口部を備える絶縁性隔壁部を形成する絶縁性隔壁部形成工程と、
前記絶縁性隔壁部形成工程において形成された前記絶縁性隔壁部の開口部内であり、かつ、前記ゲート電極上に、絶縁性樹脂材料からなるゲート絶縁層を形成するゲート絶縁層形成工程と、
前記ゲート絶縁層形成工程において形成されたゲート絶縁層上に有機半導体材料からなる有機半導体層を形成する有機半導体層形成工程と、
前記有機半導体層形成工程により形成された前記有機半導体層上にソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、を有することを特徴とする、有機半導体素子の製造方法。 Using a substrate, and forming a gate electrode on the substrate; and
Using an additive method, an insulating partition wall forming step of forming an insulating partition wall made of an insulating material and having an opening on the gate electrode formed in the gate electrode forming step;
A gate insulating layer forming step in which a gate insulating layer made of an insulating resin material is formed on the gate electrode within the opening of the insulating partition formed in the insulating partition forming step;
An organic semiconductor layer forming step of forming an organic semiconductor layer made of an organic semiconductor material on the gate insulating layer formed in the gate insulating layer forming step;
And a source / drain electrode forming step of forming a source electrode and a drain electrode on the organic semiconductor layer formed by the organic semiconductor layer forming step.
前記基板上に形成されたソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極上に形成され、絶縁性材料からなり、かつ、前記ソース電極および前記ドレイン電極によって構成されるチャネル領域上が開口部となるように形成された絶縁性隔壁部と、
前記絶縁性隔壁部の開口部内であり、かつ、前記ソース電極および前記ドレイン電極上に形成され、有機半導体材料からなる有機半導体層と、
前記有機半導体層上に形成され、絶縁性樹脂材料からなるゲート絶縁層と、
前記ゲート絶縁層上に形成されたゲート電極と、を有する有機半導体素子であって、
前記絶縁性隔壁部が層間絶縁層を兼ねるように形成されていることを特徴とする有機半導体素子。 A substrate,
A source electrode and a drain electrode formed on the substrate;
An insulating partition formed on the source electrode and the drain electrode, made of an insulating material, and formed so that an opening is formed on a channel region formed by the source electrode and the drain electrode;
An organic semiconductor layer that is in the opening of the insulating partition wall and is formed on the source electrode and the drain electrode and made of an organic semiconductor material;
A gate insulating layer formed on the organic semiconductor layer and made of an insulating resin material;
An organic semiconductor device having a gate electrode formed on the gate insulating layer,
An organic semiconductor element, wherein the insulating partition wall portion is formed so as to also serve as an interlayer insulating layer.
前記基板上に形成されたゲート電極と、
前記ゲート電極上に形成され、絶縁性材料からなり、かつ、開口部を備える絶縁性隔壁部と、
前記絶縁性隔壁部の開口部内であり、かつ、前記ゲート電極上に形成され、絶縁性樹脂材料からなるゲート絶縁層と、
前記ゲート絶縁層上に形成され、有機半導体材料からなる有機半導体層と、
前記有機半導体層上に形成されたソース電極およびドレイン電極と、を有する有機半導体素子であって、
前記絶縁性隔壁部が層間絶縁層を兼ねるように形成されていることを特徴とする有機半導体素子。 A substrate,
A gate electrode formed on the substrate;
An insulating partition formed on the gate electrode, made of an insulating material, and having an opening; and
A gate insulating layer that is in the opening of the insulating partition wall and is formed on the gate electrode and made of an insulating resin material;
An organic semiconductor layer formed on the gate insulating layer and made of an organic semiconductor material;
An organic semiconductor element having a source electrode and a drain electrode formed on the organic semiconductor layer,
An organic semiconductor element, wherein the insulating partition wall portion is formed so as to also serve as an interlayer insulating layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007246248A JP2008109116A (en) | 2006-09-26 | 2007-09-21 | Organic semiconductor element, manufacturing method of the organic semiconductor element, organic transistor array and display |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006260765 | 2006-09-26 | ||
| JP2007246248A JP2008109116A (en) | 2006-09-26 | 2007-09-21 | Organic semiconductor element, manufacturing method of the organic semiconductor element, organic transistor array and display |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008109116A true JP2008109116A (en) | 2008-05-08 |
Family
ID=39442171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007246248A Pending JP2008109116A (en) | 2006-09-26 | 2007-09-21 | Organic semiconductor element, manufacturing method of the organic semiconductor element, organic transistor array and display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008109116A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010524217A (en) * | 2007-04-04 | 2010-07-15 | ケンブリッジ ディスプレイ テクノロジー リミテッド | Organic thin film transistor |
| JP2016213221A (en) * | 2015-04-30 | 2016-12-15 | 国立研究開発法人物質・材料研究機構 | Method for forming electrode wiring using metal foil, and manufacturing method of organic transistor using the same |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999048339A1 (en) * | 1998-03-17 | 1999-09-23 | Seiko Epson Corporation | Substrate for patterning thin film and surface treatment thereof |
| JP2005079598A (en) * | 2003-08-28 | 2005-03-24 | Samsung Electronics Co Ltd | Thin film transistor display board using organic semiconductor and method of manufacturing the same |
| JP2005142474A (en) * | 2003-11-10 | 2005-06-02 | Canon Inc | Field effect transistor and its manufacturing method |
| JP2005183782A (en) * | 2003-12-22 | 2005-07-07 | Sony Corp | Pattern formation method based on lift-off method |
| JP2005203751A (en) * | 2003-12-19 | 2005-07-28 | Semiconductor Energy Lab Co Ltd | Process for fabricating thin film integrated circuit device, and process for fabricating noncontact thin film integrated circuit device |
| WO2005069402A1 (en) * | 2004-01-14 | 2005-07-28 | Osram Opto Semiconductors Gmbh | Deposition of conducting polymers |
| JP2006093667A (en) * | 2004-08-23 | 2006-04-06 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor devices |
| JP2006114862A (en) * | 2004-10-15 | 2006-04-27 | Samsung Electronics Co Ltd | Thin-film transistor display panel utilizing organic semiconductor, and manufacturing method therefor |
| JP2006237402A (en) * | 2005-02-25 | 2006-09-07 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method for fabricating the same |
-
2007
- 2007-09-21 JP JP2007246248A patent/JP2008109116A/en active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999048339A1 (en) * | 1998-03-17 | 1999-09-23 | Seiko Epson Corporation | Substrate for patterning thin film and surface treatment thereof |
| JP2005079598A (en) * | 2003-08-28 | 2005-03-24 | Samsung Electronics Co Ltd | Thin film transistor display board using organic semiconductor and method of manufacturing the same |
| JP2005142474A (en) * | 2003-11-10 | 2005-06-02 | Canon Inc | Field effect transistor and its manufacturing method |
| JP2005203751A (en) * | 2003-12-19 | 2005-07-28 | Semiconductor Energy Lab Co Ltd | Process for fabricating thin film integrated circuit device, and process for fabricating noncontact thin film integrated circuit device |
| JP2005183782A (en) * | 2003-12-22 | 2005-07-07 | Sony Corp | Pattern formation method based on lift-off method |
| WO2005069402A1 (en) * | 2004-01-14 | 2005-07-28 | Osram Opto Semiconductors Gmbh | Deposition of conducting polymers |
| JP2007524235A (en) * | 2004-01-14 | 2007-08-23 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Conductive polymer deposition |
| JP2006093667A (en) * | 2004-08-23 | 2006-04-06 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor devices |
| JP2006114862A (en) * | 2004-10-15 | 2006-04-27 | Samsung Electronics Co Ltd | Thin-film transistor display panel utilizing organic semiconductor, and manufacturing method therefor |
| JP2006237402A (en) * | 2005-02-25 | 2006-09-07 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method for fabricating the same |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010524217A (en) * | 2007-04-04 | 2010-07-15 | ケンブリッジ ディスプレイ テクノロジー リミテッド | Organic thin film transistor |
| US8450142B2 (en) | 2007-04-04 | 2013-05-28 | Cambridge Display Technology Limited | Organic thin film transistors |
| JP2016213221A (en) * | 2015-04-30 | 2016-12-15 | 国立研究開発法人物質・材料研究機構 | Method for forming electrode wiring using metal foil, and manufacturing method of organic transistor using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5256676B2 (en) | Organic semiconductor device, organic semiconductor device manufacturing method, organic transistor array, and display | |
| US20100244015A1 (en) | Organic semiconductor device, manufacturing method of same, organic transistor array, and display | |
| CN101627464B (en) | Laminate structure and its manufacturing method | |
| JP5168845B2 (en) | LAMINATED STRUCTURE, ELECTRONIC DEVICE USING LAMINATED STRUCTURE, METHOD FOR MANUFACTURING THE SAME, ELECTRONIC DEVICE ARRAY, AND DISPLAY DEVICE | |
| JP5256583B2 (en) | Organic semiconductor device and method for manufacturing organic semiconductor device | |
| KR20170039306A (en) | Orthogonal patterning method | |
| JP2009087996A (en) | Organic semiconductor element and its manufacturing method, organic transistor array, and display | |
| JP5181587B2 (en) | Organic semiconductor device and manufacturing method thereof, organic transistor array, and display | |
| JP5181586B2 (en) | Organic semiconductor device, organic semiconductor device manufacturing method, organic transistor array, and display | |
| WO2016098860A1 (en) | Conductor composition ink, laminated wiring member, semiconductor element and electronic device, and method for producing laminated wiring member | |
| JP2008109116A (en) | Organic semiconductor element, manufacturing method of the organic semiconductor element, organic transistor array and display | |
| JP5200377B2 (en) | Organic semiconductor device | |
| JP5870502B2 (en) | Organic semiconductor device and manufacturing method thereof | |
| JP2007318025A (en) | Organic semiconductor element and manufacturing method thereof element | |
| JP5205894B2 (en) | Organic semiconductor device, organic semiconductor device manufacturing method, organic transistor array, and display | |
| JP2015233044A (en) | Organic semiconductor element manufacturing method and organic semiconductor element | |
| JP5103982B2 (en) | Method for manufacturing organic semiconductor element | |
| JP5098270B2 (en) | Method for manufacturing organic semiconductor element | |
| JP6160361B2 (en) | Organic semiconductor device and manufacturing method thereof | |
| JP2016001689A (en) | Organic semiconductor element | |
| JP6277625B2 (en) | Organic semiconductor device and manufacturing method thereof | |
| JP6435651B2 (en) | Organic semiconductor device | |
| WO2010010609A1 (en) | Method for forming contact hole, and circuit board | |
| JP5532669B2 (en) | Organic semiconductor device and manufacturing method thereof | |
| JP2016018854A (en) | Organic semiconductor element manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100611 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121009 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121217 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130326 |