JP2012205043A - 差動増幅器及びアナログ/デジタル変換器 - Google Patents
差動増幅器及びアナログ/デジタル変換器 Download PDFInfo
- Publication number
- JP2012205043A JP2012205043A JP2011067226A JP2011067226A JP2012205043A JP 2012205043 A JP2012205043 A JP 2012205043A JP 2011067226 A JP2011067226 A JP 2011067226A JP 2011067226 A JP2011067226 A JP 2011067226A JP 2012205043 A JP2012205043 A JP 2012205043A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- differential amplifier
- changeover switch
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45192—Folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45644—Indexing scheme relating to differential amplifiers the LC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45652—Indexing scheme relating to differential amplifiers the LC comprising one or more further dif amp stages, either identical to the dif amp or not, in cascade
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/142—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the reference generators for the steps being arranged in a common two-dimensional array
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
- H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
- H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】差動増幅器16は、入力信号が入力される入力端子27,28と、前記入力信号が増幅された出力信号を出力する出力端子25,26と、を備える差動増幅器16であって、前記入力信号を増幅し前記出力信号を生成する増幅部21と、前記増幅部21と電源端子との間に接続され、第1導電型トランジスタT34,T35と、前記第1導電型トランジスタT34,T35のゲート端子をドレイン端子に接続するかまたは前記出力端子25,26に接続するかを切り替える切り替えスイッチ22と、を有する負荷回路23と、前記切り替えスイッチ22のオフリーク電流を低減するキャンセル電流を生成するリークキャンセルスイッチ30と、を備える。
【選択図】図4
Description
以下に、第1実施形態に係るアナログ/デジタル変換器1について図面を参照しながら説明する。以下の説明では、アナログ信号をデジタル信号の上位2ビットに変換した後に、デジタル信号の下位2ビットに変換する計4ビットのサブレンジング型アナログ/デジタル変換器1を例に説明するが、本実施形態の具体的な形態についてはこれに限られるものではない。
増幅手段13は、差動増幅器15の出力を増幅する補間増幅器18を有している。
なお、2段増幅器17の代わりに3個以上の差動増幅器を直接接続したn段増幅器(nは3以上の整数)を用いてもよい。
前段の差動増幅器15は、一対の第1導電型トランジスタT11,T12を有している。本実施形態では、第1導電型をNチャネル型、第2導電型をPチャネル型とするが、第1導電型をPチャネル型、第2導電型をNチャネル型としてもよい。
後段の差動増幅器16は、前段の差動増幅器15からの出力信号が入力信号として入力される正相及び逆相入力端子27,28と、入力信号が増幅された出力信号を出力する正相及び逆相出力端子25,26を備える。差動増幅器16は、差動の入力信号を増幅し出力信号を生成する増幅部21と、増幅部21とグランドとの間に接続されPチャネル型のトランジスタT34,T35を有する負荷回路23と、負荷回路23が有する替えスイッチ22のオフリーク電流を低減するキャンセル電流を生成するリークキャンセルスイッチ30と、を備える。
トランジスタT31は、ドレイン端子がVcc接続され、ゲート端子に所定のバイアス電圧が印加されている。トランジスタT31は電流源として動作する。
容量素子C1は、一端がトランジスタT34のゲート端子に接続し、他端が正相出力端子26に接続している。
容量素子C2は、一端がトランジスタT35のゲート端子に接続し、他端が逆相出力端子25に接続している。
トランジスタT38は、ソース端子が容量素子C1の一端に接続され、ドレイン端子が容量素子C1の他端に接続されている。トランジスタT38のゲート端子はグランドに接続されており、トランジスタT38は常に開放(オフ)状態となっている。トランジスタT38は、切り替えスイッチ22であるトランジスタT36と同程度かあるいはそれ以上にオフリーク電流が流れやすくなっている。これは、例えばトランジスタT38のゲート長をトランジスタT36より小さくし、ゲート幅を大きくすればよい。これにより、トランジスタT38に流れるオフリーク電流がトランジスタT36に流れるオフリーク電流より大きくなる。
下位ビット側の2段増幅器17は、クロック信号の立ち下がりから所定時間t1経過後、クロック信号の立ち上がりまでの間、比較モードとして動作する。下位ビット側の2段増幅器17は、比較モードとして動作する場合、サンプルホールド手段2でホールドしているアナログ信号の電圧と参照電圧との電圧差を増幅する。下位ビット側の2段増幅器17は、クロック信号の立ち上がりから、クロック信号の立ち下がりから所定時間t1経過後までの間、リセットモードとして動作する。2段増幅器17の動作の詳細については後述する。
Vout=Gr・Vos
となる。比較モード時の出力電圧Voutは、
Vout=Gc・Vin
となることから、
Gr・Vos=Gc・Vin
となり、
Vin=Vos・Gr/Gc
となる。
差動増幅器16eの増幅部21のトランジスタT32,T33のトランスコンダクタンスをgm1、負荷回路23のトランジスタT34,T35のトランスコンダクタンスをgm2、負荷回路23の負荷容量をC、比較モードの期間をtとすると、リセットモード時の利得Grは、
Gr=gm1/gm2
と表される。
Gc=(gm1+gm2)/C・t
と表せることから、入力換算オフセットは、
Vin=Vos・C/(gm2+gm2/gm1)・t)
と表せることになる。
Vin=Vos・C/(gm2・t)
となることから、容量素子C5,C6を設けることで、gm2・gm1の分オフセット圧縮の効果が増大したことになる。
2 サンプルホールド手段
3 参照電圧生成手段
4 比較手段
5 論理処理手段
6 ホールド信号線
7,8 上位ビット側参照電圧信号線
9,10 下位ビット側参照電圧信号線
11 上位ビット側比較手段
12 下位ビット側比較手段
13 増幅手段
14 比較保持手段
15,16 差動増幅器
21 増幅部
22 切り替えスイッチ
23 負荷回路
24 振幅制限手段
30 リークキャンセルスイッチ
Claims (5)
- 入力信号が入力される入力端子と、前記入力信号が増幅された出力信号を出力する出力端子と、を備える差動増幅器であって、
前記入力信号を増幅し前記出力信号を生成する増幅部と、
前記増幅部と電源端子との間に接続され、第1導電型トランジスタと、前記第1導電型トランジスタのゲート端子をドレイン端子に接続するかまたは前記出力端子に接続するかを切り替える切り替えスイッチと、を有する負荷回路と、
前記切り替えスイッチのオフリーク電流を低減するキャンセル電流を生成するリークキャンセルスイッチと、
を備える差動増幅器。 - 前記切り替えスイッチは、一端が前記ゲート端子に、他端が前記ドレイン端子に接続されており、
前記負荷回路は、
前記出力端子と前記ゲート端子との間に設けられた容量素子を有し、
前記切り替えスイッチを短絡することで、前記ゲート端子を前記ドレイン端子に接続し、前記切り替えスイッチを開放することで、前記ゲート端子を前記出力端子に接続するか切り替え、
前記リークキャンセルスイッチは、
開放された状態で一端が前記容量素子の一端に接続され、他端が前記容量素子の他端に接続されており、前記第1導電型トランジスタの前記ゲート端子に前記リークキャンセルスイッチのオフリーク電流を前記キャンセル電流として入力することで、前記切り替えスイッチのオフリーク電流を低減する請求項1に記載の差動増幅器。 - 前記キャンセル電流の大きさは、前記切り替えスイッチのオフリーク電流の大きさ以上である請求項1又は請求項2に記載の差動増幅器。
- 入力信号が入力される入力端子と、前記入力信号が増幅された出力信号を出力する出力端子と、を備える差動増幅器であって、
正相の前記入力信号を増幅し、逆相の前記出力信号を生成する第1の増幅部と、
逆走の前記入力信号を増幅し、正相の前記出力信号を生成する第2の増幅部と、
前記第1の増幅部と電源端子との間に接続される第1のトランジスタと、
前記第1のトランジスタのゲート端子と前記正相の出力端子との間に設けられた第1の容量素子と、
短絡することで前記第1のトランジスタのゲート端子と前記第1のトランジスタの前記ソース端子またはドレイン端子とを接続し、開放することで前記第1のトランジスタのゲート端子と前記正相の出力端子とを接続する第1の切り替えスイッチと、
前記第2の増幅部と電源端子との間に接続される第2のトランジスタと、
前記第2のトランジスタのゲート端子と前記逆相の出力端子との間に設けられた第2の容量素子と、
短絡することで前記第2のトランジスタのゲート端子と前記第2のトランジスタの前記ソース端子またはドレイン端子とを接続し、開放することで前記第2のトランジスタのゲート端子と前記逆相の出力端子とを接続する第2の切り替えスイッチと、
を備える負荷回路と、
開放された状態で一端が前記第1の容量素子の一端に、他端が前記第1の容量素子の他端に接続された第1のキャンセルスイッチと、
開放された状態で一端が前記第2の容量素子の一端に、他端が前記第2の容量素子の他端に接続された第2のキャンセルスイッチと、
を備える差動増幅器。 - アナログ信号の電圧と複数の異なる参照電圧との差を、それぞれ増幅してデジタル信号に変換する複数の増幅器を備え、
前記各増幅器は、
入力信号が入力される入力端子と、
前記入力信号が増幅された出力信号を出力する出力端子と、
前記入力信号を増幅し前記出力信号を生成する増幅部と、
第1導電型トランジスタと、前記第1導電型のトランジスタのゲート端子をソース端子またはドレイン端子に接続するかまたは前記出力端子に接続するかを切り替える切り替えスイッチとを有し、前記増幅部と電源端子との間に接続される負荷回路と、
前記切り替えスイッチのオフリーク電流を低減するキャンセル電流を生成するリークキャンセルスイッチと、
を備えるアナログ/デジタル変換器。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011067226A JP2012205043A (ja) | 2011-03-25 | 2011-03-25 | 差動増幅器及びアナログ/デジタル変換器 |
KR1020120021029A KR101920936B1 (ko) | 2011-03-25 | 2012-02-29 | 차동 증폭기 및 아날로그/디지털 변환기 |
US13/410,906 US8525718B2 (en) | 2011-03-25 | 2012-03-02 | Differential amplifier and analog/digital converter |
CN201210078277.7A CN102694515B (zh) | 2011-03-25 | 2012-03-22 | 差分放大器和模数转换器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011067226A JP2012205043A (ja) | 2011-03-25 | 2011-03-25 | 差動増幅器及びアナログ/デジタル変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012205043A true JP2012205043A (ja) | 2012-10-22 |
JP2012205043A5 JP2012205043A5 (ja) | 2014-04-10 |
Family
ID=46859818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011067226A Pending JP2012205043A (ja) | 2011-03-25 | 2011-03-25 | 差動増幅器及びアナログ/デジタル変換器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8525718B2 (ja) |
JP (1) | JP2012205043A (ja) |
KR (1) | KR101920936B1 (ja) |
CN (1) | CN102694515B (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02142214A (ja) * | 1988-11-24 | 1990-05-31 | Nippon Motoroola Kk | オフセット電圧を補償したラッチングコンパレータ |
JP2002344251A (ja) * | 2001-05-22 | 2002-11-29 | Oki Electric Ind Co Ltd | オフリーク電流キャンセル回路 |
JP2008219527A (ja) * | 2007-03-05 | 2008-09-18 | Fujitsu Ltd | アナログスイッチ |
JP2012074995A (ja) * | 2010-09-29 | 2012-04-12 | Asahi Kasei Electronics Co Ltd | スイッチ回路 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3413664B2 (ja) * | 1993-08-12 | 2003-06-03 | ソニー株式会社 | 電荷転送装置 |
US6542722B1 (en) * | 1998-10-21 | 2003-04-01 | Parkervision, Inc. | Method and system for frequency up-conversion with variety of transmitter configurations |
US6530068B1 (en) * | 1999-08-03 | 2003-03-04 | Advanced Micro Devices, Inc. | Device modeling and characterization structure with multiplexed pads |
US6570523B1 (en) * | 2002-02-13 | 2003-05-27 | Intersil Americas Inc. | Analog to digital converter using subranging and interpolation |
US6812786B2 (en) * | 2002-04-11 | 2004-11-02 | Andrew Corporation | Zero-bias bypass switching circuit using mismatched 90 degrees hybrid |
JP3932983B2 (ja) * | 2002-05-31 | 2007-06-20 | ソニー株式会社 | 差動増幅器及び同差動増幅器を具備する2段増幅器並びに同2段増幅器を具備するアナログ/ディジタル変換器 |
JP2004312556A (ja) * | 2003-04-09 | 2004-11-04 | Sony Corp | 差動増幅器及び同差動増幅器を具備する2段増幅器並びに同2段増幅器を具備するアナログ/ディジタル変換器 |
EP1511174B1 (en) * | 2003-08-29 | 2007-06-13 | Texas Instruments Incorporated | Charge pump phase locked loop with improved power supply rejection |
JP3968529B2 (ja) * | 2004-04-21 | 2007-08-29 | ソニー株式会社 | 差動増幅器、2段増幅器、及びアナログ/ディジタル変換器 |
JP2006254419A (ja) | 2005-02-08 | 2006-09-21 | Sony Corp | 差動増幅器、2段増幅器、及びアナログ/ディジタル変換器 |
KR100833624B1 (ko) * | 2007-03-26 | 2008-05-30 | 삼성전자주식회사 | 싱글 엔디드 2단 증폭기를 이용한 ab급 전차동 증폭기 및증폭 방법 |
-
2011
- 2011-03-25 JP JP2011067226A patent/JP2012205043A/ja active Pending
-
2012
- 2012-02-29 KR KR1020120021029A patent/KR101920936B1/ko active IP Right Grant
- 2012-03-02 US US13/410,906 patent/US8525718B2/en active Active
- 2012-03-22 CN CN201210078277.7A patent/CN102694515B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02142214A (ja) * | 1988-11-24 | 1990-05-31 | Nippon Motoroola Kk | オフセット電圧を補償したラッチングコンパレータ |
JP2002344251A (ja) * | 2001-05-22 | 2002-11-29 | Oki Electric Ind Co Ltd | オフリーク電流キャンセル回路 |
JP2008219527A (ja) * | 2007-03-05 | 2008-09-18 | Fujitsu Ltd | アナログスイッチ |
JP2012074995A (ja) * | 2010-09-29 | 2012-04-12 | Asahi Kasei Electronics Co Ltd | スイッチ回路 |
Also Published As
Publication number | Publication date |
---|---|
CN102694515B (zh) | 2017-03-01 |
US20120242525A1 (en) | 2012-09-27 |
US8525718B2 (en) | 2013-09-03 |
KR20120108935A (ko) | 2012-10-05 |
KR101920936B1 (ko) | 2018-11-21 |
CN102694515A (zh) | 2012-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9973198B2 (en) | Telescopic amplifier with improved common mode settling | |
US7154294B2 (en) | Comparators capable of output offset calibration | |
US8130130B2 (en) | Comparison circuit and analog-to-digital conversion device | |
US7649486B2 (en) | Flash A/D converter | |
US9564855B2 (en) | Apparatus and system for rail-to-rail amplifier | |
US20060255859A1 (en) | Method and apparatus for improved clock preamplifier with low jitter | |
JP4255733B2 (ja) | コンパレータ、差動増幅器、2段増幅器及びアナログ/ディジタル変換器 | |
JP3597812B2 (ja) | 擬似差動増幅回路及び擬似差動増幅回路を使用したa/d変換器 | |
Baschirotto | A low-voltage sample-and-hold circuit in standard CMOS technology operating at 40 Ms/s | |
CN116232331A (zh) | 一种应用于高精度Sigma-Delta ADC的带动态误差消除积分器 | |
Cao et al. | An operational amplifier assisted input buffer and an improved bootstrapped switch for high-speed and high-resolution ADCs | |
KR101106424B1 (ko) | 차동 증폭기, 2단 증폭기, 및 아날로그/ 디지털 변환기 | |
JP2005268895A (ja) | スイッチ回路 | |
JP2011166278A (ja) | 差動増幅回路、2段増幅回路およびそれらを用いたa/d変換回路 | |
Megawer et al. | An adaptive slew rate and dead zone ring amplifier | |
Chandrashekar et al. | A 20-MS/s to 40-MS/s reconfigurable pipeline ADC implemented with parallel OTA scaling | |
JP4391502B2 (ja) | 差動増幅器、2段増幅器及びアナログ/ディジタル変換器 | |
CN111030613B (zh) | 射频信号处理电路和射频前端单元 | |
JP2012205043A (ja) | 差動増幅器及びアナログ/デジタル変換器 | |
JP2012114610A (ja) | 電子回路 | |
JP3968529B2 (ja) | 差動増幅器、2段増幅器、及びアナログ/ディジタル変換器 | |
US20070164888A1 (en) | Robust reference generation circuit for A/D converter | |
Ruscio et al. | Reconfigurable low voltage inverter-based sample-and-hold amplifier | |
JP2006254419A (ja) | 差動増幅器、2段増幅器、及びアナログ/ディジタル変換器 | |
Ferri et al. | Low‐voltage rail‐to‐rail switched buffer topologies |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140225 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140909 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150303 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150707 |