CN111030613B - 射频信号处理电路和射频前端单元 - Google Patents

Abstract

本申请实施例公开了一种射频信号处理电路和射频前端单元，所述射频信号处理电路包括：电压转换电路、开关电路和射频功率放大电路；其中，所述电压转换电路，用于将输入的使能信号的电压转换为第一正电压或第一负电压；并根据所述第一正电压控制所述开关电路导通，或者根据所述第一负电压控制所述开关电路不导通；其中，所述第一正电压与所述第一负电压的相位相反；所述开关电路，用于当所述开关电路导通时，控制所述射频功率放大电路不处于工作状态，当所述开关电路不导通时，控制所述射频功率放大电路处于所述工作状态；所述射频功率放大电路，用于对输入至所述射频功率放大电路的射频信号进行放大后输出。

Description

射频信号处理电路和射频前端单元

技术领域

本申请涉及射频领域，尤其涉及一种射频信号处理电路和射频前端单元。

背景技术

在无线通信***中，射频功率放大电路是射频前端发射通路的重要组成部分，同时在电路***中，射频功率放大电路的功耗对电子设备的电池寿命有着极大的影响。因此，在无线通信***中，如何降低射频功率放大电路的功耗已成为需要解决的技术问题。

发明内容

本申请实施例提供一种射频信号和射频前端电路，能够降低在无线通信***中射频功率放大电路的功耗。

为达到上述目的，本申请实施例的技术方案是这样实现的：

第一方面，本申请实施例提供一种射频信号处理电路，射频信号处理电路包括：电压转换电路、开关电路和射频功率放大电路；其中，

电压转换电路，用于将输入的使能信号的电压转换为第一正电压或第一负电压；并根据第一正电压控制所述开关电路导通，或者根据第一负电压控制开关电路不导通；其中，第一正电压与第一负电压的相位相反；

开关电路，用于当开关电路导通时，控制射频功率放大电路不处于工作状态，当开关电路不导通时，控制射频功率放大电路处于工作状态；

射频功率放大电路，用于对输入至射频功率放大电路的射频信号进行放大后输出。

在一些实施例中，电压转换电路包括：电平移位电路和电压产生电路；其中，

电平移位电路，用于将输入的使能信号的电压转换为第二正电压，或者第二负电压，其中，第二正电压与第二负电压的相位相反；

电压产生电路，用于将电平移位电路输出的所述第二正电压转换为第一正电压，或者将电平移位电路输出的第二负电压转换为第一负电压，其中，第一正电压的幅值小于第二正电压的幅值。

在一些实施例中，当使能信号的电压为第一电压值时，电平移位电路输出第二正电压；

当使能信号的电压为第二电压值时，所述电平移位电路输出第二负电压。

在一些实施例中，电压产生电路包括：第一支路、第二支路、分压电路和电容电路；其中，

第一支路的输入端分别与电压输入端和电容电路的输入端相连，第一支路的输出端分别与分压电路的输入端和电压输出端相连，第二支路的输入端与电压输入端相连，第二支路的输出端分别与分压电路的输入端和电压输出端相连，分压电路的输出端分别与电容电路的输出端和地相连；

其中，电压输入端与电平移位电路的输出端相连；电压输出端与开关电路的输入端相连。

在一些实施例中，第一支路包括：第一晶体管和第二晶体管；

第二支路包括第三晶体管和第四晶体管；

分压电路包括第一电阻；

电容电路包括第一电容和第二电容。

在一些实施例中，第一晶体管的第一极分别与电压输入端和第一电容的第一端相连，第一晶体管的第三极分别与第一晶体管的第二极和第二晶体管的第一极相连；

第二晶体管的第三极分别与第二晶体管的第二极、电压输出端、第一电容的第二端和第一电阻的第一端相连；

第一电容的第二端还与第二电容的第一端和所述电压输出端相连，第二电容的第二端与地相连；

第三晶体管的第一极分别与电压输入端、所述第一电容的第一端和第三晶体管的第二极相连，第三晶体管的第三极与第四晶体管的第一极相连；

第四晶体管的第一极还与第四晶体管的第二极相连，第四晶体管的第三极与第一电阻的第一端、电压输出端和所述第一电容的第二端相连，第一电阻的第二端和地相连。

在一些实施例中，射频功率放大电路包括：偏置电路、电源电路和放大电路，其中，

放大电路的输入端分别与偏置电路的输出端、电源电路的输出端和射频信号的输入端相连，放大电路的输出端与射频信号的输出端相连，偏置电路与开关电路的输出端相连；

和/或，开关电路包括晶体管、滤波电路和电阻电路。

在一些实施例中，偏置电路包括第一偏置电路和第二偏置电路，放大电路包括第五晶体管和第六晶体管。

在一些实施例中，第一偏置电路包括电流电路和七晶体管，滤波电路包括第二电阻和第三电容，电阻电路包括第三电阻，晶体管包括第八晶体管；其中，

第二电阻的第一端与电压转换电路的输出端相连，第二电阻的第二端分别与第三电容的第一端和第三电阻的第一端相连，第三电容的第二端与地相连；

第五晶体管的第一极与地连接，第五晶体管的第二极分别与所述电流电路的输出端、第七晶体管的第二极和第八晶体管的第三极、射频信号的输入端相连，第五晶体管的第三极与第六晶体管的第一极相连；

第七晶体管的第一极与地相连，七晶体管的第三极分别与电流电路的输出端和七晶体管的第二极相连；

第八晶体管的第二极与第三电阻的第一端相连，第八晶体管的第一极与地相连；

第六晶体管的第二极与第二偏置电路的输出端相连，第六晶体管的第三极分别与电源电路的输出端和射频信号的输出端相连。

第二方面，本申请实施例提供一种射频前端单元，射频前端单元包括本申请任一实施例所提供的射频信号处理电路。

上述实施例所提供的射频信号处理电路，射频信号处理电路包括：电压转换电路、开关电路和射频功率放大电路；其中，电压转换电路，用于将输入的使能信号的电压转换为第一正电压或第一负电压；并根据第一正电压控制所述开关电路导通，或者根据所述第一负电压控制所述开关电路不导通；其中，第一正电压与第一负电压的相位相反；开关电路，用于当开关电路导通时，控制射频功率放大电路不处于工作状态，当开关电路不导通时，控制所述射频功率放大电路处于工作状态；射频功率放大电路，用于对输入至射频功率放大电路的射频信号进行放大后输出。如此，通过电压转换电路将使能信号的电压转换为第一正电压或者第一负电压，并通过第一正电压控制开关电路导通，或者通过负向电压控制开关电路不导通，从而解决输入的射频信号摆幅过大时，导致开关电路短暂导通，使得射频功率放大电路不处于工作状态的问题，从而提高使能信号控制开关电路导通状态的准确性，进而提高射频功率放大电路切换工作状态的准确性。因此，在无线通信***中，收发信道处于待机状态时，利用上述射频信号处理电路可以快速关断射频功率放大电路，从而达到降低射频功率放大电路功耗的目的，同时采用开关电路控制射频功率放大电路，能不影响射频功率放大电路正常工作，并且降低了芯片面积和成本。

附图说明

图1为现有技术提供的一种射频信号处理电路的组成结构示意图；

图2为本申请一实施例中射频信号处理电路的组成结构示意图；

图3为本申请一实施例中电压转换电路的组成结构示意图；

图4为本申请一实施例中电压产生电路的组成结构示意图；

图5为本申请一实施例中电压产生电路的电子器件组成结构示意图；

图6为本申请一实施例中射频功率放大电路的组成结构示意图；

图7为本申请一实施例中开关电路的组成结构示意图；

图8为本申请一实施例中射频信号处理电路的电子器件组成结构示意图；

图9为本申请一实施例中电压转换电路的信号波形示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对申请的具体技术方案做进一步详细描述。以下实施例用于说明本申请，但不用来限制本申请的范围。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。

由于无线通信***通常采用时分双工模式，其信号的发射与接收并不连续。因此，在收发信道处于待机状态时，可以通过控制开关来关断或者开启射频功率放大电路，来实现降低***功耗的目的。

一般来说，控制射频功率放大电路是否处于工作状态的方式有两种：一种是控制功率放大器的供电电源，另一种是控制功率放大器的偏置。其中，采用控制功率放大器的供电电源来控制射频功率放大电路工作状态的方法存在以下缺陷：一方面无法满足***对高速切换的时序要求，另一方面会占用较多的芯片资源。然而，采用控制功率放大器的偏置来控制射频功率放大电路工作状态的方法能克服上述缺陷，并且设计更易实现，以及切换速度很快，满足高速切换的时序要求，同时电路也不会占用较多的面积和功耗。

在本申请实施例中，射频放大电路采用单端输入输出的共源共栅结构，在实际应用中，可以扩展到其它结构的射频放大电路，如多端输入输出的差分结构等，这属于本申请技术方案的简单扩展，也在本申请的保护范围之内。

图1为现有技术提供的一种射频信号处理电路，请参见图1，在射频信号处理电路中，第五晶体管M1和第六晶体管M2组成的共源共栅结构的射频功率放大电路。模拟电路供电电压VBAT、偏置电流Ibias和第七晶体M0组成基本的电流镜结构，采用基本电流镜结构作为偏置电路，与第五晶体管M1的第二极相连，为第五晶体管M1的提供偏置电压，其中，第七晶体M0将偏置电流Ibias转换为第五晶体管M1的偏置电压，从而控制第五晶体管M1的电流，进而使得第六晶体管M2的第三极的电流与偏置电流Ibias成比例。因此，采用电流镜结构使得射频功率放大电路的输出电流不受外界因素的影响，例如不受电源电压、温度和工艺的影响，仅与偏置电流Ibias相关。

第八晶体管M3作为开关电路，用于控制射频功率放大电路的工作状态，其中，第八晶体管M3的第三极与偏置电路与第五晶体管M1的第二极之间的节点相连，第八晶体管M3的第一极与地相连，第八晶体管M3的第二极通过一个反相器INV与使能信号输入端相连。这里，使能信号输入端输入的使能信号EN的电压通常在+1.8伏～0伏，如此，当EN＝0伏时，经过反相器INV后，输入第八晶体管M3的第二极的电压为+1.8伏，第八晶体管M3导通，将第五晶体管M1的第二极短接到地，使得射频功率放大电路不处于工作状态。当EN＝+1.8V时，经过反相器INV后，输入第八晶体管M3的第二极的电压为0伏，第八晶体管M3不导通，使得射频功率放大电路处于工作状态。

然而，第五晶体管M1的第二极还与射频信号的输入端相连，若射频信号的输入端RFIN输入的信号摆幅较大，可能会将第八晶体管M3的第三极的电压变为负电压，从而即使第八晶体管M3的第二极为0伏，第八晶体管M3仍会短暂导通，使得射频功率放大电路不处于工作状态，导致通过使能信号不能正常控制开关电路导通状态，进而无法正确进行射频功率放大电路工作状态的切换，影响无线通信***的通信性能。

在这里需要说明的是，射频功率放大电路处于工作状态是指将输入射频功率放大电路的射频信号进行放大。第一晶体管M4、第二晶体管M5、第三晶体管M6第四晶体管M7、第五晶体管M1、第六晶体管M2、第七晶体M0和第八晶体管M3，可以采用任意类型的对称型晶体管，在本申请实施例中，具体以晶体管为MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管)进行说明，然而采用其它对称型晶体管替换MOSFET的技术方案同样在本申请所保护的范围之内。此外，当晶体管采用MOSFET时，晶体管的第一极为MOSFET的源极，晶体管的第二极为MOSFETT的栅极，晶体管的第三极为MOSFET的漏极。

本申请实施例一方面，提供一种射频信号处理电路，图2为射频信号处理电路的组成结构示意图，请参阅图2，射频信号处理电路包括：电压转换电路11、开关电路12和射频功率放大电路13。

其中，电压转换电路11，用于将输入的使能信号的电压转换为第一正电压或第一负电压；并根据第一正电压控制开关电路12导通，或者根据第一负电压控制开关电路12不导通；其中，第一正电压与第一负电压的相位相反。

这里，电压转换电路11的输入端与使能信号的输入端相连。电压转换电路11将从使能信号的输入端输入的使能信号EN的电压转换成第一正电压或第一负电压，其中，第一正电压与第一负电压的相位相反，第一正电压和第一负电压的幅值可以相同，也可以不同。并且，所述电压转换电路11的输出端与开关电路12的输入端相连，所述电压转换电路11根据第一正电压控制开关电路12导通，或者根据第一负电压控制开关电路12不导通。

其中，开关电路12，用于当开关电路12导通时，控制射频功率放大电路13不处于工作状态，当开关电路12不导通时，控制射频功率放大电路13处于所述工作状态。

这里，开关电路12的输出端与射频功率放大电路13的输入端相连。开关电路12控制射频功率放大电路13是否处于工作状态，具体地，当开关电路12导通时，控制射频功率放大电路13不处于工作状态，当开关电路12不导通时，控制所述射频功率放大电路13处于工作状态。

其中，射频功率放大电路13，用于对输入至射频功率放大电路13的射频信号进行放大后输出。

这里，射频功率放大电路13的输入端还与射频信号的输入端相连，射频功率放大电路13的输出端与射频信号的输出端相连。射频功率放大电路13将从射频信号的输入端输入的射频信号进行放大并输出至射频信号的输出端。

在上述实施例中，通过电压转换电路11将使能信号的电压转换为第一正电压或者第一负电压，并通过第一正电压控制开关电路12导通，或者通过负向电压控制开关电路12不导通，从而解决输入的射频信号摆幅过大时，导致开关电路12短暂导通，使得射频功率放大电路13不处于工作状态的问题，从而提高使能信号控制开关电路12导通状态的准确性，进而提高射频功率放大电路13切换工作状态的准确性。因此，在无线通信***中，收发信道处于待机状态时，利用上述射频信号处理电路可以快速关断射频功率放大电路13，从而达到降低射频功率放大电路功耗的目的，同时采用开关电路12控制射频功率放大电路13，能不影响射频功率放大电路13正常工作，并且降低了芯片面积和成本。

图3为本申请一实施例中电压转换电路的组成结构示意图，请参见图3，在一些实施例中，电压转换电路11包括：电平移位电路111和电压产生电路112。

其中，电平移位电路111，用于将输入的使能信号的电压转换为第二正电压，或者第二负电压，其中，第二正电压与第二负电压的相位相反。

这里，电平移位电路111的输入端与使能信号的输入端相连。电平移位电路111将从使能信号的输入端输入的使能信号EN的电压转换成第二正电压，或者第二负电压，其中，第二正电压与第二负电压的相位相反，第二正电压和第二负电压的幅值可以相同，也可以不同。

需要说明的是，在实际应用中，所述电平移位电路111输出的第二正电压和第二负电压的幅值，与构成射频信号处理电路的放大芯片中射频开关使用的电压有关。

具体地，当使能信号EN的电压为第一电压值时，电平移位电路输出第二正电压；当使能信号EN的电压为第二电压值时，电平移位电路输出第二负电压。

其中，电压产生电路112，用于将电平移位电路111输出的第二正电压转换为第一正电压，或者将电平移位电路输出的第二负电压转换为第一负电压，其中，第一正电压的幅值小于第二正电压的幅值。

这里，电压产生电路112的输入端与电平移位电路111的输出端相连。电压产生电路112将电平移位电路111输出的第二正电压转换为第一正电压，或者将电平移位电路输出的第二负电压转换为第一负电压，其中，第一正电压的幅值小于第二正电压的幅值。

在上述实施例中，由于射频功率放大电路工作时，开关电路12中晶体管的漏极电压为一个阈值电压加上一个过驱动电压，当采用第二负电压控制开关电路12时，可能会使开关电路12中晶体管的栅漏极的电压超过晶体管的耐压。因此，电压产生电路112的输入端与电平移位电路111的输出端相连，通过电压产生电路112将电平移位电路111输出的第一正电压或第一负电压的幅值减小，从而当采用第一正电压和第一负电压控制开关电路12时，开关电路12中晶体管的栅漏极的电压不超过晶体管的耐压。

图4为本申请一实施例中电压产生电路的组成结构示意图，请参见图4，在一些实施例中，电压产生电路112包括：第一支路21、第二支路22、分压电路23和电容电路24。

其中，第一支路21的输入端分别与电压输入端和电容电路24的输入端相连，第一支路21的输出端分别与分压电路23的输入端和电压输出端相连，第二支路22的输入端与电压输入端相连，第二支路22的输出端分别与分压电路23的输入端和电压输出端相连，分压电路23的输出端分别与电容电路24的输出端和地相连。

其中，电压输入端与电平移位电路111的输出端相连；电压输出端与开关电路12的输入端相连。

在上述实施例中，通过电压产生电路112中第一支路21、第二支路22与分压电路23，将电压输入端输入的第二正电压转换成第一正电压，和第二负电压转换成第一负电压，从而当采用第一负电压或第一正电压控制开关电路12时，开关电路12中晶体管的栅漏极电压不超过晶体管的耐压。

图5为本申请一实施例中电压产生电路的电子器件组成结构示意图，请参阅图5，在一些实施例中，第一支路21包括：第一晶体管M4和第二晶体管M5，第二支路22包括第三晶体管M6和第四晶体管M7，分压电路23包括第一电阻R3，电容电路24包括第一电容C3和第二电容C2。

在一些实施例中，请参见图5，第一晶体管M4的第一极分别与电压输入端和第一电容C3的第一端相连，第一晶体管M4的第三极分别与第一晶体管M4的第二极和第二晶体管M5的第一极相连。

这里，第一晶体管M4的第一极与电压输入端和第一电容C3的第一端之间的节点相连，第一晶体管M4的第二极与第一晶体管M4的第三极和第二晶体管M5的第一极之间的节点相连。

其中，第二晶体管M5的第三极分别与第二晶体管M5的第二极、电压输出端、第一电容C3的第二端和第一电阻R3的第一端相连。

具体地，第二晶体管M5的第三极与电压输出端和第一电阻R3的第一端之间的节点相连，还与电压输出端和第一电容C3的第二端之间的节点相连。第二晶体管M5的第二极与第二晶体管M5的第三极和电压输出端之间的节点相连。

其中，第一电容的第二端C3还与第二电容C2的第一端和电压输出端相连，第二电容C2的第二端与地相连。

具体地，第一电容的第二端C3与第二电容C2的第一端和电压输出端之间的节点相连。第二电容C2的第二端与第一电阻R3的第二端与地之间的节点相连。如此，第一电容C3与第二电容C2串联，用于给射频信号提供一个到地的低阻通路，减弱射频信号摆动对开关电路的影响。

其中，第三晶体管M6的第一极分别与电压输入端、所述第一电容C3的第一端和第三晶体管M6的第二极相连，第三晶体管M6的第三极与第四晶体管M7的第一极相连。

具体地，第三晶体管M6的第一极与电压输入端和第一电容C3的第一端之间的节点相连。第三晶体管M6的第二极与第三晶体管M6的第一极和电压输入端之间的节点相连。第三晶体管M6的第三极与第四晶体管M7的第一极相连。

其中，第四晶体管M7的第一极还与第四晶体管M7的第二极相连，第四晶体管M7的第三极与第一电阻R3的第一端、电压输出端和第一电容(C3)的第二端相连，第一电阻R3的第二端和地相连。

具体地，第四晶体管M7的第二极与第四晶体管M7的第一极和第三晶体管M6的第三极之间的节点相连。第四晶体管M7的第三极与电压输出端和第一电阻R3的第一端之间的节点相连，还与电压输出端和第一电容C3的第二端之间的节点相连。

这里，需要说明的是，MOSFET简称MOS管，一般是对称型场效应管，在多数情况下，MOS管的源极和漏极是可以互换的，且不影响器件的性能。请参见图5，由于第一晶体管M4的第二极与第三极相连，第二晶体管M5的第二极与第三极相连，因此，第一晶体管M4和第二晶体管M5分别构成二极管连接。同时，由于第三晶体管M6的第二极与第一极相连，第四晶体管M7的第二极与第一极相连，因此，第三晶体管M6和第四晶体管M7分别构成反向二极管连接。

当电压输入端的输入信号Vin的电压为第二正电压时，将第一晶体管M4、第二晶体管M5、第三晶体管M6和第四晶体管M7的第一极，即靠近电压输入端的一极，均等效为漏极。将第一晶体管M4、第二晶体管M5、第三晶体管M6和第四晶体管M7的第三极，即靠近地的一极，均等效为源极。第一晶体管M4、第二晶体管M5、第三晶体管M6和第四晶体管M7的第二极均等效为栅极。如此，第一晶体管M4和第二晶体管M5的源极电压均高于栅极电压，第一晶体管M4和第二晶体管M5不导通。然而，第三晶体管M6和第四晶体管M7的源极电压均小于栅极电压，第三晶体管M6和第四晶体管M7导通。假设第三晶体管M6和第四晶体管M7的导通电阻为R_o6、R_o7，若电压输入端的输入信号Vin的电压为第二正电压，其中，第二正电压为V₂，V₂＞0，则电压输出端的输出信号Vout的电压为第一正电压V₁，其中，电压输出端的输出信号Vout的电压用V₁表示为：

因此，若合理设计R_o6、R_o7和R3，则当若电压输入端的输入信号Vin的电压为第二正电压V₂时，电压输出端的输出信号Vout的电压可以为理想的第一正电压V₁。

当若电压输入端的输入信号Vin的电压为第二负电压时，将第一晶体管M4、第二晶体管M5、第三晶体管M6和第四晶体管M7的第一极，即靠近电压输入端的一极，均等效为源极。将第一晶体管M4、第二晶体管M5、第三晶体管M6和第四晶体管M7的第三极，即靠近地的一极，均等效为漏极，第一晶体管M4、第二晶体管M5、第三晶体管M6和第四晶体管M7的第二极均等效为栅极。如此，第一晶体管M4和第二晶体管M5的栅极电压均高于源极电压，第一晶体管M4和第二晶体管M5导通。然而，第三晶体管M6和第四晶体管M7的栅极电压均小于源极电压，第三晶体管M6和第四晶体管M7不导通。假设第一晶体管M4和第二晶体管M5的导通电阻为R_o4、R_o5，若电压输入端的输入信号Vin的电压为第二负电压，其中，第二负电压为V₄，V₄＜0，则电压输出端的输出信号Vout的电压为第一负电压V₃，其中，电压输出端的输出信号Vout的电压用V₃表示为：

因此，若合理设计Ro4、Ro5和R3，则当电压输入端的输入信号Vin的电压为第二负电压V₄时，电压输出端的输出信号Vout的电压可以为理想的第一负电压V₃，且第一正电压V₁与第一负电压V₃的相位相反，第一正电压V₁与第一负电压V₃的幅值可以相同，也可以不同。

在本申请实施例中，第一支路21中第一晶体管M4和第二晶体管M5的第二极均与各自的第三极相连，且第一支路21与分压电路23的串联，从而使得当电压输入端的输入信号Vin的电压为第二正电压时，电压产生电路112输出第一正电压。以及，第二支路22中第三晶体管M6和第四晶体管M7的第二极均与各自的第一极相连，且第二支路22与分压电路23的串联，从而使得当电压输入端的输入信号Vin的电压为第二负电压时，电压产生电路112输出第一负电压。并且，通过电容电路，给射频信号提供一个到地的低阻通路，减弱射频信号摆动对开关电路12的影响。

图6为本申请一实施例中射频功率放大电路的组成结构示意图，请参见图6，在一些实施例中，射频功率放大电路13包括：偏置电路131、电源电路132和放大电路133。

其中，放大电路133的输入端分别与偏置电路131的输出端、电源电路132的输出端和射频信号的输入端RFIN相连，所述放大电路133的输出端与射频信号的输出端RFOUT相连，偏置电路131与开关电路12的输出端相连。

这里，电源电路132包括放大电路的供电电压。偏置电路131用于为放大电路133提供偏置电压。射频信号的输入端RFIN用于向放大电路133输入射频信号。放大电路133用于放大输入的射频信号。射频信号的输出端RFOUT用于输出经过放大电路放大后的射频信号。

图7为本申请一实施例中开关电路的组成结构示意图，在一些实施例中，请参见图7，开关电路12包括晶体管123、滤波电路121和电阻电路122。

这里，滤波电路121的输入端与电压转换电路11的输出端相连，滤波电路121的输出端与电阻电路122的输入端相连，电阻电路122的输出端与晶体管123的第二极相连，晶体管123的第三极与射频功率放大电路13的输入端相连，晶体管123的第一极与地相连。如此，电阻电路122使得晶体管123的第二极为高阻，且电压转换电路11输出的电压经过滤波电路121连接到晶体管123的第二极，从而使晶体管123的第二极的电位一定程度跟随射频摆动，进一步减小过压风险。

图8为本申请一实施例中射频信号处理电路的电子器件组成结构示意图，请参见图8，在一些实施例中，偏置电路131包括第一偏置电路1311和第二偏置电路1312，放大电路133包括第五晶体管M1和第六晶体管M2。

其中，第五晶体管M1的第一极与地连接，第五晶体管M1的第二极分别与第一偏置电路1311的输出端、开关电路12的输出端和射频信号的输入端RFIN相连，第五晶体管M1的第三极与所述第六晶体管M2的第一极相连。

这里，第五晶体管M1的第二极与第一偏置电路1311和射频信号的输入端RFIN之间的节点相连。第五晶体管M1的第二极还与射频信号的输入端RFIN和开关电路12的输出端之间的节点相连。第五晶体管M1的第一极与地连接。五晶体管M1的第三极与所述第六晶体管M2的第一极相连。

其中，第六晶体管M2的第二极与第二偏置电路1312的输出端相连，第六晶体管M2的第三极分别与电源电路133的输出端和射频信号的输出端RFOUT相连。

这里，第二偏置电路1312包括偏置电压Vbias，用于为第六晶体管M2的第二极提供偏置电压。电源电路132包括VCC(Voltage Collector Collector，集电极电源电压)，用于为放大电路提供电源电压。第六晶体管M2的第三极与电源电路133的输出端和射频信号的输出端RFOUT之间的节点相连。

在这里需要说明的是，放大电路还可以采用由更多层级的晶体管堆叠的共源共栅结构的放大电路，这里对放大电路中的晶体管的数量不做限制。

在一些实施例中，请参见图8，第一偏置电路1311包括电流电路和第七晶体管M0，滤波电路121包括第二电阻R1和第三电容C1，电阻电路122包括第三电阻R2，晶体管123包括第八晶体管M3。

其中，第二电阻R1的第一端与电压转换电路11的输出端相连，第二电阻R1的第二端分别与第三电容C1的第一端和所述第三电阻R2的第一端相连，所述第三电容C1的第二端与地相连。

这里，第二电阻R1的第二端与第三电容C1的第一端和所述第三电阻R2的第一端之间的节点相连，所述第三电容C1的第二端与地相连。

其中，第五晶体管M1的第一极与地连接，第五晶体管M1的第二极分别与电流电路的输出端、第七晶体管M0的第二极和第八晶体管M3的第三极、射频信号的输入端RFIN相连，第五晶体管M1的第三极与第六晶体管M2的第一极相连。

这里，第五晶体管M1的第一极与地连接。第五晶体管M1的第二极与电流电路的输出端和第七晶体管M0的第二极之间的节点相连。第五晶体管M1的第二极还与第七晶体管M0的第二极与第七晶体管M0的第二极之间的节点相连。第五晶体管M1的第二极还与第七晶体管M0的第二极和第八晶体管M3的第三极之间的节点相连。第五晶体管M1的第三极与第六晶体管M2的第一极相连。

其中，第七晶体管M0的第一极与地相连，第七晶体管M0的第三极分别与电流电路的输出端和第七晶体管M0的第二极相连。

这里，第七晶体管M0的第二极和电流电路的输出端相连，第七晶体管M0的第三极与电流电路的输出端和第七晶体管M0的第二极之间的节点相连，具体地，电流电路包括模拟电路供电电压VBAT和偏置电流Ibias。如此，电流电路与第七晶体管构成基本电流镜结构，使得射频功率放大电路13的输出电流不受外界因素的影响。

其中，第八晶体管M3的第二极与第三电阻R2的第一端相连。第八晶体管M3的第一极与地相连。

这里，第八晶体管M3的第二极与第三电阻R2的第一端相连。如此，第八晶体管M3的第二极形成高阻。第八晶体管M3的第三极与第五晶体管M1的第二极和射频信号的输入端RFIN之间的节点相连。如此，根据第八晶体管M3导通状态，来控制第五晶体管M1第二极的偏置电压，从而控制射频功率放大电路13的工作状态。

其中，第六晶体管M2的第二极与第二偏置电路的输出端相连，第六晶体管M2的第三极分别与电源电路的输出端和射频信号的输出端相连。

这里，电源电路包括VCC。第六晶体管M2的第二极与第二偏置电路的输出端相连，第六晶体管M2的第三极与电源电路的输出端和射频信号的输出端之间的节点相连。

在上述实施例中，开关电路12与射频功率放大电路13的偏置电路131相连，通过控制开关电路12的导通状态，从而控制放大电路133中第五晶体管M1的第二极接地的状态，进而控制射频率放大电路是否处于工作状态。如此，可以实现快速关断射频功率放大电路13，从而达到降低射频功率放大电路功耗的目的，同时采用开关电路12控制射频功率放大电路13，能不影响射频功率放大电路13正常工作，并且降低了芯片面积和成本。

在一些实施例中，请参见图8，电压转换电路11包括：电平移位电路111和电压产生电路112。

这里，使能信号输入端输入的使能信号EN的电压为A，若电压A为DVDD(DigitalVoltage Drain Drain，数字电源电压)，则电平移位电路111将从使能信号EN的电压A转换成第二负电压，其中，第二负电压为VNEG(Voltage Negative，负电压)。若使能信号EN的电压A为0伏，则电平移位电路111将从使能信号EN的电压A转换成第二正电压，其中，第二正电压为NVDD(Negative voltage generate of Voltage Drain Drain，负压产生电路的电源电压)。

需要说明的是，VNEG和NVDD分别为电平移位电路所匹配的负电压和正电压。

其中，电平移位电路111的输出端与电压输入端相连，电压输入端与电压产生电路112的输入端相连。电压产生电路112的输出端与电压输出端相连。

这里，若电平移位电路111的输出端输出VNEG，即电压输入端的输入信号Vin的电压为VNEG，则电压产生电路112的输出端输出的电压为第一负电压，即电压输出端的输出信号Vout的电压为第一负电压。若电平移位电路111的输出端输出NVDD，即电压输入端的输入信号Vin电压为NVDD，则电压产生电路112的输出端输出的电压为第一正电压，即电压输出端的输出信号Vout的电压为第一正电压。

例如，在实际应用中，射频处理信号电路一般采用功率放大器芯片或低噪声放大芯片构成，在芯片中射频开关通常采用的正电压为+2.5V和负电压为-2.5V。因此，当射频功率放大电路处于工作状态时，第五晶体管M1栅极电压为阈值电压加上一个过驱动电压，约为700毫伏，如果采用-2.5V电压关断第八晶体管M3，其中，第八晶体管M3为2.5伏的晶体管，则M3栅漏极电压超过管子的耐压。为了使电压转换电路输出的电压值不超过晶体管的耐压，因此，第一正电压和第一负电压的幅值不超过1.5。这里，DVDD为+1.8伏，NVDD为+2.5伏，VENG为-2.5伏。图9为本申请一实施例中电压转换电路的信号波形示意图，请参见图9。若使能信号输入端输入的使能信号EN的电压为DVDD，即+1.8伏时，电平移位电路111输出的第二负电压，其中，第二负电压为VNEG，即电压输入端信号Vin的电压为-2.5伏，电压产生电路112的输出端输出第一负电压，其中，第一负电压为-1.5伏，即电压输出端的输出信号Vout的电压为-1.5伏。若使能信号输入端输入的使能信号EN的电压为0伏时，电平移位电路111输出的第二正电压，其中第二正电压为NVDD，即电压输入端的输入信号Vin的电压为-2.5伏，电压产生电路112的输出端输出第一正电压，其中，第一正电压为+1.5伏，即电压输出端的输出信号Vout的电压为+1.5伏。如此，当电压输出端的输出信号Vout的电压为+1.5伏时，开关电路12的输入电压为+1.5伏，如此，若开关电路12中第八晶体管M3导通，将放大电路133中第五晶体管M1的第二极短接到地，使得射频功率放大电路13不处于工作状态。

本申请实施例一方面，提供一种射频前端单元，所述射频前端单元包括本申请任一实施例所提供的射频信号处理电路。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。本申请的保护范围应以所述权利要求的保护范围以准。

Claims (11)

1.一种射频信号处理电路，其特征在于，所述射频信号处理电路包括：电压转换电路、开关电路和射频功率放大电路；其中，

所述电压转换电路，用于将输入的使能信号的电压转换为第一正电压或第一负电压；并根据所述第一正电压控制所述开关电路导通，或者根据所述第一负电压控制所述开关电路不导通；其中，所述第一正电压与所述第一负电压的相位相反；

所述开关电路，用于当所述开关电路导通时，控制所述射频功率放大电路不处于工作状态，当所述开关电路不导通时，控制所述射频功率放大电路处于所述工作状态；

所述射频功率放大电路，用于对输入至所述射频功率放大电路的射频信号进行放大后输出；

所述电压转换电路包括：电平移位电路和电压产生电路；其中，

所述电平移位电路，用于将所述输入的使能信号的电压转换为第二正电压，或者第二负电压，其中，所述第二正电压与所述第二负电压的相位相反；

所述电压产生电路，用于将所述电平移位电路输出的所述第二正电压转换为所述第一正电压，或者将所述电平移位电路输出的所述第二负电压转换为所述第一负电压，其中，所述第一正电压的幅值小于所述第二正电压的幅值。

2.根据权利要求1所述射频信号处理电路，其特征在于，

当所述使能信号的电压为第一电压值时，所述电平移位电路输出所述第二正电压；

当所述使能信号的电压为第二电压值时，所述电平移位电路输出所述第二负电压。

3.根据权利要求1所述射频信号处理电路，其特征在于，所述电压产生电路包括：第一支路、第二支路、分压电路和电容电路；其中，

所述第一支路的输入端分别与电压输入端和所述电容电路的输入端相连，所述第一支路的输出端分别与所述分压电路的输入端和电压输出端相连，所述第二支路的输入端与所述电压输入端相连，所述第二支路的输出端分别与所述分压电路的输入端和所述电压输出端相连，所述分压电路的输出端分别与所述电容电路的输出端和地相连；

其中，所述电压输入端与所述电平移位电路的输出端相连；所述电压输出端与所述开关电路的输入端相连。

4.根据权利要求3所述射频信号处理电路，其特征在于，所述第一支路包括：第一晶体管和第二晶体管；

所述第二支路包括第三晶体管和第四晶体管；

所述分压电路包括第一电阻；

所述电容电路包括第一电容和第二电容。

5.根据权利要求4所述射频信号处理电路，其特征在于，

所述第一晶体管的第一极分别与所述电压输入端和所述第一电容的第一端相连，所述第一晶体管的第三极分别与所述第一晶体管的第二极和所述第二晶体管的第一极相连；

所述第二晶体管的第三极分别与所述第二晶体管的第二极、所述电压输出端、所述第一电容的第二端和所述第一电阻的第一端相连；

所述第一电容的第二端还与所述第二电容的第一端和所述电压输出端相连，所述第二电容的第二端与地相连；

所述第三晶体管的第一极分别与所述电压输入端、所述第一电容的第一端和所述第三晶体管的第二极相连，所述第三晶体管的第三极与所述第四晶体管的第一极相连；

所述第四晶体管的第一极还与所述第四晶体管的第二极相连，所述第四晶体管的第三极与所述第一电阻的第一端、所述电压输出端和所述第一电容的第二端相连，所述第一电阻的第二端和地相连。

6.根据权利要求1所述射频信号处理电路，其特征在于，所述射频功率放大电路包括：偏置电路、电源电路和放大电路，其中，

所述放大电路的输入端分别与所述偏置电路的输出端、所述电源电路的输出端和射频信号的输入端相连，所述放大电路的输出端与射频信号的输出端相连，所述偏置电路与所述开关电路的输出端相连。

7.根据权利要求1所述射频信号处理电路，其特征在于，所述开关电路包括晶体管和电阻电路，所述电阻电路的输入端与所述电压转换电路的输出端相连接，所述电阻电路的输出端与所述晶体管的第二极相连接。

8.根据权利要求7所述射频信号处理电路，其特征在于，所述开关电路还包括滤波电路，所述电阻电路通过所述滤波电路与所述电压转换电路相连接。

9.根据权利要求6所述射频信号处理电路，其特征在于，所述偏置电路包括第一偏置电路和第二偏置电路，所述放大电路包括第五晶体管和第六晶体管。

10.根据权利要求6至9任一项所述射频信号处理电路，其特征在于，第一偏置电路包括电流电路和第七晶体管，滤波电路包括第二电阻和第三电容，电阻电路包括第三电阻，晶体管包括第八晶体管；其中，

所述第二电阻的第一端与所述电压转换电路的输出端相连，所述第二电阻的第二端分别与所述第三电容的第一端和所述第三电阻的第一端相连，所述第三电容的第二端与地相连；

第五晶体管的第一极与地连接，所述第五晶体管的第二极分别与所述电流电路的输出端、所述第七晶体管的第二极和所述第八晶体管的第三极、所述射频信号的输入端相连，所述第五晶体管的第三极与第六晶体管的第一极相连；

所述第七晶体管的第一极与地相连，所述第七晶体管的第三极分别与所述电流电路的输出端和所述第七晶体管的第二极相连；

所述第八晶体管的第二极与所述第三电阻的第一端相连，所述第八晶体管的第一极与地相连；

所述第六晶体管的第二极与第二偏置电路的输出端相连，所述第六晶体管的第三极分别与电源电路的输出端和射频信号的输出端相连。

11.一种射频前端单元，其特征在于，所述射频前端单元包括权利要求1至10中任一项所述射频信号处理电路。

Images