JP2012191083A - Semiconductor element test method and semiconductor element test device - Google Patents
Semiconductor element test method and semiconductor element test device Download PDFInfo
- Publication number
- JP2012191083A JP2012191083A JP2011054807A JP2011054807A JP2012191083A JP 2012191083 A JP2012191083 A JP 2012191083A JP 2011054807 A JP2011054807 A JP 2011054807A JP 2011054807 A JP2011054807 A JP 2011054807A JP 2012191083 A JP2012191083 A JP 2012191083A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- test
- inspected
- liquid
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
本発明は、複数の半導体素子が作成されたウエハに対し、該半導体素子の電気的特性を検査する半導体素子試験方法および半導体素子試験装置に関するものである。 The present invention relates to a semiconductor element test method and a semiconductor element test apparatus for inspecting electrical characteristics of a semiconductor element on a wafer on which a plurality of semiconductor elements are formed.
横型構造のパワーデバイスなどの高電圧で使用される半導体製品は、出荷品質を確保するために、仕様最大電圧での特性を検査する試験が製造工程にて実施されている。しかし、ウエハテストで高電圧を印加すると、半導体素子(半導体チップ)の表面が空気中に直に接しているため、半導体素子の電極間(電極パッドやスクライブラインなどの保護膜に覆われずに空気中に直接剥き出している箇所)に空気放電が発生して、半導体素子にダメージを与えたり、場合によっては破壊に至ることがある。 Semiconductor products used at a high voltage such as a power device having a horizontal structure are subjected to a test for inspecting characteristics at a specified maximum voltage in the manufacturing process in order to ensure shipping quality. However, when a high voltage is applied in the wafer test, the surface of the semiconductor element (semiconductor chip) is in direct contact with the air, so that it is not covered with a protective film between the electrodes of the semiconductor element (electrode pads, scribe lines, etc.) An air discharge occurs at a portion directly exposed in the air), which may damage the semiconductor element or possibly break down.
よって、一般に、ウエハテストでは試験電圧を空気放電が発生しない電圧まで下げることで、空気放電を抑制している。そして、パッケージ後の後半工程では、半導体素子の表面がモールド樹脂で覆われているので空気放電が発生しないことから、仕様最大電圧の試験は、パッケージ後の最終出荷試験で行っている。こうして、ウエハテストでは試験電圧を低く設定し、パッケージ後の最終出荷試験で仕様最大電圧の試験を行うことで、製品の品質を保証している。 Therefore, in general, in the wafer test, air discharge is suppressed by reducing the test voltage to a voltage at which air discharge does not occur. In the latter half of the process after packaging, since the surface of the semiconductor element is covered with the mold resin, air discharge does not occur. Therefore, the test of the maximum specification voltage is performed in the final shipping test after packaging. In this way, the test voltage is set low in the wafer test, and the product quality is guaranteed by performing the test of the maximum specification voltage in the final shipping test after packaging.
しかし、最終出荷試験で仕様最大電圧の試験を行う場合、高電圧を印加した場合のみに不良になる半導体素子が、ウエハテストで検出されずに最終出荷試験で検出されることになる。パッケージ後に不良を検出する場合、パッケージの材料費や組み立て工程費がロスとなるため、ウエハテストで不良を検出する場合と比べてコストが増加していた。 However, when a test with the maximum specification voltage is performed in the final shipping test, a semiconductor element that becomes defective only when a high voltage is applied is detected in the final shipping test without being detected in the wafer test. When a defect is detected after packaging, the material cost and assembly process cost of the package are lost, and the cost is increased compared to the case where a defect is detected by a wafer test.
ここで、空気放電が発生する電圧は、半導体素子の電極間の距離に比例する。そこで、仕様最大電圧の試験をウエハテストで行うために、高電圧印加のウエハテスト時の放電対策として、半導体素子の電極間の距離を空気放電が発生しない距離まで広げるという方法が提案されている。 Here, the voltage at which air discharge occurs is proportional to the distance between the electrodes of the semiconductor element. Therefore, in order to perform a test with the maximum specified voltage in the wafer test, a method has been proposed in which the distance between the electrodes of the semiconductor element is increased to a distance at which no air discharge occurs as a countermeasure against discharge during the wafer test with high voltage applied. .
また、半導体素子の電極間の距離を広げる方法を用いずに、空気放電を防止しつつ高電圧印加のウエハテストを行うことが可能な方法として、ウエハ搬送装置内の雰囲気を真空にした真空プローバを使用して真空中で試験を行う方法や、ウエハをフッ素系またはシリコン系の絶縁性の液体に浸した状態で試験を行う方法などがある。次いで、絶縁性液体中で試験を行う方法の従来例として、特許文献1に記載された電子部品検査装置を、図7を参照しながら簡単に説明する。
In addition, a vacuum prober in which the atmosphere in the wafer transfer apparatus is evacuated as a method capable of performing a wafer test with high voltage application while preventing air discharge without using a method of increasing the distance between the electrodes of the semiconductor element. There are a method of performing a test in a vacuum using the method and a method of performing a test in a state where a wafer is immersed in a fluorine-based or silicon-based insulating liquid. Next, as an example of a conventional method for performing a test in an insulating liquid, an electronic component inspection apparatus described in
図7は、特許文献1に記載された電子部品検査装置200の概略構成を示す図である。電子部品検査装置200は、ウエハプローバ201の内部に設置された絶縁性液体用カップ202に、絶縁性の高い絶縁性液体203を充満させ、絶縁性液体203の中で被試験半導体ウエハ208の試験を行うことで、高電圧印加時の空気放電を防止するものである。
FIG. 7 is a diagram showing a schematic configuration of the electronic
絶縁性液体203をオーバーフローさせて満たすことが可能な絶縁性液体用カップ202の内部には、被試験半導体ウエハ208を搬送し、絶縁性液体203に浸漬して保持するためのプローバステージ204が設けられている。絶縁性液体用カップ202外であって、プローバステージ204の上方には、プローバステージ204に向かって突き出たプローブ206を有するプローブカード205が設けられている。被試験半導体ウエハ208を絶縁性液体203に浸した状態で、プローブ206から被試験半導体ウエハ208に試験電圧を印加することによって、その特性が検査される。絶縁性液体用カップ202では、絶縁性液体203が常に充満するように、液量調整バルブ207によって液量の調整が行われている。
A
しかし、上記従来のように、空気放電を防止しつつ高電圧印加のウエハテストを行うことが可能な方法は、以下のような問題を有している。 However, the conventional method capable of performing a wafer test with high voltage application while preventing air discharge has the following problems.
第1に、半導体素子の電極間の距離を広げる方法は、仕様最大電圧でも空気放電が発生しない距離、すなわち比較的大きな距離まで電極間の距離を広くしなければならないという問題を有している。このため、表面面積が拡大し、半導体素子のコストが増加する。 First, the method of increasing the distance between the electrodes of the semiconductor element has a problem that the distance between the electrodes must be increased to a distance at which air discharge does not occur even at the specified maximum voltage, that is, a relatively large distance. . This increases the surface area and increases the cost of the semiconductor element.
第2に、真空中や絶縁液体中でウエハテストを行う方法は、ウエハ搬送装置内の雰囲気を真空にしたり、ウエハを浸す絶縁液体を配備した、高価なプローバ(例えば、真空プローバは約五千万円)が必要であるという問題を有している。このため、設備費用が増加し、結果、製造コストの増加につながる。実際、このようなプローバは非常に高価なため、研究開発用として使用されてはいるが、量産工程には用いられていない。 Second, the wafer test method in a vacuum or in an insulating liquid is an expensive prober (for example, approximately 5,000 vacuum probers) in which the atmosphere in the wafer transfer apparatus is evacuated or an insulating liquid that immerses the wafer is provided. Million yen) is necessary. For this reason, equipment costs increase, resulting in an increase in manufacturing costs. In fact, such probers are so expensive that they are used for research and development, but not for mass production.
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、ウエハテストで仕様最大電圧の試験を行うときに、半導体素子の電極間の距離を広げる方法や高価なプローバを使用する方法を用いずに、高電圧印加時の空気放電を防止することができる半導体素子試験方法および半導体素子試験装置を提供することにある。 The present invention has been made in view of the above-mentioned conventional problems, and its purpose is to provide a method for increasing the distance between electrodes of a semiconductor element and an expensive prober when performing a test of a maximum specification voltage in a wafer test. An object of the present invention is to provide a semiconductor element test method and a semiconductor element test apparatus that can prevent air discharge when a high voltage is applied without using a method to be used.
本発明の半導体素子試験方法は、上記課題を解決するために、複数の半導体素子が作成されたウエハに対し、該半導体素子の電気的特性を検査する半導体素子試験方法であって、上記複数の半導体素子のうち検査対象の半導体素子の電極を、外部端子と電気的に接続させるステップと、上記電極と上記外部端子とが電気的に接続された状態で、上記検査対象の半導体素子の表面に、供給部から電離性の低い液体または気体を供給するステップと、上記表面が上記液体または気体で覆われた状態で、上記検査対象の半導体素子に、電圧印加部から上記外部端子を介して試験電圧を印加するステップとを含むことを特徴としている。 In order to solve the above problems, a semiconductor element test method of the present invention is a semiconductor element test method for inspecting electrical characteristics of a semiconductor element on a wafer on which a plurality of semiconductor elements are formed. The step of electrically connecting the electrode of the semiconductor element to be inspected among the semiconductor elements to the external terminal and the surface of the semiconductor element to be inspected in a state where the electrode and the external terminal are electrically connected A step of supplying a liquid or gas having low ionization from the supply unit, and a test is performed on the semiconductor element to be inspected from the voltage application unit via the external terminal in a state where the surface is covered with the liquid or gas. And a step of applying a voltage.
上記の構成によれば、試験電圧を印加する前に、検査対象の半導体素子の表面に電離性の低い液体または気体を供給し、該表面が上記液体または気体で覆われた状態で、検査対象の半導体素子に試験電圧を印加している。ゆえに、高電圧印加時に発生する半導体素子の電極間の空気放電を防止することが可能となる。 According to the above configuration, before applying the test voltage, a liquid or gas having a low ionization property is supplied to the surface of the semiconductor element to be inspected, and the surface to be inspected is covered with the liquid or gas. A test voltage is applied to the semiconductor element. Therefore, it is possible to prevent air discharge between the electrodes of the semiconductor element that occurs when a high voltage is applied.
よって、ウエハテストで半導体素子の仕様最大電圧の検査を行うことができるので、半導体素子をパッケージ化した後の最終出荷試験での不良率を大幅に低減することが可能となる。また、上記空気放電を防止するために従来実施されていた、半導体素子の電極間の距離を広げる方法や、真空プローバなどの高価なプローバを使用する方法を用いる必要がない。これにより、コストを大幅に低減することが可能になる。 Accordingly, since the maximum specified voltage of the semiconductor element can be inspected by the wafer test, the defect rate in the final shipping test after packaging the semiconductor element can be greatly reduced. Further, it is not necessary to use a method of increasing the distance between the electrodes of the semiconductor element or a method of using an expensive prober such as a vacuum prober, which has been conventionally performed to prevent the air discharge. As a result, the cost can be significantly reduced.
したがって、ウエハテストで仕様最大電圧のテストを行うときに、従来実施されていた方法を用いずに、高電圧印加時の空気放電を防止することが可能となる。 Therefore, it is possible to prevent air discharge at the time of applying a high voltage without using a conventionally performed method when performing a test with a specified maximum voltage in a wafer test.
なお、本発明の半導体素子試験方法では、上記電離性の低い液体または気体は、不活性物質、または、活性化エネルギーが15eVを超える物質からなる構成とすることができる。 In the semiconductor element test method of the present invention, the low ionizing liquid or gas may be composed of an inert substance or a substance having an activation energy exceeding 15 eV.
本発明の半導体素子試験装置は、上記課題を解決するために、複数の半導体素子が作成されたウエハに対し、該半導体素子の電気的特性を検査する半導体素子試験装置であって、上記複数の半導体素子のうち検査対象の半導体素子の表面に、電離性の低い液体または気体を供給する供給部と、上記供給部が上記液体または気体を供給した後に、上記検査対象の半導体素子に試験電圧を印加する電圧印加部とを備えていることを特徴としている。 In order to solve the above problems, a semiconductor element test apparatus of the present invention is a semiconductor element test apparatus for inspecting electrical characteristics of a semiconductor element on a wafer on which a plurality of semiconductor elements are formed. A supply unit that supplies a liquid or gas with low ionization to the surface of the semiconductor element to be inspected among the semiconductor elements, and a test voltage applied to the semiconductor element to be inspected after the supply unit supplies the liquid or gas. And a voltage applying unit to be applied.
上記の構成によれば、試験電圧を印加する前に、検査対象の半導体素子の表面に電離性の低い液体または気体を供給することが可能となる。ゆえに、検査対象の半導体素子の表面が上記液体または気体で覆われた状態で、検査対象の半導体素子に試験電圧を印加することが可能となり、高電圧印加時に発生する半導体素子の電極間の空気放電を防止することが可能となる。 According to said structure, before applying a test voltage, it becomes possible to supply the liquid or gas with low ionization property to the surface of the semiconductor element to be examined. Therefore, it is possible to apply a test voltage to the semiconductor element to be inspected in a state where the surface of the semiconductor element to be inspected is covered with the liquid or gas, and the air between the electrodes of the semiconductor element generated when a high voltage is applied. It becomes possible to prevent discharge.
よって、ウエハテストで半導体素子の仕様最大電圧の検査を行うことができるので、半導体素子をパッケージ化した後の最終出荷試験での不良率を大幅に低減することが可能となる。また、上記空気放電を防止するために従来実施されていた、半導体素子の電極間の距離を広げる方法や、真空プローバなどの高価なプローバを使用する方法を用いる必要がない。これにより、コストを大幅に低減することが可能になる。 Accordingly, since the maximum specified voltage of the semiconductor element can be inspected by the wafer test, the defect rate in the final shipping test after packaging the semiconductor element can be greatly reduced. Further, it is not necessary to use a method of increasing the distance between the electrodes of the semiconductor element or a method of using an expensive prober such as a vacuum prober, which has been conventionally performed to prevent the air discharge. As a result, the cost can be significantly reduced.
したがって、ウエハテストで仕様最大電圧の試験を行うときに、従来実施されていた方法を用いずに、高電圧印加時の空気放電を防止することが可能となる。 Therefore, it is possible to prevent air discharge when a high voltage is applied, without using a conventionally performed method when performing a test with a maximum specified voltage in a wafer test.
なお、本発明の半導体素子試験装置では、上記電離性の低い液体または気体は、不活性物質、または、活性化エネルギーが15eVを超える物質からなる構成とすることができる。 In the semiconductor element test apparatus of the present invention, the low ionizing liquid or gas may be composed of an inert substance or a substance whose activation energy exceeds 15 eV.
また、本発明の半導体素子試験装置では、上記供給部は、上記液体または気体を噴射するノズルを備えていることが好ましい。これにより、真空プローバの真空状態を構成するための密閉機構などの高価(1千万円超)で複雑な機構を有することなく、簡易にかつ安価(30万円以下)で供給部を実現することができる。 In the semiconductor element test apparatus of the present invention, it is preferable that the supply unit includes a nozzle that ejects the liquid or gas. As a result, the supply unit can be realized easily and inexpensively (300,000 yen or less) without having an expensive (more than 10 million yen) and complicated mechanism such as a sealing mechanism for configuring the vacuum state of the vacuum prober. be able to.
また、本発明の半導体素子試験装置では、上記供給部は、上記液体または気体を流し出す供給管を備えていることが好ましい。これにより、真空プローバのようにウエハ全体を対象にするのではなく、検査対象の半導体素子のみを放電しない状態とするため、使用する液体または気体の量を抑制することができる。また、上述のように高価で複雑な機構を有することなく、簡易で安価に供給部を実現することができる。 In the semiconductor device testing apparatus of the present invention, it is preferable that the supply unit includes a supply pipe for flowing out the liquid or gas. Thus, the entire wafer is not targeted like a vacuum prober, but only the semiconductor element to be inspected is not discharged, so that the amount of liquid or gas used can be suppressed. Further, the supply unit can be realized simply and inexpensively without having an expensive and complicated mechanism as described above.
また、本発明の半導体素子試験装置では、上記電圧印加部は、上記供給部と電気的に接続され、上記試験電圧を印加する時点の所定期間前に、上記液体または気体を供給する指示を上記供給部に与えることが好ましい。これにより、確実に、検査対象の半導体素子の表面が上記液体または気体で覆われた状態で、検査対象の半導体素子に試験電圧を印加することが可能となる。また、上記液体または気体を供給するタイミングを、試験電圧の印加前において任意に設定することができる。 In the semiconductor device test apparatus of the present invention, the voltage application unit is electrically connected to the supply unit, and the instruction to supply the liquid or gas is given before a predetermined period of time when the test voltage is applied. It is preferable to give to a supply part. This makes it possible to reliably apply a test voltage to the semiconductor element to be inspected in a state where the surface of the semiconductor element to be inspected is covered with the liquid or gas. Moreover, the timing which supplies the said liquid or gas can be arbitrarily set before the application of a test voltage.
また、本発明の半導体素子試験装置では、上記電圧印加部は、上記供給部と電気的に接続され、上記液体または気体の供給量を制御することが好ましい。これにより、上記液体または気体の供給量を任意に設定することができる。また、無駄な供給を削減することが可能となり、コスト低下につなげることができる。 In the semiconductor element test apparatus of the present invention, it is preferable that the voltage application unit is electrically connected to the supply unit and controls the supply amount of the liquid or gas. Thereby, the supply amount of the liquid or gas can be arbitrarily set. In addition, useless supply can be reduced, leading to cost reduction.
また、本発明の半導体素子試験方法は、複数の半導体素子が作成されたウエハに対し、該半導体素子の電気的特性を検査する半導体素子試験方法であって、上記各半導体素子の検査は、該検査を行う半導体素子の表面を、電離性の低い液体または気体で覆った状態で行うことを特徴としている。 The semiconductor element test method of the present invention is a semiconductor element test method for inspecting electrical characteristics of a semiconductor element on a wafer on which a plurality of semiconductor elements are formed, and the inspection of each semiconductor element includes It is characterized in that the surface of the semiconductor element to be inspected is covered with a liquid or gas having low ionization properties.
上記の構成によれば、各半導体素子の検査は、検査を行う半導体素子の表面を、電離性の低い液体または気体で覆った状態で行うので、高電圧印加時に発生する半導体素子の電極間の空気放電を防止することが可能となる。 According to the above configuration, since the inspection of each semiconductor element is performed in a state where the surface of the semiconductor element to be inspected is covered with a liquid or gas having low ionization properties, between the electrodes of the semiconductor element generated when a high voltage is applied. Air discharge can be prevented.
よって、ウエハテストで半導体素子の仕様最大電圧の検査を行うことができるので、半導体素子をパッケージ化した後の最終出荷試験での不良率を大幅に低減することが可能となる。また、上記空気放電を防止するために従来実施されていた、半導体素子の電極間の距離を広げる方法や、真空プローバなどの高価なプローバを使用する方法を用いる必要がない。これにより、コストを大幅に低減することが可能になる。 Accordingly, since the maximum specified voltage of the semiconductor element can be inspected by the wafer test, the defect rate in the final shipping test after packaging the semiconductor element can be greatly reduced. Further, it is not necessary to use a method of increasing the distance between the electrodes of the semiconductor element or a method of using an expensive prober such as a vacuum prober, which has been conventionally performed to prevent the air discharge. As a result, the cost can be significantly reduced.
したがって、ウエハテストで仕様最大電圧のテストを行うときに、従来実施されていた方法を用いずに、高電圧印加時の空気放電を防止することが可能となる。 Therefore, it is possible to prevent air discharge at the time of applying a high voltage without using a conventionally performed method when performing a test with a specified maximum voltage in a wafer test.
以上のように、本発明の半導体素子試験方法は、検査対象の半導体素子の電極を、外部端子と電気的に接続させるステップと、上記電極と上記外部端子とが電気的に接続された状態で、上記検査対象の半導体素子の表面に、供給部から電離性の低い液体または気体を供給するステップと、上記表面が上記液体または気体で覆われた状態で、上記検査対象の半導体素子に、電圧印加部から上記外部端子を介して試験電圧を印加するステップとを含む方法である。 As described above, the semiconductor element testing method of the present invention includes a step of electrically connecting an electrode of a semiconductor element to be inspected with an external terminal, and a state in which the electrode and the external terminal are electrically connected. A step of supplying a liquid or gas having a low ionization property from a supply unit to the surface of the semiconductor element to be inspected, and a voltage applied to the semiconductor element to be inspected in a state where the surface is covered with the liquid or gas. Applying a test voltage from the application unit via the external terminal.
本発明の半導体素子試験装置は、検査対象の半導体素子の表面に、電離性の低い液体または気体を供給する供給部と、上記供給部が上記液体または気体を供給した後に、上記検査対象の半導体素子に試験電圧を印加する電圧印加部とを備えている構成である。 The semiconductor element testing apparatus according to the present invention includes a supply unit that supplies a liquid or gas having low ionization to the surface of a semiconductor element to be inspected, and the semiconductor to be inspected after the supply unit supplies the liquid or gas. And a voltage application unit that applies a test voltage to the element.
また、本発明の半導体素子試験方法は、各半導体素子の検査は、該検査を行う半導体素子の表面を、電離性の低い液体または気体で覆った状態で行う方法である。 The semiconductor element testing method of the present invention is a method for inspecting each semiconductor element in a state where the surface of the semiconductor element to be inspected is covered with a liquid or gas having low ionization properties.
それゆえ、ウエハテストで仕様最大電圧のテストを行うときに、従来実施されていた方法を用いずに、高電圧印加時の空気放電を防止することができるという効果を奏する。 Therefore, there is an effect that air discharge at the time of applying a high voltage can be prevented without using a conventionally performed method when performing a test of the maximum specification voltage in the wafer test.
本発明は、ウエハに作成された半導体素子の電気的特性を測定し良品および不良品を選別するウエハテストで用いられる、試験装置に関するものである。一般に、ウエハテストでは、ウエハプローバ内にウエハを搬送し、ウエハプローバに装着されたプローバステージ上にウエハを乗せた後、テスタとウエハとの間の電気的な接続に使用する治具であるプローブカードを介して、ウエハに作成された半導体素子に対し電気的な試験を行っている。ウエハテストでは、テスタからプローブカードを介して半導体素子に試験電圧を印加し、それに対する出力をプローブカードを介してテスタに供給し測定することで、半導体素子が不良であるか否かをテスタにて検査している。 The present invention relates to a test apparatus used in a wafer test for measuring electrical characteristics of a semiconductor element formed on a wafer and selecting non-defective and defective products. In general, in wafer testing, a probe is a jig used for electrical connection between a tester and a wafer after the wafer is transferred into a wafer prober and placed on a prober stage mounted on the wafer prober. An electrical test is performed on a semiconductor element formed on a wafer via a card. In a wafer test, a test voltage is applied from a tester to a semiconductor element via a probe card, and an output corresponding to the test voltage is supplied to the tester via a probe card to measure whether or not the semiconductor element is defective. Are inspected.
検査対象であるウエハ状態の半導体素子には、能動素子や電極パッド、配線などの電気回路を構成する要素は形成されているが、個片化前であるので樹脂封止はされていない。良品と選別されたものが、ダイシングされてパッケージ化される後半工程へと進む。 In the semiconductor element in a wafer state to be inspected, elements constituting an electric circuit such as active elements, electrode pads, and wirings are formed, but since they are not separated into pieces, they are not sealed with resin. Those that have been selected as non-defective products proceed to the second half of the process where they are diced and packaged.
以下に説明する本発明の実施形態である半導体素子試験装置は、特徴となる注目すべき構成に加えて、上記のようなウエハテストで用いられる試験装置に従来一般的に装備された機器を適宜備えて実現されるものである。それゆえ、以下では、半導体素子試験装置において特徴となる注目すべき構成を主に挙げて説明する。半導体素子試験装置が備える従来一般的な構成は、その説明や図示を適宜省略する。 The semiconductor device test apparatus according to the embodiment of the present invention to be described below includes, in addition to the notable configuration as a feature, an apparatus generally equipped in the conventional test apparatus used in the wafer test as described above as appropriate. It is to be realized. Therefore, in the following description, a noteworthy configuration that characterizes the semiconductor element test apparatus will be mainly described. Description and illustration of the conventional general configuration provided in the semiconductor element testing apparatus will be omitted as appropriate.
〔実施の形態1〕
本発明の一実施形態について図面に基づいて説明すれば、以下の通りである。
[Embodiment 1]
An embodiment of the present invention will be described below with reference to the drawings.
(1−1)構成
図1は、本実施の形態の半導体素子試験装置10の一構成例を示す図である。半導体素子試験装置10(以下、試験装置10と略記する)は、被試験ウエハ1のウエハテストに用いられる装置であり、被試験ウエハ1に形成された半導体素子の電気的特性を検査する。1枚の被試験ウエハ1には、複数の半導体素子、例えば、数百〜数千個の半導体素子が作成されている。
(1-1) Configuration FIG. 1 is a diagram illustrating a configuration example of a semiconductor
図1に示すように、試験装置10は、ウエハプローバ11、ノズル支柱12、ノズル13、供給制御機15、および、テスタ19(電圧印加部)を備えている。
As shown in FIG. 1, the
ウエハプローバ11は、被試験ウエハ1の半導体素子への試験電圧の印加が行われる部分である。ウエハプローバ11は、制御バス21によってテスタ19と電気的に接続されている。制御バス21は、機能に応じて複数本設けることができる。ウエハプローバ11には、プローブカード16およびプローバステージ18が設けられている。
The
プローブカード16は、テスタ19と被試験ウエハ1の半導体素子とを電気的に接続するための治具である。プローブカード16は、プローブ17(外部端子)がプリント基板に実装された構造を有している。プローブ17は、半導体素子の電極に直接接続される金属針である。プローブ17の個数は、試験に必要な入出力数に対応している。各プローブ17は、プリント基板に形成された基板内配線、および、該基板内配線とテスタ19とを接続する基板外配線(制御バス21)を介して、テスタ19と電気的に接続されている。
The
プローブカード16は、プローブ17がプローバステージ18に向かって突き出すように、ウエハプローバ11の内部において固定されている。このとき、プローブ17の先端は、半導体素子に形成された電極の配置に合わせて配置されている。プローブカード16の中央部分には、開口部が形成されている。ここで、プローブ17が突き出している方向を、下方向とする。
The
プローバステージ18は、被試験ウエハ1の試験の間、被試験ウエハ1を保持し搬送する台である。プローバステージ18は、ウエハプローバ11の内部、かつ、プローブカード16の下方において、被試験ウエハ1を保持する面が上向きのまま、360度移動可能に装着されている。プローバステージ18は、制御バス21を介して、テスタ19と電気的に接続されている。プローバステージ18は、テスタ19からの指示に応じて、検査対象の半導体素子がプローブ17と電気的に接続するように、被試験ウエハ1を搬送する。
The
ノズル支柱12は、ノズル13を固定するためのものである。ノズル支柱12は、プローブカード16の上方において、ウエハプローバ11に固定されている。ノズル13は、供給された液体を霧状に噴射するものである。上記液体としては、電気的に不活性な液体であるフロリナート(登録商標)が用いられている。
The
ノズル13は、噴射口が下方、すなわちプローバステージ18に向くように、ノズル支柱12に固定されている。また、ノズル13は、その噴射口が、プローブカード16の開口部の上方、かつ、検査対象の半導体素子の直上に位置するように配置されている。これにより、ノズル13から、検査対象の半導体素子に、フロリナートを吹き付けることが可能となっている。ノズル13は、配管14によって、供給制御機15と接続されている。
The
供給制御機15は、ノズル13から噴射するフロリナートの液量を調整する機器である。供給制御機15には、フロリナートが貯蔵されている。供給制御機15は、制御バス20を介して、テスタ19と電気的に接続されている。制御バス20は、機能に応じて複数本設けることができる。供給制御機15は、テスタ19からの指示に応じて、フロリナートを配管14を通してノズル13に供給する。
The supply controller 15 is a device that adjusts the amount of florinate sprayed from the
テスタ19は、予め設定された試験電圧を供給し、それに応答した出力を測定することで、半導体素子に不良があるか否かを検査する機器である。テスタ19は、例えば、試験順序が規定されたテストプログラムに従って、自動的に動作する。試験電圧などの測定条件は、テスタ19の入力装置などによって、ユーザが入力したり、適宜変更することができる。テスタ19は、供給制御機15に指示することで、供給制御機15からノズル13への供給タイミングおよび供給量を制御する。これにより、テスタ19によって、ノズル13の噴射タイミング、および、ノズル13から噴射するフロリナートの液量を任意に設定することができる。
The
(1−2)試験方法
次に、試験装置10を用いた半導体素子試験の試験方法について説明する。
(1-2) Test Method Next, a test method for a semiconductor element test using the
図2は、1枚の被試験ウエハ1の半導体素子試験における、試験装置10の処理の流れを示すフローチャートである。図3(a)〜(d)は、上記半導体素子試験における、被試験ウエハ1上の様子を示す図である。なお、図3では、プローブ17の図示を省略している。
FIG. 2 is a flowchart showing a processing flow of the
半導体素子試験では、始めに、ウエハプローバ11内に被試験ウエハ1を搬送し、プローバステージ18上に被試験ウエハ1を保持させる。プローバステージ18は、被試験ウエハ1がプローブ17に接触しないように、プローブ17から離れた位置で待機する。なお、この時点で、試験電圧などの測定条件をテスタ19に設定してもよいし、テスタ19に予め設定しておいてもよい。また、ウエハプローバ11(またはテスタ19)には、被試験ウエハ1の情報(半導体素子の個数や配置など)が格納(登録)されている。
In the semiconductor element test, first, the wafer to be tested 1 is transferred into the
<ステップS11>
測定環境が整うと、ウエハプローバ11(またはテスタ19)は、検査対象(測定対象)の半導体素子をプローブ17と電気的に接続させる(ステップS11)。具体的には、ウエハプローバ11(またはテスタ19)は、検査対象の半導体素子の位置をセットするための位置設定信号を、プローバステージ18に出力する。位置設定信号には、検査対象の半導体素子の位置情報が含まれている。
<Step S11>
When the measurement environment is ready, the wafer prober 11 (or tester 19) electrically connects the semiconductor element to be inspected (measurement object) to the probe 17 (step S11). Specifically, the wafer prober 11 (or tester 19) outputs a position setting signal for setting the position of the semiconductor element to be inspected to the
プローバステージ18は、受信した位置設定信号に基づいて左右方向に自動的に移動する。これにより、検査対象の半導体素子が、プローブ17の直下に離れて位置することとなる。なお、検査対象の半導体素子がプローブ17の直下に離れて位置すれば、プローバステージ18は、左右方向に限らず、上方向や斜め方向に移動してもよい。
The
検査対象の半導体素子がプローブ17の直下に離れて位置した後、次いでプローバステージ18は、そのまま上昇する。これにより、プローブ17に、検査対象の半導体素子の電極が押し当てられる。このとき、プローブ17と半導体素子の電極との電気的接続は、両者を単に接触させるだけでは不十分であるため、一定量の押圧を与えながら両者は圧接される。つまりは、プローブカード16はウエハプローバ11に固定されているので、最初に半導体素子の電極がプローブ17に触れた所から、さらに押し込んで圧接している。
After the semiconductor element to be inspected is located directly below the
こうして、検査対象の半導体素子の電極が、プローブ17と電気的に接続する。接続が完了すると、プローバステージ18は、電圧印加の準備が完了したことを示す準備完了信号を、テスタ19に出力する。
Thus, the electrode of the semiconductor element to be inspected is electrically connected to the
<ステップS12>
続いて、テスタ19は、検査対象の半導体素子の測定を開始する。測定にあたって、ノズル13は、検査対象の半導体素子の表面にフロリナートを吹き付ける(ステップS12)。
<Step S12>
Subsequently, the
具体的には、テスタ19は、準備完了信号を受信した後、フロリナートを吹き付けるための噴射指示信号を、供給制御機15に出力する。供給制御機15は、噴射指示信号に基づいて、ノズル13にフロリナートを供給する。ノズル13の噴射口は、プローブカード16の開口部の上方であって、検査対象の半導体素子の直上に位置している。これにより、半導体素子の電極とプローブ17とが電気的に接続した状態で、霧状のフロリナートが、検査対象の半導体素子に吹き付けられる。フロリナートは、霧状に吹き付けられることによって、検査対象の半導体素子の表面に一様に付着する。そして、フロリナートは拡散し、数十ミリ秒後には、検査対象の半導体素子の表面を完全に覆う。
Specifically, after receiving the preparation completion signal, the
このようにフロリナートが供給される様子を、図3(a)〜(c)に示す。検査対象の半導体素子とプローブ17との電気的接続が完了すると(図3(a))、霧状のフロリナート25がノズル13から検査対象の半導体素子に吹き付けられ(図3(b))、検査対象の半導体素子の表面に付着し拡散したフロリナート26は、検査対象の半導体素子の表面を完全に覆う(図3(c))。
The manner in which florinate is supplied in this way is shown in FIGS. When the electrical connection between the semiconductor element to be inspected and the
ここで、図3(b)に示すように、ノズル13から噴射されたフロリナート25は、検査対象の半導体素子以外にも飛散し付着する。このため、図3(c)に示すように、検査対象外の半導体素子の表面もフロリナート26で覆われてしまう。また、検査対象の半導体素子付近に存在する構成要素、例えばプローブ17なども、フロリナートで覆われてしまう。しかし、フロリナートは揮発性が高く気化しやすいので、検査対象の半導体素子以外の部分に付着しても影響がないことから、全く問題がない。
Here, as shown in FIG. 3B, the
<ステップS13>
続いて、検査対象の半導体素子の表面がフロリナートで覆われた状態で、検査対象の半導体素子に試験電圧を印加する(ステップS13)。
<Step S13>
Subsequently, a test voltage is applied to the semiconductor element to be inspected in a state where the surface of the semiconductor element to be inspected is covered with fluorinate (Step S13).
具体的には、テスタ19は、噴射指示信号の出力から所定時間を経過した後に、試験電圧をプローブカード16に出力する。上記所定時間は、フロリナートが検査対象の半導体素子の表面を完全に覆うのに要する時間に応じて設定されている。これにより、フロリナートが表面を完全に覆った段階(図3(c)の状態)で、プローブカード16のプローブ17を介して、検査対象の半導体素子に試験電圧が印加される。
Specifically, the
検査対象の半導体素子は、試験電圧の印加に応じて出力を発生する。この出力は、プローブカード16のプローブ17を介して、テスタ19に伝送される。テスタ19は、上記出力を測定することで、半導体素子が不良であるか否かを検査する。
A semiconductor element to be inspected generates an output in response to application of a test voltage. This output is transmitted to the
ここで、試験電圧の印加時、検査対象の半導体素子の表面はフロリナートで完全に覆われている。よって、高電圧印加時の空気放電を防止することが可能となる。それゆえ、高電圧の試験電圧を印加しても、空気放電を発生させることなく、検査を行うことが可能となっている。 Here, when the test voltage is applied, the surface of the semiconductor element to be inspected is completely covered with Fluorinert. Therefore, it is possible to prevent air discharge when a high voltage is applied. Therefore, even when a high test voltage is applied, the inspection can be performed without generating an air discharge.
また、テスタ19が、フロリナートの噴射のタイミングを制御している。それゆえ、噴射のタイミングは、任意に設定可能となっており、テストプログラムと同期させることができる。よって、試験電圧を印加する時点の所定期間前に、テスタ19が、フロリナートを噴射する指示(噴射指示信号)を供給制御機15に与えるように、テスタ19を動作させることにより、確実に、検査対象の半導体素子の表面がフロリナートで覆われた状態で、検査対象の半導体素子に試験電圧を印加することが可能となる。
Further, the
<ステップS14>
検査を終了すると、テスタ19は、検査した半導体素子が、最後の半導体素子であるか否かを判定する(ステップS14)。
<Step S14>
When the inspection is completed, the
最後の半導体素子ではない場合(ステップS14でNO)、テスタ19は、一旦プローバステージ18は下降させた後、同様に、次の検査対象の半導体素子をプローブ17と電気的に接続させる(ステップS11)。そして、テスタ19は、フロリナートを検査対象の半導体素子に吹き付けさせた後、該半導体素子に試験電圧を印加することによって検査を行う(ステップS12〜S13)。検査終了後、最後の半導体素子であるか否かを判定し(ステップS14)、最後の半導体素子でなければ、次の検査対象の半導体素子に対し同様に検査を行う。こうして、ステップS11〜S14の動作を繰り返すことで、テスタ19は、被試験ウエハ1に形成された全ての半導体素子に対して順次検査を行う。
If it is not the last semiconductor element (NO in step S14), the
最後の半導体素子の検査を終了すると(ステップS14でYES)、テスタ19は、全ての半導体素子の検査を終了したと判断し、被試験ウエハ1の半導体素子試験を終了する。
When the inspection of the last semiconductor element is completed (YES in step S14), the
なお、試験終了後、被試験ウエハ1の上に残存しているフロリナートは、自然乾燥させる。フロリナートは揮発性が高いことから、試験終了後(噴射した時点)から数分で完全に揮発する(図3(d))。試験中においても随時揮発している。よって、試験終了後に、半導体素子の表面に吹き付けたフロリナートの残液処理を行う必要がない。これにより、効率的な生産が可能となるので、被試験ウエハ1の生産効率は良い。
After the test is completed, the florinate remaining on the wafer under
(1−3)まとめ
以上のように、試験装置10は、複数の半導体素子が作成された被試験ウエハ1に対し、該半導体素子の電気的特性を検査するものであって、検査対象の半導体素子の表面にフロリナートを吹き付けるノズル13と、ノズル13から噴射するフロリナートの液量を調整する供給制御機15と、検査対象の半導体素子とテスタ19とを電気的に接続するプローブカード16と、ノズル13がフロリナートを噴射した後に、検査対象の半導体素子に試験電圧を印加するテスタ19とを備えている、という構成を有する。
(1-3) Summary As described above, the
そして、試験装置10を用いた半導体素子試験方法は、検査対象の半導体素子の電極を、プローブカード16に設けられたプローブ17と電気的に接続させるステップと、上記電極とプローブ17とが電気的に接続された状態で、検査対象の半導体素子の表面に、ノズル13からフロリナートを吹き付けるステップと、上記表面がフロリナートで覆われた状態で、検査対象の半導体素子に、テスタ19からプローブ17を介して試験電圧を印加するステップとを含む、という方法を有する。
The semiconductor element testing method using the
上記構成および方法によると、試験電圧を印加する前に、検査対象の半導体素子の表面にフロリナートを供給し、該表面がフロリナートで覆われた状態で、検査対象の半導体素子に試験電圧を印加している。ゆえに、高電圧印加時に発生する半導体素子の電極間の空気放電を防止することが可能となる。 According to the above configuration and method, before applying the test voltage, fluorinate is supplied to the surface of the semiconductor element to be inspected, and the test voltage is applied to the semiconductor element to be inspected in a state where the surface is covered with the fluorinate. ing. Therefore, it is possible to prevent air discharge between the electrodes of the semiconductor element that occurs when a high voltage is applied.
よって、ウエハテストで半導体素子の仕様最大電圧の検査を行うことができるので、半導体素子をパッケージ化した後の最終出荷試験での不良率を大幅に低減することが可能となる。また、上記空気放電を防止するために従来実施されていた、半導体素子の電極間の距離を広げる方法や、真空プローバなどの高価なプローバを使用する方法を用いる必要がない。これにより、コストを大幅に低減することが可能になる。 Accordingly, since the maximum specified voltage of the semiconductor element can be inspected by the wafer test, the defect rate in the final shipping test after packaging the semiconductor element can be greatly reduced. Further, it is not necessary to use a method of increasing the distance between the electrodes of the semiconductor element or a method of using an expensive prober such as a vacuum prober, which has been conventionally performed to prevent the air discharge. As a result, the cost can be significantly reduced.
したがって、ウエハテストで仕様最大電圧のテストを行うときに、従来実施されていた方法(半導体素子の電極間の距離を広げる方法や高価なプローバを使用する方法)を用いずに、高電圧印加時の空気放電を防止することが可能となる。 Therefore, when testing the maximum specified voltage in the wafer test, when applying a high voltage without using the conventional methods (a method of increasing the distance between the electrodes of the semiconductor element or a method using an expensive prober). It is possible to prevent air discharge.
また、上記半導体素子試験は、横型構造のパワーデバイスなどの仕様最大電圧が高い半導体製品(ICチップ)に、特に効果が大きい。このような半導体製品の仕様最大電圧は、100V超(例えば、100V〜7000V程度)の高電圧となっている。なお、上記半導体素子試験では、仕様最大電圧が30V〜100Vの製品でも適用可能である。 The semiconductor element test is particularly effective for a semiconductor product (IC chip) having a high specification maximum voltage such as a power device having a horizontal structure. The maximum specification voltage of such a semiconductor product is a high voltage exceeding 100 V (for example, about 100 V to 7000 V). The semiconductor element test can be applied to products having a maximum specification voltage of 30V to 100V.
さらに、検査対象の半導体素子へのフロリナートの供給は、ノズル13によって行っている。よって、真空プローバの真空状態を構成するための密閉機構などの高価(1千万円超)で複雑な機構を有することなく、簡易にかつ安価(30万円以下)で供給部を実現することができる。
Further, the supply of florinate to the semiconductor element to be inspected is performed by the
なお、最適な場所にフロリナートを噴射するために、ノズル13は、噴射角度を調整することができるように構成してもよい。また、ノズル13は、ノズル支柱12に固定されていたが、可動するように構成してもよい。さらには、テスタ19によって、ノズル13から噴射する液量を最適化することができる。これらにより、余分な供給を削減することで無駄な量の噴射を防止することが可能となり、コスト低下につなげることができる。
Note that the
また、ノズル13は配管14により供給制御機15と接続されていたが、ノズル13および供給制御機15は一体化されていてもよい。試験装置10の設置可能スペースに応じて、別体としたり、一体とすればよい。つまりは、試験装置10は、ノズル13および供給制御機15という形態に限らず、検査対象の半導体素子の表面にフロリナートを供給する供給部を備えていればよい。
Further, although the
上記供給部が備えられていることによって、被試験ウエハ1に作成された各半導体素子の検査は、該検査を行う半導体素子の表面を、フロリナートで覆った状態で行うという方法で、半導体素子試験を、高電圧印加時に発生する半導体素子の電極間の空気放電を防止しながら実施することができる。
By providing the supply unit, the inspection of each semiconductor element formed on the
なお、上述の半導体素子試験では、検査対象の半導体素子をフロリナートで覆っていたが、フロリナートに限るわけではない。フロリナートの代わりに、電離性の低い液体を用いてもよいし、電離性の低い気体を用いてもよい。電離性の低い液体または気体で、検査対象の半導体素子の表面を覆うことにより、高電圧印加時に発生する半導体素子の電極間の空気放電を防止することが可能となる。 In the above-described semiconductor element test, the semiconductor element to be inspected is covered with Fluorinert, but is not limited to Fluorinert. Instead of Fluorinert, a liquid with low ionization may be used, or a gas with low ionization may be used. By covering the surface of the semiconductor element to be inspected with a liquid or gas having a low ionization property, it is possible to prevent air discharge between the electrodes of the semiconductor element that occurs when a high voltage is applied.
電離性の低い液体または気体とは、不活性物質、または、活性化エネルギーが15eVを超える物質からなるものである。電離性の低い液体としては、例えば、フッ素系不活性液体などがある。また、電離性の低い液体として、化学的に安定度の高いエーテル系の溶液を使用することもできる。電離性の低い気体としては、例えば、六フッ化硫黄からなる気体や、不活性ガス(ヘリウムやネオンなどの希ガス、窒素などからなる)に分類される気体などがある。 The liquid or gas having low ionization property is an inert substance or a substance having an activation energy exceeding 15 eV. Examples of the liquid with low ionization include a fluorine-based inert liquid. Further, an ether-based solution having a high chemical stability can also be used as the liquid having low ionization properties. Examples of the gas having low ionization include a gas made of sulfur hexafluoride and a gas classified as an inert gas (made of a rare gas such as helium or neon, or nitrogen).
なお、電離性の低いとは、電離しにくいことであって、すなわちその物質の活性化エネルギー(イオン化エネルギー)が高いことである(「電離性の低い」=「電離しにくい」=「その物質の活性化エネルギーが高い」)。一般に、電離しにくい気体(常温)として、ヘリウムや、ネオン、窒素などが知られている。これらの活性化エネルギーは、以下のとおりである。 Low ionization means that ionization is difficult, that is, the activation energy (ionization energy) of the substance is high ("low ionization" = "difficult to ionize" = "the substance Has high activation energy "). In general, helium, neon, nitrogen, and the like are known as gases that are difficult to ionize (room temperature). These activation energies are as follows.
ヘリウム:約25eV
ネオン :約21eV
窒素 :約15eV
よって、活性化エネルギーが15eVを超える物質からなるものを、電離性の低い液体または気体として用いることもできる。
Helium: about 25 eV
Neon: Approximately 21 eV
Nitrogen: about 15 eV
Therefore, a substance made of a substance having an activation energy exceeding 15 eV can be used as a liquid or gas having low ionization properties.
また、フロリナート以外の電離性の低い液体を用いる場合であっても、揮発性の高いものを選択することで、後処理を不要とすることができる。一方、電離性の低い気体を用いる場合は、元々、後処理がない。さらに、上記の電離性の低い液体および気体のいずれも、検査対象の半導体素子以外に付着しても影響がない。 Further, even when a liquid with low ionization other than florinate is used, by selecting a highly volatile liquid, post-processing can be eliminated. On the other hand, when a gas with low ionization properties is used, there is no post-processing. Furthermore, any of the above-mentioned low ionizing liquids and gases are not affected even if they adhere to other than the semiconductor element to be inspected.
〔実施の形態2〕
本発明の他の実施の形態について図面に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態1と同じである。また、説明の便宜上、前記の実施の形態1の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
[Embodiment 2]
The following will describe another embodiment of the present invention with reference to the drawings. Configurations other than those described in the present embodiment are the same as those in the first embodiment. For convenience of explanation, members having the same functions as those shown in the drawings of the first embodiment are given the same reference numerals, and explanation thereof is omitted.
(2−1)構成
図4は、本実施の形態の半導体素子試験装置30の一構成例を示す図である。半導体素子試験装置30(以下、試験装置30と略記する)は、試験装置10と同等の機能を有するものである。試験装置30は、フロリナートの供給手段が異なる点を除いて、試験装置10と同等の構成を備えている。
(2-1) Configuration FIG. 4 is a diagram illustrating a configuration example of the semiconductor
図4に示すように、試験装置30は、プローブカード16およびプローバステージ18が設けられたウエハプローバ11、供給管支柱31、供給管32、供給制御機15、並びに、テスタ19を備えている。
As shown in FIG. 4, the
供給管支柱31は、供給管32を固定するためのものである。供給管支柱31は、プローブカード16の上方において、ウエハプローバ11に固定されている。供給管32は、供給された液体を流し出すものである。上記液体としては、電気的に不活性な液体であるフロリナートが用いられている。なお、フロリナートに限らず、電離性の低い液体または気体を用いてもよい。
The
供給管32は、流出口が下方(もしくは斜め下方)、すなわちプローバステージ18に向くように、供給管支柱31に固定されている。また、供給管32は、その流出口が、プローブカード16の開口部の上方、かつ、検査対象の半導体素子の直上に位置するように配置されている。これにより、供給管32から、検査対象の半導体素子に、フロリナートを流し込むことが可能となっている。供給管32は、配管14によって、供給制御機15と接続されている。
The
本実施形態では、供給制御機15は、供給管32から流し出すフロリナートの液量を調整する。供給制御機15は、テスタ19からの指示に応じて、フロリナートを配管14を通して供給管32に供給する。
In the present embodiment, the supply controller 15 adjusts the amount of fluorinate that flows out from the
また、テスタ19は、供給制御機15に指示することで、供給制御機15から供給管32への供給タイミングおよび供給量を制御する。これにより、テスタ19は、供給管32の流出タイミング、および、供給管32から流し出すフロリナートの液量を制御することができる。
Further, the
(2−2)試験方法
次に、試験装置30を用いた半導体素子試験の試験方法について説明する。
(2-2) Test Method Next, a test method for a semiconductor element test using the
試験装置30を用いた試験方法は、試験装置10を用いた試験方法に対し、フロリナートの供給手段をノズル13から供給管32に変更している点が異なっている。つまりは、試験装置30を用いた試験方法は、図2のステップS11〜S14の処理のうちステップS12の処理を行う構成が変更となっているのみで、その他の処理は同じである。
The test method using the
図5は、1枚の被試験ウエハ1の半導体素子試験における、試験装置30の処理の流れを示すフローチャートである。図6(a)〜(c)は、上記半導体素子試験における、被試験ウエハ1上の様子を示す図である。なお、図6では、プローブ17の図示を省略している。
FIG. 5 is a flowchart showing a processing flow of the
<ステップS21>
測定環境が整うと、ウエハプローバ11(またはテスタ19)は、検査対象(測定対象)の半導体素子をプローブ17と電気的に接続させる(ステップS21)。具体的には、ウエハプローバ11(またはテスタ19)は、検査対象の半導体素子の位置をセットするための位置設定信号を、プローバステージ18に出力する。プローバステージ18は、受信した位置設定信号に基づいて移動することで、検査対象の半導体素子の電極をプローブ17と電気的に接続させる。接続が完了すると、プローバステージ18は、電圧印加の準備が完了したことを示す準備完了信号を、テスタ19に出力する。
<Step S21>
When the measurement environment is ready, the wafer prober 11 (or tester 19) electrically connects the semiconductor element to be inspected (measurement target) to the probe 17 (step S21). Specifically, the wafer prober 11 (or tester 19) outputs a position setting signal for setting the position of the semiconductor element to be inspected to the
<ステップS22>
続いて、テスタ19は、検査対象の半導体素子の測定を開始する。測定にあたって、供給管32は、検査対象の半導体素子にフロリナートを流し込む(ステップS22)。
<Step S22>
Subsequently, the
具体的には、テスタ19は、準備完了信号を受信した後、フロリナートを流し込むための流出指示信号を、供給制御機15に出力する。供給制御機15は、流出指示信号に基づいて、供給管32にフロリナートを供給する。供給管32の流出口は、プローブカード16の開口部の上方であって、検査対象の半導体素子の直上に位置している。これにより、半導体素子の電極とプローブ17とが電気的に接続した状態で、液状のフロリナートが、検査対象の半導体素子に流し込まれる。流し込まれたフロリナートは拡散し、数十ミリ秒後には、検査対象の半導体素子の表面を完全に覆う。
Specifically, after receiving the preparation completion signal, the
このようにフロリナートが供給される様子を、図6(a)・(b)に示す。検査対象の半導体素子とプローブ17との電気的接続が完了すると(図6(a))、液状のフロリナート33が供給管32から検査対象の半導体素子に流し込まれ、拡散することで、検査対象の半導体素子の表面を完全に覆う(図6(b))。
The manner in which florinate is supplied in this way is shown in FIGS. When the electrical connection between the semiconductor element to be inspected and the
ここで、図6(b)に示すように、供給管32から流出されたフロリナート33は、検査対象の半導体素子以外にも拡散するため、検査対象外の半導体素子の表面もフロリナート33で覆われてしまう。また、検査対象の半導体素子付近に存在する構成要素、例えばプローブ17なども、フロリナートで覆われてしまう。しかし、上述のようにフロリナートは揮発性が高く気化しやすいので、全く問題がない。
Here, as shown in FIG. 6B, since the florinate 33 flowing out from the
<ステップS23>
続いて、検査対象の半導体素子の表面がフロリナートで覆われた状態で、検査対象の半導体素子に試験電圧を印加する(ステップS23)。
<Step S23>
Subsequently, a test voltage is applied to the semiconductor element to be inspected in a state where the surface of the semiconductor element to be inspected is covered with fluorinate (Step S23).
具体的には、テスタ19は、流出指示信号の出力から所定時間を経過した後に、試験電圧をプローブカード16に出力する。上記所定時間は、フロリナートが検査対象の半導体素子の表面を完全に覆うのに要する時間に応じて設定されている。これにより、フロリナートが表面を完全に覆った段階(図6(b)の状態)で、プローブカード16のプローブ17を介して、検査対象の半導体素子に試験電圧が印加される。
Specifically, the
検査対象の半導体素子は、試験電圧の印加に応じて出力を発生する。この出力は、プローブカード16のプローブ17を介して、テスタ19に伝送される。テスタ19は、上記出力を測定することで、半導体素子が不良であるか否かを検査する。
A semiconductor element to be inspected generates an output in response to application of a test voltage. This output is transmitted to the
ここで、試験電圧の印加時、検査対象の半導体素子の表面はフロリナートで完全に覆われている。よって、高電圧印加時の空気放電を防止することが可能となる。それゆえ、高電圧の試験電圧を印加しても、空気放電を発生させることなく、検査を行うことが可能となっている。 Here, when the test voltage is applied, the surface of the semiconductor element to be inspected is completely covered with Fluorinert. Therefore, it is possible to prevent air discharge when a high voltage is applied. Therefore, even when a high test voltage is applied, the inspection can be performed without generating an air discharge.
また、テスタ19が、フロリナートの流出のタイミングを制御している。それゆえ、流出のタイミングは、任意に設定可能となっており、テストプログラムと同期させることができる。よって、試験電圧を印加する時点の所定期間前に、テスタ19が、フロリナートを流出する指示(流出指示信号)を供給制御機15に与えるように、テスタ19を動作させることにより、確実に、検査対象の半導体素子の表面がフロリナートで覆われた状態で、検査対象の半導体素子に試験電圧を印加することが可能となる。
In addition, the
<ステップS24>
検査を終了すると、テスタ19は、検査した半導体素子が、最後の半導体素子であるか否かを判定する(ステップS24)。
<Step S24>
When the inspection is completed, the
最後の半導体素子ではない場合(ステップS24でNO)、ステップS21〜S24の動作を繰り返すことで、テスタ19は、被試験ウエハ1に形成された全ての半導体素子に対して順次検査を行う。
If it is not the last semiconductor element (NO in step S24), the
最後の半導体素子の検査を終了すると(ステップS24でYES)、テスタ19は、全ての半導体素子の検査を終了したと判断し、被試験ウエハ1の半導体素子試験を終了する。
When the inspection of the last semiconductor element is completed (YES in step S24), the
なお、試験終了後、被試験ウエハ1の上に残存しているフロリナートは、自然乾燥させる。フロリナートは揮発性が高いことから、試験終了後(流し込んだ時点)から数分で完全に揮発する(図6(c))。試験中においても随時揮発している。よって、試験終了後に、半導体素子の表面に吹き付けたフロリナートの残液処理を行う必要がなく、効率的な生産が可能となっている。
After the test is completed, the florinate remaining on the wafer under
(2−3)まとめ
以上のように、試験装置30は、複数の半導体素子が作成された被試験ウエハ1に対し、該半導体素子の電気的特性を検査するものであって、検査対象の半導体素子の表面にフロリナートを流し込む供給管32と、供給管32から流し出すフロリナートの液量を調整する供給制御機15と、検査対象の半導体素子とテスタ19とを電気的に接続するプローブカード16と、供給管32がフロリナートを流出した後に、検査対象の半導体素子に試験電圧を印加するテスタ19とを備えている、という構成を有する。
(2-3) Summary As described above, the
そして、試験装置30を用いた半導体素子試験方法は、検査対象の半導体素子の電極を、プローブカード16に設けられたプローブ17と電気的に接続させるステップと、上記電極とプローブ17とが電気的に接続された状態で、検査対象の半導体素子の表面に、供給管32からフロリナートを流し込むステップと、上記表面がフロリナートで覆われた状態で、検査対象の半導体素子に、テスタ19からプローブ17を介して試験電圧を印加するステップとを含む、という方法を有する。
Then, in the semiconductor element testing method using the
上記構成および方法によれば、試験電圧を印加する前に、検査対象の半導体素子の表面にフロリナートを供給し、該表面がフロリナートで覆われた状態で、検査対象の半導体素子に試験電圧を印加している。ゆえに、高電圧印加時に発生する半導体素子の電極間の空気放電を防止することが可能となる。 According to the above configuration and method, before applying the test voltage, fluorinate is supplied to the surface of the semiconductor element to be inspected, and the test voltage is applied to the semiconductor element to be inspected with the surface covered with the fluorinate. is doing. Therefore, it is possible to prevent air discharge between the electrodes of the semiconductor element that occurs when a high voltage is applied.
したがって、試験装置10およびそれを用いた半導体素子試験方法と同様に、ウエハテストで仕様最大電圧のテストを行うときに、従来実施されていた方法を用いずに、高電圧印加時の空気放電を防止することが可能となる。
Therefore, similarly to the
また、検査対象の半導体素子へのフロリナートの供給は、供給管32によって行っている。よって、真空プローバのようにウエハ全体を対象にするのではなく、検査対象の半導体素子のみを放電しない状態とするため、使用するフロリナートの量を抑制することができる。また、高価で複雑な機構を有することなく、簡易で安価に供給部を実現することができる。
The supply of florinate to the semiconductor element to be inspected is performed by the
なお、最適な場所にフロリナートを流し込むために、供給管32は、設置角度が調整可能など、可動するように構成してもよい。さらには、テスタ19によって、供給管32から流出する液量を最適化することができる。これらにより、余分な供給を削減することで無駄な量の流出を防止することが可能となり、コスト低下につなげることができる。
Note that the
また、供給管32は配管14により供給制御機15と接続されていたが、供給管32および供給制御機15は一体化されていてもよい。試験装置10の設置可能スペースに応じて、別体としたり、一体とすればよい。試験装置10は、供給管32および供給制御機15という形態に限らず、上述したように、検査対象の半導体素子の表面にフロリナートを供給する供給部を備えていればよい。
Further, although the
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。 The present invention is not limited to the above-described embodiments, and various modifications are possible within the scope shown in the claims, and embodiments obtained by appropriately combining technical means disclosed in different embodiments. Is also included in the technical scope of the present invention.
本発明は、半導体素子のウエハテストで用いられる試験装置および試験方法に関する分野に好適に用いることができる。特に、本発明は、横型構造のパワーデバイスなどの高電圧で使用される半導体製品のウエハテストに最適である。 The present invention can be suitably used in the field related to a test apparatus and a test method used in a wafer test of a semiconductor element. In particular, the present invention is most suitable for a wafer test of a semiconductor product used at a high voltage such as a power device having a lateral structure.
1 被試験ウエハ(ウエハ)
10 半導体素子試験装置
11 ウエハプローバ
13 ノズル(供給部)
15 供給制御機(供給部)
16 プローブカード
17 プローブ(外部端子)
18 プローバステージ
19 テスタ(電圧印加部)
25,26 フロリナート
30 半導体素子試験装置
32 供給管(供給部)
33 フロリナート
1 Test wafer (wafer)
DESCRIPTION OF
15 Supply controller (supply unit)
16
18
25, 26
33 Florinato
Claims (9)
上記複数の半導体素子のうち検査対象の半導体素子の電極を、外部端子と電気的に接続させるステップと、
上記電極と上記外部端子とが電気的に接続された状態で、上記検査対象の半導体素子の表面に、供給部から電離性の低い液体または気体を供給するステップと、
上記表面が上記液体または気体で覆われた状態で、上記検査対象の半導体素子に、電圧印加部から上記外部端子を介して試験電圧を印加するステップとを含むことを特徴とする半導体素子試験方法。 A semiconductor element test method for inspecting electrical characteristics of a semiconductor element on a wafer on which a plurality of semiconductor elements are formed,
Electrically connecting an electrode of a semiconductor element to be inspected among the plurality of semiconductor elements to an external terminal;
Supplying a liquid or gas having a low ionization property from a supply unit to the surface of the semiconductor element to be inspected in a state where the electrode and the external terminal are electrically connected;
Applying a test voltage from a voltage application unit to the semiconductor element to be inspected via the external terminal in a state where the surface is covered with the liquid or gas. .
上記複数の半導体素子のうち検査対象の半導体素子の表面に、電離性の低い液体または気体を供給する供給部と、
上記供給部が上記液体または気体を供給した後に、上記検査対象の半導体素子に試験電圧を印加する電圧印加部とを備えていることを特徴とする半導体素子試験装置。 A semiconductor element testing apparatus for inspecting electrical characteristics of a semiconductor element on a wafer on which a plurality of semiconductor elements are formed,
A supply unit for supplying a liquid or gas having a low ionization property to the surface of the semiconductor element to be inspected among the plurality of semiconductor elements;
A semiconductor device testing apparatus, comprising: a voltage application unit that applies a test voltage to the semiconductor element to be inspected after the supply unit supplies the liquid or gas.
上記各半導体素子の検査は、該検査を行う半導体素子の表面を、電離性の低い液体または気体で覆った状態で行うことを特徴とする半導体素子試験方法。
A semiconductor element test method for inspecting electrical characteristics of a semiconductor element on a wafer on which a plurality of semiconductor elements are formed,
The semiconductor element testing method is characterized in that the inspection of each semiconductor element is performed in a state where the surface of the semiconductor element to be inspected is covered with a liquid or gas having low ionization properties.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011054807A JP2012191083A (en) | 2011-03-11 | 2011-03-11 | Semiconductor element test method and semiconductor element test device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011054807A JP2012191083A (en) | 2011-03-11 | 2011-03-11 | Semiconductor element test method and semiconductor element test device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012191083A true JP2012191083A (en) | 2012-10-04 |
Family
ID=47083902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011054807A Pending JP2012191083A (en) | 2011-03-11 | 2011-03-11 | Semiconductor element test method and semiconductor element test device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012191083A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015087269A (en) * | 2013-10-31 | 2015-05-07 | 三菱電機株式会社 | Semiconductor evaluation device and semiconductor evaluation method |
JP2016004912A (en) * | 2014-06-17 | 2016-01-12 | 三菱電機株式会社 | Measuring apparatus, measuring method |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010021070A1 (en) * | 2008-08-19 | 2010-02-25 | パナソニック株式会社 | Apparatus and method for measuring withstand voltage of semiconductor element |
-
2011
- 2011-03-11 JP JP2011054807A patent/JP2012191083A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010021070A1 (en) * | 2008-08-19 | 2010-02-25 | パナソニック株式会社 | Apparatus and method for measuring withstand voltage of semiconductor element |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015087269A (en) * | 2013-10-31 | 2015-05-07 | 三菱電機株式会社 | Semiconductor evaluation device and semiconductor evaluation method |
US9678143B2 (en) | 2013-10-31 | 2017-06-13 | Mitsubishi Electric Corporation | Semiconductor evaluation apparatus |
JP2016004912A (en) * | 2014-06-17 | 2016-01-12 | 三菱電機株式会社 | Measuring apparatus, measuring method |
US9684015B2 (en) | 2014-06-17 | 2017-06-20 | Mitsubishi Electric Corporation | Measuring apparatus and measuring method utilizing insulating liquid |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9335371B2 (en) | Semiconductor evaluating device and semiconductor evaluating method | |
US20110037494A1 (en) | Method for Wafer-Level Testing of Integrated Circuits | |
JP5528617B1 (en) | Probing unit, burn-in screening system using the probing unit, and burn-in screening method | |
US10241151B2 (en) | Die crack detector and method therefor | |
US10436833B2 (en) | Evaluation apparatus and evaluation method | |
KR20190035815A (en) | Device inspection circuit, device inspection device, and probe card | |
US10295591B2 (en) | Method and device for testing wafers | |
TW201337280A (en) | Avalanche testing apparatus and method thereof | |
JP2012191083A (en) | Semiconductor element test method and semiconductor element test device | |
US7365552B2 (en) | Surface mount package fault detection apparatus | |
US10725138B2 (en) | Scattering parameter calibration to a semiconductor layer | |
KR101310404B1 (en) | Test device for implement error catch random access memory using static random access memory | |
JP6504971B2 (en) | Semiconductor chip test apparatus and semiconductor chip test method | |
Adamietz et al. | Reliability testing and stress measurement of QFN packages encapsulated by an open-ended microwave curing system | |
US6040706A (en) | Contactor and semiconductor device inspecting method | |
JP2002176081A (en) | Instrument and method for measuring semiconductor | |
KR101987302B1 (en) | Device for testing a package and method the same | |
US20190064216A1 (en) | Probe Card System Having A Dielectric Fluid Dispenser | |
US9684015B2 (en) | Measuring apparatus and measuring method utilizing insulating liquid | |
JP2003194755A (en) | Method of testing semiconductor package | |
JP4464237B2 (en) | Burn-in test method and burn-in measurement program used therefor | |
Tyulevin et al. | Methods of bipolar microcircuits learning experiment | |
KR20170011060A (en) | Adhesive evaluation apparatus and method for semiconductor bump using scrubber | |
JPH02106050A (en) | Measuring method for semiconductor device and probe apparatus | |
JPS6381941A (en) | Inspection device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131001 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140527 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140711 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150127 |