JP2012186484A - 多チップモジュール用esd回路を含む集積回路及びその方法 - Google Patents
多チップモジュール用esd回路を含む集積回路及びその方法 Download PDFInfo
- Publication number
- JP2012186484A JP2012186484A JP2012100569A JP2012100569A JP2012186484A JP 2012186484 A JP2012186484 A JP 2012186484A JP 2012100569 A JP2012100569 A JP 2012100569A JP 2012100569 A JP2012100569 A JP 2012100569A JP 2012186484 A JP2012186484 A JP 2012186484A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- esd protection
- protection circuit
- integrated circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 18
- 239000000872 buffer Substances 0.000 claims description 21
- 230000008878 coupling Effects 0.000 claims description 7
- 238000010168 coupling process Methods 0.000 claims description 7
- 238000005859 coupling reaction Methods 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 238000007306 functionalization reaction Methods 0.000 description 4
- 238000005304 joining Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 238000006386 neutralization reaction Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】ESD損傷から保護されたりされなかったりするI/O回路を含む集積回路を提供する。ESD損傷からの保護は、I/O回路の1つまたはそれ以上において、選択的に非作動にされたり、作動されたり、少しも存在しなくなったりする。使用時、集積回路は、他の集積回路に接続されて多チップモジュールを形成し、そこで、モジュール間のI/O回路のESD保護が非作動にされるかまたは存在しなくなる。これは、多チップモジュールが形成されると、このI/O回路へのESD損傷の見込みが減るので好都合である。蒸気の包括的な説明と以下の詳細な説明は共に、本発明の模範的なものであって制限的なものではないことが理解されるべきである。
【選択図】図1B
Description
何年もの間、半導体デバイス及びパッケージデザインの傾向は、集積レベルが常に高くなる方に向かっており、メモリ技術においては、同じチップにメモリとロジックを集積する形態を取っている。パワーモジュールとドライバ回路は、従来、DRAM及びSRAMデバイスの一部であり、多くのメモリデバイスデザインは、共通のチップ上にメモリアレイが埋め込まれたアプリケーション指定ロジックを有する。しかしながら、ロジック及びメモリ半導体素子は、多くの共通の特徴を持っているが、相違点もある。たとえば、DRAMメモリ素子の重要な特徴は、ストレージキャパシタである。この素子は、最適に小さく作られており、本質的に欠陥または漏洩がない。ロジックデバイスは、比較できる素子がなく、多くのデバイス態様においてより寛容である。その結果、メモリデバイス最適化のために整えられているウェハ製造工程は、通常、ロジックデバイスにとって最適ではない。したがって、同じ半導体チップ上に異なるデバイス種類を備えるために、妥協が行なわれている。
Claims (10)
- 第1の入力/出力回路に接続され、前記第1の入力/出力回路を保護するように構成された第1の静電放電(ESD)保護回路であって、前記第1の入力/出力回路はデバイスを第2のデバイスに結合するボールグリッドアレイの一部を形成する第1のESD保護回路と、
前記デバイスの第2の入力/出力回路を保護するように構成された第2のESD保護回路と、
前記第1のESD保護回路を選択的にイネーブル/ディスエーブルとするように適合された回路であって、前記デバイス及び第2のデバイスに電源が供給されない時に、前記第1のESD保護回路が選択的にイネーブルされるようにスイッチングする1つ以上のスイッチを具備する回路とを含むデバイス。 - 前記第1のESD保護回路は、前記第2のデバイスに結合された後に、選択的にディスエーブルとされる請求項1に記載のデバイス。
- バッファと、
前記バッファに電気的に結合されており、選択的かつ電気的に前記第1のESD保護回路に結合されるボンドパッドとを更に含み、前記第1のESD保護回路は、前記第1のESD保護回路を前記ボンドパッドから電気的に絶縁することによって、選択的にディスエーブルとされる請求項1に記載のデバイス。 - 第1の入力/出力回路に接続され、前記第1の入力/出力回路を保護するように構成された第1のESD保護回路を提供するステップであって、前記第1の入力/出力回路はデバイスを第2のデバイスに結合するボールグリッドアレイの一部を形成する第1のESD保護回路を提供するステップと、
前記デバイスの第2の入力/出力回路を保護するように構成された第2のESD保護回路を提供するステップと、
回路を前記第1の入力/出力回路に結合するステップであって、前記回路が前記第1のESD保護回路を選択的にイネーブル/ディスエーブルし、前記回路は、前記デバイス及び第2のデバイスに電源が供給されない時に前記第1のESD保護回路が選択的にイネーブルされるようにスイッチングする1つ以上のスイッチを具備するように構成されているステップとを含むデバイスを製造する方法。 - 前記第1のESD保護回路は、前記第2のデバイスに結合された後に、選択的にディスエーブルとされる請求項4に記載の方法。
- 電気的にボンドパッドをバッファに結合するステップと、
選択的に前記第1のESD保護回路を電気的に前記ボンドパッドに結合するステップと、を更に含み、前記第1のESD保護回路は、前記第1のESD保護回路を前記ボンドパッドから電気的に絶縁することによって、選択的にディスエーブルとされる請求項4に記載の方法。 - 第1の集積回路と、
第2の集積回路とを含むマルチチップモジュールであって、
前記第2の集積回路は、
第1の入力/出力回路に接続され、前記第1の入力/出力回路を保護するように構成された第1のESD保護回路であって、前記第1の入力/出力回路は前記第2の集積回路を前記第1の集積回路に結合するボールグリッドアレイの一部を形成する第1のESD保護回路と、
前記第2の集積回路の第2の入力/出力回路を保護するように構成された第2のESD保護回路と、
前記第1のESD保護回路を選択的にイネーブル/ディスエーブルとするように適合された回路であって、前記第2の集積回路に電源が供給されない時に、前記第1のESD保護回路が選択的にイネーブルされるようにスイッチングする1つ以上のスイッチを具備する回路とを含むマルチチップモジュール。 - 前記第1のESD保護回路は、前記第2の集積回路が前記第1の集積回路に結合された後に、選択的にディスエーブルとされる請求項7に記載のマルチチップモジュール。
- 前記第2の集積回路は、
バッファと、
前記バッファに電気的に結合されており、選択的かつ電気的に前記第1のESD保護回路に結合されるボンドパッドを更に含み、前記第1のESD保護回路は、前記第1のESD保護回路を前記ボンドパッドから電気的に絶縁することによって、選択的にディスエーブルとされる請求項7に記載のマルチチップモジュール。 - 前記第2のESD保護回路が前記マルチチップモジュールを保護する請求項7に記載のマルチチップモジュール。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/652571 | 2000-08-31 | ||
US09/652,571 US6556409B1 (en) | 2000-08-31 | 2000-08-31 | Integrated circuit including ESD circuits for a multi-chip module and a method therefor |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007056483A Division JP2007180578A (ja) | 2000-08-31 | 2007-03-07 | 多チップモジュール用esd回路を含む集積回路及びその方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012186484A true JP2012186484A (ja) | 2012-09-27 |
Family
ID=24617306
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001262673A Pending JP2002124577A (ja) | 2000-08-31 | 2001-08-31 | 多チップモジュール用esd回路を含む集積回路及びその方法 |
JP2007056483A Pending JP2007180578A (ja) | 2000-08-31 | 2007-03-07 | 多チップモジュール用esd回路を含む集積回路及びその方法 |
JP2012100569A Pending JP2012186484A (ja) | 2000-08-31 | 2012-04-26 | 多チップモジュール用esd回路を含む集積回路及びその方法 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001262673A Pending JP2002124577A (ja) | 2000-08-31 | 2001-08-31 | 多チップモジュール用esd回路を含む集積回路及びその方法 |
JP2007056483A Pending JP2007180578A (ja) | 2000-08-31 | 2007-03-07 | 多チップモジュール用esd回路を含む集積回路及びその方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6556409B1 (ja) |
JP (3) | JP2002124577A (ja) |
KR (1) | KR100861665B1 (ja) |
GB (2) | GB2370691B (ja) |
TW (1) | TW538519B (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6701488B2 (en) * | 2001-11-14 | 2004-03-02 | Sun Microsystems, Inc. | Reducing I/O supply noise with digital control |
JP4054200B2 (ja) * | 2002-02-19 | 2008-02-27 | 松下電器産業株式会社 | 半導体記憶装置 |
US6734504B1 (en) * | 2002-04-05 | 2004-05-11 | Cypress Semiconductor Corp. | Method of providing HBM protection with a decoupled HBM structure |
JP3495031B2 (ja) * | 2002-05-28 | 2004-02-09 | 沖電気工業株式会社 | 半導体装置の静電破壊防止保護回路 |
JP4240983B2 (ja) * | 2002-10-07 | 2009-03-18 | 沖電気工業株式会社 | 入力ピン容量の設定方法 |
JP4000096B2 (ja) * | 2003-08-04 | 2007-10-31 | 株式会社東芝 | Esd保護回路 |
JP4264640B2 (ja) * | 2003-08-19 | 2009-05-20 | ソニー株式会社 | 半導体装置の製造方法 |
US7430730B2 (en) * | 2004-08-02 | 2008-09-30 | Lsi Corporation | Disabling unused IO resources in platform-based integrated circuits |
US7005858B1 (en) * | 2004-09-23 | 2006-02-28 | Hitachi Global Storage Technologies Netherlands, B.V. | System and method for decreasing ESD damage during component level long term testing |
US20090052102A1 (en) * | 2007-08-20 | 2009-02-26 | Kabushiki Kaisha Toshiba | Semiconductor device |
US7974052B2 (en) * | 2008-04-25 | 2011-07-05 | Cray Inc. | Method and apparatus for switched electrostatic discharge protection |
US8698139B2 (en) | 2008-11-25 | 2014-04-15 | Qualcomm Incorporated | Die-to-die power consumption optimization |
US8982581B2 (en) * | 2010-06-30 | 2015-03-17 | Xilinx, Inc. | Electro-static discharge protection for die of a multi-chip module |
JP5752659B2 (ja) | 2012-09-20 | 2015-07-22 | 株式会社東芝 | 半導体回路 |
US9184130B2 (en) * | 2012-10-05 | 2015-11-10 | Qualcomm Incorporated | Electrostatic protection for stacked multi-chip integrated circuits |
US9893518B2 (en) * | 2015-12-16 | 2018-02-13 | Monolithic Power Systems, Inc. | ESD protection circuit with false triggering prevention |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0786585A (ja) * | 1993-09-17 | 1995-03-31 | Toshiba Corp | 半導体保護回路及びその装置 |
JPH0992781A (ja) * | 1995-09-22 | 1997-04-04 | Internatl Business Mach Corp <Ibm> | 統合した回路を有するマルチチップ半導体構造およびその製造方法 |
JP2000223652A (ja) * | 1999-01-29 | 2000-08-11 | Rohm Co Ltd | 半導体チップおよびマルチチップ型半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5465189A (en) * | 1990-03-05 | 1995-11-07 | Texas Instruments Incorporated | Low voltage triggering semiconductor controlled rectifiers |
US5341267A (en) * | 1991-09-23 | 1994-08-23 | Aptix Corporation | Structures for electrostatic discharge protection of electrical and other components |
US5610425A (en) * | 1995-02-06 | 1997-03-11 | Motorola, Inc. | Input/output electrostatic discharge protection circuit for an integrated circuit |
US5807791A (en) * | 1995-02-22 | 1998-09-15 | International Business Machines Corporation | Methods for fabricating multichip semiconductor structures with consolidated circuitry and programmable ESD protection for input/output nodes |
US5818086A (en) * | 1996-06-11 | 1998-10-06 | Winbond Electronics Corporation | Reinforced ESD protection for NC-pin adjacent input pin |
AU6964698A (en) * | 1997-04-16 | 1998-11-11 | Board Of Trustees Of The Leland Stanford Junior University | Distributed esd protection device for high speed integrated circuits |
-
2000
- 2000-08-31 US US09/652,571 patent/US6556409B1/en not_active Expired - Lifetime
-
2001
- 2001-08-17 GB GB0120142A patent/GB2370691B/en not_active Expired - Fee Related
- 2001-08-24 TW TW090120871A patent/TW538519B/zh not_active IP Right Cessation
- 2001-08-31 JP JP2001262673A patent/JP2002124577A/ja active Pending
- 2001-08-31 KR KR1020010053350A patent/KR100861665B1/ko active IP Right Grant
-
2005
- 2005-01-10 GB GBGB0500414.8A patent/GB0500414D0/en not_active Ceased
-
2007
- 2007-03-07 JP JP2007056483A patent/JP2007180578A/ja active Pending
-
2012
- 2012-04-26 JP JP2012100569A patent/JP2012186484A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0786585A (ja) * | 1993-09-17 | 1995-03-31 | Toshiba Corp | 半導体保護回路及びその装置 |
JPH0992781A (ja) * | 1995-09-22 | 1997-04-04 | Internatl Business Mach Corp <Ibm> | 統合した回路を有するマルチチップ半導体構造およびその製造方法 |
JP2000223652A (ja) * | 1999-01-29 | 2000-08-11 | Rohm Co Ltd | 半導体チップおよびマルチチップ型半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2007180578A (ja) | 2007-07-12 |
GB0120142D0 (en) | 2001-10-10 |
TW538519B (en) | 2003-06-21 |
GB0500414D0 (en) | 2005-02-16 |
US6556409B1 (en) | 2003-04-29 |
GB2370691B (en) | 2005-04-13 |
JP2002124577A (ja) | 2002-04-26 |
GB2370691A (en) | 2002-07-03 |
KR20020018614A (ko) | 2002-03-08 |
KR100861665B1 (ko) | 2008-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012186484A (ja) | 多チップモジュール用esd回路を含む集積回路及びその方法 | |
US7999381B2 (en) | High performance sub-system design and assembly | |
US5930098A (en) | Multichip semiconductor structures with interchip electrostatic discharge protection, and fabrication methods therefore | |
US7535102B2 (en) | High performance sub-system design and assembly | |
US5869869A (en) | Microelectronic device with thin film electrostatic discharge protection structure | |
JP2000223652A (ja) | 半導体チップおよびマルチチップ型半導体装置 | |
US6043539A (en) | Electro-static discharge protection of CMOS integrated circuits | |
US6849479B2 (en) | Substrate based ESD network protection method for flip chip design | |
JP2002124577A5 (ja) | ||
KR100772693B1 (ko) | 반도체 장치의 정전기 보호회로 | |
JP4652703B2 (ja) | 半導体回路装置及びマルチ・チップ・パッケージ | |
JP4264640B2 (ja) | 半導体装置の製造方法 | |
JP2003332440A (ja) | 高性能サブシステムの設計および組立体 | |
JP3388202B2 (ja) | 半導体集積回路装置ならびに装置の組立方法 | |
US20050223289A1 (en) | Semiconductor embedded memory devices having bist circuit situated under the bonding pads | |
JPS61180470A (ja) | 半導体集積回路装置 | |
JPH11274395A (ja) | 半導体パッケ−ジ | |
JP2000077557A (ja) | 半導体装置 | |
JP2010239137A (ja) | 高性能サブシステムの設計および組立体 | |
JPH02271549A (ja) | 改良された測定用パッドを有する半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131022 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131023 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140122 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140422 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20140819 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140930 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140917 |