JP2012178754A - Electric power combiner - Google Patents

Electric power combiner Download PDF

Info

Publication number
JP2012178754A
JP2012178754A JP2011041090A JP2011041090A JP2012178754A JP 2012178754 A JP2012178754 A JP 2012178754A JP 2011041090 A JP2011041090 A JP 2011041090A JP 2011041090 A JP2011041090 A JP 2011041090A JP 2012178754 A JP2012178754 A JP 2012178754A
Authority
JP
Japan
Prior art keywords
line
impedance
output
input
power combiner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011041090A
Other languages
Japanese (ja)
Inventor
Irei Kyu
維礼 丘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2011041090A priority Critical patent/JP2012178754A/en
Publication of JP2012178754A publication Critical patent/JP2012178754A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Microwave Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent characteristic deterioration accompanying to reduction of a lateral dimension while reducing the lateral dimension of an electric power combiner.SOLUTION: An electric power combiner includes: a first impedance transformer which constitutes a serial circuit about which, from an input side, a first line, return line, second line, and straight line are connected, and about which its input side is connected to an input terminal; a second impedance transformer having the same structure as the first impedance transformer; an isolation circuit making up a loop with the first and second impedance transformers; and an output impedance transformers disposed between an output contact point shared by the first and second impedance transformers and an output terminal. The first line and the second line are arranged in parallel to each other, an aspect ratio of lateral and longitudinal length of the loop is less than 1, the phase of an input signal is turned 90 degrees by narrowing the line width of the first line than the line width of a first return line, the isolation circuit matches to input impedance, and the output impedance transformer matches to output impedance.

Description

本発明は、電力増幅器に係り、特にマイクロ波帯またはミリ波帯の信号の増幅に好適な電力増幅器に関する。   The present invention relates to a power amplifier, and more particularly to a power amplifier suitable for amplification of a signal in a microwave band or a millimeter wave band.

並列型増幅器は一例として、図１４のように並列に配置された増幅部５ａ〜５ｄ、入力を分配する電力分配回路３、および前記増幅部の出力を合成する電力合成回路４から構成される。入力端子１から入力されるＲＦ信号は電力分配回路３で同相同振幅の信号に分配される。図１４では電力分配回路３は２段構成であり、電力分配器３ａで２分配し、さらに、電力分配器３ｂおよび電力分配器３ｃそれぞれで２分配する仕組みになっている。増幅された信号を合成する電力合成回路４は電力分配回路３と左右対称である。   As an example, the parallel amplifier includes amplifiers 5a to 5d arranged in parallel as shown in FIG. 14, a power distribution circuit 3 that distributes inputs, and a power combiner circuit 4 that combines the outputs of the amplifiers. The RF signal input from the input terminal 1 is distributed by the power distribution circuit 3 into signals having the same homologous amplitude. In FIG. 14, the power distribution circuit 3 has a two-stage configuration, and is divided into two by the power distributor 3a, and further divided into two by the power distributor 3b and the power distributor 3c, respectively. The power combining circuit 4 that combines the amplified signals is symmetrical with the power distribution circuit 3.

増幅部５ａと５ｂの出力が電力合成器４ａで、増幅部５ｃと５ｄの出力が電力合成器４ｃで合成され、そして、電力合成器４ａと４ｃの出力が電力合成器４ｂで合成されて、出力端子２から出力される。電力合成回路４のような二分岐構造ではＮ段で２Ｎ個の並列信号を１つの信号に合成できる。さらに、二分岐構造のノードにウィルキンソン型電力合成器を使用すれば分岐間に高いアイソレーションを確保できる（たとえば、特許文献１参照）。 The outputs of the amplifiers 5a and 5b are combined by the power combiner 4a, the outputs of the amplifiers 5c and 5d are combined by the power combiner 4c, and the outputs of the power combiners 4a and 4c are combined by the power combiner 4b. Output from the output terminal 2. In a two-branch structure such as the power combining circuit 4, 2N parallel signals can be combined into one signal in N stages. Furthermore, if a Wilkinson power combiner is used for a node having a two-branch structure, high isolation can be ensured between branches (for example, see Patent Document 1).

本発明が解決する課題を説明する前にウィルキンソン型電力合成器の基本構成および動作について説明する。図１５に示す基本回路構成では２１、２２は入力端子、２３は出力端子、２０４ａ、２０４ｂは２１と２３の間、２２と２３の間をそれぞれ接続するインピーダンス変成器であり、要求周波数バンドの中心周波数に対して１／４波長（λ／４）を有する伝送線路である。そして、２０５は２１と２２の間を接続するアイソレーション抵抗である。反射損失が最小になるように入力インピーダンスがＺｉ（＝Ｒｉ）、出力インピーダンスがＺｏ（＝Ｒｏ）になるように設計されている場合、２０５の抵抗値Ｒｓは式（１）と設定される。   Before describing the problem to be solved by the present invention, the basic configuration and operation of the Wilkinson power combiner will be described. In the basic circuit configuration shown in FIG. 15, 21 and 22 are input terminals, 23 is an output terminal, 204a and 204b are impedance transformers that connect between 21 and 23, and between 22 and 23, respectively. It is a transmission line having a quarter wavelength (λ / 4) with respect to the frequency. Reference numeral 205 denotes an isolation resistor that connects between 21 and 22. When the input impedance is designed to be Zi (= Ri) and the output impedance is set to Zo (= Ro) so that the reflection loss is minimized, the resistance value Rs of 205 is set as Expression (1).

インピーダンス変成器２０４ａ、２０４ｂの特性インピーダンスＺｂは式（２）と設定される。 Impedance transformer 204a, the characteristic impedance Z b of 204b is set as Equation (2).

入力の振幅と位相が同じの場合、アイソレーション抵抗２０５は端子が同電位で、電流が流れないため、存在しないに等しい。その場合、インピーダンス変成器２０４ａ、２０４ｂの出力側から見た入力インピーダンスＲｉは（式（２）および式（３）より）２＊Ｒｏに変成される。そして、前記変成されたインピーダンスが並列に接続されているため、等価的にＲｏであり、出力インピーダンスＲｏと整合されている。 When the amplitude and phase of the input are the same, the isolation resistor 205 is equal to the absence of the terminal because the terminal has the same potential and no current flows. In that case, the input impedance Ri seen from the output side of the impedance transformers 204a and 204b is transformed to 2 * Ro (from the equations (2) and (3)). Since the transformed impedance is connected in parallel, it is equivalently Ro and matched with the output impedance Ro.

入力間のアイソレーションの基本原理を次に述べる。入力が片方だけ、たとえば入力端子２１から信号が入ってくる場合、アイソレーション抵抗２０５を通して流出する位相回転０度の信号成分が、インピーダンス変成器２０４ａ、２０４ｂを通して１８０度位相回転した信号成分と打ち消しあう結果、端子２２より流出する逆方向信号が大幅に低減する。アイソレーションを最大にするため、要求周波数において２つの成分の振幅が等しくなるように回路パラメータを設定すればいいわけである。 The basic principle of isolation between inputs will be described next. When the signal is input from only one of the inputs, for example, from the input terminal 21, the signal component having a phase rotation of 0 degrees flowing out through the isolation resistor 205 cancels with the signal component having a phase rotated by 180 degrees through the impedance transformers 204a and 204b. As a result, the backward signal flowing out from the terminal 22 is greatly reduced. In order to maximize the isolation, the circuit parameters may be set so that the amplitudes of the two components are equal at the required frequency.

アイソレーション抵抗２０５を通る信号の位相回転を０度に近付けるため、入力端子２１と２２の間隔を狭めることが必要である。また、インピーダンス変成器２０４ａ、２０４ｂおよびアイソレーション抵抗２０５はトポロジー的にループに接続されているため、寄生結合が生じにくいように空間的に接近しない構造が望ましい。周辺長Ｌが一定のｎ辺正多角形では横幅ｄは式（４）で求められる。   In order to make the phase rotation of the signal passing through the isolation resistor 205 approach 0 degrees, it is necessary to narrow the interval between the input terminals 21 and 22. Further, since the impedance transformers 204a and 204b and the isolation resistor 205 are topologically connected to the loop, it is desirable to have a structure that is not spatially close so that parasitic coupling hardly occurs. In the case of an n-sided regular polygon having a constant peripheral length L, the lateral width d is obtained by the equation (4).

ただし、ｎは偶数とする。式（４）の値はｎに対して単調増加し、ｎが無限大の場合に最大になる。つまり、円形の場合にｄ（＝Ｌ／π）が最大になる。たとえば、１／４波長が４００ｕｍの場合、Ｌ＝８００ｕｍ、ｄ≒２５５ｕｍである。 However, n is an even number. The value of equation (4) monotonically increases with respect to n and becomes maximum when n is infinite. That is, d (= L / π) is maximized in the case of a circle. For example, when the ¼ wavelength is 400 μm, L = 800 μm and d≈255 μm.

その結果、図１６の２次元構造図で示すようにインピーダンス変成器２０４ａ、２０４ｂが半円形のレイアウトを有することが好適である。Ｓ０およびＹ０はそれぞれループ横寸法およびループ縦寸法とすれば、アスペクト比Ｓ０／Ｙ０＝１である。図１６では２０１、２０２は電力合成器より前段の回路と、２０３は電力合成器より後段の回路と接続するための５０Ω線路である。   As a result, it is preferable that the impedance transformers 204a and 204b have a semicircular layout as shown in the two-dimensional structural diagram of FIG. If S0 and Y0 are a loop horizontal dimension and a loop vertical dimension, respectively, the aspect ratio is S0 / Y0 = 1. In FIG. 16, reference numerals 201 and 202 denote circuits upstream of the power combiner, and reference numeral 203 denotes a 50Ω line for connection to a circuit subsequent to the power combiner.

図１７は従来技術のウィルキンソン型電力合成器の理想特性を示す。入力反射(図１７ａ)および出力反射(図１７ｄ)は最低になるように（▼で示される）要求周波数に対応する特性曲線部分がスミスチャート中心に位置される。入力間分離(図１７ｂ)は−２０ｄＢ以下が望ましい。そして、通過ゲインを示す特性(図１７ｃ)は各入力の出力寄与分で表し、無損失の場合に要求周波数帯では−３．０１ｄＢに等しいが、損失があればこれより低くなる。   FIG. 17 shows the ideal characteristics of a conventional Wilkinson power combiner. The characteristic curve portion corresponding to the required frequency (indicated by ▼) is located at the center of the Smith chart so that the input reflection (FIG. 17a) and the output reflection (FIG. 17d) are minimized. The input separation (FIG. 17b) is preferably -20 dB or less. The characteristic indicating the pass gain (FIG. 17c) is represented by the output contribution of each input, and is equal to −3.01 dB in the required frequency band when there is no loss, but is lower if there is a loss.

特開平１１−３３０８１３号公報JP 11-330813 A

“Analysis and Design of Compact Two-way Wilkinson Power Dividers Using Coupled Lines,” APMC 2009, pp. 1319-1322“Analysis and Design of Compact Two-way Wilkinson Power Dividers Using Coupled Lines,” APMC 2009, pp. 1319-1322 “Characteristics of Coupled Microstriplines,” IEEE Transactions on Microwave Theory and Techniques, Vol. MTT-27, No. 7, July 1979, pp. 700-705“Characteristics of Coupled Microstriplines,” IEEE Transactions on Microwave Theory and Techniques, Vol. MTT-27, No. 7, July 1979, pp. 700-705

電力分配回路は構造的に電力合成回路と似ており、入出力関係が逆になっているだけである。以下、電力合成器について説明する場合、入出力関係を逆にして「合成」を「分配」に置き換えれば、その内容が電力分配回路にも当てはまることは明らかである。また、電力分配器について説明する場合も同様である。   The power distribution circuit is structurally similar to the power combining circuit, only the input / output relationship is reversed. In the following description of the power combiner, it is clear that if “combining” is replaced with “distribution” by reversing the input / output relationship, the contents also apply to the power distribution circuit. The same applies to the description of the power distributor.

また、本明細書では信号が左から入力され、右へ出力されるように説明および図の表示を統一化し、左右が「横」、上下が「縦」と記述する。   Also, in this specification, the description and figure display are unified so that signals are input from the left and output to the right, and “horizontal” on the left and right and “vertical” on the top and bottom.

インピーダンス変成器２０４ａ、２０４ｂが図１６に示すように半円形のレイアウトでは回路面積が大きいという問題が生じる。これを解決するために非特許文献１に開示されたウィルキンソン型電力分配器では、図１８に示すようにインピーダンス変成器２１４ａ、２１４ｂを平行に配置することによってループ面積を低減している。   When the impedance transformers 204a and 204b are semicircular as shown in FIG. 16, there is a problem that the circuit area is large. In order to solve this, in the Wilkinson power divider disclosed in Non-Patent Document 1, the loop area is reduced by arranging impedance transformers 214a and 214b in parallel as shown in FIG.

この場合、横縦アスペクト比Ｓ３／Ｙ３は１より数倍大きくなる。しかし、並列増幅部の出力をチップ内蔵回路で合成する場合、面積低減には横寸法が小さい、つまり、横縦アスペクト比が１よりできるだけ小さい正の分数が要求される。なぜなら、チップ縦寸法が並列増幅部によって決まり、電力合成器の出力端子が入力端子に近づくほど横寸法が小さくなって、チップ面積の増大が抑圧できるためである。しかし、横寸法を低減すると、線路の自己結合によって特性インピーダンスが変化し、入力間分離および入出力整合が劣化する。そこで、本発明の目的は電力合成器の横寸法を低減しつつ電力合成器の横寸法の低減に伴う特性劣化を防止することである。   In this case, the horizontal / vertical aspect ratio S3 / Y3 is several times larger than 1. However, when the outputs of the parallel amplifiers are synthesized by a circuit with a built-in chip, to reduce the area, a small horizontal dimension, that is, a positive fraction whose horizontal / vertical aspect ratio is as small as possible is required. This is because the vertical dimension of the chip is determined by the parallel amplifying unit, and the horizontal dimension becomes smaller as the output terminal of the power combiner approaches the input terminal, and an increase in chip area can be suppressed. However, when the lateral dimension is reduced, the characteristic impedance changes due to the self-coupling of the lines, and the input separation and input / output matching deteriorate. SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to prevent characteristic deterioration caused by a reduction in the horizontal dimension of the power combiner while reducing the horizontal dimension of the power combiner.

本願において開示される発明のうち、代表的なものについて簡単に説明すれば、下記のとおりである。   Of the inventions disclosed in this application, typical ones will be briefly described as follows.

入力側から順番に第１線路、第１折返し線路、第２線路、第１直線線路が接続される第１直列回路を構成し、第１直列回路の入力側が第１入力端子に接続される第１インピーダンス変成器と、入力側から順番に第３線路、第２折返し線路、第４線路、第２直線線路が接続される第２直列回路を構成し、第２直列回路の入力側が第２入力端子に接続される第２インピーダンス変成器と、第１入力端子と第２入力端子の間に配置され、第１インピーダンス変成器及び第２インピーダンス変成器とループを構成するアイソレーション回路と、第１インピーダンス変成器と第２インピーダンス変成器が共有する出力接点と出力端子との間に配置される出力インピーダンス変成器とを有し、第１線路と第２線路、第３線路と第４線路それぞれは互いに平行に配置され、入出力方向の直交方向におけるループの幅に対する入出力方向のループの幅の比が１より小さく、第１線路の線幅が第１折返し線路の線幅より狭く第３線路の線幅が第２折返し線路の線幅より狭いことで第１インピーダンス変成器および第２インピーダンス変成器で入力信号位相をそれぞれ９０度回転し、アイソレーション回路で入力インピーダンスと整合し、出力インピーダンス変成器で出力インピーダンスと整合する電力合成器である。   A first series circuit in which the first line, the first return line, the second line, and the first straight line are connected in order from the input side is configured, and the input side of the first series circuit is connected to the first input terminal. 1 impedance transformer and the 2nd series circuit where the 3rd line, the 2nd turnback line, the 4th line, and the 2nd straight line are connected in order from the input side are constituted, and the input side of the 2nd series circuit is the 2nd input A second impedance transformer connected to the terminal, an isolation circuit disposed between the first input terminal and the second input terminal and constituting a loop with the first impedance transformer and the second impedance transformer; An output impedance transformer disposed between an output contact and an output terminal shared by the impedance transformer and the second impedance transformer, the first line and the second line, and the third line and the fourth line, respectively. Flat to each other The ratio of the width of the loop in the input / output direction to the width of the loop in the direction orthogonal to the input / output direction is smaller than 1, and the line width of the first line is narrower than the line width of the first folded line. Since the width is narrower than the line width of the second folded line, the input signal phase is rotated by 90 degrees in each of the first impedance transformer and the second impedance transformer, and the input impedance is matched by the isolation circuit, and the output impedance transformer is used. A power combiner that matches the output impedance.

本発明によれば、電力合成器の横寸法を小さくしつつ、横寸法低減に伴う特性劣化を防止することができる。   ADVANTAGE OF THE INVENTION According to this invention, the characteristic deterioration accompanying a horizontal dimension reduction can be prevented, making the horizontal dimension of a power combiner small.

実施例１に関わる電力合成器の回路図の例である。1 is an example of a circuit diagram of a power combiner according to a first embodiment. 平行ＭＳＬにおける偶数（Even）モードおよび奇数（Odd）モードの容量成分を示す概略断面図の例である。It is an example of the schematic sectional drawing which shows the capacity | capacitance component of the even number (Even) mode and odd number (Odd) mode in parallel MSL. 実施例２に関わる電力合成器の２次元構造を示すレイアウト図の例である。10 is an example of a layout diagram showing a two-dimensional structure of a power combiner according to Embodiment 2. FIG. 実施例２に関わる電力合成器を示す等価回路図の例である。6 is an example of an equivalent circuit diagram showing a power combiner according to Embodiment 2. FIG. 実施例２に関わる電力合成器の特性を示すグラフの例である。10 is an example of a graph illustrating characteristics of a power combiner according to the second embodiment. 実施例３に関わる電力合成器の２次元構造を示すレイアウト図の例である。10 is an example of a layout diagram illustrating a two-dimensional structure of a power combiner according to a third embodiment. FIG. 実施例３に関わる電力合成器を示す等価回路図の例である。10 is an example of an equivalent circuit diagram illustrating a power combiner according to a third embodiment. FIG. 実施例３に関わる多段ＭＳＬのインピーダンス変成を表す複素数面上の軌道を示す概略図の例である。FIG. 9 is an example of a schematic diagram illustrating a trajectory on a complex plane representing impedance transformation of a multi-stage MSL according to the third embodiment. 実施例３に関わる電力合成器の特性を示すグラフの例である。12 is an example of a graph showing characteristics of a power combiner according to a third embodiment. 実施例２に関わる電力合成器を示す等価回路図の例である。6 is an example of an equivalent circuit diagram showing a power combiner according to Embodiment 2. FIG. 実施例３に関わる電力合成器を示す等価回路図の例である。10 is an example of an equivalent circuit diagram illustrating a power combiner according to a third embodiment. FIG. 実施例４に関わる電力合成回路を示す回路図の例である。FIG. 10 is an example of a circuit diagram illustrating a power combining circuit according to a fourth embodiment. 実施例５に関わる並列増幅器を示す回路図の例である。FIG. 10 is an example of a circuit diagram illustrating a parallel amplifier according to a fifth embodiment. 従来の並列型増幅器のブロック構成を示す回路図である。It is a circuit diagram which shows the block configuration of the conventional parallel type amplifier. 従来のウィルキンソン方式電力合成器を示す回路図である。It is a circuit diagram which shows the conventional Wilkinson system power combiner. 従来のウィルキンソン方式電力合成器の２次元構造を示すレイアウト図である。FIG. 6 is a layout diagram showing a two-dimensional structure of a conventional Wilkinson power combiner. 従来のウィルキンソン方式電力合成器の特性を示すグラフである。It is a graph which shows the characteristic of the conventional Wilkinson system power combiner. 従来のウィルキンソン方式電力分配器の２次元構造を示すレイアウト図である。It is a layout figure which shows the two-dimensional structure of the conventional Wilkinson-type power divider | distributor.

図１は、本発明の実施の形態１に関わる電力合成器の回路図である。インピーダンス変成器１２０ａは、入力側からの順番で接続された線路１２１ａ、折返し線路１２２ａ、線路１２３ａおよび直線線路１２４ａで構成される直列回路を有する。線路１２１ａおよび線路１２３ａが互いに平行配置され、直列回路の入力側が入力端子１１に接続されている。   1 is a circuit diagram of a power combiner according to Embodiment 1 of the present invention. The impedance transformer 120a has a series circuit including a line 121a, a return line 122a, a line 123a, and a straight line 124a connected in order from the input side. The line 121a and the line 123a are arranged in parallel with each other, and the input side of the series circuit is connected to the input terminal 11.

また、インピーダンス変成器１２０ｂはインピーダンス変成器１２０ａと同じ構造を有する。すなわち、入力側からの順番で接続された線路１２１ｂ、折返し線路１２２ｂ、線路１２３ｂおよび直線線路１２４ｂで構成される直列回路を有する。線路１２１ｂおよび線路１２３ｂが互いに平行配置され、入力側が入力端子１２に接続されている。   The impedance transformer 120b has the same structure as the impedance transformer 120a. That is, it has a series circuit composed of a line 121b, a folded line 122b, a line 123b, and a straight line 124b connected in order from the input side. The line 121 b and the line 123 b are arranged in parallel to each other, and the input side is connected to the input terminal 12.

アイソレーション回路１２５は入力端子１１、入力端子１２の間に接続され、インピーダンス変成器１２０ａおよびインピーダンス変成器１２０ａとループを構成する。   The isolation circuit 125 is connected between the input terminal 11 and the input terminal 12, and forms a loop with the impedance transformer 120a and the impedance transformer 120a.

出力インピーダンス変成器１２６はインピーダンス変成器１２０ａとインピーダンス変成器１２０ｂが共有する出力接点１４と出力端子１３の間に接続されている。   The output impedance transformer 126 is connected between the output contact 14 and the output terminal 13 shared by the impedance transformer 120a and the impedance transformer 120b.

上記線路が裏面グラウンドの誘電体基板の表面に形成される場合、マイクロストリップライン（ＭＳＬ）でモデル化できる。以下では線路がＭＳＬの場合について述べるが、ＭＳＬ以外の伝送線路にも定性的に当てはまると考える。   When the line is formed on the surface of the dielectric substrate on the backside ground, it can be modeled by a microstrip line (MSL). In the following, the case where the line is MSL will be described, but it is considered that the line is qualitatively applied to transmission lines other than MSL.

平行配置された線路は相互結合によって孤立した同線幅の線路とは特性インピーダンスが異なる。まず、平行ＭＳＬの特性インピーダンスについて説明しておく。非特許文献２によると、図２に示すように、線路幅Ｗ、線路間隔Ｓ、基板厚Ｈの平行ＭＳＬでは偶数モードおよび奇数モードの単位線路長容量がそれぞれ式（５）および式（６）で与えられる。   Lines arranged in parallel have different characteristic impedances from lines of the same line width isolated by mutual coupling. First, the characteristic impedance of the parallel MSL will be described. According to Non-Patent Document 2, as shown in FIG. 2, in the parallel MSL of the line width W, the line interval S, and the substrate thickness H, the unit line length capacities of the even mode and the odd mode are expressed by the equations (5) and (6), respectively. Given in.

ただし、ε0は真空誘電率、εrは基板の比誘電率、εreは等価比誘電率、ｃは光速であり、式（７）から式（１５）が成立する。 However, ε 0 is the vacuum dielectric constant, ε r is the relative dielectric constant of the substrate, ε re is the equivalent dielectric constant, and c is the speed of light, and Equations (7) to (15) are established.

指数ｉで偶数モードまたは奇数モードを示し、空気中の容量をCi aとする場合、特性インピーダンスおよび等価比誘電率は式（１６）と式（１７）により求められる。 When the index i indicates the even mode or the odd mode, and the capacity in the air is C i a , the characteristic impedance and the equivalent relative dielectric constant are obtained by the equations (16) and (17).

上記説明は対称平行ＭＳＬの場合に当てはまるが、非対称平行ＭＳＬでも同じように偶数モードおよび奇数モードが存在し、定性的に同じように動作すると考える。 Although the above description applies to the case of symmetric parallel MSL, it is assumed that even-numbered and odd-numbered modes exist in the same way in asymmetric parallel MSL and operate in the same manner qualitatively.

折返しによって平行ＭＳＬ部分が存在する場合、奇数モードの特性インピーダンスが有効である。平行ＭＳＬ部分の線間容量が影響を及ぼし、特性インピーダンスが低減する。その効果で、前記線路１２１ａでは等価的に位相回転が低減する。式（３）を式（１８）のように書きなおせば理解できる。   When there is a parallel MSL portion due to folding, the odd-mode characteristic impedance is effective. The line-to-line capacitance of the parallel MSL portion has an effect, and the characteristic impedance is reduced. As a result, the phase rotation is equivalently reduced in the line 121a. It can be understood by rewriting equation (3) as equation (18).

tan(βl)の絶対値が小さいとき、分母が１で近似できる。分子の第２項はＺｂに比例するため、Ｚｂが小さくなると等価的にtan(βl)が小さくなり、位相回転が低減する。 When the absolute value of tan (βl) is small, the denominator can be approximated by 1. Since the second term of the numerator proportional to Z b, Z b is the equivalent to tan (βl) is reduced smaller, the phase rotation is reduced.

つまり、従来技術のウィルキンソン型電力合成器のような式（２）で決められる特性インピーダンスに対応する孤立直線ＭＳＬの線幅Ｗ０を用いて電力合成器の横寸法を低減しようとすると、折り返しによって存在する平行ＭＳＬ部分では特性インピーダンスが低減する。そのため、位相回転が不十分になり、インピーダンス変成にも誤差が発生するゆえに、入力間分離および入出力整合の特性が劣化する。   That is, if the horizontal dimension of the power combiner is reduced by using the line width W0 of the isolated straight line MSL corresponding to the characteristic impedance determined by the equation (2) as in the Wilkinson type power combiner of the prior art, it exists due to folding. In the parallel MSL portion, the characteristic impedance is reduced. For this reason, phase rotation becomes insufficient, and an error is also generated in impedance transformation, so that the characteristics of input separation and input / output matching deteriorate.

そこで、本実施例では平行ＭＳＬ部分の特性インピーダンスの変化に着目し、平行ＭＳＬ部分の線幅を変更することによって位相回転を増加させる。具体的には、平行ＭＳＬ部分１２１ａ、１２１ｂの線幅を縮小することにより容量が低減し、特性インピーダンスが増加する。その結果、位相回転が増加し、要求周波数バンドの中心周波数に対してインピーダンス変成器１２０ａ、１２０ｂそれぞれで入力信号位相を９０度回転することにより、入力間分離を向上することができる。一般的にはインピーダンス変成のずれが残るため、本実施例では出力インピーダンス変成器１２６で出力インピーダンスとの整合性、アイソレーション回路１２５で入力インピーダンスとの整合性を向上することによって、入力間分離および入出力整合を同時に向上することができる。   Therefore, in this embodiment, paying attention to the change in the characteristic impedance of the parallel MSL portion, the phase rotation is increased by changing the line width of the parallel MSL portion. Specifically, the capacitance is reduced and the characteristic impedance is increased by reducing the line width of the parallel MSL portions 121a and 121b. As a result, the phase rotation increases, and the input signal phase can be rotated by 90 degrees in the impedance transformers 120a and 120b with respect to the center frequency of the required frequency band, whereby the input separation can be improved. In general, since the deviation of impedance transformation remains, in this embodiment, the output impedance transformer 126 improves the matching with the output impedance, and the isolation circuit 125 improves the matching with the input impedance. Input / output matching can be improved at the same time.

また、平行ＭＳＬ部分の線幅を非対称的に変化させることもできる。具体的には、線路１２３ａの線幅を直線線路１２４ａの線幅より広く、線路１２３ｂの線路を直線線路１２４ｂの線幅より広くすることにより、位相回転を増加させることが可能である。この場合、設計条件によって線幅の変更に合せてインピーダンス変成器１２０ａ、１２０ｂの線長を変更して９０度位相回転を実現することも可能である。これにより、従来技術のウィルキンソン型電力合成器と異なって、インピーダンス変成器１２０ａ、１２０ｂそれぞれの総合線長を１／４波長より小さくすることができる。   Also, the line width of the parallel MSL portion can be changed asymmetrically. Specifically, the phase rotation can be increased by making the line width of the line 123a wider than the line width of the straight line 124a and making the line 123b wider than the line width of the straight line 124b. In this case, it is also possible to realize 90-degree phase rotation by changing the line length of the impedance transformers 120a and 120b according to the change of the line width depending on the design conditions. Thereby, unlike the Wilkinson-type power combiner of the prior art, the total line length of each of the impedance transformers 120a and 120b can be made smaller than ¼ wavelength.

本発明の実施の形態１では電力合成器のループの横寸法を狭くし、ループの横縦アスペクト比を１より小さくした場合、ループ長を大幅に増加させなくても入力間分離および入出力整合の好性能が実現できる。   In the first embodiment of the present invention, when the horizontal dimension of the loop of the power combiner is narrowed and the horizontal / vertical aspect ratio of the loop is smaller than 1, the input separation and the input / output matching are achieved without significantly increasing the loop length. Can achieve good performance.

図３は、本発明の実施の形態２に関わる電力合成器の２次元構造を示すレイアウト図である。   FIG. 3 is a layout diagram showing a two-dimensional structure of the power combiner according to the second embodiment of the present invention.

インピーダンス変成器１００ａは、ＭＳＬ１０１ａ、半円形ＭＳＬ１０２ａ、ＭＳＬ１０３ａおよび直線ＭＳＬ１０４ａの直列回路から構成され、入力端子１１に接続される。また、インピーダンス変成器１００ｂは、ＭＳＬ１０１ｂ、半円形ＭＳＬ１０２ｂ、ＭＳＬ１０３ｂおよび直線ＭＳＬ１０４ｂの直列回路から構成され、入力端子１２に接続される。アイソレーション抵抗１０５が、入力端子１１、１２の間に接続され、インピーダンス変成器１００ａ及びインピーダンス変成器１００ｂとループを構成する。   The impedance transformer 100a is configured by a series circuit of an MSL 101a, a semicircular MSL 102a, an MSL 103a, and a straight MSL 104a, and is connected to the input terminal 11. The impedance transformer 100b is configured by a series circuit of an MSL 101b, a semicircular MSL 102b, an MSL 103b, and a straight MSL 104b, and is connected to the input terminal 12. An isolation resistor 105 is connected between the input terminals 11 and 12, and forms a loop with the impedance transformer 100a and the impedance transformer 100b.

前記インピーダンス変成器１００ａと前記インピーダンス変成器１００ｂが共有する出力接点１４と出力端子１３の間に出力インピーダンス変成器１０６が接続されている。   An output impedance transformer 106 is connected between the output contact 14 and the output terminal 13 shared by the impedance transformer 100a and the impedance transformer 100b.

本実施例では、ＭＳＬ１０１ａとＭＳＬ１０３ａが平行配置され、ＭＳＬ１０１ｂとＭＳＬ１０３ｂが平行配置され、ＭＳＬ１０１ａとＭＳＬ１０１ｂの線幅をＷ５とし、ＭＳＬ１０３ａと前記ＭＳＬ１０３ｂの線幅をＷ６とする。さらに、半円形ＭＳＬ１０２ａ、半円形ＭＳＬ１０２ｂ、直線ＭＳＬ１０４ａおよび直線ＭＳＬ１０４ｂの線幅が等しく、Ｗ７とする。   In this embodiment, the MSL 101a and the MSL 103a are arranged in parallel, the MSL 101b and the MSL 103b are arranged in parallel, the line width of the MSL 101a and the MSL 101b is W5, and the line width of the MSL 103a and the MSL 103b is W6. Furthermore, the line widths of the semicircular MSL 102a, the semicircular MSL 102b, the straight MSL 104a, and the straight MSL 104b are equal, and are set to W7.

インピーダンス変成器１００ａおよび前記インピーダンス変成器１００ｂは左右非対称であり、直線ＭＳＬ１０４ａおよび直線ＭＳＬ１０４ｂの長さはアイソレーション抵抗１０５の長さによって決まる。Ｓ１およびＹ１はそれぞれループ横寸法およびループ縦寸法である。横縦アスペクト比Ｓ１／Ｙ１は１より小さい。   The impedance transformer 100a and the impedance transformer 100b are asymmetrical, and the length of the straight line MSL 104a and the straight line MSL 104b is determined by the length of the isolation resistor 105. S1 and Y1 are a loop horizontal dimension and a loop vertical dimension, respectively. The aspect ratio S1 / Y1 is smaller than 1.

図４は図３の等価回路図である。ただし、マイクロ波回路の非連続つなぎ目を正確にモデル化するマイクロ波接続素子は省略している。Ｗ７は式（２）より得られる特性インピーダンスＺｂを有する孤立した直線ＭＳＬの線幅に等しい。レイアウト設計上または製造上の制限に合せ、線幅寸法が最適化されても本発明の範疇内とみなす。アイソレーション抵抗１０５の抵抗値は式（１）のＲｓに等しい。 FIG. 4 is an equivalent circuit diagram of FIG. However, the microwave connection element that accurately models the discontinuous joint of the microwave circuit is omitted. W7 is equal to the line width of the linear MSL orphaned having a characteristic impedance Z b obtained from equation (2). Even if the line width dimension is optimized in accordance with restrictions on layout design or manufacturing, it is considered to be within the scope of the present invention. The resistance value of the isolation resistor 105 is equal to Rs in Expression (1).

実施例１と同様に、ＭＳＬ１０１ａとＭＳＬ１０３ａが構成する平行ＭＳＬ部分では奇数モードの特性インピーダンスが有効である。平行ＭＳＬ部分１０１ａ、１０１ｂの線幅をＷ７より狭くすれば位相回転の低減を補正し、入力間分離を向上できる。さらに、アイソレーション抵抗１０５で入力整合を確保でき、出力インピーダンス変成器１０６で出力整合を確保できる。   As in the first embodiment, the odd-mode characteristic impedance is effective in the parallel MSL portion formed by the MSL 101a and the MSL 103a. If the line widths of the parallel MSL portions 101a and 101b are narrower than W7, the reduction in phase rotation can be corrected and the separation between inputs can be improved. Furthermore, input matching can be ensured by the isolation resistor 105, and output matching can be ensured by the output impedance transformer 106.

さらに、設計条件によって線幅の変更に合せてインピーダンス変成器１００ａ、１００ｂの線長を変更して９０度位相回転を実現することも可能である。これにより、従来技術のウィルキンソン型電力合成器と異なって、インピーダンス変成器１００ａ、１００ｂの総合線長は１／４波長より小さくすることができる。   Furthermore, it is also possible to change the line length of the impedance transformers 100a and 100b in accordance with the change of the line width according to the design condition and realize 90 degree phase rotation. Thereby, unlike the Wilkinson power combiner of the prior art, the total line length of the impedance transformers 100a and 100b can be made smaller than ¼ wavelength.

図３および図４では半円形ＭＳＬ１０２ａおよび半円形ＭＳＬ１０２ｂと描かれているが、実施に当たってプロセスの制限などより八角形または矩形を含む形状がある。さらに、マイクロ波性能の劣化抑止に矩形の曲がり角の線幅を意図的に変更して最適化することも可能である。   In FIGS. 3 and 4, although depicted as semi-circular MSL 102a and semi-circular MSL 102b, there are shapes including octagons or rectangles due to process limitations in implementation. Furthermore, it is possible to intentionally change the line width of the rectangular bend to suppress the deterioration of the microwave performance.

出力インピーダンス変成器１０６はＭＳＬで実現可能であるが、集中定数素子を含む整合回路で構成してもよい。図１０に示すように、出力接点１４と出力端子１３の間に直列容量１３１および接地されたインダクタンス１３２から構成される出力整合回路１３０により構成することができる。   The output impedance transformer 106 can be realized by MSL, but may be configured by a matching circuit including a lumped constant element. As shown in FIG. 10, the output matching circuit 130 can be configured by a series capacitor 131 and a grounded inductance 132 between the output contact 14 and the output terminal 13.

図５は前記方法で横寸法が７０ｕｍの場合に設計した図４の電力合成回路についてシミュレーションから得た特性を示す。基板厚が１００ｕｍ、比誘電率が１２．９、要求周波数バンドが５８ＧＨｚから６７ＧＨｚと仮定した。マーカー（▼）で区切られた要求周波数バンド内では入出力反射が最小になるように入出力インピーダンスが５０Ωに設計される（図５（ａ）および図５（ｄ））。アイソレーション抵抗は１００Ωである。図５（ｂ）に示されるようにアイソレーションは−２５ｄＢ以下である。そして、通過ゲイン(図５(ｃ))は入力に対する出力寄与分で表され、（無損失の場合）−３．０１ｄＢより約０．１ｄＢ低い。   FIG. 5 shows characteristics obtained from the simulation of the power combining circuit of FIG. 4 designed when the lateral dimension is 70 μm by the above method. It was assumed that the substrate thickness was 100 μm, the relative dielectric constant was 12.9, and the required frequency band was 58 GHz to 67 GHz. The input / output impedance is designed to be 50Ω so as to minimize the input / output reflection within the required frequency band delimited by the marker (▼) (FIGS. 5A and 5D). The isolation resistance is 100Ω. As shown in FIG. 5B, the isolation is −25 dB or less. The pass gain (FIG. 5C) is expressed as an output contribution to the input, and is about 0.1 dB lower than -3.01 dB (in the case of no loss).

上記シミュレーション結果より、実施形態２の電力合成器は並列型大電力増幅器における出力合成に好適な性能が実現できる。さらに、図１６のような従来技術の電力合成器と比べて本発明では横寸法が７割以上の横幅縮小が実現でき、チップ内蔵に好適である。   From the simulation results, the power combiner of the second embodiment can realize performance suitable for output combining in the parallel type high power amplifier. Furthermore, compared with a power combiner of the prior art as shown in FIG. 16, the present invention can realize a lateral width reduction of 70% or more, which is suitable for chip incorporation.

図６は、本発明の実施の形態３に関わる電力合成器の２次元構造を示すレイアウト図である。   FIG. 6 is a layout diagram showing a two-dimensional structure of the power combiner according to the third embodiment of the present invention.

インピーダンス変成器１１０ａは、ＭＳＬ１１１ａ、半円形ＭＳＬ１１２ａ、ＭＳＬ１１３ａおよび直線ＭＳＬ１１４ａの直列回路から構成され、入力端子１５に接続される。また、インピーダンス変成器１１０ｂは、ＭＳＬ１１１ｂ、半円形ＭＳＬ１１２ｂ、ＭＳＬ１１３ｂおよび直線ＭＳＬ１１４ｂの直列回路から構成され、入力端子１６に接続される。容量１１８ａ、アイソレーション抵抗１１５および容量１１８ｂの直列回路が、入力端子１５、１６の間に接続され、インピーダンス変成器１１０ａ及びインピーダンス変成器１１０ｂとループを構成する。   The impedance transformer 110a is composed of a series circuit of an MSL 111a, a semicircular MSL 112a, an MSL 113a, and a straight MSL 114a, and is connected to the input terminal 15. The impedance transformer 110b is configured by a series circuit of an MSL 111b, a semicircular MSL 112b, an MSL 113b, and a straight MSL 114b, and is connected to the input terminal 16. A series circuit of the capacitor 118a, the isolation resistor 115, and the capacitor 118b is connected between the input terminals 15 and 16, and forms a loop with the impedance transformer 110a and the impedance transformer 110b.

インピーダンス変成器１１０ａとインピーダンス変成器１１０ｂが共有する出力接点１８と出力端子１７の間に出力インピーダンス変成器１１６が接続されている。   An output impedance transformer 116 is connected between the output contact 18 and the output terminal 17 shared by the impedance transformer 110a and the impedance transformer 110b.

本実施例では、ＭＳＬ１１１ａとＭＳＬ１１３ａが互いに平行配置され、ＭＳＬ１１１ｂとＭＳＬ１１３ｂが互いに平行配置され、ＭＳＬ１１１ａおよびＭＳＬ１１１ｂの線幅をＷ８とし、ＭＳＬ１１３ａおよびＭＳＬ１１３ｂの線幅をＷ９とする。さらに、半円形ＭＳＬ１１２ａおよび半円形ＭＳＬ１１２ｂの線幅をＷ１０とし、直線ＭＳＬ１１４ａおよび直線ＭＳＬ１１４ｂの線幅をＷ１１とする。   In this embodiment, MSL 111a and MSL 113a are arranged in parallel to each other, MSL 111b and MSL 113b are arranged in parallel to each other, the line width of MSL 111a and MSL 111b is W8, and the line width of MSL 113a and MSL 113b is W9. Further, the line width of the semicircular MSL 112a and the semicircular MSL 112b is W10, and the line width of the straight MSL 114a and the straight MSL 114b is W11.

インピーダンス変成器１１０ａおよびインピーダンス変成器１１０ｂは左右非対称であり、直線ＭＳＬ１１４ａおよび直線ＭＳＬ１１４ｂの長さは容量１１８ａ、アイソレーション抵抗１１５および容量１１８ｂの直列回路の長さによって決まる。   The impedance transformer 110a and the impedance transformer 110b are asymmetrical, and the length of the straight line MSL 114a and the straight line MSL 114b is determined by the length of the series circuit of the capacitor 118a, the isolation resistor 115, and the capacitor 118b.

Ｓ２およびＹ２はそれぞれループ横寸法およびループ縦寸法である。横縦アスペクト比Ｓ２／Ｙ２は１より小さい。   S2 and Y2 are a loop horizontal dimension and a loop vertical dimension, respectively. The aspect ratio S2 / Y2 is smaller than 1.

図７は図６の等価回路図である。ただし、マイクロ波回路の非連続つなぎ目を正確にモデル化するマイクロ波接続素子は省略している。式（２）より得られる特性インピーダンスＺｂを有する孤立した直線ＭＳＬの線幅をＷ０とするとき、Ｗ１０をＷ０より狭く、Ｗ１１をＷ０より広く設定することが本実施形態の特徴である。つまり、式（１９）の関係が成り立つ。 FIG. 7 is an equivalent circuit diagram of FIG. However, the microwave connection element that accurately models the discontinuous joint of the microwave circuit is omitted. When the line width of the isolated linear MSL having a characteristic impedance Z b obtained from the equation (2) and W0, W10 and narrower than W0, it is a feature of the present embodiment to set the W11 wider than W0. That is, the relationship of Formula (19) is established.

また、線路幅Ｗ１０の直線ＭＳＬの特性インピーダンスをＺＭ１、線路幅Ｗ１１の直線ＭＳＬの特性インピーダンスをＺＭ２とすると、式（２０）の関係が成り立つ。ｍａｇ（）は絶対値を意味する。 Further, if the characteristic impedance of the straight line MSL with the line width W10 is Z M1 and the characteristic impedance of the straight line MSL with the line width W11 is Z M2 , the relationship of Expression (20) is established. mag () means an absolute value.

図８は一定の周波数に対して特性インピーダンスＺｂのＭＳＬおよび特性インピーダンスＺＭ１、ＺＭ２の２段ＭＳＬによるインピーダンス変化をインピーダンスの複素数平面上（実数Ｚｒは横軸、虚数Ｚｉｍは縦軸）の軌道で示す。Ｚ１＝Ｚｉ（＝Ｒｉ）、Ｚ２＝２Ｚｏ＝（２Ｒｏ）とすると、式（２１）と式（２２）の関係が成り立つ。 Figure 8 is MSL and characteristic impedance Z M1, 2-stage MSL due to impedance changes the impedance of the complex plane of the Z M2 (real Z r is the horizontal axis of the characteristic impedance Z b for a fixed frequency, the imaginary Z im the vertical axis ). Assuming that Z 1 = Zi (= Ri) and Z 2 = 2Zo = (2Ro), the relationship of Expression (21) and Expression (22) is established.

式（２１）ではβ２、l２は線路の幅がＷ１１の直線ＭＳＬの波数と線路長であり、式（２２）ではβ１、l１は線路の幅がＷ１０の直線ＭＳＬの波数と線路長である。Ｚ３は２段ＭＳＬの非連続界面から見た出力側終端インピーダンス（＝Ｚ２）である。 In Equation (21), β 2 and l 2 are the wave number and line length of the straight line MSL whose line width is W11, and in Equation (22), β 1 and l 1 are the wave number and line of the straight line MSL whose line width is W10. It is long. Z 3 is the output-side termination impedance (= Z 2 ) viewed from the discontinuous interface of the two-stage MSL.

インピーダンスの複素数平面上ではＭＳＬによって変成されるインピーダンスはＭＳＬ長さに対して円形の軌道を有する。特性インピーダンスＺｂの１／４波長ＭＳＬに対応する軌道は円周角が１８０度である。しかし、特性インピーダンスＺＭ１、ＺＭ２の２段ＭＳＬに対応する軌道は特性インピーダンスＺｂの場合より半径が長いため、各段に対応する軌道の円周角が９０度より小さい。したがって、２段ＭＳＬでは合計線長が１／４波長より短くても等価的に９０度位相回転を実現できるため、電力合成器に適用すれば面積低減が可能である。 On the complex plane of impedance, the impedance transformed by MSL has a circular trajectory with respect to the MSL length. Trajectory corresponding to a quarter wavelength MSL characteristic impedance Z b is a circumferential angle of 180 degrees. However, since the trajectory corresponding to the two-stage MSL of the characteristic impedances Z M1 and Z M2 has a longer radius than that of the characteristic impedance Z b , the circumferential angle of the trajectory corresponding to each stage is smaller than 90 degrees. Accordingly, in the two-stage MSL, even if the total line length is shorter than ¼ wavelength, the phase rotation can be equivalently realized by 90 degrees. Therefore, when applied to a power combiner, the area can be reduced.

実施形態３は実施形態１の説明と同じように、前記ＭＳＬ１１１ａと前記ＭＳＬ１１３ａが構成する平行ＭＳＬ部分では奇数モードの特性インピーダンスが有効である。平行ＭＳＬ部分の線幅は、式（２３）が成り立つように設定する。あるいは、式（２３）と式（２４）が同時に成り立つように設定する。   In the third embodiment, as in the description of the first embodiment, the odd-mode characteristic impedance is effective in the parallel MSL portion constituted by the MSL 111a and the MSL 113a. The line width of the parallel MSL portion is set so that Expression (23) is established. Or it sets so that Formula (23) and Formula (24) may be materialized simultaneously.

その結果、平行ＭＳＬ部分の結合による位相回転の低減を補正し、入力間分離を向上する。さらに、出力インピーダンス変成器１０６で出力整合を確保し、容量１１８ａ、アイソレーション抵抗１１５および容量１１８ａと同じ容量値の容量１１８ｂの最適化で入力整合を確保する。 As a result, the reduction of phase rotation due to the coupling of parallel MSL portions is corrected, and the separation between inputs is improved. Furthermore, output matching is ensured by the output impedance transformer 106, and input matching is ensured by optimizing the capacitance 118a, the isolation resistor 115, and the capacitance 118b having the same capacitance value as the capacitance 118a.

さらに、設計条件によって線幅の変更に合せてインピーダンス変成器１００ａおよびインピーダンス変成器１００ｂの線長を変更して線幅の変更と合わせて９０度位相回転を実現することも可能である。   Furthermore, it is possible to change the line length of the impedance transformer 100a and the impedance transformer 100b according to the change of the line width according to the design condition, and realize the 90 degree phase rotation together with the change of the line width.

図９は実施形態３の電力合成器のシミュレーションから得られた特性を示す。基板と周波数条件は図５と同じである。マーカー（▼）で区切られた要求周波数バンド内では入出力反射が最小になるように入出力インピーダンスが５０Ω近い値に設計される（図９（ａ）および図９（ｄ））。アイソレーション抵抗は７０Ω、容量は０．１２ｐＦである。図９（ｂ）に示されるようにアイソレーションは−２５ｄＢ以下である。そして、通過ゲイン(図９（ｃ）)は入力に対する出力寄与分で表し、（無損失の場合）−３．０１ｄＢより約０．１ｄＢ低い。   FIG. 9 shows characteristics obtained from the simulation of the power combiner of the third embodiment. The substrate and frequency conditions are the same as in FIG. The input / output impedance is designed to be close to 50Ω so that the input / output reflection is minimized within the required frequency band delimited by the marker (▼) (FIGS. 9A and 9D). The isolation resistance is 70Ω and the capacitance is 0.12 pF. As shown in FIG. 9B, the isolation is −25 dB or less. The pass gain (FIG. 9 (c)) is expressed as an output contribution to the input, and is about 0.1 dB lower than -3.01 dB (in the case of lossless).

シミュレーション結果より、実施形態３の電力合成器は並列型大電力増幅器における出力合成に好適な性能が実現できる。さらに、図１６のような従来技術の電力合成器と比べて本発明では横寸法が７割以上の横幅縮小が実現できる。また、式（１９）の関係が成り立つことにより、縦寸法は実施形態２の実施例と比べて４５％以上減少でき、チップ内蔵に好適である。   From the simulation results, the power combiner of the third embodiment can realize performance suitable for output combination in the parallel type high power amplifier. Furthermore, compared with a conventional power combiner as shown in FIG. 16, the present invention can realize a reduction in lateral width of 70% or more in lateral dimension. Further, since the relationship of Expression (19) is established, the vertical dimension can be reduced by 45% or more compared to the example of the second embodiment, which is suitable for incorporating a chip.

また、実施例２と同様に、出力インピーダンス変成器１１６はＭＳＬで実現可能であるが、集中定数素子を含む整合回路で構成してもよい。図１１のように出力接点１８と出力端子１７の間に直列容量１４１および接地されたインダクタンス１４２から構成される出力整合回路１４０により構成することができる。   As in the second embodiment, the output impedance transformer 116 can be realized by MSL, but may be configured by a matching circuit including a lumped constant element. As shown in FIG. 11, the output matching circuit 140 can be configured by a series capacitor 141 and a grounded inductance 142 between the output contact 18 and the output terminal 17.

図１２は、本発明の実施の形態４に関わる電力合成回路を示す回路図である。端子６１と６２から入力される信号は５０Ω線路６０１、６０２を介して電力合成器６aで合成され、端子６３と６４から入力される信号は５０Ω線路６０３、６０４を介して電力合成器６ｂで合成される。そして、電力合成器６a、６ｂの出力は５０Ω線路６０５、６０６を介して電力合成器６ｃで合成される。電力合成器６ａ〜６ｃは、実施例１〜３で説明した電力合成器が適用される。   FIG. 12 is a circuit diagram showing a power combining circuit according to the fourth embodiment of the present invention. Signals input from the terminals 61 and 62 are combined by the power combiner 6a via the 50Ω lines 601 and 602, and signals input from the terminals 63 and 64 are combined by the power combiner 6b via the 50Ω lines 603 and 604. Is done. The outputs of the power combiners 6a and 6b are combined by the power combiner 6c via the 50Ω lines 605 and 606. The power combiners described in the first to third embodiments are applied to the power combiners 6a to 6c.

図１２では２段の二分岐構造を示すが、同じ方法で段数を増やせば入力信号数を増やせることが明確である。Ｎ段の電力合成回路は２Ｎ個の並列信号を１つの信号に合成できる。 FIG. 12 shows a two-stage two-branch structure, but it is clear that the number of input signals can be increased by increasing the number of stages by the same method. The N-stage power combining circuit can combine 2 N parallel signals into one signal.

出力端子６２に接続される電力合成器６ｃでない電力合成器６ａまたは６ｂでは、それぞれの出力インピーダンス変成器６１６ａまたは６１６ｂがＬ字形に曲がっているＭＳＬである。本実施例の電力合成回路では、Ｌ字形ＭＳＬの縦部分と電力合成器６ａまたは６ｂとの平行距離Ｓ３が、Ｌ字形ＭＳＬの縦部分と後段の電力合成器６ｃとの平行距離Ｓ４より広く開くように、Ｌ字形ＭＳＬが配置されることを特徴とする。これにより、Ｌ字形ＭＳＬと電力合成器との寄生結合による特性変化を抑圧できる。   In the power combiner 6a or 6b that is not the power combiner 6c connected to the output terminal 62, each output impedance transformer 616a or 616b is an MSL bent in an L shape. In the power combining circuit of this embodiment, the parallel distance S3 between the vertical portion of the L-shaped MSL and the power combiner 6a or 6b is wider than the parallel distance S4 between the vertical portion of the L-shaped MSL and the subsequent power combiner 6c. As described above, an L-shaped MSL is arranged. Thereby, the characteristic change by the parasitic coupling of the L-shaped MSL and the power combiner can be suppressed.

最終段電力合成器６ｃは出力インピーダンスとの整合に集中定数素子で構成される整合回路３６で実施すればより面積が小さくできる。   If the final stage power combiner 6c is implemented by the matching circuit 36 composed of lumped constant elements for matching with the output impedance, the area can be further reduced.

図１３は、本発明の実施の形態５に関わる並列方式増幅器を示す回路図である。並列型増幅器は並列電力増幅部５ａ〜５ｄ、電力合成器６ａ〜６ｃを含む電力合成回路、電力合成器６ａ〜６ｃの入出力を反転して電力分配に使用する電力分配回路を含む構成を有する。電力分配に使用される電力合成器７ａ〜７ｃを、下記では電力分配器と呼ぶことにする。電力合成回路は、実施例４で説明した電力合成回路が適用される。   FIG. 13 is a circuit diagram showing a parallel system amplifier according to the fifth embodiment of the present invention. The parallel amplifier includes a power combining circuit including parallel power amplifiers 5a to 5d and power combiners 6a to 6c, and a power distribution circuit that is used for power distribution by inverting the input / output of the power combiners 6a to 6c. . The power combiners 7a to 7c used for power distribution are hereinafter referred to as power distributors. The power combining circuit described in the fourth embodiment is applied to the power combining circuit.

入力は電力分配器７ｃで２分配され、さらに、電力分配器７ａ、７ｂに４つの同相同振幅の信号に分配され、並列電力増幅部５ａ〜５ｄに入力される。電力増幅部に増幅された信号は電力合成器６ａ、６ｂで合成され、さらに電力合成器６ｃで合成され、１つの信号になる。   The input is divided into two by the power distributor 7c, further divided into four signals of the same homologous amplitude to the power distributors 7a and 7b, and input to the parallel power amplifiers 5a to 5d. The signals amplified by the power amplifier are combined by the power combiners 6a and 6b, and further combined by the power combiner 6c to become one signal.

並列型増幅器はチップ縦寸法が電力増幅部で決まり、電力分配回路および電力合成回路の横寸法を縮小すれば、チップ面積が低減する。   In the parallel amplifier, the chip vertical dimension is determined by the power amplifier, and the chip area can be reduced by reducing the horizontal dimensions of the power distribution circuit and the power combining circuit.

以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、種々変形実施可能であり、上述した各実施形態を適宜組み合わせることが可能であることは当業者に理解されよう。   The embodiments of the present invention have been described above. However, the present invention is not limited to the above-described embodiments, and various modifications can be made. Those skilled in the art can appropriately combine the above-described embodiments. Will be understood.

１、１１、１２、１５、１６、２１、２２、６１〜６４、６６…入力端子
２、１３、１７、２３、６５、６７…出力端子
１４、１８…出力接点
１００ａ、１００ｂ、１１０ａ、１１０ｂ、１２０ａ、１２０ｂ、２０４ａ、２０４ｂ、２１４ａ、２１４ｂ…インピーダンス変成器
１０１ａ、１０３ａ、１０１ｂ、１０３ｂ、１１１ａ、１１３ａ、１１１ｂ、１１３ｂ…（平行）ＭＳＬ
１０２ａ、１０２ｂ、１１２ａ、１１２ｂ…半円形ＭＳＬ
１０４ａ、１０４ｂ、１１４ａ、１１４ｂ…直線ＭＳＬ
１０５、１１５、２０５、２１５…アイソレーション抵抗
１０６、１１６、１２６、３６、３７…出力インピーダンス変成器
１１８ａ、１１８ｂ…容量
１２１ａ、１２３ａ、１２１ｂ、１２３ｂ…（平行）線路
１２２ａ、１２２ｂ…折返し線路
１２４ａ、１２４ｂ…直線線路
１２５…アイソレーション回路
１３０、１４０…出力整合回路
１３１、１４１…容量
１３２、１４２…インダクタンス
２０１、２０２、２０３、６０１〜６０６…５０Ω線路
３…電力分配回路
３ａ〜３ｃ、７ａ〜７ｃ…電力分配器
４…電力合成回路
４ａ〜４ｃ、６ａ〜６ｃ…電力合成器
５ａ〜５ｄ…増幅部
６１６ａ、６１６ｂ…Ｌ字形ＭＳＬ 1, 11, 12, 15, 16, 21, 22, 61-64, 66 ... input terminals 2, 13, 17, 23, 65, 67 ... output terminals 14, 18 ... output contacts 100a, 100b, 110a, 110b, 120a, 120b, 204a, 204b, 214a, 214b ... impedance transformers 101a, 103a, 101b, 103b, 111a, 113a, 111b, 113b ... (parallel) MSL
102a, 102b, 112a, 112b ... semicircular MSL
104a, 104b, 114a, 114b ... straight MSL
105, 115, 205, 215 ... isolation resistors 106, 116, 126, 36, 37 ... output impedance transformers 118a, 118b ... capacitors 121a, 123a, 121b, 123b ... (parallel) lines 122a, 122b ... folded lines 124a, 124b ... straight line 125 ... isolation circuit 130, 140 ... output matching circuit 131, 141 ... capacitance 132, 142 ... inductance 201, 202, 203, 601-606 ... 50 ohm line 3 ... power distribution circuits 3a-3c, 7a-7c ... Power distributor 4 ... Power combiners 4a to 4c, 6a to 6c ... Power combiners 5a to 5d ... Amplifiers 616a and 616b ... L-shaped MSL

Claims (5)

入力側から順番に第１線路、第１折返し線路、第２線路、第１直線線路が接続される第１直列回路を構成し、前記第１直列回路の入力側が第１入力端子に接続される第１インピーダンス変成器と、
入力側から順番に第３線路、第２折返し線路、第４線路、第２直線線路が接続される第２直列回路を構成し、前記第２直列回路の入力側が第２入力端子に接続される第２インピーダンス変成器と、
前記第１入力端子と前記第２入力端子の間に配置され、前記第１インピーダンス変成器及び前記第２インピーダンス変成器とループを構成するアイソレーション回路と、
前記第１インピーダンス変成器と前記第２インピーダンス変成器が共有する出力接点と出力端子との間に配置される出力インピーダンス変成器と、を有し、
前記第１線路と前記第２線路、前記第３線路と前記第４線路、それぞれは互いに平行に配置され、
入出力方向の直交方向における前記ループの幅に対する、前記入出力方向の前記ループの幅の比が１より小さく、
前記第１線路の線幅が前記第１折返し線路の線幅より狭く、前記第３線路の線幅が前記第２折返し線路の線幅より狭いことで、前記第１インピーダンス変成器および前記第２インピーダンス変成器で入力信号位相をそれぞれ９０度回転し、
前記アイソレーション回路で入力インピーダンスと整合し、
前記出力インピーダンス変成器で出力インピーダンスと整合する電力合成器。 A first series circuit in which the first line, the first return line, the second line, and the first straight line are connected in order from the input side is configured, and the input side of the first series circuit is connected to the first input terminal. A first impedance transformer;
A second series circuit is configured in which the third line, the second folded line, the fourth line, and the second straight line are connected in order from the input side, and the input side of the second series circuit is connected to the second input terminal. A second impedance transformer;
An isolation circuit disposed between the first input terminal and the second input terminal and forming a loop with the first impedance transformer and the second impedance transformer;
An output impedance transformer disposed between an output contact and an output terminal shared by the first impedance transformer and the second impedance transformer;
The first line and the second line, the third line and the fourth line, each arranged in parallel with each other,
The ratio of the width of the loop in the input / output direction to the width of the loop in the direction orthogonal to the input / output direction is less than 1,
The line width of the first line is narrower than the line width of the first folded line, and the line width of the third line is narrower than the line width of the second folded line, so that the first impedance transformer and the second line Each input signal phase is rotated 90 degrees with an impedance transformer,
Match the input impedance with the isolation circuit,
A power combiner that matches the output impedance with the output impedance transformer. 請求項１に記載の電力合成器において、
前記入力インピーダンスをＲｉ、前記出力インピーダンスをＲｏとし、
Ｚｂ＝√（２＊Ｒｉ＊Ｒｏ）
によって決まる特性インピーダンスＺｂを有する孤立直線線路の線幅をＷ０とする場合、
前記第１折返し線路の線幅、前記第１直線線路の線幅、前記第２折返し線路の線幅、前記第２直線線路がＷ０に等しく、
前記アイソレーション回路が２＊Ｒｉの抵抗値を有する第１抵抗であり、
前記出力インピーダンス変成器が伝送線路、もしくは集中定数容量及び集中定数インダクタンスを含む整合回路である電力合成器。 The power combiner according to claim 1, wherein
The input impedance is Ri, the output impedance is Ro,
Z b = √ (2 * Ri * Ro)
If the W0 the line width of an isolated straight line having a determined characteristic impedance Z b by,
The line width of the first folded line, the line width of the first straight line, the line width of the second folded line, the second straight line is equal to W0,
The isolation circuit is a first resistor having a resistance value of 2 * Ri;
The power combiner, wherein the output impedance transformer is a transmission line or a matching circuit including a lumped constant capacitance and a lumped constant inductance. 請求項１に記載の電力合成器において、
前記入力インピーダンスをＲｉ、前記出力インピーダンスをＲｏ、さらに
Ｒｉ＜２＊Ｒｏ
とし、
Ｚｂ＝√（２＊Ｒｉ＊Ｒｏ）
によって決まる特性インピーダンスＺｂを有する孤立直線線路の線幅をＷ０とする場合、
前記第１折返し線路の線幅と前記第２折返し線路の線幅がＷ０より狭く、
前記第１直線線路の線幅と前記第２直線線路の線幅がＷ０より広く、
前記アイソレーション回路が第１容量、第２抵抗および前記第１容量と同じ容量値の第２容量から構成される直列回路であり、
前記出力インピーダンス変成器が伝送線路、もしくは集中定数容量及び集中定数インダクタンスを含む整合回路である電力合成器。 The power combiner according to claim 1, wherein
The input impedance is Ri, the output impedance is Ro, and Ri <2 * Ro
age,
Z b = √ (2 * Ri * Ro)
If the W0 the line width of an isolated straight line having a determined characteristic impedance Z b by,
The line width of the first folded line and the line width of the second folded line are narrower than W0,
The line width of the first straight line and the line width of the second straight line are wider than W0,
The isolation circuit is a series circuit including a first capacitor, a second resistor, and a second capacitor having the same capacitance value as the first capacitor;
The power combiner, wherein the output impedance transformer is a transmission line or a matching circuit including a lumped constant capacitance and a lumped constant inductance. 請求項１乃至３の少なくともいずれか１つの電力合成器を用いたＮ入力（Ｎ≧４）１出力の二分岐構造を有する電力合成回路であって、
出力端子に接続される第１電力合成器の入力端子に接続される第２電力合成器及び第３電力合成器それぞれの出力インピーダンス変成器がＬ字形の伝送線路であり、
前記Ｌ字形の縦線路部分と前記第１電力増幅器との距離が、前記Ｌ字形の縦線路部分と前記第２電力合成器又は前記第３電力合成器との距離よりも小さい電力合成回路。 A power combining circuit having a two-branch structure with N inputs (N ≧ 4) and one output using at least one power combiner according to claim 1,
The output impedance transformer of each of the second power combiner and the third power combiner connected to the input terminal of the first power combiner connected to the output terminal is an L-shaped transmission line,
A power combining circuit in which a distance between the L-shaped vertical line portion and the first power amplifier is smaller than a distance between the L-shaped vertical line portion and the second power combiner or the third power combiner. 請求項４に記載の電力合成回路と、
並列に配置される複数の増幅部と、を有する並列型増幅器であって、
前記電力合成回路を用いて前記複数の増幅部の出力を合成する並列型増幅器。 A power combining circuit according to claim 4;
A parallel amplifier having a plurality of amplifiers arranged in parallel,
A parallel-type amplifier that synthesizes outputs of the plurality of amplifying units using the power combining circuit.
JP2011041090A 2011-02-28 2011-02-28 Electric power combiner Withdrawn JP2012178754A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011041090A JP2012178754A (en) 2011-02-28 2011-02-28 Electric power combiner

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011041090A JP2012178754A (en) 2011-02-28 2011-02-28 Electric power combiner

Publications (1)

Publication Number Publication Date
JP2012178754A true JP2012178754A (en) 2012-09-13

Family

ID=46980300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011041090A Withdrawn JP2012178754A (en) 2011-02-28 2011-02-28 Electric power combiner

Country Status (1)

Country Link
JP (1) JP2012178754A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017005618A (en) * 2015-06-15 2017-01-05 株式会社ジェピコ Power synthesis amplifier
JP7417633B2 (en) 2019-09-30 2024-01-18 セインチップス テクノロジー カンパニーリミテッド Power dividers, regulation methods, power distribution methods, storage media, and electronic devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017005618A (en) * 2015-06-15 2017-01-05 株式会社ジェピコ Power synthesis amplifier
JP7417633B2 (en) 2019-09-30 2024-01-18 セインチップス テクノロジー カンパニーリミテッド Power dividers, regulation methods, power distribution methods, storage media, and electronic devices

Similar Documents

Publication Publication Date Title
EP2899803B1 (en) Circuit comprising balun and impedance transforming elements
US8299871B2 (en) Directional coupler
US7714679B2 (en) Spiral coupler
US8305283B2 (en) Coplanar differential bi-strip delay line, higher-order differential filter and filtering antenna furnished with such a line
US9373876B2 (en) Multiple-mode filter for radio frequency integrated circuits
US9071198B2 (en) Amplifier circuit
JP2000252710A (en) Wide-band balance-to-unbalance transformer for radio and rf use
CN110832696B (en) Power distribution synthesizer
US7667556B2 (en) Integrated power combiner/splitter
US7459989B2 (en) Integrated phase shifter of differential signals in quadrature
US20050099241A1 (en) Distributed balun with a non-unity impedance ratio
JP2012178754A (en) Electric power combiner
JP5518210B2 (en) Combiner and amplifier mechanism
JP5854878B2 (en) Power distributor
US20130069736A1 (en) Baluns with imaginary commond-mode impedance
JPWO2005013411A1 (en) Band stop filter
US11689176B2 (en) Power divider comprising a plurality of (90/N)-degree phase shift circuit blocks formed by inductor and capacitor circuitry
JP3171019B2 (en) Directional coupler
US10103707B2 (en) Power amplifying converter
US10951179B2 (en) Impedance control unit
US20210135646A1 (en) Power combiner/divider
US20120262248A1 (en) Balun
JP2015035759A (en) Divider/combiner and stub portion for transmission line having stub
US11955681B2 (en) Band-pass filter
US20240146271A1 (en) Unbalanced-to-balanced transformation circuit and radio-frequency amplifier

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140513