JP2012165187A - Pll回路 - Google Patents
Pll回路 Download PDFInfo
- Publication number
- JP2012165187A JP2012165187A JP2011024101A JP2011024101A JP2012165187A JP 2012165187 A JP2012165187 A JP 2012165187A JP 2011024101 A JP2011024101 A JP 2011024101A JP 2011024101 A JP2011024101 A JP 2011024101A JP 2012165187 A JP2012165187 A JP 2012165187A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- cycle slip
- circuit
- voltage
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】位相比較器10は、PLL回路100への入力クロックの位相と、PLL回路100の出力から分周器40を介して帰還される帰還クロックの位相とを比較し、その位相差に応じた信号を生成する。LPF20は、位相比較器10の出力信号に応じた直流電圧を生成する。電圧制御発振器30は、LPF20により生成された電圧に応じた周波数のクロックを出力する。サイクルスリップ予測回路50は、位相比較器10により生成される信号を監視し、サイクルスリップの発生を予測する。サイクルスリップ予測回路50によりサイクルスリップの発生が予測されたとき、入力クロックの位相、帰還クロックの位相および電圧制御発振器に入力される電圧のいずれかが調整される。
【選択図】図8
Description
Claims (7)
- 本PLL回路への入力クロックの位相と、本PLL回路の出力から分周器を介して帰還される帰還クロックの位相とを比較し、その位相差に応じた信号を生成する位相比較器と、
前記位相比較器の出力信号に応じた直流電圧を生成するフィルタと、
前記フィルタにより生成された電圧に応じた周波数のクロックを出力する電圧制御発振器と、
前記位相比較器により生成される信号を監視し、サイクルスリップの発生を予測するサイクルスリップ予測回路と、を備え、
前記サイクルスリップ予測回路によりサイクルスリップの発生が予測されたとき、前記入力クロックの位相、前記帰還クロックの位相および前記電圧制御発振器に入力される電圧のいずれかが調整されることを特徴とするPLL回路。 - 前記フィルタから前記電圧制御発振器に入力される電圧を増加させる電圧増加回路をさらに備え、
前記サイクルスリップ予測回路は、前記位相比較器の出力信号のデューティ比を検出し、当該デューティ比が上限設定値または下限設定値を超えたとき、前記電圧制御発振器に入力される電圧を増加させるよう前記電圧増加回路を制御することを特徴とする請求項1に記載のPLL回路。 - 前記電圧制御発振器への電圧供給路に設けられたスイッチをさらに備え、
前記スイッチは、定常状態でオンに制御され、
前記サイクルスリップ予測回路は、前記位相比較器の出力信号のデューティ比を検出し、当該デューティ比が、上限設定値または下限設定値を超えたとき前記スイッチをオフし、基準設定値に復帰したとき前記スイッチをオンすることを特徴とする請求項1に記載のPLL回路。 - 前記帰還クロックの位相をシフトさせる位相シフト回路をさらに備え、
前記サイクルスリップ予測回路は、前記位相比較器の出力信号のデューティ比を検出し、当該デューティ比が、上限設定値または下限設定値を超えたとき、サイクルスリップの発生を抑制する方向に前記位相シフト回路が前記帰還クロックの位相をシフトするよう制御することを特徴とする請求項1に記載のPLL回路。 - 前記入力クロックの位相をシフトさせる位相シフト回路をさらに備え、
前記サイクルスリップ予測回路は、前記位相比較器の出力信号のデューティ比を検出し、当該デューティ比が、上限設定値または下限設定値を超えたとき、サイクルスリップの発生を抑制する方向に前記位相シフト回路が前記入力クロックの位相をシフトするよう制御することを特徴とする請求項1に記載のPLL回路。 - 前記帰還クロックの位相を反転させるインバータと、
前記分周器から出力される非反転の帰還クロックと、前記インバータから入力される位相が反転された帰還クロックとを選択するセレクタと、
をさらに備え、
前記サイクルスリップ予測回路は、前記位相比較器の出力信号のデューティ比を検出し、当該デューティ比が、上限設定値または下限設定値を超えたとき、前記セレクタが選択する帰還クロックを切り替えるよう制御することを特徴とする請求項1に記載のPLL回路。 - 前記入力クロックの位相を反転させるインバータと、
クロック源から入力される非反転の入力クロックと、前記インバータから入力される位相が反転された入力クロックとを選択するセレクタと、
をさらに備え、
前記サイクルスリップ予測回路は、前記位相比較器の出力信号のデューティ比を検出し、当該デューティ比が、上限設定値または下限設定値を超えたとき、前記セレクタが選択する入力クロックを切り替えるよう制御することを特徴とする請求項1に記載のPLL回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011024101A JP2012165187A (ja) | 2011-02-07 | 2011-02-07 | Pll回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011024101A JP2012165187A (ja) | 2011-02-07 | 2011-02-07 | Pll回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012165187A true JP2012165187A (ja) | 2012-08-30 |
Family
ID=46844155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011024101A Pending JP2012165187A (ja) | 2011-02-07 | 2011-02-07 | Pll回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012165187A (ja) |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6327122A (ja) * | 1986-07-21 | 1988-02-04 | Yokogawa Electric Corp | 位相同期ル−プ回路 |
JPH01114122A (ja) * | 1987-10-27 | 1989-05-02 | Uniden Corp | デジタル周波数シンセサイザ |
JPH0481126A (ja) * | 1990-07-24 | 1992-03-13 | Nec Corp | 位相同期回路 |
JPH05227021A (ja) * | 1992-02-13 | 1993-09-03 | Matsushita Electric Ind Co Ltd | Pll装置 |
JPH05227022A (ja) * | 1992-02-13 | 1993-09-03 | Matsushita Electric Ind Co Ltd | Pll装置 |
JPH0923157A (ja) * | 1995-07-07 | 1997-01-21 | Pioneer Electron Corp | サイクルスリップ検出器及びこれを用いた位相同期回路及びディジタル信号再生装置 |
JPH09252250A (ja) * | 1996-03-18 | 1997-09-22 | Mitsubishi Electric Corp | 位相同期回路 |
JPH11289249A (ja) * | 1997-12-23 | 1999-10-19 | Hewlett Packard Co <Hp> | 位相検出回路 |
JP2000124801A (ja) * | 1998-10-14 | 2000-04-28 | Nec Corp | Pll回路 |
JP2003179490A (ja) * | 2001-10-02 | 2003-06-27 | Nec Electronics Corp | フラクショナルn周波数シンセサイザ |
JP2006101268A (ja) * | 2004-09-30 | 2006-04-13 | Nippon Telegr & Teleph Corp <Ntt> | クロック・データリカバリ回路 |
US20090278618A1 (en) * | 2008-05-06 | 2009-11-12 | Tudor Lipan | System and method for cycle slip prevention in a frequency synthesizer |
-
2011
- 2011-02-07 JP JP2011024101A patent/JP2012165187A/ja active Pending
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6327122A (ja) * | 1986-07-21 | 1988-02-04 | Yokogawa Electric Corp | 位相同期ル−プ回路 |
JPH01114122A (ja) * | 1987-10-27 | 1989-05-02 | Uniden Corp | デジタル周波数シンセサイザ |
JPH0481126A (ja) * | 1990-07-24 | 1992-03-13 | Nec Corp | 位相同期回路 |
JPH05227021A (ja) * | 1992-02-13 | 1993-09-03 | Matsushita Electric Ind Co Ltd | Pll装置 |
JPH05227022A (ja) * | 1992-02-13 | 1993-09-03 | Matsushita Electric Ind Co Ltd | Pll装置 |
JPH0923157A (ja) * | 1995-07-07 | 1997-01-21 | Pioneer Electron Corp | サイクルスリップ検出器及びこれを用いた位相同期回路及びディジタル信号再生装置 |
JPH09252250A (ja) * | 1996-03-18 | 1997-09-22 | Mitsubishi Electric Corp | 位相同期回路 |
JPH11289249A (ja) * | 1997-12-23 | 1999-10-19 | Hewlett Packard Co <Hp> | 位相検出回路 |
JP2000124801A (ja) * | 1998-10-14 | 2000-04-28 | Nec Corp | Pll回路 |
JP2003179490A (ja) * | 2001-10-02 | 2003-06-27 | Nec Electronics Corp | フラクショナルn周波数シンセサイザ |
JP2006101268A (ja) * | 2004-09-30 | 2006-04-13 | Nippon Telegr & Teleph Corp <Ntt> | クロック・データリカバリ回路 |
US20090278618A1 (en) * | 2008-05-06 | 2009-11-12 | Tudor Lipan | System and method for cycle slip prevention in a frequency synthesizer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100824791B1 (ko) | 클록 체배기 및 클록 체배 방법 | |
US7777534B2 (en) | Fraction-N frequency divider and method thereof | |
US9614534B1 (en) | Digital delay-locked loop and locking method thereof | |
US10951216B1 (en) | Synchronization of clock signals generated using output dividers | |
US20110254606A1 (en) | Frequency Divider, Frequency Dividing Method Thereof, and Phase Locked Loop Utilizing the Frequency Divider | |
JP6783535B2 (ja) | クロック補正装置及びクロック補正方法 | |
US11387813B2 (en) | Frequency multiplier and delay-reused duty cycle calibration method thereof | |
JP5799536B2 (ja) | フラクショナルpll回路 | |
KR101761989B1 (ko) | 전자기 간섭을 감소하기 위한 동기화 신호의 위상 천이 방법 | |
JP2014187561A (ja) | 受信回路及び半導体集積回路 | |
TWI791914B (zh) | 分頻器電路、用於分頻器電路的方法及補償電路 | |
US8866556B2 (en) | Phase shift phase locked loop | |
WO2022267591A1 (zh) | 时钟切换方法及装置、电子设备和计算机可读存储介质 | |
US9374038B2 (en) | Phase frequency detector circuit | |
Moon et al. | A 2.2-mW 20–135-MHz False-Lock-Free DLL for Display Interface in 0.15-$\mu\hbox {m} $ CMOS | |
JP2014090344A (ja) | クロック信号初期化回路およびその方法 | |
US8854101B2 (en) | Adaptive clock generating apparatus and method thereof | |
JP2008060895A (ja) | 位相同期回路 | |
TW201725865A (zh) | 使用具可調整延遲之線性相位頻率偵測器之分數型鎖相迴路 | |
KR101363798B1 (ko) | 제로 스큐 기능을 가지는 분수배 주파수 합성기 | |
JP2011166232A (ja) | 位相検出回路およびpll回路 | |
JP2012165187A (ja) | Pll回路 | |
JP2015222918A (ja) | フラクショナルpll回路 | |
US10484027B2 (en) | Glitch free phase selection multiplexer enabling fractional feedback ratios in phase locked loops | |
US8754685B1 (en) | Delay locked loop |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130326 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140729 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140909 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150120 |