JP2012163897A - Liquid crystal driving method, liquid crystal driving device, liquid crystal device, and electronic apparatus - Google Patents

Liquid crystal driving method, liquid crystal driving device, liquid crystal device, and electronic apparatus Download PDF

Info

Publication number
JP2012163897A
JP2012163897A JP2011025938A JP2011025938A JP2012163897A JP 2012163897 A JP2012163897 A JP 2012163897A JP 2011025938 A JP2011025938 A JP 2011025938A JP 2011025938 A JP2011025938 A JP 2011025938A JP 2012163897 A JP2012163897 A JP 2012163897A
Authority
JP
Japan
Prior art keywords
liquid crystal
field
polarity
driving
inversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011025938A
Other languages
Japanese (ja)
Inventor
Tadashi Yasue
匡 安江
Toshiyasu Muraki
勤恭 村木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2011025938A priority Critical patent/JP2012163897A/en
Publication of JP2012163897A publication Critical patent/JP2012163897A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a liquid crystal driving method and the like capable of suppressing deterioration of image quality even when there is variation of a bias potential in a case where a liquid crystal panel is driven by n-line inversion driving by means of a multi-line selection driving method.SOLUTION: A liquid crystal driving method for driving a liquid crystal panel by means of S-line selection driving method, where S is a natural number equal to or greater than 2, includes: a first driving step for executing n-line inversion driving, where n is a natural number, that inverts a polarity for each n-line on a first m-field period group, where m is a natural number equal to or greater than 2, of consecutive m-field periods; a second driving step for executing the n-line inversion driving on a second m-field period group following the first m-field period group of the consecutive m-field periods such that polarities thereof become opposite to those of previous m-field periods; and a third driving step for continuously executing the n-line inversion driving from the second m-field period group on a third m-field period group following the second m-field period group of the consecutive m-field periods.

Description

本発明は、液晶駆動方法、液晶駆動装置、液晶装置、及び電子機器等に関し、特に複数ラインを同時選択する同時選択駆動法により液晶パネルを駆動する液晶駆動方法等に関する。   The present invention relates to a liquid crystal driving method, a liquid crystal driving device, a liquid crystal device, an electronic device, and the like, and more particularly to a liquid crystal driving method for driving a liquid crystal panel by a simultaneous selection driving method for simultaneously selecting a plurality of lines.

従来、この種の液晶パネルは、複数のコモン電極と、複数のコモン電極に交差するように設けられた複数のセグメント電極とを備えており、各コモン電極と各セグメント電極との交差位置に対応して画素が形成される。液晶パネルを駆動する液晶駆動装置は、液晶パネルの複数のコモン電極及び複数のセグメント電極を所定の液晶駆動方法に従って駆動することで、液晶パネルに画像を表示する。液晶パネルを駆動する場合、画素に同一極性の電圧を印加し続けると焼き付けが発生するため、一般的に、液晶駆動装置は、画素に印加される電圧の極性を周期的に反転して交流化する極性反転駆動を行う。   Conventionally, this type of liquid crystal panel has a plurality of common electrodes and a plurality of segment electrodes provided so as to intersect the plurality of common electrodes, and corresponds to the intersection position of each common electrode and each segment electrode. Thus, a pixel is formed. A liquid crystal driving device that drives a liquid crystal panel displays an image on the liquid crystal panel by driving a plurality of common electrodes and a plurality of segment electrodes of the liquid crystal panel according to a predetermined liquid crystal driving method. When driving a liquid crystal panel, if a voltage of the same polarity is continuously applied to the pixel, burning will occur, so in general, the liquid crystal drive device periodically reverses the polarity of the voltage applied to the pixel and turns it into an alternating current. The polarity inversion drive is performed.

この極性反転駆動として1フレーム毎に極性反転するフレーム反転駆動が知られている。ところが、液晶パネルのセグメント電極に応じて出力周波数が異なってクロストーク等の原因となることがあり、より短い時間間隔で極性反転することを目的として、nライン毎に極性反転を行うnライン反転駆動が行われる場合がある。   As this polarity inversion driving, frame inversion driving in which the polarity is inverted every frame is known. However, the output frequency differs depending on the segment electrode of the liquid crystal panel, which may cause crosstalk, etc. n-line inversion that performs polarity inversion every n lines for the purpose of polarity inversion at shorter time intervals Driving may be performed.

このような極性反転駆動に関する技術については、例えば特許文献1に開示されている。この特許文献1には、4ライン同時選択駆動法において、240ラインを5水平走査期間毎に極性反転駆動する場合には、仮想ラインを加えて244ラインとすることで極性反転駆動の効果が得られることが開示されている(段落0062〜0064参照)。   A technique related to such polarity inversion driving is disclosed in Patent Document 1, for example. In this patent document 1, when 240 lines are subjected to polarity inversion driving every 5 horizontal scanning periods in the 4-line simultaneous selection driving method, the effect of polarity inversion driving is obtained by adding imaginary lines to 244 lines. (See paragraphs 0062-0064).

特開平8−160919号公報JP-A-8-160919

いわゆる線順次駆動では、デューティーdtと極性反転するライン数との関係は、表示ライン数をL、デューティーdt=1/Lとすると、Lが奇数であり、Lとの公約数がないように極性反転ライン数は素数であることが望ましい。同時選択駆動法についても、例えば特許文献1に、サブグループ数が奇数であることが望ましいことが開示されている。   In so-called line-sequential driving, the relationship between the duty dt and the number of lines whose polarity is inverted is such that when the number of display lines is L and the duty dt = 1 / L, L is an odd number and there is no common divisor with L. The number of inversion lines is preferably a prime number. As for the simultaneous selection driving method, for example, Patent Document 1 discloses that the number of subgroups is desirably an odd number.

しかしながら、4ライン同時選択駆動法では、1フレーム期間が4フィールド期間に分割され、フィールド期間毎に走査されるため、1フレーム期間で4回の走査が行われる。従って、特許文献1に開示されているように4ライン同時選択駆動法でnライン反転駆動を行う場合、1フレーム期間におけるサブグループ数が偶数になってしまう。そのため、バイアス電位のずれがあると実効電圧の差が生じ、濃淡の縞模様が見えてしまい、画質が劣化する場合があるという問題がある。   However, in the 4-line simultaneous selection driving method, one frame period is divided into four field periods, and scanning is performed for each field period, so that four scans are performed in one frame period. Accordingly, when n-line inversion driving is performed by the 4-line simultaneous selection driving method as disclosed in Patent Document 1, the number of subgroups in one frame period is an even number. Therefore, when there is a bias potential shift, there is a problem that an effective voltage difference is generated, a light and dark stripe pattern is seen, and image quality may be deteriorated.

本発明は、以上のような技術的課題に鑑みてなされたものである。本発明の幾つかの態様によれば、複数ラインを同時選択する同時選択駆動法でnライン反転駆動により液晶パネルを駆動する場合にバイアス電位のずれがあっても画質の劣化を抑える液晶駆動方法、液晶駆動装置、液晶装置、及び電子機器等を提供することができる。   The present invention has been made in view of the above technical problems. According to some aspects of the present invention, when a liquid crystal panel is driven by n-line inversion driving in a simultaneous selection driving method that simultaneously selects a plurality of lines, a liquid crystal driving method that suppresses image quality degradation even when there is a bias potential shift. A liquid crystal driving device, a liquid crystal device, an electronic device, and the like can be provided.

(1)本発明の第1の態様は、S(Sは2以上の自然数)ライン同時選択駆動法により液晶パネルを駆動する液晶駆動方法が、連続するm(mは2以上の自然数)フィールド期間の第1のmフィールド期間群を、n(nは自然数)ライン毎に極性反転させるnライン反転駆動を行う第1の駆動ステップと、前記第1のmフィールド期間群に続く連続するmフィールド期間の第2のmフィールド期間群を、直前のmフィールド期間とは反対の極性となるように前記nライン反転駆動を行う第2の駆動ステップと、前記第2のmフィールド期間群に続く連続するmフィールド期間の第3のmフィールド期間群を、前記第2のmフィールド期間群から継続して前記nライン反転駆動を行う第3の駆動ステップとを含む。   (1) According to the first aspect of the present invention, a liquid crystal driving method for driving a liquid crystal panel by the S (S is a natural number of 2 or more) line simultaneous selection driving method is a continuous m (m is a natural number of 2 or more) field period. A first driving step for performing n-line inversion driving to invert the polarity of the first m field period group for each n (n is a natural number) line, and a continuous m field period following the first m field period group A second driving step of performing the n-line inversion driving so that the second m-field period group has a polarity opposite to that of the immediately preceding m-field period, and the second m-field period group continues to the second m-field period group. a third driving step of performing the n-line inversion driving continuously from the second m field period group in a third m field period group of the m field period.

(2)本発明の第2の態様に係る液晶駆動方法は、第1の態様において、前記第3の駆動ステップの後、前記第3のmフィールド期間群を前記第1のmフィールド期間群として、前記第2の駆動ステップに戻る。   (2) In the liquid crystal driving method according to the second aspect of the present invention, in the first aspect, after the third driving step, the third m field period group is set as the first m field period group. The process returns to the second driving step.

上記のいずれかの態様によれば、同時選択駆動法でnライン反転駆動を行う場合に、極性反転周期の間で、液晶パネルのコモン電極に供給される選択パルスの種類や数を変更することができるようになる。これにより、バイアス電位にばらつきがあっても、コモン電極に応じて実効電圧の差が生じないようすることができるようになる。この結果、液晶パネルに濃淡の縞模様が見えることがなくなり、表示品質を向上させることができるようになる。   According to any one of the above aspects, when n-line inversion driving is performed by the simultaneous selection driving method, the type and number of selection pulses supplied to the common electrode of the liquid crystal panel are changed during the polarity inversion period. Will be able to. As a result, even if the bias potential varies, it is possible to prevent a difference in effective voltage depending on the common electrode. As a result, the light and shade stripe pattern is not seen on the liquid crystal panel, and the display quality can be improved.

(3)本発明の第3の態様に係る液晶駆動方法では、第1の態様又は第2の態様において、前記第1のmフィールド期間群、前記第2のmフィールド期間群、及び前記第3のmフィールド期間群の各々を構成するフィールド期間数であるmが可変である。   (3) In the liquid crystal driving method according to the third aspect of the present invention, in the first aspect or the second aspect, the first m-field period group, the second m-field period group, and the third aspect M, which is the number of field periods constituting each of the m field period groups, is variable.

本態様によれば、液晶パネルの表示ライン数等に起因する縞模様の発生条件に応じて、極性反転させるフィールド期間数を変更できるようにしたので、液晶パネルの表示ライン数等にかかわらず表示品質を向上させることができるようになる。特に、縞模様の変動によりちらつきとして認識される場合であっても、極性反転周期を短くすることで、ちらつきの認識を抑えることができるようになる。   According to this aspect, since the number of field periods for polarity inversion can be changed according to the striped pattern generation condition caused by the number of display lines of the liquid crystal panel, the display is performed regardless of the number of display lines of the liquid crystal panel. Quality can be improved. In particular, even when it is recognized as flickering due to fluctuations in the striped pattern, it is possible to suppress flickering recognition by shortening the polarity inversion period.

(4)本発明の第4の態様に係る液晶駆動方法では、第1の態様乃至第3の態様のいずれかにおいて、nライン反転駆動において極性反転させるライン数であるnが可変である。   (4) In the liquid crystal driving method according to the fourth aspect of the present invention, in any one of the first to third aspects, n, which is the number of lines whose polarity is inverted in n-line inversion driving, is variable.

本態様によれば、液晶パネルの表示ライン数等に起因する縞模様の発生条件に応じて、極性反転させるライン数を変更できるようにしたので、液晶パネルの表示ライン数等にかかわらず表示品質を向上させることができるようになる。   According to this aspect, since the number of lines to be polarity-inverted can be changed according to the generation condition of the striped pattern caused by the number of display lines of the liquid crystal panel, the display quality regardless of the number of display lines of the liquid crystal panel. Can be improved.

(5)本発明の第5の態様は、液晶パネルを駆動する液晶駆動装置が、S(Sは2以上の自然数)ライン同時選択駆動法により前記液晶パネルを駆動する駆動部と、前記駆動部により前記液晶パネルに供給される駆動信号の極性反転制御を行う極性反転制御部とを含み、前記駆動部は、連続するm(mは2以上の自然数)フィールド期間の第1のmフィールド期間群について、n(nは自然数)ライン毎に極性反転させるnライン反転駆動を行い、前記第1のmフィールド期間群に続く連続するmフィールド期間の第2のmフィールド期間群について、直前のmフィールド期間とは反対の極性となるように前記nライン反転駆動を行い、前記第2のmフィールド期間群に続く連続するmフィールド期間の第3のmフィールド期間群について、前記第2のmフィールド期間群から継続して前記nライン反転駆動を行う。   (5) According to a fifth aspect of the present invention, a liquid crystal driving device for driving a liquid crystal panel includes a driving unit that drives the liquid crystal panel by an S (S is a natural number of 2 or more) line simultaneous selection driving method, and the driving unit. A polarity inversion control unit that performs polarity inversion control of a drive signal supplied to the liquid crystal panel, wherein the drive unit includes a first m field period group of consecutive m (m is a natural number of 2 or more) field periods. N line inversion driving is performed to invert the polarity for each n (n is a natural number) line, and the second m field period group of the m field period subsequent to the first m field period group is the previous m field. The n-line inversion drive is performed so as to have a polarity opposite to the period, and a third m field period group of consecutive m field periods following the second m field period group is as follows. Serial continuously from the second m field period group performing the n-line inversion drive.

本態様によれば、同時選択駆動法でnライン反転駆動を行う場合に、極性反転周期の間で、液晶パネルのコモン電極に供給される選択パルスの種類や数を変更することができるようになる。これにより、バイアス電位にばらつきがあっても、コモン電極に応じて実効電圧の差が生じないようすることができるようになる。この結果、液晶パネルに濃淡の縞模様が見えることがなくなり、表示品質を向上させる液晶駆動装置を提供することができるようになる。   According to this aspect, when n-line inversion driving is performed by the simultaneous selection driving method, the type and number of selection pulses supplied to the common electrode of the liquid crystal panel can be changed during the polarity inversion period. Become. As a result, even if the bias potential varies, it is possible to prevent a difference in effective voltage depending on the common electrode. As a result, it is possible to provide a liquid crystal driving device that can improve the display quality because the liquid crystal panel does not show a light and dark stripe pattern.

(6)本発明の第6の態様に係る液晶駆動装置では、第5の態様において、前記極性反転制御部は、極性反転させるフィールド期間数であるmに対応した設定情報が設定されるmフィールド反転数レジスターを含み、前記mフィールド反転数レジスターに設定された設定情報に基づいて、前記駆動信号の極性反転制御を行う。   (6) In the liquid crystal drive device according to the sixth aspect of the present invention, in the fifth aspect, the polarity inversion control section sets m fields in which setting information corresponding to m, which is the number of field periods for polarity inversion, is set. An inversion number register is included, and polarity inversion control of the drive signal is performed based on setting information set in the m field inversion number register.

本態様によれば、液晶パネルの表示ライン数等に起因する縞模様の発生条件に応じて、極性反転させるフィールド期間数を変更できるようにしたので、液晶パネルの表示ライン数等にかかわらず表示品質を向上させることができるようになる。特に、縞模様の変動によりちらつきとして認識される場合であっても、極性反転周期を短くすることで、ちらつきの認識を抑えることができるようになる。   According to this aspect, since the number of field periods for polarity inversion can be changed according to the striped pattern generation condition caused by the number of display lines of the liquid crystal panel, the display is performed regardless of the number of display lines of the liquid crystal panel. Quality can be improved. In particular, even when it is recognized as flickering due to fluctuations in the striped pattern, it is possible to suppress flickering recognition by shortening the polarity inversion period.

(7)本発明の第7の態様に係る液晶駆動装置では、第5の態様又は第6の態様において、前記極性反転制御部は、極性反転させるライン数であるnに対応した設定情報が設定されるnライン反転数レジスターを含み、前記nライン反転数レジスターに設定された設定情報に基づいて、前記駆動信号の極性反転制御を行う。   (7) In the liquid crystal drive device according to the seventh aspect of the present invention, in the fifth aspect or the sixth aspect, the polarity inversion control unit sets setting information corresponding to n which is the number of lines to be polarity inverted. The drive signal polarity inversion control is performed based on setting information set in the n-line inversion number register.

本態様によれば、液晶パネルの表示ライン数等に起因する縞模様の発生条件に応じて、極性反転させるライン数を変更できるようにしたので、液晶パネルの表示ライン数等にかかわらず表示品質を向上させることができるようになる。   According to this aspect, since the number of lines to be polarity-inverted can be changed according to the generation condition of the striped pattern caused by the number of display lines of the liquid crystal panel, the display quality regardless of the number of display lines of the liquid crystal panel. Can be improved.

(8)本発明の第8の態様に係る液晶駆動装置では、第7の態様において、前記極性反転制御部は、nライン反転駆動により極性を反転させるライン数をカウントするnライン反転数カウンターと、直前のmフィールド期間群のnライン反転駆動を開始するときの極性をラッチする極性ラッチと、直前のmフィールド期間群のnライン反転駆動を開始するときの前記nライン反転数カウンターのカウント値をラッチするnライン反転数ラッチとを含み、前記駆動部は、前記極性ラッチにラッチされた極性及び前記nライン反転数ラッチにラッチされたカウント値に基づいて、後続のmフィールド期間群のnライン反転駆動を行う。   (8) In the liquid crystal driving device according to the eighth aspect of the present invention, in the seventh aspect, the polarity inversion control unit includes an n-line inversion number counter that counts the number of lines whose polarity is inverted by n-line inversion driving. A polarity latch that latches the polarity when starting the n-line inversion driving of the immediately preceding m field period group, and the count value of the n-line inversion number counter when starting the n-line inversion driving of the immediately preceding m field period group And an n-line inversion number latch for latching the n-line inversion, and the driving unit is configured to determine the n of the subsequent m field period groups based on the polarity latched in the polarity latch and the count value latched in the n-line inversion number latch. Line inversion drive is performed.

本態様によれば、上記の効果を得る液晶駆動装置を簡素な構成で実現することができるようになる。   According to this aspect, the liquid crystal driving device that achieves the above-described effects can be realized with a simple configuration.

(9)本発明の第9の態様は、液晶装置が、第5の態様乃至第8の態様のいずれか記載の液晶駆動装置と、前記液晶駆動装置によって駆動される液晶パネルとを含む。   (9) In a ninth aspect of the present invention, a liquid crystal device includes the liquid crystal driving device according to any one of the fifth to eighth aspects, and a liquid crystal panel driven by the liquid crystal driving device.

本態様によれば、複数ラインを同時選択する同時選択駆動法でnライン反転駆動により液晶パネルを駆動する場合にバイアス電位のずれがあっても画質の劣化を抑える液晶装置を提供することができるようになる。   According to this aspect, it is possible to provide a liquid crystal device that suppresses deterioration in image quality even when there is a bias potential shift when a liquid crystal panel is driven by n-line inversion driving by a simultaneous selection driving method that selects a plurality of lines simultaneously. It becomes like this.

(10)本発明の第10の態様は、電子機器が、第5の態様乃至第8の態様のいずれか記載の液晶駆動装置を含む。   (10) In a tenth aspect of the present invention, the electronic device includes the liquid crystal driving device according to any one of the fifth to eighth aspects.

本態様によれば、複数ラインを同時選択する同時選択駆動法でnライン反転駆動により液晶パネルを駆動する場合にバイアス電位のずれがあっても画質の劣化を抑える液晶駆動装置が適用された電子機器を提供することができるようになる。   According to this aspect, when a liquid crystal panel is driven by n-line inversion driving in a simultaneous selection driving method in which a plurality of lines are simultaneously selected, an electronic device to which a liquid crystal driving device that suppresses deterioration in image quality even when there is a bias potential shift is applied. Equipment can be provided.

本発明の一実施形態に係る液晶装置の構成例のブロック図。1 is a block diagram of a configuration example of a liquid crystal device according to an embodiment of the present invention. 図2(A)〜図2(D)はMLS駆動法の原理の説明図。2A to 2D are explanatory diagrams of the principle of the MLS driving method. 4ライン同時選択のMLS駆動法により液晶パネルを駆動する場合の7レベルの電圧の関係を示す図。The figure which shows the relationship of the voltage of 7 levels at the time of driving a liquid crystal panel by the MLS drive method of 4 line simultaneous selection. 4ライン同時選択のMLS駆動法における液晶パネルのコモン電極の選択電圧の説明図。Explanatory drawing of the selection voltage of the common electrode of the liquid crystal panel in the MLS drive method of 4 line simultaneous selection. nライン反転駆動がディセーブルに設定されたときの同時選択されるコモン電極COM0〜COM3の選択電圧を示す図。The figure which shows the selection voltage of the common electrodes COM0-COM3 selected simultaneously when n line inversion drive is set to disable. nライン反転駆動がイネーブルに設定されたときの同時選択されるコモン電極COM0〜COM3の選択電圧を示す図。The figure which shows the selection voltage of the common electrodes COM0-COM3 selected simultaneously when n line inversion drive is set to enable. 本実施形態における液晶駆動装置による液晶駆動方法のフロー図。The flowchart of the liquid crystal drive method by the liquid crystal drive device in this embodiment. 本実施形態における液晶駆動方法の説明図。Explanatory drawing of the liquid-crystal drive method in this embodiment. 本実施形態における液晶駆動方法の説明図。Explanatory drawing of the liquid-crystal drive method in this embodiment. 本実施形態における液晶駆動方法の第1の説明図。FIG. 3 is a first explanatory diagram of a liquid crystal driving method in the present embodiment. 本実施形態における液晶駆動方法の第1の説明図。FIG. 3 is a first explanatory diagram of a liquid crystal driving method in the present embodiment. 本実施形態における液晶駆動方法の第2の説明図。FIG. 6 is a second explanatory diagram of a liquid crystal driving method in the present embodiment. 本実施形態における液晶駆動装置の構成例のブロック図。FIG. 3 is a block diagram of a configuration example of a liquid crystal driving device in the present embodiment. 本実施形態におけるコモンアドレス及びラインアドレスの説明図。Explanatory drawing of the common address and line address in this embodiment. 図13の極性反転制御回路の構成例のブロック図。FIG. 14 is a block diagram of a configuration example of a polarity inversion control circuit in FIG. 13. mフィールドカウンターの動作例のフロー図。The flowchart of the operation example of m field counter. 反転フィールドレジスターの動作例のフロー図。The flowchart of the operation example of an inversion field register. 反転フィールドシフトレジスターの動作例のフロー図。The flowchart of the operation example of an inversion field shift register. nライン反転数カウンターの動作例のフロー図。The flowchart of the operation example of an n line inversion number counter. nライン反転数ラッチの動作例のフロー図。The flowchart of the operation example of n line inversion number latch. 極性レジスターの動作例のフロー図。The flowchart of the operation example of a polarity register. 極性ラッチの動作例のフロー図。The flowchart of the operation example of a polarity latch. 極性反転制御回路の動作例のタイミング図。The timing diagram of the operation example of a polarity inversion control circuit. 本実施形態における液晶駆動装置の駆動タイミングの一例を示す図。The figure which shows an example of the drive timing of the liquid crystal drive device in this embodiment. 図25(A)、図25(B)は本実施形態が適用された電子機器の構成を示す斜視図。FIG. 25A and FIG. 25B are perspective views showing the configuration of an electronic apparatus to which the present embodiment is applied.

以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の課題を解決するために必須の構成要件であるとは限らない。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The embodiments described below do not unduly limit the contents of the present invention described in the claims. In addition, all of the configurations described below are not necessarily indispensable configuration requirements for solving the problems of the present invention.

〔液晶表示装置〕
図1に、本発明の一実施形態に係る液晶装置の構成例のブロック図を示す。図1は、液晶装置が液晶駆動装置を備える構成例を表すが、液晶駆動装置が液晶装置の外部に備えられていてもよい。
[Liquid Crystal Display]
FIG. 1 shows a block diagram of a configuration example of a liquid crystal device according to an embodiment of the present invention. Although FIG. 1 illustrates a configuration example in which the liquid crystal device includes a liquid crystal driving device, the liquid crystal driving device may be provided outside the liquid crystal device.

電気光学装置としての液晶装置10は、液晶パネル(広義には、表示パネル、電気光学パネル)20と、ホストプロセッサー30と、電源回路40とを備えている。   The liquid crystal device 10 as an electro-optical device includes a liquid crystal panel (display panel or electro-optical panel in a broad sense) 20, a host processor 30, and a power supply circuit 40.

液晶パネル20は、パッシブ型の液晶表示パネルであり、一対の透明なガラス基板の間に、透明電極で形成され互いに交差するように配置された複数のコモン電極、複数のセグメント電極、配向膜及び液晶等を封入して形成される。液晶パネル20は、画素形成領域22を有し、画素形成領域22には、第1の方向に配設されたコモン電極と、第1の方向と交差する第2の方向に配設されたセグメント電極との交差位置に対応して画素が形成される。図1では、複数のコモン電極COM0〜COMQ(Qは自然数)のコモン電極COMj(0≦j≦Q、jは整数)と複数のセグメント電極SEG0〜SEGR(Rは自然数)のセグメント電極SEGk(0≦k≦R、kは整数)とを図示している。コモン電極COMj及びセグメント電極SEGkの交差位置に対応して画素Pjkが形成される。この液晶パネル20を構成するガラス基板には、液晶駆動装置100がCOG(Chip On Glass)実装される。   The liquid crystal panel 20 is a passive-type liquid crystal display panel, and is formed between a pair of transparent glass substrates with a plurality of common electrodes, a plurality of segment electrodes, an alignment film, Formed by enclosing liquid crystal or the like. The liquid crystal panel 20 includes a pixel formation region 22, and the pixel formation region 22 includes a common electrode disposed in a first direction and a segment disposed in a second direction intersecting the first direction. A pixel is formed corresponding to the position of intersection with the electrode. In FIG. 1, a common electrode COMj (0 ≦ j ≦ Q, j is an integer) of a plurality of common electrodes COM0 to COMQ (Q is a natural number) and a segment electrode SEGk (0 of a plurality of segment electrodes SEG0 to SEGR (R is a natural number)). ≦ k ≦ R, k is an integer). A pixel Pjk is formed corresponding to the intersection position of the common electrode COMj and the segment electrode SEGk. A liquid crystal driving device 100 is mounted on a glass substrate constituting the liquid crystal panel 20 by COG (Chip On Glass).

液晶駆動装置100は、コモン電極に所与の選択電圧を供給するための複数のコモン電極出力端子と、セグメント電極に画像データに対応した液晶駆動電圧を供給するための複数のセグメント電極出力端子とを有する。複数のコモン電極出力端子の各々は、対応するコモン電極に電気的に接続され、複数のセグメント電極出力端子の各々は、対応するセグメント電極に電気的に接続される。液晶駆動装置100は、液晶パネル20の画素形成領域22に形成されたコモン電極COM0〜COMQ及びセグメント電極SEG0〜SEGRをMLS(Multi Line Selection)駆動法(同時選択駆動法)により駆動する。即ち、液晶駆動装置100は、複数のコモン電極を同時選択し、1画面を表示するのに必要な期間としての1フレーム期間を分割した複数のフィールド期間で、複数回に亘って駆動する。液晶駆動装置100は、フィールド期間毎に、同時選択した複数のコモン電極を選択パターン(走査パターン)に基づいて駆動すると共に、該選択パターン及び画像データに基づく所与のMLS演算結果に対応した駆動電圧を複数のセグメント電極に印加する。   The liquid crystal driving device 100 includes a plurality of common electrode output terminals for supplying a given selection voltage to the common electrode, and a plurality of segment electrode output terminals for supplying a liquid crystal driving voltage corresponding to image data to the segment electrode. Have Each of the plurality of common electrode output terminals is electrically connected to the corresponding common electrode, and each of the plurality of segment electrode output terminals is electrically connected to the corresponding segment electrode. The liquid crystal driving device 100 drives the common electrodes COM0 to COMQ and the segment electrodes SEG0 to SEGR formed in the pixel formation region 22 of the liquid crystal panel 20 by an MLS (Multi Line Selection) driving method (simultaneous selection driving method). That is, the liquid crystal driving device 100 drives a plurality of times in a plurality of field periods obtained by dividing one frame period as a period necessary to display one screen by simultaneously selecting a plurality of common electrodes. The liquid crystal driving device 100 drives a plurality of simultaneously selected common electrodes based on a selected pattern (scanning pattern) for each field period, and drives corresponding to a given MLS calculation result based on the selected pattern and image data. A voltage is applied to the plurality of segment electrodes.

ホストプロセッサー30は、内蔵するメモリー又は図示しないメモリーに記憶されたプログラムを読み込んで、該プログラムに対応した処理を実行することで、液晶駆動装置100の駆動制御を行う。このため、ホストプロセッサー30は、液晶駆動装置100が内蔵する設定レジスターに設定値を設定することで、液晶駆動装置100の動作を制御することができる。また、ホストプロセッサー30は、液晶駆動装置100に、液晶パネル20に表示させる画像に対応した画像データを供給する。図1において、ホストプロセッサー30は、液晶パネル20を構成するガラス基板上に実装されていてもよい。   The host processor 30 performs drive control of the liquid crystal drive device 100 by reading a program stored in a built-in memory or a memory (not shown) and executing processing corresponding to the program. Therefore, the host processor 30 can control the operation of the liquid crystal driving device 100 by setting a setting value in a setting register built in the liquid crystal driving device 100. Further, the host processor 30 supplies image data corresponding to an image to be displayed on the liquid crystal panel 20 to the liquid crystal driving device 100. In FIG. 1, the host processor 30 may be mounted on a glass substrate constituting the liquid crystal panel 20.

電源回路40は、ホストプロセッサー30及び液晶駆動装置100の各々に、動作電源電圧及び液晶パネル20の駆動電源電圧、或いはこれらの電圧を生成するための基準電圧を供給する。図1において、電源回路40は、液晶パネル20を構成するガラス基板上に実装されていたり、液晶駆動装置100に内蔵されていたりしてもよい。   The power supply circuit 40 supplies an operating power supply voltage and a drive power supply voltage for the liquid crystal panel 20 or a reference voltage for generating these voltages to each of the host processor 30 and the liquid crystal drive device 100. In FIG. 1, the power supply circuit 40 may be mounted on a glass substrate constituting the liquid crystal panel 20 or may be built in the liquid crystal driving device 100.

〔MLS駆動法〕
液晶駆動装置100によるMLS駆動法は、単純な駆動法と比較して、コモン電極が選択される期間の間隔を狭めることができ、画素の透過率の低下を抑えると共に、平均の透過率を向上させることができる。また、複数のコモン電極を同時に選択することで、コモン電極に印加する駆動電圧(選択電圧)を低くすることができる。
[MLS drive method]
Compared with the simple driving method, the MLS driving method by the liquid crystal driving device 100 can narrow the interval of the period during which the common electrode is selected, suppresses the decrease in the transmittance of the pixel, and improves the average transmittance. Can be made. Moreover, the drive voltage (selection voltage) applied to a common electrode can be made low by selecting a some common electrode simultaneously.

図2(A)〜図2(D)に、MLS駆動法の原理の説明図を示す。図2(A)〜図2(D)の各々は、コモン電極COM0、COM1とセグメント電極SEG0とが交差する位置の画素(ドット)についてオン又はオフする例を表す。なお、図2(A)〜図2(D)では2ラインのコモン電極COM0、COM1が同時選択され、2ライン同時選択のMLS駆動法の例を表す。   2A to 2D are explanatory diagrams of the principle of the MLS driving method. Each of FIGS. 2A to 2D represents an example in which a pixel (dot) at a position where the common electrodes COM0, COM1 and the segment electrode SEG0 intersect is turned on or off. 2A to 2D show examples of the MLS driving method in which two lines of common electrodes COM0 and COM1 are simultaneously selected and two lines are simultaneously selected.

図2(A)〜図2(D)において、オンとなる画素(オン画素)を「−1」、オフとなる画素(オフ画素)を「+1」と表し、このオン又はオフを示す画像データにより指定される。また、コモン電極COM0、COM1の各々を選択するための選択パターンを「+1」、「−1」の2値で表す。更にセグメント電極SEG0の駆動電圧は、「MV2」、「V2」、「V1」の3値である。   In FIG. 2A to FIG. 2D, a pixel that is turned on (on pixel) is represented by “−1”, and a pixel that is turned off (off pixel) is represented by “+1”. Specified by. A selection pattern for selecting each of the common electrodes COM0 and COM1 is represented by binary values “+1” and “−1”. Further, the drive voltage of the segment electrode SEG0 has three values “MV2”, “V2”, and “V1”.

MLS駆動法においては、セグメント電極SEG0の駆動電圧は、画像データと同時選択されるコモン電極COM0、COM1の選択パターンとにより決まる。ここで、画像データを画像データベクトルd、選択パターンを行列βとすると、セグメント電極SEG0の駆動電圧を「MV2」、「V2」、「V1」のいずれの電圧とするかは、画像データベクトルdと行列βとの積により決定される。画像データベクトルdは、セグメント電極SEG0が各コモン電極と交差する位置の画素のオン又はオフを示すデータをベクトルで表現したものである。図2(A)の場合にはd・β=−2となり、図2(B)の場合にはd・β=+2となり、図2(C)の場合にはd・β=+2となり、図2(D)の場合にはd・β=0となる。そして画像データベクトルdと行列βとの積が「−2」のときセグメント電極SEG0の駆動電圧として「MV2」が選択され、「+2」のときに「V2」が選択され、「0」のときに「V1」が選択される。   In the MLS driving method, the driving voltage of the segment electrode SEG0 is determined by the selection pattern of the common electrodes COM0 and COM1 that are selected simultaneously with the image data. Here, if the image data is the image data vector d and the selection pattern is the matrix β, it is determined whether the drive voltage of the segment electrode SEG0 is “MV2”, “V2”, or “V1”. And the matrix β. The image data vector d represents data representing on or off of a pixel at a position where the segment electrode SEG0 intersects each common electrode. In the case of FIG. 2A, d · β = −2, in the case of FIG. 2B, d · β = + 2, and in the case of FIG. 2C, d · β = + 2. In the case of 2 (D), d · β = 0. When the product of the image data vector d and the matrix β is “−2”, “MV2” is selected as the drive voltage of the segment electrode SEG0, “V2” is selected when it is “+2”, and “0”. “V1” is selected.

例えば、画像データベクトルdと行列βとの積の演算をハードウェアで行う場合には、画像データベクトルdの各要素データと行列βの各要素データとの不一致数を判定するようにすればよい。例えば不一致数が「2」の場合には、セグメント電極SEG0の駆動電圧として「MV2」を選択する。また不一致数が「0」の場合には、該駆動電圧として「V2」を選択する。また不一致数が「1」の場合には、該駆動電圧として「V1」を選択する。   For example, when the calculation of the product of the image data vector d and the matrix β is performed by hardware, the number of mismatches between each element data of the image data vector d and each element data of the matrix β may be determined. . For example, when the number of mismatches is “2”, “MV2” is selected as the drive voltage for the segment electrode SEG0. If the number of mismatches is “0”, “V2” is selected as the drive voltage. If the number of mismatches is “1”, “V1” is selected as the drive voltage.

2ライン同時選択のMLS駆動法では、上述のようにしてセグメント電極SEG0の駆動電圧を決定し、1フレーム期間内で2回のフィールド期間を設けることによって、画素のオン又はオフを制御する。フィールド期間を複数回設けているため、非フィールド期間における透過率の低下が少なくなり、液晶パネル20における平均の透過率を向上させ、液晶パネルのコントラストを向上させることができる。   In the two-line simultaneous MLS driving method, the driving voltage of the segment electrode SEG0 is determined as described above, and two field periods are provided within one frame period to control the on / off of the pixels. Since the field period is provided a plurality of times, the decrease in the transmittance in the non-field period is reduced, the average transmittance in the liquid crystal panel 20 can be improved, and the contrast of the liquid crystal panel can be improved.

なお、以下で説明する本実施形態では、4ラインのコモン電極を同時に選択するMLS駆動法を採用するものとする。この場合、1フレーム期間内に4回のフィールド期間を設けることができ、液晶パネル20のコントラストをより一層向上させることができる。この4ライン同時選択のMLS駆動法では、7レベルの電圧が用いられる。   In the present embodiment described below, an MLS driving method in which four lines of common electrodes are simultaneously selected is adopted. In this case, four field periods can be provided within one frame period, and the contrast of the liquid crystal panel 20 can be further improved. In the 4-line simultaneous selection MLS driving method, a voltage of 7 levels is used.

図3に、4ライン同時選択のMLS駆動法により液晶パネル20を駆動する場合の7レベルの電圧の関係を示す。   FIG. 3 shows the relationship between the seven levels of voltage when the liquid crystal panel 20 is driven by the MLS driving method of simultaneous selection of four lines.

電圧V3、MV3は、コモン電極の選択電圧である。電圧VCは、コモン電極の非選択電圧であり、セグメント電極の駆動電圧である。電圧V2、V1、MV1、MV2は、セグメント電極の駆動電圧である。そして、交差するコモン電極及びセグメント電極の電圧差に応じて、画素の透過率が変化する。   The voltages V3 and MV3 are common electrode selection voltages. The voltage VC is a non-selection voltage for the common electrode, and is a driving voltage for the segment electrode. The voltages V2, V1, MV1, and MV2 are segment electrode drive voltages. And the transmittance | permeability of a pixel changes according to the voltage difference of the common electrode and segment electrode which cross | intersect.

ここで、電圧V3とセンター電圧VCとの電圧差をv、電圧V2とセンター電圧VCとの電圧差をv、電圧V1とセンター電圧VCとの電圧差をvとする。このとき、センター電圧VCと電圧MV3との電圧差はv、センター電圧VCと電圧MV2との電圧差はv、センター電圧VCと電圧MV1との電圧差はvである。ここで、電圧V2と電圧V1との電圧差(=電圧MV1と電圧MV2との電圧差)が、電圧V1とセンター電圧VCとの電圧差(=センター電圧VCと電圧MV1との電圧差)と等しい。 Here, a voltage difference between the voltage V3 and the center voltage VC v 3, the voltage difference between the voltage V2 and the center voltage VC v 2, the voltage difference between the voltage V1 and the center voltage VC and v 1. At this time, the voltage difference between the center voltage VC and the voltage MV3 is v 3 , the voltage difference between the center voltage VC and the voltage MV2 is v 2 , and the voltage difference between the center voltage VC and the voltage MV1 is v 1 . Here, the voltage difference between the voltage V2 and the voltage V1 (= the voltage difference between the voltage MV1 and the voltage MV2) is the voltage difference between the voltage V1 and the center voltage VC (= the voltage difference between the center voltage VC and the voltage MV1). equal.

このような7レベルの電圧のうち、電圧MV3の電位が最も低く、本実施形態では、電圧MV3として接地電圧VSSが採用される。   Among these seven level voltages, the voltage MV3 has the lowest potential, and in the present embodiment, the ground voltage VSS is adopted as the voltage MV3.

液晶駆動装置100は、図3に示す電圧を用いて、MLS駆動法によりコモン電極及びセグメント電極を駆動する。このとき、液晶駆動装置100は、n(nは1以上の整数)本のコモン電極を走査する毎に極性を反転させるnライン極性反転制御を行うことで、液晶の劣化を防止し、画質の向上を図る。   The liquid crystal driving device 100 drives the common electrode and the segment electrode by the MLS driving method using the voltage shown in FIG. At this time, the liquid crystal driving device 100 performs the n-line polarity inversion control to invert the polarity every time n (n is an integer of 1 or more) common electrodes are scanned, thereby preventing the deterioration of the liquid crystal and the image quality. Improve.

図4に、4ライン同時選択のMLS駆動法における液晶パネル20のコモン電極COMp(0≦p≦Q、pは整数)〜COMp+3の選択電圧の説明図を示す。図4は、液晶駆動装置100の内部信号である極性反転信号FRにより規定される極性及びフィールド期間に応じて、コモン電極COMp〜COMp+3に印加される選択電圧を表す。   FIG. 4 is an explanatory diagram of the selection voltages of the common electrodes COMp (0 ≦ p ≦ Q, p is an integer) to COMp + 3 of the liquid crystal panel 20 in the MLS driving method of simultaneous selection of four lines. FIG. 4 shows a selection voltage applied to the common electrodes COMp to COMp + 3 according to the polarity and the field period defined by the polarity inversion signal FR that is an internal signal of the liquid crystal driving device 100.

極性反転信号FRがLレベルのとき、液晶駆動装置100は、駆動対象の画素の印加電圧が正極性となるように、対応するコモン電極に選択電圧を供給し、且つ、対応するセグメント電極に駆動電圧を供給する。また、極性反転信号FRがHレベルのとき、液晶駆動装置100は、駆動対象の画素の印加電圧が負極性となるように、対応するコモン電極に選択電圧を供給し、且つ、対応するセグメント電極に駆動電圧を供給する。このとき、MLS駆動法では、同時選択されるコモン電極の各フィールド期間における走査パターンが決まる。そのため、4ライン同時選択のMLS駆動法では、コモン電極COMp〜COMp+3には、フィールド期間毎に、極性に応じて、図4に示すように選択電圧V3、MV3が印加される。   When the polarity inversion signal FR is at the L level, the liquid crystal driving device 100 supplies the selection voltage to the corresponding common electrode and drives the corresponding segment electrode so that the applied voltage of the pixel to be driven becomes positive. Supply voltage. When the polarity inversion signal FR is at the H level, the liquid crystal driving device 100 supplies the selection voltage to the corresponding common electrode so that the applied voltage of the pixel to be driven has a negative polarity, and the corresponding segment electrode. The drive voltage is supplied to At this time, in the MLS driving method, a scanning pattern in each field period of the common electrodes selected simultaneously is determined. Therefore, in the 4-line simultaneous selection MLS driving method, the selection voltages V3 and MV3 are applied to the common electrodes COMp to COMp + 3 as shown in FIG.

以上のようなMLS駆動法においてnライン反転駆動を行う場合、次のような問題がある。以下では、説明の便宜上、主に76ライン又は132ラインの液晶パネル20を駆動する例について説明する。   When n-line inversion driving is performed in the MLS driving method as described above, there are the following problems. Hereinafter, for convenience of explanation, an example in which the liquid crystal panel 20 with 76 lines or 132 lines is driven will be described.

図5に、nライン反転駆動がディセーブルに設定されたときの同時選択されるコモン電極COM0〜COM3の選択電圧を示す。図5は、76ラインの液晶パネルを駆動する際に、1フレーム期間のフィールド期間毎に、極性に応じてコモン電極COM0〜COM3に供給される選択電圧を表す。図5では、コモン電極COM0〜COM3を図示するが、他の同時選択されるコモン電極も同様である。   FIG. 5 shows the selection voltages of the common electrodes COM0 to COM3 that are simultaneously selected when the n-line inversion drive is disabled. FIG. 5 shows selection voltages supplied to the common electrodes COM0 to COM3 in accordance with the polarity for each field period of one frame period when driving a 76-line liquid crystal panel. Although the common electrodes COM0 to COM3 are illustrated in FIG. 5, the other common electrodes that are simultaneously selected are also the same.

nライン反転駆動がディセーブルに設定されたとき、極性反転周期は2フレームとなる。各コモン電極には、この極性反転周期の間に電圧V3、MV3の選択パルスが供給される。ここで、選択パルスの種類に着目すると、コモン電極COM0〜COM3の各々について、電圧V3の選択パルス数が「4」、電圧MV3の選択パルス数が「4」である。   When n-line inversion driving is set to disable, the polarity inversion period is 2 frames. Each common electrode is supplied with selection pulses of voltages V3 and MV3 during this polarity inversion period. Here, paying attention to the type of selection pulse, for each of the common electrodes COM0 to COM3, the selection pulse number of the voltage V3 is “4” and the selection pulse number of the voltage MV3 is “4”.

図6に、nライン反転駆動がイネーブルに設定されたときの同時選択されるコモン電極COM0〜COM3の選択電圧を示す。図6は、76ラインの液晶パネルを駆動する際に、1フレーム期間のフィールド期間毎に、極性に応じてコモン電極COM0〜COM3に供給される選択電圧を表す。ここで、nが「5」であり、20(=5×4)ライン反転駆動を行うものとする。図6では、コモン電極COM0〜COM3を図示するが、他の同時選択されるコモン電極も同様である。   FIG. 6 shows the selection voltages of the common electrodes COM0 to COM3 that are simultaneously selected when n-line inversion driving is enabled. FIG. 6 shows selection voltages supplied to the common electrodes COM0 to COM3 in accordance with the polarity for each field period of one frame period when driving a 76-line liquid crystal panel. Here, n is “5”, and 20 (= 5 × 4) line inversion driving is performed. In FIG. 6, the common electrodes COM <b> 0 to COM <b> 3 are illustrated, but the same applies to other common electrodes that are simultaneously selected.

従って、nライン反転駆動がイネーブルに設定されたとき、極性反転周期は5フレームとなる。ここで、選択パルスの種類に着目すると、コモン電極COM0、COM2の各々について、電圧V3の選択パルス数が「9」、電圧MV3の選択パルス数が「11」である。また、コモン電極COM2、COM3の各々について、電圧V3の選択パルス数が「11」、電圧MV3の選択パルス数が「9」である。即ち、nライン反転駆動がイネーブルに設定されると、コモン電極によって電圧V3の選択パルス数と電圧MV3の選択パルス数とが異なることになる。そのため、バイアス電位のずれがあると、コモン電極に応じて実効電圧の差が生じ、液晶パネル20に濃淡の縞模様が発生するという問題がある。   Accordingly, when the n-line inversion driving is set to enable, the polarity inversion period is 5 frames. Here, focusing on the type of selection pulse, for each of the common electrodes COM0 and COM2, the number of selection pulses of the voltage V3 is “9” and the number of selection pulses of the voltage MV3 is “11”. For each of the common electrodes COM2 and COM3, the number of selection pulses of the voltage V3 is “11”, and the number of selection pulses of the voltage MV3 is “9”. That is, when the n-line inversion driving is enabled, the number of selection pulses of the voltage V3 and the number of selection pulses of the voltage MV3 are different depending on the common electrode. For this reason, when there is a bias potential shift, there is a problem that an effective voltage difference is generated according to the common electrode, and a dark and light stripe pattern is generated in the liquid crystal panel 20.

〔液晶駆動装置〕
S(Sは2以上の自然数)ラインを同時選択するMLS駆動法でnライン反転駆動を行う場合、次の式(1)の条件を満たすと、極性反転周期の間に、正極性パルス数と負極正パルス数とが等しくなる。式(1)では、液晶パネルのデューティーをdt、自然数をdとする。即ち、式(1)の条件を満たさない場合、バイアス電位のずれがあると、コモン電極に応じて実効電圧の差が生じ、液晶パネルに濃淡の縞模様が発生する。
(1/dt×d)/(n/S)=奇数 ・・・(1)
[Liquid crystal drive]
When n-line inversion driving is performed by the MLS driving method in which S (S is a natural number of 2 or more) lines are simultaneously selected, if the condition of the following equation (1) is satisfied, The number of negative positive pulses is equal. In equation (1), the duty of the liquid crystal panel is dt, and the natural number is d. That is, when the condition of the formula (1) is not satisfied, if there is a bias potential shift, a difference in effective voltage is generated according to the common electrode, and a light and dark stripe pattern is generated on the liquid crystal panel.
(1 / dt × d) / (n / S) = odd number (1)

これに対して、本実施形態では、式(1)の条件を満たさない場合に、バイアス電位のずれがあっても液晶パネル20に濃淡の縞模様を発生させることなく、画質の劣化を抑える。具体的には、(液晶パネル20のデューティーdtの逆数×A)/(n/S)(Aは、式が割り切れるようになる最小の自然数)が偶数のとき、極性反転周期の間に液晶パネル20の各コモン電極に印加した正極性パルス数と負極正パルス数とを等しくする。   On the other hand, in the present embodiment, when the condition of Expression (1) is not satisfied, even if there is a bias potential shift, deterioration of image quality is suppressed without causing a light and dark stripe pattern on the liquid crystal panel 20. Specifically, when (the reciprocal of the duty dt of the liquid crystal panel 20 × A) / (n / S) (A is the smallest natural number that can be divided by the equation) is an even number, the liquid crystal panel during the polarity inversion period The number of positive pulses applied to each of the 20 common electrodes is made equal to the number of negative positive pulses.

即ち、本実施形態では、極性反転周期の間で、各コモン電極に供給される各選択パルス数を変更することで、バイアス電位のずれがあったとしても、液晶パネル20に濃淡の縞模様を発生させることなく、画質の劣化を抑える。具体的には、MLS駆動法でnライン反転駆動を行う場合に、設定可能なm(mは2以上の自然数)フィールド期間を走査後、次のmフィールド期間は直前のmフィールドの極性を反転して走査する。そして、続くmフィールド期間はそのままnライン反転駆動を継続し、次のmフィールドは直前のmフィールドの極性を反転して走査し、以降、同様に繰り返す。   That is, in this embodiment, by changing the number of each selection pulse supplied to each common electrode during the polarity inversion period, even if there is a deviation in bias potential, a light and shade stripe pattern is formed on the liquid crystal panel 20. Reduces image quality degradation without causing it to occur. Specifically, when n-line inversion driving is performed by the MLS driving method, after scanning a settable m (m is a natural number of 2 or more) field period, the polarity of the previous m field is inverted in the next m field period. And scan. Then, the n-line inversion driving is continued as it is for the subsequent m-field period, and the next m-field is scanned with the polarity of the previous m-field reversed, and thereafter the same is repeated.

図7に、本実施形態における液晶駆動装置100による液晶駆動方法のフロー図を示す。   FIG. 7 shows a flow chart of a liquid crystal driving method by the liquid crystal driving device 100 in the present embodiment.

まず、液晶駆動装置100には、ホストプロセッサー30により、nライン反転駆動で極性反転させるライン数であるnに対応した設定情報がnライン反転数レジスターに設定される(ステップST10、nライン反転数設定ステップ)。液晶駆動装置100は、このnライン反転数レジスターに設定された設定情報に対応したライン数n毎に、nライン反転駆動を行う。即ち、極性反転させるライン数であるnは可変に構成される。MLS駆動法の同時選択ライン数をS(Sは2以上の自然数)、自然数をdとすると、n=S×dである。   First, in the liquid crystal drive device 100, the host processor 30 sets setting information corresponding to n, which is the number of lines whose polarity is inverted by n-line inversion driving, in the n-line inversion number register (step ST10, n-line inversion number). Setting step). The liquid crystal driving device 100 performs n line inversion driving for every n lines corresponding to the setting information set in the n line inversion number register. That is, n, which is the number of lines whose polarity is inverted, is configured to be variable. When the number of simultaneously selected lines in the MLS driving method is S (S is a natural number of 2 or more) and the natural number is d, n = S × d.

次に、液晶駆動装置100には、ホストプロセッサー30により、フィールド反転周期であるmに対応した設定情報がmフィールド反転数レジスターに設定される(ステップST12、mフィールド期間反転数設定ステップ)。液晶駆動装置100は、このmフィールド反転数レジスターに設定された設定情報に対応したフィールド期間m毎に、上記の反転制御を行うことになる。即ち、フィールド反転周期(フィールド期間数)mは可変に構成される。なお、ステップST10、ステップST12の順序を入れ替えてもよい。mは、n、Sにかかわらず独立に設定可能な制御パラメーターである。   Next, in the liquid crystal drive device 100, the host processor 30 sets setting information corresponding to the field inversion period m in the m field inversion number register (step ST12, m field period inversion number setting step). The liquid crystal driving device 100 performs the inversion control every field period m corresponding to the setting information set in the m field inversion number register. That is, the field inversion period (number of field periods) m is configured to be variable. Note that the order of step ST10 and step ST12 may be changed. m is a control parameter that can be set independently regardless of n and S.

その後、液晶駆動装置100は、連続するmフィールド期間の第1のmフィールド期間群を、第1の極性(例えば、正極性)から開始して順番にnライン毎に極性反転させるnライン反転駆動を行う(ステップST14)。nは、ステップST10において設定され、mはステップST12において設定される。   After that, the liquid crystal driving device 100 starts the first m field period group of consecutive m field periods from the first polarity (for example, positive polarity) and inverts the polarity every n lines in order. Is performed (step ST14). n is set in step ST10, and m is set in step ST12.

そして、液晶駆動装置100は、第1のmフィールド期間群に続く連続するmフィールド期間の第2のmフィールド期間群を、第1のmフィールド期間群と反対の極性となるようにライン反転駆動を行う(ステップST16)。この第2のフィールド期間群では、直前のmフィールド期間でnライン反転駆動が開始されたときの第1の極性と反対の第2の極性からnライン反転駆動が開始される。   Then, the liquid crystal driving device 100 performs line inversion driving so that the second m field period group of the continuous m field period following the first m field period group has a polarity opposite to that of the first m field period group. Is performed (step ST16). In the second field period group, the n-line inversion driving is started from the second polarity opposite to the first polarity when the n-line inversion driving is started in the immediately preceding m field period.

ここで、液晶パネル20の駆動が終了のとき(ステップST18:Y)、液晶駆動装置100は、一連の処理を終了する(エンド)。駆動を継続するとき(ステップST18:N)、液晶駆動装置100は、第2のmフィールド期間群に続く連続するmフィールド期間の第3のmフィールド期間群を、第2のmフィールド期間群から継続してnライン反転駆動を行う(ステップST20)。ステップST14を第1の駆動ステップ、ステップST16を第2の駆動ステップとすると、ステップST20を第3の駆動ステップということができる。   Here, when the driving of the liquid crystal panel 20 is ended (step ST18: Y), the liquid crystal driving device 100 ends a series of processing (end). When the driving is continued (step ST18: N), the liquid crystal driving device 100 shifts the third m field period group of the continuous m field periods following the second m field period group from the second m field period group. Continuously, n-line inversion drive is performed (step ST20). If step ST14 is the first driving step and step ST16 is the second driving step, step ST20 can be called the third driving step.

その後、液晶パネル20の駆動が終了のとき(ステップST22:Y)、液晶駆動装置100は、一連の処理を終了する(エンド)。駆動を継続するとき(ステップST22:N)、液晶駆動装置100は、ステップST16に戻る。即ち、液晶駆動装置100は、第3のmフィールド期間群を第1のmフィールド期間群とし、ステップST20を開始する極性を第1の極性としてステップST16に戻る。以降、液晶駆動装置100は、ステップST16〜ステップST22を繰り返す。   Thereafter, when the driving of the liquid crystal panel 20 is finished (step ST22: Y), the liquid crystal driving device 100 finishes a series of processing (end). When driving is continued (step ST22: N), the liquid crystal drive device 100 returns to step ST16. That is, the liquid crystal driving device 100 sets the third m field period group as the first m field period group, sets the polarity at which step ST20 is started as the first polarity, and returns to step ST16. Thereafter, the liquid crystal drive device 100 repeats Step ST16 to Step ST22.

図8、図9に、本実施形態における液晶駆動方法の説明図を示す。図8及び図9は、nが「20」、mが「4」に設定されたときの132ラインの液晶パネル20を駆動する際の各フィールド期間におけるコモン電極に対応した極性を表す。図8及び図9において、「L」、「H」は極性反転信号FRの論理レベルを表し、「L」は正極性、「H」は負極性を表す。また、図8は1フレーム〜6フレームまでの極性を表し、図9は図8に続く7フレームから12フレームまでを表す。なお、nが「20」、mが「4」に設定されたときの極性反転周期は20フレームとなるが、図8及び図9では、12フレームまでを図示している。   8 and 9 are explanatory views of the liquid crystal driving method in the present embodiment. FIGS. 8 and 9 show polarities corresponding to the common electrodes in each field period when driving the 132-line liquid crystal panel 20 when n is set to “20” and m is set to “4”. 8 and 9, “L” and “H” represent logic levels of the polarity inversion signal FR, “L” represents positive polarity, and “H” represents negative polarity. 8 shows the polarities from 1 to 6 frames, and FIG. 9 shows the 7th to 12th frames following FIG. The polarity inversion period when n is set to “20” and m is set to “4” is 20 frames, but FIGS. 8 and 9 show up to 12 frames.

1フレーム目の4フィールド期間(第1のmフィールド期間群)においては、フィールド期間「1」で正極性から開始して、20ライン(4ライン同時選択のMLS駆動法では5ブロックに相当)毎にnライン反転駆動が行われる。この4フィールド期間では、各々の直前のフィールド期間におけるnライン反転駆動が継続される。そのため、例えばコモン電極COM120〜131の12ライン(3ブロック)が正極性でフィールド期間「1」のnライン反転駆動が終了すると、フィールド期間「2」のコモン電極COM0〜COM7の8ライン(2ブロック)はそのまま正極性で駆動される。その後、フィールド期間「2」のコモン電極COM8〜COM11のブロックから、負極性に反転されて駆動されることになる。   In the 4 field period (first m field period group) of the first frame, starting from the positive polarity in the field period “1”, every 20 lines (corresponding to 5 blocks in the 4-line simultaneous selection MLS driving method) N line inversion driving is performed. In the four field period, the n-line inversion drive in each immediately preceding field period is continued. Therefore, for example, when 12 lines (3 blocks) of the common electrodes COM120 to 131 are positive and n-line inversion driving in the field period “1” is completed, 8 lines (2 blocks) of the common electrodes COM0 to COM7 in the field period “2” are completed. ) Is driven as it is. After that, the block of the common electrodes COM8 to COM11 in the field period “2” is inverted to the negative polarity and driven.

最初の4フィールド期間が終了すると、続く4フィールド期間(図8では、2フレーム目のフィールド期間「1」〜「4」)(第2のmフィールド期間群)では、最初の4フィールド期間の極性と反対の極性でnライン反転駆動が行われる。即ち、2フレーム目のフィールド期間「1」では、1フレーム目のフィールド期間「1」とは反対の負極性から順番にnライン反転駆動が行われる。この4フィールド期間においても、各々の直前のフィールド期間におけるnライン反転駆動が継続される。そのため、例えばコモン電極COM120〜131の12ライン(3ブロック)が負極性でフィールド期間「1」のnライン反転駆動が終了すると、フィールド期間「2」のコモン電極COM0〜COM7の8ライン(2ブロック)はそのまま負正極性で駆動される。その後、フィールド期間「2」のコモン電極COM8〜COM11のブロックから、正極性に反転されて駆動されることになる。   When the first four field periods are finished, in the subsequent four field periods (field periods “1” to “4” in the second frame in FIG. 8) (second m field period group), the polarity of the first four field periods The n-line inversion drive is performed with the opposite polarity. That is, in the field period “1” of the second frame, n-line inversion driving is performed in order from the negative polarity opposite to that of the field period “1” of the first frame. Also in the four field period, the n-line inversion driving in each immediately preceding field period is continued. Therefore, for example, when 12 lines (3 blocks) of the common electrodes COM120 to 131 are negative and n-line inversion driving in the field period “1” is completed, 8 lines (2 blocks) of the common electrodes COM0 to COM7 in the field period “2” are completed. ) Is driven as it is with negative polarity. After that, the block of the common electrodes COM8 to COM11 in the field period “2” is inverted and driven to the positive polarity.

続く4フィールド期間(図8では、3フレーム目のフィールド期間「1」〜「4」)(第3のmフィールド期間群)では、直前の2フレーム目のフィールド期間「4」のnライン反転駆動が継続される。そのため、コモン電極COM124〜131の8ライン(2ブロック)が負極性で2フレーム目のフィールド期間「4」のnライン反転駆動が終了すると、3フレーム目のフィールド期間「1」のコモン電極COM0〜COM11の12ライン(3ブロック)はそのまま負極性で駆動される。その後、フィールド期間「1」のコモン電極COM12〜COM15のブロックから、正極性に反転されて駆動されることになる。   In the following four field periods (in FIG. 8, field periods “1” to “4” of the third frame) (third m field period group), the n-line inversion driving of the field period “4” of the immediately preceding second frame is performed. Will continue. Therefore, when the eight lines (two blocks) of the common electrodes COM124 to 131 are negative and the n-line inversion driving in the field period “4” of the second frame is completed, the common electrodes COM0 to COM0 of the field period “1” of the third frame are completed. The 12 lines (3 blocks) of COM11 are driven as they are with negative polarity. After that, the block of the common electrodes COM12 to COM15 in the field period “1” is inverted and driven to the positive polarity.

続く4フィールド期間(図8では、4フレーム目のフィールド期間「1」〜「4」)では、直前の4フィールド期間の極性と反対の極性でnライン反転駆動が行われる。即ち、4フレーム目のフィールド期間「1」では、3フレーム目のフィールド期間「1」とは反対の正極性でnライン反転駆動が行われる。そのため、3フレーム目のフィールド期間「1」でコモン電極COM0〜COM11が負極性のnライン反転駆動が行われたとすると、4フレーム目のフィールド期間「1」では、コモン電極COM0〜COM11は正極性でnライン反転駆動が行われる。その後、フィールド期間「1」のコモン電極COM12〜COM15のブロックから、負極性に反転されて駆動される。以降、同様に20フレームまで繰り返す。   In the following four field periods (in FIG. 8, field periods “1” to “4” in the fourth frame), n-line inversion driving is performed with a polarity opposite to that of the immediately preceding four field period. That is, in the field period “1” of the fourth frame, n-line inversion driving is performed with the positive polarity opposite to that of the field period “1” of the third frame. Therefore, if the common electrodes COM0 to COM11 are subjected to negative n-line inversion driving in the field period “1” of the third frame, the common electrodes COM0 to COM11 are positive in the field period “1” of the fourth frame. Then, n-line inversion driving is performed. After that, the block of the common electrodes COM12 to COM15 in the field period “1” is inverted to the negative polarity and driven. Thereafter, the same process is repeated up to 20 frames.

従って、図8及び図9では、2フレーム目、4フレーム目、6フレーム目、8フレーム目、10フレーム目、12フレーム目、・・・のそれぞれのフィールド期間「1」において、直前の4フィールド期間とは反対の極性でnライン反転駆動が行われる。   Therefore, in FIG. 8 and FIG. 9, in the field period “1” of the second frame, the fourth frame, the sixth frame, the eighth frame, the tenth frame, the twelfth frame,. The n-line inversion drive is performed with the polarity opposite to the period.

図10、図11に、本実施形態における液晶駆動方法の第1の説明図を示す。図10及び図11は、nが「20」、mが「4」に設定されたときの76ラインの液晶パネルを駆動する際に、1フレーム期間のフィールド期間毎に、極性に応じてコモン電極COM0〜COM3に供給される選択電圧を表す。即ち、図8及び図9で説明した液晶駆動方法を、図5及び図6と同様のライン数の液晶パネルを例に表す。図10は、1フレーム目から11フレーム目までの選択電圧を表し、図11は、11フレームから20フレーム目までの選択電圧を表す。   10 and 11 show a first explanatory diagram of the liquid crystal driving method in the present embodiment. FIGS. 10 and 11 show a common electrode according to the polarity for each field period of one frame period when driving a 76-line liquid crystal panel when n is set to “20” and m is set to “4”. It represents the selection voltage supplied to COM0 to COM3. That is, the liquid crystal driving method described with reference to FIGS. 8 and 9 is illustrated by taking a liquid crystal panel having the same number of lines as in FIGS. FIG. 10 shows the selection voltage from the first frame to the eleventh frame, and FIG. 11 shows the selection voltage from the 11th frame to the 20th frame.

上述のように、極性反転周期は20フレームとなる。ここで、選択パルスの種類に着目すると、コモン電極COM0〜COM3の各々について、電圧V3の選択パルス数が「40」、電圧MV3の選択パルス数が「40」である。従って、本実施形態によれば、バイアス電位のずれがあったとしても、コモン電極に応じて実効電圧の差が生じることなく、液晶パネル20に濃淡の縞模様が発生しない。   As described above, the polarity inversion period is 20 frames. Here, paying attention to the type of selection pulse, for each of the common electrodes COM0 to COM3, the number of selection pulses of the voltage V3 is “40”, and the number of selection pulses of the voltage MV3 is “40”. Therefore, according to the present embodiment, even if there is a deviation in bias potential, a difference in effective voltage does not occur according to the common electrode, and a light and dark stripe pattern does not occur in the liquid crystal panel 20.

ここで、極性反転周期である20フレームの中で、前半の1フレーム目から10フレーム目と、後半の11フレーム目から20フレーム目とに分割する。このとき、コモン電極COM0〜COM3の各々について、電圧V3の選択パルス数が「20」、電圧MV3の選択パルス数が「20」である。   Here, in the 20 frames that are the polarity inversion cycle, the first frame from the first frame to the 10th frame and the latter half from the 11th frame to the 20th frame are divided. At this time, for each of the common electrodes COM0 to COM3, the number of selection pulses of the voltage V3 is “20”, and the number of selection pulses of the voltage MV3 is “20”.

ところが、分割ポイントをずらして、図10及び図11に示すように、20フレーム目及び1フレーム目から9フレーム目までの期間T1と、10フレーム目から19フレーム目までの期間T2とする。このとき、期間T1では、コモン電極COM0〜COM3のそれぞれについて、電圧V3の選択パルス数が「22」、電圧MV3の選択パルス数が「18」である。また、期間T2では、コモン電極COM0〜COM3の各々について、電圧V3の選択パルス数が「18」、電圧MV3の選択パルス数が「22」である。そのため、バイアス電位のずれがあると、極性反転周期である20フレームの中で実効電圧が変動することを意味し、液晶パネル20に濃淡の縞模様が変動して見える可能性がある。これは、極性反転周期が長くなると、ちらつきとして認識される可能性がある。   However, the division points are shifted to a period T1 from the 20th frame and from the 1st frame to the 9th frame and a period T2 from the 10th frame to the 19th frame as shown in FIGS. At this time, in the period T1, for each of the common electrodes COM0 to COM3, the number of selection pulses of the voltage V3 is “22” and the number of selection pulses of the voltage MV3 is “18”. In the period T2, for each of the common electrodes COM0 to COM3, the number of selection pulses of the voltage V3 is “18” and the number of selection pulses of the voltage MV3 is “22”. Therefore, if there is a bias potential shift, it means that the effective voltage fluctuates in 20 frames, which is the polarity inversion period, and the light and shade stripe pattern may appear to fluctuate on the liquid crystal panel 20. This may be recognized as flickering when the polarity inversion period is long.

そこで、本実施形態では、極性反転させるライン数nや、極性反転させるフィールド期間数mを設定可能とすることで、液晶パネルの表示ライン数等との関係で生じる可能性のあるちらつきを解消することができるようになっている。例えば、極性反転させるライン数nをそのままで、極性反転させるフィールド期間数mを「2」とすると、次のようになる。   Therefore, in the present embodiment, by making it possible to set the number of lines n for polarity inversion and the number of field periods m for polarity inversion, the flicker that may occur due to the number of display lines of the liquid crystal panel and the like is eliminated. Be able to. For example, when the number of lines n for polarity inversion is kept as it is and the number of field periods m for polarity inversion is “2”, the result is as follows.

図12に、本実施形態における液晶駆動方法の第2の説明図を示す。図12は、nが「20」、mが「2」に設定されたときの76ラインの液晶パネルを駆動する際に、1フレーム期間のフィールド期間毎に、極性に応じてコモン電極COM0〜COM3に供給される選択電圧を表す。即ち、図12は、図10及び図11においてmを変更したときの選択電圧を表す。   FIG. 12 shows a second explanatory diagram of the liquid crystal driving method in the present embodiment. FIG. 12 shows that when driving a 76-line liquid crystal panel when n is set to “20” and m is set to “2”, the common electrodes COM0 to COM3 according to the polarity for each field period of one frame period. Represents the selection voltage supplied to. That is, FIG. 12 shows the selection voltage when m is changed in FIGS.

mを「2」に設定することで、極性反転周期は10フレームとなる。ここで、選択パルスの種類に着目すると、コモン電極COM0〜COM3の各々について、電圧V3の選択パルス数が「20」、電圧MV3の選択パルス数が「20」である。従って、本実施形態によれば、バイアス電位のずれがあったとしても、コモン電極に応じて実効電圧の差が生じることなく、液晶パネル20に濃淡の縞模様が発生しない。   By setting m to “2”, the polarity inversion period becomes 10 frames. Here, paying attention to the type of the selection pulse, for each of the common electrodes COM0 to COM3, the selection pulse number of the voltage V3 is “20” and the selection pulse number of the voltage MV3 is “20”. Therefore, according to the present embodiment, even if there is a deviation in bias potential, a difference in effective voltage does not occur according to the common electrode, and a light and dark stripe pattern does not occur in the liquid crystal panel 20.

ここで、極性反転周期である10フレームの中で、前半の1フレーム目から5フレーム目と、後半の6フレーム目から10フレーム目とに分割する。このとき、前半は、コモン電極COM0、COM2の各々について、電圧V3の選択パルス数が「11」、電圧MV3の選択パルス数が「9」である。また、コモン電極COM1、COM3の各々について、電圧V3の選択パルス数が「9」、電圧MV3の選択パルス数が「11」である。これに対して、後半は、コモン電極COM0、COM2の各々について、電圧V3の選択パルス数が「9」、電圧MV3の選択パルス数が「11」である。また、コモン電極COM1、COM3の各々について、電圧V3の選択パルス数が「11」、電圧MV3の選択パルス数が「9」である。   Here, in the 10 frames that are the polarity inversion cycle, the first frame is divided into the 5th frame and the 6th frame to the 10th frame in the second half. At this time, in the first half, for each of the common electrodes COM0 and COM2, the selection pulse number of the voltage V3 is “11” and the selection pulse number of the voltage MV3 is “9”. For each of the common electrodes COM1 and COM3, the number of selection pulses of the voltage V3 is “9”, and the number of selection pulses of the voltage MV3 is “11”. In contrast, in the second half, for each of the common electrodes COM0 and COM2, the number of selection pulses of the voltage V3 is “9” and the number of selection pulses of the voltage MV3 is “11”. Further, for each of the common electrodes COM1 and COM3, the number of selection pulses of the voltage V3 is “11”, and the number of selection pulses of the voltage MV3 is “9”.

また、分割ポイントを例えば2フィールド期間分ずらす。このとき、図12に示すように、10フレーム目のフィールド期間「3」から5フレーム目のフィールド期間「2」までの期間T3と、5フレーム目のフィールド期間「3」から10フレーム目のフィールド期間「2」までの期間T4となる。期間T3では、コモン電極COM0〜COM3の各々について、電圧V3の選択パルス数が「11」、「11」、「13」、「9」であり、電圧MV3の選択パルス数が「9」、「9」、「7」、「11」である。これに対して、期間T4では、コモン電極COM0〜COM3の各々について、電圧V3の選択パルス数が「9」、「9」、「7」、「11」であり、電圧MV3の選択パルス数が「11」、「11」、「13」、「9」である。そのため、バイアス電位のずれがあると、極性反転周期である10フレームの中で実効電圧が変動することを意味し、液晶パネル20に濃淡の縞模様が変動して見える可能性がある。ところが、mが「4」の場合と比較して極性反転周期が短くなるので、ちらつきとして認識されないようにすることができる。また、これは、より応答速度の速い液晶パネルに対応させることができることも意味する。   Further, the division point is shifted by, for example, two field periods. At this time, as shown in FIG. 12, the period T3 from the field period “3” of the tenth frame to the field period “2” of the fifth frame and the field of the tenth frame from the field period “3” of the fifth frame. This is the period T4 up to the period “2”. In the period T3, for each of the common electrodes COM0 to COM3, the number of selection pulses of the voltage V3 is “11”, “11”, “13”, “9”, and the number of selection pulses of the voltage MV3 is “9”, “ 9 ”,“ 7 ”, and“ 11 ”. On the other hand, in the period T4, for each of the common electrodes COM0 to COM3, the number of selection pulses of the voltage V3 is “9”, “9”, “7”, “11”, and the number of selection pulses of the voltage MV3 is “11”, “11”, “13”, and “9”. For this reason, if there is a bias potential shift, it means that the effective voltage fluctuates within 10 frames, which is the polarity inversion period, and the light and shade stripe pattern may appear to fluctuate on the liquid crystal panel 20. However, since the polarity inversion period is shorter than when m is “4”, it can be prevented from being recognized as flicker. This also means that a liquid crystal panel with a faster response speed can be used.

更に、mを変更できるようにすることで、電圧V3の選択パルスと電圧MV3の選択パルスの粗密の分布が変更されるため、液晶パネル20の表示品質を向上させることができるようになる。   Furthermore, since m can be changed, the density distribution of the selection pulse of the voltage V3 and the selection pulse of the voltage MV3 is changed, so that the display quality of the liquid crystal panel 20 can be improved.

以上のような液晶駆動方法を実現する液晶駆動装置100は、次のような構成を有することができる。   The liquid crystal driving device 100 that realizes the liquid crystal driving method as described above can have the following configuration.

図13に、本実施形態における液晶駆動装置100の構成例のブロック図を示す。図13では、画素形成領域22をあわせて図示している。
図14に、本実施形態におけるコモンアドレス及びラインアドレスの説明図を示す。
FIG. 13 shows a block diagram of a configuration example of the liquid crystal driving device 100 in the present embodiment. In FIG. 13, the pixel formation region 22 is also illustrated.
FIG. 14 is an explanatory diagram of common addresses and line addresses in the present embodiment.

液晶駆動装置100は、ホストプロセッサー用インターフェイス110と、発振回路112と、制御回路114と、コモンアドレスデコーダー116と、コモン出力演算回路118と、コモンドライバー120と、ページアドレス制御回路122とを備えている。また、液晶駆動装置100は、カラムアドレス制御回路124と、ラインアドレス制御回路126と、画像データRAM128と、画像データラッチ回路130と、MLSデコーダー132と、セグメントドライバー134とを備えている。画像データRAM128は、フレームメモリー(画像データメモリー)として機能する。制御回路114は、極性反転制御回路(極性反転制御部)200を有する。本実施形態における駆動部は、コモンドライバー120及びセグメントドライバー134を含んで構成され、コモンアドレスデコーダー116、コモン出力演算回路118、及びMLSデコーダー132の少なくとも1つを更に含んでもよい。   The liquid crystal driving device 100 includes a host processor interface 110, an oscillation circuit 112, a control circuit 114, a common address decoder 116, a common output arithmetic circuit 118, a common driver 120, and a page address control circuit 122. Yes. In addition, the liquid crystal driving device 100 includes a column address control circuit 124, a line address control circuit 126, an image data RAM 128, an image data latch circuit 130, an MLS decoder 132, and a segment driver 134. The image data RAM 128 functions as a frame memory (image data memory). The control circuit 114 includes a polarity inversion control circuit (polarity inversion control unit) 200. The driving unit in the present embodiment includes a common driver 120 and a segment driver 134, and may further include at least one of a common address decoder 116, a common output arithmetic circuit 118, and an MLS decoder 132.

ホストプロセッサー用インターフェイス110は、液晶駆動装置100が有する入力端子又は入出力端子を介してホストプロセッサー30から入力される入力信号の入力インターフェイス処理を行う。またホストプロセッサー用インターフェイス110は、液晶駆動装置100が有する出力端子又は入出力端子を介してホストプロセッサー30に出力する出力信号の出力インターフェイス処理を行う。   The host processor interface 110 performs input interface processing of input signals input from the host processor 30 via input terminals or input / output terminals of the liquid crystal driving device 100. The host processor interface 110 performs output interface processing of an output signal output to the host processor 30 via an output terminal or an input / output terminal included in the liquid crystal driving device 100.

発振回路112は、液晶駆動装置100が生成する表示タイミング信号の基準となる発振クロックOSCを発振動作により生成する。例えば、制御回路114は、発振クロックOSCに基づいて、複数種類の表示タイミング信号を生成する。この制御回路114は、コモンアドレスデコーダー116等の液晶駆動装置100の各部を制御する制御信号を生成する。極性反転制御回路200は、コモンドライバー120及びセグメントドライバー134等が液晶パネル20(具体的には画素形成領域22)に供給する駆動信号の極性反転制御を行う。駆動信号としては、コモンドライバー120がコモン電極に出力する選択パルス、セグメントドライバー134がセグメント電極に出力する液晶駆動電圧がある。   The oscillation circuit 112 generates an oscillation clock OSC serving as a reference for a display timing signal generated by the liquid crystal driving device 100 by an oscillation operation. For example, the control circuit 114 generates a plurality of types of display timing signals based on the oscillation clock OSC. The control circuit 114 generates a control signal for controlling each part of the liquid crystal driving device 100 such as the common address decoder 116. The polarity inversion control circuit 200 performs polarity inversion control of a drive signal supplied to the liquid crystal panel 20 (specifically, the pixel formation region 22) by the common driver 120, the segment driver 134, and the like. The driving signal includes a selection pulse output from the common driver 120 to the common electrode, and a liquid crystal driving voltage output from the segment driver 134 to the segment electrode.

コモンアドレスデコーダー116は、制御回路114において生成されMLS駆動において同時選択される複数のコモン電極に対応したコモンアドレスをデコードする。このデコード結果はコモンドライバー120に出力される。コモンアドレスは、同時選択される複数のコモン電極毎に割り当てられ、MLS駆動を行う際にコモンアドレスを指定することで、対応するコモン電極が選択される。   The common address decoder 116 decodes common addresses corresponding to a plurality of common electrodes generated in the control circuit 114 and simultaneously selected in the MLS drive. The decoding result is output to the common driver 120. A common address is assigned to each of a plurality of common electrodes that are simultaneously selected, and a corresponding common electrode is selected by designating the common address when performing MLS driving.

コモン出力演算回路118は、制御回路114において生成される極性反転信号FR、MLS駆動パターンを識別するフィールド識別信号F1、F2に基づいて、コモン出力の出力レベルを制御する。   The common output arithmetic circuit 118 controls the output level of the common output based on the polarity inversion signal FR generated in the control circuit 114 and the field identification signals F1 and F2 for identifying the MLS drive pattern.

コモンドライバー120は、コモンアドレスデコーダー116のデコード結果に基づいて、コモン出力の選択/非選択を制御し、選択されたコモン出力として、コモン出力演算回路118で生成された出力レベルを出力する。   The common driver 120 controls selection / non-selection of the common output based on the decoding result of the common address decoder 116, and outputs the output level generated by the common output arithmetic circuit 118 as the selected common output.

ページアドレス制御回路122は、ホストプロセッサー用インターフェイス110を介してホストプロセッサー30から入力される画像データを画像データRAM128にアクセスするためのページアドレスを制御する。ページアドレスは、ホストプロセッサー30から入力される画像データのバス幅をアクセス単位として定義される。   The page address control circuit 122 controls a page address for accessing image data RAM 128 for image data input from the host processor 30 via the host processor interface 110. The page address is defined with the bus width of image data input from the host processor 30 as an access unit.

カラムアドレス制御回路124は、ホストプロセッサー用インターフェイス110を介してホストプロセッサー30から入力される画像データを画像データRAM128にアクセスするためのカラムアドレスを制御する。カラムアドレスは、画素形成領域22のセグメント電極に対応して定義される。   The column address control circuit 124 controls a column address for accessing image data RAM 128 for image data input from the host processor 30 via the host processor interface 110. The column address is defined corresponding to the segment electrode in the pixel formation region 22.

ラインアドレス制御回路126は、画像データRAM128に保存された画像データのうち読み出しラインを特定するラインアドレスを制御する。ラインアドレスは、画素形成領域22のコモン電極に対応して定義される。本実施形態におけるコモンアドレス及びラインアドレスは、図14に示すように定義される。例えば、制御回路114がコモンアドレス「0」を出力したとき、コモン電極COM0〜COM3が同時選択される。このとき、画像データRAM128に記憶される画像データのうち、ラインアドレス0〜3に対応する画像データが読み出される。同様に、制御回路114がコモンアドレス「1」を出力したとき、コモン電極COM4〜COM7が同時選択される。このとき、画像データRAM128に記憶される画像データのうち、ラインアドレス4〜7に対応する画像データが読み出される。このように、コモンアドレスにより、同時選択される4ラインのコモン電極を1ブロックとするブロック単位で指定でき、ラインアドレスも一意に決まる。   The line address control circuit 126 controls a line address that specifies a read line in the image data stored in the image data RAM 128. The line address is defined corresponding to the common electrode in the pixel formation region 22. The common address and line address in this embodiment are defined as shown in FIG. For example, when the control circuit 114 outputs the common address “0”, the common electrodes COM0 to COM3 are simultaneously selected. At this time, among the image data stored in the image data RAM 128, the image data corresponding to the line addresses 0 to 3 is read. Similarly, when the control circuit 114 outputs the common address “1”, the common electrodes COM4 to COM7 are simultaneously selected. At this time, image data corresponding to the line addresses 4 to 7 is read out from the image data stored in the image data RAM 128. As described above, the common address can be specified in units of blocks in which four lines of common electrodes selected simultaneously are defined as one block, and the line address is also uniquely determined.

図13において、画像データRAM128は、画素形成領域22の画素の並びに対応して、各画素の画像データが記憶される記憶領域を有する。各記憶領域は、ページアドレス及びカラムアドレスにより特定される。これにより、画像データRAM128には、ページアドレス及びカラムアドレスにより特定される領域に画像データが書き込まれる。一方、画像データRAM128からは1ライン単位で画像データが読み出される。   In FIG. 13, the image data RAM 128 has a storage area in which image data of each pixel is stored corresponding to the arrangement of the pixels in the pixel formation area 22. Each storage area is specified by a page address and a column address. As a result, the image data is written in the image data RAM 128 in an area specified by the page address and the column address. On the other hand, image data is read from the image data RAM 128 in units of one line.

画像データラッチ回路130は、画像データRAM128から1ラインずつ読み出された画像データを4ライン分ラッチする。   The image data latch circuit 130 latches the image data read out from the image data RAM 128 line by line for four lines.

MLSデコーダー132は、画像データと、制御回路114において生成されMLS駆動を行うための表示タイミング信号とをデコードする。より具体的には、MLSデコーダー132は、画像データラッチ回路130によってラッチされた画像データと、制御回路114によって生成される極性反転信号FR、フィールド識別信号F1、F2とに基づいて、セグメント出力の出力レベルを制御する。このMLSデコーダー132のデコード結果は、セグメントドライバー134に出力される。   The MLS decoder 132 decodes the image data and a display timing signal generated by the control circuit 114 and used for MLS driving. More specifically, the MLS decoder 132 performs segment output based on the image data latched by the image data latch circuit 130 and the polarity inversion signal FR and the field identification signals F1 and F2 generated by the control circuit 114. Control the output level. The decoding result of the MLS decoder 132 is output to the segment driver 134.

セグメントドライバー134は、MLSデコーダー132のデコード結果に基づいて、セグメント電極に、MLSデコーダー132でデコードされた出力レベルを出力する。なお、セグメントドライバー134には、制御回路114において生成された表示オフ信号XDOFにより、MLSデコーダー132のデコード結果にかかわらずセグメント電極に所与の出力レベルを出力して表示をオフにする制御を行うことができる。本実施形態では、表示オフ信号XDOFにより、コモン電極と同電位となるような出力レベルをセグメント電極に出力することで、表示をオフする。   The segment driver 134 outputs the output level decoded by the MLS decoder 132 to the segment electrode based on the decoding result of the MLS decoder 132. The segment driver 134 is controlled to turn off the display by outputting a given output level to the segment electrode regardless of the decoding result of the MLS decoder 132 by the display off signal XDOF generated by the control circuit 114. be able to. In this embodiment, the display is turned off by outputting to the segment electrode an output level that is the same potential as the common electrode by the display off signal XDOF.

MLS駆動法において1フレーム期間内に設けられる各フィールド期間は、液晶駆動装置100においてフィールド識別信号F1、F2により特定される。液晶駆動装置100は、2ビットのフィールド識別信号F1、F2で表される4状態に対応したフィールド期間毎に、各コモン電極に電圧V3又は電圧MV3を出力する。各フィールド期間における各コモン電極への出力パターンは、選択パターンとして直交関数系により定義される。液晶駆動装置100は、予め決められた直交関数系により定義される選択パターンに従って、3種類の駆動電圧V3、VC、MV3のいずれかを適宜選択し、同時選択されるコモン電極にそれぞれ印加するようになっている。   Each field period provided within one frame period in the MLS driving method is specified by the field identification signals F1 and F2 in the liquid crystal driving device 100. The liquid crystal driving device 100 outputs the voltage V3 or the voltage MV3 to each common electrode for each field period corresponding to the four states represented by the 2-bit field identification signals F1 and F2. An output pattern to each common electrode in each field period is defined by an orthogonal function system as a selection pattern. The liquid crystal driving device 100 appropriately selects one of the three types of driving voltages V3, VC, and MV3 in accordance with a selection pattern defined by a predetermined orthogonal function system, and applies them to the simultaneously selected common electrodes. It has become.

各フィールド期間は、同時選択される複数のコモン電極毎に割り当てられる複数のサブ選択期間に分割される。フィールド期間「1」を分割した複数のサブ選択期間のうち、同時選択されるコモン電極COM0〜COM3が選択されるサブ選択期間では、次のような動作が行われる。液晶駆動装置100は、電圧(V2、V1、VC、MV1、MV2)のいずれかを選択し、セグメント電極SEG0に選択した電圧を印加する。このとき、液晶駆動装置100は、セグメント電極SEG0と同時選択されるコモン電極COM0〜COM3の各々との交差位置に対応した各ドットの表示パターンと選択パターンとの極性の不一致数に応じて電圧を選択する。同様に、他のセグメント電極に対して、選択した電圧を印加する。   Each field period is divided into a plurality of sub-selection periods assigned to a plurality of common electrodes selected simultaneously. Among the plurality of sub-selection periods obtained by dividing the field period “1”, the following operation is performed in the sub-selection period in which the common electrodes COM0 to COM3 selected at the same time are selected. The liquid crystal driving device 100 selects one of the voltages (V2, V1, VC, MV1, MV2) and applies the selected voltage to the segment electrode SEG0. At this time, the liquid crystal driving device 100 applies a voltage according to the number of polarity mismatches between the display pattern of each dot corresponding to the intersection position with each of the common electrodes COM0 to COM3 selected simultaneously with the segment electrode SEG0. select. Similarly, the selected voltage is applied to the other segment electrodes.

次に、フィールド期間「1」を分割した複数のサブ選択期間のうち、次に同時選択されるコモン電極が選択されるサブ選択期間において、各セグメント電極の列の不一致数を決定し、得られた電圧のデータを印加する。こうしてすべてのコモン電極について、以上の手順を繰り返すと、フィールド期間「1」における動作が終了する。同様にフィールド期間「2」以降についても、すべてのコモン電極について上記の手順を繰り返すと1つのフレーム期間が終わり、これにより1つの画面の表示が行われる。   Next, among the plurality of sub-selection periods obtained by dividing the field period “1”, the number of inconsistencies in the column of each segment electrode is determined in the sub-selection period in which the next simultaneously selected common electrode is selected. Apply the voltage data. Thus, when the above procedure is repeated for all the common electrodes, the operation in the field period “1” is completed. Similarly, in the field period “2” and thereafter, when the above procedure is repeated for all the common electrodes, one frame period is completed, thereby displaying one screen.

このような構成の液晶駆動装置100では、コモンドライバー120は、同時選択される複数のコモン電極を1ブロックとするブロック単位に複数フィールドに亘って各フィールドに対応した選択パターンでコモン電極を走査する。また、セグメントドライバー134は、同時選択される複数のコモン電極に対応した画像データ及び上記の選択パターンに対応した駆動電圧でセグメント電極を駆動する。この駆動電圧は、画像データ及び表示タイミング信号に基づいてデコードされた結果により得られる。   In the liquid crystal drive device 100 having such a configuration, the common driver 120 scans the common electrode with a selection pattern corresponding to each field over a plurality of fields in a block unit in which a plurality of common electrodes to be simultaneously selected are one block. . The segment driver 134 drives the segment electrodes with image data corresponding to a plurality of common electrodes that are simultaneously selected and a driving voltage corresponding to the selection pattern. This drive voltage is obtained as a result of decoding based on the image data and the display timing signal.

図15に、図13の極性反転制御回路200の構成例のブロック図を示す。   FIG. 15 shows a block diagram of a configuration example of the polarity inversion control circuit 200 of FIG.

極性反転制御回路200は、mフィールド反転数レジスター210と、mフィールドカウンター220と、反転フィールドレジスター230と、反転フィールドシフトレジスター240と、nライン反転数レジスター250とを備えている。また、極性反転制御回路200は、nライン反転数カウンター260と、極性レジスター270と、nライン反転数ラッチ280と、極性ラッチ290とを備えている。   The polarity inversion control circuit 200 includes an m field inversion number register 210, an m field counter 220, an inversion field register 230, an inversion field shift register 240, and an n line inversion number register 250. The polarity inversion control circuit 200 includes an n line inversion number counter 260, a polarity register 270, an n line inversion number latch 280, and a polarity latch 290.

mフィールド反転数レジスター210には、ホストプロセッサー30により、極性反転させるフィールド期間数mに対応した設定情報が設定される。mフィールドカウンター220は、フィールド期間の先頭タイミングを示すフィールド信号FIELDに基づいてフィールド期間数をカウントする。反転フィールドレジスター230では、フィールド期間が切り替わるときに極性を反転させるか、そのままnライン反転駆動を継続するかを示すレジスター値が更新される。反転フィールドシフトレジスター240は、反転フィールドレジスター230のレジスター値を1水平走査期間だけ遅延させて、後述のnライン反転数ラッチ280及び極性ラッチ290のラッチタイミングを生成する。   Setting information corresponding to the number m of field periods whose polarity is inverted is set by the host processor 30 in the m field inversion number register 210. The m field counter 220 counts the number of field periods based on a field signal FIELD indicating the start timing of the field period. In the inversion field register 230, a register value indicating whether the polarity is inverted when the field period is switched or the n-line inversion driving is continued as it is is updated. The inversion field shift register 240 delays the register value of the inversion field register 230 by one horizontal scanning period, and generates latch timings of an n-line inversion number latch 280 and a polarity latch 290 described later.

nライン反転数レジスター250には、ホストプロセッサー30により、極性反転させるライン数nに対応した設定情報が設定される。nライン反転数カウンター260は、nライン反転駆動により極性を反転させるライン数をカウントする。極性レジスター270は、極性反転制御回路200を構成する各部により生成される極性反転信号FRを保持する。nライン反転数ラッチ280は、直前のmフィールド期間群のnライン反転駆動を開始するときのnライン反転数カウンター260のカウント値をラッチする。極性ラッチ290は、直前のmフィールド期間群のnライン反転駆動を開始するときの極性に対応した極性反転信号FRをラッチする。   In the n-line inversion number register 250, setting information corresponding to the number of lines n whose polarity is inverted is set by the host processor 30. The n-line inversion number counter 260 counts the number of lines whose polarity is inverted by n-line inversion driving. The polarity register 270 holds a polarity inversion signal FR generated by each unit constituting the polarity inversion control circuit 200. The n-line inversion number latch 280 latches the count value of the n-line inversion number counter 260 when starting the n-line inversion driving in the immediately preceding m field period group. The polarity latch 290 latches the polarity inversion signal FR corresponding to the polarity when starting the n-line inversion driving in the immediately preceding m field period group.

以下、極性反転制御回路200を構成する各部の動作例について説明する。   Hereinafter, an operation example of each part constituting the polarity inversion control circuit 200 will be described.

図16に、mフィールドカウンター220の動作例のフロー図を示す。
mフィールドカウンター220には、フィールド信号FIELDと、mフィールド反転数レジスター210のレジスター値とが入力される。フィールド期間の開始タイミングで、フィールド信号FIELDが「1」に設定される。図16では、mフィールドカウンター220のカウント値をmフィールドカウント値と記載し、mフィールド反転数レジスター210のレジスター値をmフィールド反転数レジスター値と記載している。
FIG. 16 shows a flowchart of an operation example of the m field counter 220.
The m field counter 220 receives the field signal FIELD and the register value of the m field inversion number register 210. At the start timing of the field period, the field signal FIELD is set to “1”. In FIG. 16, the count value of the m field counter 220 is described as an m field count value, and the register value of the m field inversion number register 210 is described as an m field inversion number register value.

フィールド信号FIELDが「1」のとき(ステップST30:Y)、mフィールドカウンター220は、mフィールドカウンター220のカウント値がmフィールド反転数レジスター210のレジスター値と一致するか否かを判定する(ステップST32)。   When the field signal FIELD is “1” (step ST30: Y), the m field counter 220 determines whether or not the count value of the m field counter 220 matches the register value of the m field inversion number register 210 (step ST30). ST32).

mフィールドカウンター220のカウント値がmフィールド反転数レジスター210のレジスター値と一致すると判定されたとき(ステップST32:Y)、mフィールドカウンター220は、カウント値を「0」に初期化し(ステップST34)、ステップST30に戻る(リターン)。ステップST32において、mフィールドカウンター220のカウント値がmフィールド反転数レジスター210のレジスター値と一致しないと判定されたとき(ステップST32:N)、mフィールドカウンター220は、カウント値をインクリメントし(ステップST36)、ステップST30に戻る(リターン)。   When it is determined that the count value of m field counter 220 matches the register value of m field inversion number register 210 (step ST32: Y), m field counter 220 initializes the count value to “0” (step ST34). Return to step ST30 (return). When it is determined in step ST32 that the count value of the m field counter 220 does not match the register value of the m field inversion number register 210 (step ST32: N), the m field counter 220 increments the count value (step ST36). ), The process returns to step ST30 (return).

ステップST30において、フィールド信号FIELDが「1」ではないとき(ステップST30:N)、mフィールドカウンター220は、カウント値を更新することなく(ステップST38)、ステップST30に戻る(リターン)。   In step ST30, when the field signal FIELD is not “1” (step ST30: N), the m field counter 220 returns to step ST30 (return) without updating the count value (step ST38).

以上のように、mフィールドカウンター220は、フィールド信号FIELDに同期して、mフィールド反転数レジスター210に設定されたレジスター値に対応したフィールド期間数をカウントすることができる。   As described above, the m field counter 220 can count the number of field periods corresponding to the register value set in the m field inversion number register 210 in synchronization with the field signal FIELD.

図17に、反転フィールドレジスター230の動作例のフロー図を示す。
反転フィールドレジスター230には、フィールド信号FIELD、mフィールドカウンター220のカウント値、mフィールド反転数レジスター210のレジスター値が入力される。図17では、mフィールドカウンター220のカウント値をmフィールドカウント値、mフィールド反転数レジスター210のレジスター値をmフィールド反転数レジスター値、反転フィールドレジスター230のレジスター値を反転フィールドレジスター値と記載している。
FIG. 17 shows a flowchart of an operation example of the inversion field register 230.
The inverted field register 230 receives the field signal FIELD, the count value of the m field counter 220, and the register value of the m field inversion number register 210. In FIG. 17, the count value of the m field counter 220 is described as an m field count value, the register value of the m field inversion number register 210 is described as an m field inversion number register value, and the register value of the inversion field register 230 is described as an inversion field register value. Yes.

フィールド信号FIELDが「1」のとき、反転フィールドレジスター230は、mフィールドカウンター220のカウント値がmフィールド反転数レジスター210のレジスター値と一致するか否かを判定する(ステップST42)。mフィールドカウンター220のカウント値がmフィールド反転数レジスター210のレジスター値と一致すると判定されたとき(ステップST42:Y)、反転フィールドレジスター230は、レジスター値を反転させて該反転フィールドレジスター230にセットし(ステップST44)、ステップST40に戻る(リターン)。   When the field signal FIELD is “1”, the inversion field register 230 determines whether or not the count value of the m field counter 220 matches the register value of the m field inversion number register 210 (step ST42). When it is determined that the count value of the m field counter 220 matches the register value of the m field inversion number register 210 (step ST42: Y), the inversion field register 230 inverts the register value and sets the inversion field register 230. Then (step ST44), the process returns to step ST40 (return).

フィールド信号FIELDが「1」ではないとき(ステップST40:N)、又はmフィールドカウンター220のカウント値がmフィールド反転数レジスター210のレジスター値と一致しないと判定されたとき(ステップST42:N)、反転フィールドレジスター230は、レジスター値を更新することなく(ステップST46)、ステップST40に戻る(リターン)。   When the field signal FIELD is not “1” (step ST40: N), or when it is determined that the count value of the m field counter 220 does not match the register value of the m field inversion number register 210 (step ST42: N). The inverted field register 230 returns to step ST40 (return) without updating the register value (step ST46).

以上のように、反転フィールドレジスター230は、フィールド信号FIELDに同期して、レジスター値を更新することができる。レジスター値は、mフィールドカウンター220のカウント値がmフィールド反転数レジスター210のレジスター値と一致したときに反転して再セットされる。   As described above, the inverted field register 230 can update the register value in synchronization with the field signal FIELD. The register value is inverted and reset when the count value of the m field counter 220 matches the register value of the m field inversion number register 210.

図18に、反転フィールドシフトレジスター240の動作例のフロー図を示す。
反転フィールドシフトレジスター240には、1水平走査期間の先頭タイミングでパルスを有する水平同期信号HSYNC、反転フィールドレジスター230のレジスター値が入力される。図18では、反転フィールドレジスター230のレジスター値を反転フィールドレジスター値、反転フィールドシフトレジスター240のレジスター値を反転フィールドシフトレジスター値と記載している。
FIG. 18 shows a flowchart of an operation example of the inverted field shift register 240.
The inverted field shift register 240 receives the horizontal synchronization signal HSYNC having a pulse at the start timing of one horizontal scanning period and the register value of the inverted field register 230. In FIG. 18, the register value of the inverted field register 230 is described as an inverted field register value, and the register value of the inverted field shift register 240 is described as an inverted field shift register value.

水平同期信号HSYNCが「1」のとき(ステップST50:Y)、反転フィールドシフトレジスター240は、反転フィールドレジスター230のレジスター値を格納し(ステップST52)、ステップST50に戻る(リターン)。水平同期信号HSYNCが「0」のとき(ステップST50:N)、反転フィールドシフトレジスター240は、レジスター値を更新することなく(ステップST54)、ステップST50に戻る(リターン)。   When the horizontal synchronization signal HSYNC is “1” (step ST50: Y), the inverted field shift register 240 stores the register value of the inverted field register 230 (step ST52), and returns to step ST50 (return). When the horizontal synchronization signal HSYNC is “0” (step ST50: N), the inverted field shift register 240 returns to step ST50 (return) without updating the register value (step ST54).

以上のように、反転フィールドシフトレジスター240は、水平同期信号HSYNCにより規定される1水平走査期間だけ、反転フィールドレジスター230のレジスター値を遅延させる。   As described above, the inverted field shift register 240 delays the register value of the inverted field register 230 for one horizontal scanning period defined by the horizontal synchronization signal HSYNC.

図19に、nライン反転数カウンター260の動作例のフロー図を示す。
nライン反転数カウンター260には、フィールド信号FIELD、水平同期信号HSYNC、反転フィールドレジスター230のレジスター値、mフィールドカウンター220のカウント値が入力される。更にnライン反転数カウンター260には、mフィールド反転数レジスター210のレジスター値、nライン反転数レジスター250のレジスター値、nライン反転数ラッチ280にラッチされたカウント値が入力される。図19では、nライン反転数カウンター260のカウント値をnライン反転数カウント値と記載している。
FIG. 19 shows a flowchart of an operation example of the n-line inversion number counter 260.
The n-line inversion number counter 260 receives the field signal FIELD, the horizontal synchronization signal HSYNC, the register value of the inversion field register 230, and the count value of the m field counter 220. Further, the register value of the m field inversion number register 210, the register value of the n line inversion number register 250, and the count value latched in the n line inversion number latch 280 are input to the n line inversion number counter 260. In FIG. 19, the count value of the n-line inversion number counter 260 is described as the n-line inversion number count value.

水平同期信号HSYNCが「1」のとき(ステップST60:Y)、nライン反転数カウンター260は、nライン反転駆動に、本実施形態におけるmフィールド期間毎の反転駆動をオーバーラップするか否かを判定する(ステップST62)。ステップST62では、所与のオーバーラップ条件を満たすか否かが判定される。このオーバーラップ条件は、フィールド信号FIELDが「1」で、mフィールドカウンター220のカウント値がmフィールド反転数レジスター210のレジスター値と一致し、且つ反転フィールドレジスター230のレジスター値が「0」である。このオーバーラップ条件を満たすと判定されたとき(ステップST62:Y)、nライン反転数カウンター260は、カウント値をnライン反転数ラッチ280にラッチされたカウント値に設定し(ステップST64)、ステップST60に戻る(リターン)。   When the horizontal synchronization signal HSYNC is “1” (step ST60: Y), the n-line inversion number counter 260 determines whether or not the inversion driving for each m field period in the present embodiment overlaps the n-line inversion driving. Determination is made (step ST62). In step ST62, it is determined whether or not a given overlap condition is satisfied. In this overlap condition, the field signal FIELD is “1”, the count value of the m field counter 220 matches the register value of the m field inversion number register 210, and the register value of the inversion field register 230 is “0”. . When it is determined that the overlap condition is satisfied (step ST62: Y), the n-line inversion number counter 260 sets the count value to the count value latched in the n-line inversion number latch 280 (step ST64). Return to ST60 (return).

上述のオーバーラップ条件を満たさないと判定されたとき(ステップST62:N)、nライン反転数カウンター260は、カウント値が(極性反転ライン数/4−1)であるか否かを判定する(ステップST66)。ステップST66における極性反転ライン数は、nライン反転数レジスター250のレジスター値により設定される。カウント値が(極性反転ライン数/4−1)であると判定されたとき(ステップST66:Y)、nライン反転数カウンター260は、カウント値を「0」に初期化し(ステップST68)、ステップST60に戻る(リターン)。カウント値が(極性反転ライン数/4−1)ではないと判定されたとき(ステップST66:N)、nライン反転数カウンター260は、カウント値をインクリメントし(ステップST70)、ステップST60に戻る(リターン)。   When it is determined that the above overlap condition is not satisfied (step ST62: N), the n-line inversion number counter 260 determines whether or not the count value is (polarity inversion line number / 4-1) ( Step ST66). The number of polarity inversion lines in step ST66 is set by the register value of the n line inversion number register 250. When it is determined that the count value is (polarity inversion line number / 4-1) (step ST66: Y), the n-line inversion number counter 260 initializes the count value to “0” (step ST68). Return to ST60 (return). When it is determined that the count value is not (polarity inversion line number / 4-1) (step ST66: N), the n-line inversion number counter 260 increments the count value (step ST70) and returns to step ST60 ( return).

ステップST60において、水平同期信号HSYNCが「1」ではないとき(ステップST60:N)、nライン反転数カウンター260は、カウント値を更新することなく(ステップST72)、ステップST60に戻る(リターン)。   In step ST60, when the horizontal synchronization signal HSYNC is not "1" (step ST60: N), the n-line inversion number counter 260 returns to step ST60 (return) without updating the count value (step ST72).

以上のように、nライン反転数カウンター260は、オーバーラップ条件を満たしたときにnライン反転数ラッチ280にラッチされたカウント値が設定され、nライン反転駆動のためのライン数をカウントすることができる。   As described above, the n-line inversion number counter 260 sets the count value latched in the n-line inversion number latch 280 when the overlap condition is satisfied, and counts the number of lines for n-line inversion driving. Can do.

図20に、nライン反転数ラッチ280の動作例のフロー図を示す。
nライン反転数ラッチ280には、水平同期信号HSYNC、nライン反転数カウンター260のカウント値、反転フィールドシフトレジスター240のレジスター値、反転フィールドレジスター230のレジスター値が入力される。図20では、反転フィールドレジスター230のレジスター値を反転フィールドレジスター値、反転フィールドシフトレジスター240のレジスター値を反転フィールドシフトレジスター値、nライン反転数ラッチ280のラッチ値をnライン反転数ラッチ値、nライン反転数カウンター260のカウント値をnライン反転数カウント値と記載している。
FIG. 20 shows a flowchart of an operation example of the n-line inversion number latch 280.
The n-line inversion number latch 280 receives the horizontal synchronization signal HSYNC, the count value of the n-line inversion number counter 260, the register value of the inversion field shift register 240, and the register value of the inversion field register 230. In FIG. 20, the register value of the inverted field register 230 is the inverted field register value, the register value of the inverted field shift register 240 is the inverted field shift register value, the latch value of the n-line inversion number latch 280 is the n-line inversion number latch value, n The count value of the line inversion number counter 260 is described as the n line inversion number count value.

水平同期信号HSYNCが「1」のとき(ステップST80:Y)、nライン反転数ラッチ280は、反転フィールドレジスター230のレジスター値が「0」で、且つ、反転フィールドシフトレジスター240のレジスター値が「1」であるか否かを判定する(ステップST82)。即ち、反転フィールドレジスター230のレジスター値の変化タイミングが検出される。   When the horizontal synchronization signal HSYNC is “1” (step ST80: Y), the n-line inversion number latch 280 has the register value of the inversion field register 230 “0” and the inversion field shift register 240 has the register value “ 1 ”is determined (step ST82). That is, the change timing of the register value of the inverted field register 230 is detected.

反転フィールドレジスター230のレジスター値が「0」で、且つ、反転フィールドシフトレジスター240のレジスター値が「1」であると判定されたとき(ステップST82:Y)、nライン反転数ラッチ280は、nライン反転数カウンター260のカウント値をラッチし(ステップST84)、ステップST80に戻る(リターン)。   When it is determined that the register value of the inversion field register 230 is “0” and the register value of the inversion field shift register 240 is “1” (step ST82: Y), the n-line inversion number latch 280 The count value of the line inversion counter 260 is latched (step ST84), and the process returns to step ST80 (return).

水平同期信号HSYNCが「0」のとき(ステップST80:N)、又は反転フィールドレジスター230のレジスター値が「0」で、且つ、反転フィールドシフトレジスター240のレジスター値が「1」であると判定されないとき(ステップST82:N)、nライン反転数ラッチ280は、ラッチ値を更新することなく(ステップST86)、ステップST80に戻る(リターン)。   When the horizontal synchronizing signal HSYNC is “0” (step ST80: N), it is not determined that the register value of the inverted field register 230 is “0” and the register value of the inverted field shift register 240 is “1”. When (step ST82: N), the n-line inversion number latch 280 returns to step ST80 (return) without updating the latch value (step ST86).

以上のように、nライン反転数ラッチ280は、反転フィールドレジスター230のレジスター値の変化タイミングで、nライン反転数カウンター260のカウント値をラッチすることができる。即ち、nライン反転数ラッチ280は、直前のmフィールド期間のnライン反転駆動を開始するときのnライン反転数カウンター260のカウント値をラッチすることができる。   As described above, the n-line inversion number latch 280 can latch the count value of the n-line inversion number counter 260 at the change timing of the register value of the inversion field register 230. In other words, the n-line inversion number latch 280 can latch the count value of the n-line inversion number counter 260 when starting the n-line inversion driving in the immediately preceding m field period.

図21に、極性レジスター270の動作例のフロー図を示す。
極性レジスター270には、水平同期信号HSYNC、nライン反転数カウンター260のカウント値、反転フィールドシフトレジスター240のレジスター値、反転フィールドレジスター230のレジスター値が入力される。更に、極性レジスター270には、mフィールドカウンター220のカウント値、nライン反転数レジスター250のレジスター値、極性ラッチ290のラッチ値が入力される。図21では、極性ラッチ290のラッチ値を極性ラッチ値、極性レジスター270のレジスター値を極性レジスター値、nライン反転数カウンター260のカウント値をnライン反転数カウント値と記載している。
FIG. 21 shows a flowchart of an operation example of the polarity register 270.
The polarity register 270 receives the horizontal synchronization signal HSYNC, the count value of the n-line inversion number counter 260, the register value of the inversion field shift register 240, and the register value of the inversion field register 230. Furthermore, the count value of the m field counter 220, the register value of the n-line inversion number register 250, and the latch value of the polarity latch 290 are input to the polarity register 270. In FIG. 21, the latch value of the polarity latch 290 is described as a polarity latch value, the register value of the polarity register 270 is described as a polarity register value, and the count value of the n line inversion number counter 260 is described as an n line inversion number count value.

水平同期信号HSYNCが「1」のとき(ステップST90:Y)、極性レジスター270は、nライン反転駆動に、本実施形態におけるmフィールド期間毎の反転駆動をオーバーラップするか否かを判定する(ステップST92)。ステップST92では、図19のステップST62と同様のオーバーラップ条件を満たすか否かが判定される。   When the horizontal synchronization signal HSYNC is “1” (step ST90: Y), the polarity register 270 determines whether or not the inversion drive for each m field period in the present embodiment overlaps the n-line inversion drive ( Step ST92). In step ST92, it is determined whether or not the same overlap condition as in step ST62 of FIG. 19 is satisfied.

ステップST92において、上述のオーバーラップ条件を満たすと判定されたとき(ステップST92:Y)、極性レジスター270は、極性ラッチ290のラッチ値を反転させた論理レベルの極性反転信号FRを出力し(ステップST94)、ステップST90に戻る(リターン)。   When it is determined in step ST92 that the above overlap condition is satisfied (step ST92: Y), the polarity register 270 outputs a polarity inversion signal FR having a logic level obtained by inverting the latch value of the polarity latch 290 (step ST92). (ST94), return to step ST90 (return).

上述のオーバーラップ条件を満たさないと判定されたとき(ステップST92:N)、極性レジスター270は、nライン反転数カウンター260のカウント値が(極性反転ライン数/4−1)であるか否かを判定する(ステップST96)。このカウント値が(極性反転ライン数/4−1)であると判定されたとき(ステップST96:Y)、極性レジスター270は、極性レジスター270のレジスター値を反転させて再設定し、この反転後の論理レベルの極性反転信号FRを出力し(ステップST98)、ステップST90に戻る(リターン)。   When it is determined that the above overlap condition is not satisfied (step ST92: N), the polarity register 270 determines whether the count value of the n-line inversion number counter 260 is (polarity inversion line number / 4-1). Is determined (step ST96). When it is determined that the count value is (number of polarity inversion lines / 4-1) (step ST96: Y), the polarity register 270 inverts and resets the register value of the polarity register 270, and after this inversion Is output (step ST98), and the process returns to step ST90 (return).

カウント値が(極性反転ライン数/4−1)ではないと判定されたとき(ステップST96:N)、又はステップST90において水平同期信号HSYNCが「1」ではないとき(ステップST90:N)、極性レジスター270は、極性レジスター270のレジスター値に対応した論理レベルの極性反転信号FRを出力し(ステップST100)、ステップST90に戻る(リターン)。   When it is determined that the count value is not (polarity inversion line number / 4-1) (step ST96: N), or when the horizontal synchronization signal HSYNC is not “1” in step ST90 (step ST90: N), the polarity The register 270 outputs a polarity inversion signal FR having a logic level corresponding to the register value of the polarity register 270 (step ST100), and returns to step ST90 (return).

以上のように、極性レジスター270は、極性反転させるライン数n及びフィールド期間mに応じて、極性反転信号FRを出力することができる。   As described above, the polarity register 270 can output the polarity inversion signal FR according to the number of lines n and the field period m whose polarity is inverted.

図22に、極性ラッチ290の動作例のフロー図を示す。
極性ラッチ290には、水平同期信号HSYNC、反転フィールドシフトレジスター240のレジスター値、反転フィールドレジスター230のレジスター値、極性レジスター270のレジスター値が入力される。図22では、反転フィールドレジスター230のレジスター値を反転フィールドレジスター値、反転フィールドシフトレジスター240のレジスター値を反転フィールドシフトレジスター値、極性ラッチ290のラッチ値を極性ラッチ値、極性レジスター270のレジスター値を極性レジスター値と記載している。
FIG. 22 shows a flowchart of an operation example of the polarity latch 290.
The polarity latch 290 receives the horizontal synchronization signal HSYNC, the register value of the inverted field shift register 240, the register value of the inverted field register 230, and the register value of the polarity register 270. In FIG. 22, the register value of the inverted field register 230 is the inverted field register value, the register value of the inverted field shift register 240 is the inverted field shift register value, the latch value of the polarity latch 290 is the polarity latch value, and the register value of the polarity register 270 is It is described as a polarity register value.

水平同期信号HSYNCが「1」のとき(ステップST110:Y)、極性ラッチ290は、反転フィールドレジスター230のレジスター値が「0」で、且つ、反転フィールドシフトレジスター240のレジスター値が「1」であるか否かを判定する(ステップST112)。即ち、反転フィールドレジスター230のレジスター値の変化タイミングが検出される。   When the horizontal synchronization signal HSYNC is “1” (step ST110: Y), the polarity latch 290 indicates that the register value of the inverted field register 230 is “0” and the register value of the inverted field shift register 240 is “1”. It is determined whether or not there is (step ST112). That is, the change timing of the register value of the inverted field register 230 is detected.

反転フィールドレジスター230のレジスター値が「0」で、且つ、反転フィールドシフトレジスター240のレジスター値が「1」であると判定されたとき(ステップST112:Y)、極性ラッチ290は、極性レジスター270のレジスター値をラッチし(ステップST114)、ステップST110に戻る(リターン)。   When it is determined that the register value of the inversion field register 230 is “0” and the register value of the inversion field shift register 240 is “1” (step ST112: Y), the polarity latch 290 stores the polarity register 270 in the polarity register 270. The register value is latched (step ST114), and the process returns to step ST110 (return).

水平同期信号HSYNCが「0」のとき(ステップST110:N)、又は反転フィールドレジスター230のレジスター値が「0」で、且つ、反転フィールドシフトレジスター240のレジスター値が「1」であると判定されないとき(ステップST112:N)、極性ラッチ290は、ラッチ値を更新することなく(ステップST116)、ステップST110に戻る(リターン)。   When the horizontal synchronization signal HSYNC is “0” (step ST110: N), it is not determined that the register value of the inverted field register 230 is “0” and the register value of the inverted field shift register 240 is “1”. When (step ST112: N), the polarity latch 290 returns to step ST110 (return) without updating the latch value (step ST116).

以上のように、極性ラッチ290は、反転フィールドレジスター230のレジスター値の変化タイミングで、極性レジスター270のレジスター値をラッチすることができる。即ち、極性ラッチ290は、直前のmフィールド期間のnライン反転駆動を開始するときの極性をラッチすることができる。   As described above, the polarity latch 290 can latch the register value of the polarity register 270 at the change timing of the register value of the inversion field register 230. That is, the polarity latch 290 can latch the polarity when starting the n-line inversion driving in the immediately preceding m field period.

図23に、極性反転制御回路200の動作例のタイミング図を示す。図23では、表示ライン数が「20」、nが「12」(=3ブロック)、mが「2」のときのタイミング例を表す。   FIG. 23 shows a timing chart of an operation example of the polarity inversion control circuit 200. FIG. 23 shows an example of timing when the number of display lines is “20”, n is “12” (= 3 blocks), and m is “2”.

垂直同期信号VSYNCが「1」になると、1垂直走査期間を分割した各フィールド期間が開始される。各フィールド期間では、水平同期信号HSYNCが「1」となるたびに1水平走査期間が開始される。4ライン同時選択のMLS駆動法における通常のnライン反転駆動のみの場合、極性反転信号FRは、3ブロック(=12ライン)毎に反転する。   When the vertical synchronization signal VSYNC becomes “1”, each field period obtained by dividing one vertical scanning period is started. In each field period, one horizontal scanning period is started each time the horizontal synchronization signal HSYNC becomes “1”. In the case of only normal n-line inversion driving in the MLS driving method of 4-line simultaneous selection, the polarity inversion signal FR is inverted every three blocks (= 12 lines).

これに対して、フィールド期間「1」からフィールド期間「2」においてnライン反転駆動が行われると、フィールド期間「3」ではフィールド期間「1」とは反対の極性でnライン反転駆動が行われる。そのため、フィールド期間「3」の開始時のnライン反転数カウンター260は、「0」からカウントが開始される(図23のG1)。   On the other hand, when the n-line inversion driving is performed in the field period “1” to the field period “2”, the n-line inversion driving is performed in the field period “3” with the opposite polarity to the field period “1”. . Therefore, the n-line inversion counter 260 at the start of the field period “3” starts counting from “0” (G1 in FIG. 23).

これは、nライン反転数ラッチ280には、反転フィールドレジスター230のレジスター値の立ち下がりに同期して、nライン反転数カウンター260のカウント値がラッチされたものである。   This is because the count value of the n-line inversion number counter 260 is latched in the n-line inversion number latch 280 in synchronization with the fall of the register value of the inversion field register 230.

次のフィールド期間「1」では、直前のフィールド期間「4」から継続してnライン反転駆動が行われる(図23のG2)。このときのnライン反転数カウンター260のカウント値は「1」である。そして、次のフィールド期間「3」では、このフィールド期間「1」とは反対の極性でnライン反転駆動が行われる。そのため、フィールド期間「3」の開始時のnライン反転数カウンター260は、「1」からカウントが開始される(図23のG3)。   In the next field period “1”, n-line inversion driving is performed continuously from the immediately preceding field period “4” (G2 in FIG. 23). At this time, the count value of the n-line inversion counter 260 is “1”. In the next field period “3”, n-line inversion driving is performed with a polarity opposite to that of the field period “1”. Therefore, the n-line inversion counter 260 at the start of the field period “3” starts counting from “1” (G3 in FIG. 23).

以上のように、極性反転制御回路200は、フィールド期間mやライン数nに応じて論理レベルの反転が繰り返される極性反転信号FRを出力する。これにより、極性反転制御回路200は、コモン電極及びセグメント電極の間の電圧の極性を反転させる制御を行うことができる。   As described above, the polarity inversion control circuit 200 outputs the polarity inversion signal FR in which the logic level inversion is repeated according to the field period m and the number of lines n. Thereby, the polarity inversion control circuit 200 can perform control to invert the polarity of the voltage between the common electrode and the segment electrode.

図24に、本実施形態における液晶駆動装置100の駆動タイミングの一例を示す。図24では、図23と同様の条件におけるコモン電極の波形及びセグメント電極の波形を表す。セグメント電極の波形は、全点灯オン時の波形である。   FIG. 24 shows an example of the drive timing of the liquid crystal drive device 100 in the present embodiment. 24 shows the waveform of the common electrode and the waveform of the segment electrode under the same conditions as in FIG. The waveform of the segment electrode is a waveform when all the lights are on.

図24に示すように、4ラインのコモン電極が同時選択され、選択パターンに応じた選択電圧が供給される。1フレーム目のフィールド期間「3」ではフィールド期間「1」とは反対の極性でnライン反転駆動が行われるため、図23に示すようにnライン反転数カウンター260のカウント値が「0」に再設定される。これ以降、通常のnライン反転駆動と異なり、nライン反転数カウンター260のカウント値がずれていく。そのため、図24では、通常のnライン反転駆動とは反対の極性でコモン電極COM8〜COM11が駆動される(図24の波線部分)。その後は、通常のnライン反転駆動と異なる極性反転駆動が行われることになる。   As shown in FIG. 24, four lines of common electrodes are simultaneously selected, and a selection voltage corresponding to the selection pattern is supplied. In the field period “3” of the first frame, n-line inversion driving is performed with a polarity opposite to that of the field period “1”, so that the count value of the n-line inversion counter 260 becomes “0” as shown in FIG. Will be reset. Thereafter, unlike the normal n-line inversion driving, the count value of the n-line inversion number counter 260 is shifted. Therefore, in FIG. 24, the common electrodes COM8 to COM11 are driven with the opposite polarity to the normal n-line inversion driving (the wavy line portion in FIG. 24). Thereafter, polarity inversion driving different from normal n-line inversion driving is performed.

以上説明したように、本実施形態においては、nライン反転数ラッチ280及び極性ラッチ290を設けたので、極性反転させるライン数n及びフィールド期間数mに応じて、極性反転制御を行うことができるようになる。そのため、バイアス電位にずれがあったとしても、コモン電極に応じて実効電圧の差が生じることなく、液晶パネル20において濃淡の縞模様の発生を抑えることができるようになる。また、極性反転周期によって濃淡の縞模様の変動がちらつきとして認識される場合であっても、フィールド期間数mを変更することができるので、ちらつきとして認識されないようにすることもできるようになる。   As described above, in this embodiment, since the n-line inversion number latch 280 and the polarity latch 290 are provided, the polarity inversion control can be performed according to the number of lines n to be polarity-inverted and the number of field periods m. It becomes like this. For this reason, even if there is a deviation in the bias potential, it is possible to suppress the occurrence of a shading pattern in the liquid crystal panel 20 without causing a difference in effective voltage depending on the common electrode. Further, even when the fluctuation of the shading pattern is recognized as flickering due to the polarity inversion period, the field period number m can be changed, so that it is possible not to be recognized as flickering.

〔電子機器〕
上記の実施形態における液晶駆動装置又は該液晶駆動装置が適用された液晶パネル20や液晶装置10は、次のような電子機器に適用できる。
〔Electronics〕
The liquid crystal driving device or the liquid crystal panel 20 or the liquid crystal device 10 to which the liquid crystal driving device is applied in the above embodiment can be applied to the following electronic devices.

図25(A)、図25(B)に、本実施形態が適用された電子機器の構成の斜視図を示す。図25(A)は、モバイル型のパーソナルコンピューターの構成の斜視図を表す。図25(B)は、携帯電話機の構成の斜視図を表す。   25A and 25B are perspective views of the configuration of an electronic device to which the present embodiment is applied. FIG. 25A illustrates a perspective view of a configuration of a mobile personal computer. FIG. 25B is a perspective view of a structure of the mobile phone.

図25(A)に示すパーソナルコンピューター800は、本体部810と、表示部820とを含む。表示部820として、上記の実施形態における液晶パネル20又は液晶装置10が適用される。本体部810は、ホストプロセッサーを含み、この本体部810にはキーボード830が設けられる。即ち、パーソナルコンピューター800は、少なくとも上記の実施形態における液晶駆動装置100を含んで構成される。キーボード830を介した操作情報がホストプロセッサーによって解析され、その操作情報に応じて表示部820に画像が表示される。   A personal computer 800 illustrated in FIG. 25A includes a main body portion 810 and a display portion 820. As the display unit 820, the liquid crystal panel 20 or the liquid crystal device 10 in the above embodiment is applied. The main body 810 includes a host processor, and the main body 810 is provided with a keyboard 830. That is, the personal computer 800 includes at least the liquid crystal driving device 100 in the above-described embodiment. The operation information via the keyboard 830 is analyzed by the host processor, and an image is displayed on the display unit 820 according to the operation information.

図25(B)に示す携帯電話機900は、本体部910と、表示部920とを含む。表示部920として、上記の実施形態における液晶パネル20又は液晶装置10が適用される。本体部910は、ホストプロセッサーを含み、この本体部910にはキーボード930が設けられる。即ち、携帯電話機900は、上記の実施形態における液晶駆動装置100を含んで構成される。キーボード930を介した操作情報がホストプロセッサーによって解析され、その操作情報に応じて表示部920に画像が表示される。   A cellular phone 900 illustrated in FIG. 25B includes a main body portion 910 and a display portion 920. As the display unit 920, the liquid crystal panel 20 or the liquid crystal device 10 in the above embodiment is applied. The main body 910 includes a host processor, and the main body 910 is provided with a keyboard 930. That is, the mobile phone 900 includes the liquid crystal driving device 100 in the above embodiment. Operation information via the keyboard 930 is analyzed by the host processor, and an image is displayed on the display unit 920 in accordance with the operation information.

なお、上記の実施形態又が適用された電子機器として、図25(A)、図25(B)に示すものに限定されるものではない。例えば、情報携帯端末(PDA:Personal Digital Assistants)、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャー、電子手帳、電子ペーパー、電卓、ワードプロセッサー、ワークステーション、テレビ電話、POS(Point of sale system)端末、プリンター、スキャナー、複写機、ビデオプレーヤー、タッチパネルを備えた機器等が挙げられる。   Note that the electronic device to which the above embodiment or embodiment is applied is not limited to that shown in FIGS. 25A and 25B. For example, personal digital assistants (PDAs), digital still cameras, televisions, video cameras, car navigation devices, pagers, electronic notebooks, electronic paper, calculators, word processors, workstations, video phones, POS (Point of sale systems ) Devices such as terminals, printers, scanners, copiers, video players and touch panels.

以上、本発明に係る液晶駆動方法、液晶駆動装置、液晶装置、及び電子機器等を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではない。例えば、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、次のような変形も可能である。   The liquid crystal driving method, the liquid crystal driving device, the liquid crystal device, the electronic apparatus, and the like according to the present invention have been described based on the above embodiments, but the present invention is not limited to the above embodiments. For example, the present invention can be implemented in various modes without departing from the gist thereof, and the following modifications are possible.

(1)上記の実施形態では、液晶駆動装置がMLS駆動法により駆動する例を説明したが、本発明はこれに限定されるものではない。   (1) In the above embodiment, an example in which the liquid crystal driving device is driven by the MLS driving method has been described, but the present invention is not limited to this.

(2)上記の実施形態では、4ラインを同時選択するMLS駆動法を例に説明したが、同時選択ライン数に本発明が限定されるものではない。また、上記の実施形態において説明した液晶パネルの表示ライン数、nライン反転駆動において極性反転させるライン数n、極性反転されるフィールド期間数mに、本発明は限定されるものではない。更に、上記の実施形態において説明したコモン電極の選択パターンに、本発明が限定されるものではない。   (2) In the above embodiment, the MLS driving method for simultaneously selecting four lines has been described as an example, but the present invention is not limited to the number of simultaneously selected lines. In addition, the present invention is not limited to the number of display lines of the liquid crystal panel described in the above embodiment, the number of lines n for polarity inversion in n-line inversion driving, and the number of field periods m for polarity inversion. Furthermore, the present invention is not limited to the common electrode selection pattern described in the above embodiment.

(3)上記の実施形態において、液晶駆動方法、液晶駆動装置、液晶装置、及び電子機器等として説明したが、本発明はこれに限定されるものではなく、例えば本発明に係る液晶駆動方法により実現される液晶パネルの画像表示方法等であってもよい。   (3) In the above embodiment, the liquid crystal driving method, the liquid crystal driving device, the liquid crystal device, and the electronic apparatus have been described. However, the present invention is not limited to this, and for example, by the liquid crystal driving method according to the present invention. The image display method of the liquid crystal panel implement | achieved etc. may be sufficient.

10…液晶装置、 20…液晶パネル、 22…画素形成領域、
30…ホストプロセッサー、 40…電源回路、 100…液晶駆動装置、
110…ホストプロセッサー用インターフェイス、 112…発振回路、
114…制御回路、 116…コモンアドレスデコーダー、
118…コモン出力演算回路、 120…コモンドライバー、
122…ページアドレス制御回路、 124…カラムアドレス制御回路、
126…ラインアドレス制御回路、 128…画像データRAM、
130…画像データラッチ回路、 132…MLSデコーダー、
134…セグメントドライバー、 200…極性反転制御回路、
210…mフィールド反転数レジスター、 220…mフィールドカウンター、
230…反転フィールドレジスター、 240…反転フィールドシフトレジスター、
250…nライン反転数レジスター、 260…nライン反転数カウンター、
270…極性レジスター、 280…nライン反転数ラッチ、 290…極性ラッチ、
COM0〜COMQ…コモン電極、 FIELD…フィールド信号、
FR…極性反転信号、 HSYNC…水平同期信号、
SEG0〜SEGR…セグメント電極
DESCRIPTION OF SYMBOLS 10 ... Liquid crystal device, 20 ... Liquid crystal panel, 22 ... Pixel formation area,
30 ... Host processor, 40 ... Power supply circuit, 100 ... Liquid crystal drive,
110: Host processor interface 112: Oscillator circuit,
114: Control circuit, 116: Common address decoder,
118 ... Common output arithmetic circuit, 120 ... Common driver,
122: Page address control circuit, 124 ... Column address control circuit,
126: Line address control circuit, 128: Image data RAM,
130: Image data latch circuit, 132: MLS decoder,
134 ... segment driver 200 ... polarity inversion control circuit,
210 ... m field inversion number register, 220 ... m field counter,
230 ... Inverted field register, 240 ... Inverted field shift register,
250 ... n line inversion number register, 260 ... n line inversion number counter,
270 ... Polarity register, 280 ... n-line inversion number latch, 290 ... Polarity latch,
COM0 to COMQ: common electrode, FIELD: field signal,
FR: polarity inversion signal, HSYNC: horizontal synchronization signal,
SEG0 to SEGR ... Segment electrode

Claims (10)

S(Sは2以上の自然数)ライン同時選択駆動法により液晶パネルを駆動する液晶駆動方法であって、
連続するm(mは2以上の自然数)フィールド期間の第1のmフィールド期間群を、n(nは自然数)ライン毎に極性反転させるnライン反転駆動を行う第1の駆動ステップと、
前記第1のmフィールド期間群に続く連続するmフィールド期間の第2のmフィールド期間群を、直前のmフィールド期間とは反対の極性となるように前記nライン反転駆動を行う第2の駆動ステップと、
前記第2のmフィールド期間群に続く連続するmフィールド期間の第3のmフィールド期間群を、前記第2のmフィールド期間群から継続して前記nライン反転駆動を行う第3の駆動ステップとを含むことを特徴とする液晶駆動方法。
A liquid crystal driving method for driving a liquid crystal panel by S (S is a natural number of 2 or more) line simultaneous selection driving method,
A first driving step for performing n-line inversion driving for inverting the polarity of a first m field period group of consecutive m (m is a natural number of 2 or more) field periods for each n (n is a natural number) line;
Second driving for performing the n-line inversion driving so that the second m field period group of successive m field periods following the first m field period group has a polarity opposite to that of the immediately preceding m field period. Steps,
A third driving step of performing the n-line inversion driving continuously from the second m field period group in a third m field period group of successive m field periods following the second m field period group; A liquid crystal driving method comprising:
請求項1において、
前記第3の駆動ステップの後、前記第3のmフィールド期間群を前記第1のmフィールド期間群として、前記第2の駆動ステップに戻ることを特徴とする液晶駆動方法。
In claim 1,
After the third driving step, the liquid crystal driving method returns to the second driving step by setting the third m field period group as the first m field period group.
請求項1又は2において、
前記第1のmフィールド期間群、前記第2のmフィールド期間群、及び前記第3のmフィールド期間群の各々を構成するフィールド期間数であるmが可変であることを特徴とする液晶駆動方法。
In claim 1 or 2,
A liquid crystal driving method, wherein m, which is the number of field periods constituting each of the first m field period group, the second m field period group, and the third m field period group, is variable. .
請求項1乃至3のいずれかにおいて、
nライン反転駆動において極性反転させるライン数であるnが可変であることを特徴とする液晶駆動方法。
In any one of Claims 1 thru | or 3,
A liquid crystal driving method characterized in that n, which is the number of lines whose polarity is inverted in n-line inversion driving, is variable.
液晶パネルを駆動する液晶駆動装置であって、
S(Sは2以上の自然数)ライン同時選択駆動法により前記液晶パネルを駆動する駆動部と、
前記駆動部により前記液晶パネルに供給される駆動信号の極性反転制御を行う極性反転制御部とを含み、
前記駆動部は、
連続するm(mは2以上の自然数)フィールド期間の第1のmフィールド期間群について、n(nは自然数)ライン毎に極性反転させるnライン反転駆動を行い、前記第1のmフィールド期間群に続く連続するmフィールド期間の第2のmフィールド期間群について、直前のmフィールド期間とは反対の極性となるように前記nライン反転駆動を行い、前記第2のmフィールド期間群に続く連続するmフィールド期間の第3のmフィールド期間群について、前記第2のmフィールド期間群から継続して前記nライン反転駆動を行うことを特徴とする液晶駆動装置。
A liquid crystal driving device for driving a liquid crystal panel,
A driving unit for driving the liquid crystal panel by S (S is a natural number of 2 or more) line simultaneous selection driving method;
A polarity inversion control unit that performs polarity inversion control of a drive signal supplied to the liquid crystal panel by the drive unit,
The drive unit is
For the first m field period group of consecutive m (m is a natural number of 2 or more) field period, n line inversion driving is performed to invert the polarity for each n (n is a natural number) line, and the first m field period group For the second m field period group of consecutive m field periods subsequent to, the n line inversion drive is performed so that the polarity is opposite to that of the previous m field period, and the second m field period group continues to the second m field period group. A liquid crystal driving device characterized in that the n-line inversion driving is performed continuously from the second m field period group for the third m field period group of the m field period to be performed.
請求項5において、
前記極性反転制御部は、
極性反転させるフィールド期間数であるmに対応した設定情報が設定されるmフィールド反転数レジスターを含み、
前記mフィールド反転数レジスターに設定された設定情報に基づいて、前記駆動信号の極性反転制御を行うことを特徴とする液晶駆動装置。
In claim 5,
The polarity reversal controller is
An m field inversion number register in which setting information corresponding to m, which is the number of field periods whose polarity is inverted, is set;
A liquid crystal drive device, wherein polarity inversion control of the drive signal is performed based on setting information set in the m field inversion number register.
請求項5又は6において、
前記極性反転制御部は、
極性反転させるライン数であるnに対応した設定情報が設定されるnライン反転数レジスターを含み、
前記nライン反転数レジスターに設定された設定情報に基づいて、前記駆動信号の極性反転制御を行うことを特徴とする液晶駆動装置。
In claim 5 or 6,
The polarity reversal controller is
An n-line inversion number register in which setting information corresponding to n, which is the number of lines whose polarity is inverted, is set;
A liquid crystal drive device, wherein polarity inversion control of the drive signal is performed based on setting information set in the n-line inversion number register.
請求項7において、
前記極性反転制御部は、
nライン反転駆動により極性を反転させるライン数をカウントするnライン反転数カウンターと、
直前のmフィールド期間群のnライン反転駆動を開始するときの極性をラッチする極性ラッチと、
直前のmフィールド期間群のnライン反転駆動を開始するときの前記nライン反転数カウンターのカウント値をラッチするnライン反転数ラッチとを含み、
前記駆動部は、
前記極性ラッチにラッチされた極性及び前記nライン反転数ラッチにラッチされたカウント値に基づいて、後続のmフィールド期間群のnライン反転駆動を行うことを特徴とする液晶駆動装置。
In claim 7,
The polarity reversal controller is
an n-line inversion counter that counts the number of lines whose polarity is inverted by n-line inversion driving;
A polarity latch that latches the polarity when starting the n-line inversion driving of the immediately preceding m-field period group;
An n-line inversion number latch for latching the count value of the n-line inversion number counter when starting the n-line inversion driving of the immediately preceding m field period group,
The drive unit is
2. A liquid crystal driving device according to claim 1, wherein n line inversion driving is performed for the subsequent m field period groups based on the polarity latched by the polarity latch and the count value latched by the n line inversion number latch.
請求項5乃至8のいずれか記載の液晶駆動装置と、
前記液晶駆動装置によって駆動される液晶パネルとを含むことを特徴とする液晶装置。
A liquid crystal driving device according to any one of claims 5 to 8,
And a liquid crystal panel driven by the liquid crystal driving device.
請求項5乃至8のいずれか記載の液晶駆動装置を含むことを特徴とする電子機器。   An electronic apparatus comprising the liquid crystal driving device according to claim 5.
JP2011025938A 2011-02-09 2011-02-09 Liquid crystal driving method, liquid crystal driving device, liquid crystal device, and electronic apparatus Pending JP2012163897A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011025938A JP2012163897A (en) 2011-02-09 2011-02-09 Liquid crystal driving method, liquid crystal driving device, liquid crystal device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011025938A JP2012163897A (en) 2011-02-09 2011-02-09 Liquid crystal driving method, liquid crystal driving device, liquid crystal device, and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2012163897A true JP2012163897A (en) 2012-08-30

Family

ID=46843302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011025938A Pending JP2012163897A (en) 2011-02-09 2011-02-09 Liquid crystal driving method, liquid crystal driving device, liquid crystal device, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2012163897A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9702384B2 (en) 2012-07-24 2017-07-11 Akagi Fujio Fluid transportation device and fluid transportation method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004354602A (en) * 2003-05-28 2004-12-16 Toshiba Microelectronics Corp Liquid crystal display controller
JP2010054656A (en) * 2008-08-27 2010-03-11 Seiko Epson Corp Liquid crystal driving circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004354602A (en) * 2003-05-28 2004-12-16 Toshiba Microelectronics Corp Liquid crystal display controller
JP2010054656A (en) * 2008-08-27 2010-03-11 Seiko Epson Corp Liquid crystal driving circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9702384B2 (en) 2012-07-24 2017-07-11 Akagi Fujio Fluid transportation device and fluid transportation method

Similar Documents

Publication Publication Date Title
US7710377B2 (en) LCD panel including gate drivers
US7362299B2 (en) Liquid crystal display device, driving circuit for the same and driving method for the same
KR100340923B1 (en) Liquid crystal display method and liquid crystal display device improving motion picture display grade
JP3750734B2 (en) Scan line driving circuit, electro-optical device, electronic apparatus, and semiconductor device
JPS63298287A (en) Liquid crystal display device
US20050264508A1 (en) Liquid crystal display device and driving method thereof
US8773343B2 (en) LCD wherein the polarity of the final subfield of a field is kept the same as the polarity of first subfield of the next subfield by inverting the polarity of the capacitive potential lines twice during the final subfield
JP2007025691A (en) Liquid crystal display and driving method therefor
JP2003140114A (en) Driver for cholesteric liquid crystal display
KR100552905B1 (en) Apparatus and method driving of liquid crystal display device
KR20080083583A (en) Liquid crystal device, method of driving the same and electronic apparatus
JP2004272097A (en) Display driver and electro-optical device
JP2004334104A (en) Data driver and electrooptical apparatus
US6538629B1 (en) Liquid crystal driver unit, liquid crystal driving method, and liquid crystal display device
JP2010054656A (en) Liquid crystal driving circuit
KR100502548B1 (en) Electro-optical device, driving circuit thereof, driving method thereof and electronic apparatus
JP4908813B2 (en) Electro-optical device, driving method of electro-optical device, and electronic apparatus
JP2004233770A (en) Display driver and electrooptical device
JP5849401B2 (en) Liquid crystal driving method, liquid crystal driving device, liquid crystal device, and electronic apparatus
JP5724243B2 (en) Liquid crystal drive device, liquid crystal display device, electronic apparatus, and liquid crystal drive method
JP2012163897A (en) Liquid crystal driving method, liquid crystal driving device, liquid crystal device, and electronic apparatus
JP2010091968A (en) Scanning line drive circuit and electro-optical device
JP5929058B2 (en) Liquid crystal driving device, liquid crystal device, electronic apparatus, and liquid crystal driving method
JP2012053117A (en) Liquid crystal driver, liquid crystal display device, electronic equipment and liquid crystal driving method
US20110157130A1 (en) Driving method of electro optical device, driving device of electro optical device, electro optical device, and electronic instrument

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141226

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20141226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150225