JP2012157220A

JP2012157220A - 制御装置、制御方法および電源装置

Info

Publication number: JP2012157220A
Application number: JP2011016667A
Authority: JP
Inventors: Mitsuru Yamane; 満山根
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2011-01-28
Filing date: 2011-01-28
Publication date: 2012-08-16
Also published as: US8698468B2; US20120195073A1; CN102624212A; CN102624212B

Abstract

【課題】出力電圧を安定的に供給するとともに、素子の劣化や破損が生じる虞を回避することができる、制御装置、制御方法および電源装置を提供する。
【解決手段】制御装置２００は、交流電源３００から供給される交流を整流する整流回路２０２から出力される電圧の大きさが閾値電圧の大きさを下回っている間の第１の時間が閾値時間を経過したときに、力率改善回路の動作を停止させる停止信号を力率改善回路の動作を制御する制御回路１１２に出力する。
【選択図】図１

Description

本発明は、制御装置、制御方法および電源装置に関する。

ＰＦＣ（ＰｏｗｅｒＦａｃｔｏｒＣｏｒｒｅｃｔｉｏｎ：力率改善）回路を備えた電源装置が提案されている（例えば、特許文献１参照）。

ＰＦＣ回路のうちの昇圧型ＰＦＣ回路は、インダクタと、ダイオードと、スイッチング素子とを備え、出力電圧を入力電圧よりも高い電圧にすることができる。

特開２０１０−２６１８６２号公報

このようなＰＦＣ回路を備えた電源装置においては、出力電圧を安定的に供給するために、ＰＦＣ回路を常に動作させることが好ましい。

しかしながら、ＰＦＣ回路を常に動作させる場合には、例えば交流電源において瞬断が発生したときに、ＰＦＣ回路におけるスイッチング素子の劣化や破損が生じる虞がある。

本発明の目的とするところは、出力電圧を安定的に供給するとともに、素子の劣化や破損が生じる虞を回避することが可能な、新規かつ改良された制御装置、制御方法および電源装置を提供することにある。

上記課題を解決するために、本発明のある観点によれば、交流電源から供給される交流を整流する整流回路から出力される電圧の大きさが閾値電圧の大きさを下回っている間の第１の時間が閾値時間を経過したときに、力率改善回路の動作を停止させる停止信号を前記力率改善回路の動作を制御する制御回路に出力する制御部、を備える、制御装置が提供される。

前記制御部は、前記整流回路から出力される電圧の大きさと、前記閾値電圧の大きさとを比較する比較部と、前記比較部による比較の結果に基づいて、前記整流回路から出力される電圧の大きさが前記閾値電圧の大きさを下回っている間の前記第１の時間を計る計時部と、前記計時部による計時の結果に基づいて、前記第１の時間が前記閾値時間を経過したときに、前記停止信号を前記制御回路に出力する出力部と、を備えてもよい。

前記閾値電圧の大きさは、前記力率改善回路が動作可能な最も低い入力電圧の大きさと等しくてもよい。

前記閾値時間は、最低周波数の前記交流の半周期の時間と等しい時間であってもよい。

前記力率改善回路と、前記制御回路と、をさらに備えてもよい。

また、上記課題を解決するために、本発明の別の観点によれば、交流電源から供給される交流を整流する整流回路から出力される電圧の大きさと、閾値電圧の大きさとを比較する比較ステップと、前記整流回路から出力される電圧の大きさが前記閾値電圧の大きさを下回っている間の第１の時間を計る計時ステップと、前記第１の時間が閾値時間を経過したときに、力率改善回路の動作を停止させる停止信号を前記力率改善回路の動作を制御する制御回路に出力する出力ステップと、を有する、制御方法が提供される。

また、上記課題を解決するために、本発明の別の観点によれば、力率改善回路と、前記力率改善回路の動作を制御する制御回路と、交流電源から供給される交流を整流する整流回路から出力される電圧の大きさが閾値電圧の大きさを下回っている間の第１の時間が閾値時間を経過したときに、前記力率改善回路の動作を停止させる停止信号を前記制御回路に出力する制御装置と、を備える、電源装置が提供される。

以上説明したように本発明によれば、出力電圧を安定的に供給するとともに、素子の劣化や破損が生じる虞を回避することができる。

本発明の実施形態に係る電源装置の構成を説明するための説明図である。図１における制御回路の一例を説明するための説明図である。図２の制御回路の動作を説明するためのフローチャートである。ＰＦＣ回路の動作を停止させる場合を説明するための説明図である。ＰＦＣ回路の動作を停止させない場合を説明するための説明図である。従来のＰＦＣ回路を備えた電源装置の構成を説明するための説明図である。交流電源において瞬断が発生した場合を説明するための説明図である。交流電源において急変が発生した場合を説明するための説明図である。

以下に添付図面を参照しながら、本発明の好適な実施形態について詳細に説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

なお、説明は以下の順序で行うものとする。
１．従来のＰＦＣ回路を備えた電源装置
２．本発明の実施形態に係る電源装置

［１．従来のＰＦＣ回路を備えた電源装置］
まず、従来のＰＦＣ（ＰｏｗｅｒＦａｃｔｏｒＣｏｒｒｅｃｔｉｏｎ：力率改善）回路を備えた電源装置について説明する。図６は、従来のＰＦＣ回路を備えた電源装置の構成を説明するための説明図である。

図６において、電源装置６００は、整流回路６０２と、インダクタ６０４と、ダイオード６０６と、スイッチング素子６０８と、ブロックキャパシタ６１０と、制御回路６１２とを備える。電源装置６００は、インダクタ６０４と、ダイオード６０６と、スイッチング素子６０８とを備えた昇圧型ＰＦＣ回路を備え、制御回路６１２による制御によって、出力電圧Ｖｏを入力電圧Ｖｉよりも高い電圧にすることができる。

整流回路６０２は、交流電源７００から入力端子６１４を通じて供給される交流を整流する。交流電源７００は、例えば商用電源である。

インダクタ６０４は、一端が整流回路６０２の出力に接続され、他端がダイオード６０６を介して出力端子６１６に接続されている。出力端子６１６からの出力電圧は、負荷７０２に供給される。負荷７０２は、例えば電子機器であり、電子機器としては、例えばゲーム機やテレビジョン受像機が該当する。

スイッチング素子６０８は、インダクタ６０４の他端と基準電位点６１８との間に接続されている。スイッチング素子６０８は、例えば電界効果トランジスタである。ブロックキャパシタ６１０は、出力端子６１６と基準電位点６１８との間に接続されている。

制御回路６１２は、スイッチング素子６０８を制御する。制御回路６１２は、例えば、高周波数のドライブパルスを生成してスイッチング素子６０８のゲートに生成したドライブパルスを印加することにより、スイッチング素子６０８を高速にオンオフすることができる。

電源装置６００では、図７に示すように、入力電圧Ｖｉが正常に供給されると、出力電圧Ｖｏは入力電圧Ｖｉよりも高い電圧になる（時刻ｔ＜Ａ）。交流電源７００からの電源供給が断たれると（時刻ｔ＝Ａ）、出力電圧Ｖｏは徐々に低下する（Ａ＜時刻ｔ＜Ｂ）。そして、交流電源７００からの電源供給が復帰し（時刻ｔ＝Ｂ）、復帰後に出力電圧Ｖｏよりも入力電圧Ｖｉの電圧が高くなる期間においては（Ｃ＜時刻ｔ＜Ｄ）、ＰＦＣ回路の昇圧動作とは無関係にインダクタ６０４およびダイオード６０６を通じて出力端子６１６側へ電流が流れる。この期間においてスイッチング素子６０８がオンになると、スイッチング素子６０８に過大な電流が流れて、これによりスイッチング素子６０８の劣化や破損が生じる虞がある。以下では、交流電源７００からの電源供給が短い時間、例えば交流電源７００からの電源供給が断たれてから出力電圧Ｖｏがゼロになる前までの時間に亘って断たれてしまう現象を、「瞬断」という。

このようなスイッチング素子６０８の劣化や破損が生じる虞を回避するために、電源装置６００に別途に交流電源７００から供給される交流を整流する整流回路（図示しない）と、制御回路（図示しない）とを設けることが挙げられる。そして、当該制御回路において、当該整流回路から出力される整流波形と、当該整流波形をピークホールドした波形とを比較し、当該整流波形がピークホールド値の所定の割合、例えば６５％を定期的に超えている場合は、交流電源７００からの電源供給は正常であると判断し、超えなかった場合には、交流電源７００からの電源供給は断たれたと判断する。そして、当該制御回路において、交流電源７００からの電源供給は断たれたと判断した場合に、制御回路６１２へＰＦＣ回路の動作を停止させるＰＦＣ回路停止信号を出力して、ＰＦＣ回路の動作を停止させる。これにより、交流電源７００からの電源供給の復帰時における出力電圧Ｖｏよりも入力電圧Ｖｉの電圧が高くなる期間において、スイッチング素子６０８がオンになることを回避することができるため、スイッチング素子６０８に過大な電流が流れる虞を回避することができ、もって、スイッチング素子６０８の劣化や破損が生じる虞を回避することができる。

しかしながら、上述した整流波形がピークホールド値の所定の割合を超えなかった場合に交流電源７００からの電源供給は断たれたと判断してＰＦＣ回路の動作を停止させる方法では、図８に示すように、交流電源７００から供給される交流の振幅が急に低下して、その整流波形のピーク値が上述したピークホールド値の所定の割合、例えば６５％を超えない場合においても、ＰＦＣ回路の動作を停止させるため、出力電圧Ｖｏが不適に低下してしまうという問題がある。以下では、交流電源７００から供給される交流の振幅が急に低下して、入力電圧Ｖｉが急に低下してしまう現象を、「急変」という。

［２．本発明の実施形態に係る電源装置］
次に、本発明の実施形態に係る電源装置について説明する。図１は、本実施形態に係る電源装置の構成を説明するための説明図である。

図１において、電源装置１００は、整流回路１０２と、インダクタ１０４と、ダイオード１０６と、スイッチング素子１０８と、ブロックキャパシタ１１０と、制御回路１１２とを備える。電源装置１００は、インダクタ１０４と、ダイオード１０６と、スイッチング素子１０８とを備えた昇圧型ＰＦＣ回路を備え、制御回路１１２による制御によって、出力電圧Ｖｏを入力電圧Ｖｉよりも高い電圧にすることができる。昇圧型ＰＦＣ回路は、請求項に記載の力率改善回路の一例である。

整流回路１０２は、交流電源３００から入力端子１１４を通じて供給される交流を整流する。交流電源３００は、例えば商用電源である。

インダクタ１０４は、一端が整流回路１０２の出力に接続され、他端がダイオード１０６を介して出力端子１１６に接続されている。出力端子１１６からの出力電圧は、負荷３０２に供給される。負荷３０２は、例えば電子機器であり、電子機器としては、例えばゲーム機やテレビジョン受像機が該当する。

スイッチング素子１０８は、インダクタ１０４の他端と基準電位点１１８との間に接続されている。スイッチング素子１０８は、例えば電界効果トランジスタである。ブロックキャパシタ１１０は、出力端子１１６と基準電位点１１８との間に接続されている。

制御回路１１２は、スイッチング素子１０８を制御する。制御回路１１２は、例えば、高周波数のドライブパルスを生成してスイッチング素子１０８のゲートに生成したドライブパルスを印加することにより、スイッチング素子１０８を高速にオンオフすることができる。制御回路１１２は、ＨｉｇｈレベルのＰＦＣ回路停止信号を受信すると、スイッチング素子１０８へのドライブパルスの印加を停止して、ＰＦＣ回路の動作を停止させる。また、制御回路１１２は、ＬｏｗレベルのＰＦＣ回路停止信号を受信すると、スイッチング素子１０８へのドライブパルスの印加を継続または開始して、ＰＦＣ回路の動作を継続または開始させる。

また、電源装置１００は、ＰＦＣ回路の動作を停止させるためのＰＦＣ回路停止信号を制御回路１１２へ出力する制御装置２００を備える。ＰＦＣ回路停止信号は、請求項に記載の停止信号の一例である。制御装置２００は、請求項に記載の制御部の一例である。

制御装置２００は、整流回路２０２と、抵抗２０４，２０６と、制御回路２０８とを備える。

整流回路２０２は、請求項に記載の整流回路の一例であり、交流電源３００から入力端子１１４を通じて供給される交流を整流する。なお、制御装置２００は、整流回路２０２を備えずに、整流回路１０２の出力を抵抗２０４に供給する構成であってもよい。

抵抗２０４は、一端が整流回路２０２の出力に接続され、他端が制御回路２０８の入力端子２１０に接続されている。抵抗２０６は、一端が制御回路２０８の入力端子２１０に接続され、他端が基準電位点１１８に接続されている。整流回路２０２の出力は、抵抗２０４，２０６によって分圧されて入力端子２１０を通じて制御回路２０８に入力される。

制御回路２０８は、例えば、後述する図２に示す回路を備え、ＰＦＣ回路停止信号を出力端子２１２を通じて制御回路１１２へ出力することができる。

図２は、図１における制御回路２０８の一例を説明するための説明図である。

図２において、制御回路２０８は、コンパレータ２１４，２２４と、定電圧源２１６，２２６と、スイッチング素子２１８と、定電流源２２０と、キャパシタ２２２と、ＳＲラッチ回路２２８とを備える。

コンパレータ２１４は、請求項に記載の比較部の一例であり、＋入力端子が入力端子２１０に接続され、−入力端子が定電圧源２１６を介して基準電位点２３０に接続されている。コンパレータ２１４は、入力端子２１０を通じて供給される入力電圧Ｖｉａの大きさと、定電圧源２１６が供給する電圧の大きさとを比較する。コンパレータ２１４は、入力電圧Ｖｉａの大きさが定電圧源２１６が供給する電圧の大きさよりも大きいときは、Ｈｉｇｈレベルの信号をスイッチング素子２１８のゲートに出力する。また、コンパレータ２１４は、入力電圧Ｖｉａの大きさが定電圧源２１６が供給する電圧の大きさよりも小さいときは、Ｌｏｗレベルの信号をスイッチング素子２１８のゲートに出力する。

定電圧源２１６は、ＰＦＣ回路が動作可能な最も低い入力電圧Ｖｉ（以下、「最低動作電圧」という。）の大きさに等しい電圧を供給する。例えば、定電圧源２１６は、１．９５Ｖの電圧を供給する。ＰＦＣ回路が動作可能な最も低い入力電圧Ｖｉは、請求項に記載の閾値電圧の一例である。

スイッチング素子２１８は、定電流源２２０の一端と基準電位点２３０との間に接続されている。スイッチング素子２１８は、例えば電界効果トランジスタである。スイッチング素子２１８は、Ｈｉｇｈレベルの信号がスイッチング素子２１８のゲートに印加されると、オンになる。また、スイッチング素子２１８は、Ｌｏｗレベルの信号がスイッチング素子２１８のゲートに印加されると、オフになる。

定電流源２２０は、キャパシタ２２２の充電のための電流Ｉを供給する。定電流源２２０が供給する電流Ｉの大きさは、下記式１により算出される。なお、Ｖｔｈは定電圧源２２６が供給する閾値電圧であり、Ｃはキャパシタ２２２の静電容量である。また、最低周波数の交流の半周期の時間を、以下、「閾値時間」という。例えば、閾値時間は、最低周波数の交流が４５Ｈｚの交流であるとすると、１１ｍ秒である。最低周波数の交流の半周期の時間は、請求項に記載の閾値時間の一例である。

・・・（式１）

キャパシタ２２２は、定電流源２２０の一端と基準電位点２３０との間に接続されている。スイッチング素子２１８がオフになると、キャパシタ２２２は、定電流源２２０からの電流Ｉによって充電される。また、スイッチング素子２１８がオンになると、キャパシタ２２２は、充電した電力の放電を行う。スイッチング素子２１８、定電流源２２０およびキャパシタ２２２は、請求項に記載の計時部の一例である。

コンパレータ２２４は、請求項に記載の出力部の一例であり、＋入力端子が定電流源２２０の一端に接続され、−入力端子が定電圧源２２６を介して基準電位点２３０に接続されている。コンパレータ２２４は、＋入力端子に入力される電圧の大きさと、定電圧源２２６が供給する電圧の大きさとを比較する。コンパレータ２２４は、＋入力端子に入力される電圧の大きさが定電圧源２２６が供給する電圧の大きさよりも大きいときは、Ｈｉｇｈレベルの信号をＳＲラッチ回路２２８のセット端子に出力する。また、コンパレータ２２４は、＋入力端子に入力される電圧の大きさが定電圧源２２６が供給する電圧の大きさよりも小さいときは、Ｌｏｗレベルの信号をＳＲラッチ回路２２８のセット端子に出力する。

定電圧源２２６は、閾値電圧Ｖｔｈを供給する。ＳＲラッチ回路２２８は、セット端子がコンパレータ２２４の出力に接続され、Ｑ端子が出力端子２１２に接続されている。ＳＲラッチ回路２２８は、Ｌｏｗレベルの信号がＳＲラッチ回路２２８のセット端子に印加されると、ＳＲラッチ回路２２８のＱ端子からＬｏｗレベルのＰＦＣ回路停止信号を出力する。また、ＳＲラッチ回路２２８は、Ｈｉｇｈレベルの信号がＳＲラッチ回路２２８のセット端子に印加されると、ＳＲラッチ回路２２８のＱ端子からＨｉｇｈレベルのＰＦＣ回路停止信号を出力する。コンパレータ２２４およびＳＲラッチ回路２２８は、請求項に記載の出力部の一例である。

次に、図２の制御回路２０８の動作について説明する。図３は、図２の制御回路２０８の動作を説明するためのフローチャートである。

図３において、まず、制御回路２０８は、入力端子２１０を通じて供給される入力電圧Ｖｉａの大きさが最低動作電圧の大きさを下回っているか否かを判別する（ステップＳ１０２）。例えば、制御回路２０８は、コンパレータ２１４において、入力端子２１０を通じて供給される入力電圧Ｖｉａの大きさと、定電圧源２１６が供給する最低動作電圧の大きさとを比較する。

ステップＳ１０２の判別の結果、入力電圧Ｖｉａの大きさが最低動作電圧の大きさを下回っていないときは（ステップＳ１０２でＮＯ）、再びステップＳ１０２の処理を行う。例えば、コンパレータ２１４は、入力電圧Ｖｉａの大きさが最低動作電圧の大きさよりも大きいときは、Ｈｉｇｈレベルの信号をスイッチング素子２１８のゲートに出力する。Ｈｉｇｈレベルの信号がスイッチング素子２１８のゲートに印加されると、スイッチング素子２１８はオンになり、キャパシタ２２２は、充電した電力の放電を行う。このとき、コンパレータ２２４の＋入力端子に入力される電圧の大きさはゼロになり、コンパレータ２２４は、Ｌｏｗレベルの信号をＳＲラッチ回路２２８のセット端子に出力する。Ｌｏｗレベルの信号がＳＲラッチ回路２２８のセット端子に印加されると、ＳＲラッチ回路２２８のＱ端子からはＬｏｗレベルのＰＦＣ回路停止信号が出力されて、ＬｏｗレベルのＰＦＣ回路停止信号は出力端子２１２を通じて制御回路１１２に供給される。制御回路１１２は、ＬｏｗレベルのＰＦＣ回路停止信号を受信した場合は、ＰＦＣ回路の動作を継続させる。

一方、ステップＳ１０２の判別の結果、入力電圧Ｖｉａの大きさが最低動作電圧の大きさを下回っているときは（ステップＳ１０２でＹＥＳ）、続くステップＳ１０４の処理に進む。例えば、コンパレータ２１４は、入力電圧Ｖｉａの大きさが最低動作電圧の大きさよりも小さいときは、Ｌｏｗレベルの信号をスイッチング素子２１８のゲートに出力する。Ｌｏｗレベルの信号がスイッチング素子２１８のゲートに印加されると、スイッチング素子２１８はオフになり、キャパシタ２２２は、定電流源２２０からの電流Ｉによって充電される。

続くステップＳ１０４では、制御回路２０８は、入力電圧Ｖｉａの大きさが最低動作電圧の大きさを下回っている間の時間（以下、「第１の時間」という。）を計り、第１の時間が閾値時間を経過したか否かを判別する（ステップＳ１０４）。入力電圧Ｖｉａの大きさが最低動作電圧の大きさを下回っている間の時間は、請求項に記載の第１の時間の一例である。

ステップＳ１０４の判別の結果、第１の時間が閾値時間を経過していないときは（ステップＳ１０４でＮＯ）、再びステップＳ１０４の処理を行う。例えば、キャパシタ２２２は、入力電圧Ｖｉａの大きさが最低動作電圧の大きさを下回っている間に充電されるが、第１の時間が閾値時間を経過していないときは、キャパシタ２２２の定電流源２２０側の電位、すなわちコンパレータ２２４の＋入力端子に入力される電圧の大きさは閾値電圧Ｖｔｈの大きさよりも小さくなる。このとき、コンパレータ２２４は、Ｌｏｗレベルの信号をＳＲラッチ回路２２８のセット端子に出力し、ＳＲラッチ回路２２８は、Ｑ端子からＬｏｗレベルのＰＦＣ回路停止信号を出力端子２１２を通じて制御回路１１２に出力する。

一方、ステップＳ１０４の判別の結果、第１の時間が閾値時間を経過したときは（ステップＳ１０４でＹＥＳ）、制御回路２０８は、ＰＦＣ回路停止信号を出力端子２１２を通じて制御回路１１２に出力する（ステップＳ１０６）。例えば、キャパシタ２２２は、入力電圧Ｖｉａの大きさが最低動作電圧の大きさを下回っている間に充電され、第１の時間が閾値時間を経過したときは、キャパシタ２２２の定電流源２２０側の電位、すなわちコンパレータ２２４の＋入力端子に入力される電圧の大きさは閾値電圧Ｖｔｈの大きさよりも大きくなる。このとき、コンパレータ２２４は、Ｈｉｇｈレベルの信号をＳＲラッチ回路２２８のセット端子に出力する。Ｈｉｇｈレベルの信号がＳＲラッチ回路２２８のセット端子に印加されると、ＳＲラッチ回路２２８のＱ端子からはＨｉｇｈレベルのＰＦＣ回路停止信号が出力されて、ＨｉｇｈレベルのＰＦＣ回路停止信号は出力端子２１２を通じて制御回路１１２に供給される。制御回路１１２は、ＨｉｇｈレベルのＰＦＣ回路停止信号を受信した場合は、ＰＦＣ回路の動作を停止させる。

本実施形態によれば、入力端子２１０を通じて供給される入力電圧Ｖｉａの大きさが最低動作電圧の大きさを下回っている間の第１の時間が閾値時間を経過したときは、ＰＦＣ回路の動作を停止させるＰＦＣ回路停止信号が出力端子２１２を通じて制御回路１１２に出力される。例えば、図４に示すように、入力端子２１０を通じて供給される入力電圧Ｖｉａの大きさが最低動作電圧としての１．９５Ｖを下回っている間の時間が閾値時間としての１１ｍ秒を経過したときは、ＰＦＣ回路の動作を停止させるＰＦＣ回路停止信号が出力端子２１２を通じて制御回路１１２に出力されて、ＰＦＣ回路の動作が停止する。これにより、図７を参照して説明した、交流電源３００からの電源供給の復帰時における出力電圧Ｖｏよりも入力電圧Ｖｉの電圧が高くなる期間において、スイッチング素子１０８がオンになることを回避することができるため、スイッチング素子１０８に過大な電流が流れる虞を回避することができ、もって、スイッチング素子１０８の劣化や破損が生じる虞を回避することができる。

また、本実施形態によれば、入力端子２１０を通じて供給される入力電圧Ｖｉａの大きさが最低動作電圧の大きさを下回っている間の第１の時間が閾値時間を経過していないときは、ＰＦＣ回路の動作を停止させるＰＦＣ回路停止信号が出力端子２１２を通じて制御回路１１２に出力されない。例えば、図５に示すように、入力端子２１０を通じて供給される入力電圧Ｖｉａの大きさが最低動作電圧としての１．９５Ｖを下回っている間の時間が閾値時間としての１１ｍ秒を経過する前に、入力電圧Ｖｉａの大きさが１．９５Ｖよりも大きくなるときは、ＰＦＣ回路の動作を停止させるＰＦＣ回路停止信号が出力端子２１２を通じて制御回路１１２に出力されずに、ＰＦＣ回路の動作が継続する。これにより、図８を参照して説明した、交流電源３００から供給される交流の振幅が急に低下して、入力電圧Ｖｉが急に低下してしまう場合においても、交流のピーク値が最低動作電圧を超えれば、ＰＦＣ回路の動作が継続するため、出力電圧Ｖｏが不適に低下してしまうということを回避することができる。

すなわち、本実施形態によれば、交流電源３００において瞬断が発生した場合に、ＰＦＣ回路の動作を停止させて、スイッチング素子１０８の劣化や破損が生じる虞を回避することができるとともに、交流電源３００において急変が発生した場合には、ＰＦＣ回路の動作を継続させて、出力電圧Ｖｏが不適に低下してしまうということを回避することができる。

以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。

例えば、図２に示す制御回路２０８では、コンパレータ２１４，２２４などのハードウェアを使用して、ＰＦＣ回路停止信号を出力するようにしていたが、入力端子２１０を通じて供給される信号をＡ／Ｄ変換して、デジタル信号をソフトウェアを使用して処理することにより、ＰＦＣ回路停止信号を出力するようにしてもよい。

また、例えば、制御装置２００がＰＦＣ回路およびＰＦＣ回路の動作を制御する制御回路を備えていてもよい。

また、例えば、制御回路２０８は、ＳＲラッチ回路２２８を備えたが、ＳＲラッチ回路２２８を備えずに、コンパレータ２２４の出力が出力端子２１２を通じて制御回路１１２に供給されるようにしてもよい。

１００電源装置
１０２，２０２整流回路
１０４インダクタ
１０６ダイオード
１０８スイッチング素子
１１０ブロックキャパシタ
１１２，２０８制御回路
１１４，２１０入力端子
１１６，２１２出力端子
１１８基準電位点
２００制御装置
２０４，２０６抵抗
３００交流電源
３０２負荷

Claims

交流電源から供給される交流を整流する整流回路から出力される電圧の大きさが閾値電圧の大きさを下回っている間の第１の時間が閾値時間を経過したときに、力率改善回路の動作を停止させる停止信号を前記力率改善回路の動作を制御する制御回路に出力する制御部、
を備える、制御装置。
前記制御部は、
前記整流回路から出力される電圧の大きさと、前記閾値電圧の大きさとを比較する比較部と、
前記比較部による比較の結果に基づいて、前記整流回路から出力される電圧の大きさが前記閾値電圧の大きさを下回っている間の前記第１の時間を計る計時部と、
前記計時部による計時の結果に基づいて、前記第１の時間が前記閾値時間を経過したときに、前記停止信号を前記制御回路に出力する出力部と、
を備える、請求項１に記載の制御装置。
前記閾値電圧の大きさは、前記力率改善回路が動作可能な最も低い入力電圧の大きさと等しい、請求項１に記載の制御装置。
前記閾値時間は、最低周波数の前記交流の半周期の時間と等しい時間である、請求項１に記載の制御装置。
前記力率改善回路と、
前記制御回路と、
をさらに備える、請求項１に記載の制御装置。
交流電源から供給される交流を整流する整流回路から出力される電圧の大きさと、閾値電圧の大きさとを比較する比較ステップと、
前記整流回路から出力される電圧の大きさが前記閾値電圧の大きさを下回っている間の第１の時間を計る計時ステップと、
前記第１の時間が閾値時間を経過したときに、力率改善回路の動作を停止させる停止信号を前記力率改善回路の動作を制御する制御回路に出力する出力ステップと、
を有する、制御方法。
力率改善回路と、
前記力率改善回路の動作を制御する制御回路と、
交流電源から供給される交流を整流する整流回路から出力される電圧の大きさが閾値電圧の大きさを下回っている間の第１の時間が閾値時間を経過したときに、前記力率改善回路の動作を停止させる停止信号を前記制御回路に出力する制御装置と、
を備える、電源装置。