JP2012151802A - Semiconductor output circuit - Google Patents
Semiconductor output circuit Download PDFInfo
- Publication number
- JP2012151802A JP2012151802A JP2011010838A JP2011010838A JP2012151802A JP 2012151802 A JP2012151802 A JP 2012151802A JP 2011010838 A JP2011010838 A JP 2011010838A JP 2011010838 A JP2011010838 A JP 2011010838A JP 2012151802 A JP2012151802 A JP 2012151802A
- Authority
- JP
- Japan
- Prior art keywords
- npn transistor
- collector
- emitter
- resistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
Description
本発明は、主にバイポーラトランジスタで構成される集積回路の出力段とする半導体出力回路に関する。 The present invention relates to a semiconductor output circuit as an output stage of an integrated circuit mainly composed of bipolar transistors.
バイポーラ型集積回路の従来の出力回路としては、図2に示すような半導体出力回路が知られている(例えば特許文献1参照)。 As a conventional output circuit of a bipolar integrated circuit, a semiconductor output circuit as shown in FIG. 2 is known (see, for example, Patent Document 1).
図2に示す従来の半導体出力回路は、一端が高電位線90に接続された第1の抵抗81と、ベースが入力端子87に接続され、コレクタが前記第1の抵抗81の他端に接続され、エミッタが低電位線91に接続される第1のnpnトランジスタ82と、一端が高電位線90に接続された第2の抵抗83と、ベースが前記第1の抵抗81の他端と前記第1のnpnトランジスタ82のコレクタの間のノードN60に接続され、コレクタが前記第2の抵抗83の他端に接続される第2のnpnトランジスタ85と、ベースが前記第1のnpnトランジスタ82のベースに接続され、コレクタが前記第2のnpnトランジスタ85のエミッタに接続され、エミッタが低電位線91に接続される第3のnpnトランジスタ84と、ベースが前記第2のnpnトランジスタ85のエミッタと前記第3のnpnトランジスタ84のコレクタの間のノードN61に接続され、コレクタが出力端子88に接続され、エミッタが低電位線91に接続される出力トランジスタ86と、を備える。
The conventional semiconductor output circuit shown in FIG. 2 has a
以下、図2の回路の動作について詳しく説明する。
<入力がLOWの動作>
図2の回路において、入力端子87に印加される入力信号がLOWの場合、第1のnpnトランジスタ82および第3のnpnトランジスタ84にベース電流が流れない。すると、ノードN60の電位は高電位線90側に張り付くため、第2のnpnトランジスタ85はオンとなり、出力トランジスタ86もオンとなる。よって出力端子88の電位は低電位線91側に張り付くため、出力はLOWとなる。
Hereinafter, the operation of the circuit of FIG. 2 will be described in detail.
<Operation when input is LOW>
In the circuit of FIG. 2, when the input signal applied to the
<入力がHIGHの動作>
入力端子87に印加される入力信号がHIGHとなり、第1のnpnトランジスタ82および第3のnpnトランジスタ84にベース電流が流れる場合、第1および第3のnpnトランジスタはカレントミラー回路を構成しており、同じコレクタ電流を流そうとする。
<Operation when input is HIGH>
When the input signal applied to the
しかし、第1のnpnトランジスタ82がオンし、第2のnpnトランジスタ85がオフしようとすると、第3のnpnトランジスタ84はコレクタ電流が減少し、飽和領域で動作する。そのため第3のnpnトランジスタ84のベースには、第1のnpnトランジスタ82のベース電流よりも大きい電流が流入し、カレントミラー回路は崩れる。第1のnpnトランジスタ82はベース電流が減少し、活性領域で動作し、第2のnpnトランジスタ85はオンする条件となる。
However, when the
この条件では、ノードN61の電位は第3のnpnトランジスタ84の飽和領域でのコレクタ−エミッタ電圧VCE3(一般には約0.1V)となり、出力トランジスタ86はオフになるので、出力端子88の電位は高電位線90側に張り付きHIGHが出力される。一方で、第2のnpnトランジスタ85はオンになるので、ノード60の電位(=第1のnpnトランジスタのコレクタ−エミッタ間電圧VCE1)は、ノード61の電位に第2のnpnトランジスタ85のベース−エミッタ間電圧VBE2(一般には約0.7V)を加えた電位となり、第1のnpnトランジスタ82は活性領域で動作し、第1のnpnトランジスタ82のベース電流は小さい値で安定する。
Under this condition, the potential of the node N61 is the collector-emitter voltage VCE3 (generally about 0.1 V) in the saturation region of the
しかしながら、図2の回路は、入力がHIGHのときであっても、第2のnpnトランジスタ85はオンとなるため、高電位線90から第2の抵抗83の経路に電流が流れ続けてしまい、消費電力が増大してしまうという問題があるので、近年の低消費電力化の要求を十分に満たすことができない。
However, in the circuit of FIG. 2, even when the input is HIGH, the
本発明者らは上記課題を解決するために鋭意検討した結果、一端が高電位線に接続された第1の抵抗と、ベースが入力端子に接続され、コレクタが前記第1の抵抗の他端に接続され、エミッタが低電位線に接続される第1のnpnトランジスタと、一端が高電位線に接続された第2の抵抗と、ベースが前記第1の抵抗の他端と前記第1のnpnトランジスタのコレクタの間のノードに接続され、コレクタが前記第2の抵抗の他端に接続される第2のnpnトランジスタと、ベースが定電流源に接続され、コレクタが前記第2のnpnトランジスタのエミッタに接続され、エミッタが前記第1のnpnトランジスタのコレクタに接続される第3のnpnトランジスタと、ベースが前記第2のnpnトランジスタのエミッタと前記第3のnpnトランジスタのコレクタの間のノードに接続され、コレクタが出力端子に接続され、エミッタが低電位線に接続される出力トランジスタと、を備える半導体出力回路により上記課題を解決できることを見出し、本発明を完成させた。 As a result of intensive studies to solve the above problems, the present inventors have found that a first resistor whose one end is connected to a high potential line, a base is connected to an input terminal, and a collector is the other end of the first resistor. A first npn transistor having an emitter connected to the low potential line, a second resistor having one end connected to the high potential line, a base connected to the other end of the first resistor, and the first resistor a second npn transistor connected to a node between collectors of the npn transistor, a collector connected to the other end of the second resistor, a base connected to a constant current source, and a collector connected to the second npn transistor; A third npn transistor having an emitter connected to a collector of the first npn transistor, a base connected to the emitter of the second npn transistor, and the third npn transistor. The present invention has been completed by finding that the above problem can be solved by a semiconductor output circuit including an output transistor having a collector connected to a node between the collectors of the transistors, a collector connected to the output terminal, and an emitter connected to the low potential line. I let you.
本発明によれば、入力信号に対して出力信号が高速に応答し、かつ、半導体出力回路の消費電力を低減させることが可能である。特に入力がHIGHの時の半導体出力回路の消費電力を低減せしめることが可能である。 According to the present invention, the output signal responds at high speed to the input signal, and the power consumption of the semiconductor output circuit can be reduced. In particular, it is possible to reduce the power consumption of the semiconductor output circuit when the input is HIGH.
以下、図面を参照しながら本発明の実施形態について詳細に説明する。
図1は、本発明の実施形態による半導体出力回路の回路図である。図1に示した半導体出力回路は、一端が高電位線100に接続された第1の抵抗110と、ベースが入力端子10に接続され、コレクタが前記第1の抵抗110の他端に接続され、エミッタが低電位線101に接続される第1のnpnトランジスタ210と、一端が高電位線100に接続された第2の抵抗120と、ベースが前記第1の抵抗110の他端と前記第1のnpnトランジスタ210のコレクタの間のノードN1に接続され、コレクタが前記第2の抵抗120の他端に接続される第2のnpnトランジスタ220と、ベースが定電流源300に接続され、コレクタが前記第2のnpnトランジスタ220のエミッタに接続され、エミッタが前記第1のnpnトランジスタ210のコレクタに接続される第3のnpnトランジスタ230と、ベースが前記第2のnpnトランジスタ220のエミッタと前記第3のnpnトランジスタ230のコレクタの間のノードに接続され、コレクタが出力端子20に接続され、エミッタが低電位線101に接続される出力トランジスタ240と、を備える。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a circuit diagram of a semiconductor output circuit according to an embodiment of the present invention. The semiconductor output circuit shown in FIG. 1 has a
図1の回路の動作について以下に説明する。
<入力がLOWの動作>
入力がLOWとなる動作を説明する。なお、説明を簡略化するために、低電位線101はグラウンド電位とした。また、定電流源300は数μAの低い定電流を流す電流源とした。
The operation of the circuit of FIG. 1 will be described below.
<Operation when input is LOW>
An operation in which the input becomes LOW will be described. In order to simplify the description, the low
入力端子10にはLOWの信号が入力され、第1のnpnトランジスタ210はオフとなる。よって、ノードN1の電位は高電位線100側に張りついて第2のnpnトランジスタ220はオンとなる。第2のnpnトランジスタ220がオンすることにより、出力トランジスタ240もオンするので、出力端子にはLOWが出力される。
A LOW signal is input to the
このとき、第3のnpnトランジスタ230のコレクタ電圧とエミッタ電圧を比較すると、コレクタ電圧は出力トランジスタ240のVBE(飽和領域でのベース−エミッタ間電圧で、一般に約0.7V)となり、エミッタ電圧は出力トランジスタ240のVBEと第2のnpnトランジスタ220のVBEを足した電圧(一般に約1.4V)となる。この電圧の関係により、定電流源300から供給される定電流は、第3のnpnトランジスタ230のベース−コレクタ間のPNダイオードを介して出力トランジスタ240のベースに流れる。
At this time, when the collector voltage and the emitter voltage of the
<入力がHIGHの動作>
入力端子10にHIGHの信号が入力されると、第1のnpnトランジスタ210は飽和領域でオンとなる。よって、ノードN1の電位は飽和領域で動作する第1のnpnトランジスタ210のコレクタ−エミッタ間電圧(一般に約0.1V)となるので、第2のnpnトランジスタ220はオフとなる。ここで、第3のnpnトランジスタ230は定電流源300からの定電流によってオンの状態を保つため、第3のnpnトランジスタ230および第1のnpnトランジスタ210のコレクタ−エミッタ間を介して出力トランジスタ240のベースから急速に電流を引き抜くので、出力トランジスタ240は入力がHIGHとなったことにより、高速応答でオフとなり、出力端子20の電位は高電位線100側に張り付きHIGHが出力される。
<Operation when input is HIGH>
When a HIGH signal is input to the
そして、入力端子10にHIGHの信号が入力されている間は第2のnpnトランジスタ220はオフの状態を保持し続けるため、図2に示した従来の半導体出力回路で消費電力を増大させる原因となっていた高電位線から第2の抵抗の経路に流れる電流が、図1に示した本実施形態の半導体出力回路では流れない。従って、消費電力を低減させることが可能となる。
Since the
すなわち、本発明の実施形態の半導体出力回路によれば、入力信号に対して出力信号が高速応答し、かつ、入力信号がHIGHの間に従来の半導体出力回路と比較して大幅な低消費電力動作が実現可能となる。 That is, according to the semiconductor output circuit of the embodiment of the present invention, the output signal responds at high speed to the input signal, and the power consumption is significantly lower than that of the conventional semiconductor output circuit while the input signal is HIGH. Operation becomes feasible.
10、87 入力端子
20、88 出力端子
100、90 高電位線
101、91 低電位線
110、81 第1の抵抗
120、83 第2の抵抗
130 負荷
210、82 第1のnpnトランジスタ
220、85 第2のnpnトランジスタ
230、84 第3のnpnトランジスタ
240、86 出力トランジスタ
300 定電流源
10, 87
Claims (1)
ベースが入力端子に接続され、コレクタが前記第1の抵抗の他端に接続され、エミッタが低電位線に接続される第1のnpnトランジスタと、
一端が高電位線に接続された第2の抵抗と、
ベースが前記第1の抵抗の他端と前記第1のnpnトランジスタのコレクタの間のノードに接続され、コレクタが前記第2の抵抗の他端に接続される第2のnpnトランジスタと、
ベースが定電流源に接続され、コレクタが前記第2のnpnトランジスタのエミッタに接続され、エミッタが前記第1のnpnトランジスタのコレクタに接続される第3のnpnトランジスタと、
ベースが前記第2のnpnトランジスタのエミッタと前記第3のnpnトランジスタのコレクタの間のノードに接続され、コレクタが出力端子に接続され、エミッタが低電位線に接続される出力トランジスタと、
を備える半導体出力回路。 A first resistor having one end connected to the high potential line;
A first npn transistor having a base connected to an input terminal, a collector connected to the other end of the first resistor, and an emitter connected to a low potential line;
A second resistor having one end connected to the high potential line;
A second npn transistor having a base connected to a node between the other end of the first resistor and the collector of the first npn transistor, and a collector connected to the other end of the second resistor;
A third npn transistor having a base connected to a constant current source, a collector connected to the emitter of the second npn transistor, and an emitter connected to the collector of the first npn transistor;
An output transistor having a base connected to a node between the emitter of the second npn transistor and the collector of the third npn transistor, a collector connected to an output terminal, and an emitter connected to a low potential line;
A semiconductor output circuit comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011010838A JP2012151802A (en) | 2011-01-21 | 2011-01-21 | Semiconductor output circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011010838A JP2012151802A (en) | 2011-01-21 | 2011-01-21 | Semiconductor output circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012151802A true JP2012151802A (en) | 2012-08-09 |
Family
ID=46793612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011010838A Pending JP2012151802A (en) | 2011-01-21 | 2011-01-21 | Semiconductor output circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012151802A (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52155955A (en) * | 1976-06-18 | 1977-12-24 | Itt | Bipolar monolithic integrated pushhpull power output stage circuit |
JPS61118022A (en) * | 1984-11-14 | 1986-06-05 | Hitachi Ltd | Output circuit |
JPH01115216A (en) * | 1987-10-29 | 1989-05-08 | Mitsubishi Electric Corp | Output circuit |
US5394038A (en) * | 1991-03-16 | 1995-02-28 | Fujitsu Limited | Output circuit comprising bipolar transistors for driving CMOS circuit to reduce power consumption of the output circuit and avoid erroneous operation of the CMOS circuit |
JPH08191238A (en) * | 1995-01-11 | 1996-07-23 | Omron Corp | Semiconductor output circuit |
JP3126668U (en) * | 2006-08-25 | 2006-11-02 | 新日本無線株式会社 | Output circuit |
-
2011
- 2011-01-21 JP JP2011010838A patent/JP2012151802A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52155955A (en) * | 1976-06-18 | 1977-12-24 | Itt | Bipolar monolithic integrated pushhpull power output stage circuit |
JPS61118022A (en) * | 1984-11-14 | 1986-06-05 | Hitachi Ltd | Output circuit |
JPH01115216A (en) * | 1987-10-29 | 1989-05-08 | Mitsubishi Electric Corp | Output circuit |
US5394038A (en) * | 1991-03-16 | 1995-02-28 | Fujitsu Limited | Output circuit comprising bipolar transistors for driving CMOS circuit to reduce power consumption of the output circuit and avoid erroneous operation of the CMOS circuit |
JPH08191238A (en) * | 1995-01-11 | 1996-07-23 | Omron Corp | Semiconductor output circuit |
JP3126668U (en) * | 2006-08-25 | 2006-11-02 | 新日本無線株式会社 | Output circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101976095B (en) | High-precision band-gap reference source circuit based on emitter current compensation | |
US7852154B2 (en) | High precision follower device with zero power, zero noise slew enhancement circuit | |
JP2007034506A (en) | Power supply circuit | |
JP2007305010A (en) | Reference voltage generation circuit | |
JP2015118452A (en) | Voltage regulator | |
US9348352B2 (en) | Bandgap reference circuit | |
US9568933B2 (en) | Circuit and method for generating a bandgap reference voltage | |
JP2006311419A (en) | Signal output circuit | |
JP2006270373A (en) | Comparator | |
CN106786441B (en) | A kind of current-limiting circuit and the electric energy meter comprising the current-limiting circuit | |
JP2012151802A (en) | Semiconductor output circuit | |
JP5712624B2 (en) | Reference voltage circuit | |
US20160070288A1 (en) | Voltage generation circuit | |
JP5925465B2 (en) | Constant current circuit | |
JP2004274433A (en) | High-frequency integrated circuit device | |
TWI714188B (en) | Reference voltage generation circuit | |
JP5785437B2 (en) | Regulated voltage power circuit | |
JP5538170B2 (en) | Constant current circuit | |
JP2010169562A (en) | Window comparator circuit | |
JPH0216810A (en) | Transistor circuit | |
JP2006127093A (en) | Constant voltage regulator circuit | |
JP2011053765A (en) | Overshoot prevention circuit | |
JP6395663B2 (en) | Power circuit | |
JP2017022506A (en) | Output circuit and semiconductor device | |
JP4048819B2 (en) | Photoelectric conversion device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140430 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140902 |