JP2012128741A - 列車情報管理装置および多数決処理方法 - Google Patents
列車情報管理装置および多数決処理方法 Download PDFInfo
- Publication number
- JP2012128741A JP2012128741A JP2010280927A JP2010280927A JP2012128741A JP 2012128741 A JP2012128741 A JP 2012128741A JP 2010280927 A JP2010280927 A JP 2010280927A JP 2010280927 A JP2010280927 A JP 2010280927A JP 2012128741 A JP2012128741 A JP 2012128741A
- Authority
- JP
- Japan
- Prior art keywords
- data
- cpu
- address
- majority
- memories
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【解決手段】少なくとも3つのフラッシュメモリ3a〜3cと、全てのフラッシュメモリ3a〜3cにアクセスする第1のアドレスが割り当てられたCPU1と、CPU1から出力された第1のアドレスを検知したとき、第1のアドレスと各フラッシュメモリ3a〜3cに対応する第2のアドレスとを区別して、第2のアドレスに対応する同一のデータを各フラッシュメモリ3a〜3cから読み出し、読み出されたデータ同士が一致するか否かの多数決結果をCPU1へ通知するPLD2とを備える。
【選択図】図2
Description
図1は、本発明の実施の形態にかかる列車情報管理装置の構成を示す図であり、図2は、図1に示される列車情報管理装置に内蔵される多数決処理システムの構成を示す図である。
2 PLD
3、3a、3b、3c フラッシュメモリ
10a、10b 車両
11 中央装置
12 端末装置
20 車両間伝送路
21 編成内伝送路
Claims (8)
- 列車情報を含むデータを記録する少なくとも3つのメモリを備え、前記各メモリから読み出されたデータの多数決をとる機能を有する列車情報管理装置であって、
前記全てのメモリにアクセスする第1のアドレスが割り当てられたCPUと、
前記CPUから出力された前記第1のアドレスを検知したとき、前記第1のアドレスと前記各メモリに対応する第2のアドレスとを区別して、前記第2のアドレスに対応する同一のデータを前記各メモリから読み出し、読み出されたデータ同士が一致するか否かの多数決結果を前記CPUへ通知するPLD(Programmable Logic Device)と、
を備えたことを特徴とする列車情報管理装置。 - 前記PLDは、前記各メモリから読み出されたデータの多数決をとった結果、一致するデータと一致しないデータとが含まれる場合、前記一致しないデータが含まれていたことを示すカウント値をインクリメントすると共に、前記一致しないデータが前記各メモリの何れのものであるかを示すエラーデータを保持することを特徴とする請求項1に記載の列車情報管理装置。
- 前記PLDは、前記カウント値が所定の値を超えた場合、前記CPUへ割り込み信号を出力した後に前記エラーデータを前記CPUへ出力することを特徴とする請求項1または2に記載の列車情報管理装置。
- 前記CPUには模擬的に前記カウント値をインクリメントさせる模擬データが記録され、
前記PLDは、前記CPUから前記各メモリに書き込まれたデータを読み出して多数決をとり、
前記CPUは、前記模擬データと前記PLDからの前記エラーデータとが一致しない場合、前記PLDに異常が生じていることを検出することを特徴とする請求項1〜3の何れか1つに記載の列車情報管理装置。 - 列車情報を含むデータを記録する少なくとも3つのメモリを備えた列車情報管理装置に適用され、前記各メモリから読み出されたデータの多数決をとる多数決処理方法であって、
前記全てのメモリにアクセスする第1のアドレスが割り当てられたCPUからの前記第1のアドレスを検知するアドレス検知ステップと、
前記第1のアドレスと前記各メモリに対応する第2のアドレスとを区別して、前記第2のアドレスに対応する同一のデータを前記各メモリから読み出すデータ読み出しステップと、
読み出されたデータ同士が一致するか否かの多数決をとる多数決処理ステップと、
前記多数決処理ステップによる多数決の結果を前記CPUへ通知する通知ステップと、
を含むことを特徴とする多数決処理方法。 - 前記多数決処理ステップには、
前記各メモリから読み出されたデータが全て一致するか否かを判定する第1の判定ステップと、
前記第1の判定ステップにて前記データが全て一致しない場合、前記データの内いずれか2つのデータが一致しているか否かを判断する第2の判定ステップと、
前記第2の判定ステップにて一致するデータと一致しないデータとが含まれる場合、前記一致しないデータが前記各メモリの何れのものであるかを示すエラーデータを保持すると共に、前記一致しないデータが含まれていたことを示すカウント値をインクリメントするエラーカウントステップと、
が含まれることを特徴とする請求項5に記載の多数決処理方法。 - 前記エラーカウントステップの後には、
前記カウント値が所定の値を超えたか否かを判断するステップと、
前記カウント値が前記所定の値を超えた場合、前記CPUへ割り込み信号を出力する割り込み信号出力ステップと、
前記割り込み信号を出力した後に前記エラーデータを前記CPUに対して出力するエラーデータ出力ステップと、
が含まれることを特徴とする請求項5または6に記載の多数決処理方法。 - 前記CPUには、模擬的に前記カウント値をインクリメントさせる模擬データが記録され、
前記アドレス検知ステップの前には、
前記CPUに記録された前記模擬データを前記各メモリに書き込むデータ書き込みステップが含まれ、
前記エラーカウントステップの後には、
前記CPUが、前記模擬データと前記エラーデータとが一致しない場合、前記列車情報管理装置の多数決機能に異常が生じていることを検出する異常検出ステップが含まれることを特徴とする請求項5〜7の何れか1つに記載の多数決処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010280927A JP5465164B2 (ja) | 2010-12-16 | 2010-12-16 | 列車情報管理装置および多数決処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010280927A JP5465164B2 (ja) | 2010-12-16 | 2010-12-16 | 列車情報管理装置および多数決処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012128741A true JP2012128741A (ja) | 2012-07-05 |
JP5465164B2 JP5465164B2 (ja) | 2014-04-09 |
Family
ID=46645664
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010280927A Expired - Fee Related JP5465164B2 (ja) | 2010-12-16 | 2010-12-16 | 列車情報管理装置および多数決処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5465164B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1055316A (ja) * | 1996-08-09 | 1998-02-24 | Denso Corp | 制御装置 |
JP2000066949A (ja) * | 1998-08-19 | 2000-03-03 | Sharp Corp | データ記録再生装置およびデータ記録再生装置のメモリアクセス方法 |
JP2001067272A (ja) * | 1999-08-27 | 2001-03-16 | Denso Corp | 誤り訂正機能付きeprom並びにその故障診断方法及び装置 |
JP2001350672A (ja) * | 2000-06-08 | 2001-12-21 | Casio Comput Co Ltd | メモリ制御装置およびそのデータ処理方法 |
JP2002055885A (ja) * | 2000-08-11 | 2002-02-20 | Denso Corp | データ修復装置 |
JP2004326564A (ja) * | 2003-04-25 | 2004-11-18 | Matsushita Electric Ind Co Ltd | 不揮発性半導体メモリ装置 |
-
2010
- 2010-12-16 JP JP2010280927A patent/JP5465164B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1055316A (ja) * | 1996-08-09 | 1998-02-24 | Denso Corp | 制御装置 |
JP2000066949A (ja) * | 1998-08-19 | 2000-03-03 | Sharp Corp | データ記録再生装置およびデータ記録再生装置のメモリアクセス方法 |
JP2001067272A (ja) * | 1999-08-27 | 2001-03-16 | Denso Corp | 誤り訂正機能付きeprom並びにその故障診断方法及び装置 |
JP2001350672A (ja) * | 2000-06-08 | 2001-12-21 | Casio Comput Co Ltd | メモリ制御装置およびそのデータ処理方法 |
JP2002055885A (ja) * | 2000-08-11 | 2002-02-20 | Denso Corp | データ修復装置 |
JP2004326564A (ja) * | 2003-04-25 | 2004-11-18 | Matsushita Electric Ind Co Ltd | 不揮発性半導体メモリ装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5465164B2 (ja) | 2014-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9747148B2 (en) | Error monitoring of a memory device containing embedded error correction | |
KR101374455B1 (ko) | 메모리 에러와 리던던시 | |
US8667372B2 (en) | Memory controller and method of controlling memory | |
CA1307850C (en) | Data integrity checking with fault tolerance | |
US10606696B2 (en) | Internally-generated data storage in spare memory locations | |
US9275757B2 (en) | Apparatus and method for non-intrusive random memory failure emulation within an integrated circuit | |
US10095570B2 (en) | Programmable device, error storage system, and electronic system device | |
JP2009181425A (ja) | メモリモジュール | |
EP1675009A2 (en) | Addressing error and address detection systems and methods | |
US8522075B2 (en) | Storage system having storage devices for storing data and control devices for controlling the storage devices | |
CN115543678B (zh) | 监管ddr5内存颗粒错误的方法、***、存储介质及设备 | |
JP5465164B2 (ja) | 列車情報管理装置および多数決処理方法 | |
CN111221681A (zh) | 一种存储器的修复方法及装置 | |
US7484147B2 (en) | Semiconductor integrated circuit | |
US8151176B2 (en) | CPU instruction RAM parity error procedure | |
JP4359327B2 (ja) | 半導体集積回路装置、icカードおよび検査装置 | |
JP5964265B2 (ja) | 半導体集積回路装置 | |
US8626992B2 (en) | Storage device with identification information | |
JP2002100979A (ja) | 情報処理装置及び情報処理装置のエラー情報保持方法 | |
JP2012048277A (ja) | 半導体集積回路、デバッグシステム、デバッグ方法、デバッグプログラム及び記録媒体 | |
JP5632804B2 (ja) | バス診断機能を備えた制御装置 | |
JP2006277133A (ja) | 半導体集積回路及びメモリデータチェック方法 | |
TWI607455B (zh) | 記憶體資料檢測方法 | |
CN117667501A (zh) | 内存链路故障诊断方法及计算机设备 | |
KR970005741B1 (ko) | 데이타 처리시스템 및 고신뢰성 메모리의 관리방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120828 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131015 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140121 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |