JP2012105413A - 充放電回路およびモータ駆動回路 - Google Patents

Abstract

【課題】スイッチの切り換えタイミングを検出する回路などが必要でなく全体の回路構成が簡単であり、電圧降下の少ないこと。
【解決手段】電気二重層キャパシタ２１と電流制限回路２２とを備え、電流制限回路２２は、電気二重層キャパシタに流れる電流を制御するＦＥＴ２３と、ＦＥＴに流れる電流を検出する第１の抵抗Ｒ１と、ＦＥＴのゲートに電圧を印加する第２の抵抗Ｒ２と、ＦＥＴのゲートに接続され、第１の抵抗によって検出された電流が所定以上になったときにオンして当該ＦＥＴをオフするように接続されたトランジスタ２４と、を備え、第２の抵抗Ｒ２は、電気二重層キャパシタ２１のＦＥＴ２３が接続された端子とは異なる他方の端子とＦＥＴ２３のゲートとの間に接続されてなる。
【選択図】図１

Description

本発明は、外部回路から供給される電流によって充電され蓄えた電気を前記外部回路に放電することが可能な、電気二重層キャパシタを用いた充放電回路、およびそれを用いたモータ駆動回路に関する。

従来より、電気二重層を利用した大容量のキャパシタである電気二重層キャパシタは、二次電池に代わるものとしてしばしば用いられている。近年においては、メモリなどのバックアップ電源にとどまらず、例えば、種々の装置の急速立ち上げ用の電源、無停電電源装置、または電気自動車の電源などに用いられている。

電気二重層キャパシタは、内部抵抗が極めて低く、その充電時に大電流が流れて回路を損傷するおそれがある。これを防止するために、通常、電気二重層キャパシタを用いるときは、電流を制限するための回路が併用される。

例えば、オンオフする複数のスイッチング素子を電気二重層キャパシタと直列に設け、スイッチング素子と並列に接続された抵抗を短絡することによって充電電流の制限と充電時間の短縮とを図る回路が提案されている（特許文献１、２）。

また、燃料電池などの電源と電気二重層キャパシタとを用いて負荷の変動に耐える電気自動車のための電源制御装置が提案されている（特許文献３）。

特開２００８−１１８８２８号 特開２００４−１８０４７０号 特開平８−２１４４５３号

特許文献１の回路は、抵抗とスイッチとの組み合わせによって過大な電流を制限するものであるが、操作スイッチをオンオフする回路、および操作スイッチの切り換えタイミングを検出する回路が必要であり、全体の回路構成が複雑になる。

特許文献２の回路は、操作スイッチをＦＥＴに置き換えたものであり、特許文献１と同様に全体の回路構成が複雑になる。

特許文献２の図８に電流制限回路を用いた例が示されているが、図８の例では、電流制限回路の全体と電気二重層キャパシタとが直列に接続されることとなるので、充電時における電圧降下が大きく、効率が悪い。

特許文献３の図２には、電源によって電気二重層キャパシタを充電する際の電流制限回路が示されているが、電流制限回路の全体と電気二重層キャパシタとが電源に対して直列に接続されることとなるので、やはり充電時における電圧降下が大きく、効率が悪い。

本発明は、上述の問題に鑑みてなされたもので、スイッチの切り換えタイミングを検出する回路などが必要でなく全体の回路構成が簡単であり、電圧降下の少ない充放電回路、およびそれを用いたモータ駆動回路を提供することを目的とする。

本発明の実施形態に係る回路は、外部回路から供給される電流によって充電され蓄えた電荷を前記外部回路に放電することが可能な充放電回路であって、電気二重層キャパシタと、前記電気二重層キャパシタに流れる電流の大きさを制限するための電流制限回路と、を備え、前記電流制限回路は、前記電気二重層キャパシタの一方の端子に接続されて当該電気二重層キャパシタに流れる電流を制御するＦＥＴと、前記ＦＥＴに流れる電流の大きさを検出するために前記ＦＥＴのソースに接続された第１の抵抗と、前記ＦＥＴのゲートに電圧を印加して当該ＦＥＴをオンするように接続された第２の抵抗と、前記ＦＥＴのゲートに接続され、前記第１の抵抗によって検出された電流が所定以上になったときにオンして当該ＦＥＴをオフするように接続されたフィードバック素子と、を備え、前記第２の抵抗は、前記電気二重層キャパシタの前記ＦＥＴが接続された端子とは異なる他方の端子と前記ＦＥＴのゲートとの間に接続されてなる。

また、１つの前記電気二重層キャパシタに対して、複数の前記電流制限回路が並列に設けることも可能である。

本発明によると、スイッチの切り換えタイミングを検出する回路などが必要でなく全体の回路構成が簡単であり、電圧降下の少ない充放電回路、およびそれを用いたモータ駆動回路を提供することができる。

本発明の第１の実施形態のモータ駆動回路を示す図である。 本発明の第２の実施形態のモータ駆動回路を示す図である。 本発明の第３の実施形態のモータ駆動回路を示す図である。

〔第１の実施形態〕
図１には、荷物の移送または車輪の駆動などを行うモータＭを、直流の電源１１によって駆動するモータ駆動回路１の例が、第１の実施形態として示されている。

図１において、モータ駆動回路１は、電源１１および充放電回路１２を有する。

電源１１は、負荷であるモータＭを駆動するための電力を供給する。電源１１の電圧Ｖｃは、例えば数十ボルト程度である。電源１１として、電池、二次電池、商用電源を用いた直流電源回路などを用いることができる。電源１１には、電源のオンオフを切り換えるために、スイッチ１３が直列に接続されている。

なお、電源１１、スイッチ１３、および電源ラインＤＬは、外部回路の例である。

充放電回路１２は、電源１１に対して並列的に接続され、モータＭを駆動するために補助的に用いられ、また、モータＭによる発電電力を回収して蓄電（回生）するために用いられる。

充放電回路１２は、電気二重層キャパシタ２１、および電気二重層キャパシタ２１に流れる電流Ｉｓの大きさを制限するための電流制限回路２２を備える。

電流制限回路２２は、電気二重層キャパシタ２１の一方の端子に接続されて当該電気二重層キャパシタ２１に流れる電流Ｉｓを制御するＦＥＴ２３、ＦＥＴ２３に流れる電流Ｉｓの大きさを検出するためにＦＥＴ２３のソースに接続された第１の抵抗Ｒ１、ＦＥＴ２３のゲートに電圧を印加して当該ＦＥＴ２３をオンするように接続された第２の抵抗Ｒ２、および、ＦＥＴ２３のゲートに接続され、第１の抵抗Ｒ１によって検出された電流Ｉｓが所定以上になったときにオンしてＦＥＴ２３をオフするように接続されたトランジスタ２４を備える。

また、後で説明するように、１つの電気二重層キャパシタ２１に対して、複数の電流制限回路２２を並列に接続して設けてもよい。

以下、さらに詳しく説明する。

図１において、電源１１からの電力またはモータＭの発電した電力を蓄えるために、また蓄えた電力をモータＭに供給するために、電気二重層キャパシタ２１が設けられている。電気二重層キャパシタ（電気二重層コンデンサ）２１は、その正極が電源ラインＤＬに接続され、負極側がＦＥＴ２３などを介してグランドラインＧＬに接続される。

電気二重層キャパシタ２１の容量の大きさは、モータＭの出力およびモータ駆動回路１の用途などに応じて決定すればよく、例えば、数Ｆ（ファラド）〜数十Ｆとすることが可能である。

ＦＥＴ２３は、電力制御用のＮＭＯＳ−ＦＥＴである。ＦＥＴ２３は、そのソースが第１の抵抗Ｒ１を通じてグランドラインＧＬに接続され、ドレインは電気二重層キャパシタ２１の負極に接続される。

第１の抵抗Ｒ１は、ＦＥＴ２３のドレイン−ソース間に流れる電流Ｉｓによる電圧降下を発生する。第１の抵抗Ｒ１の両端に発生する電圧Ｖｂが、トランジスタ２４の接合部飽和電圧（ベース−エミッタ電圧）よりも大きくなると、トランジスタ２４にベース電流が流れてトランジスタ２４がオンする。

接合部飽和電圧は、シリコンバイポーラトランジスタでは０．６〜０．７ボルト程度であるので、電圧Ｖｂがこれより大きくなるような電流Ｉｓが電気二重層キャパシタ２１に流れると、トランジスタ２４はオンする。

したがって、例えば、電気二重層キャパシタ２１に流れる電流（充電電流）Ｉｓを２Ａに制限したい場合には、接合部飽和電圧を０．６ボルトとして、０．６／２＝０．３、つまり第１の抵抗Ｒ１の抵抗値を０．３オームとすればよい。この場合に、制限電流は２Ａとなる。

ゲートは、電源１１からのプラスの電圧Ｖｃが印加されるように、第２の抵抗Ｒ２を介して電気二重層キャパシタ２１の正極側に接続される。つまり、第２の抵抗Ｒ２は、電気二重層キャパシタ２１の負極側にではなく、電源ラインＤＬに接続され、電源１１またはモータＭの正極と直接的に接続されている。

ゲートには、ゲートに一定の電圧Ｖａを印加するための定電圧ダイオード２５が接続される。定電圧ダイオード２５は、また、ゲートに過大な電圧が印加されることを防いでＦＥＴ２３を保護する作用も果たす。

ゲートに一定の電圧Ｖａが印加されているときには、ＦＥＴ２３はオンの状態となり、ドレイン−ソース間の電圧（飽和電圧）はほぼ０ボルトとなる。つまり、ＦＥＴ２３は導通状態となる。なお、電圧Ｖａを適当な値に設定することにより、ＦＥＴ２３はその値に応じた電流Ｉｓを流す定電流動作を行うことが可能である。

第２の抵抗Ｒ２は、ＦＥＴ２３のゲートに電圧Ｖａを印加してＦＥＴ２３をオンするためのものであり、その抵抗値は、ＦＥＴ２３の仕様またはスイッチング速度などに応じて設定することが可能である。例えば、第２の抵抗Ｒ２の抵抗値を数十ＫΩ〜１００ＫΩ程度とすることが可能である。

ＦＥＴ２３のゲートにはトランジスタ２４のコレクタが接続されているので、トランジスタ２４がオンしたときには、ゲートの電圧Ｖａが低下し、これによってＦＥＴ２３はオフとなって電流Ｉｓが減少する。そうすると、第１の抵抗Ｒ１の両端に発生する電圧Ｖｂが小さくなり、トランジスタ２４がオフする。このような動作によって、ＦＥＴ２３に流れる電流Ｉｓは一定に保たれる。

なお、ＦＥＴ２３には、そのドレインとグランドラインＧＬとの間に、逆方向の電流を流すためのダイオード２６が接続される。電気二重層キャパシタ２１が放電するときには、ＦＥＴ２３の状態による影響を受けることなく、蓄えられた電荷がダイオード２６を通ってモータＭに流れる。

但し、通常、ＦＥＴ２３には、ダイオード２６に相当する素子がドレイン−ソース間に内蔵されているので、その場合にはダイオード２６を省略することも可能である。

次に、モータ駆動回路１の動作について説明する。

スイッチ１３をオフの状態からオンにすると、電源１１の電圧Ｖｃが電源ラインＤＬに印加され、電気二重層キャパシタ２１に充電されるとともに、モータＭが回転駆動される。

電気二重層キャパシタ２１が充電されるときに、ＦＥＴ２３によって電流Ｉｓの最大値が制限され、これによって電源１１および電源ラインＤＬなどの回路が保護される。

なお、スイッチ１３をオンにしてから数秒程度、例えば２〜５秒程度で電気二重層キャパシタ２１の充電が完了するように、電流Ｉｓの値を設定しておくことが可能である。

スイッチ１３をオフにすると、またはモータＭの負荷が急激に大きくなると、電気二重層キャパシタ２１に充電された電荷が放電してモータＭに流れる。これによって、モータＭの負荷の急激な変化に対応することが可能である。

電気二重層キャパシタ２１が放電するときに、放電回路にはダイオード２６のみが介在しているので、ダイオード２６のみを介してモータＭに急速放電される。したがって、放電時における電圧降下が極めて少なく、電気二重層キャパシタ２１に蓄えられた電荷が効率的に利用される。

また、ＦＥＴ２３に流れる電流Ｉｓが制限電流に達しない場合に、ゲートには第２の抵抗Ｒ２を介して充分な電圧Ｖａが印加されるので、ＦＥＴ２３の飽和電圧が低くなり、ＦＥＴ２３による電圧降下および電力損失が少ない。

このように、本実施形態のモータ駆動回路１によると、モータＭの回生エネルギによって電気二重層キャパシタ２１を効率的に充電し、電気二重層キャパシタ２１に充電された電荷を効率的に再利用することができる。

この点、従来においては、電気二重層キャパシタ２１の充電時において、充放電回路１２の全体が直列に接続されるため、電圧降下が大きく、効率が悪かった。

また、充放電回路１２の全体が電気二重層キャパシタ２１と直列になるように構成した場合、つまり例えば、第２の抵抗Ｒ２を電源ラインＤＬに接続するのではなく、電気二重層キャパシタ２１の負極側に接続した場合には、電流制限回路２２の動作の安定性を確保するのが容易ではなくなり、第１の抵抗Ｒ１または第２の抵抗Ｒ２などによる電圧降下が大きくなる。
〔第２の実施形態〕
図２には、第２の実施形態のモータ駆動回路１Ｂの例が示されている。

図２の第２の実施形態のモータ駆動回路１Ｂについては、図１に示した第１の実施形態のモータ駆動回路１との相違点についてのみ説明する。

すなわち、図２において、１つの電気二重層キャパシタ２１に対し、２つの電流制限回路２２ａ，２２ｂが設けられる。各電流制限回路２２ａ，２２ｂは、第１の実施形態で説明した電流制限回路２２と同じである。

すなわち、電気二重層キャパシタ２１に流れる電流Ｉｓは、２つの電流制限回路２２ａ，２２ｂにほぼ等分に分散される。これにより、電流Ｉｓによる各電流制限回路２２ａ，２２ｂにおける発熱量は低減されるので、各電流制限回路２２ａ，２２ｂを小型化することができる。

モータ駆動回路１Ｂでは、２つの電流制限回路２２ａ，２２ｂを用いたが、３つ以上の電流制限回路２２ａ，２２ｂ，２２ｃ…を用いてもよい。
〔第３の実施形態〕
図３には、第３の実施形態のモータ駆動回路１Ｃの例が示されている。

図３の第３の実施形態のモータ駆動回路１Ｃにおいて、モータＭは例えば３相交流モータであり、そのようなモータＭの回転速度および回転方向を制御するためのドライバ回路１４が設けられている。また、ドライバ回路１４およびモータ駆動回路１Ｃの全体を制御するために、全体制御回路１５が設けられている。

ドライバ回路１４は、例えばスイッチング制御素子をブリッジ接続してその導通角を位相制御するようにしたインバータ回路などの公知の回路を用いることができる。ドライバ回路１４によって、モータＭの回転の開始、停止、回転方向、回転速度などを制御することができる。

また、全体制御回路１５は、ドライバ回路１４に対して、制御のためのパルス列を出力し、または制御のための信号またはデータなどを出力するように構成することができる。全体制御回路１５には、操作のための操作スイッチ、操作ボタン、表示灯、表示装置、記憶装置、演算処理装置などを含ませることができる。

第３の実施形態のモータ駆動回路１Ｃによると、モータＭの制御をより細かく行うことができる。

なお、第３の実施形態のモータ駆動回路１Ｃにおいて、第２の実施形態のモータ駆動回路１Ｂのように複数の電流制限回路２２ａ，２２ｂを用いてもよい。

このように、モータ駆動回路１，１Ｂ、１Ｃの構成、特に、電源１１およびモータＭの制御のための構成は、従来から公知の種々の構成とすることが可能である。

上に述べた実施形態では、フィードバック素子としてトランジスタ２４を用いたが、適当な演算回路などを用いてもよい。

上に述べた実施形態では、ＦＥＴ２３としてＮＭＯＳ−ＦＥＴを用いたが、ＰＭＯＳ−ＦＥＴを用いてもよい。

その他、電気二重層キャパシタ２１、電流制限回路２２、充放電回路１２、電源１１、またはモータ駆動回路１，１Ｂ、１Ｃの各部または全体の構成、構造、回路、形状、個数、数値、定数、配置などは、本発明の主旨に沿って適宜変更することができる。

なお、本発明のモータ駆動回路のモータＭとして、サーボモータ、同期電動機、永久磁石同期電動機、３相交流モータなど種々のモータを用いることができる。モータ駆動回路は、エレベータ、クレーン、プレス装置などのように物体が上下移動する装置、または急激な加減速制御を必要とする搬送装置などに応用することができる。

１，１Ｂ、１Ｃ モータ駆動回路
１１ 電源
１２ 充放電回路
２１ 電気二重層キャパシタ
２２ 電流制限回路
２３ ＦＥＴ
２４ トランジスタ（フィードバック素子）
２５ 定電圧ダイオード
２６ ダイオード
Ｍ モータ
Ｒ１ 第１の抵抗
Ｒ２ 第２の抵抗

Claims (4)

1. 外部回路から供給される電流によって充電され蓄えた電荷を前記外部回路に放電することが可能な充放電回路であって、
   電気二重層キャパシタと、
   前記電気二重層キャパシタに流れる電流の大きさを制限するための電流制限回路と、
   を備え、
   前記電流制限回路は、
   前記電気二重層キャパシタの一方の端子に接続されて当該電気二重層キャパシタに流れる電流を制御するＦＥＴと、
   前記ＦＥＴに流れる電流の大きさを検出するために前記ＦＥＴのソースに接続された第１の抵抗と、
   前記ＦＥＴのゲートに電圧を印加して当該ＦＥＴをオンするように接続された第２の抵抗と、
   前記ＦＥＴのゲートに接続され、前記第１の抵抗によって検出された電流が所定以上になったときにオンして当該ＦＥＴをオフするように接続されたフィードバック素子と、
   を備え、
   前記第２の抵抗は、前記電気二重層キャパシタの前記ＦＥＴが接続された端子とは異なる他方の端子と前記ＦＥＴのゲートとの間に接続されてなる、
   ことを特徴とする充放電回路。
2. １つの前記電気二重層キャパシタに対して、複数の前記電流制限回路が並列に設けられた、
   請求項１記載の充放電回路。
3. モータを駆動するためのモータ駆動回路であって、
   前記モータに電力を供給するための電源と、
   前記電源に並列的に接続される充放電回路と、
   を有し、
   前記充放電回路は、
   電気二重層キャパシタと、
   前記電気二重層キャパシタに流れる電流の大きさを制限するための電流制限回路と、
   を備え、
   前記電流制限回路は、
   前記電気二重層キャパシタの一方の端子に接続されて当該電気二重層キャパシタに流れる電流を制御するＦＥＴと、
   前記ＦＥＴに流れる電流の大きさを検出するために前記ＦＥＴのソースに接続された第１の抵抗と、
   前記ＦＥＴのゲートに電圧を印加して当該ＦＥＴをオンするように接続された第２の抵抗と、
   前記ＦＥＴのゲートに接続され、前記第１の抵抗によって検出された電流が所定以上になったときにオンして当該ＦＥＴをオフするように接続されたフィードバック素子と、
   を備え、
   前記第２の抵抗は、前記電気二重層キャパシタの前記ＦＥＴが接続された端子とは異なる他方の端子と前記ＦＥＴのゲートとの間に接続されてなる、
   ことを特徴とするモータ駆動回路。
4. １つの前記電気二重層キャパシタに対して、複数の前記電流制限回路が並列に設けられた、
   請求項３記載のモータ駆動回路。

Images