JP2012104666A

JP2012104666A - Laminated wafer and method of manufacturing the same

Info

Publication number: JP2012104666A
Application number: JP2010252103A
Authority: JP
Inventors: Hideki Nishihata; 秀樹西畑; Akihiko Endo; 昭彦遠藤
Original assignee: Sumco Corp
Current assignee: Sumco Corp
Priority date: 2010-11-10
Filing date: 2010-11-10
Publication date: 2012-05-31

Abstract

PROBLEM TO BE SOLVED: To provide a laminated wafer free from lamination defects such as voids, blister, or the like, and to provide a method of manufacturing the same.SOLUTION: In the method of manufacturing a laminated wafer, surface of the insulating film of a wafer for active layer and surface of a wafer for supporting are polished immediately before the wafer for active layer and the wafer for supporting are laminated. The laminated wafer is obtained by laminating the wafer for active layer and the wafer for supporting, where the surface on the interface side has a low surface roughness.

Description

本発明は、貼り合わせウェーハ及びその製造方法、特に、ボイドやブリスタ等の貼り合わせ欠陥のない、貼り合わせウェーハ及びその製造方法に関する。 The present invention relates to a bonded wafer and a manufacturing method thereof, and more particularly to a bonded wafer having no bonding defects such as voids and blisters and a manufacturing method thereof.

従来、活性層用ウェーハと支持用ウェーハとの2枚のウェーハを用いて、貼り合わせウェーハを製造する方法としては、2枚のウェーハを酸化膜等の絶縁膜を介して貼り合わせ、活性層側となるウェーハを研削、研磨して貼り合わせウェーハを製造する方法(いわゆる研削研磨法)が知られている。
また、活性層側となるウェーハの表層部に、水素イオン等を打ち込んでイオン注入層を形成した後、支持基板用のウェーハと貼り合わせ、次いで熱処理により上記のイオン注入層で剥離することによって、貼り合わせウェーハを製造する方法(いわゆる、スマートカット法）も知られている（例えば、特許文献1、2、3）。 Conventionally, as a method of manufacturing a bonded wafer using two wafers of an active layer wafer and a support wafer, the two wafers are bonded together through an insulating film such as an oxide film, and the active layer side A method of manufacturing a bonded wafer by grinding and polishing a wafer (so-called grinding / polishing method) is known.
Also, after forming an ion implantation layer by implanting hydrogen ions or the like into the surface layer portion of the wafer on the active layer side, the wafer is bonded to the support substrate wafer, and then peeled off from the ion implantation layer by heat treatment, A method for manufacturing a bonded wafer (so-called smart cut method) is also known (for example, Patent Documents 1, 2, and 3).

ここで、上記の製造方法により得られたウェーハには、図1に示すような、ボイド(図1(a))やブリスタ(図1(b))などの貼り合わせ欠陥が発生することがあった。
このような貼り合わせ欠陥が1つでもあると、フッ酸水溶液を用いた洗浄工程において、フッ酸水溶液がこの貼り合わせ欠陥を通じて貼り合わせウェーハの酸化膜をエッチングしてしまうことがある。このため、HF欠陥を発生させ、酸化膜耐圧が低下してしまうという問題があった。
また、このような貼り合わせ欠陥の周辺の活性層が後工程の熱処理工程に剥がれて、表面に異物として付着することがある。熱処理工程中に表面に異物が付着すると、後の洗浄工程等では除去することが困難である。
さらに、上記のボイドやブリスタの発生は、近年の薄厚化した絶縁膜、特に、厚さが0.5μm以下の絶縁膜を界面として貼り合わせる場合において顕著になる。 Here, in the wafer obtained by the above manufacturing method, bonding defects such as voids (FIG. 1 (a)) and blisters (FIG. 1 (b)) as shown in FIG. 1 may occur. It was.
If there is even one such bonding defect, in the cleaning process using the hydrofluoric acid aqueous solution, the hydrofluoric acid aqueous solution may etch the oxide film of the bonded wafer through the bonding defect. Therefore, there is a problem that HF defects are generated and the oxide film breakdown voltage is lowered.
In addition, the active layer around such a bonding defect may be peeled off in a subsequent heat treatment step and adhered to the surface as a foreign substance. If foreign matter adheres to the surface during the heat treatment process, it is difficult to remove it in a subsequent cleaning process or the like.
Furthermore, the generation of the above-mentioned voids and blisters becomes prominent when a thin insulating film in recent years, particularly when an insulating film having a thickness of 0.5 μm or less is bonded as an interface.

これに対し、支持用ウェーハとして、ウェーハの少なくとも貼り合わせ面側の表面を研磨してウェーハの表面粗さを低減させた、研磨ウェーハを用いて、ボイド等の発生を抑制する方法がある。
また、支持用ウェーハの貼り合わせ界面に存在するCOP(Crystal Originated Particle)も、貼り合わせ欠陥の原因となるため、支持用ウェーハに、低COPウェーハを用いる方法もある。 On the other hand, as a supporting wafer, there is a method for suppressing the generation of voids or the like by using a polished wafer in which at least the surface on the bonding surface side of the wafer is polished to reduce the surface roughness of the wafer.
In addition, since COP (Crystal Originated Particles) present at the bonding interface of the supporting wafer also causes bonding defects, there is a method of using a low COP wafer as the supporting wafer.

しかし、上記の研磨ウェーハや低COPウェーハを支持用ウェーハとして用いる方法だけでは、貼り合わせウェーハに発生するボイドやブリスタ等の貼り合わせ欠陥を完全には抑制できなかった。
また、研磨ウェーハや低COPウェーハを支持用ウェーハとして用いた、貼り合わせウェーハは、ゲッタリング能力が低いことが指摘されており、(例えば、特許文献3)、貼り合わせウェーハの金属汚染に関して改善の余地がある。
さらに、上記の低COPウェーハは、ウェーハ強度が低いため、熱処理においてスリップが発生しやすく、この点も改善すべき点である。 However, the bonding defects such as voids and blisters generated in the bonded wafer cannot be completely suppressed only by the method using the above-described polished wafer or low COP wafer as the supporting wafer.
In addition, it has been pointed out that bonded wafers using polished wafers or low COP wafers as support wafers have low gettering capabilities (e.g., Patent Document 3), and improved metal contamination of bonded wafers. There is room.
Furthermore, since the low COP wafer has a low wafer strength, slipping is likely to occur during heat treatment, and this point should be improved.

ところで、貼り合わせウェーハの製造方法において、特許文献4に記載のように、エピタキシャルウェーハやアニールウェーハを支持用ウェーハとして用いる方法が知られている。
エピタキシャルウェーハやアニールウェーハは、表面欠陥が少なく、これらを用いることにより、支持用ウェーハの貼り合わせ界面直下もデバイス層として使用できる。
また、ボロン等の不純物濃度の高いp型基板上にエピタキシャル層を形成したp/p+エピタキシャルウェーハは、当該高濃度の不純物により高いゲッタリング能力を有する。
さらに、アニールウェーハは、高温アニールにより酸素析出物の密度が増加するため、ゲッタリング能力が高い。
従って、エピタキシャルウェーハやアニールウェーハを支持用ウェーハとして用いることにより、上記の不純物汚染を抑制することができる。
上記エピタキシャルウェーハやアニールウェーハの酸素濃度を1.4×10¹⁸atoms/cm³より大きくすることによって、ウェーハ強度を向上させて熱処理におけるスリップの発生を防止することもできる。 By the way, as described in Patent Document 4, a method of using an epitaxial wafer or an annealed wafer as a supporting wafer is known as a method for manufacturing a bonded wafer.
Epitaxial wafers and annealed wafers have few surface defects, and by using these, the portion immediately below the bonding interface of the supporting wafer can be used as a device layer.
In addition, a p / p + epitaxial wafer in which an epitaxial layer is formed on a p-type substrate having a high impurity concentration such as boron has a high gettering ability due to the high concentration impurity.
Furthermore, the annealed wafer has a high gettering capability because the density of oxygen precipitates is increased by high-temperature annealing.
Therefore, the above-described impurity contamination can be suppressed by using an epitaxial wafer or an annealed wafer as a supporting wafer.
By making the oxygen concentration of the epitaxial wafer or the annealed wafer larger than 1.4 × 10 ¹⁸ atoms / cm ³ , the wafer strength can be improved and the occurrence of slip in the heat treatment can be prevented.

特開平11−67701号公報JP-A-11-67701 特開平5−211128号公報JP-A-5-211128 特開2000−332021号公報Japanese Unexamined Patent Publication No. 2000-332021 特開10−79498号公報Japanese Patent Laid-Open No. 10-79498

しかしながら、エピタキシャルウェーハは、貼り合わせ界面となるエピタキシャル膜の表面が非常に粗い。また、アニールウェーハは、アニールウェーハを製造する過程において、エッチングピットが生じるため、ウェーハ表面が非常に粗い。
このため、とりわけエピタキシャルウェーハやアニールウェーハを用いて貼り合わせウェーハを製造すると、貼り合わせ界面の表面が粗いため、貼り合わせ不良を生じ、特にボイドやブリスタが多発するという問題があった。 However, the epitaxial wafer has a very rough surface of the epitaxial film serving as a bonding interface. Also, the annealed wafer has an extremely rough wafer surface because etching pits are generated in the process of manufacturing the annealed wafer.
For this reason, in particular, when a bonded wafer is manufactured using an epitaxial wafer or an annealed wafer, the surface of the bonded interface is rough, resulting in a bonding failure, and in particular, there are problems of frequent occurrence of voids and blisters.

本発明は、上記の問題を解決するためになされたものであり、ボイド、ブリスタ等の貼り合わせ欠陥のない、貼り合わせウェーハ及びその製造方法を提供することを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a bonded wafer having no bonding defects such as voids and blisters and a method for manufacturing the same.

発明者は、上記の課題を解決すべく鋭意研究を重ねた。
その結果、貼り合わせの直前において、支持用ウェーハの貼り合わせ界面側の表面を研磨し、且つ活性層用ウェーハに形成した絶縁膜の表面も研磨することにより、支持用ウェーハ及び活性層用ウェーハの貼り合わせ直前での貼り合わせ面の表面粗さを低減させて、ボイドやブリスタ等の貼り合わせ欠陥の発生を完全になくすことができることの知見を得た。 The inventor has intensively studied to solve the above problems.
As a result, immediately before the bonding, the surface of the supporting wafer on the bonding interface side is polished, and the surface of the insulating film formed on the active layer wafer is also polished, whereby the supporting wafer and the active layer wafer are polished. The present inventors have found that the surface roughness of the bonding surface immediately before bonding can be reduced and the occurrence of bonding defects such as voids and blisters can be completely eliminated.

また、発明者は、支持用ウェーハとして、エピタキシャルウェーハ又はアニールウェーハを用いることにより、貼り合わせウェーハに高いゲッタリング能力を持たせ得ること、また、スリップの発生を抑制し得ることも併せて見出した。 The inventor has also found that by using an epitaxial wafer or an annealed wafer as the supporting wafer, the bonded wafer can have a high gettering capability, and the occurrence of slip can be suppressed. .

本発明は、上記の知見に基づくもので、その要旨構成は、次の通りである。
(1)活性層用ウェーハに絶縁膜を形成し、該活性層用ウェーハを、前記絶縁膜を界面として支持用ウェーハに貼り合わせて、ウェーハ複合体を形成するに当たり、
前記貼り合わせを行うのに先立って、前記絶縁膜の前記界面側の表面及び、前記支持用ウェーハの前記界面側の表面を研磨することを特徴とする、貼り合わせウェーハの製造方法。 This invention is based on said knowledge, The summary structure is as follows.
(1) An insulating film is formed on an active layer wafer, and the active layer wafer is bonded to a supporting wafer with the insulating film as an interface to form a wafer composite.
Prior to performing the bonding, the surface of the insulating film on the interface side and the surface of the supporting wafer on the interface side are polished.

(2)活性層用ウェーハに絶縁膜を形成し、該活性層用ウェーハを、前記絶縁膜を界面として支持用ウェーハに貼り合わせて、ウェーハ複合体を形成する工程と、
前記ウェーハ複合体の前記活性層用ウェーハ側を研削して、前記ウェーハ複合体を薄厚化処理する工程を含む、貼り合わせウェーハの製造方法において、
前記貼り合わせを行うのに先立って、前記絶縁膜の前記界面側の表面及び、前記支持用ウェーハの前記界面側の表面を研磨する工程を含むことを特徴とする、貼り合わせウェーハの製造方法。 (2) forming an insulating film on the active layer wafer, bonding the active layer wafer to the supporting wafer with the insulating film as an interface, and forming a wafer composite;
In the method for manufacturing a bonded wafer, the method includes grinding the active layer wafer side of the wafer composite and thinning the wafer composite.
Prior to performing the bonding, the method includes a step of polishing the surface on the interface side of the insulating film and the surface on the interface side of the supporting wafer.

(3)活性層用ウェーハに絶縁膜を形成する工程と、
前記活性層用ウェーハに水素イオンを注入して、前記活性層用ウェーハに水素イオン層を形成する工程と、
前記活性層用ウェーハを、前記絶縁膜を界面として支持用ウェーハに貼り合わせて、ウェーハ複合体を形成する工程と、
前記水素イオン層を起点として前記活性層用ウェーハの一部を剥離して、前記ウェーハ複合体を薄厚化する工程を含む、貼り合わせウェーハの製造方法において、
前記貼り合わせを行う直前に、前記絶縁膜の前記界面側の表面及び、前記支持用ウェーハの前記界面側の表面を研磨する工程を含むことを特徴とする、貼り合わせウェーハの製造方法。 (3) forming an insulating film on the active layer wafer;
Injecting hydrogen ions into the active layer wafer to form a hydrogen ion layer on the active layer wafer;
Bonding the active layer wafer to a supporting wafer with the insulating film as an interface to form a wafer composite;
In the method for manufacturing a bonded wafer, including a step of peeling off a part of the wafer for active layer starting from the hydrogen ion layer and thinning the wafer composite,
A method for producing a bonded wafer, comprising a step of polishing the surface on the interface side of the insulating film and the surface on the interface side of the supporting wafer immediately before the bonding.

(4)前記貼り合わせを行う直前での、前記絶縁膜の前記界面側の表面のJIS R 1683に基づく二乗平均粗さRMSは、0.1nm以下であり、且つ前記支持用ウェーハの前記界面側の表面の前記二乗平均粗さRMSは、0.1nm以下である、上記(1)に記載の貼り合わせウェーハの製造方法。 (4) Root mean square roughness RMS based on JIS R 1683 of the surface on the interface side of the insulating film immediately before the bonding is 0.1 nm or less, and on the interface side of the supporting wafer The method for producing a bonded wafer according to (1), wherein the root mean square roughness RMS of the surface is 0.1 nm or less.

(5)前記支持用ウェーハは、エピタキシャルウェーハとアニールウェーハとのいずれか一方であることを特徴とする、上記(1)に記載の貼り合わせウェーハの製造方法。 (5) The method for manufacturing a bonded wafer according to (1), wherein the supporting wafer is one of an epitaxial wafer and an annealed wafer.

(6)片面に絶縁膜を有する活性層用ウェーハと支持用ウェーハとを前記絶縁膜を界面として貼り合わせて形成されるウェーハ複合体を薄厚化してなる、貼り合わせウェーハにおいて、
前記貼り合わせウェーハの、前記絶縁膜の前記界面側の表面のJIS R 1683に基づく二乗平均粗さRMSは、0.1nm以下であることを特徴とする、貼り合わせウェーハ。 (6) In a bonded wafer formed by thinning a wafer composite formed by bonding an active layer wafer having an insulating film on one side and a supporting wafer with the insulating film as an interface,
The bonded wafer according to claim 1, wherein a root mean square roughness RMS based on JIS R 1683 of the surface of the insulating film on the interface side of the bonded wafer is 0.1 nm or less.

(7)前記支持用ウェーハは、エピタキシャルウェーハとアニールウェーハとのいずれか一方である、上記(6)に記載の貼り合わせウェーハ。 (7) The bonded wafer according to (6), wherein the supporting wafer is one of an epitaxial wafer and an annealed wafer.

本発明によれば、ボイドやブリスタ等の貼り合わせ欠陥が全くない、貼り合わせウェーハを製造することができる。
このため、HF欠陥の発生、及び酸化膜の耐圧の低下を抑制した、高品質の貼り合わせウェーハを提供することができる。
また、本発明において、支持用ウェーハとしてエピタキシャルウェーハ又はアニールウェーハを用いることにより、貼り合わせウェーハに、高いゲッタリング能力をもたせ得ることができ、またスリップの発生も抑制し得る。 According to the present invention, a bonded wafer having no bonding defects such as voids and blisters can be manufactured.
For this reason, it is possible to provide a high-quality bonded wafer in which generation of HF defects and reduction in the breakdown voltage of the oxide film are suppressed.
Further, in the present invention, by using an epitaxial wafer or an annealed wafer as the supporting wafer, the bonded wafer can have a high gettering capability, and the occurrence of slip can be suppressed.

(a)貼り合わせウェーハに発生したボイドを示す図である。(b)貼り合わせウェーハに発生したブリスタを示す図である。(a) It is a figure which shows the void which generate | occur | produced in the bonded wafer. (b) It is a figure which shows the blister generated in the bonded wafer. 本発明の一実施形態にかかる製造方法のフローチャートを示す図である。It is a figure which shows the flowchart of the manufacturing method concerning one Embodiment of this invention. 本発明の一実施形態にかかる製造方法のフローチャートを示す図である。It is a figure which shows the flowchart of the manufacturing method concerning one Embodiment of this invention. 本発明の一実施形態にかかる製造方法のフローチャートを示す図である。It is a figure which shows the flowchart of the manufacturing method concerning one Embodiment of this invention. 本発明の一実施形態にかかる製造方法のフローチャートを示す図である。It is a figure which shows the flowchart of the manufacturing method concerning one Embodiment of this invention.

以下、本発明の貼り合わせウェーハの製造方法について図面を参照して説明する。
本発明の一実施形態では、まず、図2に示すように、活性層用ウェーハ1と支持用ウェーハ2とを用意し、支持用ウェーハ2として、エピタキシャルウェーハを用いる(S1)。
エピタキシャルウェーハは、通常のエピタキシャル成長法によって製造することができ、例えば、エピタキシャル装置内で、ウェーハをサセプタに載置し、水素ガスを導入して水素ガス雰囲気下で1100℃〜1200℃に昇温して、ベークする。次いで、原料ガスのトリクロロシランガス、キャリアガスの水素ガス、ドーパントガスのジボランガスをエピタキシャル炉内に導入して、ウェーハ表面に厚さ2.0〜4.0μm、抵抗率1.0〜10.0Ωcmのエピタキシャル膜2aを形成することができる。
なお、表面にエピタキシャル膜2aを成長させるウェーハ2は、結晶方位が(100)、(110)、(111)のいずれでもよく、また、導電型もn型、p型のいずれでもよい。 Hereinafter, the manufacturing method of the bonded wafer of this invention is demonstrated with reference to drawings.
In one embodiment of the present invention, first, as shown in FIG. 2, an active layer wafer 1 and a support wafer 2 are prepared, and an epitaxial wafer is used as the support wafer 2 (S1).
An epitaxial wafer can be manufactured by a normal epitaxial growth method. For example, in an epitaxial apparatus, the wafer is placed on a susceptor, and hydrogen gas is introduced to raise the temperature to 1100 ° C. to 1200 ° C. in a hydrogen gas atmosphere. And bake. Next, trichlorosilane gas as a source gas, hydrogen gas as a carrier gas, and diborane gas as a dopant gas are introduced into an epitaxial furnace to form an epitaxial film 2a having a thickness of 2.0 to 4.0 μm and a resistivity of 1.0 to 10.0 Ωcm on the wafer surface. be able to.
Note that the wafer 2 on which the epitaxial film 2a is grown may have a crystal orientation of (100), (110), or (111), and the conductivity type may be either n-type or p-type.

一方、活性層用ウェーハ1も、結晶方位は(100)、(110)、(111)のいずれでもよく、任意の導電型とすることができる。
また、結晶方位や導電型は、上記のエピタキシャル膜2aを形成するウェーハ2と同じであってもよく、異なっていても良い。 On the other hand, the active layer wafer 1 may have any of (100), (110), and (111) crystal orientations and can be of any conductivity type.
The crystal orientation and conductivity type may be the same as or different from those of the wafer 2 on which the epitaxial film 2a is formed.

次いで、用意した活性層用ウェーハ1の一方の面の表面に絶縁膜3を形成する(S2)。絶縁膜としては、例えば酸化膜を用いることができる。酸化膜の形成方法は、特に限定しないが、例えば、600〜1200℃の高温の酸化炉に活性層用ウェーハを入れて酸素と反応させる、熱酸化による方法を用いることができる。 Next, the insulating film 3 is formed on the surface of one surface of the prepared active layer wafer 1 (S2). For example, an oxide film can be used as the insulating film. The method for forming the oxide film is not particularly limited. For example, a method by thermal oxidation in which an active layer wafer is placed in a high-temperature oxidation furnace at 600 to 1200 ° C. and reacted with oxygen can be used.

ここで、本発明の貼り合わせウェーハの製造方法においては、活性層用ウェーハ1と支持用ウェーハ2とを貼り合わせるのに先立って、絶縁膜3の界面側の表面3a及び、支持用ウェーハ2の界面側の表面2bを研磨する(S3)ことが肝要である。
図2に示す実施形態では、支持用ウェーハ2がエピタキシャルウェーハであるため、貼り合わせ側となるエピタキシャル膜2aの表面2bを研磨する。
エピタキシャル膜2aの研磨方法は、特に限定しないが、例えば、ウレタンなどからなる研磨布を定盤に貼り、研磨面を研磨布に接した状態にして、加圧し、エピタキシャルウェーハと定盤とを回転させながら研磨スラリーを供給して行うことができる。
なお、エピタキシャルウェーハ2の回転数は、2〜2000rpm、定盤の回転数は、1〜2001rpm、研磨圧力は、0.05〜5.0kPaとすることが好ましく、研磨スラリーの種類は特に制限されないが、粒径が0.5μm以下のコロイダルシリカが好ましい。
また、絶縁膜3の研磨方法は、特に限定しないが、上記のエピタキシャル膜2aの研磨方法において、ウェーハの回転数を2〜2000rpm、定盤の回転数を2〜2000rpm、研磨圧力を0.05〜5.0kPaとすることが好ましく、研磨スラリーの種類は特に制限されないが、SiO2やCeO2を含む水溶液やアルカリ溶液などの砥粒を用いることが好ましい。
なお、「先立って」とは、上述の絶縁膜3及び支持用ウェーハ2の界面側の面の表面2bの研磨の後に、研磨した表面の表面粗さが粗くなるような工程を含まないことを意味する。 Here, in the method for manufacturing a bonded wafer of the present invention, prior to bonding the active layer wafer 1 and the supporting wafer 2, the surface 3a on the interface side of the insulating film 3 and the supporting wafer 2 It is important to polish the surface 2b on the interface side (S3).
In the embodiment shown in FIG. 2, since the supporting wafer 2 is an epitaxial wafer, the surface 2b of the epitaxial film 2a on the bonding side is polished.
The method of polishing the epitaxial film 2a is not particularly limited, but for example, a polishing cloth made of urethane or the like is attached to a surface plate, the polishing surface is in contact with the polishing cloth, pressure is applied, and the epitaxial wafer and the surface plate are rotated. It is possible to carry out by supplying a polishing slurry.
The number of revolutions of the epitaxial wafer 2 is preferably 2 to 2000 rpm, the number of revolutions of the surface plate is preferably 1 to 2001 rpm, and the polishing pressure is preferably 0.05 to 5.0 kPa. Colloidal silica having a diameter of 0.5 μm or less is preferred.
Further, the method for polishing the insulating film 3 is not particularly limited, but in the method for polishing the epitaxial film 2a, the rotation speed of the wafer is 2 to 2000 rpm, the rotation speed of the surface plate is 2 to 2000 rpm, and the polishing pressure is 0.05 to 5.0. It is preferable to use kPa, and the type of the polishing slurry is not particularly limited, but it is preferable to use abrasive grains such as an aqueous solution or an alkaline solution containing SiO2 or CeO2.
Note that “in advance” does not include a process in which the surface roughness of the polished surface becomes rough after the polishing of the surface 2b on the interface side surface of the insulating film 3 and the supporting wafer 2 described above. means.

上記の研磨工程の後、貼り合わせを行い、ウェーハ複合体4を形成する(S4)。貼り合わせは、例えばウェーハの貼り合わせに通常使用される治具を用いて、室温下で行うことができる。
また、貼り合わせ後に、貼り合わせ強度を向上させるために、ウェーハ複合体4に対して、熱処理工程を行うことが好ましい。
この熱処理工程については、雰囲気ガスは特に限定することはないが、処理温度および時間に関しては1100℃以上で60分以上行うことが好ましい。 After the polishing step, bonding is performed to form a wafer composite 4 (S4). The bonding can be performed at room temperature using, for example, a jig usually used for bonding wafers.
In addition, it is preferable to perform a heat treatment step on the wafer composite 4 after bonding so as to improve the bonding strength.
In this heat treatment step, the atmospheric gas is not particularly limited, but the treatment temperature and time are preferably 1100 ° C. or more and 60 minutes or more.

次いで、ウェーハ複合体4の活性層用ウェーハ1側を薄厚化する(S5)。薄厚化は、活性層用ウェーハ1を研削、研磨することによって行う。
ウェーハ複合体4の活性層用ウェーハ1の研削は、例えば、機械式の加工を行うことができる。この研削加工により活性層側ウェーハの厚さを10〜15μmまで薄膜化する。
研削に引き続いて、ウェーハ複合体4の活性層用ウェーハ1を研磨することにより薄厚化する。この研磨は、砥粒濃度が１質量％以下の研磨剤を供給しながら行うことが好ましい。このような研磨液としては、例えばシリカなどの砥粒の濃度が1質量%以下のアルカリ性溶液を用いることができる。なお、アルカリ性溶液としては、無機アルカリ溶液(KOH、NaOH等)、有機アルカリ溶液(例えば、アミンを主成分とするピペラジンやエチレンジアミン等)、又はこれらの混合溶液などが好適である。
上記の研削及び研磨を行うことにより、所望の厚さの活性層を有する貼り合わせウェーハ5が完成する。
以下、本発明の作用効果について説明する。 Next, the active layer wafer 1 side of the wafer composite 4 is thinned (S5). The thinning is performed by grinding and polishing the active layer wafer 1.
The grinding of the active layer wafer 1 of the wafer composite 4 can be performed, for example, by mechanical processing. By this grinding process, the thickness of the active layer side wafer is reduced to 10 to 15 μm.
Following the grinding, the active layer wafer 1 of the wafer composite 4 is polished to reduce the thickness. This polishing is preferably performed while supplying an abrasive having an abrasive concentration of 1% by mass or less. As such a polishing liquid, for example, an alkaline solution having a concentration of abrasive grains such as silica of 1% by mass or less can be used. As the alkaline solution, an inorganic alkaline solution (KOH, NaOH, etc.), an organic alkaline solution (for example, piperazine or ethylenediamine containing amine as a main component), or a mixed solution thereof is suitable.
By performing the above grinding and polishing, a bonded wafer 5 having an active layer having a desired thickness is completed.
Hereinafter, the function and effect of the present invention will be described.

本発明によれば、絶縁膜3の界面側の表面3a及び、支持用ウェーハ2の界面側の表面2bを研磨するため、貼り合わせ直前における、絶縁膜3の界面側の表面粗さ、及び支持用ウェーハ2の界面側の表面粗さを低減することができる。
これにより、貼り合わせ面となる絶縁膜及びエピタキシャル膜の双方の表面粗さが低減され、ボイドやブリスタ等の貼り合わせ欠陥の発生を完全になくすことができる。
なお、「表面粗さ」とは、以下において、JIS R 1683(2007年)に基づく二乗平均粗さRMSで定義するものとする。 According to the present invention, the surface 3a on the interface side of the insulating film 3 and the surface 2b on the interface side of the supporting wafer 2 are polished. The surface roughness on the interface side of the wafer 2 can be reduced.
As a result, the surface roughness of both the insulating film and the epitaxial film serving as the bonding surfaces is reduced, and the occurrence of bonding defects such as voids and blisters can be completely eliminated.
In the following, “surface roughness” is defined by the root mean square RMS based on JIS R 1683 (2007).

次に、本発明の別の実施形態について、図3を参照して説明する。
上記の図2に示す実施形態との違いは、支持用ウェーハ6として、アニールウェーハを用いる(S1)点である。
アニールウェーハは、通常の方法で製造することができ、例えば、アルゴンガス等の不活性ガス、又は水素ガスのいずれか1以上を含む雰囲気中でウェーハを熱処理温度が1150〜1300℃程度で、熱処理時間が20分〜1時間程度の熱処理を施すことができる。熱処理に用いる熱処理炉は、熱処理条件に応じて、縦型熱処理炉、横型熱処理炉等のいずれかを用いることができる。
また、図2に示す実施形態の場合と同様に、活性層用ウェーハ1には絶縁膜3を形成する(S2)。 Next, another embodiment of the present invention will be described with reference to FIG.
The difference from the embodiment shown in FIG. 2 is that an annealed wafer is used as the supporting wafer 6 (S1).
An annealed wafer can be manufactured by a normal method. For example, the heat treatment temperature of the wafer in an atmosphere containing one or more of an inert gas such as argon gas or hydrogen gas is about 1150 to 1300 ° C. Heat treatment for about 20 minutes to 1 hour can be performed. As the heat treatment furnace used for the heat treatment, either a vertical heat treatment furnace or a horizontal heat treatment furnace can be used depending on heat treatment conditions.
Further, as in the case of the embodiment shown in FIG. 2, the insulating film 3 is formed on the active layer wafer 1 (S2).

次いで、活性層用ウェーハ1と支持用ウェーハ6とを貼り合わせる直前に、絶縁膜3の界面側の面の表面3a及び、アニールウェーハの界面側の表面6aを研磨する(S3)。
ここで、アニールウェーハの研磨は、特に限定しないが、例えば上述のエピタキシャル膜の研磨と同様に行うことができる。このとき、ウェーハの回転数は、2〜2000rpm、定盤の回転数は、1〜2001rpm、研磨圧力は、0.05〜5.0kPaとすることが好ましい。 Next, immediately before bonding the active layer wafer 1 and the supporting wafer 6 together, the surface 3a on the interface side of the insulating film 3 and the surface 6a on the interface side of the annealed wafer are polished (S3).
Here, polishing of the annealed wafer is not particularly limited, but for example, it can be performed in the same manner as the polishing of the epitaxial film described above. At this time, the rotation speed of the wafer is preferably 2 to 2000 rpm, the rotation speed of the surface plate is 1 to 2001 rpm, and the polishing pressure is preferably 0.05 to 5.0 kPa.

その後、図2に示す実施形態の場合と同様に、2枚のウェーハを貼り合わせて、ウェーハ複合体7を形成し(S4)、及び活性層用ウェーハ1側の研削研磨(S5)を行い、貼り合わせウェーハ8を製造する。 Thereafter, as in the case of the embodiment shown in FIG. 2, the two wafers are bonded together to form the wafer composite 7 (S4), and grinding and polishing (S5) on the active layer wafer 1 side, A bonded wafer 8 is manufactured.

支持用ウェーハ6としてアニールウェーハを用いた場合も、貼り合わせ直前における、絶縁膜3の界面側の表面粗さ、及び支持用ウェーハ6の界面側の表面粗さを低減することができる。
このため、ボイドやブリスタ等の貼り合わせ欠陥の発生を完全になくすことができる。 Even when an annealed wafer is used as the supporting wafer 6, the surface roughness on the interface side of the insulating film 3 and the surface roughness on the interface side of the supporting wafer 6 immediately before bonding can be reduced.
For this reason, generation | occurrence | production of bonding defects, such as a void and a blister, can be eliminated completely.

次に、本発明の別の実施形態について、図4、5を参照して説明する。
図4、5は、上述のスマートカット法によって貼り合わせウェーハの製造を行う場合のフローチャートを示す図である。図4は、支持用ウェーハ2として、エピタキシャルウェーハを用いる場合であり、図5は、支持用ウェーハ6として、アニールウェーハを用いる場合である。
図4、5に示すように、スマートカット法においても、活性層用ウェーハ1と支持用ウェーハ2、6とを用意し(S1)、活性層用ウェーハ1に絶縁膜3を形成する(S2)。
次いで、絶縁膜3の界面側の面の表面3a及び、支持用ウェーハ2、6の界面側の面の表面2a、6aを研磨する(S3)ことが肝要である。
スマートカット法では、上記研磨の後、活性層用ウェーハ1の内部に、例えば水素イオンを注入して、剥離層9を形成する(S4)。
水素イオンの注入は、例えば、加速電圧を30〜150keVとして、3.0×10¹⁶ 〜1.5×10¹⁷atoms /cm²程度のドーズ量とすることができる。
次いで、活性層用ウェーハ1と支持用ウェーハ2、6との貼り合わせを行ってウェーハ複合体10、12を形成し(S5)、その後、活性層用ウェーハ1に対し、剥離層9を起点とした剥離を行い、ウェーハ複合体10、12を薄厚化して、貼り合わせウェーハ11、13を形成する(S6)。
剥離は、例えば、窒素雰囲気で、400〜600℃、30分間程度の熱処理によって行うことができる。剥離後の活性層用ウェーハの厚さは、450〜500nm程度とすることが好ましい。
なお、貼り合わせウェーハ11、13の貼り合わせ強度を向上させるために、薄厚化したウェーハ11、13に対し、熱処理工程を施すことが好ましい。
この熱処理工程については、上述のように、雰囲気ガスは特に限定することはないが、処理温度および時間に関しては1100℃以上で60分以上行うことが好ましい。
さらに、必要に応じて、剥離後の表層のダメージ除去処理を行っても良い。剥離後のダメージ除去処理は、例えばドライ酸素雰囲気にて1000℃程度で、4〜6時間行い、貼り合わせ基板全体を酸化膜で覆い、ダメージ層を酸化膜とし、ダメージ層を除去するために、HF50％溶液で5分程度の洗浄により、酸化膜及び剥離面のダメージを除去することができる。
なお、図4、5に示す実施形態について、剥離層9の形成工程(S4)は、研磨工程(S3)に先立って行っても良い。 Next, another embodiment of the present invention will be described with reference to FIGS.
4 and 5 are flowcharts for manufacturing a bonded wafer by the smart cut method described above. FIG. 4 shows a case where an epitaxial wafer is used as the supporting wafer 2, and FIG. 5 shows a case where an annealed wafer is used as the supporting wafer 6.
As shown in FIGS. 4 and 5, even in the smart cut method, active layer wafer 1 and supporting wafers 2 and 6 are prepared (S1), and insulating film 3 is formed on active layer wafer 1 (S2). .
Next, it is important to polish the surface 3a on the interface side surface of the insulating film 3 and the surfaces 2a and 6a on the interface side surface of the supporting wafers 2 and 6 (S3).
In the smart cut method, after the polishing, for example, hydrogen ions are implanted into the active layer wafer 1 to form the release layer 9 (S4).
For example, hydrogen ions can be implanted at an acceleration voltage of 30 to 150 keV and a dose of about 3.0 × 10 ^{16 to} 1.5 × 10 ¹⁷ atoms / cm ² .
Next, the active layer wafer 1 and the supporting wafers 2 and 6 are bonded to form the wafer composites 10 and 12 (S5), and then the active layer wafer 1 is separated from the release layer 9 as a starting point. Then, the wafer composites 10 and 12 are thinned to form bonded wafers 11 and 13 (S6).
The peeling can be performed, for example, by a heat treatment at 400 to 600 ° C. for about 30 minutes in a nitrogen atmosphere. The thickness of the active layer wafer after peeling is preferably about 450 to 500 nm.
In order to improve the bonding strength of the bonded wafers 11 and 13, it is preferable to perform a heat treatment process on the thinned wafers 11 and 13.
As described above, the atmosphere gas is not particularly limited in this heat treatment step, but the treatment temperature and time are preferably 1100 ° C. or more and 60 minutes or more.
Furthermore, you may perform the damage removal process of the surface layer after peeling as needed. Damage removal treatment after peeling is performed, for example, in a dry oxygen atmosphere at about 1000 ° C. for 4 to 6 hours, the entire bonded substrate is covered with an oxide film, the damaged layer is an oxide film, and the damaged layer is removed. The damage of the oxide film and the peeled surface can be removed by washing with HF50% solution for about 5 minutes.
4 and 5, the formation step (S4) of the release layer 9 may be performed prior to the polishing step (S3).

図4、5に示す、スマートカット法でも、同様に、貼り合わせ直前における、絶縁膜3の界面側の面の表面粗さ、及び支持用ウェーハ2、6の界面側の表面粗さを低減することができる。ボイドやブリスタ等の貼り合わせ欠陥の発生を完全になくすことができる。 Similarly, the smart cut method shown in FIGS. 4 and 5 also reduces the surface roughness on the interface side of the insulating film 3 and the surface roughness on the interface side of the supporting wafers 2 and 6 immediately before bonding. be able to. Occurrence of bonding defects such as voids and blisters can be completely eliminated.

また、図2〜5に示す実施形態について、エピタキシャル膜2aの研磨量は、100〜500nm、絶縁膜3の研磨量は、500〜1000nm、アニールウェーハの表面6aの研磨量は、100〜500 nmとすることが好ましい。
ここで、ウェーハ、絶縁膜及び、エピタキシャル膜の表面粗さを、JIS R 1683(2007年)に基づく、二乗平均粗さRMSで定義するものとする。
このとき、絶縁膜3の表面3aを500nm以上研磨することにより、絶縁膜3の表面粗さRMSを0.1nm以下とすることができる。
また、エピタキシャル膜2aの表面を0.1μm以上研磨することにより、エピタキシャル膜2aの表面粗さRMSを0.1nm以下とすることができる。
さらに、アニールウェーハの表面6aを0.1μm以上研磨することにより、アニールウェーハ6の表面粗さRMSを0.1nm以下とすることができる。
絶縁膜3の表面3a、エピタキシャル膜2aの表面、アニールウェーハの表面6aの表面粗さRMSを0.1nm以下とすることができれば、貼り合わせ表面の凹凸起因のボイド等の貼り合わせ欠陥を完全になくすことができる。
なお、絶縁膜3の表面粗さをさらに低減させるために、活性層用ウェーハ1に絶縁膜3を形成する前に、予め当該絶縁膜3を形成する面1aを研磨しておくことが好ましい。 2 to 5, the polishing amount of the epitaxial film 2a is 100 to 500 nm, the polishing amount of the insulating film 3 is 500 to 1000 nm, and the polishing amount of the surface 6a of the annealed wafer is 100 to 500 nm. It is preferable that
Here, the surface roughness of the wafer, the insulating film, and the epitaxial film is defined by root mean square roughness RMS based on JIS R 1683 (2007).
At this time, the surface roughness RMS of the insulating film 3 can be reduced to 0.1 nm or less by polishing the surface 3a of the insulating film 3 by 500 nm or more.
Further, by polishing the surface of the epitaxial film 2a by 0.1 μm or more, the surface roughness RMS of the epitaxial film 2a can be reduced to 0.1 nm or less.
Furthermore, the surface roughness RMS of the annealed wafer 6 can be reduced to 0.1 nm or less by polishing the surface 6a of the annealed wafer by 0.1 μm or more.
If the surface roughness RMS of the surface 3a of the insulating film 3, the surface of the epitaxial film 2a, and the surface 6a of the annealed wafer can be reduced to 0.1 nm or less, bonding defects such as voids caused by unevenness on the bonding surface can be completely eliminated. be able to.
In order to further reduce the surface roughness of the insulating film 3, it is preferable to polish the surface 1a on which the insulating film 3 is formed in advance before forming the insulating film 3 on the active layer wafer 1.

さらに、支持用ウェーハに用いるエピタキシャルウェーハ2及びアニールウェーハ6は、酸素濃度1.4×10¹⁸atoms/cm³以上のものを用いることが好ましい。
なぜなら、1.4×10¹⁸atoms/cm³以上とすることにより、ウェーハの強度を向上させて、スリップの発生を抑制することができるからである。
また、エピタキシャルウェーハ2に用いるドーパントとしては、ボロンを用いることが好ましく、ドーズ量を1.0×10¹⁹atoms/cm³ 以上(ウェーハの抵抗率換算で0.01Ωcm以下)とすることが好ましい。
1.0×10¹⁹ atoms/cm³以上とすることにより、貼り合わせウェーハに、高いゲッタリング能力を持たせることができるからである。 Further, the epitaxial wafer 2 and the annealed wafer 6 used for the supporting wafer are preferably those having an oxygen concentration of 1.4 × 10 ¹⁸ atoms / cm ³ or more.
This is because, by setting it to 1.4 × 10 ¹⁸ atoms / cm ³ or more, the strength of the wafer can be improved and the occurrence of slip can be suppressed.
Further, boron is preferably used as the dopant used for the epitaxial wafer 2, and the dose is preferably 1.0 × 10 ¹⁹ atoms / cm ³ or more (0.01 Ωcm or less in terms of the resistivity of the wafer).
This is because by setting the thickness to 1.0 × 10 ¹⁹ atoms / cm ³ or more, the bonded wafer can have high gettering ability.

なお、上記において、支持用ウェーハをエピタキシャルウェーハ、アニールウェーハを例にとって説明したが、支持用ウェーハは、これらに限定されるものではなく、例えば、低COPウェーハなどを用いることもできる。 In the above description, the supporting wafer is an epitaxial wafer and an annealed wafer as an example. However, the supporting wafer is not limited to these, and for example, a low COP wafer or the like can be used.

本発明の効果を確かめるため、(a)研削研磨法、(b)スマートカット法、それぞれの製造方法で、活性層用ウェーハ、及び支持用ウェーハの種類を変えて、貼り合わせウェーハを製造し、貼り合わせ前の2枚のウェーハの特性及び貼り合わせウェーハの特性を評価する試験を行った。
以下に、評価の対象とした貼り合わせウェーハの製造方法について説明する。 In order to confirm the effect of the present invention, (a) grinding and polishing method, (b) smart cut method, each manufacturing method, changing the type of active layer wafer and supporting wafer, manufacturing a bonded wafer, A test was conducted to evaluate the characteristics of the two wafers before bonding and the characteristics of the bonded wafers.
Below, the manufacturing method of the bonded wafer used as the object of evaluation is explained.

《(a)研削研磨法》
(発明例1)
活性層用ウェーハとして、結晶方位(100)、p型、抵抗率10Ωcmのウェーハを25枚用意した。
また、支持用ウェーハとして、結晶方位(100)、p型、抵抗率0.01Ωcm、酸素濃度1.4×10¹⁸atoms/cm³のウェーハの表面に厚さ3.1μm、p型、抵抗率10Ωcmのエピタキシャル膜を成長させたエピタキシャルウェーハを25枚用意した。
活性層用ウェーハには、上述の縦型熱処理炉による熱処理により、表面に1.0μmの厚さの酸化膜を形成した。
その後、CMP装置により、ウェーハの回転数を30rpm、定盤の回転数を31rpm、研磨圧力を0.2kPaとして、上述の方法による研磨を行い、支持用ウェーハのエピタキシャル膜を0.1μm研磨した。
また、酸化膜についても、CMP装置により、ウェーハの回転数を120rpm、定盤の回転数を121rpm、研磨圧力を2.0kPaとして、上述の研磨を行い、酸化膜を0.5μm研磨した。
そして、研磨した面が界面となるように、活性層用ウェーハと支持用ウェーハとを貼り合わせ、ウェーハ複合体を形成した。
次いで、1100℃、2時間の熱処理により、貼り合わせ強度を高め、その後、活性層用ウェーハを研削、研磨して5.0μmの厚さの活性層を形成して、貼り合わせウェーハを完成させた。《(A) Grinding and polishing method》
(Invention Example 1)
Twenty-five wafers with crystal orientation (100), p-type, resistivity 10 Ωcm were prepared as active layer wafers.
As a supporting wafer, an epitaxial film having a crystal orientation (100), p-type, resistivity 0.01 Ωcm, oxygen concentration 1.4 × 10 ¹⁸ atoms / cm ³ on the surface of a wafer having a thickness of 3.1 μm, p-type, resistivity 10 Ωcm 25 epitaxial wafers were grown.
An oxide film having a thickness of 1.0 μm was formed on the surface of the active layer wafer by heat treatment using the vertical heat treatment furnace described above.
Thereafter, polishing was performed by the above-described method using a CMP apparatus at a rotation speed of the wafer of 30 rpm, a rotation speed of the surface plate of 31 rpm, and a polishing pressure of 0.2 kPa, and the epitaxial film of the supporting wafer was polished by 0.1 μm.
The oxide film was also polished by the CMP apparatus with a wafer rotation speed of 120 rpm, a platen rotation speed of 121 rpm, and a polishing pressure of 2.0 kPa, and the oxide film was polished by 0.5 μm.
And the wafer for active layers and the wafer for support were bonded together so that the grind | polished surface might become an interface, and the wafer complex was formed.
Next, the bonding strength was increased by heat treatment at 1100 ° C. for 2 hours, and then the active layer wafer was ground and polished to form an active layer having a thickness of 5.0 μm, thereby completing the bonded wafer.

(発明例2)
活性層用ウェーハとして、結晶方位(100)、p型、抵抗率10Ωcmのウェーハを25枚用意した。
また、支持用ウェーハとして、結晶方位(100)、p型、抵抗率0.01Ωcm、酸素濃度1.4×10¹⁸atoms/cm³のウェーハを縦型熱処理炉にて、アルゴン雰囲気中で1200℃、1時間の熱処理を行い、アニールウェーハを25枚製造した。
活性層用ウェーハには、上述の縦型熱処理炉による熱処理により、表面に1.0μmの厚さの酸化膜を形成した。
その後、CMP装置により、ウェーハの回転数を30rpm、定盤の回転数を31rpm、研磨圧力を0.2kPaとして、上述の方法による研磨を行い、支持用ウェーハの表面0.1μm研磨した。
また、酸化膜についても、CMP装置により、ウェーハの回転数を120rpm、定盤の回転数を121rpm、研磨圧力を2.0kPaとして、上述の研磨を行い、酸化膜を0.5μm研磨した。
研磨した面が界面となるように、活性層用ウェーハと支持用ウェーハとを貼り合わせ、ウェーハ複合体を形成した。
次いで、1100℃、2時間の熱処理により、貼り合わせ強度を高め、その後、活性層用ウェーハを研削、研磨して5.0μmの厚さの活性層を形成して、貼り合わせウェーハを完成させた。 (Invention Example 2)
Twenty-five wafers with crystal orientation (100), p-type, resistivity 10 Ωcm were prepared as active layer wafers.
Also, as a supporting wafer, a crystal orientation (100), p-type, resistivity 0.01 Ωcm, oxygen concentration 1.4 × 10 ¹⁸ atoms / cm ³ wafer in a vertical heat treatment furnace at 1200 ° C. for 1 hour in an argon atmosphere After the heat treatment, 25 annealed wafers were manufactured.
An oxide film having a thickness of 1.0 μm was formed on the surface of the active layer wafer by heat treatment using the vertical heat treatment furnace described above.
Thereafter, the CMP apparatus was used to polish the wafer by 0.1 μm on the surface of the supporting wafer by polishing with the above-mentioned method at a rotation speed of the wafer of 30 rpm, a rotation speed of the surface plate of 31 rpm, and a polishing pressure of 0.2 kPa.
The oxide film was also polished by the CMP apparatus with a wafer rotation speed of 120 rpm, a platen rotation speed of 121 rpm, and a polishing pressure of 2.0 kPa, and the oxide film was polished by 0.5 μm.
The active layer wafer and the supporting wafer were bonded together so that the polished surface was an interface, thereby forming a wafer composite.
Next, the bonding strength was increased by heat treatment at 1100 ° C. for 2 hours, and then the active layer wafer was ground and polished to form an active layer having a thickness of 5.0 μm, thereby completing the bonded wafer.

(比較例1)
活性層用ウェーハとして、結晶方位(100)、p型、抵抗率10Ωcmのウェーハを25枚用意した。
また、支持用ウェーハとして、結晶方位(100)、p型、抵抗率0.01Ωcm、酸素濃度1.4×10¹⁸atoms/cm³のウェーハの表面に厚さ3.1μm、p型、抵抗率10Ωcmのエピタキシャル膜を成長させたエピタキシャルウェーハを25枚用意した。
活性層用ウェーハには、上述の縦型熱処理炉による熱処理により、表面に0.7μmの厚さの酸化膜を形成した。
その後、CMP装置により、ウェーハの回転数を30rpm、定盤の回転数を31rpm、研磨圧力を0.2kPaとして、上述の方法による研磨を行い、支持用ウェーハのエピタキシャル膜を0.1μm研磨した。
また、酸化膜についても、CMP装置により、ウェーハの回転数を120rpm、定盤の回転数を121rpm、研磨圧力を2.0kPaとして、上述の研磨を行い、酸化膜を0.2μm研磨した。
そして、研磨した面が界面となるように、活性層用ウェーハと支持用ウェーハとを貼り合わせ、ウェーハ複合体を形成した。
次いで、1100℃、2時間の熱処理により、貼り合わせ強度を高め、その後、活性層用ウェーハを研削、研磨して5.0μmの厚さの活性層を形成して、貼り合わせウェーハを完成させた。 (Comparative Example 1)
Twenty-five wafers with crystal orientation (100), p-type, resistivity 10 Ωcm were prepared as active layer wafers.
As a supporting wafer, an epitaxial film having a crystal orientation (100), p-type, resistivity 0.01 Ωcm, oxygen concentration 1.4 × 10 ¹⁸ atoms / cm ³ on the surface of a wafer having a thickness of 3.1 μm, p-type, resistivity 10 Ωcm 25 epitaxial wafers were grown.
An oxide film having a thickness of 0.7 μm was formed on the surface of the active layer wafer by heat treatment using the vertical heat treatment furnace described above.
Thereafter, polishing was performed by the above-described method using a CMP apparatus at a rotation speed of the wafer of 30 rpm, a rotation speed of the surface plate of 31 rpm, and a polishing pressure of 0.2 kPa, and the epitaxial film of the supporting wafer was polished by 0.1 μm.
The oxide film was also polished by the CMP apparatus with a wafer rotation speed of 120 rpm, a platen rotation speed of 121 rpm, and a polishing pressure of 2.0 kPa, and the oxide film was polished by 0.2 μm.
And the wafer for active layers and the wafer for support were bonded together so that the grind | polished surface might become an interface, and the wafer complex was formed.
Next, the bonding strength was increased by heat treatment at 1100 ° C. for 2 hours, and then the active layer wafer was ground and polished to form an active layer having a thickness of 5.0 μm, thereby completing the bonded wafer.

(比較例2)
活性層用ウェーハとして、結晶方位(100)、p型、抵抗率10Ωcmのウェーハを25枚用意した。
また、支持用ウェーハとして、結晶方位(100)、p型、抵抗率0.01Ωcm、酸素濃度1.4×10¹⁸atoms/cm³のウェーハの表面に厚さ3.1μm、p型、抵抗率10Ωcmのエピタキシャル膜を成長させたエピタキシャルウェーハを25枚用意した。
活性層用ウェーハには、上述の縦型熱処理炉による熱処理により、表面に1.0μmの厚さの酸化膜を形成した。
そして、活性層用ウェーハの酸化膜と支持用ウェーハのエピタキシャル膜とを貼り合わせ、ウェーハ複合体を形成した。
次いで、1100℃、2時間の熱処理により、貼り合わせ強度を高め、その後、活性層用ウェーハを研削、研磨して5.0μmの厚さの活性層を形成して、貼り合わせウェーハを完成させた。 (Comparative Example 2)
Twenty-five wafers with crystal orientation (100), p-type, resistivity 10 Ωcm were prepared as active layer wafers.
As a supporting wafer, an epitaxial film having a crystal orientation (100), p-type, resistivity 0.01 Ωcm, oxygen concentration 1.4 × 10 ¹⁸ atoms / cm ³ on the surface of a wafer having a thickness of 3.1 μm, p-type, resistivity 10 Ωcm 25 epitaxial wafers were grown.
An oxide film having a thickness of 1.0 μm was formed on the surface of the active layer wafer by heat treatment using the vertical heat treatment furnace described above.
Then, the oxide film of the active layer wafer and the epitaxial film of the supporting wafer were bonded together to form a wafer composite.
Next, the bonding strength was increased by heat treatment at 1100 ° C. for 2 hours, and then the active layer wafer was ground and polished to form an active layer having a thickness of 5.0 μm, thereby completing the bonded wafer.

(比較例3)
活性層用ウェーハとして、結晶方位(100)、p型、抵抗率10Ωcmのウェーハを25枚用意した。
また、支持用ウェーハとして、結晶方位(100)、p型、抵抗率0.01Ωcm、酸素濃度1.4×10¹⁸atoms/cm³のウェーハを縦型熱処理炉にて、アルゴン雰囲気中で1200℃、1時間の熱処理を行い、アニールウェーハを25枚製造した。
活性層用ウェーハには、上述の縦型熱処理炉による熱処理により、表面に0.5μmの厚さの酸化膜を形成した。
活性層用ウェーハを、酸化膜を界面として、支持用ウェーハに貼り合わせ、ウェーハ複合体を形成した。
次いで、1100℃、2時間の熱処理により、貼り合わせ強度を高め、その後、活性層用ウェーハを研削、研磨して5.0μmの厚さの活性層を形成して、貼り合わせウェーハを完成させた。 (Comparative Example 3)
Twenty-five wafers with crystal orientation (100), p-type, resistivity 10 Ωcm were prepared as active layer wafers.
Also, as a supporting wafer, a crystal orientation (100), p-type, resistivity 0.01 Ωcm, oxygen concentration 1.4 × 10 ¹⁸ atoms / cm ³ wafer in a vertical heat treatment furnace at 1200 ° C. for 1 hour in an argon atmosphere After the heat treatment, 25 annealed wafers were manufactured.
An oxide film having a thickness of 0.5 μm was formed on the surface of the active layer wafer by heat treatment using the vertical heat treatment furnace described above.
The active layer wafer was bonded to the supporting wafer with the oxide film as an interface to form a wafer composite.
Next, the bonding strength was increased by heat treatment at 1100 ° C. for 2 hours, and then the active layer wafer was ground and polished to form an active layer having a thickness of 5.0 μm, thereby completing the bonded wafer.

(比較例4)
活性層用ウェーハとして、結晶方位(100)、p型、抵抗率10Ωcmのウェーハを25枚用意した。
また、支持用ウェーハとして、結晶方位(100)、p型、抵抗率0.01Ωcm、酸素濃度1.2×10¹⁸atoms/cm³の低COPウェーハを25枚用意した。
活性層用ウェーハには、上述の縦型熱処理炉による熱処理により、表面に0.5μmの厚さの酸化膜を形成した。
活性層用ウェーハを、酸化膜を界面として支持用ウェーハに貼り合わせ、ウェーハ複合体を形成した。
次いで、1100℃、2時間の熱処理により、貼り合わせ強度を高め、その後、活性層用ウェーハを研削、研磨して5.0μmの厚さの活性層を形成して、貼り合わせウェーハを完成させた。 (Comparative Example 4)
Twenty-five wafers with crystal orientation (100), p-type, resistivity 10 Ωcm were prepared as active layer wafers.
In addition, 25 low COP wafers with crystal orientation (100), p-type, resistivity 0.01 Ωcm, oxygen concentration 1.2 × 10 ¹⁸ atoms / cm ³ were prepared as supporting wafers.
An oxide film having a thickness of 0.5 μm was formed on the surface of the active layer wafer by heat treatment using the vertical heat treatment furnace described above.
The active layer wafer was bonded to the supporting wafer using the oxide film as an interface to form a wafer composite.
Next, the bonding strength was increased by heat treatment at 1100 ° C. for 2 hours, and then the active layer wafer was ground and polished to form an active layer having a thickness of 5.0 μm, thereby completing the bonded wafer.

(比較例5)
活性層用ウェーハとして、結晶方位(100)、p型、抵抗率10Ωcmのウェーハを25枚用意した。
また、支持用ウェーハとして、結晶方位(100)、p型、抵抗率0.01Ωcm、酸素濃度1.4×10¹⁸atoms/cm³のウェーハを25枚用意した。
活性層用ウェーハには、上述の縦型熱処理炉による熱処理により、表面に0.5μmの厚さの酸化膜を形成した。
そして、活性層用ウェーハを、酸化膜を界面として支持用ウェーハに貼り合わせ、ウェーハ複合体を形成した。
次いで、1100℃、2時間の熱処理により、貼り合わせ強度を高め、その後、活性層用ウェーハを研削、研磨して5.0μmの厚さの活性層を形成して、貼り合わせウェーハを完成させた。 (Comparative Example 5)
Twenty-five wafers with crystal orientation (100), p-type, resistivity 10 Ωcm were prepared as active layer wafers.
In addition, 25 wafers with crystal orientation (100), p-type, resistivity 0.01 Ωcm, oxygen concentration 1.4 × 10 ¹⁸ atoms / cm ³ were prepared as supporting wafers.
An oxide film having a thickness of 0.5 μm was formed on the surface of the active layer wafer by heat treatment using the vertical heat treatment furnace described above.
Then, the active layer wafer was bonded to the supporting wafer with the oxide film serving as an interface to form a wafer composite.
Next, the bonding strength was increased by heat treatment at 1100 ° C. for 2 hours, and then the active layer wafer was ground and polished to form an active layer having a thickness of 5.0 μm, thereby completing the bonded wafer.

《(b)スマートカット法》
(発明例3)
活性層用ウェーハとして、結晶方位(100)、p型、抵抗率10Ωcmのウェーハを25枚用意した。
また、支持用ウェーハとして、結晶方位(100)、p型、抵抗率0.01Ωcm、酸素濃度1.4×10¹⁸atoms/cm³のウェーハの表面に厚さ3.1μm、p型、抵抗率10Ωcmのエピタキシャル膜を成長させたエピタキシャルウェーハを25枚用意した。
活性層用ウェーハには、上述の縦型熱処理炉による熱処理により、表面に1.0μmの厚さの酸化膜を形成した。
その後、CMP装置により、ウェーハの回転数を30rpm、定盤の回転数を31rpm、研磨圧力を0.2kPaとして、上述の方法による研磨を行い、支持用ウェーハのエピタキシャル膜を0.1μm研磨した。
また、酸化膜についても、CMP装置により、ウェーハの回転数を120rpm、定盤の回転数を121rpm、研磨圧力を3.0kPaとして、上述の研磨を行い、酸化膜を0.5μm研磨した。
次いで、イオン注入装置を用いて、活性層用ウェーハに、加速電圧を50keV、ドーズ量1.2×10¹⁷atoms /cm²で水素イオンを注入し、剥離層を形成した。
そして、研磨した面が界面となるように、活性層用ウェーハと支持用ウェーハとを貼り合わせ、ウェーハ複合体を形成した。
次いで、500℃、30分の熱処理により、活性層用ウェーハの一部を、剥離層を起点として剥離し、その後、ダメージ除去処理、薄膜化加工を行い、活性層厚さ800Åの貼り合わせウェーハを完成させた。 (B) Smart cut method
(Invention Example 3)
Twenty-five wafers with crystal orientation (100), p-type, resistivity 10 Ωcm were prepared as active layer wafers.
As a supporting wafer, an epitaxial film having a crystal orientation (100), p-type, resistivity 0.01 Ωcm, oxygen concentration 1.4 × 10 ¹⁸ atoms / cm ³ on the surface of a wafer having a thickness of 3.1 μm, p-type, resistivity 10 Ωcm 25 epitaxial wafers were grown.
An oxide film having a thickness of 1.0 μm was formed on the surface of the active layer wafer by heat treatment using the vertical heat treatment furnace described above.
Thereafter, polishing was performed by the above-described method using a CMP apparatus at a rotation speed of the wafer of 30 rpm, a rotation speed of the surface plate of 31 rpm, and a polishing pressure of 0.2 kPa, and the epitaxial film of the supporting wafer was polished by 0.1 μm.
The oxide film was also polished by the CMP apparatus with a wafer rotation speed of 120 rpm, a platen rotation speed of 121 rpm, and a polishing pressure of 3.0 kPa, and the oxide film was polished by 0.5 μm.
Next, using an ion implantation apparatus, hydrogen ions were implanted into the active layer wafer at an acceleration voltage of 50 keV and a dose of 1.2 × 10 ¹⁷ atoms / cm ² to form a release layer.
And the wafer for active layers and the wafer for support were bonded together so that the grind | polished surface might become an interface, and the wafer complex was formed.
Next, a part of the wafer for the active layer is peeled off from the release layer by a heat treatment at 500 ° C. for 30 minutes, and then a damage removal process and a thinning process are performed to obtain a bonded wafer having an active layer thickness of 800 mm. Completed.

(発明例4)
活性層用ウェーハとして、結晶方位(100)、p型、抵抗率10Ωcmのウェーハを25枚用意した。
また、支持用ウェーハとして、結晶方位(100)、p型、抵抗率0.01Ωcm、酸素濃度1.4×10¹⁸atoms/cm³のウェーハを縦型熱処理炉にて、アルゴン雰囲気中で1200℃、1時間の熱処理を行い、アニールウェーハを25枚製造した。
活性層用ウェーハには、上述の縦型熱処理炉による熱処理により、表面に1.0μmの厚さの酸化膜を形成した。
その後、CMP装置により、ウェーハの回転数を30rpm、定盤の回転数を31rpm、研磨圧力を0.2kPaとして、上述の方法による研磨を行い、支持用ウェーハの表面0.1μm研磨した。
また、酸化膜についても、CMP装置により、ウェーハの回転数を120rpm、定盤の回転数を121rpm、研磨圧力を3.0kPaとして、上述の研磨を行い、酸化膜を0.5μm研磨した。
次いで、イオン注入装置を用いて、活性層用ウェーハに、加速電圧を50keV、ドーズ量1.2×10¹⁷atoms /cm²で水素イオンを注入し、剥離層を形成した。
研磨した面が界面となるように、活性層用ウェーハと支持用ウェーハとを貼り合わせ、ウェーハ複合体を形成した。
次いで、500℃、30分の熱処理により、活性層用ウェーハの一部を、剥離層を起点として剥離し、その後，ダメージ除去処理、薄膜化加工を行い、活性層厚さ800Åの貼り合わせウェーハを完成させた。 (Invention Example 4)
Twenty-five wafers with crystal orientation (100), p-type, resistivity 10 Ωcm were prepared as active layer wafers.
Also, as a supporting wafer, a crystal orientation (100), p-type, resistivity 0.01 Ωcm, oxygen concentration 1.4 × 10 ¹⁸ atoms / cm ³ wafer in a vertical heat treatment furnace at 1200 ° C. for 1 hour in an argon atmosphere After the heat treatment, 25 annealed wafers were manufactured.
An oxide film having a thickness of 1.0 μm was formed on the surface of the active layer wafer by heat treatment using the vertical heat treatment furnace described above.
Thereafter, the CMP apparatus was used to polish the wafer by 0.1 μm on the surface of the supporting wafer by polishing with the above-mentioned method at a rotation speed of the wafer of 30 rpm, a rotation speed of the surface plate of 31 rpm, and a polishing pressure of 0.2 kPa.
The oxide film was also polished by the CMP apparatus with a wafer rotation speed of 120 rpm, a platen rotation speed of 121 rpm, and a polishing pressure of 3.0 kPa, and the oxide film was polished by 0.5 μm.
Next, using an ion implantation apparatus, hydrogen ions were implanted into the active layer wafer at an acceleration voltage of 50 keV and a dose of 1.2 × 10 ¹⁷ atoms / cm ² to form a release layer.
The active layer wafer and the supporting wafer were bonded together so that the polished surface was an interface, thereby forming a wafer composite.
Next, a part of the wafer for the active layer is peeled off from the release layer by heat treatment at 500 ° C. for 30 minutes, and then the damage removal treatment and thinning process are performed to obtain a bonded wafer having an active layer thickness of 800 mm. Completed.

(比較例6)
活性層用ウェーハとして、結晶方位(100)、p型、抵抗率10Ωcmのウェーハを25枚用意した。
また、支持用ウェーハとして、結晶方位(100)、p型、抵抗率0.01Ωcm、酸素濃度1.4×10¹⁸atoms/cm³のウェーハの表面に厚さ3.1μm、p型、抵抗率10Ωcmのエピタキシャル膜を成長させたエピタキシャルウェーハを25枚用意した。
活性層用ウェーハには、上述の縦型熱処理炉による熱処理により、表面に0.7μmの厚さの酸化膜を形成した。
その後、CMP装置により、ウェーハの回転数を30rpm、定盤の回転数を31rpm、研磨圧力を0.2kPaとして、上述の研磨を行い、支持用ウェーハのエピタキシャル膜を0.1μm研磨した。
また、酸化膜についても、CMP装置により、ウェーハの回転数を120rpm、定盤の回転数を121rpm、研磨圧力を3.0kPaとして、上述の研磨を行い、酸化膜を0.2μm研磨した。
次いで、イオン注入装置を用いて、活性層用ウェーハに、加速電圧を50keV、ドーズ量1.2×10¹⁷atoms /cm²で水素イオンを注入し、剥離層を形成した。
そして、研磨した面が界面となるように、活性層用ウェーハと支持用ウェーハとを貼り合わせ、ウェーハ複合体を形成した。
次いで、500℃、30分の熱処理により、活性層用ウェーハの一部を、剥離層を起点として剥離し、その後、ダメージ除去熱処理、薄膜化加工を行い、活性層厚さ800Åの貼り合わせウェーハを完成させた。 (Comparative Example 6)
Twenty-five wafers with crystal orientation (100), p-type, resistivity 10 Ωcm were prepared as active layer wafers.
As a supporting wafer, an epitaxial film having a crystal orientation (100), p-type, resistivity 0.01 Ωcm, oxygen concentration 1.4 × 10 ¹⁸ atoms / cm ³ on the surface of a wafer having a thickness of 3.1 μm, p-type, resistivity 10 Ωcm 25 epitaxial wafers were grown.
An oxide film having a thickness of 0.7 μm was formed on the surface of the active layer wafer by heat treatment using the vertical heat treatment furnace described above.
Thereafter, the CMP apparatus was used to perform the above-described polishing at a rotation speed of the wafer of 30 rpm, a rotation speed of the surface plate of 31 rpm, and a polishing pressure of 0.2 kPa, and the epitaxial film of the supporting wafer was polished by 0.1 μm.
The oxide film was also polished by the CMP apparatus with a wafer rotation speed of 120 rpm, a platen rotation speed of 121 rpm, and a polishing pressure of 3.0 kPa, and the oxide film was polished by 0.2 μm.
Next, using an ion implantation apparatus, hydrogen ions were implanted into the active layer wafer at an acceleration voltage of 50 keV and a dose of 1.2 × 10 ¹⁷ atoms / cm ² to form a release layer.
And the wafer for active layers and the wafer for support were bonded together so that the grind | polished surface might become an interface, and the wafer complex was formed.
Next, a part of the wafer for the active layer is peeled off from the release layer by a heat treatment at 500 ° C. for 30 minutes, and then a damage removal heat treatment and a thinning process are performed to obtain a bonded wafer having an active layer thickness of 800 mm. Completed.

(比較例7)
活性層用ウェーハとして、結晶方位(100)、p型、抵抗率10Ωcmのウェーハを25枚用意した。
また、支持用ウェーハとして、結晶方位(100)、p型、抵抗率0.01Ωcm、酸素濃度1.4×10¹⁸atoms/cm³のウェーハの表面に厚さ3.1μm、p型、抵抗率10Ωcmのエピタキシャル膜を成長させたエピタキシャルウェーハを25枚用意した。
活性層用ウェーハには、上述の縦型熱処理炉による熱処理により、表面に0.5μmの厚さの酸化膜を形成した。
次いで、イオン注入装置を用いて、活性層用ウェーハに、加速電圧を50keV、ドーズ量1.2×10¹⁷atoms /cm²で水素イオンを注入し、剥離層を形成した。
そして、活性層用ウェーハの酸化膜と支持用ウェーハのエピタキシャル膜とを貼り合わせ、ウェーハ複合体を形成した。
次いで、500℃、30分の熱処理により、活性層用ウェーハの一部を、剥離層を起点として剥離し、その後、ダメージ除去熱処理、薄膜化加工を行い、活性層厚さ800Åの貼り合わせウェーハを完成させた。 (Comparative Example 7)
Twenty-five wafers with crystal orientation (100), p-type, resistivity 10 Ωcm were prepared as active layer wafers.
As a supporting wafer, an epitaxial film having a crystal orientation (100), p-type, resistivity 0.01 Ωcm, oxygen concentration 1.4 × 10 ¹⁸ atoms / cm ³ on the surface of a wafer having a thickness of 3.1 μm, p-type, resistivity 10 Ωcm 25 epitaxial wafers were grown.
An oxide film having a thickness of 0.5 μm was formed on the surface of the active layer wafer by heat treatment using the vertical heat treatment furnace described above.
Next, using an ion implantation apparatus, hydrogen ions were implanted into the active layer wafer at an acceleration voltage of 50 keV and a dose of 1.2 × 10 ¹⁷ atoms / cm ² to form a release layer.
Then, the oxide film of the active layer wafer and the epitaxial film of the supporting wafer were bonded together to form a wafer composite.
Next, a part of the wafer for the active layer is peeled off from the release layer by a heat treatment at 500 ° C. for 30 minutes, and then a damage removal heat treatment and a thinning process are performed to obtain a bonded wafer having an active layer thickness of 800 mm. Completed.

(比較例8)
活性層用ウェーハとして、結晶方位(100)、p型、抵抗率10Ωcmのウェーハを25枚用意した。
また、支持用ウェーハとして、結晶方位(100)、p型、抵抗率0.01Ωcm、酸素濃度1.4×10¹⁸atoms/cm³のウェーハを縦型熱処理炉にて、アルゴン雰囲気中で1200℃、1時間の熱処理を行い、アニールウェーハを25枚製造した。
活性層用ウェーハには、上述の縦型熱処理炉による熱処理により、表面に0.5μmの厚さの酸化膜を形成した。
次いで、イオン注入装置を用いて、活性層用ウェーハに、加速電圧を50keV、ドーズ量1.2×10¹⁷atoms /cm²で水素イオンを注入し、剥離層を形成した。
活性層用ウェーハを、酸化膜を界面として、支持用ウェーハに貼り合わせ、ウェーハ複合体を形成した。
次いで、500℃、30分の熱処理により、活性層用ウェーハの一部を、剥離層を起点として剥離し、その後、ダメージ除去熱処理、薄膜化加工を行い、活性層厚さ800Åの貼り合わせウェーハを完成させた。 (Comparative Example 8)
Twenty-five wafers with crystal orientation (100), p-type, resistivity 10 Ωcm were prepared as active layer wafers.
Also, as a supporting wafer, a crystal orientation (100), p-type, resistivity 0.01 Ωcm, oxygen concentration 1.4 × 10 ¹⁸ atoms / cm ³ wafer in a vertical heat treatment furnace at 1200 ° C. for 1 hour in an argon atmosphere After the heat treatment, 25 annealed wafers were manufactured.
An oxide film having a thickness of 0.5 μm was formed on the surface of the active layer wafer by heat treatment using the vertical heat treatment furnace described above.
Next, using an ion implantation apparatus, hydrogen ions were implanted into the active layer wafer at an acceleration voltage of 50 keV and a dose of 1.2 × 10 ¹⁷ atoms / cm ² to form a release layer.
The active layer wafer was bonded to the supporting wafer with the oxide film as an interface to form a wafer composite.
Next, a part of the wafer for the active layer is peeled off from the release layer by a heat treatment at 500 ° C. for 30 minutes, and then a damage removal heat treatment and a thinning process are performed to obtain a bonded wafer having an active layer thickness of 800 mm. Completed.

(比較例9)
活性層用ウェーハとして、結晶方位(100)、p型、抵抗率10Ωcmのウェーハを25枚用意した。
また、支持用ウェーハとして、結晶方位(100)、p型、抵抗率0.01Ωcm、酸素濃度1.2×10¹⁸atoms/cm³の低COPウェーハを25枚用意した。
活性層用ウェーハには、上述の縦型熱処理炉による熱処理により、表面に0.5μmの厚さの酸化膜を形成した。
次いで、イオン注入装置を用いて、活性層用ウェーハに、加速電圧を50keV、ドーズ量1.2×10¹⁷atoms /cm²で水素イオンを注入し、剥離層を形成した。
活性層用ウェーハを、酸化膜を界面として支持用ウェーハに貼り合わせ、ウェーハ複合体を形成した。
次いで、500℃、30分の熱処理により、活性層用ウェーハの一部を、剥離層を起点として剥離し、その後、ダメージ除去熱処理、薄膜化加工を行い、活性層厚さ800Åの貼り合わせウェーハを完成させた。 (Comparative Example 9)
Twenty-five wafers with crystal orientation (100), p-type, resistivity 10 Ωcm were prepared as active layer wafers.
In addition, 25 low COP wafers with crystal orientation (100), p-type, resistivity 0.01 Ωcm, oxygen concentration 1.2 × 10 ¹⁸ atoms / cm ³ were prepared as supporting wafers.
An oxide film having a thickness of 0.5 μm was formed on the surface of the active layer wafer by heat treatment using the vertical heat treatment furnace described above.
Next, using an ion implantation apparatus, hydrogen ions were implanted into the active layer wafer at an acceleration voltage of 50 keV and a dose of 1.2 × 10 ¹⁷ atoms / cm ² to form a release layer.
The active layer wafer was bonded to the supporting wafer using the oxide film as an interface to form a wafer composite.
Next, a part of the wafer for the active layer is peeled off from the release layer by a heat treatment at 500 ° C. for 30 minutes, and then a damage removal heat treatment and a thinning process are performed to obtain a bonded wafer having an active layer thickness of 800 mm. Completed.

(比較例10)
活性層用ウェーハとして、結晶方位(100)、p型、抵抗率10Ωcmのウェーハを25枚用意した。
また、支持用ウェーハとして、結晶方位(100)、p型、抵抗率0.01Ωcm、酸素濃度1.4×10¹⁸atoms/cm³のウェーハを25枚用意した。
活性層用ウェーハには、上述の縦型熱処理炉による熱処理により、表面に0.5μmの厚さの酸化膜を形成した。
次いで、イオン注入装置を用いて、活性層用ウェーハに、加速電圧を50keV、ドーズ量1.2×10¹⁷atoms /cm²で水素イオンを注入し、剥離層を形成した。
活性層用ウェーハを、酸化膜を界面として支持用ウェーハに貼り合わせ、ウェーハ複合体を形成した。
次いで、500℃、30分の熱処理により、活性層用ウェーハの一部を、剥離層を起点として剥離し、その後、ダメージ除去熱処理、薄膜化加工を行い、活性層厚さ800Åの貼り合わせウェーハを完成させた。 (Comparative Example 10)
Twenty-five wafers with crystal orientation (100), p-type, resistivity 10 Ωcm were prepared as active layer wafers.
In addition, 25 wafers with crystal orientation (100), p-type, resistivity 0.01 Ωcm, oxygen concentration 1.4 × 10 ¹⁸ atoms / cm ³ were prepared as supporting wafers.
An oxide film having a thickness of 0.5 μm was formed on the surface of the active layer wafer by heat treatment using the vertical heat treatment furnace described above.
Next, using an ion implantation apparatus, hydrogen ions were implanted into the active layer wafer at an acceleration voltage of 50 keV and a dose of 1.2 × 10 ¹⁷ atoms / cm ² to form a release layer.
The active layer wafer was bonded to the supporting wafer using the oxide film as an interface to form a wafer composite.
Next, a part of the wafer for the active layer is peeled off from the release layer by a heat treatment at 500 ° C. for 30 minutes, and then a damage removal heat treatment and a thinning process are performed to obtain a bonded wafer having an active layer thickness of 800 mm. Completed.

以下に、評価項目について説明する。評価結果は表1、2に示してある。
(支持用ウェーハの表面粗さ)
支持用ウェーハの界面側の面の表面粗さを求めた。
表面粗さは、JIS R 1683に基づく二乗平均粗さRMSを、AFM画像(10μm×10μmの範囲)をもとに得た値である。
(活性層用ウェーハの表面粗さ)
活性層用ウェーハに形成した酸化膜の表面粗さを支持用ウェーハと同様の方法により求めた。
なお、表1、2において、支持用ウェーハ及び活性層用ウェーハの表面粗さは、各25枚のウェーハの平均値を示してある。表1における、「支持用ウェーハの表面粗さ」とは、エピタキシャル膜の表面粗さを意味する。 The evaluation items will be described below. The evaluation results are shown in Tables 1 and 2.
(Surface roughness of supporting wafer)
The surface roughness of the interface side surface of the supporting wafer was determined.
The surface roughness is a value obtained by calculating a root mean square RMS based on JIS R 1683 based on an AFM image (range of 10 μm × 10 μm).
(Surface roughness of active layer wafer)
The surface roughness of the oxide film formed on the active layer wafer was determined by the same method as that for the supporting wafer.
In Tables 1 and 2, the surface roughness of the supporting wafer and the active layer wafer is an average value of 25 wafers each. In Table 1, “the surface roughness of the supporting wafer” means the surface roughness of the epitaxial film.

(貼り合わせ直後の品質評価)
(ボイド欠陥)
貼り合わせ直後のウェーハ複合体の各サンプルを、界面検査装置を用いて超音波により観察し、貼り合わせ界面に存在するボイド欠陥数をカウントした。
(ブリスタ欠陥)
剥離熱処理後のウェーハ複合体の各サンプルの表面を蛍光灯下で目視観察し、表面に存在するブリスタ欠陥の個数をカウントした。
なお、表1、2において、ウェーハ1枚当たりのボイド欠陥及びブリスタ欠陥の個数は、25個のサンプルの最小値〜最大値の範囲を示している。 (Quality evaluation immediately after bonding)
(Void defect)
Each sample of the wafer composite immediately after bonding was observed with an ultrasonic wave using an interface inspection apparatus, and the number of void defects present at the bonding interface was counted.
(Blister defect)
The surface of each sample of the wafer composite after the peeling heat treatment was visually observed under a fluorescent lamp, and the number of blister defects present on the surface was counted.
In Tables 1 and 2, the number of void defects and blister defects per wafer indicates the range of the minimum value to the maximum value of 25 samples.

(貼り合わせウェーハの品質評価)
(スリップ)
貼り合わせウェーハの各サンプルを集光灯下の目視検査によりスリップ観察を行い、スリップの有無及び長さを確認した。
ここで、スリップが複数発生した場合のスリップの長さとは、スリップの長さの総和である。
なお、表1、2において、スリップの長さは、25個のサンプルの最小値〜最大値の範囲を示している。0(mm)とは、目視検査によりスリップが確認できなかったことを示す。
(HF欠陥)
各発明例及び比較例からサンプルを1枚ずつ用意し、HF50%溶液に30分間浸漬させて欠陥を拡大させた後、光学顕微鏡によりHF欠陥を観察し、欠陥密度を算出した。
(酸化膜耐圧)
各発明例及び比較例からサンプルを1枚ずつ用意し、絶縁耐圧試験装置(東京エレクトロン社製の自動プローバ)を用いて、埋め込み酸化膜の耐圧測定を行った。
(ゲッタリング能力)
各発明例及び比較例からサンプルを2枚ずつ用意した。
各サンプルの表面に、濃度1.0×10¹³atoms/cm³のCuを添加した汚染液を塗布し、1000℃、1時間のドライブイン熱処理を行った後に、原子吸光分析法(AAS法)により、貼り合わせウェーハ中のCu濃度を評価した。
なお、表1、2における、検出限界値とは、5.0×10¹³atoms/cm³であり、表中の数値は2枚のサンプルの最小値〜最大値の範囲を示している。 (Quality evaluation of bonded wafers)
(slip)
Each sample of the bonded wafer was subjected to slip observation by visual inspection under a condenser lamp, and the presence or absence and length of the slip were confirmed.
Here, the slip length when multiple slips occur is the sum of the slip lengths.
In Tables 1 and 2, the slip length indicates a range from the minimum value to the maximum value of 25 samples. 0 (mm) indicates that slip was not confirmed by visual inspection.
(HF defect)
Samples were prepared one by one from each of the inventive examples and the comparative examples, and after immersing in an HF 50% solution for 30 minutes to enlarge the defects, the HF defects were observed with an optical microscope, and the defect density was calculated.
(Oxide breakdown voltage)
One sample was prepared from each invention example and comparative example, and the withstand voltage of the buried oxide film was measured using an insulation withstand voltage test apparatus (automatic prober manufactured by Tokyo Electron).
(Gettering ability)
Two samples were prepared from each invention example and comparative example.
The surface of each sample was coated with a contaminated liquid added with Cu at a concentration of 1.0 × 10 ¹³ atoms / cm ³ and subjected to a drive-in heat treatment at 1000 ° C. for 1 hour, followed by atomic absorption spectrometry (AAS method), The Cu concentration in the bonded wafer was evaluated.
In Tables 1 and 2, the detection limit value is 5.0 × 10 ¹³ atoms / cm ³ , and the numerical values in the tables indicate the range between the minimum value and the maximum value of two samples.

表1、2に示すように、発明例1、2と比較例2〜5との比較、及び発明例3、4と比較例7〜10との比較により、活性層用ウェーハの酸化膜と支持用ウェーハの界面側の面の表面を共に研磨した、発明例1、2及び3、4は、ボイドやブリスタが全く発生していないことがわかる。
また、発明例1、2と比較例1との比較、及び発明例3、4と比較例6との比較により、酸化膜の研磨量が十分である発明例1、2及び3、4は、ボイドやブリスタが全く発生していないことがわかる。 As shown in Tables 1 and 2, the oxide film and support of the active layer wafer were compared between Invention Examples 1 and 2 and Comparative Examples 2 to 5 and Invention Examples 3 and 4 and Comparative Examples 7 to 10. It can be seen that no voids or blisters are generated in Invention Examples 1, 2, 3 and 4 in which the surface on the interface side of the wafer is polished together.
Further, by comparing the invention examples 1 and 2 with the comparative example 1 and the invention examples 3 and 4 with the comparative example 6, the invention examples 1, 2 and 3, 4 in which the polishing amount of the oxide film is sufficient, It can be seen that no voids or blisters are generated.

さらに、発明例1〜4にかかる貼り合わせウェーハは、HF欠陥密度が低く、酸化膜耐圧も高いことがわかる。
加えて、発明例1、2と比較例4、5との比較、及び発明例3、4と比較例9、10との比較により、支持用ウェーハとして、高濃度のボロンを含有するエピタキシャルウェーハや高濃度の酸素を含有するアニールウェーハを用いた発明例1〜4は、ゲッタリング能力が高く、またスリップも発生していないことがわかる。 Furthermore, it can be seen that the bonded wafers according to Invention Examples 1 to 4 have low HF defect density and high oxide film breakdown voltage.
In addition, by comparison between Invention Examples 1 and 2 and Comparative Examples 4 and 5, and Comparison between Invention Examples 3 and 4 and Comparative Examples 9 and 10, as a supporting wafer, an epitaxial wafer containing a high concentration of boron and It can be seen that Invention Examples 1 to 4 using an annealed wafer containing a high concentration of oxygen have high gettering ability and no slippage.

1 活性層用ウェーハ
2、6 支持用ウェーハ
3 絶縁膜
4、7、10、12 ウェーハ複合体
5、8、11、13 貼り合わせウェーハ
9 剥離層 1 Wafer for active layer
2, 6 Support wafer
3 Insulating film
4, 7, 10, 12 wafer composite
5, 8, 11, 13 Bonded wafer
9 Release layer

Claims

活性層用ウェーハに絶縁膜を形成し、該活性層用ウェーハを、前記絶縁膜を界面として支持用ウェーハに貼り合わせて、ウェーハ複合体を形成するに当たり、
前記貼り合わせを行うのに先立って、前記絶縁膜の前記界面側の表面及び、前記支持用ウェーハの前記界面側の表面を研磨することを特徴とする、貼り合わせウェーハの製造方法。 In forming an insulating film on the active layer wafer, and bonding the active layer wafer to the supporting wafer with the insulating film as an interface, to form a wafer composite,
Prior to performing the bonding, the surface of the insulating film on the interface side and the surface of the supporting wafer on the interface side are polished.

活性層用ウェーハに絶縁膜を形成し、該活性層用ウェーハを、前記絶縁膜を界面として支持用ウェーハに貼り合わせて、ウェーハ複合体を形成する工程と、
前記ウェーハ複合体の前記活性層用ウェーハ側を研削して、前記ウェーハ複合体を薄厚化処理する工程を含む、貼り合わせウェーハの製造方法において、
前記貼り合わせを行うのに先立って、前記絶縁膜の前記界面側の表面及び、前記支持用ウェーハの前記界面側の表面を研磨する工程を含むことを特徴とする、貼り合わせウェーハの製造方法。 Forming an insulating film on the active layer wafer, bonding the active layer wafer to the supporting wafer with the insulating film as an interface, and forming a wafer composite;
In the method for manufacturing a bonded wafer, the method includes grinding the active layer wafer side of the wafer composite and thinning the wafer composite.
Prior to performing the bonding, the method includes a step of polishing the surface on the interface side of the insulating film and the surface on the interface side of the supporting wafer.

活性層用ウェーハに絶縁膜を形成する工程と、
前記活性層用ウェーハに水素イオンを注入して、前記活性層用ウェーハに水素イオン層を形成する工程と、
前記活性層用ウェーハを、前記絶縁膜を界面として支持用ウェーハに貼り合わせて、ウェーハ複合体を形成する工程と、
前記水素イオン層を起点として前記活性層用ウェーハの一部を剥離して、前記ウェーハ複合体を薄厚化する工程を含む、貼り合わせウェーハの製造方法において、
前記貼り合わせを行う直前に、前記絶縁膜の前記界面側の表面及び、前記支持用ウェーハの前記界面側の表面を研磨する工程を含むことを特徴とする、貼り合わせウェーハの製造方法。 Forming an insulating film on the active layer wafer;
Injecting hydrogen ions into the active layer wafer to form a hydrogen ion layer on the active layer wafer;
Bonding the active layer wafer to a supporting wafer with the insulating film as an interface to form a wafer composite;
In the method for manufacturing a bonded wafer, including a step of peeling off a part of the wafer for active layer starting from the hydrogen ion layer and thinning the wafer composite,
A method for producing a bonded wafer, comprising a step of polishing the surface on the interface side of the insulating film and the surface on the interface side of the supporting wafer immediately before the bonding.

前記貼り合わせを行う直前での、前記絶縁膜の前記界面側の表面のJIS R 1683に基づく二乗平均粗さRMSは、0.1nm以下であり、且つ前記支持用ウェーハの前記界面側の表面の前記二乗平均粗さRMSは、0.1nm以下である、請求項1に記載の貼り合わせウェーハの製造方法。 The root mean square RMS based on JIS R 1683 of the surface on the interface side of the insulating film immediately before the bonding is 0.1 nm or less, and the surface of the surface on the interface side of the supporting wafer 2. The method for producing a bonded wafer according to claim 1, wherein the root mean square roughness RMS is 0.1 nm or less.

前記支持用ウェーハは、エピタキシャルウェーハとアニールウェーハとのいずれか一方であることを特徴とする、請求項1に記載の貼り合わせウェーハの製造方法。 2. The method for producing a bonded wafer according to claim 1, wherein the supporting wafer is one of an epitaxial wafer and an annealed wafer.

片面に絶縁膜を有する活性層用ウェーハと支持用ウェーハとを前記絶縁膜を界面として貼り合わせて形成されるウェーハ複合体を薄厚化してなる、貼り合わせウェーハにおいて、
前記貼り合わせウェーハの、前記絶縁膜の前記界面側の表面のJIS R 1683に基づく二乗平均粗さRMSは、0.1nm以下であることを特徴とする、貼り合わせウェーハ。 In a bonded wafer formed by thinning a wafer composite formed by bonding an active layer wafer having an insulating film on one side and a supporting wafer with the insulating film as an interface,
The bonded wafer according to claim 1, wherein a root mean square roughness RMS based on JIS R 1683 of the surface of the insulating film on the interface side of the bonded wafer is 0.1 nm or less.

前記支持用ウェーハは、エピタキシャルウェーハとアニールウェーハとのいずれか一方である、請求項6に記載の貼り合わせウェーハ。 7. The bonded wafer according to claim 6, wherein the supporting wafer is one of an epitaxial wafer and an annealed wafer.