JP2012098761A - 光導波路素子及びその作製方法 - Google Patents

光導波路素子及びその作製方法 Download PDF

Info

Publication number
JP2012098761A
JP2012098761A JP2012038484A JP2012038484A JP2012098761A JP 2012098761 A JP2012098761 A JP 2012098761A JP 2012038484 A JP2012038484 A JP 2012038484A JP 2012038484 A JP2012038484 A JP 2012038484A JP 2012098761 A JP2012098761 A JP 2012098761A
Authority
JP
Japan
Prior art keywords
optical waveguide
layer
core
connecting portion
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012038484A
Other languages
English (en)
Other versions
JP5145469B2 (ja
Inventor
Atsushi Suda
篤史 須田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Aviation Electronics Industry Ltd
Original Assignee
Japan Aviation Electronics Industry Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Aviation Electronics Industry Ltd filed Critical Japan Aviation Electronics Industry Ltd
Priority to JP2012038484A priority Critical patent/JP5145469B2/ja
Publication of JP2012098761A publication Critical patent/JP2012098761A/ja
Application granted granted Critical
Publication of JP5145469B2 publication Critical patent/JP5145469B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)

Abstract

【課題】加工ばらつきを低減できるようにし、加工ばらつきに起因する過剰損失の値のばらつきを小さくして、歩留まりの向上を図る。
【解決手段】基板20上に3本以上の光導波路が形成され、それら光導波路は端部が集合連結されて光回路の分岐部もしくは交叉部が構成されている光導波路素子において、光導波路コアの端部が集合連結している連結部24の光導波路コア厚を、連結部24以外の光導波路コア厚より薄くし、各光導波路のコア厚を連結部24において最小となるように各光導波路に沿って連続的に変化させる。連結部24を薄くした分、シングルモードを保つ最大幅は広くなり、よって連結部24の光導波路コア幅を従来に比し、広くすることができ、加工が容易となる。
【選択図】図4

Description

この発明は基板上に3本以上の光導波路が形成され、それら光導波路の端部が集合連結されて光回路の分岐部や交叉部が構成されている光導波路素子及びその作製方法に関する。
図7はこの種の光導波路素子の一例として、基板上に3本の光導波路が形成され、それら光導波路の端部が集合連結されて光回路の分岐部が構成されている光導波路素子を示したものであり、図中、11〜13は3本の光導波路のコア(光導波路コア)を示し、14はそれら光導波路コア11〜13のY分岐をなす連結部を示す。光導波路コア11〜13及び連結部14はクラッド15中に埋め込まれる形で形成されており、また図7では分岐側の光導波路コア12,13を直線的に示しているが、これら光導波路コア12,13は一般に所定の曲率半径を有する曲がり導波路として形成される。
一方、図8は特許文献1に記載されている光導波路素子(分岐合波光導波回路)の構成を示したものであり、この例では上述の図7に示した光導波路素子の構成に対し、分岐側の光導波路コア12,13を連結部14において分断し、所定の間隙Gを設けたものとなっている。
特許第2817898号公報
ところで、上述したような光導波路素子においては、一般に光導波路コアとクラッドとの屈折率差Δnを大きくすると、光導波路コアへの光閉じ込め効果は大きくなる。従って、光放射損失が小さくなり、例えば曲がり導波路(分岐側の光導波路コア)においては小さな曲率半径で作製することが可能となるため、屈折率差Δnを大きくすることは光導波路素子全体の小型化に有利となる。しかしながら、屈折率差Δnを大きくすると、シングルモードを保つための光導波路コアの断面サイズは小さくなるため、シングルモード導波路を作製する場合、光導波路コアの加工精度の要求が厳しくなり、これは特に光導波路コアの連結部において顕著となる。
具体的に言えば、図7に示したような光導波路素子をフォトリソグラフィ及びエッチングによって形成する場合、フォトリソグラフィの精度限界により連結部14の切れ込み部14aにおいて抜け不足あるいは過剰抜けといった現象が発生し、またエッチング時には抜け不足が発生する。さらに、クラッド材料による光導波路コア埋め込み時に埋め込み不良による空隙が発生することもある。これらの加工精度限界を原因とする光導波路パターン変形や埋め込み不良は過剰損失を増大させることになる。
図9Aは図7に示した光導波路素子において、上述したような加工精度限界により抜け不足が発生した状態を示したものであり、図9Aに示したような光導波路コアの余分な部分(以下、水掻き部と言う。)の大きさの増大に伴って過剰損失が増大することになる。例えば、光導波路コア11〜13の幅を1.2μm、厚さを0.2μm、屈折率を3.42とし、この光導波路コア11〜13を屈折率3.17のクラッド15中に埋め込んだ構造の光透過特性をビーム伝搬法(BPM)により計算すると、図9A中に示した水掻き部16の寸法Lと過剰損失は図10に示したような関係を示すこととなる。
一方、図9Bは埋め込み不良によりクラッド15に空隙17が生じた場合を示したもの
である。光導波路コア11〜13の寸法、屈折率及びクラッド15の屈折率を上記図9Aにおける値と同じとし、図9Aにおいて水掻き部16の寸法Lが1μmの場合に、その水掻き部16の一部が図9Bに示したように空隙17に置き換わった場合の光透過特性を同様にビーム伝搬法(BPM)により求めた。空隙17の厚さ(高さ)が0.06μm、長さLが2.2μmの場合、過剰損失は4.5dBとなり、水掻き部16のみが存在している場合の過剰損失3.9dBに比べて過剰損失は増大した。このことは空隙17の存在が水掻き部16の存在よりも、悪影響を及ぼすことを示す。
一方、特許文献1では図8に示したような構造を採用し、間隙Gを3〜10μmとすることにより、加工精度限界を原因とする光導波路パターン変形や埋め込み不良の発生を防止し、容易かつ再現性良く、光導波路素子(分岐合波光導波回路)を加工できるものとしている。しかしながら、例えば曲がり導波路を小さな曲率半径で作製可能とすべく、言い換えれば光導波路素子の小型化を図るべく、光導波路コアとクラッドとの屈折率差Δnを大きくすると、光導波路コアの断面サイズは小さくなり、それに伴い、間隙Gも例えば3μmより小さくする必要が生じるため、結局のところ、加工容易性を確保することができないといった状況が生じうる。
この発明の目的はこのような状況に鑑み、加工が容易で加工ばらつきを低減でき、よって過剰損失の値のばらつきが小さく、安定した性能を有する光導波路素子及びその作製方法を提供することにある。
請求項1の発明によれば、基板上に3本以上の光導波路が形成され、それら光導波路は端部が集合連結されて光回路の分岐部もしくは交叉部が構成されている光導波路素子において、端部が集合連結している連結部の光導波路コア厚が、連結部以外の光導波路コア厚より薄くされ、各光導波路のコア厚は連結部において最小となるように各光導波路に沿って連続的に変化しているものとされる。
請求項2の発明では請求項1の発明において、各光導波路コアの屈折率はコア厚の変化に伴い、連結部において最小となるように各光導波路に沿って連続的に変化しているものとされる。
請求項3の発明は請求項1記載の光導波路素子を作製する方法であって、基板上に光導波路コアを構成する層を形成し、その層の上にレジストを塗布し、その塗布されたレジストを露光、現像して、厚さが連結部において最小となるように変化しているレジストパターンを形成し、そのレジストパターンと前記層とを、その両者をエッチングする手段で、少なくともレジストパターンが消滅するまでエッチングする工程を有する。
請求項4の発明は請求項2記載の光導波路素子を作製する方法であって、基板上に誘電体よりなる層を形成し、その層をパターニングして、光導波路が設けられる領域を含み、幅が連結部において最大となるように変化する形状の基板露出部分を有する誘電体マスクパターンを形成し、その誘電体マスクパターンが形成された基板上にMOCVD法で化合物半導体を成長させることで、厚さと屈折率とが共に連結部において最小となるように相伴って変化する化合物半導体層を形成し、その化合物半導体層をパターニングして光導波路コアを形成する工程を有する。
この発明によれば、光導波路の端部が集合連結している分岐部や交叉部といった連結部の光導波路コア厚が連結部以外の光導波路コア厚より薄くされるため、その分、連結部においてシングルモードを保つコア幅を従来より広くすることができ、よって加工が容易となり、加工ばらつきを低減することができるため、加工ばらつきに起因する過剰損失の値のばらつきを小さくすることができ、その点で歩留まりの向上を図ることができる。
この発明による光導波路素子の一実施例の構成を示す図、Aは平面図、Bは一部省略した断面図。 図1に示した光導波路素子の作製方法を説明するための工程図。 光導波路コアの断面サイズの違いによる水掻き寸法と過剰損失の関係を示すグラフ。 この発明による光導波路素子の作製方法の第2の実施例を説明するための工程図。 図4に示した作製方法の変形例を説明するための図。 この発明による光導波路素子の作製方法の第3の実施例を説明するための工程図。 光導波路素子の従来構成例を示す平面図。 光導波路素子の他の従来構成例を示す平面図。 光導波路連結部に発生する水掻き部及び空隙を説明するための図。 水掻き寸法と過剰損失の関係を示すグラフ。
この発明の実施形態を図面を参照して実施例により説明する。
図1はこの発明による光導波路素子の一実施例として、基板上に3本の光導波路が形成され、それら光導波路の端部が集合連結されて光回路の分岐部が構成されている光導波路素子を示したものであり、この例では3本の光導波路コア21〜23の端部が集合連結している連結部(分岐部)24の光導波路コア厚が連結部24以外の光導波路コア厚より薄くされている。図中、20は基板を示し、25はクラッドを示す。なお、図1Bは図1A中の一点鎖線に沿った断面構造を示し、クラッド25の図示は省略している。
光導波路コア21〜23はこの例では材料の異なる層が積層されてなる多層構造を有する。材料の異なる層はこの例では2種類の層とされ、第1の材料の層31と、第1の材料の層31より薄い第2の材料の層32とが交互積層されて計5層の多層構造が構成されており、連結部24の層数は連結部24以外の層数より少なくされている。なお、この例では各光導波路コア21〜23の層数は連結部24において最少となるように各光導波路に沿って順次、減少されており、図1Bに示したように連結部24に向って、5層→4層→2層と減少され、連結部24は2層構造とされている。
この例では連結部を含め、厚さが一定とされる従来の光導波路コアと異なり、上述したように連結部24における光導波路コア厚が薄くされている。一般に光導波路コアを薄くすることにより、シングルモードを保つ最大幅は広くなるため、連結部24における光導波路コア厚を薄くすれば、その光導波路コア幅を広くすることができ、つまり大きなサイズで形成することができる。従って、加工が容易となり、加工ばらつきを低減することができるため、加工ばらつきに起因する過剰損失の値のばらつきを小さくすることができ、歩留まりの向上を図ることができる。これに基づき、この例では連結部24及び連結部24の周囲における光導波路コア21〜23の幅を図1Aに示したように広くしている。
上述した構造をInP/InGaAsP系化合物半導体を用いて作製する場合、基板20の材料にはInPを用いる。また、光導波路コア21〜23を構成する第1の材料の層31にはInGaAsPを用い、第2の材料の層32にはInPを用いる。
図2は上記のような構造を有する光導波路素子の作製工程の要部を工程順に示したものであり、以下、各工程(1)〜(3)について説明する。
(1)基板20上に第1の材料の層31と、第1の材料の層31より薄い第2の材料の層32とを交互積層して多層構造を形成する。積層数は計5層とし、最上層は第1の材料の層31とする。
(2)連結部24を含む第1の領域Rにおいて、最上層の第1の材料の層31を、その下の第2の材料の層32が露出するまでエッチングする。
(3)露出した第2の材料の層32を、連結部24を含み、第1の領域Rより狭い第2の領域Rにおいて、その下の第1の材料の層31が露出するまでエッチングする。そして、さらにその露出した第1の材料の層31を、その下の第2の材料の層32が露出するまでエッチングする。
以上により、図1Bに示した断面構造が完成する。
上記において、第1の材料の層31のエッチングには第1の材料の層31に対して選択エッチング性を有し、第2の材料の層32に対してはエッチング性を有さないか、あるいはエッチング速度が極めて遅いエッチング手段を用いる。同様に、第2の材料の層32のエッチングには第2の材料の層32に対して選択エッチング性を有し、第1の材料の層31に対してはエッチング性を有さないか、あるいはエッチング速度が極めて遅いエッチング手段を用いる。エッチング手段としてはエッチング液あるいはエッチングガスを用いることができる。なお、エッチング領域の制限にはフォトリソグラフィの手法を用いればよい。
基板20として、前述したようにInP基板を用い、第1の材料の層31をInGaAsP層とし、第2の材料の層32をInP層とする場合、InGaAsP層に対する選択エッチング手段としては、硫酸、水、過酸化水素水の混合液よりなるエッチング液を用いることができ、InP層に対する選択エッチング手段としては、燐酸、塩酸の混合液よりなるエッチング液を用いることができる。
光導波路コア21〜23及び連結部24の平面形状の規定(コア幅の規定)は、前記(1)〜(3)の工程によって基板20の全面に所望の厚さ変化(層数変化)を有するコア層を形成した後、その上にレジストパターンを形成し、そのレジストパターンをマスクとしてコア層の不要な部分をエッチング除去することによって行うことができる。
また、この方法に限らず、先に基板20上に平面形状を規定する手段を設けておいてから、その規定される領域に所望の厚さ変化を有するコア層を前記(1)〜(3)の工程によって形成することもできる。
上述したコア層の多層構造において、厚さの薄い第2の材料の層32は第1の材料の層31のためのエッチングストップ層及びマスク層として機能するものであり、その構成材料、厚さ及びコア幅を適切に選定することにより、このような多層構造のコアであっても光のシングルモード伝送が可能となる。
なお、図1及び2に示した構造ではコア層(光導波路コア21〜23)を5層構造としているが、層数はこれに限るものではなく、適宜選定される。例えば5層より多い場合、図2に示した工程(3)の後、さらに工程(3)を所要数、繰り返し実行することになる。つまり、露出している最下の層が第2の材料の層32ならば、連結部24を含み、その露出している領域よりも狭い領域において、その露出している第2の材料の層32を、その下の第1の材料の層31が露出するまでエッチングする。また、露出している最下の層が第1の材料の層31ならば、その露出している第1の材料の層31を、その下の第2の材料の層32が露出するまでエッチングすることを所定数行う。
これにより、連結部24に向って層数が順次、減少し、厚さが段階的に減小変化する光導波路コア21〜23を作製することができる。
図3は連結部24において水掻き部が発生した場合の水掻き寸法L(図9A参照)と過剰損失の関係を、光導波路コア21〜23の断面サイズが異なる場合についてビーム伝搬法(BPM)により求めた結果を示したものであり、光導波路コア21〜23の屈折率は3.40、クラッド25の屈折率は3.17とし、光導波路コア21〜23の断面サイズが厚さ0.1μm、幅2.5μmの場合と、厚さ0.3μm、幅1.1μmの場合とについて示している。
図3よりコア幅が広い方が水掻き寸法Lの変化に対する過剰損失の変化が小さいことがわかり、つまり加工ばらつきに起因する過剰損失の値のばらつきを小さくすることができる。また、水掻き寸法Lが大きい場合、コア幅が広い方が過剰損失が小さく、良好な性能(光透過特性)が得られることがわかる。
この例では図1に示したように連結部24の光導波路コア厚を薄くすると共に、幅を広くしており、よって過剰損失の値のばらつきを小さくすることができ、前述したように歩留まりの向上が期待できる。
なお、光導波路コア21〜23を前述したように、InP/InGaAsP系化合物半導体を用い、エッチングにより形成する場合、半導体結晶に対するエッチングの異方性により、エッチングマスクパターンと実際に作製される光導波路パターンとに差異が生じることになるが、光導波路コア厚が薄くなれば、エッチング深さは浅くなり、よってエッチングによる光導波路パターン形成時のパターン変形が小さくなるため、この発明によれば加工精度自体の向上も期待できる。
図4は上述したように、光導波路コア21〜23の厚さが一定ではなく、連結部24における光導波路コア厚が連結部24以外の光導波路コア厚より薄くされる光導波路素子の他の作製工程の要部を工程順に示したものであり、以下、この図4に示した各工程(1)〜(3)について説明する。
(1)基板20上に光導波路コアを構成する層(コア層)41を形成し、そのコア層4
1の上にレジスト42を均一厚さで塗布する。
(2)レジスト42を露光、現像して、厚さが連結部24において最小となるように変化しているレジストパターン42’を形成する。このようなレジストパターン42’の形成は、例えばレジストの露光時にパターン部の透過率を変化させたフォトマスクを用いたり、あるいは電子ビーム露光において照射電子ビーム量を変化させることによって行うことができる。
(3)レジストパターン42’とコア層41とを、その両者をエッチングする手段でエッチングする。エッチングは少なくともレジストパターン42’が消滅するまで行う。
以上により、この例では厚さが連結部24において最小となるように連続的に変化しているコア層41’を形成することができる。なお、光導波路コア21〜23及び連結部24の平面形状の規定(コア幅の規定)は、前述の図2に示した作製工程の場合と同様、基板20の全面に所望の厚さ変化を有するコア層41’を形成した後、不要な部分をエッチング除去してもよく、また平面形状を規定する手段を基板20上に設け、その規定された領域に所望の厚さ変化を有するコア層41’を形成してもよい。
なお、工程(2)におけるレジストパターン42’に替え、図5に示したように、最も薄い部分(連結部24に対応する部分)でも所定の厚さを有し、かつ光導波路形状にパターニングされたレジストパターン42’’を形成すれば、工程(3)におけるレジストパターン42’’とコア層41との両者のエッチングにおいて、光導波路コアの厚さ変化及び平面形状を同時に形成することができる。
つまり、工程(3)においてレジストパターン42’’が消滅するまでエッチングを行うことにより、コア層41のレジストパターン42’’に覆われていない露出部分(不要な部分)は除去され、レジストパターン42’’に覆われていた部分は残留して、所定の厚さ変化を有する光導波路コア21〜23及び連結部24が形成される。
光導波路連結部24の光導波路コア厚が薄い光導波路素子の作製は、図2や図4に示した工程の採用以外に、有機金属化学堆積法(MOCVD)の選択成長と呼ばれる方法を用いることもできる。ここでは、化合物半導体を用いて作製するものとし、光導波路コア21〜23の材料としてInGaAsP、クラッド25の材料としてInPを用いる場合について、このMOCVD法による作製方法を図6に示した工程図を参照して説明する。
(1)基板20としてInP基板を用意し、この基板20上に誘電体よりなる層を形成する。誘電体層として例えばSiO膜を成膜形成し、このSiO膜よりなる誘電体層をパターニングして、光導波路が設けられる領域を含み、幅が連結部24において最大となるように変化する形状の基板20露出部分を有する誘電体マスクパターン51を形成する。なお、ここで用いるInP基板は予め結晶性向上のためにInPバッファ層を形成しておくことが好ましい。
(2)誘電体マスクパターン51が形成された基板20上にMOCVD法によってInGaAsPを成長させる。基板20露出部分(InP露出部分)の幅が狭い領域ではInGaAsPの膜厚が増加し、またIn組成比が増加し、さらには圧縮歪と屈折率が増大したInGaAsPが成長される。換言すれば、厚さと屈折率とが共に連結部24において最小となるように相伴って変化するInGaAsP層(コア層)52が形成される。なお、図においてはInGaAsP層52の厚さ及び屈折率の変化を濃淡を施して示している。
(3)InGaAsP層52をパターニングして光導波路コア21〜23及び連結部24を形成し、誘電体マスクパターン51をエッチング除去する。
以上にして得られた光導波路コア21〜23及び連結部24をInPクラッド層に埋め込むことで光導波路素子が完成する。
このような選択成長を用いた場合は連結部24における光導波路コアの屈折率を小さくすることができるため、シングルモードを維持できる光導波路コア幅はより広くなる。つまり、連結部24の光導波路コア幅をより広くすることができるため、この発明の効果をより顕著なものとすることができる。
なお、光導波路コア層(InGaAsP層)の厚さ及び屈折率はその光導波路に面した誘電体マスクパターン幅に依存するため、初めから最終的な光導波路コア幅とInP露出部分の幅を等しくして選択成長を行うこともできる。
以上、基板上に3本の光導波路が形成され、それら光導波路の端部が集合連結されて光回路の分岐部が構成されている光導波路素子を例に、この発明の実施例を説明したが、この発明はこれに限らず、例えば光導波路の端部が集合連結されて光回路の交叉部が構成されているような光導波路素子にも同様に適用することができる。

Claims (4)

  1. 基板上に3本以上の光導波路が形成され、それら光導波路は端部が集合連結されて光回路の分岐部もしくは交叉部が構成されている光導波路素子において、
    前記端部が集合連結している連結部の光導波路コア厚が、連結部以外の光導波路コア厚より薄くされ、
    前記各光導波路のコア厚は前記連結部において最小となるように各光導波路に沿って連続的に変化していることを特徴とする光導波路素子。
  2. 請求項1記載の光導波路素子において、
    前記各光導波路コアの屈折率はコア厚の変化に伴い、前記連結部において最小となるように各光導波路に沿って連続的に変化していることを特徴とする光導波路素子。
  3. 請求項1記載の光導波路素子を作製する方法であって、
    前記基板上に前記光導波路コアを構成する層を形成し、
    その層の上にレジストを塗布し、
    その塗布されたレジストを露光、現像して、厚さが前記連結部において最小となるように変化しているレジストパターンを形成し、
    そのレジストパターンと前記層とを、その両者をエッチングする手段で、少なくとも前記レジストパターンが消滅するまでエッチングする工程を有することを特徴とする光導波路素子の作製方法。
  4. 請求項2記載の光導波路素子を作製する方法であって、
    前記基板上に誘電体よりなる層を形成し、
    その層をパターニングして、前記光導波路が設けられる領域を含み、幅が前記連結部において最大となるように変化する形状の基板露出部分を有する誘電体マスクパターンを形成し、
    その誘電体マスクパターンが形成された基板上にMOCVD法で化合物半導体を成長させることで、厚さと屈折率とが共に前記連結部において最小となるように相伴って変化する化合物半導体層を形成し、
    その化合物半導体層をパターニングして前記光導波路コアを形成する工程を有することを特徴とする光導波路素子の作製方法。
JP2012038484A 2012-02-24 2012-02-24 光導波路素子及びその作製方法 Active JP5145469B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012038484A JP5145469B2 (ja) 2012-02-24 2012-02-24 光導波路素子及びその作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012038484A JP5145469B2 (ja) 2012-02-24 2012-02-24 光導波路素子及びその作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007321518A Division JP5080227B2 (ja) 2007-12-13 2007-12-13 光導波路素子及びその作製方法

Publications (2)

Publication Number Publication Date
JP2012098761A true JP2012098761A (ja) 2012-05-24
JP5145469B2 JP5145469B2 (ja) 2013-02-20

Family

ID=46390629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012038484A Active JP5145469B2 (ja) 2012-02-24 2012-02-24 光導波路素子及びその作製方法

Country Status (1)

Country Link
JP (1) JP5145469B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020071428A (ja) * 2018-11-01 2020-05-07 日本電信電話株式会社 スポットサイズ変換器の作製方法およびスポットサイズ変換器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04240605A (ja) * 1990-08-03 1992-08-27 American Teleph & Telegr Co <Att> 光分岐導波路
JPH08171020A (ja) * 1994-12-19 1996-07-02 Nippon Telegr & Teleph Corp <Ntt> 光結合デバイス
JP2000049102A (ja) * 1998-07-31 2000-02-18 Nec Corp 半導体光集積素子及びそれを用いた光通信用モジュール並びに光通信システムとその製造方法
JP2004038162A (ja) * 2002-07-03 2004-02-05 Samsung Electronics Co Ltd テーパ型光導波路製造方法
JP2008262003A (ja) * 2007-04-11 2008-10-30 Sumitomo Electric Ind Ltd 光導波路および光導波路製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04240605A (ja) * 1990-08-03 1992-08-27 American Teleph & Telegr Co <Att> 光分岐導波路
JPH08171020A (ja) * 1994-12-19 1996-07-02 Nippon Telegr & Teleph Corp <Ntt> 光結合デバイス
JP2000049102A (ja) * 1998-07-31 2000-02-18 Nec Corp 半導体光集積素子及びそれを用いた光通信用モジュール並びに光通信システムとその製造方法
JP2004038162A (ja) * 2002-07-03 2004-02-05 Samsung Electronics Co Ltd テーパ型光導波路製造方法
JP2008262003A (ja) * 2007-04-11 2008-10-30 Sumitomo Electric Ind Ltd 光導波路および光導波路製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020071428A (ja) * 2018-11-01 2020-05-07 日本電信電話株式会社 スポットサイズ変換器の作製方法およびスポットサイズ変換器
JP7135739B2 (ja) 2018-11-01 2022-09-13 日本電信電話株式会社 スポットサイズ変換器の作製方法およびスポットサイズ変換器

Also Published As

Publication number Publication date
JP5145469B2 (ja) 2013-02-20

Similar Documents

Publication Publication Date Title
US20130330042A1 (en) Optical branching element and optical branching circuit
JP4637071B2 (ja) 3次元フォトニック結晶及びそれを用いた機能素子
JPWO2014203568A1 (ja) スポットサイズ変換光導波路
JP2007093743A (ja) スポットサイズ変換導波路及びその製造方法
JP6428776B2 (ja) グレーティングカプラ及び光導波路装置
WO2004113964A1 (ja) フォトニック結晶の構造
JPWO2012105555A1 (ja) 波長選択フィルタ素子、その製造方法及び画像表示装置
JP2006163291A (ja) 光学素子及びその製造方法
US7010207B2 (en) Optical waveguide device, and method for fabricating the optical waveguide device
JP5080227B2 (ja) 光導波路素子及びその作製方法
JP4636916B2 (ja) 3次元フォトニック結晶の作製方法
JP2006313267A (ja) 3次元フォトニック結晶の作製方法
JP5145469B2 (ja) 光導波路素子及びその作製方法
US20230259017A1 (en) Photomask, Optical-Waveguide, Optical Circuit and Method of Manufacturing an Optical-Waveguide
JP2005345630A (ja) 光導波路およびその製造方法
JP2005099099A (ja) 波長板
JP5867016B2 (ja) 導波路型光デバイス及びその製造方法
JP2011085708A5 (ja)
JP6369036B2 (ja) 光導波路及び光導波路の製造方法
JP4212040B2 (ja) 複合光導波路
JP2006119659A5 (ja)
JP6341874B2 (ja) 多モード干渉(mmi)デバイス及び光信号を操作する方法
JP4313772B2 (ja) 光導波路の製造方法
JP2006030734A (ja) 光導波路及びその製造方法
JP2004271828A (ja) 光学素子およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5145469

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250