JP2012084840A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2012084840A
JP2012084840A JP2011100473A JP2011100473A JP2012084840A JP 2012084840 A JP2012084840 A JP 2012084840A JP 2011100473 A JP2011100473 A JP 2011100473A JP 2011100473 A JP2011100473 A JP 2011100473A JP 2012084840 A JP2012084840 A JP 2012084840A
Authority
JP
Japan
Prior art keywords
semiconductor chip
bonding
insulating film
wiring board
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011100473A
Other languages
English (en)
Inventor
Soji Kuroda
壮司 黒田
Kazuya Hironaga
兼也 広永
Hirotsugu Matsushima
弘倫 松嶋
Masatoshi Yasunaga
雅敏 安永
Akira Yamazaki
暁 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011100473A priority Critical patent/JP2012084840A/ja
Priority to US13/231,856 priority patent/US8692383B2/en
Publication of JP2012084840A publication Critical patent/JP2012084840A/ja
Priority to US14/190,366 priority patent/US9087816B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体装置におけるコストの低減化を図る。
【解決手段】共通化基板（配線基板２）において複数のボンディングリード２ｃそれぞれを基板中心に向けて延在させるとともに、最小チップに対応したダイボンド領域であるソルダレジスト膜２ｇにダイボンド材６を塗布することで、大チップである第１半導体チップ１を搭載した際にもボンディングリード２ｃにダイボンド材６がかぶさることなくワイヤボンディングを行うことができ、これにより、開発コストを低減して半導体装置（ＬＧＡ７）のコストの低減化を図る。
【選択図】図４

Description

本発明は、半導体装置及びその製造技術に関し、特に、基板タイプの半導体装置の配線基板の共通化に適用して有効な技術に関する。
異なった外形サイズの半導体チップを搭載可能な基板を有する半導体装置について開示されている（例えば、特許文献１）。
特開２０００−２３６０４０号公報
近年では、マイクロコントローラ等の半導体装置では、品種が多岐に渡り、これまでの１品１様の開発では、開発コスト、リソース及び時間が莫大にかかり、また低コスト要求も同時にあるため、この点も開発時に重視しなければならない。
現在の開発方法では、１品種ごとに最適設計を行っているが、品種の数だけ開発リソースを必要とし、また開発時間も多くかかる。
そこで、本発明者は、品種共用可能な配線基板を使用することを検討した。すなわち、異なった大きさ（外形サイズ）の半導体チップ（以降、単にチップとも言う）を搭載可能な配線基板を共通化して使用するものであり、この場合、平面サイズが最も大きな最大チップに合わせて設計するのが一般的である。図１０の比較例の半導体パッケージ２１に示すように、この構造では、最大チップに合わせてボンディングリード２ｃを配置することになるため、ボンディングリード２ｃは配線基板２の周縁部付近に配置される。
したがって、平面サイズが小さな小チップ（第２半導体チップ３）を搭載した時にはワイヤ長が長くなり、ワイヤ５に金線を用いている際には製品（半導体パッケージ２１、半導体装置）のコストが高くなる場合がある。
なお、小チップを搭載した際にワイヤ長が長くならないようにするには、ワイヤを接続する複数のボンディングリードを配線基板の外周から基板中心に向けて長く延在させる必要があるが、その構造で平面サイズが大きな大チップを搭載した時には、ボンディングリードが基板中心に向かって延在しているため、ボンディングリードの基板中心寄りの端部付近がチップ下部に配置されることになる。すなわち、平面視においてチップ下にボンディングリードの基板中心寄りの端部付近が配置されることになる。
これにより、ダイボンディング時にペースト状のダイボンド材を基板上に塗布すると、ダイボンド材がボンディングリード上にかぶさるという現象が起こる。この時、ペースト状のダイボンド材は濡れ広がりの面積が大きいため、ボンディングリード上にペースト状のダイボンド材が濡れ広がってワイヤボンディングが行えなくなるという新たな課題を見出した。
なお、前記特許文献１（特開２０００−２３６０４０号公報）には、異なる大きさの半導体チップを搭載する場合に、ワイヤの長さが変わらないように基板の配線パターンに複数のワイヤ接続用パッドを形成した半導体装置の構造が記載されているが、ダイボンド材の塗布領域や塗布範囲についての詳細な記載はない。
本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体装置のコストの低減化を図ることができる技術を提供することにある。
また、本発明の他の目的は、半導体装置の信頼性の向上を図ることができる技術を提供することにある。
さらに、本発明の他の目的は、半導体装置の生産性の向上を図ることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
代表的な実施の形態による半導体装置は、上面、前記上面のダイボンド材を塗布する領域に形成された絶縁膜及び前記絶縁膜の周囲に配置された複数のボンディングリード、前記上面とは反対側の下面、及び前記下面に形成された複数のランドを有する配線基板と、主面及び前記主面に形成された複数の電極パッドを有し、前記配線基板の前記絶縁膜上に搭載された半導体チップとを有している。さらに、前記配線基板の前記絶縁膜と前記半導体チップとの間に配置された前記ダイボンド材と、前記配線基板の前記複数のボンディングリードと前記半導体チップの前記複数の電極パッドとをそれぞれ電気的に接続する複数の金属ワイヤとを有しており、前記配線基板は、異なった平面サイズの前記半導体チップを搭載可能であり、前記配線基板の前記絶縁膜のパターンの大きさが前記半導体チップの平面サイズより小さいものである。
また、代表的な他の実施の形態による半導体装置は、上面、前記上面のダイボンド材を塗布する領域に形成された絶縁膜及び前記絶縁膜の周囲に配置された複数のボンディングリード、前記上面とは反対側の下面、及び前記下面に形成された複数のランドを有する配線基板と、主面及び前記主面に形成された複数の電極パッドを有し、前記配線基板の前記絶縁膜上に搭載された半導体チップとを有している。さらに、前記配線基板の前記絶縁膜と前記半導体チップとの間に配置された前記ダイボンド材と、前記配線基板の前記複数のボンディングリードと前記半導体チップの前記複数の電極パッドとをそれぞれ電気的に接続する複数の金属ワイヤとを有しており、前記配線基板は、異なった平面サイズの前記半導体チップを搭載可能であり、前記配線基板の前記絶縁膜のパターンの大きさが前記半導体チップの平面サイズより小さく、かつ前記ボンディングリードの内側寄りの端部が前記半導体チップの下部に位置しており、平面視において前記ボンディングリードの前記内側寄りの端部が前記半導体チップと重なっているものである。
また、代表的な他の実施の形態による半導体装置は、上面、前記上面のダイボンド材を塗布する領域に形成された第１絶縁膜、前記第１絶縁膜の周囲に形成された第２絶縁膜、前記第１絶縁膜の周囲に配置された複数のボンディングリード、前記上面とは反対側の下面、及び前記下面に形成された複数のランドを有する配線基板と、主面及び前記主面に形成された複数の電極パッドを有し、前記配線基板の前記第１絶縁膜上に搭載された半導体チップと、前記配線基板の前記第１絶縁膜と前記半導体チップとの間に配置された前記ダイボンド材と、前記配線基板の前記複数のボンディングリードと前記半導体チップの前記複数の電極パッドとをそれぞれ電気的に接続する複数の金属ワイヤとを有している。さらに、前記配線基板の前記第１絶縁膜の面積は、前記半導体チップの面積よりも小さく、前記配線基板の前記第１絶縁膜の膜厚は、前記第２絶縁膜の膜厚よりも厚いものである。
また、代表的な実施の形態による半導体装置の製造方法は、（ａ）半導体チップを準備する工程と、（ｂ）配線基板上に接着材を供給する工程と、（ｃ）前記接着材を介して前記半導体チップを配線基板上に搭載する工程と、（ｄ）前記半導体チップの表面の電極パッドと前記配線基板の上面のボンディングリードとを金属ワイヤにより電気的に接続する工程と、（ｅ）前記半導体チップおよび前記金属ワイヤを封止体により封止する工程と、を有している。さらに、前記配線基板の上面には、その面積が前記半導体チップの面積よりも小さく、前記半導体チップが搭載される第１絶縁膜を有し、前記ボンディングリードは、前記第１絶縁膜の周囲に配置されており、前記（ｂ）工程において、前記接着材は前記配線基板の前記第１絶縁膜上に供給され、前記（ｃ）工程は、前記半導体チップと前記配線基板の前記第１絶縁膜との間が前記接着材で充たされるように行うものである。
また、代表的な他の実施の形態による半導体装置の製造方法は、（ａ）半導体ウエハを準備する工程と、（ｂ）前記半導体ウエハの裏面にフィルム状の接着材を貼り付ける工程と、（ｃ）前記半導体ウエハをダイシングして、その裏面に前記フィルム状の接着材が貼り付けられた状態の半導体チップを取得する工程と、（ｄ）前記半導体チップを配線基板上に搭載する工程と、（ｅ）前記半導体チップの表面の電極パッドと前記配線基板の上面のボンディングリードとを金属ワイヤにより電気的に接続する工程と、（ｆ）前記半導体チップおよび前記金属ワイヤを封止体により封止する工程と、を有している。さらに、前記配線基板の上面には、その面積が前記半導体チップの面積よりも小さく、前記半導体チップが搭載される第１絶縁膜を有し、前記ボンディングリードは、前記第１絶縁膜の周囲に配置されており、前記（ｄ）工程は、前記第１絶縁膜と前記ボンディングリードの上面の一部が前記フィルム状の接着材で覆われるように前記半導体チップを前記配線基板上に搭載するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
基板タイプの半導体装置において基板共通化で開発コストを低減することができ、半導体装置のコストの低減化を図ることができる。
また、個片後の半導体装置の反りを低減することができるとともに、半導体装置実装後の温度サイクル寿命を向上させることができ、その結果、半導体装置の信頼性の向上を図ることができる。
また、ダイボンド領域を規制することにより、ダイボンド材の塗布時間を短くすることができ、処理のスループットを向上させて半導体装置の生産性の向上を図ることができる。
本発明の実施の形態１の半導体装置（大チップ搭載）の構造の一例を封止体を透過し、かつワイヤを取り除いて示す平面図である。 図１のＡ部においてソルダレジスト膜を取り除き、かつワイヤ及び下面のランドを付加した構造の一例を示す部分拡大平面図である。 図１のＢ−Ｂ線に沿って切断した構造の一例を示す断面図である。 図３のＡ部の構造の一例を拡大して示す部分拡大断面図である。 本発明の実施の形態１の半導体装置（小チップ搭載）の構造の一例を封止体を透過し、かつワイヤを取り除いて示す平面図である。 図５のＡ部においてソルダレジスト膜を取り除き、かつワイヤ及び下面のランドを付加した構造の一例を示す部分拡大平面図である。 図５のＢ−Ｂ線に沿って切断した構造の一例を示す断面図である。 図７のＡ部の構造の一例を拡大して示す部分拡大断面図である。 図７の半導体装置のワイヤ長とニッケル−金めっきの一例を示す部分断面図である。 比較例の半導体装置のワイヤ長とニッケル−金めっきを示す部分断面図である。 本発明の実施の形態１の変形例の半導体装置の構造を示す部分拡大断面図である。 本発明の実施の形態２の半導体装置（大チップ搭載）の構造の一例を封止体を透過し、かつワイヤを取り除いて示す平面図である。 図１２のＡ部においてソルダレジスト膜を取り除き、かつワイヤ及び下面のランドを付加した構造の一例を示す部分拡大平面図である。 図１２のＢ−Ｂ線に沿って切断した構造の一例を示す断面図である。 図１４のＡ部の構造の一例を拡大して示す部分拡大断面図である。 本発明の実施の形態２の半導体装置（小チップ搭載）の構造の一例を封止体を透過し、かつワイヤを取り除いて示す平面図である。 図１６のＡ部においてソルダレジスト膜を取り除き、かつワイヤ及び下面のランドを付加した構造の一例を示す部分拡大平面図である。 図１６のＢ−Ｂ線に沿って切断した構造の一例を示す断面図である。 図１８のＡ部の構造の一例を拡大して示す部分拡大断面図である。 本発明の変形例の半導体装置（ＢＧＡ）の構造の一例を示す断面図である。 本発明の実施の形態３の半導体装置（大チップ搭載）の構造の一例を封止体を透過し、かつワイヤを取り除いて示す平面図である。 図２１のＡ−Ａ線に沿って切断した構造の一例を示す部分断面図である。 図２１の半導体装置の組み立て手順の一例を示す製造フロー図である。 図２３の組み立てで用いる配線基板の構造の一例を示す平面図である。 図２３の組み立てにおけるダイボンド材塗布後の構造の一例を示す平面図である。 図２３の組み立てにおけるダイボンディング後の構造の一例を示す平面図である。 図２３の組み立てのダイボンディング工程の一例を示す斜視図である。 本発明の実施の形態３の変形例の半導体装置（大チップ搭載）の構造を封止体を透過し、かつワイヤを取り除いて示す平面図である。 図２８のＡ−Ａ線に沿って切断した構造を示す部分断面図である。 図２８の半導体装置の組み立てにおけるダイボンド材塗布時のダイボンド材の流動状態の一例を示す平面図である。 図３０のＡ−Ａ線に沿って切断した構造を示す部分断面図である。 比較例のダイボンド材塗布時のダイボンド材の流動状態を示す平面図である。 図３２のＡ−Ａ線に沿って切断した構造を示す部分断面図である。 本発明の実施の形態４の半導体装置（大チップ搭載）の構造の一例を封止体を透過し、かつワイヤを取り除いて示す平面図である。 図３４のＡ−Ａ線に沿って切断した構造の一例を示す部分断面図である。 図３４の半導体装置の組み立て手順の一例を示す製造フロー図である。 図３６の組み立てで用いる配線基板の構造の一例を示す平面図である。 図３６の組み立てにおけるダイボンド材供給後の構造の一例を示す平面図である。 図３６の組み立てにおけるダイボンディング後の構造の一例を示す平面図である。 本発明の実施の形態４の変形例の半導体装置（大チップ搭載）の構造を封止体を透過し、かつワイヤを取り除いて示す平面図である。 図４０のＡ−Ａ線に沿って切断した構造を示す部分断面図である。 図４０のリード配列方向に沿って切断した構造を示す部分断面図である。 図４０の半導体装置の組み立て手順の一例を示す製造フロー図である。 図４３の組み立てで用いる配線基板の構造の一例を示す平面図である。 図４３の組み立てにおけるダイシング時のウエハ状態の一例を示す斜視図である。 図４３の組み立てにおけるダイボンディング後の構造の一例を示す平面図である。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、以下の実施の形態において、構成要素等について、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
図１は本発明の実施の形態１の半導体装置（大チップ搭載）の構造の一例を封止体を透過し、かつワイヤを取り除いて示す平面図、図２は図１のＡ部においてソルダレジスト膜を取り除き、かつワイヤ及び下面のランドを付加した構造の一例を示す部分拡大平面図、図３は図１のＢ−Ｂ線に沿って切断した構造の一例を示す断面図、図４は図３のＡ部の構造の一例を拡大して示す部分拡大断面図である。
図１〜図４に示す本実施の形態１の半導体装置は、異なった平面サイズの複数種類の半導体チップを搭載することを可能にすることで、基板の共通化を図ったものである。すなわち、同一のパッケージ基板に異なった平面サイズ（外形サイズ、大きさ）の複数種類の半導体チップを搭載することを可能にしたものであり、基板の共通化を図ることで開発コストの低減化を図るものである。
本実施の形態１では、前記半導体装置の一例として、共通化を図ったパッケージ基板である配線基板２上に、平面サイズ（図３に示す主面１ａの面積）が大きな半導体チップである第１半導体チップ１を搭載した場合と、平面サイズ（図７に示す主面３ａの面積）が前記第１半導体チップ１より小さな半導体チップ（最小チップ）である第２半導体チップ３（図５〜図８）を搭載した場合とを説明する。なお、前記最小チップは、配線基板２に搭載可能な種々のサイズの半導体チップのうち、最も平面サイズが小さな半導体チップである。
また、本実施の形態１では、前記半導体装置の一例として配線基板２の下面２ｂに複数の外部端子であるランド２ｉが形成されたＬＧＡ（Land Grid Array)の場合を取り上げて説明する。
まず、図１〜図４に示す、平面サイズが大きな第１半導体チップ１を搭載したＬＧＡ７の構成について説明すると、複数種類の平面サイズの半導体チップを搭載可能な配線基板２と、配線基板２上に搭載された平面サイズが比較的大きな第１半導体チップ１と、第１半導体チップ１と配線基板２とを電気的に接続する複数の金属ワイヤであるワイヤ５と、第１半導体チップ１や複数のワイヤ５を封止用樹脂によって封止する封止体４とから成る。
なお、第１半導体チップ１は、ワイヤボンディングされるため、その主面１ａを上方に向けて配置されている。すなわち、配線基板２上にフェイスアップ実装されており、したがって、第１半導体チップ１の裏面１ｂが接着材であるダイボンド材６を介して配線基板２に接合されている。
ここで、第１半導体チップ１は、例えばシリコンによって形成され、マイクロコントローラ等の半導体集積回路が組み込まれている。第１半導体チップ１の平面視は略四角形を成しており、主面１ａとその反対側の裏面１ｂとを有している。なお、主面１ａの周縁部には、複数の表面電極である電極パッド１ｃが１列に並んで形成されている。第１半導体チップ１の平面サイズ（外形サイズ）は、例えば４．０ｍｍ×４．０ｍｍである。
また、ワイヤ５は、例えば金線であり、第１半導体チップ１の電極パッド１ｃとこの電極パッド１ｃに対応する配線基板２のボンディングリード２ｃとを電気的に接続している。
また、ダイボンド材６は、ペースト状の接着材を塗布したものであり、例えばエポキシ系の絶縁性の接着材等である。
また、封止体４は、熱硬化性の封止用樹脂を熱硬化させたものであり、例えばエポキシ系の熱硬化性の封止用樹脂から成るものである。
次に、配線基板２について説明する。配線基板２は、図４に示すように上面２ａと上面２ａとは反対側の下面２ｂとを有している。上面２ａ及び下面２ｂとも図１に示すように四角形を成している。また、配線基板２の厚さ方向の構造は、図４に示すようにコア材２ｈとその上面２ａ側には、図１に示す配線部２ｆやボンディングリード２ｃが形成されており、一方、下面２ｂ側には複数の外部端子となるランド２ｉが形成されている。上面２ａ側の配線部２ｆやボンディングリード２ｃと、下面２ｂ側のランド２ｉとは、それぞれビア２ｅもしくはスルーホールを介して電気的に接続されている。
なお、下面２ｂ側の複数のランド２ｉは、図２に示すように格子状に配置されている（図２における点線表記）。
また、上面２ａ側及び下面２ｂ側には、絶縁膜となるソルダレジスト膜２ｇが形成されている。下面２ｂ側では、外部端子となる複数のランド２ｉが露出するようにその周囲にソルダレジスト膜２ｇが形成されている。
一方、配線基板２の上面２ａ側には、図１に示すような配線部２ｆやボンディングリード２ｃ及びビア２ｅから成る配線パターンが形成されており、大きな面積の第１半導体チップ１の領域に比べて遥かに小さい面積となるような領域（図１の斜線部）にソルダレジスト膜２ｇが形成されており、前記領域（図１の斜線部）が四角形に形成されてＬＧＡ７におけるダイボンド領域となっている。
なお、ＬＧＡ７におけるダイボンド領域の規制は、後述する図７に示す最小チップでもある第２半導体チップ３を、共通基板である配線基板２に搭載する場合のダイボンド領域として規制したものを採用したものである。すなわち、本実施の形態１のＬＧＡ７では、ソルダレジスト膜２ｇによってダイボンド領域を規制する際に、搭載可能な最小チップ（第２半導体チップ３）を基準としてダイボンド領域を規制しており、したがって、複数のボンディングリード２ｃのそれぞれは、搭載可能な最小チップ（第２半導体チップ３）を基準として定められた四角形のソルダレジスト膜２ｇのさらに外側の領域に形成されている。
つまり、配線基板２は、上面２ａ、前記上面２ａのダイボンド材６を塗布する領域（ダイボンド領域）に形成されたソルダレジスト膜２ｇ及びソルダレジスト膜２ｇの周囲に配置された複数のボンディングリード２ｃ、上面２ａとは反対側の下面２ｂ、及び下面２ｂに形成された複数のランド２ｉ等を有しており、さらに第１半導体チップ１は、ソルダレジスト膜２ｇ上にダイボンド材６を介して搭載されている。すなわち、ソルダレジスト膜２ｇと第１半導体チップ１との間にダイボンド材６が配置されている。
したがって、本実施の形態１のＬＧＡ７の配線基板２では、異なった平面サイズの半導体チップを搭載することが可能であり、その際、配線基板２の四角形のソルダレジスト膜２ｇのパターンの大きさが半導体チップ（第１半導体チップ１）の平面サイズより小さくなっている。
つまり、ＬＧＡ７においては、図１に示すように配線基板２の上面２ａ側のソルダレジスト膜２ｇは、ダイボンド領域として上面２ａの略中央部に四角形に形成されている（斜線部）が、上面２ａ側には四角形のソルダレジスト膜２ｇ以外のソルダレジスト膜は、形成されていない。すなわち、ソルダレジスト膜２ｇのパターンの外周部は、その全周に亘って第１半導体チップ１の外周より内側の位置で終端しており、第１半導体チップ１の外側の領域には形成されていない。
これにより、ダイボンド材６も第１半導体チップ１の外周より内側に配置された状態となる。
なお、ＬＧＡ７として組み立てられた際には、図４に示すように複数のボンディングリード２ｃや配線部２ｆ等は、封止体４の一部によって覆われて保護されている。
ここで、配線基板２におけるコア材２ｈは、例えば、ガラスエポキシ樹脂から成り、ソルダレジスト膜２ｇは、エポキシ系樹脂等から成る。さらに、配線部２ｆ、ランド２ｉ、ビア２ｅ及びボンディングリード２ｃは、例えば、銅合金を主成分とする金属等から成る。
また、ＬＧＡ７の配線基板２では、その上面２ａの周縁部に、図１及び図２に示すように、外側と内側とで２列に並んでボンディングリード２ｃが設けられている。その際、外側のボンディングリード２ｃと内側のボンディングリード２ｃは、配線部２ｆによって繋がれている。つまり、配線基板２では、その上面２ａにおいて、複数のボンディングリード２ｃを周縁部に沿って２列で設け、各外側と内側のボンディングリード２ｃを配線部２ｆで繋ぐことで、複数のボンディングリード２ｃそれぞれが基板中心に向かって細長く延在して形成された状態となっている。
これにより、大きなサイズの半導体チップである第１半導体チップ１を搭載した際には、図２に示すように第１半導体チップ１の電極パッド１ｃと外側のボンディングリード２ｃとをワイヤ５によって電気的に接続することができる。一方、後述する最小チップである第２半導体チップ３を搭載した際にも、第２半導体チップ３と内側のボンディングリード２ｃとをワイヤ５で電気的に接続することができ、基板共通化を図ることができる。
なお、ＬＧＡ７の配線基板２はその大きさが、例えば、５．５ｍｍ×５．５ｍｍ程度のもので、例えば、ＬＧＡ７は約１００ピンのものである。
したがって、配線基板２の上面２ａの配線パターンの引き回しに少し余裕があるため、上面２ａ側において、複数のボンディングリード２ｃそれぞれと繋がる複数のビア２ｅ（またはスルーホール）が形成されているが、その際、複数のビア２ｅ（またはスルーホール）の内側と外側の両側の方向にボンディングリード２ｃが延在している。
つまり、配線基板２の上面２ａの周縁部に、図１及び図２に示すように外側と内側とで２列に並んでボンディングリード２ｃが設けられているが、外側のボンディングリード２ｃと内側のボンディングリード２ｃは、配線部２ｆによって繋がれており、外側のボンディングリード２ｃと内側のボンディングリード２ｃを繋ぐ配線部２ｆ上にビア２ｅ（またはスルーホール）が形成され、図４に示すようにこのビア２ｅ（またはスルーホール）が下面２ｂ側のランド２ｉに直接繋がっているものもある。
つまり、配線基板２の上面２ａの配線パターンの引き回しにおいて、外側のボンディングリード２ｃと内側のボンディングリード２ｃを繋ぐ配線部２ｆ上にビア２ｅ（またはスルーホール）が形成されたパターンも存在しており、これにより、狭ピッチにも対応している。このパターンの場合には、図４に示すように配線部２ｆ上のビア２ｅ（またはスルーホール）の直下に直接ランド２ｉが接続された構造となっている。
また、ＬＧＡ７は、共通基板の配線基板２上に大きなサイズの第１半導体チップ１を搭載したものであるため、図２及び図４に示すように、内側のボンディングリード２ｃ上に第１半導体チップ１の端部付近が配置されており、電極パッド１ｃと外側のボンディングリード２ｃとがワイヤ５によって電気的に接続されている。
言い換えると、内側列のボンディングリード２ｃの内側寄りの端部が第１半導体チップ１の下部に位置しており、平面視において内側列のボンディングリード２ｃの内側寄りの端部が第１半導体チップ１と重なっている。その際、ダイボンド領域を示すソルダレジスト膜２ｇは、第１半導体チップ１の内側の領域で終端しているため、ダイボンド終了時点では、第１半導体チップ１の周縁部の下部と内側列のボンディングリード２ｃの内側寄りの端部付近には隙間が形成される。
その後、樹脂封止が行われることで前記隙間に封止用樹脂が充填されるため、樹脂封止後には、第１半導体チップ１の裏面１ｂ側の外周部（周縁部）には、図４に示すように、封止体４の一部が配置されている。
また、図４に示すように各ボンディングリード２ｃの表面には、ニッケル−金めっき２ｄが施されており、金線（ワイヤ５）との良好な接続が確保されるようにニッケル−金めっき２ｄが形成されている。
次に、共通基板である配線基板２上に最小チップである第２半導体チップ３を搭載した構造について説明する。
図５は本発明の実施の形態１の半導体装置（小チップ搭載）の構造の一例を封止体を透過し、かつワイヤを取り除いて示す平面図、図６は図５のＡ部においてソルダレジスト膜を取り除き、かつワイヤ及び下面のランドを付加した構造の一例を示す部分拡大平面図、図７は図５のＢ−Ｂ線に沿って切断した構造の一例を示す断面図である。また、図８は図７のＡ部の構造の一例を拡大して示す部分拡大断面図、図９は図７の半導体装置のワイヤ長とニッケル−金めっきの一例を示す部分断面図、図１０は比較例の半導体装置のワイヤ長とニッケル−金めっきを示す部分断面図、図１１は本発明の実施の形態１の変形例の半導体装置の構造を示す部分拡大断面図である。
まず、図５〜図８に示す半導体装置であるＬＧＡ８の構造について説明する。ＬＧＡ８は、ＬＧＡ７と略同様の構造であり、基板共通化により同一の配線基板２を採用したものである。ＬＧＡ７との相違点は、搭載される半導体チップの大きさであり、ＬＧＡ８では、ＬＧＡ７で搭載された第１半導体チップ１より遥かに外形サイズが小さな半導体チップである第２半導体チップ３が搭載された構造となっている。なお、第２半導体チップ３はその平面方向の大きさ（主面３ａの大きさ）が、例えば、３．０ｍｍ×３．０ｍｍである。
その際、ソルダレジスト膜２ｇによって形成されたダイボンド領域は、この配線基板２に搭載可能な最小チップ（第２半導体チップ３）を基準として規制されたものであるため、図５に示すように最小チップである第２半導体チップ３を搭載した場合にも、平面方向が四角形のソルダレジスト膜２ｇは第２半導体チップ３より内側の領域に配置されている。すなわち、四角形のソルダレジスト膜２ｇの外周は、第２半導体チップ３の外周より内側に位置している。
したがって、図７及び図８に示すように、ソルダレジスト膜２ｇ上に塗布されて配置されたダイボンド材６も第２半導体チップ３からはみ出すことなく第２半導体チップ３の内側の領域に配置されている。
これにより、第２半導体チップ３の裏面３ｂと配線基板２とがダイボンド材６を介して接合されている。
また、２列に配置されたボンディングリード２ｃのうち、内側列の複数のボンディングリード２ｃは、最小チップである第２半導体チップ３の外周端より外側の領域に配置されている。
これにより、図６〜図８に示すように最小チップである第２半導体チップ３においても、その電極パッド３ｃとこれに対応するボンディングリード２ｃとをワイヤ５によって電気的に接続することができる。
その際、図９に示すように本実施の形態１の配線基板２では、搭載可能な最小チップ（第２半導体チップ３）を基準として定めたダイボンド領域である四角形のソルダレジスト膜２ｇに向けて内側列のボンディングリード２ｃを外周方向から基板中心に向けて延在させているため、第２半導体チップ３の直近までボンディングリード２ｃが延在している。その結果、第２半導体チップ３の電極パッド３ｃとボンディングリード２ｃとを短いワイヤ５で接続することが可能になる。すなわち、最小チップである第２半導体チップ３を搭載した場合にも短ワイヤ化を図ることができる。
なお、図１０は、比較例の半導体パッケージ２１を示しており、基板共通化を図った構造の半導体パッケージ２１において、最小チップである第２半導体チップ３を搭載した場合を示している。半導体パッケージ２１では、ボンディングリード２ｃは配線基板２の外周部（周縁部）に配置された構造となっている。すなわち、ソルダレジスト膜２ｇが第２半導体チップ３の外側の領域まで形成されており、これにより、ボンディングリード２ｃの露出は、基板の外周部のみとなっている。
したがって、最小チップである第２半導体チップ３を搭載した場合には、第２半導体チップ３の電極パッド３ｃとボンディングリード２ｃとの距離が長くなって、その結果、ワイヤ５の長さが長くなり、短ワイヤ化を図ることができない。
また、図９に示す本実施の形態１の構造では、図１０の比較例に比べてボンディングリード２ｃの長さが長くなるため、ボンディングリード２ｃの表面上に施すニッケル−金めっき２ｄの量が増加することになり、一見、金の使用量が増加するように感じられる。
しかしながら、基板共通化により長くなったボンディングリード２ｃにおける単位長さあたりの金の使用量は、単位長さあたりの金線（ワイヤ５）ほど多くないため、図９に示す本実施の形態１の構造の方が、図１０の比較例の構造に比較して金の使用量を減らすことができる。
本実施の形態１のＬＧＡ８のその他の構造についてはＬＧＡ７と同様であるため、その重複説明は省略する。
本実施の形態１の半導体装置（ＬＧＡ７，８）によれば、異なった大きさの半導体チップ（第１半導体チップ１、第２半導体チップ３等）を搭載可能となるように基板共通化を図る上で複数のボンディングリード２ｃそれぞれを基板中心に向けて延在させるとともに、最小チップ（第２半導体チップ３）に対応したソルダレジスト膜２ｇから成るダイボンド領域のみにダイボンド材６を塗布することで、大チップ（第１半導体チップ１）を搭載した際にもボンディングリード２ｃにダイボンド材６がかぶさることなくワイヤボンディングを行うことができる。
すなわち、ダイボンド領域を最小チップ（第２半導体チップ３）を基準にして規制することで最大チップを搭載した際にもボンディングリード２ｃにダイボンド材６がかぶさることがないため、ワイヤボンディングを行うことができる。
これにより、異なる大きさや異なるパッド配列の半導体チップであっても、同一の配線基板２に搭載することが可能となり、基板共通化を図ることができる。
その結果、開発コストを低減することができ、半導体装置（ＬＧＡ７，８）のコストの低減化を図ることができる。また、前記半導体装置の開発に関するリソースを削減することができ、さらに開発期間を短縮することもできる。
また、短ワイヤ化を図ることができるため、ワイヤ５の使用量を減らすことができ、前記半導体装置の製造原価を低減することができる。
また、ダイボンド領域を規制することで、ダイボンド材６の使用量を低減することができ、前記半導体装置の製造原価を低減することができる。
また、ダイボンド領域を規制することで、半導体チップの下部の熱膨張係数（α）が低下し、かつ弾性係数（Ｅ）が増加する。すなわち、半導体チップの下部においてダイボンド材６が少なくなるため、熱膨張係数（α）が低下するとともに、封止体４の一部がチップ下に入り込むため、弾性係数（Ｅ）を増加させることができる。
つまり、半導体チップ（第１半導体チップ１、第２半導体チップ３）の裏面側の外周部（周縁部）付近に、封止体４の一部が配置されているため、弾性係数（Ｅ）を増加させることができる。
これにより、半導体装置（ＬＧＡ７，８）のアセンブリ工程内や個片化後の前記半導体装置の反りを低減することができ、さらに半導体装置実装後の温度サイクル寿命を向上させることができる。
その結果、半導体装置（ＬＧＡ７，８）の信頼性の向上を図ることができる。
また、ダイボンド領域を規制することで、ダイボンド材６の塗布量が減るため、塗布時間を短くすることができ、処理のスループットを向上させることができる。さらに治工具の共用化を図ることができる。
これにより、半導体装置（ＬＧＡ７，８）の生産性の向上を図ることができる。
また、ダイボンド材６の使用量を減らすことができるため、ダイボンド工程における加熱時に揮発するガス量を低減することができ、リードフレームへの汚染や製造装置への汚染を低減することができる。
また、ダイボンド領域を規制することで、前記半導体装置においてチップ下のダイボンド材６に至るまでの水分浸入経路を長くすることができ、前記半導体装置の耐熱性を向上させることができる。
次に、図１１に示す本実施の形態１の変形例について説明する。
図１１に示す変形例は、ダイボンド材６が第２半導体チップ３より外側にはみ出した構造のものである。すなわち、本実施の形態１の半導体装置は、ダイボンド領域を規制するソルダレジスト膜２ｇが半導体チップ（第２半導体チップ３）の外側の領域に配置されていないことが条件であり、ソルダレジスト膜２ｇ上に塗布されて配置されたダイボンド材６は、半導体チップ（第２半導体チップ３）の外側にはみ出してもよいし（図１１）、また半導体チップの内側の領域で終端していてもよい（図８）。
（実施の形態２）
図１２は本発明の実施の形態２の半導体装置（大チップ搭載）の構造の一例を封止体を透過し、かつワイヤを取り除いて示す平面図、図１３は図１２のＡ部においてソルダレジスト膜を取り除き、かつワイヤ及び下面のランドを付加した構造の一例を示す部分拡大平面図、図１４は図１２のＢ−Ｂ線に沿って切断した構造の一例を示す断面図、図１５は図１４のＡ部の構造の一例を拡大して示す部分拡大断面図である。さらに、図１６は本発明の実施の形態２の半導体装置（小チップ搭載）の構造の一例を封止体を透過し、かつワイヤを取り除いて示す平面図、図１７は図１６のＡ部においてソルダレジスト膜を取り除き、かつワイヤ及び下面のランドを付加した構造の一例を示す部分拡大平面図、図１８は図１６のＢ−Ｂ線に沿って切断した構造の一例を示す断面図、図１９は図１８のＡ部の構造の一例を拡大して示す部分拡大断面図である。
本実施の形態２の半導体装置は、実施の形態１の半導体装置（ＬＧＡ７，８）に比べてさらにピン数が増えた構造のものであり、したがって、多ピン化に対応するために配線基板２のボンディングリード２ｊがさらに狭ピッチ化されて配置されたものである。まず、図１２〜図１５に示す半導体装置は、配線基板２上に平面サイズ（外形サイズ）が大きな半導体チップである第１半導体チップ１が搭載されたＬＧＡ９である。
ＬＧＡ９は、ピン数が、例えば、１７７ピンのものであり、パッケージサイズ（配線基板２の平面方向の大きさ）が、例えば、８ｍｍ×８ｍｍである。さらに搭載される大きな半導体チップである第１半導体チップ１の大きさは、例えば、６ｍｍ×６ｍｍである。
図１２及び図１３に示すように、多ピン化に伴ってＬＧＡ９の配線基板２ではボンディングリード２ｊがさらに狭ピッチ化されているため、実施の形態１の配線基板２ほどボンディングリード２ｊを基板中心に向けて長く延在させることができない。
すなわち、配線基板２におけるボンディングリード２ｊそれぞれは、細長いリード状に形成されているが、隣接するボンディングリード２ｊのリードピッチが狭いため、実施の形態１の配線基板２に比べてボンディングリード２ｊの基板中心方向への延在長さが短くなっている。
また、本実施の形態２のＬＧＡ９においても、図１２に示すように配線基板２の上面２ａ側には、配線部２ｆやボンディングリード２ｊ及びビア２ｅから成る配線パターンが形成されており、大きな面積の第１半導体チップ１の領域に比べて遥かに小さい面積となるような領域（図１２の斜線部）にソルダレジスト膜２ｇが形成されており、前記領域（図１２の斜線部）が四角形に形成されてＬＧＡ９におけるダイボンド領域となっている。
つまり、ＬＧＡ９においても、そのダイボンド領域の規制は、後述する図１６に示す最小チップでもある第２半導体チップ３を、共通基板である配線基板２に搭載する場合を基準として規制したものを採用しており、すなわち最小チップ（第２半導体チップ３）を基準としてダイボンド領域を規制している。したがって、ＬＧＡ９においても、複数のボンディングリード２ｊのそれぞれは、搭載可能な最小チップ（第２半導体チップ３）を基準として定められた四角形のソルダレジスト膜２ｇのさらに外側の領域に狭ピッチで並んで配置されている。
なお、図１３〜図１５に示すように、大チップである第１半導体チップ１を搭載した構造のＬＧＡ９では、ボンディングリード２ｊの内側寄りの端部が第１半導体チップ１の下部に位置しており、平面視において各ボンディングリード２ｊの内側寄りの端部が第１半導体チップ１と重なっている。その際、ダイボンド領域を示すソルダレジスト膜２ｇの外周部は、第１半導体チップ１の内側の領域で終端しているため、ソルダレジスト膜２ｇ上に塗布されたダイボンド材６も第１半導体チップ１の内側の領域に収まっており、したがって、第１半導体チップ１の裏面１ｂ側の外周部（周縁部）付近には、封止体４の一部が配置されている。
さらに、第１半導体チップ１の電極パッド１ｃとボンディングリード２ｊとがワイヤ５によって電気的に接続されている。
本実施の形態２のＬＧＡ９におけるその他の構造については、実施の形態１のＬＧＡ７と同様であるため、その重複説明については省略する。
次に、本実施の形態２の配線基板２に最小チップである第２半導体チップ３を搭載した構造について説明する。
図１６〜図１９は、本実施の形態２の配線基板２に最小チップである第２半導体チップ３を搭載したＬＧＡ１０である。最小チップである第２半導体チップ３は、その平面サイズが、例えば、４ｍｍ×４ｍｍのものである。
ＬＧＡ１０においても、小さな面積の第２半導体チップ３の領域に比べて僅かに小さい面積となるような領域（図１６の斜線部）にソルダレジスト膜２ｇが形成されており、前記領域（図１６の斜線部）が四角形に形成されてＬＧＡ１０におけるダイボンド領域となっている。
つまり、ＬＧＡ１０においても、最小チップである第２半導体チップ３を共通基板である配線基板２に搭載する場合を基準としてダイボンド領域を規制しているため、ダイボンド領域である四角形のソルダレジスト膜２ｇの外周部は、第２半導体チップ３の内側の領域で終端している。
したがって、ソルダレジスト膜２ｇ上に塗布されて配置されたダイボンド材６の外周部は、図１９に示すように第２半導体チップ３の内側の領域に配置されている。ただし、ボンディングリード２ｊにかぶさらない程度であれば、ダイボンド材６は第２半導体チップ３からはみ出して配置されていてもよい。
なお、配線基板２上に最小チップである第２半導体チップ３を搭載した構造では、図１６に示すように第２半導体チップ３の外側の周囲に複数のボンディングリード２ｊが配置され、図１７に示すように第２半導体チップ３の電極パッド３ｃとこれに対応するボンディングリード２ｊとが、ワイヤ５によって電気的に接続されている。
その際、実施の形態２の配線基板２では、実施の形態１の配線基板２に比べてリードピッチが狭いため、実施の形態１の配線基板２ほどボンディングリード２ｊを基板中心に向けて長く延在させることができない。
したがって、ワイヤ５の長さについても、実施の形態１のＬＧＡ８（図８参照）ほど短くすることはできないが、図１０の比較例の半導体パッケージ２１のワイヤ長さに比べた場合は、実施の形態２のＬＧＡ１０においても短ワイヤ化を図ることができる。
本実施の形態２のＬＧＡ１０におけるその他の構造については、実施の形態１のＬＧＡ８と同様であるため、その重複説明については省略する。
本実施の形態２の半導体装置（ＬＧＡ９，１０）によれば、異なった大きさの半導体チップ（第１半導体チップ１、第２半導体チップ３等）を搭載可能となるように基板共通化を図る上で複数のボンディングリード２ｊそれぞれを基板中心に向けて延在させるとともに、最小チップ（第２半導体チップ３）に対応したソルダレジスト膜２ｇから成るダイボンド領域のみにダイボンド材６を塗布することで、大チップ（第１半導体チップ１）を搭載した際にもボンディングリード２ｊにダイボンド材６がかぶさることなくワイヤボンディングを行うことができる。
すなわち、本実施の形態２においてもダイボンド領域を最小チップ（第２半導体チップ３）を基準にして規制することで最大チップを搭載した際にもボンディングリード２ｊにダイボンド材６がかぶさることがないため、ワイヤボンディングを行うことができる。
これにより、異なる大きさや異なるパッド配列の半導体チップであっても、同一の配線基板２に搭載することが可能となり、基板共通化を図ることができる。
その結果、開発コストを低減することができ、半導体装置（ＬＧＡ９，１０）のコストの低減化を図ることができる。また、前記半導体装置の開発に関するリソースを削減することができ、さらに開発期間を短縮することもできる。
また、本実施の形態２の半導体装置（ＬＧＡ９，１０）においても短ワイヤ化を図ることができるため、ワイヤ５の使用量を減らすことができ、前記半導体装置の製造原価を低減することができる。
また、ダイボンド領域を規制することで、ダイボンド材６の使用量を低減することができ、前記半導体装置の製造原価を低減することができる。
本実施の形態２の半導体装置によって得られるその他の効果については、実施の形態１の半導体装置によって得られる効果と同様であるため、その重複説明については省略する。
（実施の形態３）
図２１は本発明の実施の形態３の半導体装置（大チップ搭載）の構造の一例を封止体を透過し、かつワイヤを取り除いて示す平面図、図２２は図２１のＡ−Ａ線に沿って切断した構造の一例を示す部分断面図、図２３は図２１の半導体装置の組み立て手順の一例を示す製造フロー図である。また、図２４は図２３の組み立てで用いる配線基板の構造の一例を示す平面図、図２５は図２３の組み立てにおけるダイボンド材塗布後の構造の一例を示す平面図、図２６は図２３の組み立てにおけるダイボンディング後の構造の一例を示す平面図、図２７は図２３の組み立てのダイボンディング工程の一例を示す斜視図である。
本実施の形態３の半導体装置は、実施の形態１の半導体装置（ＬＧＡ７，８）と同様の構造のＬＧＡ１３であり、本発明者が、半導体チップの下部に複数のボンディングリード２ｃそれぞれの一部が延在して配置された基板タイプの半導体装置について、新たに発見した課題を解決することができるものである。
ここで、本発明者が新たに発見した前述の基板タイプの半導体装置の課題について説明する。
まず、配線基板２上にペースト状のダイボンド材６（以降、単にペースト材ともいう）を用いて半導体チップが搭載される構造では、ペースト材６の濡れ広がりにより、ペースト材６がボンディングリード２ｃに接触し、ペースト材６が引っ張られて、ボンディングリード２ｃに濡れ広がってしまうという現象が起こる場合がある。これは、ソルダレジスト膜（絶縁膜、第１絶縁膜）２ｋとボンディングリード２ｃとが近接していることから、ソルダレジスト膜２ｋからはみ出たペースト材６がボンディングリード２ｃと接触し易くなっていること、ペースト材６は、配線基板２の表面よりも金属製のボンディングリード２ｃの方が濡れ広がり易いという性質を有することにより発生するものである。
その結果、半導体チップ１の下部のペースト材６の濡れ状態にムラが発生したり、ボンディングリード２ｃの表面にペースト材６が付着し、ワイヤ５が接続できなくなったりする場合がある。仮に、ボンディングリード２ｃの表面にペースト材６が付着した状態で、ワイヤ５をワイヤボンディングで接続できたとしても、ワイヤ接続強度が得られない場合が多い。
また、別の課題としては、半導体チップ１−ボンディングリード２ｃ間の隙間が、例えば１０〜３０μｍと狭いため、この隙間にモールド樹脂が入りきらず、モールド樹脂の未充填部分（ボイド）が形成されるというものもある。
その結果、吸湿リフロー試験において、この未充填部分に溜まった水分が体積膨張を起こし、未充填部分を起点にモールド樹脂のクラックが発生する。
以下で説明する本実施の形態３のＬＧＡ１３は、上述で説明した課題を解決するために考案されたものであり、さらに、実施の形態１の半導体装置（ＬＧＡ７，８）と同様の効果を得ることができるものである。
次に、図２１及び図２２に示すＬＧＡ１３の構造について説明する。ＬＧＡ１３は、平面サイズ（外形サイズ）が大きな半導体チップである第１半導体チップ１が配線基板２上に搭載された構造のものである。
ＬＧＡ１３は、複数種類の平面サイズの半導体チップを搭載可能な配線基板２と、配線基板２上に搭載された平面サイズが比較的大きな第１半導体チップ１と、第１半導体チップ１と配線基板２とを電気的に接続する複数の金属ワイヤであるワイヤ５と、第１半導体チップ１や複数のワイヤ５をモールド樹脂によって封止する封止体４とから成る。
なお、ＬＧＡ７，８と同様に、第１半導体チップ１は、ワイヤボンディングされるため、その主面１ａを上方に向けて配置されている。すなわち、配線基板２上にフェイスアップ実装されており、したがって、第１半導体チップ１の裏面１ｂが接着材であるダイボンド材６を介して配線基板２に接合されている。
ここで、第１半導体チップ１は、例えばシリコンによって形成され、マイクロコントローラ等の半導体集積回路が組み込まれている。第１半導体チップ１の平面視は略四角形を成しており、主面１ａとその反対側の裏面１ｂとを有している。なお、主面１ａの周縁部には、複数の表面電極である電極パッド１ｃが１列に並んで形成されている。第１半導体チップ１の平面サイズ（外形サイズ）は、例えば４．０ｍｍ×４．０ｍｍである。
また、ワイヤ５は、例えば金線であり、第１半導体チップ１の電極パッド１ｃとこの電極パッド１ｃに対応する配線基板２のボンディングリード２ｃとを電気的に接続している。
また、ダイボンド材６は、ペースト状の接着材を塗布したものであり、例えばエポキシ系の絶縁性の接着材等である。
また、封止体４は、熱硬化性のモールド樹脂を熱硬化させたものであり、例えばエポキシ系の熱硬化性のモールド樹脂から成るものである。
次に、配線基板２について説明する。配線基板２は、実施の形態１の配線基板２と略同様であるが、図２２に示すように上面２ａと、上面２ａとは反対側の下面２ｂとを有している。上面２ａ及び下面２ｂとも図２１に示すように四角形を成している。また、配線基板２の厚さ方向の構造は、図２２に示すようにコア材２ｈとその上面２ａ側には、図２１に示す配線部２ｆやボンディングリード２ｃが形成されており、一方、下面２ｂ側には複数の外部端子となるランド２ｉが形成されている。上面２ａ側の配線部２ｆやボンディングリード２ｃと、下面２ｂ側のランド２ｉとは、それぞれビア２ｅもしくはスルーホールを介して電気的に接続されている。
なお、下面２ｂ側の複数のランド２ｉは、例えば格子状に配置されている。
さらに、下面２ｂ側には、絶縁膜となるソルダレジスト膜２ｇが形成されており、外部端子となる複数のランド２ｉが露出するようにその周囲にソルダレジスト膜２ｇが形成されている。
一方、配線基板２の上面２ａ側には、図２１に示すような配線部２ｆやボンディングリード２ｃ及びビア２ｅから成る配線パターンが形成されており、大きな面積の第１半導体チップ１の領域に比べて遥かに小さい面積となるような領域にソルダレジスト膜２ｋが形成されており、このソルダレジスト膜２ｋの領域が四角形に形成されてＬＧＡ１３におけるダイボンド領域となっている。
また、ＬＧＡ１３におけるダイボンド領域の規制は、実施の形態１のＬＧＡ７と同様であり、搭載可能な最小チップ（図７の第２半導体チップ３）を、共通基板である配線基板２に搭載する場合のダイボンド領域として規制したものを採用している。すなわち、本実施の形態３のＬＧＡ１３においても、ソルダレジスト膜２ｋによってダイボンド領域を規制する際に、搭載可能な最小チップを基準としてダイボンド領域を規制しており、したがって、複数のボンディングリード２ｃのそれぞれは、搭載可能な最小チップを基準として定められた四角形のソルダレジスト膜２ｋのさらに外側の領域に形成されている。
つまり、配線基板２は、上面２ａ、前記上面２ａのダイボンド材６を塗布する領域（ダイボンド領域）に形成されたソルダレジスト膜２ｋ及びソルダレジスト膜２ｋの周囲に配置された複数のボンディングリード２ｃ、上面２ａとは反対側の下面２ｂ、及び下面２ｂに形成された複数のランド２ｉ等を有しており、さらに第１半導体チップ１は、ソルダレジスト膜２ｋ上にダイボンド材６を介して搭載されている。すなわち、ソルダレジスト膜２ｋと第１半導体チップ１との間にダイボンド材６が配置されている。
したがって、本実施の形態３のＬＧＡ１３の配線基板２においても、実施の形態１のＬＧＡ７と同様に、異なった平面サイズの半導体チップを搭載することが可能であり、その際、配線基板２の四角形のソルダレジスト膜２ｋのパターンの大きさが半導体チップ（第１半導体チップ１）の平面サイズより小さくなっている。
つまり、ＬＧＡ１３においても、図２１に示すように配線基板２の上面２ａ側のソルダレジスト膜２ｋは、ダイボンド領域として上面２ａの略中央部に四角形に形成されている（斜線部）が、上面２ａ側には四角形のソルダレジスト膜２ｋ以外のソルダレジスト膜は、形成されていない。すなわち、ソルダレジスト膜２ｋのパターンの外周部は、その全周に亘って第１半導体チップ１の外周より内側の位置で終端しており、第１半導体チップ１の外側の領域には形成されていない。
これにより、ダイボンド材６も第１半導体チップ１の外周より内側に配置された状態となる。
なお、ＬＧＡ１３では、図２２に示す第１半導体チップ１とボンディングリード２ｃとの間の隙間Ｇを、Ｇ＞５０μｍとしている。これは、この隙間に充填するモールド樹脂に含まれるフィラの粒径は３０〜５０μｍであるため、５０μｍ径のフィラが入り込めるようにするためである。
この隙間Ｇを、Ｇ＞５０μｍとするために、ＬＧＡ１３では、ダイボンド領域となるソルダレジスト膜２ｋの膜厚が、半導体チップが搭載されていない箇所のソルダレジスト膜２ｇの膜厚よりも厚くなっている。言い換えると、ダイボンド領域となるソルダレジスト膜２ｋの膜厚は、それ以外のソルダレジスト膜の膜厚よりも厚い。具体的には、図２２に示すように、配線基板２の上面２ａ側のソルダレジスト膜２ｋの膜厚Ｓ１は、下面２ｂ側のソルダレジスト膜２ｇの膜厚Ｔよりも厚い（Ｓ１＞Ｔ）。ここで、膜厚Ｓ１は、例えばＳ１＞６０μｍ程度であり、膜厚Ｔは、例えばＴ＝５０μｍ程度である。さらに、ボンディングリード２ｃの表面のめっき（ニッケル−金めっき２ｄ）を含んだ厚さＶは、例えばＶ＝３０μｍ程度であり、かつ第１半導体チップ１の下部のペースト状のダイボンド材６の厚さＵは、例えばＵ＝２０μｍ程度であるため、Ｓ１＞６０μｍとすることで、隙間Ｇ＞５０μｍが確保できている。
また、第１半導体チップ１の下部のソルダレジスト膜２ｋの膜厚をそれ以外のソルダレジスト膜の膜厚よりも厚くしたことは、ダイボンド材６がボンディングリード２ｃへ濡れ広がることを抑制する点においても効果がある。つまり、第１半導体チップ１の下部のソルダレジスト膜２ｋの膜厚をそれ以外のソルダレジスト膜の膜厚よりも厚くしたことにより、ソルダレジスト膜２ｋの脇に位置し、かつソルダレジスト膜２ｋの側面と第１半導体チップ１の裏面１ｂと配線基板２のコア材２ｈの表面とボンディングリード２ｃの側面とから成る空間部Ｐの高さが高くなるので、ソルダレジスト膜２ｋの膜厚を厚くする前の構造に比べてその容積を大きくすることができる。なお、空間部Ｐは、四角形のソルダレジスト膜２ｋの周囲に形成されている。
これにより、ソルダレジスト膜２ｋの脇の空間部Ｐの容積を大きくなったので、空間部Ｐに収めることができる（収容することができる）ダイボンド材６の量が増える。
すなわち、はみ出したダイボンド材６は、ソルダレジスト膜２ｋの側面に沿うようにフィレットを形成する。ソルダレジスト膜２ｋの膜厚が厚くなれば、その分フィレットのサイズは大きくなり、空間部Ｐに留まるダイボンド材６の体積が増える。その結果、はみ出したダイボンド材６の端部６ａを、ソルダレジスト膜２ｋと複数のボンディングリード２ｃとの間の領域（空間部Ｐ）に配置させる（留める）ことができる。したがって、ソルダレジスト膜２ｋからはみ出したダイボンド材６が、ボンディングリード２ｃに接触して引っ張られ、ボンディングリード２ｃ上に濡れ広がることを抑制できる。
さらに前述の通り、第１半導体チップ１とボンディングリード２ｃ間の隙間が広くなっているので、モールド樹脂を前記隙間に確実に注入することができ、モールド樹脂が未充填となる（ボイドが発生する）ことを防止できる。
ここで、配線基板２におけるコア材２ｈは、例えば、ガラスエポキシ樹脂から成り、ソルダレジスト膜２ｋ及びソルダレジスト膜２ｇは、エポキシ系樹脂等から成る。さらに、配線部２ｆ、ランド２ｉ、ビア２ｅ及びボンディングリード２ｃは、例えば、銅合金を主成分とする金属等から成る。また、各ボンディングリード２ｃの表面には、金線（ワイヤ５）との良好な接続が確保されるようにニッケル−金めっき２ｄが形成されている。
なお、ＬＧＡ１３として組み立てられた際には、図２２に示すように複数のボンディングリード２ｃや配線部２ｆ等は、封止体４の一部によって覆われて保護されている。
本実施の形態３のＬＧＡ１３におけるその他の構造については、実施の形態１のＬＧＡ７と同様であるため、その重複説明については省略する。
次に、本実施の形態３のＬＧＡ１３の組み立てを、図２３の製造フローを用いて説明する。
まず、図２３のステップＳ１に示す基板準備を行う。ここでは、１つのＬＧＡ１３を形成する領域である図２７のデバイス領域２ｐが複数個形成された多数個取り基板（配線基板）２ｎを準備し、一方、それぞれに所望の集積回路が形成された複数の第１半導体チップ１を準備する。
なお、多数個取り基板２ｎのそれぞれのデバイス領域（配線基板２）２ｐには、図２４に示すように、その中央部にダイボンド領域となるソルダレジスト膜２ｋが形成されている。すなわち、各配線基板（デバイス領域２ｐ）２の上面２ａの中央部には、その面積が第１半導体チップ１の面積よりも小さく、かつ第１半導体チップ１が搭載されるソルダレジスト膜（第１絶縁膜）２ｋが形成されており、さらにこのソルダレジスト膜２ｋの周囲に複数のボンディングリード２ｃが配置されている。
また、各配線基板（デバイス領域２ｐ）２の下面２ｂには絶縁膜であるソルダレジスト膜２ｇが形成されており、上面２ａ側のソルダレジスト膜２ｋの膜厚は、下面２ｂ側のソルダレジスト膜２ｇの膜厚より厚くなっている。ソルダレジスト膜２ｋの膜厚Ｓ１は、例えばＳ１＞６０μｍ程度である。
その後、図２３のステップＳ２のダイボンディングを行う。ダイボンディング工程では、まず、各配線基板２上にペースト状の接着材であるダイボンド材６を供給する。その際、ダイボンド材６を各配線基板２のソルダレジスト膜２ｋ上に供給する。例えば、図２７のペースト材塗布に示すように、その先端に多点ノズル１５が装着されたシリンジ１４を用いて、図２５に示すようにダイボンド材６をソルダレジスト膜２ｋ上に多点塗布する。なお、ここでは多点ノズル１５を用いて多点塗布する方法について説明したが、シングル（１本）ノズルを用いて、多点塗布してもよいし、任意の形状を描画してもよい。多点ノズル１５は、チップサイズが大きい場合に広い塗布領域に１回の塗布で塗布を完了できるので、塗布時間を短縮化したいときに有効である。
ダイボンド材６を塗布した後、図２６、及び図２７のチップ搭載に示すようにダイボンド材６を介して第１半導体チップ１を配線基板２上に搭載する。本ダイボンディング工程では、図２２に示すように、第１半導体チップ１と配線基板２のソルダレジスト膜２ｋとの間がダイボンド材６で充たされるように、多点式のシャワーノズル１５から均一に広範囲に亘ってダイボンド材６を塗布してチップ搭載を行う。
さらに、ダイボンド材６の端部６ａがソルダレジスト膜２ｋと複数のボンディングリード２ｃとの間に位置するように行う。すなわち、図２２に示すように、ダイボンド領域であるソルダレジスト膜２ｋは、膜厚が厚く形成されているため、ソルダレジスト膜２ｋの脇の複数のボンディングリード２ｃとの間の領域（空間部Ｐ）は、高さが高くなってその容積が大きくなり、その結果、前記領域（空間部Ｐ）にはみ出したダイボンド材６を前記領域（空間部Ｐ）に収めることができる。
別の表現をすると、その他のソルダレジスト膜の膜厚よりもその膜厚が厚いソルダレジスト膜２ｋの脇の複数のボンディングリード２ｃとの間の領域（空間部Ｐ）に、はみ出したダイボンド材６の端部６ａが位置するように第１半導体チップ１を搭載することができる。
その後、図２７に示す接着・硬化キュアによる熱処理を行ってダイボンド材６を硬化させる。この時の熱処理条件は、例えば、１５０〜１７０℃程度で６０〜９０分加熱する。なお、この時の熱処理条件はこれに限定されない。
ダイボンディング完了後、図２３のステップＳ３に示すワイヤボンディングを行う。ここでは、第１半導体チップ１の主面（表面）１ａの電極パッド１ｃと配線基板２の上面２ａのボンディングリード２ｃとをワイヤ（金属ワイヤ）５によって電気的に接続する。
なお、このステップＳ３に示すワイヤボンディングは、前述の説明の通りボンディングリード２ｃ上のワイヤ５を接続する部分にダイボンド材６が付着していないので、安定して行うことができる。
その後、ステップＳ４に示すモールド（封止）を行う。具体的には、第１半導体チップ１及び複数のワイヤ５、さらにダイボンド材６を封止体４によって封止する。この時、ＬＧＡ１３では、前述したように（図２２に示すように）、第１半導体チップ１とボンディングリード２ｃ間の隙間Ｇが、５０μｍより大きい。
これにより、第１半導体チップ１とボンディングリード２ｃ間の隙間が広くなっているので、モールド樹脂を前記隙間に確実に注入することができ、モールド樹脂が未充填となることを防止できる。さらに、吸湿リフロー試験等の信頼性試験において、未充填部分を起点としてクラックが発生することも抑制できる。その結果、半導体装置の信頼性を向上させることができる。
その後、ステップＳ６に示す個片ダイシングを行ってＬＧＡ１３の組み立てを完了し、ステップＳ７に示す出荷となる。
なお、半導体装置が後述する図２０に示すようなＢＧＡ１１の場合には、ステップＳ４のモールドを行った後、ステップＳ５に示すボール付けを行ってからステップＳ６に示す個片ダイシングを行い、これによりＢＧＡ１１の組み立てを完了し、ステップＳ７に示す出荷となる。
本実施の形態３のＬＧＡ１３及びその組み立てによれば、第１半導体チップ１の下部のソルダレジスト膜２ｋを厚くしたことで、ソルダレジスト膜２ｋの脇の空間部Ｐの容積を大きくすることができ、これにより、はみ出したダイボンド材６の端部６ａをソルダレジスト膜２ｋと複数のボンディングリード２ｃとの間の領域に配置させることができる。
その結果、ダイボンド材６がボンディングリード２ｃ上に濡れ広がるのを抑制することができ、ボンディングリード２ｃにワイヤ５が接続できなくなったり、もしくはワイヤボンディングにおいて適正なワイヤ接続強度が得られなかったりするという現象の発生を低減できる。
さらに、ダイボンド材６がボンディングリード２ｃ上に濡れ広がらなくなることにより、第１半導体チップ１とソルダレジスト膜２ｋの間に配置されるダイボンド材６にムラが発生することもなくなるので、半導体装置の信頼性を向上させることができる。
次に、本実施の形態３の変形例について説明する。
図２８は本発明の実施の形態３の変形例の半導体装置（大チップ搭載）の構造を封止体を透過し、かつワイヤを取り除いて示す平面図、図２９は図２８のＡ−Ａ線に沿って切断した構造を示す部分断面図である。また、図３０は図２８の半導体装置の組み立てにおけるダイボンド材塗布時のダイボンド材の流動状態の一例を示す平面図、図３１は図３０のＡ−Ａ線に沿って切断した構造を示す部分断面図、図３２は比較例のダイボンド材塗布時のダイボンド材の流動状態を示す平面図、図３３は図３２のＡ−Ａ線に沿って切断した構造を示す部分断面図である。
図２８及び図２９に示す半導体装置は、ＬＧＡ１３と同様の構造のＬＧＡ１６であり、ＬＧＡ１３との相違点は、配線基板２の上面２ａにおいてダイボンド領域となるソルダレジスト膜（第１絶縁膜）２ｑの周囲に、第２絶縁膜であるソルダレジスト膜２ｒが形成されていることである。すなわち、配線基板２の上面２ａには、図２８に示すように、ダイボンド材６を塗布する領域に形成され、かつ平面形状が四角形のソルダレジスト膜（第１絶縁膜）２ｑと、ソルダレジスト膜２ｑの周囲にソルダレジスト膜２ｑを囲むように形成されたソルダレジスト膜（第２絶縁膜）２ｒと、ソルダレジスト膜２ｒのさらに周囲に配置された複数のボンディングリード２ｃと、が形成されている。したがって、ソルダレジスト膜２ｒは、ソルダレジスト膜２ｑと複数のボンディングリード２ｃとの間に形成されており、かつソルダレジスト膜２ｑから離れて形成されている。
一方、配線基板２の下面２ｂには、ＬＧＡ１６の外部端子となる複数のランド２ｉが形成されている。
なお、配線基板２の上面２ａのソルダレジスト膜２ｑ上には、主面１ａに形成された複数の電極パッド１ｃを有し、かつ平面方向の面積が大きな第１半導体チップ１がダイボンド材６を介して搭載されている。つまり、配線基板２のソルダレジスト膜２ｑと第１半導体チップ１との間にはダイボンド材６が配置されている。
さらに、第１半導体チップ１の複数の電極パッド１ｃと配線基板２の複数のボンディングリード２ｃとが、複数のワイヤ（金属ワイヤ）５によってそれぞれ電気的に接続されており、複数のワイヤ５それぞれは接続点１７でボンディングリード２ｃに接続されている。
また、配線基板２の上面２ａにおける複数のボンディングリード２ｃそれぞれは、基板外周部から基板中央に向かって長く延在しており、かつ第１半導体チップ１は大きな面積のチップであるため、複数のボンディングリード２ｃそれぞれの一部、すなわち基板中央寄りの部分は、第１半導体チップ１の下部に位置している。したがって、ダイボンド領域であるソルダレジスト膜２ｑの面積は、第１半導体チップ１の面積よりも小さい。
また、図２９に示すように、ソルダレジスト膜２ｑの膜厚Ｓ１は、ＬＧＡ１３と同様に、Ｓ１＞６０μｍであり、したがって、第１半導体チップ１の下部のソルダレジスト膜２ｑが厚くなっている。
さらに、ＬＧＡ１６のＬＧＡ１３との違いは、ソルダレジスト膜２ｑの周囲に第２絶縁膜であるソルダレジスト膜２ｒが形成されている。このソルダレジスト膜２ｑの膜厚Ｓ２は、Ｓ２＝５０μｍ程度であり、下面２ｂ側のソルダレジスト膜２ｇと同程度の厚さとなっている。したがって、ソルダレジスト膜２ｑの膜厚Ｓ１＞ソルダレジスト膜２ｒの膜厚Ｓ２となっており、ソルダレジスト膜２ｑの膜厚Ｓ１の方がソルダレジスト膜２ｒの膜厚Ｓ２よりも厚い。
ただし、ソルダレジスト膜２ｒの膜厚は、ボンディングリード２ｃの厚さ（３０μｍ）と同程度（３０〜５０μｍ）であってもよい。
また、図２８に示すように、ソルダレジスト膜２ｒは、平面形状が、例えばリング状であり、四角形のソルダレジスト膜２ｑから離れて配置されているため、ソルダレジスト膜２ｑの外側には、ソルダレジスト膜２ｑとソルダレジスト膜２ｒとによって囲まれて形成された空間部である溝部２ｓが形成されている。
ＬＧＡ１６では、ＬＧＡ１３と同様に、第１半導体チップ１の下部のダイボンド領域であるソルダレジスト膜２ｑが厚く形成されている。これにより、ソルダレジスト膜２ｑの脇の空間部である溝部２ｓの高さを高くすることができ、その結果、溝部２ｓの容積が大きくなるので、はみ出したダイボンド材６の端部６ａの一部をソルダレジスト膜２ｑとソルダレジスト膜２ｒの間の領域である溝部２ｓに位置させることができる。
すなわち、ダイボンド材６としてペースト状の接着材を採用している場合、ＬＧＡ１６の組み立てのダイボンディング工程で、ソルダレジスト膜２ｑと第１半導体チップ１の間に隙間が形成されないように、ソルダレジスト膜２ｑからダイボンド材６がはみ出すようにダイボンド材６を塗布しており、そこで、ソルダレジスト膜２ｑからはみ出したダイボンド材６をソルダレジスト膜２ｑの脇の溝部２ｓで終端させる構造となっている。
したがって、ダイボンド材６がソルダレジスト膜２ｑからはみ出していることから、ダイボンド材６の配線基板２との接着面積は、ソルダレジスト膜２ｑの面積よりも大きくなっている。
ここで、ソルダレジスト膜２ｑの周囲にソルダレジスト膜２ｒが設けられている理由について説明する。
図３１に示すように、各ボンディングリード２ｃの延在方向の基板中央寄りの端部に隣接してソルダレジスト膜２ｒが設けられてことにより、ソルダレジスト膜２ｑからボンディングリード２ｃまでの距離を長くすることができ、はみ出したダイボンド材６がボンディングリード２ｃに到達しにくくしている。
さらに、図３０に示すように、ソルダレジスト膜２ｑとボンディングリード２ｃとの間にソルダレジスト膜２ｒが形成され、かつソルダレジスト膜２ｑとソルダレジスト膜２ｒが離れて配置されていることで、ソルダレジスト膜２ｑとソルダレジスト膜２ｒの間に溝部２ｓが形成され、これによって、はみ出したダイボンド材６は溝部２ｓの延在方向（Ｌ方向）に拡散するため、ボンディングリード２ｃにダイボンド材６が到達することを阻止できる。すなわち、溝部２ｓの容積分、チップ中心から基板外側方向へのダイボンド材６の拡散を抑制することができる。さらに、ＬＧＡ１３のところで説明したように、ペースト状のダイボンド材６は、一般的に金属製のボンディングリードよりもソルダレジスト膜の方が濡れ広がりにくいという特性を有する。そのため、ソルダレジスト膜２ｑとボンディングリード２ｃとの間にソルダレジスト膜２ｒを配置させることにより、ソルダレジスト膜２ｑからはみ出したダイボンド材６がボンディングリード２ｃに濡れ広がることを抑制することができる。
これに対して、図３２及び図３３に示す比較例のＬＧＡ３０では、ソルダレジスト膜２ｑとボンディングリード２ｃとの間に他の絶縁膜であるソルダレジスト膜は形成されていない。したがって、ソルダレジスト膜２ｑ上からはみ出したダイボンド材６が流れて直接ボンディングリード２ｃ上に這い上がって容易にボンディングリード２ｃにかかってしまう。
このように、図２８及び図２９に示すＬＧＡ１６では、ソルダレジスト膜２ｑとボンディングリード２ｃとの間にソルダレジスト膜２ｒを配置させることにより、ソルダレジスト膜２ｑからはみ出したダイボンド材６をボンディングリード２ｃ上にかかりにくくすることができる。
図２８及び図２９に示すＬＧＡ１６のその他の構造及びＬＧＡ１６の組み立て、さらにＬＧＡ１６によって得られるその他の効果については、ＬＧＡ１３と同様であるため、その重複説明は省略する。
なお、ＬＧＡ１６は、ソルダレジスト膜２ｑの膜厚を厚くした上でソルダレジスト膜２ｒを設けた構造となっているが、ソルダレジスト膜２ｑの膜厚を厚くすることは必須ではない。ソルダレジスト膜２ｑの膜厚を特に厚くすることは行わず、ソルダレジスト膜２ｒを設けても、ダイボンド材６がボンディングリード２ｃに濡れ広がる現象は、ソルダレジスト膜２ｒを設けない場合に比べて抑制することができる。つまり、図３２及び図３３に示す比較例のＬＧＡ３０に、単にソルダレジスト膜２ｒを設けた構造でもよい。
（実施の形態４）
図３４は本発明の実施の形態４の半導体装置（大チップ搭載）の構造の一例を封止体を透過し、かつワイヤを取り除いて示す平面図、図３５は図３４のＡ−Ａ線に沿って切断した構造の一例を示す部分断面図である。さらに、図３６は図３４の半導体装置の組み立て手順の一例を示す製造フロー図、図３７は図３６の組み立てで用いる配線基板の構造の一例を示す平面図、図３８は図３６の組み立てにおけるダイボンド材供給後の構造の一例を示す平面図、図３９は図３６の組み立てにおけるダイボンディング後の構造の一例を示す平面図である。
図３４及び図３５に示す本実施の形態４の半導体装置は、実施の形態３のＬＧＡ１３と同様の構造のＬＧＡ１８であるが、ＬＧＡ１３との相違点は、第１半導体チップ１のダイボンド用の接着材としてフィルム状のダイボンド材１９を用いていることである。このフィルム状のダイボンド材１９は、例えば、接着層のみから成るものであり、その厚さＦ１は、例えば、Ｆ１＞３０μｍである。
本実施の形態４のＬＧＡ１８では、ダイボンド用の接着材としてペースト状の接着材ではなく、フィルム状のダイボンド材１９を採用している。フィルム状のダイボンド材１９は一般的にペースト状の接着材に比べて流れ出し（濡れ広がり）が少ない。したがって、ダイボンド領域であるソルダレジスト膜２ｇ上からの接着材の流れ出しが抑えられることから、接着材のボンディングリード２ｃへの濡れ広がりを抑制することができる。これにより、第１半導体チップ１とボンディングリード２ｃの間の隙間にモールド樹脂を注入することのみを考慮すればよくなる。したがって、実施の形態３のＬＧＡ１３と同様に、第１半導体チップ１とボンディングリード２ｃの間の隙間Ｇが、Ｇ＞５０μｍとなるように、フィルム状のダイボンド材１９の厚さＦ１を設定すればよい。
ここで、ＬＧＡ１３で説明したように、ボンディングリード２ｃの表面のめっき（ニッケル−金めっき２ｄ）を含んだ厚さは、例えば３０μｍであり、さらにダイボンド領域となるソルダレジスト膜２ｇの膜厚Ｓ１を標準的な５０μｍとすると、Ｆ１を３０μｍより大きく（Ｆ１＞３０μｍ）とすることで、Ｇ＞５０μｍを実現できる。
したがって、ＬＧＡ１８では、フィルム状のダイボンド材１９の厚さＦ１を、Ｆ１＞３０μｍとしている。
なお、ＬＧＡ１８では、第１半導体チップ１とボンディングリード２ｃの間の隙間にモールド樹脂を確実に充填できるようにダイボンド領域のソルダレジスト膜２ｇの膜厚Ｓ１とフィルム状のダイボンド材１９の厚さＦ１とが設定されている。つまり、第１半導体チップ１とボンディングリード２ｃの間の隙間Ｇが、Ｇ＞５０μｍを満たすように、ソルダレジスト膜２ｇの膜厚Ｓ１とフィルム状のダイボンド材１９の厚さＦ１の合計が８０μｍより大きくなっている。つまり、ソルダレジスト膜２ｇの膜厚Ｓ１とフィルム状のダイボンド材１９の厚さＦ１の合計が８０μｍより大きければ、どちらが厚くてもよい。例えば、ソルダレジスト膜２ｇの膜厚Ｓ１は、６０μｍ以上等であってもよい。
ただし、第１半導体チップ１は、その端部付近が、ソルダレジスト膜２ｇやフィルム状のダイボンド材１９から迫り出したオーバーハング構造となっているため、ワイヤボンディング時に超音波が伝わりにくい。これを解決するためには、フィルム状のダイボンド材１９の厚さをソルダレジスト膜２ｇよりも可能な限り薄くするとよい。そうすることにより、ワイヤボンディング時の土台の安定化を図って超音波をより確実に伝えて、ワイヤボンディングの接続強度を高めることができる。
なお、ＬＧＡ１８のその他の構造は、実施の形態３のＬＧＡ１３と同様であるため、その重複説明は省略する。
次に、本実施の形態４のＬＧＡ１８の組み立てを、図３６の製造フローを用いて説明する。
まず、図３６のステップＳ１１に示す基板準備を行う。ここでは、１つのＬＧＡ１８を形成する領域である図２７のデバイス領域２ｐが複数個形成された多数個取り基板（配線基板）２ｎを準備し、一方、それぞれに所望の集積回路が形成された複数の第１半導体チップ１を準備する。
なお、多数個取り基板２ｎのそれぞれのデバイス領域（配線基板２）２ｐには、図３７に示すように、その中央部にダイボンド領域となるソルダレジスト膜２ｇが形成されている。すなわち、各配線基板（デバイス領域２ｐ）２の上面２ａの中央部には、その面積が第１半導体チップ１の面積よりも小さく、かつ第１半導体チップ１が搭載されるソルダレジスト膜（第１絶縁膜）２ｇが形成されており、さらにこのソルダレジスト膜２ｇの周囲に複数のボンディングリード２ｃが配置されている。
また、図３５に示すように、各配線基板（デバイス領域２ｐ）２の下面２ｂにも絶縁膜であるソルダレジスト膜２ｇが形成されており、上面２ａ側及び下面２ｂ側のソルダレジスト膜２ｇの膜厚Ｓ１は、例えばＳ１＝５０μｍである。
その後、図３６のステップＳ１２のダイボンディングを行う。ダイボンディング工程では、まず、各配線基板２上にフィルム状の接着材であるダイボンド材１９を供給する。その際、図３６及び図３８に示すように、ソルダレジスト膜２ｇのパターンと略同様の形状・大きさに予め切断されたフィルム状のダイボンド材１９を各配線基板２のソルダレジスト膜２ｇ上に貼り付ける。
ソルダレジスト膜２ｇにダイボンド材１９を貼り付けた後、図３６及び図３９に示すように、ダイボンド材１９を介して第１半導体チップ１を配線基板２上に搭載する。本ダイボンディング工程では、第１半導体チップ１や配線基板２を介してダイボンド材１９を加熱し、これによって第１半導体チップ１をソルダレジスト膜２ｇに接続する。
なお、ダイボンド材１９がフィルム状の接着材であるため、ダイボンド材１９がソルダレジスト膜２ｇ上から外方に流れ出てボンディングリード２ｃにかかることは無い。
ダイボンディング完了後、図３６のステップＳ１３に示すワイヤボンディングを行う。ここでは、第１半導体チップ１の主面（表面）１ａの電極パッド１ｃと、配線基板２の上面２ａのボンディングリード２ｃとをワイヤ（金属ワイヤ）５によって電気的に接続する。
その後、ステップＳ１４に示すモールドを行う。すなわち、第１半導体チップ１及び複数のワイヤ５、さらにダイボンド材１９を封止体４によって封止する。この時、ＬＧＡ１８においても、図３５に示すように第１半導体チップ１とボンディングリード２ｃ間の隙間Ｇが５０μｍより大きく、第１半導体チップ１とボンディングリード２ｃ間の隙間が広いことから、モールド樹脂を前記隙間の奥まで注入することができ、モールド樹脂が未充填となることを防止できる。
その後、ステップＳ１６に示す個片ダイシングを行ってＬＧＡ１８の組み立てを完了し、ステップＳ１７に示す出荷となる。
なお、実施の形態３と同様に、半導体装置が、後述する図２０に示すようなＢＧＡ１１の場合には、ステップＳ１４のモールドを行った後、ステップＳ１５に示すボール付けを行ってからステップＳ１６に示す個片ダイシングを行い、これによりＢＧＡ１１の組み立てを完了し、ステップＳ１７に示す出荷となる。
本実施の形態４のＬＧＡ１８及びその組み立てによれば、ダイボンド用の接着材としてフィルム状のダイボンド材１９を採用することで、ダイボンド材１９がソルダレジスト膜２ｇ上から外方に流れ出てボンディングリード２ｃにかかることを抑制することができる。すなわち、ダイボンド領域であるソルダレジスト膜２ｇ上からの接着材の流れ出しがペースト状の接着材に比べて小さいので、接着材のボンディングリード２ｃへの濡れ広がりを回避することができ、ワイヤボンディングにおけるボンディング不良等の発生を回避することができる。
また、フィルム状のダイボンド材１９の厚さとソルダレジスト膜２ｇの膜厚の合計を、８０μｍより大きくすることで、第１半導体チップ１とボンディングリード２ｃ間の隙間を５０μｍより大きくすることができ、モールド樹脂を前記隙間に確実に注入することができる。
これにより、第１半導体チップ１とボンディングリード２ｃ間の隙間でモールド樹脂が未充填となることを防止できる。
本実施の形態４のＬＧＡ１８及びその組み立てによって得られるその他の効果については、実施の形態３のＬＧＡ１３と同様であるため、その重複説明は省略する。
次に、本実施の形態４の変形例について説明する。
図４０は本発明の実施の形態４の変形例の半導体装置（大チップ搭載）の構造を封止体を透過し、かつワイヤを取り除いて示す平面図、図４１は図４０のＡ−Ａ線に沿って切断した構造を示す部分断面図である。さらに、図４２は図４０のリード配列方向に沿って切断した構造を示す部分断面図、図４３は図４０の半導体装置の組み立て手順の一例を示す製造フロー図、図４４は図４３の組み立てで用いる配線基板の構造の一例を示す平面図、図４５は図４３の組み立てにおけるダイシング時のウエハ状態の一例を示す斜視図、図４６は図４３の組み立てにおけるダイボンディング後の構造の一例を示す平面図である。
図４０〜図４２に示す半導体装置は、ＬＧＡ１８と同様の構造を備えたＬＧＡ２０であり、ＬＧＡ１８と同様に第１半導体チップ１のダイボンド用の接着材としてフィルム状のダイボンド材２２を用いたものであるが、ＬＧＡ１８との相違点は、フィルム状のダイボンド材２２が高埋め込みタイプの接着材であることと、この高埋め込みタイプのフィルム状のダイボンド材２２を、第１半導体チップ１と複数のボンディングリード２ｃとの間の隙間にも配置していることである。
したがって、図４１及び図４２に示すように、第１半導体チップ１の下部にはこのフィルム状のダイボンド材２２のみが配置され、第１半導体チップ１と配線基板２との間の隙間にはダイボンド材２２のみが充填された構造となっており、図４２に示すように、複数のボンディングリード２ｃにおいて隣接するボンディングリード２ｃ間の段差部２ｔにも、フィルム状のダイボンド材２２が埋め込まれている。さらに、複数のボンディングリード２ｃの上面の一部がダイボンド材２２で覆われている。
なお、ＬＧＡ２０においても、ダイボンド用の接着材としてペースト状の接着材ではなく、フィルム状のダイボンド材２２を採用しているため、ダイボンド領域であるソルダレジスト膜２ｇ上からの接着材の流れ出しがペースト状の接着材に比べて小さくなるので、接着材のボンディングリード２ｃへの濡れ広がりを回避することができる。さらに、チップ下全体にダイボンド材２２が配置されるため、第１半導体チップ１と複数のボンディングリード２ｃとの間の隙間にもダイボンド材２２が配置される。つまり、ＬＧＡ２０は、第１半導体チップ１と複数のボンディングリード２ｃとの間に隙間が形成されない。そのため、隙間のモールド樹脂の充填性に対する考慮を不要とすることができる。さらに、第１半導体チップ１と配線基板２との間は、フィルム状のダイボンド材２２により埋められている。つまり、ＬＧＡ１８のようなオーバーハング構造ではなくなる。そのため、オーバーハング構造のＬＧＡ１８に比べて、ワイヤボンディング時に印加する超音波が伝わりやすくなり、安定したワイヤボンディングを行うことができる。
ここで、ＬＧＡ２０に用いられるフィルム状のダイボンド材２２は、複数のボンディングリード２ｃ間の段差部２ｔにも埋め込むため、高埋め込みタイプのものである。高埋め込みタイプのダイボンド材２２としては、例えば、ＤＡＦ（Die Attach Film)と呼ばれるフィルム状の接着材があり、ここでは、前記ＤＡＦを採用する場合について説明する。
なお、パターン（ボンディングリード２ｃ）の段差部２ｔを埋め込むことが可能なＤＡＦのフィルム物性としては、熱時溶融粘度＠１３０℃（フィルム貼り付け時の粘度）を１５００Ｐａ・ｓ以下にすることが望ましい。
また、図４２に示すように、ボンディングリード２ｃの厚さＷは、例えばＷ＝２０〜４０μｍである。したがって、このＭａｘ４０μｍの段差部２ｔを埋め込まなければならないため、さらに２０μｍ程度のマージンを考慮して、フィルム状のダイボンド材２２の厚さＦ２は、Ｆ２＝４０μｍ＋２０μｍ＝６０μｍとなる。
ここで、ダイボンド材２２の厚さは、ボンディングリード２ｃの段差部２ｔ（２０〜４０μｍ）を埋め込めることが条件であるため、段差部２ｔを埋め込めることが可能な厚さであれば６０μｍに限定されるものではない。
なお、ＬＧＡ２０のその他の構造は、実施の形態４のＬＧＡ１８と同様であるため、その重複説明は省略する。
次に、本実施の形態４のＬＧＡ２０の組み立てを、図４３の製造フローを用いて説明する。
まず、図４３のステップＳ２１に示す基板準備を行う。ここでは、１つのＬＧＡ２０を形成する領域である図２７のデバイス領域２ｐが複数個形成された多数個取り基板（配線基板）２ｎを準備し、一方、それぞれに所望の集積回路が形成された複数の第１半導体チップ１を準備する。
なお、多数個取り基板２ｎのそれぞれのデバイス領域（配線基板２）２ｐには、図４４に示すように、その中央部にダイボンド領域となるソルダレジスト膜２ｇが形成されている。すなわち、各配線基板（デバイス領域２ｐ）２の上面２ａの中央部には、その面積が第１半導体チップ１の面積よりも小さく、かつ第１半導体チップ１が搭載されるソルダレジスト膜（第１絶縁膜）２ｇが形成されており、さらにこのソルダレジスト膜２ｇの周囲に複数のボンディングリード２ｃが配置されている。
また、各配線基板（デバイス領域２ｐ）２の下面２ｂにも絶縁膜であるソルダレジスト膜２ｇが形成されており、上面２ａ側及び下面２ｂ側のソルダレジスト膜２ｇの膜厚は、例えば５０μｍである。
一方、図４５に示す半導体ウエハであるウエハ２３を準備し、その後、図４３のステップＳ２２のダイボンディングを行う。ダイボンディング工程では、まず、〔ＤＡＦ貼り＋ダイシング〕を行う。すなわち、図４５に示すウエハ２３の裏面にフィルム状の接着材であるダイボンド材（ＤＡＦ）２２を貼り付け、その後、ダイボンド材２２が貼り付けられたウエハ２３を、ウエハリング２４によって支持されたダイシングシート２５に固定し、このウエハ状態でダイシングを行って、裏面にフィルム状の接着材であるダイボンド材（ＤＡＦ）２２が貼り付けられた第１半導体チップ１を取得する。
その後、図４３及び図４６に示すように、ダイボンド材２２を介して第１半導体チップ１を配線基板２上に搭載する。本ダイボンディング工程では、第１半導体チップ１や配線基板２を介してダイボンド材２２を加熱し、これによって第１半導体チップ１をソルダレジスト膜２ｇに接続する。
これにより、ソルダレジスト膜２ｇと複数のボンディングリード２ｃそれぞれの上面の一部が、フィルム状の接着材であるダイボンド材２２によって覆われた状態となる。つまり、図４１に示すように第１半導体チップ１の下部の領域全体にダイボンド材２２が配置された状態となる。
なお、ＬＧＡ１８の組み立てと同様に、ダイボンド材２２がフィルム状の接着材であるため、ダイボンド材２２がソルダレジスト膜２ｇ上から外方に流れ出てボンディングリード２ｃにかかることは無い。
ダイボンディング完了後、図４３のステップＳ２３に示すワイヤボンディングを行う。ここでは、第１半導体チップ１の主面（表面）１ａの電極パッド１ｃと、配線基板２の上面２ａのボンディングリード２ｃとをワイヤ（金属ワイヤ）５によって電気的に接続する。
その後、ステップＳ２４に示すモールドを行う。すなわち、第１半導体チップ１及び複数のワイヤ５、さらにダイボンド材２２を封止体４によって封止する。この時、ＬＧＡ２０においては、図４１に示すように第１半導体チップ１の下部の領域全体にダイボンド材２２が配置されているため、第１半導体チップ１とボンディングリード２ｃ間の隙間に対してモールド樹脂が未充填となる課題は回避できる。
その後、ステップＳ２６に示す個片ダイシングを行ってＬＧＡ２０の組み立てを完了し、ステップＳ２７に示す出荷となる。
また、ＬＧＡ１８の組み立てと同様に、半導体装置が、後述する図２０に示すようなＢＧＡ１１の場合には、ステップＳ２４のモールドを行った後、ステップＳ２５に示すボール付けを行ってからステップＳ２６に示す個片ダイシングを行い、これによりＢＧＡ１１の組み立てを完了し、ステップＳ２７に示す出荷となる。
なお、前述のＬＧＡ２０の組み立てでは、ＤＡＦであるダイボンド材２２を予めチップ側（ウエハ側）に貼ってから配線基板２に搭載する場合を説明したが、ダイボンディング工程において、ダイボンド材２２を配線基板２のソルダレジスト膜２ｇに貼ってから第１半導体チップ１を配線基板２に搭載してもよい。すなわち、ダイボンド用の接着材がＤＡＦの場合には、ＤＡＦを貼るのはチップ側でも基板側でもどちらでもよい。
本実施の形態４のＬＧＡ２０及びその組み立てによれば、ＬＧＡ１８の場合と同様にダイボンド用の接着材としてフィルム状のダイボンド材（ＤＡＦ）２２を採用することで、ダイボンド材２２がソルダレジスト膜２ｇ上から外方に流れ出てボンディングリード２ｃにかかることを抑制することができる。すなわち、ダイボンド領域であるソルダレジスト膜２ｇ上からの接着材の流れ出しが少なくなるので、接着材のボンディングリード２ｃへの濡れ広がりを回避することができ、ワイヤボンディングにおけるボンディング不良等の発生を回避することができる。
さらに、第１半導体チップ１の下部の領域全体にダイボンド材２２が配置されているため、第１半導体チップ１とボンディングリード２ｃ間の隙間に対してモールド樹脂を充填する必要も無くなる。そのため、前記隙間が未充填となる課題も回避することができる。
また、ＬＧＡ２０の組み立てでは、第１半導体チップ１とボンディングリード２ｃ間の隙間は、モールド樹脂を充填するために高く設定する必要があったが、それが無くなるので、ＬＧＡ１８と比較してＬＧＡ２０の厚さ（高さ）を薄く（低く）することができる。
本実施の形態４のＬＧＡ２０及びその組み立てによって得られるその他の効果については、実施の形態４のＬＧＡ１８と同様であるため、その重複説明は省略する。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態１，２，３及び４では、半導体装置の一例としてＬＧＡを取り上げて説明したが、前記半導体装置は、基板タイプのものであればＬＧＡ以外のＢＧＡ（Ball Grid Array)であってもよい。
ここで、図２０は本発明の変形例の半導体装置（ＢＧＡ）の構造の一例を示す断面図である。図２０に示す半導体装置であるＢＧＡ１１は、ＢＧＡ基板である配線基板２の上面２ａ上にペースト材等のダイボンド材６を介して搭載された第１半導体チップ１を有するものであり、第１半導体チップ１の表面電極である電極パッド１ｃと配線基板２の上面２ａのボンディングリード２ｃとが複数のワイヤ５によって電気的に接続されている。さらに、第１半導体チップ１と複数のワイヤ５が配線基板２の上面２ａ上において封止用樹脂から成る封止体４によって樹脂封止されている。
なお、配線基板２の下面２ｂ側には、外部端子となる複数の半田ボール１２がグリッド状（格子状）に並んで設けられている。
また、図２０では大きなサイズの第１半導体チップ１を搭載した場合を示しているが、ＢＧＡ１１は、最小チップである第２半導体チップ３を搭載することも可能であることは言うまでもない。
なお、ＬＧＡ７，８，９，１０は、ＢＧＡ１１に比べて低コストであるが、実装難度が高く、特に端子コプラナリティ感度が高い。よって、コプラナリティを小さく抑えることができる小型パッケージ（１０ｍｍ×１０ｍｍ未満程度）に好適である。ＢＧＡ１１はバンプ（半田ボール１２）によって、コプラナリティを制御できるので、１０ｍｍ×１０ｍｍ以上の比較的大型パッケージに好適である。また、場合によっては、小型パッケージでも実装難度の点からＢＧＡ１１を選択することも可能である。
また、前記実施の形態１，２においては、共通基板（配線基板２）に対して大小２種類の大きさの半導体チップを搭載する場合について説明したが、ピン数等の条件が同じであれば、搭載可能な半導体チップの大きさは２種類に限定されずに３種類以上であってもよい。
また、前記共通基板に対して搭載可能な半導体チップの種別は、平面サイズに限らず、例えば、パッド配列が異なる半導体チップであってもよい。
本発明は、基板タイプの半導体装置に好適である。
１ 第１半導体チップ
１ａ 主面（表面）
１ｂ 裏面
１ｃ 電極パッド
２ 配線基板
２ａ 上面
２ｂ 下面
２ｃ ボンディングリード
２ｄ ニッケル−金めっき
２ｅ ビア
２ｆ 配線部
２ｇ ソルダレジスト膜（絶縁膜、第１絶縁膜）
２ｈ コア材
２ｉ ランド（外部端子）
２ｊ ボンディングリード
２ｋ ソルダレジスト膜（絶縁膜、第１絶縁膜）
２ｎ 多数個取り基板（配線基板）
２ｐ デバイス領域
２ｑ ソルダレジスト膜（第１絶縁膜）
２ｒ ソルダレジスト膜（第２絶縁膜）
２ｓ 溝部
２ｔ 段差部
３ 第２半導体チップ
３ａ 主面
３ｂ 裏面
３ｃ 電極パッド
４ 封止体
５ ワイヤ（金属ワイヤ）
６ ダイボンド材（接着材、ペースト材）
６ａ 端部
７ ＬＧＡ（半導体装置）
８ ＬＧＡ（半導体装置）
９ ＬＧＡ（半導体装置）
１０ ＬＧＡ（半導体装置）
１１ ＢＧＡ（半導体装置）
１２ 半田ボール（外部端子）
１３ ＬＧＡ（半導体装置）
１４ シリンジ
１５ 多点ノズル
１６ ＬＧＡ（半導体装置）
１７ 接続点
１８ ＬＧＡ（半導体装置）
１９ ダイボンド材
２０ ＬＧＡ（半導体装置）
２１ 半導体パッケージ
２２ ダイボンド材
２３ ウエハ
２４ ウエハリング
２５ ダイシングシート
３０ ＬＧＡ

Claims (25)

  1. 上面、前記上面のダイボンド材を塗布する領域に形成された絶縁膜及び前記絶縁膜の周囲に配置された複数のボンディングリード、前記上面とは反対側の下面、及び前記下面に形成された複数のランドを有する配線基板と、
    主面及び前記主面に形成された複数の電極パッドを有し、前記配線基板の前記絶縁膜上に搭載された半導体チップと、
    前記配線基板の前記絶縁膜と前記半導体チップとの間に配置された前記ダイボンド材と、
    前記配線基板の前記複数のボンディングリードと前記半導体チップの前記複数の電極パッドとをそれぞれ電気的に接続する複数の金属ワイヤとを有し、
    前記配線基板は、異なった平面サイズの前記半導体チップを搭載可能であり、前記配線基板の前記絶縁膜のパターンの大きさが前記半導体チップの平面サイズより小さいことを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、前記配線基板には前記複数のボンディングリードそれぞれと繋がる複数のビアが形成されており、前記上面において前記複数のビアの内側と外側の両側の方向に前記ボンディングリードが延在していることを特徴とする半導体装置。
  3. 請求項２記載の半導体装置において、前記ダイボンド材は、前記半導体チップの外周より内側に配置されていることを特徴とする半導体装置。
  4. 請求項３記載の半導体装置において、前記半導体チップの裏面側の周縁部に封止体の一部が配置されていることを特徴とする半導体装置。
  5. 請求項４記載の半導体装置において、前記絶縁膜のパターンの外周部は、前記半導体チップの外周より内側の位置で終端していることを特徴とする半導体装置。
  6. 請求項５記載の半導体装置において、前記ボンディングリードの内側寄りの端部が前記半導体チップの下部に位置しており、平面視において前記ボンディングリードの前記内側寄りの端部が前記半導体チップと重なっていることを特徴とする半導体装置。
  7. 請求項６記載の半導体装置において、前記ダイボンド材はペースト状の接着材が塗布されて形成されたものであることを特徴とする半導体装置。
  8. 上面、前記上面のダイボンド材を塗布する領域に形成された絶縁膜及び前記絶縁膜の周囲に配置された複数のボンディングリード、前記上面とは反対側の下面、及び前記下面に形成された複数のランドを有する配線基板と、
    主面及び前記主面に形成された複数の電極パッドを有し、前記配線基板の前記絶縁膜上に搭載された半導体チップと、
    前記配線基板の前記絶縁膜と前記半導体チップとの間に配置された前記ダイボンド材と、
    前記配線基板の前記複数のボンディングリードと前記半導体チップの前記複数の電極パッドとをそれぞれ電気的に接続する複数の金属ワイヤとを有し、
    前記配線基板は、異なった平面サイズの前記半導体チップを搭載可能であり、前記配線基板の前記絶縁膜のパターンの大きさが前記半導体チップの平面サイズより小さく、
    前記ボンディングリードの内側寄りの端部が前記半導体チップの下部に位置しており、平面視において前記ボンディングリードの前記内側寄りの端部が前記半導体チップと重なっていることを特徴とする半導体装置。
  9. 請求項８記載の半導体装置において、前記配線基板には前記複数のボンディングリードそれぞれと繋がる複数のビアが形成されており、前記上面において前記複数のビアの内側と外側の両側の方向に前記ボンディングリードが延在していることを特徴とする半導体装置。
  10. 請求項９記載の半導体装置において、前記ダイボンド材は、前記半導体チップの外周より内側に配置されていることを特徴とする半導体装置。
  11. 請求項１０記載の半導体装置において、前記半導体チップの裏面側の周縁部に封止体の一部が配置されていることを特徴とする半導体装置。
  12. 請求項１１記載の半導体装置において、前記ダイボンド材はペースト状の接着材が塗布されて成されたものであることを特徴とする半導体装置。
  13. 請求項１記載の半導体装置において、前記半導体チップが搭載された前記絶縁膜の膜厚は、前記半導体チップが搭載されていない絶縁膜の膜厚よりも厚いことを特徴とする半導体装置。
  14. 請求項１３記載の半導体装置において、前記半導体チップが搭載された前記絶縁膜と前記複数のボンディングリードとの間に前記ダイボンド材の端部が位置することを特徴とする半導体装置。
  15. 上面、前記上面のダイボンド材を塗布する領域に形成された第１絶縁膜、前記第１絶縁膜の周囲に形成された第２絶縁膜、前記第１絶縁膜の周囲に配置された複数のボンディングリード、前記上面とは反対側の下面、及び前記下面に形成された複数のランドを有する配線基板と、
    主面及び前記主面に形成された複数の電極パッドを有し、前記配線基板の前記第１絶縁膜上に搭載された半導体チップと、
    前記配線基板の前記第１絶縁膜と前記半導体チップとの間に配置された前記ダイボンド材と、
    前記配線基板の前記複数のボンディングリードと前記半導体チップの前記複数の電極パッドとをそれぞれ電気的に接続する複数の金属ワイヤとを有し、
    前記配線基板の前記第１絶縁膜の面積は、前記半導体チップの面積よりも小さく、
    前記配線基板の前記第１絶縁膜の膜厚は、前記第２絶縁膜の膜厚よりも厚いことを特徴とする半導体装置。
  16. 請求項１５記載の半導体装置において、前記第２絶縁膜は前記第１絶縁膜と前記複数のボンディングリードとの間に形成され、かつ前記第１絶縁膜から離れて配置されており、前記ダイボンド材の端部の一部は、前記第１絶縁膜と前記第２絶縁膜との間に位置することを特徴とする半導体装置。
  17. 請求項１６記載の半導体装置において、前記ダイボンド材は、ペースト状の接着材であることを特徴とする半導体装置。
  18. 請求項１５記載の半導体装置において、前記ダイボンド材の前記配線基板との接着面積は、前記第１絶縁膜の面積よりも大きいことを特徴とする半導体装置。
  19. 請求項１８記載の半導体装置において、前記ダイボンド材の端部は、前記第１絶縁膜と、前記金属ワイヤと前記ボンディングリードとが接続している接続点との間に位置することを特徴とする半導体装置。
  20. 請求項１８記載の半導体装置において、前記ダイボンド材はフィルム状の接着材であることを特徴とする半導体装置。
  21. 請求項２０記載の半導体装置において、前記複数のボンディングリードの上面の一部は前記ダイボンド材で覆われていることを特徴とする半導体装置。
  22. （ａ）半導体チップを準備する工程と、
    （ｂ）配線基板上に接着材を供給する工程と、
    （ｃ）前記接着材を介して前記半導体チップを配線基板上に搭載する工程と、
    （ｄ）前記半導体チップの表面の電極パッドと前記配線基板の上面のボンディングリードとを金属ワイヤにより電気的に接続する工程と、
    （ｅ）前記半導体チップおよび前記金属ワイヤを封止体により封止する工程と、を有し、
    前記配線基板の上面には、その面積が前記半導体チップの面積よりも小さく、前記半導体チップが搭載される第１絶縁膜を有し、
    前記ボンディングリードは、前記第１絶縁膜の周囲に配置されており、
    前記（ｂ）工程において、前記接着材は前記配線基板の前記第１絶縁膜上に供給され、
    前記（ｃ）工程は、前記半導体チップと前記配線基板の前記第１絶縁膜との間が前記接着材で充たされるように行うことを特徴とする半導体装置の製造方法。
  23. 請求項２２記載の半導体装置の製造方法において、前記接着材はペースト状の接着材であって、前記（ｃ）工程は、前記接着材の端部が前記第１絶縁膜と前記ボンディングリードとの間に位置するように行うことを特徴とする半導体装置の製造方法。
  24. 請求項２２記載の半導体装置の製造方法であって、前記接着材はフィルム状の接着材であることを特徴とする半導体装置の製造方法。
  25. （ａ）半導体ウエハを準備する工程と、
    （ｂ）前記半導体ウエハの裏面にフィルム状の接着材を貼り付ける工程と、
    （ｃ）前記半導体ウエハをダイシングして、その裏面に前記フィルム状の接着材が貼り付けられた状態の半導体チップを取得する工程と、
    （ｄ）前記半導体チップを配線基板上に搭載する工程と、
    （ｅ）前記半導体チップの表面の電極パッドと前記配線基板の上面のボンディングリードとを金属ワイヤにより電気的に接続する工程と、
    （ｆ）前記半導体チップおよび前記金属ワイヤを封止体により封止する工程と、を有し、
    前記配線基板の上面には、その面積が前記半導体チップの面積よりも小さく、前記半導体チップが搭載される第１絶縁膜を有し、
    前記ボンディングリードは、前記第１絶縁膜の周囲に配置されており、
    前記（ｄ）工程は、前記第１絶縁膜と前記ボンディングリードの上面の一部が前記フィルム状の接着材で覆われるように前記半導体チップを前記配線基板上に搭載することを特徴とする半導体装置の製造方法。
JP2011100473A 2010-09-13 2011-04-28 半導体装置及びその製造方法 Pending JP2012084840A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011100473A JP2012084840A (ja) 2010-09-13 2011-04-28 半導体装置及びその製造方法
US13/231,856 US8692383B2 (en) 2010-09-13 2011-09-13 Semiconductor device and method of manufacturing the same
US14/190,366 US9087816B2 (en) 2010-09-13 2014-02-26 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010204225 2010-09-13
JP2010204225 2010-09-13
JP2011100473A JP2012084840A (ja) 2010-09-13 2011-04-28 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2012084840A true JP2012084840A (ja) 2012-04-26

Family

ID=45805861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011100473A Pending JP2012084840A (ja) 2010-09-13 2011-04-28 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US8692383B2 (ja)
JP (1) JP2012084840A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018032818A (ja) * 2016-08-26 2018-03-01 京セラ株式会社 圧電基板、およびそれを用いた液体吐出ヘッド、ならびに記録装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM427673U (en) * 2011-09-27 2012-04-21 Syratek Corp Surface light source module with multipoint-type COB
JP2014082468A (ja) * 2012-09-25 2014-05-08 Canon Components Inc 基板部材及びチップの製造方法
US10889084B2 (en) * 2016-10-12 2021-01-12 Microsoft Technology Licensing, Llc Systems and apparatus having joined portions and methods of manufacture
US20220028704A1 (en) * 2018-12-18 2022-01-27 Octavo Systems Llc Molded packages in a molded device
TWI730499B (zh) * 2019-11-12 2021-06-11 健策精密工業股份有限公司 散熱片
KR20220009622A (ko) 2020-07-16 2022-01-25 삼성전자주식회사 반도체 패키지
US20230046645A1 (en) * 2021-08-11 2023-02-16 Stmicroelectronics (Malta) Ltd. Integrated circuit package with warpage control using cavity formed in laminated substrate below the integrated circuit die

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133742A (ja) * 1998-10-23 2000-05-12 Hitachi Ltd パッケージ基板およびそれを用いた半導体装置ならびにその製造方法
JP2000236040A (ja) * 1999-02-15 2000-08-29 Hitachi Ltd 半導体装置
JP2003234359A (ja) * 2002-02-08 2003-08-22 Hitachi Ltd 半導体装置の製造方法
JP2005136329A (ja) * 2003-10-31 2005-05-26 Oki Electric Ind Co Ltd 半導体装置
JP2006128455A (ja) * 2004-10-29 2006-05-18 Renesas Technology Corp 半導体装置およびその製造方法
US20080307644A1 (en) * 2007-06-12 2008-12-18 Texas Instruments Incorporated Metal plugged substrates with no adhesive between metal and polyimide

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6448507B1 (en) * 2000-06-28 2002-09-10 Advanced Micro Devices, Inc. Solder mask for controlling resin bleed
JP4963148B2 (ja) * 2001-09-18 2012-06-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4535969B2 (ja) * 2005-08-24 2010-09-01 新光電気工業株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133742A (ja) * 1998-10-23 2000-05-12 Hitachi Ltd パッケージ基板およびそれを用いた半導体装置ならびにその製造方法
JP2000236040A (ja) * 1999-02-15 2000-08-29 Hitachi Ltd 半導体装置
JP2003234359A (ja) * 2002-02-08 2003-08-22 Hitachi Ltd 半導体装置の製造方法
JP2005136329A (ja) * 2003-10-31 2005-05-26 Oki Electric Ind Co Ltd 半導体装置
JP2006128455A (ja) * 2004-10-29 2006-05-18 Renesas Technology Corp 半導体装置およびその製造方法
US20080307644A1 (en) * 2007-06-12 2008-12-18 Texas Instruments Incorporated Metal plugged substrates with no adhesive between metal and polyimide

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018032818A (ja) * 2016-08-26 2018-03-01 京セラ株式会社 圧電基板、およびそれを用いた液体吐出ヘッド、ならびに記録装置

Also Published As

Publication number Publication date
US20120061850A1 (en) 2012-03-15
US9087816B2 (en) 2015-07-21
US8692383B2 (en) 2014-04-08
US20140175678A1 (en) 2014-06-26

Similar Documents

Publication Publication Date Title
JP4651359B2 (ja) 半導体装置およびその製造方法
US9087816B2 (en) Semiconductor device and method of manufacturing the same
JP5271949B2 (ja) 半導体装置
US7662672B2 (en) Manufacturing process of leadframe-based BGA packages
US20030214023A1 (en) Semiconductor device having multi-chip package
JP4308608B2 (ja) 半導体装置
US8810016B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
JP2010062365A (ja) 半導体装置およびその製造方法
JPWO2011142006A1 (ja) 半導体装置およびその製造方法
JP2006190771A (ja) 半導体装置
TW201415589A (zh) 半導體封裝件及其製法
JP2013138261A (ja) 半導体装置
CN107305879B (zh) 半导体器件及相应的方法
JP2010147225A (ja) 半導体装置及びその製造方法
TWI501371B (zh) A wiring member for a semiconductor device, a composite wiring member for a semiconductor device, and a resin-sealed type semiconductor device
JPWO2004030075A1 (ja) 半導体装置の製造方法
JP3968321B2 (ja) 半導体装置およびその製造方法
TWI387080B (zh) 四方扁平無引腳之半導體封裝結構及封裝方法
JPH11260850A (ja) 半導体装置およびその製造方法
KR100666990B1 (ko) Ｂｇａ 패키지 및 그 제조방법
KR20070079654A (ko) 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법
JP2956480B2 (ja) Ｂｇａ型半導体装置
JP2010034101A (ja) 半導体装置
TWI393192B (zh) 晶片封裝結構製程
JP2002093828A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150901