JP2012084622A - 半導体発光素子の製造方法 - Google Patents
半導体発光素子の製造方法 Download PDFInfo
- Publication number
- JP2012084622A JP2012084622A JP2010228164A JP2010228164A JP2012084622A JP 2012084622 A JP2012084622 A JP 2012084622A JP 2010228164 A JP2010228164 A JP 2010228164A JP 2010228164 A JP2010228164 A JP 2010228164A JP 2012084622 A JP2012084622 A JP 2012084622A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- layer
- led elements
- led
- peak wavelength
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
【課題】LED素子の半導体層が発する光のピーク波長付近で変換効率が大きく変動する蛍光体がある。多数のLED素子が配列するウェハー上にこの蛍光体を含む蛍光体層を形成し、このウェハーを個片化してLED素子を得る工法では、個々のLED素子はピーク波長が数nmの範囲で異なった値をとるため発光色がばらつくという課題が生じる。
【解決手段】一方の面に発光層と接続電極を備えたウェハーを準備する工程(a)と、そのウェハーのピーク波長分布を得る工程と、ウェハーの他方の面にピーク波長分布にもとづいて厚さを調整しながら蛍光体を形成する工程(b)と、ウェハーを切断してLED素子を個片化する工程(c)とを備える。
【選択図】図3
【解決手段】一方の面に発光層と接続電極を備えたウェハーを準備する工程(a)と、そのウェハーのピーク波長分布を得る工程と、ウェハーの他方の面にピーク波長分布にもとづいて厚さを調整しながら蛍光体を形成する工程(b)と、ウェハーを切断してLED素子を個片化する工程(c)とを備える。
【選択図】図3
Description
本発明は、上面にだけ蛍光体層を備えるフリップチップ用の半導体発光素子の製造方法に関する。
半導体発光装置(以後とくに断らない限りLED装置と呼ぶ)の回路基板に実装する半導体発光素子(以後とくに断らない限りLED素子と呼ぶ)のなかで、透明基板の一方の面に発光層と接続用電極を備え、他方の面に蛍光体層が形成されたLED素子がある(例えば特許文献1の図4)。
特許文献1の図4を図5に示す。図5はチップ2(LED素子)の射出面上に蛍光層3を備える従来例の発光ダイオード1(LED装置)の断面図である。リードフレーム4上にチップ2がフリップチップ実装され、チップ2は透明樹脂からなるケース5で封止されている。
このようなLED素子の製造方法は、例えば特許文献1の図1〜図3に示されている。特許文献1の図1には、ウエハー2Aの一方の面においてP層の拡散が行われ、発光部2aが形成されるとともに正電極2bと負電極2cが設けられた様子が示されている。図2では、ウエハー2Aに蛍光物質3aを含有する蛍光層3を成膜する工程が示されている。蛍光層3は前述の一方の面とは表裏関係となる他方の面、即ち、光の射出面2dに設けられている。蛍光層3を設ける手段としては、スプレー塗装、スピンコート、若しくは真空蒸着などでよい。最後に蛍光層3が形成されたウエハー2Aを切断し個別のチップ2を得る(図3)。
LED素子の半導体層が発する光のピーク波長(以後とくに断らない限り「ピーク波長」はLED素子の半導体層が発する光のピーク波長を示す)付近で変換効率が大きく変動する蛍光体がある。多数のLED素子が配列するウェハー上では、個々のLED素子のピーク波長が数nmの範囲で異なった値をとるため、厚さが均一な蛍光体層をウェハーに形成すると、個々のLED素子間で発光色がばらつくという課題が生じる。
そこで本発明は、この課題を解決するため、LED素子に含まれる半導体層が配列したウェハーに蛍光体層を形成する際、蛍光体層に含まれる蛍光体がピーク波長の影響を受けやすい場合であっても、LED素子間の色度ばらつきを抑えることが可能な半導体発光素子の製造方法を提供することを目的とする。
上記課題を解決するため本発明の半導体発光素子の製造方法は、一方の面に発光層と接続電極を備え、他方の面に蛍光体層を有するウェハーを個片化して得られる半導体発光素子の製造方法において、
前記蛍光体層を形成する前のウェハーを準備するウェハー準備工程と、
該ウェハーの特性分布を得る特性測定工程と、
該ウェハーの前記他方の面に前記特性分布にもとづいて厚さを調整しながら蛍光体を形成する蛍光体層形成工程と、
該ウェハーを切断して前記半導体発光素子を個片化する個片化工程と
を備えることを特徴とする。
前記蛍光体層を形成する前のウェハーを準備するウェハー準備工程と、
該ウェハーの特性分布を得る特性測定工程と、
該ウェハーの前記他方の面に前記特性分布にもとづいて厚さを調整しながら蛍光体を形成する蛍光体層形成工程と、
該ウェハーを切断して前記半導体発光素子を個片化する個片化工程と
を備えることを特徴とする。
ウェハーの面内において各LED素子領域のピーク波長は滑らかに分布することが知られている。これは半導体層を形成する際、エピタキシャル成長がウェハー全体に亘って均一とはいえないまでも急激には変化しないからである。本発明ではピーク波長の滑らかな分布に合うように蛍光体層の厚さを調整しているので、ウェハーのどの部分から個片化したかに係わらず個別のLED光素子の色度のばらつきを狭い範囲に納めることが可能となる。以上、本発明の半導体発光素子の製造方法は、LED素子に含まれる半導体層が配列したウェハーに蛍光体層を形成する際、蛍光体層に含まれる蛍光体がLED素子のピーク波長の影響を受けやすい場合であっても、LED素子間の色度ばらつきを抑えることが可能となる。
以下、添付図1〜4を参照しながら本発明の好適な実施形態について詳細に説明する。なお図面の説明において、同一または相当要素には同一の符号を付し、重複する説明は省略する。また説明のため部材の縮尺は適宜変更している。
図1は本実施形態の方法で製造したLED素子21(半導体発光素子)を回路基板22に実装したLED装置10(半導体発光装置)の断面図である。LED装置10は、回路基板22上にLED素子21をフリップチップ実装している。回路基板22において板材20上面に形成された電極17はスルーホール18を介して板材20の下面に形成された電極19と接続している。LED素子21はサファイア基板12(透明基板)の下面に半導体層13、上面に蛍光体層15が形成されている。半導体層13は、発光層を備えたダイオードであり、付着している2個のバンプ14はそれぞれアノードとカソードに相当する。バンプ14は金属共晶接合により電極17と接続している。回路基板22上面及びLED素子21は樹脂層11で封止されている。
LED素子21の半導体層13は青色発光ダイオードであり、蛍光体層15は珪酸塩系の緑色蛍光体と窒化物系の赤色蛍光体を含んでいる。半導体層13から出射した青色光により蛍光層15は緑色光及び赤色光を発光する。この結果、半導体層13の青色光と蛍光体層15からの緑色光、赤色光が混色し白色光が得られる。この緑色蛍光体は青色光のピーク波長(正確には発光スペクトル)で発光効率が大きく変化する。このためピーク波長に応じて緑色蛍光体の量(蛍光体層15の厚さ)が微調されている。
樹脂層11は散乱材等を含む透明なシリコーン樹脂からなり厚さが数100μmである。蛍光体層15は厚さが100μm〜150μmの範囲で微調されている。サファイア基板12は厚さが80〜120μmであるが、さらに薄くすればサファイア基板12の側面から出射する光が減り、上方へ向かう光が増え波長変換効率や発光効率が良くなる。半導体層13は厚さが7μm程度であり、バンプ14は電解メッキ法で形成すれば厚さが10
〜30μm程度になる。板材20は、厚さが数100μmで、熱伝導性を考慮して樹脂、セラミック、金属から選ぶ。電極17,19は、例えば20μm程度の銅箔上にニッケル層と金層を積層したものである。板材20が樹脂の場合、スルーホール18は熱伝導性をよくするため内部を金属ペーストで埋めておくと良い。
〜30μm程度になる。板材20は、厚さが数100μmで、熱伝導性を考慮して樹脂、セラミック、金属から選ぶ。電極17,19は、例えば20μm程度の銅箔上にニッケル層と金層を積層したものである。板材20が樹脂の場合、スルーホール18は熱伝導性をよくするため内部を金属ペーストで埋めておくと良い。
図2は本実施形態で用いる多数のLED素子21(蛍光体層15は備えていない)が配列したウェハー23のピーク波長分布を示す特性分布図である。ウェハー23の外周部にある点線は波長がλ1となるLED素子21をつなぎ合わせたものであり、等高線のようなものである。同様にその内側の点線及び最も内側の点線は、それぞれ波長がλ2,λ3となるLED素子21をつなぎ合わせたものである。一枚のウェハーではピーク波長の広がりが概ね数nmの範囲になるので、例えば波長λ1は445nm、波長λ2は446nm、波長λ3は447nmという値になる。また波長λ1と波長λ2の間などでは波長が滑らかに変化する分布となる。
図3はLED素子21を製造する工程の説明図である。(a)は蛍光体層15を形成する前のウェハー23を準備するウェハー準備工程である。サファイア基板12を基部とするウェハー23の下面には複数の半導体層13が形成され、各LED素子領域の半導体層13にはバンプ14が付着している。なおウェハー23の上面には蛍光体を塗布するためのノズル31を図示した。またウェハー23の状態で予め各LED素子21に含まれる半導体層13は、リークなど良否判定に係わる検査が実施されており、このなかでのピーク波長などの発光特性も測定される。すなわちこの検査工程(特性測定工程)においてウェハー23の特性分布を測定する。
(b)はウェハー23の上面に前述の特性分布にもとづいて塗布量(厚さ)を調整しながら蛍光体を塗布(形成)する蛍光体層形成工程である。蛍光体層15は図の右から3番目の半導体層13上がもっとも厚くなっている。これは図2の波長λ3程度のLED素子21が存在する領域に対応する。つまりLED素子21のピーク波長が長くなると緑色蛍光体の発光効率が低下するため、これを補償するため蛍光体層15を厚くしている。蛍光体層15の厚さ調整はノズル31から吐出するインク(蛍光体を含有する)の量で決まり、前述のようにピーク波長が滑らかに分布することに対応して蛍光体層15の厚みも徐々に変化している。吐出量の制御は、インクジェット印刷法に準じる(例えば特開平11−46019号公報参照)。蛍光体層15はLED素子21を回路基板22に実装するときに加わる温度(約300℃)に耐えられる必要があるので、オルガノポリシロキサン等の焼結するとガラス質(無機質)になり前述の高温に耐えられるバインダと、粒径が数μmの蛍光体と、触媒とを溶媒に混ぜたインクを使用する。インクを塗布したら150℃で焼結する。
(c)はウェハー23を切断してLED素子21(以降、LED素子21は蛍光体層15を備えるものとなる)を個片化する個片化工程である。ウェハー23をダイシング用シートに貼りつけダイシング装置で切断し、このダイシング用シートを拡張すると各LED素子21がピックアップ出来るようになる。各LED素子21はピーク波長に合わせて蛍光体層15の厚さが調整されているので色度ばらつきが小さくなっている。
図4はLED素子21を回路基板22に実装したLED装置10の製造方法の説明図である。(a)は回路基板22が連結した集合基板22aにLED素子21をフリップチップ実装する実装工程である。集合基板22aは大判の板材20(図1参照)に多数の回路基板領域を備え、各回路基板領域には電極17(図1参照)、スルーホール18(図1参照)、及び電極19(図1参照)が形成されている。LED素子21は、一個ずつ集合基板22a上に配置しても良いし、予め集合基板22aの電極ピッチにあわせて粘着シート上にLED素子21を配列させ、この粘着シートを集合基板22aに重ね、多数のLED
素子21を一括して集合基板22aに配置しても良い。LED素子21の配置が完了したらLED素子21を加圧及び加熱し電極17に接合する。
素子21を一括して集合基板22aに配置しても良い。LED素子21の配置が完了したらLED素子21を加圧及び加熱し電極17に接合する。
(b)は透明樹脂を塗布する透明樹脂塗布工程である。シリコーン樹脂からなる樹脂層11を塗布したら150℃程度で加熱硬化させる。(c)は集合基板22aからLED装置10を単個に分離するLED装置の個片化工程である。集合基板22aをダイシング装置により切断しLED装置10を個片化する。
本実施形態において蛍光体層形成工程では塗布により蛍光体層15を形成していた。蛍光体層の形成方法としては、いったん平坦で厚めに蛍光体層を形成し、この蛍光体層を研磨若しくは研削により厚さを調整しても良い。
10…LED装置(半導体発光装置)、
11…樹脂層、
12…サファイア基板(透明基板)、
13…半導体層、
14…バンプ、
15…蛍光体層、
17,19…電極、
18…スルーホール、
20…板材、
21…LED素子(半導体発光素子)、
22…回路基板、
22a…集合基板、
23…ウェハー、
31…ノズル。
11…樹脂層、
12…サファイア基板(透明基板)、
13…半導体層、
14…バンプ、
15…蛍光体層、
17,19…電極、
18…スルーホール、
20…板材、
21…LED素子(半導体発光素子)、
22…回路基板、
22a…集合基板、
23…ウェハー、
31…ノズル。
Claims (1)
- 一方の面に発光層と接続電極を備え、他方の面に蛍光体層を有するウェハーを個片化して得られる半導体発光素子の製造方法において、
前記蛍光体層を形成する前のウェハーを準備するウェハー準備工程と、
該ウェハーの特性分布を得る特性測定工程と、
該ウェハーの前記他方の面に前記特性分布にもとづいて厚さを調整しながら蛍光体を形成する蛍光体層形成工程と、
該ウェハーを切断して前記半導体発光素子を個片化する個片化工程と
を備えることを特徴とする半導体発光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010228164A JP2012084622A (ja) | 2010-10-08 | 2010-10-08 | 半導体発光素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010228164A JP2012084622A (ja) | 2010-10-08 | 2010-10-08 | 半導体発光素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012084622A true JP2012084622A (ja) | 2012-04-26 |
Family
ID=46243215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010228164A Pending JP2012084622A (ja) | 2010-10-08 | 2010-10-08 | 半導体発光素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012084622A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012222320A (ja) * | 2011-04-14 | 2012-11-12 | Nitto Denko Corp | 発光素子転写シートの製造方法、発光装置の製造方法、発光素子転写シートおよび発光装置 |
CN111628062A (zh) * | 2013-04-11 | 2020-09-04 | 亮锐控股有限公司 | 顶发射式半导体发光器件 |
-
2010
- 2010-10-08 JP JP2010228164A patent/JP2012084622A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012222320A (ja) * | 2011-04-14 | 2012-11-12 | Nitto Denko Corp | 発光素子転写シートの製造方法、発光装置の製造方法、発光素子転写シートおよび発光装置 |
US8877528B2 (en) | 2011-04-14 | 2014-11-04 | Nitto Denko Corporation | Producing method of light emitting element transfer sheet, producing method of light emitting device, light emitting element transfer sheet, and light emitting device |
CN111628062A (zh) * | 2013-04-11 | 2020-09-04 | 亮锐控股有限公司 | 顶发射式半导体发光器件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8399275B2 (en) | Method for manufacturing semiconductor light emitting device | |
US8956887B2 (en) | Method for manufacturing semiconductor light-emitting element | |
JP5785499B2 (ja) | ウエハレベルの白色ledの色補正 | |
JP5918221B2 (ja) | Ledチップの製造方法 | |
JP5449039B2 (ja) | 半導体発光装置及びその製造方法 | |
US9024349B2 (en) | Wafer level phosphor coating method and devices fabricated utilizing method | |
JP6094062B2 (ja) | 発光装置及びその製造方法 | |
US20150303355A1 (en) | Semiconductor light emitting device and method for manufacturing same | |
US20110031516A1 (en) | Led with silicone layer and laminated remote phosphor layer | |
TWI550904B (zh) | 半導體發射器的製造方法及半導體結構 | |
US8410508B1 (en) | Light emitting diode (LED) package having wavelength conversion member and wafer level fabrication method | |
JP2012138454A (ja) | 半導体発光装置及びその製造方法 | |
JP2012094578A (ja) | 半導体発光装置の製造方法 | |
US8138509B2 (en) | Light emitting device having luminescent layer with opening to exposed bond pad on light emitting die for wire bonding pad to substrate | |
JP2014157990A (ja) | 半導体発光装置 | |
JP2014157989A (ja) | 半導体発光装置及びその製造方法 | |
JP2014160736A (ja) | 半導体発光装置及び発光装置 | |
JP2012079776A (ja) | 半導体発光装置及びその製造方法 | |
US9012928B2 (en) | Semiconductor light emitting device and method for manufacturing same | |
JP2014157991A (ja) | 半導体発光装置及びその製造方法 | |
JP2016197760A (ja) | 発光装置 | |
US9059381B2 (en) | Light emitting device having wavelength converting layer and method of fabricating the same | |
JP2012164902A (ja) | 半導体発光装置の製造方法 | |
KR20130105313A (ko) | 발광소자 패키지 및 그 제조방법 | |
JP5148126B2 (ja) | 色変換発光素子とその製造方法 |