本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
(実施例1の画像形成装置)
図2は、本発明の実施例1における画像形成装置を示す概略の構成図である。
この画像形成装置1は、被駆動素子としての発光素子(例えば、LED)を用いた光プリントヘッドが搭載された電子写真カラープリンタであり、ブラック(K)、イエロー(Y)、マゼンタ(M)及びシアン(C)の各色の画像を各々に形成する4個のプロセスユニット10−1〜10−4を有し、これらが記録媒体(例えば、用紙)20の搬送経路の上流側から順に配置されている。各プロセスユニット10−1〜10−4の内部構成は共通しているため、例えば、マゼンタのプロセスユニット10−3を例にとり、これらの内部構成を説明する。
プロセスユニット10−3には、像担持体としての感光体(例えば、感光体ドラム)11が図2中の矢印方向に回転可能に配置されている。感光体ドラム11の周囲には、この回転方向上流側から順に、感光体ドラム11の表面に電荷を供給して帯電させる帯電装置12と、帯電された感光体ドラム11の表面に選択的に光を照射して静電潜像を形成する露光装置(例えば、光プリントヘッド)13が配設されている。更に、静電潜像が形成された感光体ドラム11の表面に、マゼンタ(所定色)のトナーを付着させて顕像を発生させる現像器14と、感光体ドラム11上のトナーの顕像を用紙20に転写した後に残留したトナーを除去するクリーニング装置15が配設されている。なお、これら各装置に用いられているドラム又はローラは、図示しない駆動源からギア等を経由して動力が伝達され回転する。
画像形成装置1の下部には、用紙20を堆積した状態で収納する用紙カセット21が装着され、その上方に、用紙20を1枚ずつ分離させて搬送するためのホッピングローラ22が配設されている。用紙20の搬送方向におけるホッピングローラ22の下流側には、ピンチローラ23,24と共に用紙20を挟持することによってこの用紙20を搬送する搬送ローラ25と、用紙20の斜行を修正し、プロセスユニット10−1に搬送するレジストローラ26とが配設されている。これらのホッピングローラ22、搬送ローラ25及びレジストローラ26は、図示しない駆動源からギア等を経由して動力が伝達され回転する。
プロセスユニット10−1〜10−4の各感光体ドラム11に対向する位置には、それぞれ半導電性のゴム等によって形成された転写器27が配設されている。各転写器27には、感光体ドラム11上に付着されたトナーによる顕像を用紙20に転写する転写時に、各感光体ドラム11の表面電位とこれら各転写器27の表面電位に電位差を持たせるための電位が印加されている。
プロセスユニット10−4の下流には、定着器28が配設されている。定着器28は、ヒータが内蔵された加熱ローラとバックアップローラとを有し、用紙20上に転写されたトナーを加圧・加熱することによって定着する装置であり、この下流に、排出ローラ29,30、排出部のピンチローラ31,32、及び用紙スタッカ部33が設けられている。排出ローラ29,30は、定着器28から排出された用紙20を、排出部のピンチローラ31,32と共に挟持し、用紙スタッカ部33に搬送する。これら定着器28及び排出ローラ29等は、図示しない駆動源からギア等を経由して動力が伝達されて回転する。
このように構成される画像形成装置1は、次のように動作する。
先ず、用紙カセット21に堆積した状態で収納されている用紙20が、ホッピングローラ22によって、上から1枚ずつ分離されて搬送される。続いて、この用紙20は、搬送ローラ25、レジストローラ26及びピンチローラ23,24に挟持されて、プロセスユニット10−1の感光体ドラム11と転写器27の間に搬送される。その後、用紙20は、感光体ドラム11及び転写器27に挟持され、その記録面にトナー像が転写されると同時に感光体ドラム11の回転によって搬送される。同様にして、用紙20は、順次プロセスユニット10−2〜10−4を通過し、その通過過程で、各光プリントヘッド13により形成された静電潜像を各現像器14によって現像した各色のトナー像が、その記録面に順次転写されて重ね合わされる。
このようにして記録面上に各色のトナー像が重ね合わされた後、定着器28によってトナー像が定着された用紙20は、排出ローラ29,30及びピンチローラ31,32に挟持されて、画像形成装置1の外部の用紙スタッカ部33に排出される。以上の過程を経て、カラー画像が用紙20上に形成される。
(光プリントヘッドの構造)
図3は、図2中の光プリントヘッド13の構造を示す概略の断面図である。
この光プリントヘッド13は、ベース部材13aを有し、このベース部材13a上にプリント配線板13bが固定されている。プリント配線板13b上には、複数の駆動回路(例えば、チップ状のドライバIC)100と複数の被駆動素子アレイ(例えば、チップ状の発光素子アレイ)200とが対向して配置され、熱硬化性樹脂等によりプリント配線板13b上に固着されている。複数のドライバIC100と複数の発光素子アレイ200とは、図示しないボンディングワイヤ等により接続されている。複数の発光素子アレイ200上には、柱状の光学素子を多数配列してなるロッドレインズアレイ13cが配置され、このロッドレインズアレイ13cがホルダ13dにより固定されている。ベース部材13a、プリント配線板13b及びホルダ13dは、クランプ部材13e,13fにより固定されている。
なお、図3では、ドライバIC100と発光素子アレイ200とを対向して配置して両者間をボンディングワイヤ等にて接続する場合が図示されているが、他の構成として、例えば、発光素子アレイ200の発光層を形成するエピタキシヤル層をフィルム状に形成してウェハ基材から剥離し、ドライバIC100の上面や側面に貼付して、両者の所要箇所を薄膜配線により接続することもできる。
(プリンタ制御回路)
図4は、図2の画像形成装置1におけるプリンタ制御回路の構成を示すブロック図である。
このプリンタ制御回路は、画像形成装置1における印字部の内部に配設された印刷制御部40を有している。印刷制御部40は、マイクロプロセッサ、読み出し専用メモリ(以下「ROM」という。))、随時読み書き可能なメモリ(以下「RAM」という。)、信号の入出力を行う入出力ポート、タイマ等によって構成され、図示しない画像処理部からの制御信号SGl、及びビデオ信号(ドットマップデータを一次元的に配列したもの)SG2等によって画像形成装置全体をシーケンス制御して印刷動作を行う機能を有している。印刷制御部40には、プロセスユニット10−1〜10−4の4個の光プリントヘッド13、定着器28のヒータ28a、ドライバ41,43、用紙吸入口センサ45、用紙排出口センサ46、用紙残量センサ47、用紙サイズセンサ48、定着器用温度センサ49、帯電用高圧電源50、及び転写用高圧電源51等が接続されている。ドライバ41には現像・転写プロセス用モータ(PM)42が、ドライバ43には用紙送りモータ(PM)44が、帯電用高圧電源50には現像器14が、転写用高圧電源51には転写器27が、それぞれ接続されている。
このような構成のプリンタ制御回路では、次のような動作を行う。
印刷制御部40は、図示しない画像処理部からの制御信号SGlによって印刷指示を受信すると、先ず、温度センサ49によって定着器28内のヒータ28aが使用可能な温度範囲にあるか否かを検出し、温度範囲になければヒータ28aに通電し、使用可能な温度まで定着器28を加熱する。次に、ドライバ41を介して現像・転写プロセス用モータ42を回転させ、同時にチャージ信号SGCによって帯電用高圧電源50をオン状態にし、現像器14の帯電を行う。
そして、セットされている図2中の用紙20の有無及び種類が用紙残量センサ47、用紙サイズセンサ48によって検出され、その用紙20に合った用紙送りが開始される。ここで、用紙送りモータ44には、図示しない遊星ギア機構が接続されており、ドライバ43を介して双方向に回転させることが可能になっている。そのため、用紙送りモータ44の回転方向を変えることにより、画像形成装置内部の異なる用紙送り用の搬送ローラ25等を選択的に駆動することができる構成となっている。
用紙1ページの印刷開始毎に、用紙送りモータ44を最初に逆転させて、用紙吸入口センサ45が検知するまで、セットされた用紙20を予め設定された量だけ送る。続いて、正回転させて用紙20を画像形成装置内部の印刷機構内に搬送する。
印刷制御部40は、用紙20が印刷可能な位置まで到達した時点において、図示しない画像処理部に対してタイミング信号SG3(主走査同期信号、副走査同期信号を含む)を送信し、ビデオ信号SG2を受信する。図示しない画像処理部においてページ毎に編集され、印刷制御部40に受信されたビデオ信号SG2は、階調印刷又は補正データHD−DATA3〜HD−DATA0として各光プリントヘッド13に転送される。各光プリントヘッド13は、それぞれ1ドット(ピクセル)の印刷のために設けられたLEDを複数個線上に配列したものである。
印刷制御部40は、1ライン分のビデオ信号SG2を受信すると、各光プリントヘッド13にラッチ信号HD−LOADを送信し、階調印刷又は補正データHD−DATA3〜HD−DATA0を各光プリントヘッド13内に保持させる。又、印刷制御部40は、図示しない画像処理部から次のビデオ信号SG2を受信している最中においても、各光プリントヘッド13に保持した階調印刷データHD−DATA3〜HD−DATA0について印刷することができる。
なお、印刷制御部40から各光プリントヘッド13に送信されるクロック信号(以下単に「クロック」という。)HD−CLK、及び駆動オン/オフ指令信号(例えば、印刷駆動信号)HD−STB−N(但し、「−N」は負論理信号を意味する。)の内、クロックHD−CLKは、階調印刷又は補正データHD−DATA3〜HD−DATA0を光プリントヘッド13へ送信するための信号である。
ビデオ信号SG2の送受信は、印刷ライン毎に行われる。光プリントヘッド13からの発光は、負電位に帯電された感光体ドラム11上に照射される。これにより、印刷される情報は、感光体ドラム11上において電位の上昇したドットとして潜像化される。そして、現像器14において、負電位に帯電された画像形成用のトナーが、電気的な吸引力によって各ドットに吸引され、トナー像が現像形成される。
その後、トナー像は転写器27へ送られ、一方、転写信号SG4によって正電位に転写用高圧電源51がオン状態になり、転写器27は感光体ドラム11と転写器27との間隔を通過する用紙20上にトナー像を転写する。転写されたトナー像を有する用紙20は、ヒータ28aを内蔵する定着器28に当接して搬送され、この定着器28の熱によって用紙20に定着される。この定着された画像を有する用紙20は、更に搬送されて画像形成装置1の印刷機構から用紙排出口センサ46を通過して画像形成装置外部へ排出される。
印刷制御部40は、用紙サイズセンサ48、及び用紙吸入口センサ45の検知に対応して、用紙20が転写器27を通過している間だけ転写用高圧電源51からの電圧を転写器27に印加する。印刷が終了し、用紙20が用紙排出口センサ46を通過すると、帯電用高圧電源50による現像器14への電圧の印加を終了し、同時に現像・転写プロセス用モータ42の回転を停止させる。以後、上記の動作を繰り返す。
(光プリントヘッドの回路構成)
図5は、図4中の光プリントヘッド13の回路構成を示すブロック図である。
この光プリントヘッド13は、例えば、A4サイズの用紙に1インチ当たり600ドットの解像度で印刷可能な構成になっている。
光プリントヘッド13は、図3中のプリント配線板13bを有し、このプリント配線板13b上に、複数(例えば、26個)のドライバIC100(=100−1,100−2,・・・)と、複数(例えば、26個)の発光素子アレイ200(=200−1,200−2,・・・)とが、隣接して配列されている。図5には、2個のドライバIC100(=100−1,100−2)と2個の発光素子アレイ200(=200−1,200−2)のみが図示されている。
各発光素子アレイ200には、複数(例えば、192個)のLED210(=210−1〜210−192)が略直線状に配置されている。LED210の総数は、4992ドット(個)である。各発光素子アレイ200を構成する192個のLED210のカソードは、固定電位ノード(例えば、グランド)GNDに接続され、各アノードが、各ドライバIC100のDO1端子〜DO192端子とボンディングワイヤ等により接続されている。
26個のドライバIC100(=100−1,100−2,・・・)は、同一の回路により構成され、隣接するドライバIC100−1,100−2,・・・がカスケード接続(縦続接続)されている。
各ドライバIC100は、階調印刷又は補正データHD−DATA3〜HD−DATA0を入力するDATAI3〜DATAI0端子、ラッチ信号HD−LOADを入力するLOAD端子、クロックHD−CLKを入力するCLK端子、基準電圧VREFを入力するVREF端子、ストローブ信号である印刷駆動信号HD−STB−Nを入力するSTB端子、電源電圧VDDを入力するVDD端子、グランドGNDに接続されるGND端子、データDATAO3〜DATAO0を次段のドライバIC100へ出力するDATAO3〜DATAO0端子、及び、各発光素子アレイ200内のLED210のアノードに対してLED駆動電流を出力する出力端子DO1〜DO192を有している。
ここで、VREF端子に入力される基準電圧VREFは、LED駆動のための駆動電流値を指令するための基準電圧であって、光プリントヘッド13内に設けられた図示しない基準電圧発生回路から供給される。
このように構成される図5の光プリントヘッド13における動作を説明する。
図5に示す構成においては、階調印刷又は補正データHD−DATA3〜HD−DATA0は4本であり、各LED毎の階調印刷又は補正データHD−DATA3〜HD−DATA0をクロックHD−CLK毎に同時に送出する構成になっている。そのため、図4の印刷制御部40から出力される階調印刷又は補正データHD−DATA3〜HD−DATA0は、クロックHD−CLKと共にドライバIC100−1のDATAI3〜DATAI0端子に入力され、前記総数4992ドット分のビットデータが、後述する各ドライバIC100内のフリップフロップ回路(以下「FF」という。)からなるシフトレジスタ中を順次転送される。
次に、ラッチ信号HD−LOADが全ドライバIC100のLOAD端子に入力され、シフトレジスタ内に格納された前記ビットデータが、各ドライバIC100内のシフトレジスタを構成する各FFに対応して設けられたラッチ回路にラッチされる。続いて、印刷駆動信号HD−STB−Nが全ドライバIC100のSTB端子に入力されると、LED210の内、階調印刷データHD−DATA3〜HD−DATA0が“H”レベルである出力端子DO1,DO2,・・・に接続されたLED210が点灯される。
図5に示すように、光プリントヘッド13には多数の発光素子アレイ200が搭載されるため、これらの各発光素子アレイ200に製造ばらつきによる特性変動があると、各発光素子アレイ200間、及び同一発光素子アレイ200内の各LED210間においてさえも、発光パワーに変動を生じ、感光体ドラム11への露光エネルギー量が異なる結果となる。
この様な現象は、感光体ドラム11を現像するときのドット面積の変動となって現れ、印刷濃度にむらを生じる原因となるため望ましくない。そのため、発光素子アレイ200における各LED210の駆動電流を、発光パワーが一定になるように調整することが行われることが通例であり、図5の各ドライバIC100においても、後述するようにそのための回路手段を備えている。
(ドライバICの全体構成)
図6は、図5中のドライバIC100の詳細な回路構成を示すブロック図である。
このドライバIC100は、カスケード接続された複数段(例えば、193段)のFF部111(=111−192〜111−0)からなるシフトレジスタ110を有している。シフトレジスタ110は、CLK端子から入力されるクロックHD−CLKに同期して、DATAI3〜DATAI0端子から入力される階調印刷又は補正データHD−DATA3〜HD−DATA0を取り込んでシフトする回路である。各FF部111は、内部に4個のFFを有し、4個のデータ入力端子D0〜D3、4個のデータ出力端子Q0〜Q3、及び、4個のFFに共通に接続されたクロック端子CKを備えている。
ここで、カスケード接続されたFF部111−192〜111−0において、ドライバIC100のDATAI0端子は、FF部111−192のデータ入力端子D0に接続され、FF部111−1とFF部111−0のデータ出力端子Q0に、セレクタ(SEL)120の入力端子A0,B0が接続されている。セレクタ120の出力端子Y0は、ドライバIC100のDATAO0端子に接続されている。同様に、ドライバIC100のDATAI1,DATAI2,DATAI3端子は、FF部111−192のデータ入力端子D1,D2,D3にそれぞれ接続されている。FF部111−1,111−0のデータ出力端子Q1,Q2,Q3も、セレクタ120の入力端子A1,A2,A3,B1,B2,B3にそれぞれ接続され、このセレクタ120の出力端子Y1,Y2,Y3が、ドライバIC100のDATAO1,DATAO2,DATAO3端子にそれぞれ接続されている。そのため、FF部111−192〜111−0全体で193段のシフトレジスタ110を構成しており、セレクタ120によりシフトレジスタ110のシフト段数を192段と193段とに切り替え可能になっている。
図5に示すように、初段のドライバIC100−1におけるDATAO0〜DATAO3端子は、次段のドライバIC100−2のDATAI0〜DATAI3端子にそれぞれ接続されている。従って、ドライバIC100−1〜100−26の全てで構成されるシフトレジスタ110,・・・は、印刷制御部40から初段のドライバIC100−1に入力される階調印刷又は補正データHD−DATA0〜HD−DATA3をクロックHD−CLKに同期してシフトさせる192×26=4992段あるいは193×26=5018段のシフトレジスタ回路を構成している。
各FF部111−192〜111−1のデータ出力端子Q0〜Q3には、ラッチ部130及び補正メモリ部150の入力側が接続されている。ラッチ部130は、LOAD端子から入力されるラッチ信号LOAD−P(但し、「−P」は正論理信号を意味する。)に基づき、FF部111−192〜111−1から出力される階調印刷データをラッチする回路であり、複数(例えば、192個)のラッチ回路部131(=131−192〜131−1)により構成されている。各ラッチ回路部131は、内部に4個のラッチ回路を有し、階調印刷データを入力する4個のデータ入力端子D0〜D3と、4個のデータ出力端子Q0〜Q3と、ラッチ信号LOAD−Pを入力するために4個のラッチ回路に共通に接続されたラッチ端子Gとを備えている。
補正メモリ部150は、制御部140から出力される書き込み指令信号WRに基づき、FF部111−192〜111−0から出力される補正データを格納する回路であり、複数(例えば、193個)の補正メモリ回路部151(=151−192〜151−0)により構成されている。各補正メモリ回路部151は、内部に4個のラッチ回路を有し、補正データを入力する4個のデータ入力端子D0〜D3と、4個のデータ出力端子Q0〜Q3と、書き込み指令信号WRを入力するために4個のラッチ回路に共通に接続されたラッチ端子Gとを備えている。ここで、各補正メモリ回路部151−192〜151−1には、各LED毎のドット補正データが格納され、補正メモリ回路部151−0には、チップ補正データが格納される。
なお、各補正メモリ回路部151は、ラッチ回路により構成されているが、スタティックRAMと同様のメモリ回路等を用いる構成とすることもできる。
制御部140は、STB端子から入力される印刷駆動信号HD−STB−Nと、LOAD端子から入力されるラッチ信号LOAD−Pとに基づき、LED210に対する駆動オン/オフ制御信号DRV−ON−Pと、補正メモリ部150に対する書き込み指令信号WRとを生成する回路であり、STB端子を電源電圧VDDにプルアップするプルアップ抵抗141、信号反転用のインバータ142,143、2入力の論理積回路(以下「AND回路」という。)144、及び書き込み制御回路(CTRL)145により構成されている。
STB端子から入力された負論理の印刷駆動信号HD−STB−Nは、インバータ142で反転されて正論理の信号STB−Pに変換される。LOAD端子から入力された正論理のラッチ信号LOAD−Pは、インバータ143で反転されて負論理のラッチ信号LOAD−Nに変換され、このラッチ信号LOAD−Nと信号STB−Pとが、AND回路144により論理積が取られて駆動オン/オフ制御信号DRV−ON−Pが生成される構成になっている。書き込み制御回路145は、STB端子、LOAD端子、及びWR端子を有し、STB端子から入力した信号STB−Pと、LOAD端子から入力したラッチ信号LOAD−Pとに基づき、書き込み指令信号WRをWR端子から出力する回路である。
補正メモリ回路部151−0〜151−192の内、補正メモリ回路部151−0のデータ出力端子Q0〜Q3には、制御電圧発生回路(ADJ)160の入力側が接続され、補正メモリ回路部151−192〜151−1のデータ出力端子Q0〜Q3と制御信号発生回路160の出力側とには、マルチプレクサ部170の入力側が接続されている。更に、ラッチ回路部131−192〜131−1のデータ出力端子Q0〜Q3と、マルチプレクサ部170の出力側とには、ドライバ部180の入力側が接続されている。
制御電圧発生回路160は、補正メモリ回路部151−0から出力されるチップ補正データを入力する入力端子S3〜S0と、基準電圧VREFを入力するVREF端子と、LED駆動のための制御用の電圧V15〜V0を出力するV15〜V0端子とを有し、VREF端子から入力される所定の基準電圧VREFと、入力端子S3〜S0から入力されるチップ補正データとに基づき、LED駆動のための電圧V15〜V0をV15〜V0端子から発生する回路である。基準電圧VREFは、図示しないレギュレータ等により発生され、LED210の全点灯駆動時のように電源電圧VDDが一瞬降下するような状況においても、所定の電圧値に保持される。
マルチプレクサ部170は、補正メモリ回路部151−192〜151−1から出力されるドット補正データに基づき、制御電圧発生回路160から供給される電圧V0〜V15の内のいずれか1つを選択してドライバ部180に与える回路であり、複数(例えば、192個)のマルチプレクサ(MUX)171(=171−192〜171−171−1)により構成されている。各マルチプレクサ171は、ドット補正データを入力する4個の入力端子S0〜S3と、電圧V0〜V15を入力する16個の入力端子P0〜P15と、選択した制御用の電圧を出力する出力端子Yとを備え、この出力端子Y側にドライバ部180が接続されている。
ドライバ部180は、制御部140から出力される駆動オン/オフ制御信号DRV−ON−Pによりオン/オフ動作し、ラッチ部130から出力される階調印刷データと、マルチプレクサ部170から出力される制御用の電圧とに基づき、発光素子アレイ200を駆動するためのLED駆動電流を出力する回路であり、複数(例えば、192個)のドライバ(DRV)181(=181−192〜181−1)により構成されている。各ドライバ181は、駆動オン/オフ制御信号DRV−ON−Pを入力する入力端子Sと、制御用の電圧を入力する入力端子Bと、階調印刷データを入力する4個の入力端子D3〜D0と、LED駆動電流を出力端子DO(=DO192〜DO1)へ出力する出力端子DOとを備えている。
図6中の破線で囲まれた回路ブロックBK1は、FF部111−192、ラッチ回路部131−192、補正メモリ回路部151−192、マルチプレクサ171−192、及びドライバ181−192により構成され、1個のLED210を駆動するための1ドット分の駆動回路である。又、破線で囲まれた回路ブロックBK2は、FF部111−0、補正メモリ回路部151−0、及び制御電圧発生回路160により構成され、マルチプレクサ部170の全体に与える制御用の電圧を供給する回路である。
(ドライバIC中の書き込み制御回路)
図7は、図6中の書き込み制御回路145の構成を示す回路図である。
この書き込み制御回路145は、ラッチ信号LOAD−Pを入力するLOAD端子と、信号STB−Pを入力するSTB端子と、書き込み指令信号WRを出力するWR端子とを有し、2段のFF145a,145bと2入力の否定論理和回路(以下「NOR回路」という。)145cとにより構成されている。
1段目のFF145aは、NOR回路145cの出力端子に接続されたデータ入力端子Dと、LOAD端子に接続されてラッチ信号LOAD−Pが入力される負論理リセット端子Rと、STB端子に接続されて信号STB−Pが入力されるクロック端子CKと、データ出力端子Qとを有している。2段目のFF145bは、1段目のFF145aの出力端子Qに接続されたデータ入力端子Dと、LOAD端子に接続されてラッチ信号LOAD−Pが入力される負論理リセット端子Rと、STB端子に接続されて信号STB−Pが入力されるクロック端子CKと、書き込み指令信号WRをWR端子へ出力するデータ出力端子Qとを有している。更に、NOR回路145cは、入力側が2段のFF145a,145bの各出力データ端子Qに接続され、出力側がFF145aのデータ入力端子Dに接続され、2段のFF145a,145bの出力データに対する否定論理和を求めてFF145aのデータ入力端子Dに帰還する回路である。
(ドライバIC中のドライバ)
図8は、図6中のドライバ181の構成を示す回路図である。
ドライバ181は、駆動オン/オフ制御信号DRV−ON−Pを入力する入力端子Sと、制御用の電圧(V0〜V15の内の1つ)を入力する入力端子Bと、ラッチ回路部131から出力される階調印刷データDATA3〜DATA0を入力する4個の入力端子D3〜D0と、図5中のLED210へ駆動電流を出力する出力端子DOとを備えている。
入力端子Sと各入力端子D0〜D3とには、2入力の否定論理積回路(以下「NAND回路」という。)300〜303の入力側が接続されている。各NAND回路300〜303の電源端子はVDD端子に接続され、グランド端子はグランド(=0V)に接続されている。入力端子Bには、複数(例えば、4個)の第1導電型の第1スイッチ素子(例えば、PチャネルMOSトランジスタ、以下「PMOS」という。)310〜313における制御端子(例えば、ゲート)が接続され、これらのPMOS310〜313のソースがVDD端子に接続されている。4個のNAND回路300〜303の出力側には、4個の第1導電型の第2スイッチ素子(例えば、PMOS)320〜323におけるゲートがそれぞれ接続されている。各PMOS320〜323は、ソースが各PMOS310〜313のドレーンにそれぞれ直列に接続され、ドレーンが出力端子DOに共通に接続されている。
ここで、VDD端子の電源電圧VDDと入力端子Bの電圧との電圧差は、PMOS313〜310のゲート・ソース間電圧Vgsに等しく、このゲート・ソース間電圧Vgsを変化させることで、PMOS313〜310のドレーン電流を調整することが可能となる。
このように構成されるドライバ181は、次のように動作する。
入力端子D3〜D0に入力される階調印刷データDATA3〜DATA0の内、例えば、入力端子D3に入力される階調印刷データDATA3が“H”レベルであったとする。入力端子Sに入力される駆動オン/オフ制御信号DRV−ON−Pが“H”レベルとなってLED駆動オンが指令されると、NAND回路303の出力信号が“L”レベルとなる。これによりPMOS323がオン状態になって、PMOS313から出力されるドレーン電流が出力端子DOから出力される。その他の入力端子D2〜D0についても同様に、PMOS322〜320は、入力端子D2〜D0に入力される階調印刷データDATA2〜DATA0の“H”レベルに応じてオン状態となり、PMOS312〜310から出力されるドレーン電流を出力端子DOから出力することができる。
つまり、入力端子D3〜D0に入力される階調印刷データDATA3〜DATA0の“H”レベルに従ってPMOS323〜320が選択的に駆動され、PMOS313〜310の各ドレーン電流が加算された駆動電流が、出力端子DOから出力されて図5中のLED210に供給される。
この場合、例えば、PMOS313〜310のゲート幅を8:4:2:1の比率に設定することで、PMOS313〜310のドレーン電流を8:4:2:1の比率に設定することができ、入力端子D3〜D0に入力される階調印刷データDATA3〜DATA0に従って、出力端子DOの出力電流を16段階に変化させることができる。
(図6中の制御電圧発生回路)
図9は、図6中の制御電圧発生回路160の構成を示す回路図である。
制御電圧発生回路160は、補正メモリ回路部151−0から出力されるチップ補正データを入力する入力端子S3〜S0と、基準電圧VREFを入力するVREF端子と、LED駆動のための電圧V15〜V0を出力するV15〜V0端子とを有し、VREF端子から入力される所定の基準電圧VREFと、入力端子S3〜S0から入力されるチップ補正データとに基づき、LED駆動のための電圧V15〜V0をV15〜V0端子から発生する回路であり、各ドライバIC100毎に設けられている。基準電圧VREFは、図示しないレギュレータ等により発生され、LED210の全点灯駆動時のように電源電圧VDDが一瞬降下するような状況においても、所定の電圧値に保持される。
この制御電圧発生回路160は、基準電圧VREFを入力するVREF端子が反転入力端子に接続されたオペアンプ161を有し、このオペアンプ161の出力端子に、分圧回路162が接続されている。分圧回路162は、複数の電圧V0〜V15を生成するための複数の抵抗162−0〜162−15を有し、これらがVDD端子とオペアンプ161の出力端子との間に直列に接続されている。各抵抗162−0〜162−15の接続部には、V0〜V14端子がそれぞれ接続され、更に、抵抗162−15とオペアンプ161の出力端子との接続部に、V15端子が接続されている。
V7端子には、PMOS163のゲートが接続され、このPMOS163のソースがVDD端子に接続され、ドレーンがオペアンプ161の非反転入力端子に接続されている。PMOS163は、図8中のPMOS310〜313に対してゲート長が相等しく構成されている。オペアンプ161の非反転入力端子には、更に、抵抗切り替え回路164のR端子が接続されている。抵抗切り替え回路164は、チップ補正データを入力する入力端子S3〜S0に接続されたS0〜S3端子と、R端子とを有し、S0〜S3端子に入力される4つのチップ補正データにおける論理レベルの16通りの組み合わせに応じて、内部の抵抗を16段階に切り替えて、端子Rとグランド間の抵抗値を16段階に調整することが可能な回路である。
これらのオペアンプ161とPMOS163及び抵抗切り替え回路164とで構成される回路により、フィードバック回路が構成され、オペアンプ161の非反転入力端子の電圧が略基準電圧VREFと等しくなるように制御される。このため、PMOS163のドレーン電流Irefは、抵抗切り替え回路164のR端子とグランドとの間の抵抗値(例えば、R0〜R15)と、オペアンプ161に入力される基準電圧VREFとから決定されることになる。
例えば、入力端子S3〜S0の論理値が“1111”となって、補正状態が最大と指令されている時、抵抗切り替え回路164の端子Rとグランド間の抵抗値R15から、PMOS163のドレーン電流Irefは、
Iref=VREF/R15
となる。
又、入力端子S3〜S0の論理値が“0111”となっていて、補正状態の中心が指令されている時、抵抗切り替え回路164の端子Rとグランド間の抵抗値R7から、PMOS163のドレーン電流Irefは、
Iref=VREF/R7
となる
更に、入カ端子S3〜S0の論理値が“0000”となっていて、補正状態の最小が指令されている時、抵抗切り替え回路164の端子Rとグランド間の抵抗値R0から、PMOS163のドレーン電流Irefは、
Iref=VREF/R0
となる。
PMOS163と図8のPMOS310〜313とは、ゲート長が相等しく構成され、これらのトランジスタは飽和領域で動作するように制御されているので、各トランジスタのゲート・ソース間電圧が等しい場合にはカレントミラーの関係となり、PMOS310〜313がオン状態となる時、PMOS163はそれぞれIrefに比例するドレーン電流を生じる。
一方、入力端子S3〜S0に与えるチップ補正データの論理値状態によりドレーン電流Irefを16段階に調整することができるので、図8のPMOS310〜313のドレーン電流も又16段階に調整可能とすることができる。
以上のことは、図9のV7端子と図8の入力端子Bとが接続関係にある場合に成り立つものであるが、図9の電圧V0〜V15がV7端子電位と近接した電位関係に設定することで、PMOS310〜313のドレーン電流をPMOS163のドレーン電流Irefに略比例したものとすることができる。この結果、PMOS310〜313のゲート電圧(図8における入力端子Bの電圧)をV0〜V15と変えることで、それら電圧値に応じてPMOS310〜313のドレーン電流を変化させることができる。
(光プリントヘッドの動作)
図10は、本発明の実施例1における画像形成装置1の電源投入後に、図5の光プリントヘッド13及びドライバIC100に対して行われる補正データ転送処理を示すタイムチャートである。更に、図11は、補正データ転送処理後に行われる階調印刷データ転送の様子を示すタイムチャートである。
なお、図10及び図11のタイムチャーでは、説明を簡略化するために1チップのドライバIC100のみの場合について例示されている。
(1) 図10の補正データ転送
図10のA部において、DATAI3〜DATAI0端子から入力される補正データDATA3〜DATA0の転送開始に先立ち、引き続くデータ転送が補正データDATA3〜DATA0であることを示すため、ラッチ信号LOADを“H”レベルにする。
B部において、1ドット当たりbit3〜bit0の4ビットからなるドット補正データDOT1−b3,DOT1−b2,DOT1−b1,DOT1−b0,・・・を、DATAI3〜DATAI0端子からクロックCLKに同期して入力する。
クロックCLKは、図10中に0,1,2,・・・,192として示しており、ドット補正データ列DOT1−b3,DOT1−b2,DOT1−b1,DOT1−b0,・・・の先頭にチップ補正データCHIP−b3,CHIP−b2,CHIP−b1,CHIP−b0を配置しており、0番目のクロックパルスに同期して前記チップ補正データCHIP−b3,CHIP−b2,CHIP−b1,CHIP−b0が入力される。
次いで、1番目のクロックパルスに同期してドット番号1のドット補正データDOT1−b3,DOT1−b2,DOT1−b1,DOT1−b0が入力され、2番目のクロックパルスに同期してドット番号2のドット補正データDOT2−b3,DOT2−b2,DOT2−b1,DOT2−b0が入力される。
以下同様に、192番目のクロックパルスに同期してドット番号192のドット補正データDOT192−b3,DOT192−b2,DOT192−b1,DOT192−b0が入力される。
前記補正データ列CHIP−b3,CHIP−b2,CHIP−b1,CHIP−b0,DOT1−b3,DOT1−b2,DOT1−b1,DOT1−b0,・・・,DOT192−b3,DOT192−b2,DOT192−b1,DOT192−b0は、図6のFF部111−192〜111−0で構成されるシフトレジスタ110中へシフト入力される。
シフト入力が完了すると、C部において、STB端子に印刷駆動信号STB−Nが3パルス入力され、制御部140内における図7の書き込み制御回路145が次のように動作する。即ち、書き込み制御回路145において、印刷駆動信号STB−Nの1パルス目が入力されると、FF145aのデータ出力端子Qが立ち上がり、印刷駆動信号STB−Nの2パルス目で、FF145bのデータ出力端子Qが立ち上がることで、D部に示すような書き込み指令信号WRが発生する。
D部において、書き込み制御回路145から書き込み指令信号WRが発生すると、この書き込み指令信号WRが補正メモリ部150のラッチ端子Gに入力され、シフトレジスタ110に一時格納されていた補正データが、補正メモリ部150内の補正メモリ回路部151−192〜151−0に書き込まれる。
D部で書き込み指令信号WRが発生する時、書き込み制御回路145において、NOR回路145cの出力信号は“L”レベルとなっているので、FF145aのデータ出力端子Qが再び“L”レベルに戻っている。次いで、印刷駆動信号STB−Nの3パルス目が入力されることで、FF145bにおけるデータ出力端子Qの出力信号が立ち上がり、書き込み指令信号Wは再び“L”レベルに戻ることになる。
その後、E部において、ラッチ信号LOADが“L”レベルとなることで、FF145a,145bがリセットされ、補正データ転送が終了して、書き込み制御回路145はA部において示したのと同様の初期状態に戻る。
(2) 図11の階調印刷データ転送
図11のF部において、1ドット当たりbit3〜bit0の4ビットからなる階調印刷データHD−DATA3〜HD−DATA0を、DATAI3〜DATAI0端子からクロックCLKに同期して入力する。クロックCLKのクロックパルスは、図11中に1,2,・・・,192として示されている。
先ず、1番目のクロックパルスに同期してドット番号1の階調印刷データDOT1−b3,DOT1−b2,DOT1−b1,DOT1−b0が入力され、2番目のクロックパルスに同期してドット番号2の階調印刷データDOT2−b3,DOT2−b2,DOT2−b1,DOT2−b0が入力される。
以下同様に、192番目のクロックパルスに同期してドット番号192の階調印刷データDOT192−b3,DOT192−b2,DOT192−b1,DOT192−b0が入力される。これらの階調印刷データ列DOT1−b3,DOT1−b2,DOT1−b1,DOT1−b0,・・・は、図6中のFF部111−192〜111−0で構成されるシフトレジスタ110中へシフト入力される。
階調印刷データ列DOT1−b3,DOT1−b2,DOT1−b1,DOT1−b0,・・・の転送が完了すると、G部において、ラッチ信号LOADのパルスが入力され、シフトレジスタ110にシフト入力されたデータがラッチ部130内のラッチ回路部131−192〜131−1にラッチされる。
次いで、H部において、STB端子に入力された印刷駆動信号STB−Nが“L”レベルへと遷移する。すると、AND回路144から駆動オン/オフ制御信号DRV−ON−Pが出力され、ドライバ部180内のドライバ181−192〜181−1の入力端子Sに入力される。図8の各ドライバ181において、NAND回路303〜300が開き、入力端子D3〜D0から入力される階調印刷データDATA3〜DATA0に応じて、PMOS323〜320が選択的にオン状態になる。階調印刷データDATA3〜DATA0がLED210の発光を指令している時には、出力端子DOから出力される駆動電流によりLED駆動が行われ、印刷駆動信号STB−Nの“L”レベル期間にLED210が点灯状態となり、印刷駆動信号STB−Nが“H”レベルに戻ると消灯する。
(駆動回路の動作)
図1は、本発明の実施例1における図6中の破線で囲まれた回路ブロックBK1における駆動回路の要部を示す回路図である。
この図1では、図6中の制御電圧発生回路160、ドライバ181及びその周辺回路との接続関係が1ドット分抜き出して図示されている。制御電圧発生回路160内の抵抗切り替え回路164は、内部を簡略化して等価抵抗Rrefにより示されている。等価抵抗Rrefは、一端がPMOS163のドレーンとオペアンプ161の非反転入力端子とに接続され、他端がグランドGNDに接続されている。
図1におけるその他の回路において、図8中のNAND回路300〜303の内の1個のNAND回路300のみが代表して図示されている。NAND回路300は、図示しないが、電源端子がVDD端子に接続され、グランド端子がグランド(=0V)に接続されている。図8中のPMOS310〜313,320〜323についても、1個のPMOS310と1個のPMOS320のみが代表して図示されている。PMOS310のゲートは、入力端子Bを介してマルチプレクサ171の出力端子Yに接続されている。出力端子Yからは、電圧V0〜V15から選択された1つの電圧Vcontrolが出力される。PMOS320のゲートは、NAND回路300の出力端子に接続されている。
オペアンプ161とPMOS163と等価抵抗Rrefとによる回路でフィードバック制御回路が構成されており、PMOS163及び等価抵抗Rrefに流れる駆動電流Irefは、電源電圧VDDによらず、基準電圧VREFと等価抵抗Rrefの値のみにより決定される。
LED210の消灯時には、NAND回路300の出力信号が“H”レベル(≒電源電圧VDD)となって、PMOS320がオフ状態となる。LED210の点灯時には、NAND回路300の出力信号が“L”レベル(≒0V)となって、PMOS320がオン状態となる。これに対し、PMOS310のゲートは電圧Vcontrolであり、LED210の点灯、消灯状態とは無関係に固定電圧のままであって、LED210の駆動オン、オフとは無関係である。
ここで、LED210が駆動されてオン、オフする場合について考える。
LED210の駆動オンのために、図6のSTB端子に入力される印刷駆動信号STB−Nが“H”レベルから“L”レベルに遷移する。すると、AND回路144から出力される駆動オン/オフ制御信号DRV−ON−Pが“L”レベルから“H”レベルに遷移して、図1のNAND回路300の出力信号を“H”レベル(=電源電圧VDD)から“L”レベル(=0V)へと遷移させる。
これにより、PMOS320のゲートに付随するゲート容量には、破線で示す充電電流I1が流れるが、この充電電流I1は、NAND回路300の出力端子からこのNAND回路300中を経由してグランド側に流れる。即ち、充電電流I1は、マルチプレクサ171、分圧回路162、及びオペアンプ161の出力端子には流れない。この結果、LED駆動電流の立ち上がり時間やその変動、それによる露光エネルギー量のばらつきといった従来技術の問題を解消することができる。
次に、PMOS310の動作を説明する。
PMOS310のゲート幅をW、ゲート長をL、ゲート・ソース間電圧をVgs、閾値電圧をVt、ドレーン電流をIdとし、このPMOS310が飽和領域で動作している時、ドレーン電流1dは次式で示される。
Id=(β/2)×(W/L)×(Vgs−Vt)2
但し、β;定数
この式で示されるように、ドレーン電流IdであるLED駆動電流は、PMOS310のゲート・ソース間電圧Vgsを調整することで変化させることができる。このゲート・ソース間電圧Vgsは、電源電位VDDと電圧Vcontrolとの間の差電圧であり、
Vgs=VDD−Vcontrol
である。そのため、電圧Vcontrolを僅かに上昇させると、ゲート・ソース間電圧Vgsは僅かに減少し、ドレーン電流IdであるLED駆動電流も僅かに減少する。又、電圧Vcontrolを僅かに降下させると、ゲート・ソース間電圧Vgsは僅かに増加し、ドレーン電流IdであるLED駆動電流が僅かに増加する。
一方、マルチプレクサ171は、入力端子S3〜S0に入力されたドット補正データを受けて、電圧V0〜V15が印加された入力端子P0〜P15の内から選択された端子と出力端子Yとの間を導通させる。例えば、入力端子S3〜S0が“0111”となって入力端子P7が選択される時、この入力端子P7に印加されている電圧V7と略等しい電圧Vcontrolが出力端子Yから出力される。
ここで、入力端子S3〜S0に入力されるドット補正データが“0000”の場合のPMOS310のゲート・ソース間電圧をVgs0、ドット補正データ“0001”の場合のPMOS310のゲート・ソース間電圧をVgs1、以下同様に、ドット補正データが“1111”の場合のPMOS310のゲート・ソース間電圧をVgs15とする。それぞれの場合におけるPMOS310のドレーン電流をId0〜Id15とすると、両者間は次の関係式で与えられる。
Id0=(β/2)×(W/L)×(Vgs0−Vt)2
Id1=(β/2)×(W/L)×(Vgs1−Vt)2
:
Id15=(β/2)×(W/L)×(Vgs15−Vt)2
前述したように、
Vgs=VDD−Vcontrol
であり、入力端子S3〜S0に入力されるドット補正データに応じて、マルチプレクサ171の出力端子Yから出力される電圧VcontrolがV0〜V15と変化するので、次式が得られる。
S3〜S0=“0000”の時、Id0=(β/2)×(W/L)×(VDD−V0−Vt)2
S3〜S0=“0001”の時、Id1=(β/2)×(W/L)×(VDD−V1−Vt)2
:
S3〜S0=“1111”の時、Id15=(β/2)×(W/L)×(VDD−V15−Vt)2
このように、入力端子S3〜S0に入力されるドット補正データに応じてPMOS310のドレーン電流Idを16段階に調整できることが判る。
以上の説明はPMOS310についてのものであるが、図8に示すように、LED駆動電流を出力する出力端子DOには、PMOS310〜313が接続されており、各PMOS310〜313のゲート長Lは等しく設定され、ゲート幅Wは1:2:4:8の比率に設定され、各PMOS310〜313のドレーン電流Idが合流してLED駆動電流となる。
PMOS310のゲート幅を改めてW0とし、入力端子S3〜S0に入力されるドット補正データが“0111”の場合について考えると、各PMOS310〜313のドレーン電流Idは、
PMOS313;Id=(β/2)×(8×W0/L)×(Vgs7−Vt)2
PMOS312;Id=(β/2)×(4×W0/L)×(Vgs7−Vt)2
PMOS311;Id=(β/2)×(2×W0/L)×(Vgs7−Vt)2
PMOS310;Id=(β/2)×(1×W0/L)×(Vgs7−Vt)2
となる。
前記関係を組み合わせることで、図8の入力端子D3〜D0に入力される階調印刷データDATA3〜DATA0と出力端子DOから出力されるLED駆動電流について、次式が得られる。
D3〜D0=“0000”;
Id=0
D3〜D0=“0001”;
Id=(β/2)×(1×W0/L)×(Vgs7−Vt)2
D3〜D0=“0010”;
Id=(β/2)×(2×W0/L)×(Vgs7−Vt)2
D3〜D0=“0011”;
Id=(β/2)×(3×W0/L)×(Vgs7−Vt)2
:
D3〜D0=“1110”;
Id=(β/2)×(14×W0/L)×(Vgs7−Vt)2
D3〜D0=“1111”;
Id=(β/2)×(15×W0/L)×(Vgs7−Vt)2
以上詳細に説明したように、本実施例1の駆動回路では、次の(a)〜(d)のようなことが可能になる。
(a) LED光量の補正のために、マルチプレクサ171の入力端子S3〜S0に入力されるドット補正データを変えることで、出力端子Yから出力される電圧VcontrolをV0〜V15に変化させて、駆動電流値を16段階に調整することができる。
(b) 階調駆動のために入力端子D3〜D0に入力される階調印刷データDATA3〜DATA0を変えることで、前述した実質的なゲート幅Wを0,W0,2×W0,・・・,15×W0と16段階に変化させ、LED210の駆動電流値を16段階に調整することができる。
(c) 前記説明から明らかなように、PMOS310〜313のゲート・ソース間電圧Vgsを変化させることで行う駆動電流調整(即ち、LED光量のドット補正)と、PMOS310〜313の総ゲート幅を変化させることで行う駆動電流調整(即ち、階調駆動)とは独立に行い得る。
(d) 図9に示したように、抵抗切り替え回路164の等価抵抗値を16段階に変化させることで、ドレーン電流Irefを16段階に変えることができ、駆動電流調整(即ち、LED光量のチップ補正)もまた前記調整機能とは独立に行い得るのである。
そのため、所定の階調印刷データ値の状態でLED光量のドット補正を行った後には、それと異なる階調印刷データ値としてもLED光量のドット補正の状態に変化を生じることはなく、別のドット補正データを用意して改めて格納し直す必要がないという効果が得られる。
図12は、図1の駆動電流波形を模式的に示す波形図である。
図12の波形図において、印刷駆動信号STB−Nは、LED210の駆動を指令する負論理の波形であり、パルス幅がTwである。Io0は、比較例のLED駆動電流を示す波形である。Io1は、本実施例1のLED駆動電流を示す波形である。
比較例のLED駆動電流Io0では、印刷駆動信号STB−Nより立ち上がり時間Tr、立ち下がり時間Tfの波形が遷移しており、実質的なパルス幅はTw0である。これに対し、本実施例1のLED駆動電流Io1では、印刷駆動信号STB−Nより立ち上がり時間Tr、立ち下がり時間Tfの波形が遷移しているが、これらの立ち上がり時間Tr、及び立ち下がり時間Tfは比較例よりも短いので、実質的なパルス幅Tw1が比較例のパルス幅Tw0よりも大きくなっている。
LED駆動のオン、オフに付随して流れるPMOS320のゲート容量の充放電電流I1は、マルチプレクサ171を介して流れないため、そのオン抵抗には無関係である。一方、NAND回路300についても、グランド端子が0Vである。
典型的な設計例として、電源電圧VDD=5V、PMOS310のゲート・ソース間電圧Vgs=2Vの場合、電圧Vcontrol=3Vであり、本実施例1のNAND回路300の動作電圧は、比較例の動作電圧(例えば、2V)よりも大きく、5Vであり、十分な駆動能力を発揮することができる。その結果、図12における本実施例1の駆動電流Io1の立ち上がり時間Trや立ち下がり時間Tfを、比較例よりも十分に小さなものとすることができ、高速なスイッチング動作が可能になる。
それに加えて、比較例においては、LED駆動電流Io0の波形が、
立ち上がり時間Tr>立ち下がり時間Tf
となり、これを反映してLED駆動電流波形のパルス幅Tw0が、
Tw0=Tw−(Tr−Tf)
となって、実質的なパルス幅Twを減少してしまうことになって、露光エネルギー量が変動する原因となっていた。これに対し、本実施例1の駆動回路においては、LED駆動電流Io1の波形が、
Tr=Tf
となって、パルス幅Twlもまた、
Twl≒Tw
となり、図4の印刷制御部40の指令値通りの駆動を行うことができる。更に、LED駆動電流Io1の波形の立ち上がり時間Tr及び立ち下がり時間Tfが、比較例に比べて十分に小さいので、半導体製造プロセスに起因して立ち上がり時間Tr及び立ち下がり時間Tfが変動したとしても、パルス幅Twlに対する影響が軽微である。そのため、本実施例1では、比較例のように、LED駆動電流Io0の立ち上がり時間Trが変動して実質的な駆動電流パルス幅Tw0が変化することで印刷濃度むらを生じてしまうという問題を、解決することができる。
(実施例1の効果)
以上説明したように、本実施例1の駆動回路及びプリントヘッド13によれば、次の(1)〜(3)のような効果がある。
(1) 図1の駆動回路において、PMOS310(図8のPMOS310〜313に相当)とPMOS320(図8のPMOS320〜323に相当)とを直列接続し、PMOS310のゲートに、マルチプレクサ171から出力される電圧Vcontrolを印加して、そのPMOS310のゲート・ソース間電圧Vgsを調整することで、LED210のドット補正を行うようにしている。そのため、LED駆動のオン、オフに伴いPMOS320に生じるゲート容量の充放電電流I1がマルチプレクサ171中を流れることが無くなり、このマルチプレクサ171内のオン抵抗に起因して生じる問題(即ち、LED駆動電流Io0の波形の立ち上がり時間Trが大きくなって高速動作ができないという問題)を解消でき、LED駆動電流Io1の波形の立ち上がり時間Trや立ち下がり時間Tfを十分に小さなものとすることができて、高速なスイッチング動作を期待することができる。
(2) 前記(1)において、LED駆動電流Io1の波形の立ち上がり時間Trや立ち下がり時間Tfを略等しくすることができて、印刷制御部40の指令値通りの時間幅でLED210の駆動を行うことができる。
(3) 前記(1)において、LED駆動電流Io1の波形の立ち上がり時間Tr及び立ち下がり時間Tfは、十分に小さいので、半導体製造プロセスに起因して立ち上がり時間Tr及び立ち下がり時間Tfが変動したとしても、実質的な駆動時間に対する影響は軽微であり、比較例のようにLED駆動電流Io0の立ち上がり時間Trが変動して実質的な駆動電流パルス幅Twが変化することで印刷濃度むらを生じてしまうという問題を、解消することができる。
更に、本実施例1の画像形成装置1によれば、次の(4)のような効果がある。
(4) 本実施例1の画像形成装置1では、前記光プリントヘッド13を採用しているので、スペース効率及び光取り出し効率に優れた高品質の画像形成装置(プリンタ、複写機、ファクシミリ装置、複合機等)を提供することができる。即ち、光プリントヘッド13を用いることにより、上述したフルカラーの画像形成装置1に限らず、モノクロ、マルチカラーの画像形成装置においても効果が得られるが、特に露光装置としての光プリントヘッド13を数多く必要とするフルカラーの画像形成装置において一層大きな効果が得られる。
本発明の実施例2では、実施例1を示す図2の画像形成装置1、図3の光プリントヘッド13、及び図4のプリンタ制御回路と同様の構成であるが、実施例1を示す図5中のドライバIC100に代えて、これとは構成の異なるドライバIC100Aが設けられている。
(ドライバICの全体構成)
図13は、本発明の実施例2におけるドライバIC100Aの詳細な回路構成を示すブロック図であり、実施例1を示す図6のドライバIC100中の要素と共通の要素には共通の符号が付されている。
本実施例2のドライバIC100Aでは、実施例1の制御電圧発生回路160に代えて、これとは構成の異なる制御電圧発生回路(ADJ)330及び電位発生回路(例えば、バイアス回路(VB))340が設けられ、更に、実施例1のドライバ部180に代えて、これとは構成の異なるドライバ部350が設けられている。制御電圧発生回路330の入力側は、補正メモリ回路部151−0の出力側に接続され、その制御電圧発生回路330の出力側に、ドライバ部350が接続されている。マルチプレクサ部170の入力側には、実施例1の制御電圧発生回路160に代えて、バイアス回路340の出力側が接続されている。
制御電圧発生回路330は、補正メモリ回路部151−0から出力されるチップ補正データを入力する入力端子S3〜S0と、基準電圧VREFを入力するVREF端子と、LED駆動のための制御用の電圧を出力する出力端子Vとを有し、VREF端子から入力される所定の基準電圧VREFと、入力端子S3〜S0から入力されるチップ補正データとに基づき、LED駆動のための制御用の電圧を出力端子Vから発生してドライバ部350に与える回路である。基準電圧VREFは、実施例1と同様に、図示しないレギュレータ等により発生され、LEDの全点灯駆動時のように電源電圧VDDが一瞬降下するような状況においても、所定の電圧値に保持される。
バイアス回路340は、複数(例えば、16個)のV15〜V0端子を有し、これらのV15〜V0端子から16段階の異なる電圧V15〜V0を出力して、マルチプレクサ部170内のマルチプレクサ(MUX)171−192〜171−1に供給する回路である。
ドライバ部350は、制御部140から出力される駆動オン/オフ制御信号DRV−ON−Pによりオン/オフ動作し、ラッチ部130から出力される階調印刷データDATA3〜DATA0と、マルチプレクサ部170から出力される制御用の電圧と、制御電圧発生回路330から出力される制御用の電圧とに基づき、発光素子アレイ200を駆動するためのLED駆動電流を出力する回路であり、複数(例えば、192個)のドライバ(DRV)351(351−192〜351−1)により構成されている。各ドライバ351は、制御部140から出力される駆動オン/オフ制御信号DRV−ON−Pを入力する入力端子Sと、制御電圧発生回路330から出力される制御用の電圧を入力する入力端子Vと、マルチプレクサ部170から出力される制御用の電圧を入力する入力端子Bと、階調印刷データDATA3〜DATA0を入力する4個の入力端子D3〜D0と、LED駆動電流を出力端子D0(=DO192〜DO1)へ出力する出力端子DOとを備えている。
図13中の破線で囲まれた回路ブロックBK1Aは、FF部111−192、ラッチ回路部131−192、補正メモリ回路部151−192、マルチプレクサ171−192、及びドライバ351−192により構成され、1個のLED210を駆動するための1ドット分の駆動回路である。又、破線で囲まれた回路ブロックBK2Aは、FF部111−0、補正メモリ回路部151−0、及び制御電圧発生回路330により構成され、ドライバ部350の全体に与える制御用の電圧を供給する回路である。
その他の構成は、実施例1と同様である。
(図13中のドライバ)
図14は、図13中のドライバ351の構成を示す回路図である。
本実施例2のドライバ351は、入力端子S,D3〜D0に接続された複数(例えば、4個)の2入力NAND回路400〜403と、この出力側に接続された複数(例えば、4個)の第1導電型のスイッチ素子(例えば、PMOS)410〜410とにより構成されている。
各NAND回路403〜400の第1入力端子は、駆動オン/オフ制御信号DRV−ON−Pの入力端子Sに共通に接続され、第2入力端子が、階調印刷データDATA3〜DATA0の入力端子D3〜D0にそれぞれ接続されている。各NAND回路403〜400の電源端子はVDD端子に接続され、グランド端子が、電圧Vcontrolの入力端子Vに接続されている。
各PMOS413〜410のソースは、VDD端子に共通に接続され、ドレーンが、LED駆動電流の出力端子DOに共通に接続され、ゲートが、各NAND回路403〜400の出力端子にそれぞれ接続されている。各PMOS413〜410のサブストレート端子は、制御用の電圧の入力端子Bに共通に接続されている。
図8に示す実施例1のドライバ181では、光量補正のための制御用の電圧をPMOS313〜310のゲート・ソース間に印加する構成になっている。これに対し、本実施例2のドライバ351では、光量補正のための制御用の電圧をPMOS413〜410のソース・サブストレート端子間に印加する構成になっている。そのため、本実施例2のドライバ351では、VDD端子と入力端子Bとの電位差は、PMOS413〜410のソース・サブストレート端子間電圧Vsbに等しく、この電圧Vsbを変化させることで、PMOS413〜410のドレーン電流を調整することが可能となる。
このように構成されるドライバ351は、次のように動作する。
例えば、入力端子D3に入力される階調印刷データDATA3が“H”レベルであったとする。入力端子Sに入力される駆動オン/オフ制御信号DRV−ON−Pが“H”レベルとなってLED駆動オンが指令されると、NAND回路403の出力信号は“L”レベルとなる。これにより、PMOS413はオン状態となって、このドレーン電流を出力端子DOから出力する。その他の入力端子D2〜D0についても同様に、PMOS412〜410は、入力端子D2〜D0に入力される階調印刷データDATA2〜DATA0に応じてオン状態となり、これらのPMOS412〜410からのドレーン電流を出力端子DOから出力することができる。
つまり、入力端子D3〜D0に入力される階調印刷データDATA3〜DATA0に従ってPMOS413〜410が選択的に駆動され、これらの各PMOS413〜410のドレーン電流が加算されたLED駆動電流が、出力端子DOから出力されて図5中のLED210に供給される。この結果、例えば、PMOS413〜410のゲート幅を8:4:2:1の比率に設定することで、入力端子D3〜D0から入力される階調印刷データDATA3〜DATA0に従って、出力端子DOから出力されるLED駆動電流を16段階に変化させることができる。
(図13中の制御電圧発生回路)
図15は、図13中の制御電圧発生回路330の構成を示す回路図である。
制御電圧発生回路330は、ドライバIC100A毎に1回路ずつ設けられており、オペアンプ331、PMOS332、及び抵抗切り替え回路333により構成されている。
オペアンプ331は、VREF端子から入力された基準電圧VREFが印加される反転入力端子と、非反転入力端子と、出力端子とを有し、その非反転入力端子が、PMOS332のドレーンと抵抗切り替え回路333のR端子とに接続されている。オペアンプ331の出力端子は、PMOS332のゲートと出力端子Vとに接続されている。PMOS332のソース及びサブストレート端子は、VDD端子に接続されている。PMOS332は、図14中のPMOS410〜413に対してゲート長が相等しく構成されている。
抵抗切り替え回路333は、チップ補正データの入力端子S3〜S0に接続された4個のS3〜S0端子と、R端子とを有し、S3〜S0端子から入力されるチップ補正データにおける4つの論理信号レベルの16通りの組み合わせに応じて、図示しない内部の抵抗を16段階に切り替え、端子Rとグランド間の抵抗値を16段階に調整可能な構成になっている。
オペアンプ331と抵抗切り替え回路333及びPMOS332とで構成される回路により、フィードバック制御回路が構成され、オペアンプ331の非反転入力端子の電圧が、基準電圧VREFと略等しくなるように制御される。そのため、PMOS332のドレーン電流Irefは、抵抗切り替え回路333のR端子とグランド間の抵抗値(例えば、R0〜R15)と、オペアンプ331に入力される基準電圧VREFとから決定されることになる。
例えば、入力端子S3〜S0に入力されるチップ補正データの論理値が“1111”となって、補正状態が最大と指令されている時、抵抗切り替え回路333のR端子とグランド間の抵抗値R15から、PMOS332のドレーン電流Irefは、
Iref=VREF/R15
となる。
入力端子S3〜S0に入力されるチップ補正データの論理値が“0111”となっていて、補正状態の中心が指令されている時、抵抗切り替え回路333のR端子とグランド間の抵抗値R7から、PMOS332のドレーン電流Irefは、
Iref=VREF/R7
となる。
更に、入力端子S3〜S0に入力されるチップ補正データの論理値が“0000”となっていて、補正状態の最小が指令されている時、抵抗切り替え回路333のR端子とグランド間の抵抗値R0から、PMOS332のドレーン電流Irefは、
Iref=VREF/R0
となる。
前述したように、図14中のPMOS410〜413とPMOS332とは、ゲート長が相等しく構成され、これらのPMOS410〜413,332が飽和領域で動作するように制御され、各PMOS410〜413,332のゲート・ソース間電圧が等しく設定されて、これらのPMOS410〜413,332がカレントミラーの関係となるので、PMOS410〜413がオン状態となる時、各PMOS410〜413はそれぞれIrefに比例するドレーン電流を生じる。
この結果、入力端子S3〜S0に与えるチップ補正データの論理値状態により、前記ドレーン電流Irefを16段階に調整することができ、図14中のPMOS410〜413のドレーン電流もまた、16段階に調整可能とすることができる。
以上のことは、図14中のPMOS410〜413のソース電位とサブストレート端子電位が等しい場合、つまり入力端子Bの電位が電源電圧VDDと等しい場合に成り立つものである。電子物性の理論において良く知られているように、図14における入力端子Bの電位が電源電圧VDDよりも僅かに高い電位の時、PMOS410〜413には、基板バイアス効果を生じ、その閾値電圧が僅かに増加する。これにより、入力端子Bの電圧を調整することで、PMOS410〜413のドレーン電流と前記1refとの間の比率を所定値に調整することができる。
(図13中のバイアス回路)
図16は、図13中のバイアス回路340の構成を示す回路図である。
バイアス回路340は、分圧回路341で構成されている。分圧回路341は、複数の抵抗341−0〜341−15を有し、これらがVCC端子とVDD端子との間に直列に接続されている。抵抗341−0〜341−15の接続部は、それぞれV0〜V15端子と接続され、図13中の各マルチプレクサ171における入力端子P0〜P15の各々と接続されている。
なお、本実施例2のバイアス回路340を設ける目的は、図14におけるPMOS410〜413に基板バイアス効果を与えるためのものであり、V0〜V15端子の電圧は、マルチプレクサ171を介してPMOS410〜413のサブストレート端子に印加される。このため、典型的な設計例として、VDD端子の電源電圧VDDを3.3Vとする時、VCC端子の電源電圧VCCは電源電圧VDDよりも高い5Vに設定し、前記5Vと3.3Vを分圧回路341で分圧することで、V0〜V15端子の電圧を生成することができる。
又、前述したように、図14におけるPMOS410〜413において、サブストレート端子をソースよりも高い電位として基板バイアス効果を与えることで、閾値電圧を増加させることができる。この時、図15のPMOS332には基板バイアス効果を生じないので、図14のPMOS410〜413のゲート・ソース間電圧Vgsには変化がない。このため、PMOS410〜413の閾値電圧が増加する結果、PMOS410〜413のドレーン電流は減少することになる。
再び図16の説明に戻ると、V15端子の電圧(=電源電圧VDD)が選択されて、図14のドライバ351の入力端子Bに印加される時には、PMOS410〜413には基板バイアス効果を生じないため、PMOS410〜413のドレーン電流には変化がない。次に、図16のV14端子の電圧が選択されて、図14の入力端子Bに印加される時には、PMOS410〜413のサブストレート端子電圧はそのソース電圧よりも僅かに高く、閾値電庄の僅かな増加を生じる結果、PMOS410〜413のドレーン電流が僅かに減少する。
同様に、図16のV0端子の電圧が選択されて、図14の入力端子Bに印加される時には、PMOS410〜413のサブストレート端子の電圧はそのソース電圧よりも最も高くなり、閾値電圧の増加も最大となって、PMOS410〜413のドレーン電流を最小状態とすることができる。
(PMOSの特性)
図17は、図14のPMOS410〜413等におけるPMOSの特性図であり、ゲート電圧とドレーン電流の関係が示されている。
図17において、横軸はゲート・ソース間電圧Vgsであり、縦軸はドレーン電流の平方根をSQRT(Id)として示している。なお、図17では、説明を簡略化するために、ゲート電圧やドレーン電流は正の値として記入している。
本実施例2の図14のドライバ351では、光量補正のための制御用の電圧をPMOS413〜410のソース・サブストレート端子間に印加する構成にしているので、そのPMOS410〜413の特性を説明する。
図17において、例えば、曲線aはゲート・ソース間電圧Vgsの増加に対して略直線的に変化しており、この曲線aの接線と横軸との交点がPMOSの閾値電圧Vtとなっている。
なお、図17中の曲線aは、PMOSのソースとサブストレート端子間に電位差がない場合を示しており、通常のトランジスタの特性と等しく、マルチプレクサ171の入力端子S3〜S0に信号“1111”を与えて、PMOSのサブストレート端子に電源電圧VDDを与えた状態に対応する。
別の場合として、マルチプレクサ171の入力端子S3〜S0に信号“0111”を与えて、PMOSのサブストレート端子にV7端子の電圧を与える場合を考える。
図16において示したように、前記V7端子の電圧は電源電圧VDDよりも高く、PMOSのサブストレート端子電圧はソース電圧のVDDよりも高くなっている。この場合には、図17の曲線bのように、閾値電圧Vtが大きくなる方向にシフトする特性となる。このような特性変動は、基板バイアス効果として知られている現象である。
PMOSのサブストレート端子電圧をソース電圧のVDDよりも更に高く設定した場合には、図17の曲線cの状態となる。この状態は、例えば、マルチプレクサ171の入力端子S3〜S0に信号“1111”を与えて、PMOSのサブストレート端子にV0端子の電圧を与えた状態に対応する。図16において示したように、V0端子の電圧はV7端子の電圧よりも更に高く、PMOSのサブストレート端子電圧はソース電圧のVDDよりも最も高くなっている。
(駆動回路の動作)
図18は、本発明の実施例2における図13中の破線で囲まれた回路ブロックBK1Aにおける駆動回路の要部を示す回路図である。
この図18では、図13中の制御電圧発生回路330、ドライバ351及びその周辺回路との接続関係が1ドット分抜き出して図示されている。制御電圧発生回路330内の抵抗切り替え回路333は、内部を簡略化して等価抵抗Rrefにより示されている。等価抵抗Rrefは、一端がPMOS332のドレーンとオペアンプ331の非反転入力端子とに接続され、他端がグランドGNDに接続されている。
図18におけるその他の回路において、図14中のNAND回路400〜403の内の1個のNAND回路400のみが代表して図示されている。NAND回路400は、電源端子がVDD端子に接続され、グランド端子が、電圧Vcontrolが入力される入力端子Vに接続されている。図14中のPMOS410〜413についても、1個のPMOS410のみが代表して図示されている。PMOS410のサブストレート端子は、入力端子Bを介してマルチプレクサ171の出力端子Yに接続されている。出力端子Yからは、電圧V0〜V15から選択された1つの電圧が出力される。PMOS410のゲートは、NAND回路400の出力端子に接続されている。
オペアンプ331とPMOS332と等価抵抗Rrefとによる回路でフィードバック制御回路が構成されており、PMOS332及び等価抵抗Rrefに流れる電流Irefは、電源電圧VDDによらず、基準電圧VREFと等価抵抗Rrefの値のみにより決定される。
前述したように、マルチプレクサ171の入力端子P15に印加される電圧V15は、図16に示したように電源電圧VDDであり、これはPMOS410のソース電圧のVDDと等しく、典型的な設計例では3.3Vとされる。又、マルチプレクサ171の入力端子P0に印加される電圧V0は、図16に示したように電源電圧VCCであり、これはPMOS410のソース電圧のVDDよりも高い電圧であり、典型的な設計例では5Vとされる。
例えば、LED210の駆動オン、オフ時におけるPMOS410のゲート電圧を考える。LED210の消灯時には、NAND回路400の出力信号が“H”レベルとなって、その電圧は電源電圧VDDに略等しい値であり、PMOS410はオフしている。LED210の点灯時には、NAND回路400の出力信号が“L”レベルとなって、その電圧はVcontrolとなる。
ここで、LED210の駆動をオンする遷移過程を考える。
LED210の駆動オンのために、図13の印刷駆動信号STB−Nが“H”レベルから“L”レベルに遷移する。すると、AND回路144から出力される駆動オン/オフ制御信号DRV−ON−Pが“L”レベルから“H”レベルに遷移して、図18のNAND回路400の出力信号を“H”レベルから“L”レベルへ、即ち、電源電圧VDDから電圧Vcontrolへと遷移させる。これにより、PMOS410のゲートに付随するゲート容量には、破線で示す充電電流I1が流れるが、この充電電流I1は、NAND回路400の出力端子からこのNAND回路400中を経由してオペアンプ331の出力端子側に流れる。即ち、充電電流I1は、マルチプレクサ171側には流れない。
又、LED210の駆動をオフする遷移過程を考える。
LED210の駆動オフのために、図13の印刷駆動信号STB−Nが“L”レベルから“H”レベルに遷移する。すると、AND回路144から出力される駆動オン/オフ制御信号DRV−ON−Pが“H”レベルから“L”レベルに遷移して、図18のNAND回路400の出力信号を“L”レベルから“H”レベルへ、即ち、電圧Vcontrolから電源電圧VDDへと遷移させる。この時、PMOS410のゲート容量に対する充電電流I1は、NAND回路400の出力端子からPMOS410のゲート側に流れることになって、マルチプレクサ171側には流れない。
このように、PMOS410のゲート容量に対する充放電電流I1は、いずれも主としてNAND回路400によってのみ定まるので、充放電時間を所望の値に設定することは容易に行い得る。この結果、従来技術において問題となっているLED駆動電流の立ち上がり時間の増大や、その変動、それによる露光エネルギー量のばらつきの問題を解消することができる。
次に、PMOS410の動作を説明する。
PMOS410のゲート幅をW、ゲート長をL、ゲート・ソース間電圧をVgs、閾値電圧をVt、ドレーン電流を1dとした場合、PMOS410が飽和領域で動作している時、ドレーン電流1dは次式で示される。
Id=(β/2)×(W/L)×(Vgs−Vt)2
但し、β;定数
この式で示されるように、PMOS410のドレーン電流、即ちLED210の駆動電流は、PMOS410のゲート・ソース間電圧Vgsを調整することで変化させることができる。ゲート・ソース間電圧Vgsは、電源電圧VDDと電圧Vcontrolとの間の差電圧であり、
Vgs=VDD−Vcontrol
である。このため、電圧Vcontrolを僅かに上昇させると、ゲート・ソース間電圧Vgsは僅かに減少して、PMOS410のドレーン電流、即ちLED210の駆動電流もまた僅かに減少する。これに対し、電圧Vcontrolを僅かに降下させると、ゲート・ソース間電圧Vgsは僅かに増加して、PMOS410のドレーン電流、即ちLED210の駆動電流は僅かに増加することになる。
一方、マルチプレクサ171は、入力端子S3〜S0に入力されたドット補正データを受けて、入力端子P0〜P15の内から選択された入力端子と出力端子Yとの間を導通させる。
例えば、マルチプレクサ171において、入力端子S3〜S0に入力されるドット補正データが“1111”となって、入力端子P15が選択される時、この入力端子P15に印加されている電圧V15と略等しい電圧、即ち電源電圧VDDを出力端子Yから出力することとなり、PMOS410のサブストレート端子はソース電圧と略等しいものとなる。
ここで、入力端子S3〜S0に入力されるドット補正データが“0000”の場合のPMOS410のソース・サブストレート端子間電圧をVsb0、ドット補正データが“0001”の場合のソース・サブストレート端子間電圧をVsb1、以下同様に、ドット補正データが“1111”の場合のソース・サブストレート端子間電圧をVsb15とする。
前述したように、PMOS410のソース・サブストレート端子間に電圧を印加することで基板バイアス効果を生じ、PMOS410の閾値電圧Vtが増加する。
マルチプレクサ171の入力端子S3〜S0に入力されるドット補正データを0〜15とする場合におけるPMOS410の閾値電庄をVt0〜Vt15、その時のドレーン電流をId0〜Id15とすると、両者間は次の関係式で与えられる。
S3〜S0=“0000”;
Id0=(β/2)×(W/L)×(Vgs−Vt0)2
S3〜S0=“0001”;
Id1=(β/2)×(W/L)×(Vgs−Vt1)2
:
S3〜S0=“1111”;
Id15=(β/2)×(W/L)×(Vgs−Vt15)2
前述したように、Vgs=VDD−Vcontrolであり、入力端子S3〜S0に入力されるドット補正データに応じて前記閾値電圧Vtが変化することで、そのドット補正データに応じてPMOS410のドレーン電流を16段階に調整できることが判る。
以上はPMOS410についてのものであったが、図14に示したように、LED駆動の出力端子DOにはPMOS410〜413が接続されており、各PMOS410〜413のゲート長Lは等しく設定され、ゲート幅Wは1:2:4:8の比率に設定され、各PM0S410〜413のドレーン電流が合流してLED駆動電流となる。
PMOS410のゲート幅を改めてW0とし、入力端子S3〜S0に入力されるドット補正データが“0111”の場合について考えると、各PMOS410〜413のドレーン電流は、
PMOS413; Id=(β/2)×(8×W0/L)×(Vgs−Vt7)2
PMOS412; Id=(β/2)×(4×W0/L)×(Vgs−Vt7)2
PMOS411; Id=(β/2)×(2×W0/L)×(Vgs−Vt7)2
PMOS410; Id=(β/2)×(1×W0/L)×(Vgs−Vt7)2
となる。
前記関係を組み合わせることで、図14の入力端子D3〜D0に入力される階調印刷データDATA3〜DATA0と出力端子DOから出力される駆動電流について、次式が得られる。
D3〜D0=“0000”;
Id=0
D3〜D0=“0001”;
Id=(β/2)×(1×W0/L)×(Vgs−Vt7)2
D3〜D0=“0010”;
Id=(β/2)×(2×W0/L)×(Vgs−Vt7)2
D3〜D0=“0011”;
Id=(β/2)×(3×W0/L)×(Vgs−Vt7)2
:
D3〜D0=“1110”;
Id=(β/2)×(14×W0/L)×(Vgs−Vt7)2
D3〜D0=“1111”;
Id=(β/2)×(15×W0/L)×(Vgs−Vt7)2
以上詳細に説明したように、本実施例2の駆動回路では、次の(a)〜(d)のようなことが可能になる。
(a) LED光量の補正のために、マルチプレクサ171の入力端子S3〜Sに入力されるドット補正データを変えることで、PMOS410〜413のサブストレート端子電圧をV0〜V15と変化させて、LED210の駆動電流値を16段階に調整することができる。
(b) 階調駆動のために階調印刷データDATA3〜DATA0を変えることで、PMOS410〜413の実質的なゲート幅Wを0,W0,2×W0,・・・,15×W0と16段階に変化させ、LED210の駆動電流値を16段階に調整することができる。
(c) PMOS410〜413のソース・サブストレート端子間電圧Vsbを変化させることで行う駆動電流調整(LED光量のドット補正)と、PMOS410〜413の総ゲート幅を変化させることで行う駆動電流調整(階調駆動)とは独立に行い得る。
(d) 図15の抵抗切り替え回路333の等価抵抗値を16段階に変化させることで、基準電流1refを変えることができる。即ち、PMOS410〜413のゲート・ソース間電圧Vgsもまた16段階に変化させることで、駆動電流調整(LED光量のチップ補正)もまた前記調整機能とは独立に行い得るのである。
そのため、所定の階調印刷データ値の状態でLED光量のドット補正を行った後には、それと異なる階調印刷データ値としてもLED光量のドット補正の状態に変化を生じることはなく、別のドット補正データを用意して改めて格納し直す必要がないという効果が得られる。
図19は、図18の駆動電流波形を模式的に示す波形図であり、実施例1を示す図12中の要素と共通の要素には共通の符号が付されている。
図19の波形図において、印刷駆動信号STB−Nは、LED210の駆動を指令する負論理の波形であり、パルス幅がTwである。Io0は、比較例のLED駆動電流を示す波形である。Io2は、本実施例2のLED駆動電流を示す波形である。
本実施例2のLED駆動電流Io2では、印刷駆動信号STB−Nより立ち上がり時間Tr、立ち下がり時間Tfの波形が遷移しているが、これらの立ち上がり時間Tr、及び立ち下がり時間Tfは比較例よりも短いので、実質的なパルス幅Tw2が比較例のパルス幅Tw0よりも大きくなっている。
LED駆動のオン、オフに付随して流れるPMOS410のゲートの充放電電流I1は、マルチプレクサ171を介して流れないため、そのオン抵抗には無関係である。これにより、前記放電電流がマルチプレクサ171を介して流れることによる時定数の問題は解消される。その結果、図19におけるLED駆動電流Io2の立ち上がり時間Trや立ち下がり時間Tfを十分に小さなものとすることができて、高速なスイッチング動作を期待することができる。
それに加えて、比較例においては、
Tr>Tf
どなり、LED駆動電流波形のパルス幅Tw0は、前記を反映して、
Tw0=Tw−(Tr−Tf)
となり、実質的なパルス幅を減少してしまうことになって、露光エネルギー量が変動する原因となっていたのであるが、本実施例2の構成においては、
Tr≒Tf
とできて、LED駆動電流波形のパルス幅Tw2もまた、
Tw2≒Tw
と印刷制御部40の指令値通りの駆動を行うことができる。
更に、立ち上がり時間Tr及び立ち下がり時間Tfは十分に小さいので、半導体製造プロセスに起因して立ち上がり時間Trや立ち下がり時間Tfが変動したとしても、パルス幅Tw2に対する影響は軽微であって、LED駆動電流の立ち上がり時間が変動して、実質的な駆動電流パルス幅が変化することで印刷濃度むらを生じてしまうという問題を解消することができる。
(実施例2の効果)
以上説明したように、本実施例2の駆動回路及びプリントヘッド13によれば、次の(1)〜(3)のような効果がある。
(1) 図18の駆動回路において、PMOS410(図14のPMOS410〜413に相当)のサブストレート端子に、マルチプレクサ171の出力電圧を印加し、出力端子DO毎にPMOS410のソース・サブストレート端子間電圧Vsbを変化させることで、基板バイアス効果によりPMOS410の閾値電圧を変化させ、これによる駆動電流調整によってLED210のドット補正を行うようにしている。そのため、実施例1とほぼ同様に、LED駆動のオン、オフに伴いPMOS410に生じるゲート容量の充放電電流I1がマノレチプレクサ171中を流れることが無くなり、このマルチプレクサ171内のオン抵抗に起因して生じる問題(即ち、LED駆動電流Io0の波形の立ち上がり時間Trが大きくなって高速動作ができないという問題)を解消でき、LED駆動電流Io2の波形の立ち上がり時間Trや立ち下がり時間Tfを十分に小さなものとすることができて、高速なスイッチング動作を期待することができる。
(2) 前記(1)において、LED駆動電流Io2の波形の立ち上がり時間Trや立ち下がり時間Tfを略等しくすることができて、印刷制御部40の指令値通りの時間幅でLED210の駆動を行うことができる。
(3) 前記(1)において、LED駆動電流Io2の波形の立ち上がり時間Tr及び立ち下がり時間Tfは、十分に小さいので、半導体製造プロセスに起因して立ち上がり時間Tr及び立ち下がり時間Tfが変動したとしても、実質的な駆動時間に対する影響は軽微であり、比較例のようにLED駆動電流IoOの立ち上がり時間Trが変動して実質的な駆動電流パルス幅Twが変化することで印刷濃度むらを生じてしまうという問題を、解消することができる。
更に、本実施例2の画像形成装置1によれば、実施例1の効果(4)と同様の効果がある。