JP2012074675A - 半導体装置の製造方法、半導体装置 - Google Patents
半導体装置の製造方法、半導体装置 Download PDFInfo
- Publication number
- JP2012074675A JP2012074675A JP2011141111A JP2011141111A JP2012074675A JP 2012074675 A JP2012074675 A JP 2012074675A JP 2011141111 A JP2011141111 A JP 2011141111A JP 2011141111 A JP2011141111 A JP 2011141111A JP 2012074675 A JP2012074675 A JP 2012074675A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- semiconductor device
- amorphous
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【解決手段】絶縁層41上に厚さ4nm〜1μmの非晶質の半導体層43を形成する工程と、この半導体層43に対して、波長が350nm〜500nmの範囲内のエネルギービームを照射することにより、半導体層43を結晶化させる工程とを含んで、半導体装置を製造する。
【選択図】図2
Description
このポリシリコンTFTは、ガラス基板上にCMOS構造を形成することが可能である唯一の構成である。
図22に示すように、ガラス基板等のパネル51上に、バッファ層52を介して、薄膜トランジスタのポリシリコン薄膜53が形成されている。ポリシリコン薄膜53の中央部の上には、ゲート絶縁膜54を介して、ゲート電極55が形成されている。ポリシリコン薄膜53とゲート電極55は、層間絶縁層56に覆われている。そして、ポリシリコン薄膜53の左右端部には、層間絶縁層56に形成されたコンタクトホールを通じて、電極層57が接続されている。
例えば、ガラス基板、さらにはプラスチック基板上に、ディスプレイの画素部及び周辺回路部だけでなく、機能センサ、メモリ、A/D(アナログ/デジタル)コンバータ、D/A(デジタル/アナログ)コンバータ、さらには、CPU等、様々な機能回路素子を配置した構成とすることが考えられる。
図23に示すように、ガラス基板やプラスチック基板等の絶縁基板101の上に、ディスプレイの画素部(表示部)107が形成されており、この画素部(表示部)107の周囲の絶縁基板101上に、各種の回路素子のチップ等が配置されて、半導体装置から成る表示装置100が構成されている。
これらの回路素子(102,103,104,105,106)は、絶縁基板101上に取り付けられたチップによって、構成されている。
そのためには、例えば、低温でポリシリコン層を形成する方法を採用することが考えられる。
さらに、炉内にて高温で加熱するため、プラスチック基板上に形成したシリコン膜の結晶化には使用できない。
上述の本発明の半導体装置の製造方法において、絶縁層として、ガラス又はプラスチックを使用することができる。
上述の本発明の半導体装置の製造方法において、非晶質の半導体層を形成する工程を、スパッタ放電不活性ガスとして、Neガス又はNeガスを含む混合ガスを用いた、スパッタ法により行うことができる。
上述の本発明の半導体装置の製造方法において、プラズマCVD法により非晶質の半導体層を形成する工程を行った後、脱水素のための熱処理工程は行わないで、半導体層を結晶化する工程を行う構成とすることができる。
上述の本発明の半導体装置の製造方法において、半導体層を結晶化させる工程の途中又は前後において、半導体層に能動素子の不純物領域を導入する工程をさらに含む構成とすることができる。
上述の本発明の半導体装置の製造方法において、絶縁層をプラスチックにより形成し、プラスチックとしてポリイミド樹脂、ポリアミドイミド樹脂、ポリシリセスキオキサンから選ばれる1種以上を使用する構成とすることができる。
上述の本発明の半導体装置の製造方法において、さらに、絶縁層上に、厚さが0.2〜1.5μmであり、Zn,S,Si,Oの各成分を各々3原子%以上含む材料から成るバッファ層を形成し、その後、バッファ層上に半導体層を形成する構成とすることができる。
上述の本発明の半導体装置において、能動素子がPINダイオードであり、非晶質の半導体層の厚さが300nm〜1μmの範囲内であり、前記不純物領域が前記PINダイオードのp型領域とi型領域とn型領域である構成とすることができる。また、さらに、結晶質の半導体層の上に、非晶質の第2の半導体層が形成され、この非晶質の第2の半導体層に第2のPINダイオードが形成されている構成とすることができる。
上述の本発明の半導体装置において、非晶質の半導体層がSi,Ge,Cから選ばれる1種以上の元素を含む構成とすることができる。
上述の本発明の半導体装置において、半導体層の下層に絶縁層が設けられ、この絶縁層がガラス又はプラスチックにより形成されている構成とすることができる。
上述の本発明の半導体装置において、絶縁層がプラスチックにより形成されており、プラスチックとしてポリイミド樹脂、ポリアミドイミド樹脂、ポリシリセスキオキサンから選ばれる1種以上が用いられている構成とすることができる。
上述の本発明の半導体装置において、さらに、絶縁層と半導体層との間に、厚さが0.2〜1.5μmであり、Zn,S,Si,Oの各成分を各々3原子%以上含む材料から成るバッファ層が設けられている構成とすることができる。
さらに、エネルギービームの照射条件を変えることにより、小さい粒子から大きい粒子までの幅広い範囲の粒子を形成することが可能になり、結晶粒に異方性を持たせることも可能になる。
また、本発明の半導体装置の製造方法によれば、絶縁層にプラスチックを用いた場合でも、結晶化の際にプラスチックに影響を与えないようにすることが可能である。
従って、薄膜トランジスタやダイオード等の能動素子を含む半導体装置を使用して、高機能のフラットパネルディスプレイや光センサ、太陽電池を、任意の基板上に形成することも可能になる。
1.本発明の概要
2.第1の実施の形態
3.第2の実施の形態
4.第3の実施の形態
5.第4の実施の形態
6.第5の実施の形態
まず、本発明の具体的な実施の形態の説明に先立ち、本発明の概要について説明する。
絶縁層のプラスチックとしては、高度に架橋構造を有するポリマー材料、例えば、ポリイミド樹脂、ポリアミドイミド樹脂、ポリシリセスキオキサンから選ばれる1種以上を使用することが好ましい。
半導体層をSiGe層やSiC層等、Si,Ge,Cのうちの2種類の元素を含む構成とした場合には、各元素の比率によって、バンドギャップや吸収係数を制御して、半導体層の光に対する感度を制御することが可能である。
エネルギービームは、連続ビーム(CW)としても、パルス状に出射するビーム(パルスビーム)としても、どちらでも構わない。
半導体層の厚さは、4nm〜1μmとする。本発明の製造方法によれば、この広い範囲の厚さの半導体層に対して、良好に結晶化を行うことができる。
そして、波長350nm〜500nmの範囲内のエネルギービームを照射して、結晶化を行うので、比較的短い時間で結晶化を行うことができ、平坦性、均一性、結晶性、安定性に優れた、結晶質の半導体層が得られる。
また、エネルギービームの照射条件を変えることにより、小さい粒子から大きい粒子までの幅広い範囲の粒子を形成することが可能であり、結晶粒に異方性を持たせることも可能である。
SPC法(炉内でのアニール)により結晶化を行った場合には、結晶化に時間がかかり、結晶性が良好ではない。
このことから、波長445nmの青色レーザを照射した場合、非晶質の状態では吸収係数が大きいので、吸収により多くのエネルギーを得て結晶化が進行するが、結晶化した後は吸収係数が小さくなるので、温度上昇が少なくなることがわかる。
プラズマCVD法により非晶質の半導体層を形成すると、半導体層に水素が含まれるので、そのまま例えばエキシマレーザを照射して結晶化を行うと、水素の放出により半導体層の表面に穴ができて凹凸が生じる。これを防ぐためには、結晶化工程の前に脱水素のための熱処理工程を行う必要がある。
本発明の製造方法では、波長が350nm〜500nmの範囲内のエネルギービームを照射することにより、半導体層を結晶化させるので、プラズマCVD法により非晶質の半導体層を形成する工程を行った場合でも、脱水素のための熱処理工程は行わないで、半導体層を結晶化する工程を行うことができる。
実際に、脱水素のための熱処理工程を行わないで、半導体層の結晶化を行ったところ、結晶性が良好であり、大きい粒径の結晶粒が得られた。
このことは、従来のエキシマレーザアニールに代わり、波長350nm〜500nmの範囲内のエネルギービームを照射して、非晶質半導体層の結晶化を行うことにより、脱水素のための熱処理工程を省略して、工程の短縮や歩留まりの向上を図ることが可能であることを示している。
従って、本発明による結晶化を、薄膜トランジスタの製造工程に採用することにより、工程の短縮や歩留まりの向上を図り、これにより、薄膜トランジスタの製造コストの低減も可能になる。
スパッタ法の場合、プラズマ放電として用いられる不活性の希ガスとしては、通常、Arガスが用いられている。また、不活性の希ガスとして、ArガスやNeガスの他にも、HeガスやXeガスも用いることができる。
Neは、Arよりも原子量が小さいため(質量が軽く、原子半径が小さい)、Neガスを使用した場合、エネルギービームの照射による結晶化の際に、スパッタ時に半導体層中に入ったガスが半導体層の外に出やすくなり、結晶性が向上する。
Heは、Neと同様に原子量が小さいため、スパッタ時に半導体層中に入ったガスが半導体層の外に出やすくなり、結晶性が向上する。なお、スパッタの効率(成膜レート)は、HeガスよりもNeガスの方が高くなる。
Xeは、原子量がかなり大きいため、スパッタ時に半導体層中に入りにくくなり、結晶化の際に半導体層からガスを発生しないので、結晶性が向上する。なお、XeガスはNeガスと比較すると価格が高いため、Neガスを使用すると、より安いコストで、Xeガスと同様の効果が得られる。
そして、スパッタ放電不活性ガスとして、Neガス又はNeガスを含む混合ガスを用いると、その後のエネルギービームの照射による結晶化工程において、スパッタ時に半導体層中に入ったガスが半導体層の外に出やすいので、比較的高いエネルギーの照射を行っても、膜荒れを防ぐことが可能となる。そのため、結晶化工程において高いエネルギーの照射を行って、より大きな結晶粒や、CVD法を用いた場合のような異方性で電気的に優れた、高い移動度を有する、擬似単結晶粒薄膜を得ることが可能となり、任意の大きさ、形状の結晶粒の選択範囲が増大するので、高性能TFT素子の実現が可能となる。このため、プラスチック基板上に形成したスパッタ薄膜に対して、短時間のパルス光モードでアニールすることにより、フレキシブルな基板上に高機能TFT素子を実現することも可能になる。
能動素子(トランジスタ、ダイオード等)の不純物領域としては、p型又はn型のソース・ドレイン領域、ダイオードのp型領域やn型領域が挙げられる。
能動素子の不純物領域を導入する方法としては、イオン注入により導入する方法、SoG(Spin on Glass)等の不純物を含んだ膜を塗布することやCVD法のガスやスパッタ法のターゲットに不純物を含有させることによって成膜と同時に不純物を導入する方法、等が挙げられる。なお、非晶質の半導体層の成膜と同時もしくは直後に、即ち、結晶化工程の前に不純物を導入した場合には、不純物を導入した後に、エネルギービームを照射して結晶化を行う際に、同時に不純物の活性化を行うことが可能である。また、縦型構造の太陽電池等に適用する等、比較的厚い半導体層を形成する場合に、下部の不純物領域を形成する工程(非晶質の半導体層への不純物の導入や、アニールによる不純物の活性化)を行ってから、半導体層を結晶化するというように、半導体層を結晶化させる工程の途中又は前に不純物を導入することも可能である。
また、プラスチック基板とシリコン層との間に、バッファ層を設けることが望ましい。
なお、ポリイミド樹脂を基板に用いた場合のバッファ層の構成としては、以下の構成とすることが望ましい。
バッファ層の熱伝導率k:k<0.014W/cm℃、好ましくは、バッファ層の熱伝導率kを0.01W/cm℃以下とする。より好ましくは、バッファ層の熱伝導率kを0.008W/cm℃以下とする。
バッファ層の比熱Cp:Cp<1.0J/g・℃
バッファ層の厚さ:0.2〜1.5μm
バッファ層の材料としては、Zn,S,Si,Oの各成分を各々3原子%以上含む材料が好ましい。
バッファ層の形成は、スパッタ法を用いることが好ましい。
なお、プラスチック基板を使用する場合の結晶化のエネルギービームの照射は、連続ビーム(CWモード)としても、パルスビーム(パルスモード)としても、どちらでも結晶化が可能である。
即ち、結晶質の半導体層に、トランジスタのソース領域・ドレイン領域・チャネル領域や、ダイオードのp型領域・n型領域のような、能動素子の不純物領域が形成された構成である。ダイオードとしては、PINダイオード、前述したショットキー接触型ダイオード、のいずれも可能である。
そして、結晶質の半導体層としては、本発明の半導体装置の製造方法を用いて、厚さが4nm〜1μmの範囲内の非晶質の半導体層に波長が350nm〜500nmの範囲内のエネルギービームを照射して結晶化を行って得られる結晶質の半導体層を使用する。
(1)能動素子が薄膜トランジスタであり、非晶質の半導体層の厚さが4nm〜100nmの範囲内であり、不純物領域が薄膜トランジスタのソース領域及びドレイン領域である構成。
(2)能動素子がPINダイオードであり、非晶質の半導体層の厚さが300nm〜1μmの範囲内であり、不純物領域がPINダイオードのp型領域とi型領域とn型領域である構成。
(3)(2)において、さらに、結晶質の半導体層の上に、非晶質の第2の半導体層が形成され、この非晶質の第2の半導体層に第2のPINダイオードが形成されている構成。
(4)非晶質の半導体層がSi,Ge,Cから選ばれる1種以上の元素を含む構成。
(5)絶縁層がガラス又はプラスチックにより形成されている構成。
なお、これらの構成は、適宜組み合わせることが可能である。
続いて、本発明の具体的な実施の形態を説明する。
まず、本発明の第1の実施の形態として、本発明の半導体装置の製造方法の一実施の形態を説明する。
本実施の形態は、絶縁層上に形成する半導体層を、厚膜とした場合である。
非晶質の半導体層の半導体材料としては、シリコン層、SiGe層、Ge層、SiC層等、Si,Ge,Cを含む材料を使用する。また、必要に応じて、半導体層にn型不純物(リン等)又はp型不純物(砒素等)を注入して、導電性を高める。
スパッタ法(RFスパッタ法)を使用した場合には、比較的短い時間で厚い層を形成することが可能である。
一方、結晶化により結晶粒が大きい半導体層を得るためには、非晶質の半導体層をCVD法で形成した方が、有利である。
レーザ光は、連続ビーム(CW)としても、パルス状に出射するビーム(パルスビーム)としても、どちらでも構わない。
図1に示す結晶化装置40は、光源ユニット31と、光学ヘッドユニット34とを含んで、構成されている。
レーザダイオード32としては、波長350nm〜500nmの範囲内のレーザ光、例えば、波長445nmのレーザ光を出射する半導体レーザダイオードを使用することができる。そして、例えば、出力500mWのレーザダイオード32を48個使用して、光源ユニット31を構成することができる。
光源ユニット31の各レーザダイオード32には、レーザダイオード32から出射したレーザ光を光学ヘッドユニット34へ送る、光ファイバ33の一端が接続されている。図では、多数の光ファイバ33が束ねられている。この光ファイバ33の他端は、光学ヘッドユニット34に接続されている。
光学ヘッドユニット34は、ビームホモジナイザ35と、出力モニタ36と、AFディテクタ37とを備えている。
ビームホモジナイザ35は、光ファイバ33を通じて供給されたレーザ光のビーム整形等を行う。出力モニタ36は、光ファイバ33を通じて供給されたレーザ光の出力を検出して、必要に応じて、自動的に光源ユニット31のレーザダイオード32の出力を制御する。AFディテクタ37は、照射対象の半導体層等で反射した戻り光を検出して、対物レンズ38を矢印AFに示すように動かす、オートフォーカス制御を行う。
対物レンズ38は、ビームホモジナイザ35を経たレーザ光を集束して、照射対象にビームスポット39を形成する。
図2に示すように、ガラス基板41の表面に、下地層(バッファ層)42が形成され、この下地層(バッファ層)42の上に、非晶質シリコン層43が形成されている。
そして、図1に示した結晶化装置40を使用して、ビームスポットをCWビーム(連続ビーム)45として、このCWビーム45を図2中矢印Scanで示す左方向に走査させて、非晶質シリコン層43に照射させる。
これにより、非晶質シリコン層43を結晶化させて、結晶質シリコン層44を形成することができる。
さらに、帯状に一部重なりを持たせて、走査を左右に往復させることにより、広い領域に対してレーザビームを照射して、非晶質シリコン層43を結晶化させて結晶質シリコン層44を形成することができる。
ここで、具体的に、非晶質の半導体層の結晶化を行い、特性を調べた。
まず、ガラス基板上に、RFスパッタ法により、スパッタ放電不活性ガスとしてArガスを用いて、厚さ500nmの非晶質シリコン層を形成した。
そして、この非晶質シリコン層に対して、図1に示した結晶化装置40を使用して、結晶化を行った。結晶化装置40のレーザダイオード32の出射光の波長を445nmとして、4.7Wの出力で、スキャン速度は500mm/sとした。
得られたTEM像を、図3に示す。
厚さ500nmの厚膜の場合、結晶化の際に、膜の上下方向に温度勾配があるため、熱の流れが上下方向に生じる。これによって、図3に示すように、柱状に近い結晶化が起こる。
K−スペクトルを図4に示し、X線回折法の結果を図5に示す。
図4から、はっきりとしたピークが現れており、膜全体が充分に結晶化していることがわかる。
また、図5から、(111)面のピークが鋭いピークで明確に現れており、充分に結晶化していることがわかる。
これにより、レーザ光の照射により結晶化を行うので、比較的短い時間で結晶化を行うことができる。また、波長350nm〜500nmの範囲内のレーザ光を照射するので、平坦性、均一性、結晶性、安定性に優れた、結晶質の半導体層が得られる。
次に、本発明の第2の実施の形態として、本発明の半導体装置の製造方法の他の実施の形態を説明する。
本実施の形態は、絶縁層上に形成する半導体層を、薄膜とした場合である。
非晶質の半導体層の半導体材料としては、シリコン層、SiGe層、Ge層、SiC層等、Si,Ge,Cを含む材料を使用する。また、必要に応じて、半導体層にn型不純(リン等)又はp型不純物(砒素等)を注入して、導電性を高める。
特に、容量結合型のプラズマCVD法を用いた場合には、大面積に均一性に優れた非晶質の半導体層の薄膜を形成することができる。
プラズマCVD法を用いて半導体層を形成した場合には、半導体層内に多量(約10〜20原子%)の水素が含有される。その状態でエキシマレーザ照射を行うと、急激に局所加熱されることにより、水素が瞬間的に凝集放出され、表面に穴が開いてしまい、平坦性が著しく劣化する。
そのため、プラズマCVD法により形成した非晶質の半導体層に対して、エキシマレーザ照射により結晶化を行う場合には、結晶化工程の前に脱水素工程(窒素雰囲気中で400〜450℃、1〜2時間程度)を行うことが不可欠であった。
これに対して、本実施の形態の製造方法では、波長350nm〜500nmの範囲内のレーザ光を照射して、結晶化を行うため、半導体層の一部が局所加熱されることがなく、半導体層の厚さ方向全体にわたって比較的穏やかに加熱される。これにより、プラズマCVD法により形成した非晶質の半導体層にレーザ光を照射しても、水素が放出されることがなく、脱水素工程が不要になる。
ただし、薄膜の場合には、厚膜の場合と比較して、半導体層全体の結晶化に必要なエネルギーが少なくなるため、結晶化装置40のレーザダイオード32の出力等、非晶質の半導体層へのエネルギービームの照射条件は、厚膜の場合と異なることがある。
〔試験2〕
ここで、具体的に、非晶質のシリコン薄膜の結晶化を行い、特性を調べた。
また、比較例として、同じ厚さのシリコン薄膜に対して、エキシマレーザを照射して結晶化を行い、実施例と比較例とで、得られた結晶質の薄膜の特性を比較した。
(p型不純物として、リンをイオン注入した。イオン注入の条件は、ドーズ量2×1015/cm2、エネルギー5keV、飛程rpが30nm以下とした。)
そして、この非晶質シリコン層に対して、図1に示した結晶化装置40を使用して、結晶化を行った。結晶化装置40のレーザダイオード32の出射光の波長を445nmとして、スキャン速度は500mm/sとした。レーザダイオード32の出力を、5W、6W、8Wと変えてそれぞれ結晶化を行い、実施例の試料を作製した。
出力5Wの場合、結晶粒が小さい。出力6Wの場合、結晶粒がやや大きくなって、50nm〜300nm程度の大きさになっている。出力8Wの場合、スキャンの方向に結晶粒が連続する、異方性の結晶が形成されている。このように、出力を変えることにより、結晶粒の大きさや状態を変えることが可能であることがわかる。
結晶粒が大きい場合や、異方性の結晶が形成されている場合には、移動度が大きくなるので、このようなシリコン層は、高速で動作する能動素子(トランジスタ等)に適している。
図7A〜図7Cを見ても、出力を変えることにより、結晶粒の大きさや状態を変えることが可能であることがわかる。
また、各図にA−B(縦方向)、C−D(横方向)で付記した線の区間において、凹凸の度合いとして表面粗さRmsを測定した。比較例の各試料の表面粗さRmsを、表1に示す。
また、各図にA−B(縦方向)、C−D(横方向)で付記した線の区間において、凹凸の度合いとして表面粗さRmsを測定した。実施例の各試料の表面粗さRmsを、表2に示す。
比較例のうちでは、図8Cの350mJ/cm2のときが最も結晶粒が大きくなっている。
この図8Cの比較例と、図10Bの実施例とを比較すると、結晶粒の大きさはそれほど大きな違いがなく、図10Bの実施例の方がやや大きいくらいである。
しかし、表1と表2の結果を比較すると、図8Cの比較例(350mJ/cm2)の表面粗さが14.39nm及び12.11nmであるのに対して、図10Bの実施例(6W)の表面粗さは5.48nm及び4.05nmとなっている。即ち、実施例の方が、結晶粒の大きさのわりに表面粗さが小さく、平坦性が優れていることがわかる。実施例の他の試料も同様に、結晶粒の大きさのわりに表面粗さが小さくなっている。
従って、エキシマレーザによるレーザ光を照射した場合と比較して、やや長波長の範囲の青色可視光域でレーザ光を照射した場合には、結晶化したシリコン層の表面粗さが小さく、平坦性が優れていることがわかる。
これにより、レーザ光の照射により結晶化を行うので、比較的短い時間で結晶化を行うことができる。また、波長350nm〜500nmの範囲内のレーザ光を照射するので、平坦性、均一性、結晶性、安定性に優れた、結晶質の半導体層が得られる。
一般に、レーザアニールの場合、スパッタ法によるシリコン膜では、そのスパッタガスであるAr原子がシリコン膜中に取り込まれ、その後のレーザビームによる急激な熱処理では、膜剥がれが生じてしまうため、十分高い照射エネルギーで結晶化が困難である。
そのため、得られる結晶粒は、小さい粒径に限定されてしまう。
例えば、エキシマレーザで結晶化を行った場合の実験結果は、文献(D. Y. Kim et al, IMID’03 DIGEST,661,(2003))に記載されている。
そこで、Arとスパッタ効率(製膜レート)はそれほど変化しないが、原子半径がより小さい、Neガスをスパッタガスに用いて、Arガスを用いた場合と特性を比較した。
このとき、スパッタ放電不活性ガスとして、Arガスを用いた場合と、Neガスを用いた場合とで、それぞれ数個ずつ試料を作製した。
そして、それぞれの試料の非晶質シリコン層に対して、図1に示した結晶化装置40を使用して、結晶化を行った。結晶化装置40のレーザダイオード32の出射光の波長を445nmとして、スキャン速度は500mm/sとした。各試料に対して、レーザダイオード32の出力を、3W〜6Wの範囲内でいくつか変えて、それぞれの出力で結晶化を行った。
測定結果として、レーザの出力とシート抵抗との関係を、図11に示す。
図11より、Neガスを用いた試料では、出力4W〜6Wの広い範囲内で、シート抵抗が低くなっている。これにより、Arガスを用いた場合よりも、高い出力までレーザ照射可能である。また、Arガスを用いた試料と比較して、シート抵抗が低い。この効果は、結晶性の向上によると推定できる。得られたシート抵抗の値は、結晶化の出力5.5Wの場合で770Ω/□であった。
解析の結果を、図12A及び図12Bに示す。図12AはArガスを用いた試料の結果を示し、図12BはNeガスを用いた試料の結果を示す。
図12A及び図12Bにおいて、特に280nm付近のkスペクトルを比較すると、図12BのNeガスを用いた場合に、膜の結晶性がより優れていることが分かる。
図13Aと図13Bを比較してわかるように、出力5.5Wの場合には、ピークが非常に鋭いことから、結晶性が非常に優れていることが考えられる。即ち、シリコン層内でのリンの電気的活性化率が向上して、抵抗の低下として反映されていると考えられる。
次に、CVD法により非晶質シリコン薄膜を形成し、脱水素処理を行わないで、レーザ照射による結晶化を行い、特性を調べた。
その後、脱水素の熱工程を行わずに、図1に示した結晶化装置40を使用して、結晶化を行った。結晶化装置40のレーザダイオード32の出射光の波長を445nmとして、連続照射(CWモード)として、スキャン速度は500mm/sとした。そして、レーザダイオード32の出力を、4.5W、6Wと変えてそれぞれ結晶化を行った。
出力6Wで結晶化を行った結晶化後のシリコン層について、分光エリプソメトリによる解析と、TEM(透過電子顕微鏡)による観察を行った。
分光エリプソメトリの解析結果(kスペクトル)を図14に示し、TEMによる像を図15に示す。
図14においては、単結晶シリコン(c−Si)のkスペクトルと、出力6Wで結晶化を行った場合とを比較して示している。
図15に示すTEM像によると、0.3〜0.5μmの非常に大きな粒径の結晶粒が得られ、その粒内の結晶性も良好な様子であり、脱水素工程を行わなくても、安定して大粒の結晶粒が得られることがわかった。
図16より、シリコン層の部分(深さ30nm付近まで)では、ごく表面を除いて水素の濃度が少なくなっており、下層のSiO2層よりも1桁少ない濃度となっている。即ち、脱水素工程を行わなくても、レーザ照射によって水素が抜けていることがわかる。
次に、プラスチック基板上に、下地のバッファ層を介して、非晶質シリコン薄膜を形成し、結晶化を行い、特性を調べた。
プラスチック基板の材料としては、ポリイミド樹脂(熱分解開始温度は約500℃)を用いた。
続いて、同一のチャンバ内で連続して、スパッタ法により、バッファ層上に、厚さ50nmの非晶質シリコン層を形成した。
そして、この非晶質シリコン層に対して、図1に示した結晶化装置40を使用して、結晶化を行った。結晶化装置40のレーザダイオード32の出射光の波長を445nmとして、連続照射(CWモード)として、スキャン速度は500mm/sとして、レーザダイオード32の出力を約1.1Wとした。
この色の変化を、分光エリプトメトリ法(SOPRA社製分光エリプトメーターES−4G)で測定し、解析を行った。得られた結果として、レーザ照射前後のスペクトルを比較して、図17A及び図17Bに示す。図17Aは照射前後の屈折率(N)を示し、図17Bは照射前後の吸収率(k)を示す。
図17Bより、照射前と比較して、照射後は吸収率(k)のスペクトルの約280nmにおけるピークが強くなっている。これにより、結晶粒は限られるが、確かに結晶化が生じていると考えられる。
そこで、連続照射(CWモード)の代わりに、パルス幅300nsec、トップハットビームでの出力5.4W、繰り返し周波数1MHzとして、パルスモードで照射して、同じ構成の非晶質シリコン層の結晶化を行った。
その結果、連続照射の場合と同様の結晶化が可能であった。
従って、パルスモードでも問題なく結晶化が行えることがわかる。
次に、本発明の第3の実施の形態として、半導体装置の概略構成図(断面図)を、図18に示す。
本実施の形態は、結晶化した薄膜の半導体層に、薄膜トランジスタと、横型のPINダイオードを形成した場合である。
左の多結晶シリコン薄膜2には、薄膜トランジスタのn+のソース・ドレイン領域2A,2C及び、p−のチャネル領域2Bが形成されており、右の多結晶シリコン薄膜3には、横型のPINダイオードのp+領域3Aとi領域3Bとn+領域3Cとが形成されている。横型のPINダイオードのp+領域3Aとi領域3Bとn+領域3Cとは、水平方向(横方向)に並んで形成されている。
多結晶シリコン薄膜2,3上には、絶縁膜4が形成されている。この絶縁膜4は、薄膜
トランジスタのゲート電極6の下のゲート絶縁膜も含んでいる。
また、ソース・ドレイン領域2A,2Cには、絶縁膜4に形成されたコンタクトホール内を埋めて、金属から成る電極層5が形成されている。
これらの構成により、トップゲート型の薄膜トランジスタが構成されている。
そして、結晶化して得られた多結晶シリコン薄膜を、パターニングして分離することにより、薄膜トランジスタの多結晶シリコン薄膜2と、横型のPINダイオードの多結晶シリコン薄膜3とを、それぞれ同時に形成することができる。
薄膜トランジスタのソース・ドレイン領域2A,2C及びPINダイオードのp+領域3A及びn+領域3Cは、このパターニングによりそれぞれの多結晶シリコン薄膜2,3に分離する工程の前又は後に、例えば、多結晶シリコン薄膜にp型不純物やn型不純物のイオン注入を行うことによって、形成することができる。
本発明の半導体装置では、絶縁層上にボトムゲート型の薄膜トランジスタを形成しても構わない。
ボトムゲート形の薄膜トランジスタを形成する場合には、絶縁基板等の絶縁層上に、ゲート電極の電極層やこの電極層に接続された配線層を形成して、この電極層や配線層を介して、非晶質シリコン薄膜を形成する。さらに、この非晶質シリコン薄膜を結晶化して、多結晶シリコン薄膜を形成する。そして、多結晶シリコン薄膜のうち、ゲート電極上の部分にチャネル領域を形成し、チャネル領域の外側にソース・ドレイン領域を形成する。
次に、本発明の第4の実施の形態として、半導体装置の概略構成図(断面図)を、図19に示す。
本実施の形態は、結晶化した厚膜の半導体層に、縦型のPINダイオードを形成した場合である。
この半導体装置20は、図示しない他の部分に、縦型のPINダイオードとは別に、トランジスタやその他の回路が形成されている。
多結晶シリコン層16には、縦型のPINダイオードのn+領域13とi領域14とp+領域15とが、この順序で下層から積層形成されている。
なお、n+領域13とp+領域15とは、図19とは上下逆に、n+領域13が上層にあるように積層されていても構わない。
透明電極層17には、ITO(インジウム錫酸化物)等の透明導電性材料を使用することができる。
多結晶シリコン層16を、本発明の半導体装置の製造方法を用いて形成したことにより、多結晶シリコン層16として、平坦性、均一性、結晶性に優れた、多結晶シリコン層を使用することができる。これにより、光の変換効率の高いPINダイオードを構成することができる。
次に、本発明の第5の実施の形態として、半導体装置の概略構成図(断面図)を、図20に示す。
本実施の形態は、2つの縦型のPINダイオードを上下に積層した、タンデム構造とした構成である。
さらに、第1の縦型のPINダイオードが形成された、多結晶シリコン層16の上に接して、第2の縦型のPINダイオードが形成された、非晶質シリコン層24が積層されている。そして、この非晶質シリコン層24の上に、図19に示した第4の実施の形態の半導体装置20と同様の、透明電極層17が形成されて、半導体装置30が構成されている。
第2の縦型のPINダイオードは、非晶質シリコン層24に、下層から、n+領域21、i領域22、p+領域23が形成されて、構成されている。
なお、n+領域13,21とp+領域15,23とは、図20とは上下逆に、n+領域13,21が上層にあるように積層されていても構わない。
なお、それぞれのシリコン層16,24の厚さを1μm程度よりもさらに薄くしても構わない。シリコン層16,24の厚さを、例えば、0.5μm〜1.0μmの範囲内の厚さとしても構わない。
シリコン層16,24の厚さを薄くすることにより、シリコンの使用量が少なくなるため、材料コストを低減することができる。
図21に示すように、非晶質シリコン(a−Si)は吸収スペクトルのピークが550nm付近にあり、多結晶シリコン(poly−Si)は吸収スペクトルのピークが750nm付近にあり、非晶質シリコン(a−Si)と多結晶シリコン(poly−Si)とでは、吸収スペクトル(波長帯)が異なっている。
従って、非晶質シリコンと多結晶シリコンとを併用することにより、直列効果として開放端電圧(Voc)が高くなるだけでなく、図中細線で示すように、太陽光のスペクトルのスペクトル密度分布に近い、スペクトル密度分布が得られる。
このことから、図20に示したように、多結晶シリコン層16上に非晶質シリコン層24を積層して、それぞれのシリコン層16,24に縦型PINダイオードを形成することにより、太陽光を幅広い波長帯域にわたって有効に吸収することができる。
計算の結果、短絡電流密度Jsc=23mA、開放電圧Voc=1.1V、変換効率=18%となった。
この提案されている構成では、変換効率が13〜14%となっている。
即ち、本実施の形態の構成では、前述した計算結果から、この提案されている構成によりも、さらに高い変換効率が得られることがわかる。
まず、絶縁基板11上に、電極層12を形成する。電極層12の材料としては、金属、合金、金属化合物等の導電性材料を使用することができる。電極層12は、層を形成した後に、所定の平面パターンにパターニングする。
次に、電極層12上に、第1の非晶質シリコン層を形成する。
そして、第1の非晶質シリコン層を形成した後に、本発明の半導体装置の製造方法を用いて、第1の非晶質シリコン層を結晶化して、多結晶シリコン層16を形成する。
次に、多結晶シリコン層16に、n型不純物を注入してn+領域13を形成し、p型不純物を注入してp+領域15を形成する。n+領域13とp+領域15の形成順序は、どちらを先にしても構わない。
その後、多結晶シリコン層16上に、例えば、プラズマCVD法により、(第2の)非晶質シリコン層24として、水素化した非晶質シリコン層を形成する。
その後、(第2の)非晶質シリコン層24に、n型不純物を注入してn+領域21を形成し、p型不純物を注入してp+領域23を形成する。n+領域21とp+領域23の形成順序は、どちらを先にしても構わない。
さらに、非晶質シリコン層24の上に、透明電極層17を形成する。
このようにして、図20に示した半導体装置30を製造することができる。
Claims (16)
- 絶縁層上に、厚さ4nm〜1μmの非晶質の半導体層を形成する工程と、
前記半導体層に対して、波長が350nm〜500nmの範囲内のエネルギービームを照射することにより、前記半導体層を結晶化させる工程を含む
半導体装置の製造方法。 - 前記半導体層が、Si,Ge,Cから選ばれる1種以上の元素を含む、請求項1に記載の半導体装置の製造方法。
- 前記絶縁層として、ガラス又はプラスチックを使用する、請求項1又は請求項2に記載の半導体装置の製造方法。
- 前記非晶質の半導体層を形成する工程を、スパッタ放電不活性ガスとして、Neガス又はNeガスを含む混合ガスを用いた、スパッタ法により行う、請求項1〜請求項3のいずれか1項に記載の半導体装置の製造方法。
- プラズマCVD法により前記非晶質の半導体層を形成する工程を行った後、脱水素のための熱処理工程は行わないで、前記半導体層を結晶化する工程を行う、請求項1〜請求項3のいずれか1項に記載の半導体装置の製造方法。
- 前記半導体層を結晶化させる工程の途中又は前後において、前記半導体層に能動素子の不純物領域を導入する工程をさらに含む、請求項1〜請求項5のいずれか1項に記載の半導体装置の製造方法。
- 前記絶縁層をプラスチックにより形成し、前記プラスチックとしてポリイミド樹脂、ポリアミドイミド樹脂、ポリシリセスキオキサンから選ばれる1種以上を使用する、請求項3に記載の半導体装置の製造方法。
- 前記絶縁層上に、厚さが0.2〜1.5μmであり、Zn,S,Si,Oの各成分を各々3原子%以上含む材料から成るバッファ層を形成し、その後、前記バッファ層上に前記半導体層を形成する、請求項7に記載の半導体装置の製造方法。
- 厚さ4nm〜1μmの非晶質の半導体層に対して、波長が350nm〜500nmの範囲内のエネルギービームを照射して結晶化を行って得られた結晶質の半導体層と、
前記結晶質の半導体層に形成された不純物領域を含む能動素子とを有する
半導体装置。 - 前記能動素子が薄膜トランジスタであり、前記非晶質の半導体層の厚さが4nm〜100nmの範囲内であり、前記不純物領域が前記薄膜トランジスタのソース領域及びドレイン領域である、請求項9に記載の半導体装置。
- 前記能動素子がPINダイオードであり、前記非晶質の半導体層の厚さが300nm〜1μmの範囲内であり、前記不純物領域が前記PINダイオードのp型領域とi型領域とn型領域である、請求項9に記載の半導体装置。
- 前記結晶質の半導体層の上に、非晶質の第2の半導体層が形成され、前記非晶質の第2の半導体層に第2のPINダイオードが形成されている、請求項11に記載の半導体装置。
- 前記結晶質の半導体層が、Si,Ge,Cから選ばれる1種以上の元素を含む、請求項9〜請求項12のいずれか1項に記載の半導体装置。
- 前記半導体層の下層に絶縁層が設けられ、前記絶縁層が、ガラス又はプラスチックにより形成されている、請求項9〜請求項13のいずれか1項に記載の半導体装置。
- 前記絶縁層がプラスチックにより形成されており、前記プラスチックとしてポリイミド樹脂、ポリアミドイミド樹脂、ポリシリセスキオキサンから選ばれる1種以上が用いられている、請求項14に記載の半導体装置。
- 前記絶縁層と前記半導体層との間に、厚さが0.2〜1.5μmであり、Zn,S,Si,Oの各成分を各々3原子%以上含む材料から成るバッファ層が設けられている、請求項15に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011141111A JP6010809B2 (ja) | 2010-08-31 | 2011-06-24 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010195123 | 2010-08-31 | ||
JP2010195123 | 2010-08-31 | ||
JP2011141111A JP6010809B2 (ja) | 2010-08-31 | 2011-06-24 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012074675A true JP2012074675A (ja) | 2012-04-12 |
JP6010809B2 JP6010809B2 (ja) | 2016-10-19 |
Family
ID=46170522
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011141111A Active JP6010809B2 (ja) | 2010-08-31 | 2011-06-24 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6010809B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015043388A (ja) * | 2013-08-26 | 2015-03-05 | 国立大学法人 琉球大学 | 半導体装置、半導体装置の製造方法、電子機器 |
JP2015161701A (ja) * | 2014-02-26 | 2015-09-07 | 国立大学法人 琉球大学 | ディスプレイ |
JP2016526282A (ja) * | 2013-05-09 | 2016-09-01 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | エキシマレーザアニーリング後にポリシリコン品質を向上させる多層アモルファスシリコン構造 |
WO2018179377A1 (ja) * | 2017-03-31 | 2018-10-04 | 国立大学法人 琉球大学 | フレキシブル基板の製造方法 |
JP2021136299A (ja) * | 2020-02-26 | 2021-09-13 | 国立大学法人 琉球大学 | フレキシブルディスプレイパネルの製造方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11298004A (ja) * | 1998-04-08 | 1999-10-29 | Toshiba Corp | 薄膜トランジスタ及び液晶表示装置の製造方法 |
JP2002141284A (ja) * | 2000-10-25 | 2002-05-17 | Sharp Corp | ポリシリコン膜およびその形成方法 |
JP2003037065A (ja) * | 2001-05-21 | 2003-02-07 | Sharp Corp | 水素ガス混合気を用いてシリコン膜をスパッタリングするシステムおよびその方法 |
JP2004063924A (ja) * | 2002-07-31 | 2004-02-26 | Mitsubishi Heavy Ind Ltd | レーザアニール方法及び装置 |
JP2004342785A (ja) * | 2003-05-15 | 2004-12-02 | Sony Corp | 半導体製造方法および半導体製造装置 |
JP2004356151A (ja) * | 2003-05-27 | 2004-12-16 | Matsushita Electric Ind Co Ltd | 半導体素子の製造方法 |
JP2005197651A (ja) * | 2003-12-26 | 2005-07-21 | Korea Electronics Telecommun | ポリシリコン層形成方法及びこれを用いた薄膜トランジスタの製造方法 |
JP2007513494A (ja) * | 2003-10-23 | 2007-05-24 | ライニッシュ−ヴェストフェリッシェ・テクニッシェ・ホッホシューレ・アーヘン | 相変化メモリ、相変化メモリアセンブリ、相変化メモリセル、2d相変化メモリセルアレイ、3d相変化メモリセルアレイおよび電子部品 |
JP2008218893A (ja) * | 2007-03-07 | 2008-09-18 | Fujifilm Corp | レーザ光照方法および装置 |
JP2009283923A (ja) * | 2008-04-25 | 2009-12-03 | Semiconductor Energy Lab Co Ltd | 光電変換装置の作製方法 |
-
2011
- 2011-06-24 JP JP2011141111A patent/JP6010809B2/ja active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11298004A (ja) * | 1998-04-08 | 1999-10-29 | Toshiba Corp | 薄膜トランジスタ及び液晶表示装置の製造方法 |
JP2002141284A (ja) * | 2000-10-25 | 2002-05-17 | Sharp Corp | ポリシリコン膜およびその形成方法 |
JP2003037065A (ja) * | 2001-05-21 | 2003-02-07 | Sharp Corp | 水素ガス混合気を用いてシリコン膜をスパッタリングするシステムおよびその方法 |
JP2004063924A (ja) * | 2002-07-31 | 2004-02-26 | Mitsubishi Heavy Ind Ltd | レーザアニール方法及び装置 |
JP2004342785A (ja) * | 2003-05-15 | 2004-12-02 | Sony Corp | 半導体製造方法および半導体製造装置 |
JP2004356151A (ja) * | 2003-05-27 | 2004-12-16 | Matsushita Electric Ind Co Ltd | 半導体素子の製造方法 |
JP2007513494A (ja) * | 2003-10-23 | 2007-05-24 | ライニッシュ−ヴェストフェリッシェ・テクニッシェ・ホッホシューレ・アーヘン | 相変化メモリ、相変化メモリアセンブリ、相変化メモリセル、2d相変化メモリセルアレイ、3d相変化メモリセルアレイおよび電子部品 |
JP2005197651A (ja) * | 2003-12-26 | 2005-07-21 | Korea Electronics Telecommun | ポリシリコン層形成方法及びこれを用いた薄膜トランジスタの製造方法 |
JP2008218893A (ja) * | 2007-03-07 | 2008-09-18 | Fujifilm Corp | レーザ光照方法および装置 |
JP2009283923A (ja) * | 2008-04-25 | 2009-12-03 | Semiconductor Energy Lab Co Ltd | 光電変換装置の作製方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016526282A (ja) * | 2013-05-09 | 2016-09-01 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | エキシマレーザアニーリング後にポリシリコン品質を向上させる多層アモルファスシリコン構造 |
JP2015043388A (ja) * | 2013-08-26 | 2015-03-05 | 国立大学法人 琉球大学 | 半導体装置、半導体装置の製造方法、電子機器 |
JP2015161701A (ja) * | 2014-02-26 | 2015-09-07 | 国立大学法人 琉球大学 | ディスプレイ |
WO2018179377A1 (ja) * | 2017-03-31 | 2018-10-04 | 国立大学法人 琉球大学 | フレキシブル基板の製造方法 |
JPWO2018179377A1 (ja) * | 2017-03-31 | 2019-12-19 | 国立大学法人 琉球大学 | フレキシブル基板の製造方法 |
JP2021136299A (ja) * | 2020-02-26 | 2021-09-13 | 国立大学法人 琉球大学 | フレキシブルディスプレイパネルの製造方法 |
JP7438506B2 (ja) | 2020-02-26 | 2024-02-27 | 国立大学法人 琉球大学 | フレキシブルディスプレイパネルの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6010809B2 (ja) | 2016-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Mei et al. | Laser dehydrogenation/crystallization of plasma‐enhanced chemical vapor deposited amorphous silicon for hybrid thin film transistors | |
US6319761B1 (en) | Method of fabricating a thin film transistor | |
JP6010809B2 (ja) | 半導体装置の製造方法 | |
US7943447B2 (en) | Methods of fabricating crystalline silicon, thin film transistors, and solar cells | |
US20090140255A1 (en) | Crystalline Semicondutor Film and Method for Manufacturing the Same | |
US8860037B2 (en) | Thin-film transistor device | |
Giust et al. | High-performance laser-processed polysilicon thin-film transistors | |
JP2009081383A (ja) | 薄膜半導体素子を備えた表示装置及び薄膜半導体素子の製造方法 | |
US8367527B2 (en) | Method of fabricating polycrystalline silicon thin film | |
JP5232360B2 (ja) | 半導体装置及びその製造方法 | |
US20120193633A1 (en) | Semiconductor device and method for manufacturing same | |
US6713330B1 (en) | Method of fabricating a thin film transistor | |
US10600915B2 (en) | Flexible substrate structure, flexible transistor and method for fabricating the same | |
US7491972B1 (en) | Polysilicon semiconductor thin film substrate, method for producing the same, semiconductor device, and electronic device | |
JPH0362971A (ja) | 薄膜トランジスタ | |
JP4568000B2 (ja) | 半導体薄膜の製造方法 | |
CN101295679A (zh) | 薄膜晶体管的制造方法 | |
JP3981532B2 (ja) | 半導体装置の製造方法 | |
JP4106204B2 (ja) | 半導体装置の製造方法 | |
JP3392325B2 (ja) | 液晶表示装置 | |
Kawachi et al. | Characterization of high-performance polycrystalline silicon complementary metal–oxide–semiconductor circuits | |
JP4701467B2 (ja) | 多結晶膜の製造方法および半導体装置の製造方法 | |
JP3999923B2 (ja) | 半導体装置およびその製造方法 | |
US20240194793A1 (en) | Thin film transistor, thin film transistor array substrate and method of manufacturing thin film transistor | |
KR101131216B1 (ko) | 다결정 실리콘 박막의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20130531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130531 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140612 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140612 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150819 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160627 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20160705 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160809 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160830 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6010809 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |