JP2004356151A

JP2004356151A - 半導体素子の製造方法

Info

Publication number: JP2004356151A
Application number: JP2003148742A
Authority: JP
Inventors: Satoshi Maejima; 聡前嶋; Masahiro Yamamoto; 昌裕山本; Takaaki Higashida; 隆亮東田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2003-05-27
Filing date: 2003-05-27
Publication date: 2004-12-16

Abstract

【課題】ポリイミドに熱ダメージを低減させ、アモルファス状シリコンに十分な熱エネルギーを与えることが可能な半導体素子の製造方法を提供すること。
【解決手段】ポリイミドとシリコンを主とするアモルファス状膜の間に高熱伝導性膜を形成した後、この高熱伝導性膜上にシリコンを主とするアモルファス状膜をパルスレーザを用いて活性化及び結晶化することで解決できる。その際、高熱伝導性膜が、アルミニウム、銅、金、銀、クロム、チタン、炭素、ニッケルからなる群から選ばれた膜であると好適である。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子の活性化、結晶化に関する半導体素子の製造方法であって、特にポリイミド上に成膜されたシリコンを主とするアモルファス状の膜を活性化及び結晶化するものである。
【０００２】
【従来の技術】
高性能（多結晶）の半導体素子を成形する工程は、大きく分けると活性化工程、結晶化工程がある。以下、図５を参照しながら従来技術を説明する。
【０００３】
図５は、活性化工程、結晶化工程を説明する図である。図５において、アモルファス状シリコン膜３は、少なくとも１０００℃以上の温度により融解し再凝固する際に、結晶構造を発現するが、下地にガラス基板７を用いる場合など融点が１０００℃未満であるものを装置の基板あるいは他の層に用いている場合は、波長が３０８ｎｍのＸｅｃｌエキシマパルスレーザを用い短い時間（パルス幅２０−５０ｎｓ）でアモルファス状シリコン膜のみを加熱し装置の基板あるいは他の層に熱のダメージを与えない方法が提案されている。なお、この方式については、特許文献１に詳しく説明されている。
【０００４】
【特許文献１】
特開平０９−２９３８７０号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、従来例のパルスレーザを用いたアニーリング法では、ポリイミドにダメージを与えるという問題点があった。詳しく述べると、不純物が添加されたアモルファス状のシリコンを活性化及び結晶化する際、１０００℃以上の熱エネルギーが必要であるが、この一つの手段として、パルス状エキシマレーザを用い短時間で局所的に熱エネルギーをアモルファス状シリコンに与える方法がある。この時、パルス状エキシマレーザのエネルギーは、大半がアモルファス状シリコンに吸収されるが、４０％程度はアモルファス状シリコンを透過し、下地のポリイミドに到達するため、ポリイミドの温度は少なくとも４００℃程度になる。しかしながら、ポリイミドの融点は、高くとも２５０℃であるため、下地としてポリイミドを用いることは困難であった。
【０００６】
また、前記アモルファス状シリコンの膜厚が薄くなるにつれてパルス状エキシマレーザのエネルギー吸収量が低下し、ポリイミドに到達するエネルギーが増加する。したがって、ポリイミドに熱ダメージを与えず前記アモルファス状シリコンに十分な熱エネルギーを与えることが困難であるという問題点もあった。
【０００７】
本発明は、上記従来の問題点に鑑み、ポリイミドの熱ダメージを低減し、アモルファス状シリコンに十分な熱エネルギーを与えることが可能な半導体素子の製造方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】
本願の第１発明の半導体素子の製造方法は、ポリイミド上に高熱伝導性膜を形成する工程と、その高熱伝導性膜の上にシリコンを主とするアモルファス状の膜を形成する工程と、そのシリコンを主とするアモルファス状の膜をパルスレーザにより活性化及び結晶化する工程を含むことを特徴とする。
【０００９】
本願の第２発明の半導体素子の製造方法は、ポリイミド上に高熱伝導性膜を形成する工程と、その高熱伝導性膜がフォトレジスト又はメタルマスクを用いて一部露出する形でその高熱伝導性膜の上にシリコンを主とアモルファス状の膜を形成する工程と、その一部露出した高熱伝導性膜が前記ポリイミドと接して配線された冷却部を有する部位と熱的に接合する工程と、そのシリコンを主とするアモルファス状の膜をパルスレーザにより活性化及び結晶化する工程を含むことを特徴とする。
【００１０】
本願の第３発明の半導体素子の製造方法は、ポリイミドに複数の貫通穴を形成する工程と、その複数の貫通穴に高熱伝導性膜を形成する工程と、その高熱伝導性膜が全ての貫通穴低部まで満たされ、前記ポリイミドと接して配線された冷却部を有する部位と熱的に接合する工程と、その高熱伝導性膜にシリコンを主とアモルファス状の膜を形成する工程と、そのシリコンを主とするアモルファス状の膜をパルスレーザにより活性化及び結晶化する工程を含むことを特徴とする。
【００１１】
本願の第４発明の半導体素子の製造方法は、ポリイミド上に低熱伝導性膜を形成する工程と、その低熱伝導性膜の上にその低熱伝導性膜より熱伝導率が大きい高熱伝導性膜を形成する工程と、その高熱伝導性膜の上にシリコンを主とするアモルファス状の膜を成膜する工程と、シリコンを主とするアモルファス状の膜をパルスレーザにより活性化及び結晶化する工程を含むことを特徴とする。
【００１２】
本願の第１から第４発明の半導体素子の製造方法において、好適には、高熱伝導性膜は、熱伝導率が２００Ｗ／ｍ・Ｋ以上８００Ｗ／ｍ・Ｋ未満であること、又は、低熱伝導性膜は、高熱伝導性膜と熱伝導率の差が１００Ｗ／ｍ・Ｋ以上７８０Ｗ／ｍ・Ｋ未満であること、又は、シリコンを主とするアモルファス状の膜は、膜厚が５ｎｍ以上１０００ｎｍ以下であり、ポリイミド上に成膜した膜の膜厚が全体で２０ｎｍ以上１５００ｎｍ以下であること、又は、パルスレーザは、レーザ波長が２００ｎｍ以上６５０ｎｍ未満、パルス幅が１０ｐｓｅｃ以上１ｍｓｅｃ未満であること、又は、シリコンを主とするアモルファス状の膜のドープをＰＦ_５、ＡＳＦ_５、ＢＦ_３及びＢ_２Ｈ_６からなる群から選ばれたドーパントガス中でプラズマドーピングすることが望ましい。
【００１３】
【発明の実施の形態】
図１〜図４に本発明の実施の形態を示す。
【００１４】
（実施の形態１）
以下、本発明の第１の実施形態について、図１を参照して説明する。図１は本発明の第１の実施形態に係る半導体素子の断面図を示す。
【００１５】
図１において、ポリイミド１と、シリコンを主とするアモルファス状膜３が高熱伝導性膜２を挟むように構成されている。本実施例では、高熱伝導性膜２にアルミニウムを用いシリコンを主とするアモルファス状膜３にはＮ型Ｓｉウエハを用いる。このアモルファス状膜３は３００Ｗの低エネルギーで低温スパッタリングにより成膜することにより、ポリイミドへの熱ダメージを低減している。
【００１６】
続いて、パルス状エキシマレーザを用いてレーザパワー３００ｍＪ／ｃｍ^２で活性化させ結晶化する。本構成の半導体素子を用いることにより、このレーザ活性化工程、結晶化工程において、シリコンを主とするアモルファス状膜３は、パルスレーザを用いて融解されるとき発生する熱が、高熱伝導性膜２で平面方向に拡散され、ポリイミド１に伝導される熱が低減される。
【００１７】
したがって、本実施形態においては、シリコンを主とするアモルファス状膜３とポリイミド１の間に高熱伝導性膜２があるため、活性化及び結晶化させるのに必要な熱がポリイミド１の手前で拡散される。その結果、ポリイミド１に熱的ダメージを与えることなく活性化及び結晶化が可能となり、活性化及び結晶化工程を有する半導体素子の作成において従来例と比べて、下地基板として安価でフレキシブルなポリイミドを用いることが可能であるといった点で大きく改善される。
【００１８】
以上のように、従来例に比べて、低融点の下地基板であるポリイミドを使用することが可能となったのは、半導体素子となるシリコンを主とするアモルファス状膜とポリイミドの間に高熱伝導性膜を用いたことが要因となっていると考えられる。
【００１９】
（実施の形態２）
以下、本発明の第２の実施形態について、図２を参照して説明する。図２は、本発明の第２の実施形態に係る半導体素子の断面図を示す。
【００２０】
図２において、ポリイミド１と、シリコンを主とするアモルファス状膜３が高熱伝導性膜２を挟むように構成され、高熱伝導性膜２の一部が外部の冷却機構と熱的に接合される構成となっている。本実施例では高熱伝導性膜２にアルミニウムを用いシリコンを主とするアモルファス状膜３にはＮ型Ｓｉウエハを用いる。このアモルファス状膜３は３００Ｗの低エネルギーで低温スパッタリングにより成膜することにより、ポリイミドへの熱ダメージを低減している。
【００２１】
また、シリコンを主とするアモルファス状膜を成膜するときにＳＵＳ３０４で作られたメタルマスクを用いることにより、一部だけ高熱伝導性膜２のアルミニウムが露出するようにする。高熱伝導性膜２のアルミニウムの一部露出した部位は、ポリイミドと接して配線された冷却部を有する部位とアルミニウム配線を用いて熱的に接合される。
【００２２】
続いて、パルス状エキシマレーザを用いてレーザパワー３００ｍＪ／ｃｍ^２で活性化させ結晶化する。本構成の半導体素子を用いることにより、このレーザ活性化工程、結晶化工程において、シリコンを主とするアモルファス状膜３がパルスレーザを用いて融解されるとき発生する熱は、高熱伝導性膜２で平面方向に拡散され外部の冷却機構にその熱が伝導され、ポリイミド１に伝導される熱が低減される。
【００２３】
また、本実施形態においては、シリコンを主とするアモルファス状膜３とポリイミド１の間に高熱伝導性膜２があるため、活性化及び結晶化させるのに必要な熱がポリイミド１の手前で拡散され外部の冷却機構に伝導される。その結果、ポリイミド１に熱的ダメージを与えることなく活性化及び結晶化が可能となり、活性化及び結晶化工程を有する半導体素子の作成において従来例と比べて、下地基板として安価でフレキシブルなポリイミドを用いることが可能であるといった点で大きく改善される。
【００２４】
以上のように、従来例に比べて、低融点の下地基板であるポリイミドを使用することが可能となったのは、半導体素子となるシリコンを主とするアモルファス状膜とポリイミドの間の高熱伝導性膜が外部の冷却機構と熱的に接合されていることが要因になっていると考えられる。
【００２５】
（実施の形態３）
以下、本発明の第３の実施形態について、図３を参照して説明する。図３は、本発明の第３の実施形態に係る半導体素子の断面図を示す。
【００２６】
図３において、ポリイミド１と、シリコンを主とするアモルファス状膜３が高熱伝導性膜２を挟むように構成され、ポリイミド１に複数の貫通穴が形成されておりこの貫通底部まで高熱伝導性膜２が満たされている。更に、貫通穴底部まで満たされた高熱伝導性膜２は貫通底部で外部の冷却機構と熱的に接合されている。このポリイミド１の穴あけには、エキシマレーザを用いてφ１ｍｍ以内の穴をポリイミドの面積の４０％の割合であけている。
【００２７】
また、本実施例では、高熱伝導性膜２にアルミニウムを用いシリコンを主とするアモルファス状膜３にはＮ型Ｓｉウエハを用いる。このアモルファス状膜３は、３００Ｗの低エネルギーで低温スパッタリングにより成膜することによりポリイミドへの熱ダメージを低減している。
【００２８】
続いて、パルス状エキシマレーザを用いてレーザパワー３００ｍＪ／ｃｍ^２で活性化させ結晶化する。本構成の半導体素子を用いることにより、このレーザ活性化工程、結晶化工程において、このシリコンを主とするアモルファス状膜３がパルスレーザを用いて融解されるとき発生する熱は、高熱伝導性膜２を介して外部の冷却機構に伝導されるため、ポリイミド１に伝導される熱が低減される。
【００２９】
また、本実施形態においては、シリコンを主とするアモルファス状膜３とポリイミド１の間に高熱伝導性膜２があるため、活性化及び結晶化させるのに必要な熱は、高熱伝導性膜２を介して外部の冷却機構に伝導される。その結果、ポリイミド１に熱的ダメージを与えることなく活性化及び結晶化が可能となり、活性化及び結晶化工程を有する半導体素子の作成において従来例と比べて、下地基板として安価でフレキシブルなポリイミドを用いることが可能である、といった点で大きく改善される。
【００３０】
以上のように、従来例に比べて、低融点の下地基板であるポリイミドを使用することが可能となったのは、半導体素子となるシリコンを主とするアモルファス状膜とポリイミドの間の高熱伝導性膜が、ポリイミドに形成された貫通穴を介して外部の冷却機構に熱的に接合され熱がポリイミドに伝わりにくくしたためと考えられる。
【００３１】
（実施の形態４）
以下、本発明の第４の実施形態について、図４を参照して説明する。図４は、本発明の第４の実施形態に係る半導体素子の断面図を示す。
【００３２】
図４において、ポリイミド１と、シリコンを主とするアモルファス状膜３が高熱伝導性膜２及び低熱伝導性膜４を挟むように構成され、高熱伝導性膜２と低熱伝導性膜４の熱伝導率の差が、１００Ｗ／ｍ・Ｋ以上７８０Ｗ／ｍ・Ｋ未満となるよう選択されている。また、本実施例では高熱伝導性膜２にアルミニウムを用い、低熱伝導性膜４には、モリブデンを用いている。さらにシリコンを主とするアモルファス状膜３には、Ｎ型Ｓｉウエハを用いている。このアモルファス状膜３は、３００Ｗの低エネルギーで低温スパッタリングにより成膜することによりポリイミドへの熱ダメージを低減している。
【００３３】
続いて、パルス状エキシマレーザを用いてレーザパワー３００ｍＪ／ｃｍ^２で活性化させ、結晶化する。本構成の半導体素子を用いることにより、このレーザ活性化工程、結晶化工程において、このシリコンを主とするアモルファス状膜３がパルスレーザを用いて融解されるとき発生する熱は、高熱伝導性膜２と低熱伝導性膜４の熱伝導率の差により高熱伝導性膜２で垂直方向より平面方向により拡散され、ポリイミド１に伝導される熱が低減される。
【００３４】
また、本実施形態においては、シリコンを主とするアモルファス状膜３とポリイミド１の間に高熱伝導性膜２及び低熱伝導性膜４があるため、活性化及び結晶化させるのに必要な熱がポリイミド１の手前で拡散される。その結果、ポリイミド１に熱的ダメージを与えることなく活性化及び結晶化が可能となり、活性化及び結晶化工程を有する半導体素子の作成において従来例と比べて、下地基板として安価でフレキシブルなポリイミドを用いることが可能である、といった点で大きく改善される。
【００３５】
以上のように、従来例に比べて、低融点の下地基板であるポリイミドを使用することが可能となったのは、半導体素子となるシリコンを主とするアモルファス状膜とポリイミドの間に高熱伝導性膜と低熱伝導性膜を用いたためと考えられる。
【００３６】
【発明の効果】
以上の説明から明らかなように、本願発明の半導体素子の製造方法によれば、ポリイミドを提供し、前記ポリイミド上に高熱伝導性膜を形成する工程と、その高熱伝導性膜の上にシリコンを主とするアモルファス状の膜を形成する工程と、そのシリコンを主とするアモルファス状の膜をパルスレーザーにより活性化及び結晶化する工程を含むため、ポリミイドに熱ダメージを低減できアモルファス状シリコンに十分な熱エネルギーを与えることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体素子の断面を示す図
【図２】本発明の第２の実施形態に係る半導体素子の断面を示す図
【図３】本発明の第３の実施形態に係る半導体素子の断面を示す図
【図４】本発明の第４の実施形態に係る半導体素子の断面を示す図
【図５】従来技術における活性化・結晶化工程を示す図
【符号の説明】
１ポリイミド基板
２高熱伝導性膜
３シリコンを主とするアモルファス状膜
４低熱伝導性膜
５パルスレーザ
６冷却機構
７ガラス基板
８ドープ層

Claims

ポリイミド上に半導体素子を形成する半導体素子の製造方法であって、前記ポリイミド上に高熱伝導性膜を形成する工程と、その高熱伝導性膜の上にシリコンを主とするアモルファス状の膜を形成する工程と、そのシリコンを主とするアモルファス状の膜をパルスレーザにより活性化及び結晶化する工程を含むことを特徴とする半導体素子の製造方法。
ポリイミド上に半導体素子を形成する半導体素子の製造方法であって、前記ポリイミド上に高熱伝導性膜を形成する工程と、その高熱伝導性膜がフォトレジスト又はメタルマスクを用いて一部露出する形でその高熱伝導性膜の上にシリコンを主とアモルファス状の膜を形成する工程と、その一部露出した高熱伝導性膜が前記ポリイミドと接して配線された冷却部を有する部位と熱的に接合する工程と、そのシリコンを主とするアモルファス状の膜をパルスレーザにより活性化及び結晶化する工程を含むことを特徴とする半導体素子の製造方法。
ポリイミド上に半導体素子を形成する半導体素子の製造方法であって、前記ポリイミドに複数の貫通穴を形成する工程と、その複数の貫通穴に高熱伝導性膜を形成する工程と、その高熱伝導性膜が全ての貫通穴低部まで満たされ、前記ポリイミドと接して配線された冷却部を有する部位と熱的に接合する工程と、その高熱伝導性膜にシリコンを主とアモルファス状の膜を形成する工程と、そのシリコンを主とするアモルファス状の膜をパルスレーザにより活性化及び結晶化する工程を含むことを特徴とする半導体素子の製造方法。
ポリイミド上に半導体素子を形成する半導体素子の製造方法であって、前記ポリイミド上に低熱伝導性膜を形成する工程と、その低熱伝導性膜の上にその低熱伝導性膜より熱伝導率が大きい高熱伝導性膜を形成する工程と、その高熱伝導性膜の上にシリコンを主とするアモルファス状の膜を成膜する工程と、シリコンを主とするアモルファス状の膜をパルスレーザにより活性化及び結晶化する工程を含むことを特徴とする半導体素子の製造方法。
高熱伝導性膜はアルミニウム、銅、金、銀、クロム、チタン、炭素、ニッケルからなる群から選ばれた膜であることを特徴とする請求項１〜４の何れか一項に記載の半導体素子の製造方法。
高熱伝導性膜は、熱伝導率が２００Ｗ／ｍ・Ｋ以上８００Ｗ／ｍ・Ｋ未満であることを特徴とする請求項１〜４の何れか一項に記載の半導体素子の製造方法。
低熱伝導性膜は、高熱伝導性膜と熱伝導率の差が１００Ｗ／ｍ・Ｋ以上７８０Ｗ／ｍ・Ｋ未満であることを特徴とする請求項４記載の半導体素子の製造方法。
シリコンを主とするアモルファス状の膜は、膜厚が５ｎｍ以上１０００ｎｍ以下であり、ポリイミド上に成膜した膜の膜厚が全体で２０ｎｍ以上１５００ｎｍ以下であることを特徴とする請求項１〜４の何れか一項に記載の半導体素子の製造方法。
パルスレーザは、レーザ波長が２００ｎｍ以上６５０ｎｍ未満であり、パルス幅が１０ｐｓｅｃ以上１ｍｓｅｃ未満であることを特徴とする請求項１〜４の何れか一項に記載の半導体素子の製造方法。
シリコンを主とするアモルファス状の膜のドープをＰＦ_５、ＡｓＦ_５、ＢＦ_３及びＢ_２Ｈ_６からなる群から選ばれたドーパントガス中でプラズマドーピングすることを特徴とする請求項１〜４の何れか一項に記載の半導体素子の製造方法。