JP2012069987A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2012069987A JP2012069987A JP2011257061A JP2011257061A JP2012069987A JP 2012069987 A JP2012069987 A JP 2012069987A JP 2011257061 A JP2011257061 A JP 2011257061A JP 2011257061 A JP2011257061 A JP 2011257061A JP 2012069987 A JP2012069987 A JP 2012069987A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- source electrode
- semiconductor substrate
- sacrificial layer
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【解決手段】第1のソース電極、ゲート電極、ドレイン電極、及び第2のソース電極が、所定方向に沿ってこの順に並んで半導体基板の上面上に形成された構造を有するトランジスタを形成する。犠牲層を、トランジスタを覆って半導体基板の上面上に形成する。犠牲層を部分的に除去することにより、第1のソース電極及び前記第2のソース電極を露出する。第1のソース電極及び第2のソース電極に接続され、所定方向に沿って延在する配線を、犠牲層の上面上に形成する。犠牲層を除去する。トランジスタ及び配線を覆う形状に加工されたシート、テープ、又は基板を、トランジスタ及び配線を覆って半導体基板の上面上に貼り付ける。
【選択図】図25
Description
図1は、本発明の実施の形態1に係る半導体装置の構造を示す上面図であり、図2,3は、それぞれ図1に示したラインII−II,III−IIIに沿った位置に関する断面構造を示す断面図である。
図13,14は、それぞれ図2,3に対応させて、本発明の実施の形態2に係る半導体装置の構造を示す断面図である。Ta2O5,BST,STO等の絶縁膜20が金属配線9上に形成されており、スリット12は絶縁膜20によって塞がれている。
図15,16は、本発明の実施の形態3に係る半導体装置の製造方法を工程順に示す模式図である。
図19は、図1に対応させて、本発明の実施の形態4に係る半導体装置の構造を示す上面図であり、図20は、図19に示したラインXX−XXに沿った位置に関する断面構造を示す断面図である。
図21は、図1に対応させて、本発明の実施の形態5に係る半導体装置の構造を示す上面図であり、図22は、図21に示したラインXXII−XXIIに沿った位置に関する断面構造を示す断面図である。
図23,24は、本発明の実施の形態6に係る半導体装置の構造を示す上面図であり、図25,26は、それぞれ図24に示したラインXXV−XXV,XXVI−XXVIに沿った位置に関する断面構造を示す断面図である。但し、図23では、図24に示したシート35の記載を省略している。
図30,31は、本発明の実施の形態7に係る半導体装置の構造を示す上面図であり、図32は、図31に示したラインXXXII−XXXIIに沿った位置に関する断面構造を示す断面図である。但し、図30では、図31に示したテープ41の記載を省略している。
図33は、本発明の実施の形態8に係る半導体装置の構造を示す上面図であり、図34は、図33に示したラインXXXIV−XXXIVに沿った位置に関する断面構造を示す断面図である。
Claims (1)
- (a)第1のソース電極、ゲート電極、ドレイン電極、及び第2のソース電極が、所定方向に沿ってこの順に並んで半導体基板の上面上に形成された構造を有するトランジスタを形成する工程と、
(b)犠牲層を、前記トランジスタを覆って前記半導体基板の前記上面上に形成する工程と、
(c)前記犠牲層を部分的に除去することにより、前記第1のソース電極及び前記第2のソース電極を露出する工程と、
(d)前記工程(c)よりも後に実行され、前記第1のソース電極及び前記第2のソース電極に接続され、前記所定方向に沿って延在する配線を、前記犠牲層の上面上に形成する工程と、
(e)前記工程(d)よりも後に実行され、前記犠牲層を除去する工程と、
(f)前記工程(e)よりも後に実行され、前記トランジスタ及び前記配線を覆う形状に加工されたシート、テープ、又は基板を、前記トランジスタ及び前記配線を覆って前記半導体基板の前記上面上に貼り付ける工程と
を備える、半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011257061A JP5512639B2 (ja) | 2011-11-25 | 2011-11-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011257061A JP5512639B2 (ja) | 2011-11-25 | 2011-11-25 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005056898A Division JP4907093B2 (ja) | 2005-03-02 | 2005-03-02 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012069987A true JP2012069987A (ja) | 2012-04-05 |
JP5512639B2 JP5512639B2 (ja) | 2014-06-04 |
Family
ID=46166785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011257061A Expired - Fee Related JP5512639B2 (ja) | 2011-11-25 | 2011-11-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5512639B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014048486A (ja) * | 2012-08-31 | 2014-03-17 | Sony Corp | 表示装置及び電子機器 |
WO2020202600A1 (ja) * | 2019-03-29 | 2020-10-08 | 株式会社 東芝 | 半導体装置、半導体装置の製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05275480A (ja) * | 1992-03-27 | 1993-10-22 | Toshiba Corp | 半導体装置 |
JP2003017651A (ja) * | 2001-06-29 | 2003-01-17 | Toshiba Corp | 高周波半導体装置 |
-
2011
- 2011-11-25 JP JP2011257061A patent/JP5512639B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05275480A (ja) * | 1992-03-27 | 1993-10-22 | Toshiba Corp | 半導体装置 |
JP2003017651A (ja) * | 2001-06-29 | 2003-01-17 | Toshiba Corp | 高周波半導体装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014048486A (ja) * | 2012-08-31 | 2014-03-17 | Sony Corp | 表示装置及び電子機器 |
WO2020202600A1 (ja) * | 2019-03-29 | 2020-10-08 | 株式会社 東芝 | 半導体装置、半導体装置の製造方法 |
JPWO2020202600A1 (ja) * | 2019-03-29 | 2020-10-08 | ||
TWI760712B (zh) * | 2019-03-29 | 2022-04-11 | 日商東芝股份有限公司 | 半導體裝置及半導體裝置之製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5512639B2 (ja) | 2014-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112039455B (zh) | 体声波谐振器的封装方法及封装结构 | |
TWI360850B (en) | Semiconductor device and method of manufacturing t | |
US7939425B2 (en) | Method of fabricating a device with flexible substrate and method for stripping flexible-substrate | |
JP4907093B2 (ja) | 半導体装置の製造方法 | |
CN112039459B (zh) | 体声波谐振器的封装方法及封装结构 | |
CN112039458B (zh) | 体声波谐振器的封装方法及封装结构 | |
JP5479227B2 (ja) | 半導体装置 | |
TWI659506B (zh) | 半導體裝置及其製造方法 | |
JP5483151B2 (ja) | 薄膜素子およびその製造方法 | |
TW201737488A (zh) | 場效應管及其製造方法 | |
JP5512639B2 (ja) | 半導体装置の製造方法 | |
TWI377880B (en) | Fabrication methods for flexible electronic devices | |
JP4622630B2 (ja) | 薄膜トランジスタの製造方法 | |
JP5483481B2 (ja) | 半導体装置の製造方法 | |
TWI437689B (zh) | 半導體裝置 | |
CN105374743A (zh) | 半导体装置的制造方法 | |
US20090189147A1 (en) | Organic transistor comprising a self-aligning gate electrode, and method for the production thereof | |
JP6243821B2 (ja) | トランジスタ、トランジスタアレイ、および、トランジスタの製造方法 | |
CN114975245B (zh) | 埋入式芯片封装结构的制备方法 | |
CN110634835B (zh) | 半导体装置及其制造方法 | |
US20110053336A1 (en) | Method for selective deposition of dielectric layers on semiconductor structures | |
KR100914978B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
TWI473226B (zh) | 具有三維元件之化合物半導體積體電路 | |
JP2013214560A (ja) | 強誘電体容量を備えた集積回路基板の製造方法 | |
CN110676380A (zh) | 一种提高抗击穿能力的mim电容结构及制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130910 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140325 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140326 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5512639 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |