JP2012060796A - マルチフェーズ型ｄｃ／ｄｃコンバータ回路 - Google Patents

Abstract

【課題】磁気ノイズの低減とコストダウンを図ることができるマルチフェーズ型ＤＣ／ＤＣコンバータ回路を提供すること。
【解決手段】ＤＣ／ＤＣコンバータ回路１００は、それぞれがリアクトルとスイッチング素子とを含み、互いに並列接続されて駆動される複数のコンバータ部１１０〜１４０と、これら複数のコンバータ部に含まれるスイッチング素子のスイッチング動作を制御する制御部１７０とを備える。一部のリアクトル１１２等によって発生する磁界を、他の一部のリアクトル１２２等によって発生する磁界が打ち消すように、これらのリアクトルに流れる電流の向きを反対に設定する。
【選択図】図１

Description

本発明は、並列接続された複数のコンバータ部を用いて入力電圧を出力電圧に変換するマルチフェーズ型ＤＣ／ＤＣコンバータ回路に関する。

近年、出力負荷の増大に伴って大電流化や低リップル化を実現するために、動作フェーズ数を複数にしたマルチフェーズ型ＤＣ／ＤＣコンバータ回路が知られている（例えば、特許文献１−４参照。）。複数の動作フェーズを並列接続するとともに、位相をずらして各動作フェーズを駆動することにより、大電流化と同時に出力電流の脈流を大幅に減らすことが可能となる。

特開昭５３−８３０１４号公報（第２−３頁、図１−６） 特開２００８−１４１８０２号公報（第６−１１頁、図１−１３） 特開２００６−１８７１４０号公報（第３−６頁、図１−５） 特開２０１０−１１９１７７号公報（第４−７頁、図１−２）

ところで、昇圧動作あるいは降圧動作を行うためにリアクトルを用いるＤＣ／ＤＣコンバータ回路では、リアクトルによって大きな磁気ノイズが発生する。特に、特許文献１−４に開示されたマルチフェーズ型ＤＣ／ＤＣコンバータ回路には、各動作フェーズに対応してリアクトルが含まれるため、回路全体で発生する磁気ノイズは大きくなり、出力負荷の増大に対応して動作フェーズ数が増えると磁気ノイズはさらに大きくなるという問題があった。このような増大した磁気ノイズは、他の製品の電子製品（車載の場合には他の制御用ＩＣを備えた制御装置やナビゲーション装置）の誤動作の要因になったり、オーディオ装置の出力音声に混入するノイズの要因になったりする。あるいは、心臓ペースメーカに影響を与える要因になったりする。また、このような磁気ノイズの影響を低減するために磁気シールドを追加することが考えられるが、部品の追加に伴ってコストが上昇するという問題が新たに生じる。

本発明は、このような点に鑑みて創作されたものであり、その目的は、磁気ノイズの低減とコストダウンを図ることができるマルチフェーズ型ＤＣ／ＤＣコンバータ回路を提供することにある。

上述した課題を解決するために、本発明のマルチフェーズ型ＤＣ／ＤＣコンバータ回路は、それぞれがリアクトルとスイッチング素子とを含み、互いに並列接続されて駆動される複数のコンバータ部と、複数のコンバータ部に含まれるスイッチング素子のスイッチング動作を制御する制御部とを備え、一部のリアクトルによって発生する磁界を、他の一部のリアクトルによって発生する磁界が打ち消すように、これらのリアクトルに流れる電流の向きを設定している。

一部のリアクトルによって発生する磁界を他の一部のリアクトルによって発生する磁界で打ち消すことにより、マルチフェーズ型ＤＣ／ＤＣコンバータ回路全体により発生する磁界を弱めて磁気ノイズを減らすことができる。また、磁気シールド等の他の部品を用いることがないため、別部品を用いる場合に比べてコストダウンを図ることができる。

具体的には、上述した一部のリアクトルおよび他の一部のリアクトルの配置およびコイルの巻方向の少なくとも一方を互いに反対にすることにより、それぞれにおいて発生する磁界を打ち消すことが望ましい。このようにすることで、容易に各リアクトルの電流の向きを反対にすることができる。

また、上述した一部のリアクトルおよび他の一部のリアクトルは、互いに隣接配置されていることが望ましい。これにより、リアクトルによって発生する磁気ノイズを確実に低減することが可能となる。

また、上述したリアクトルには、スイッチング素子のオン／オフ動作に伴って、連続的あるいは不連続的に一方向に電流が流れることが望ましい。各リアクトルに一方向に電流が流れる場合には、リアクトルの配置やコイルの巻方向を工夫することにより、各リアクトルによって発生する磁界を打ち消して確実に磁気ノイズを低減することができる。

また、上述したコンバータ部は、リアクトル、スイッチング素子、ダイオードあるいは前記スイッチング素子と異なるスイッチング素子を有し、これらの各素子とコンデンサによってスイッチングコンバータが形成されていることが望ましい。各コンバータ部をこのような構成とすることにより、昇圧型コンバータ、降圧型コンバータおよび昇降圧型コンバータを必要に応じて実現することができる。

また、上述したリアクトルの数が３以上の場合に、一部のリアクトルおよび他の一部のリアクトルを交互に配置することが望ましい。これにより、複数のリアクトルの全体によって発生する磁気ノイズをさらに低減することが可能となる。

一実施形態のＤＣ／ＤＣコンバータ回路の構成を示す図である。 出力負荷が最大であって動作フェーズ数が４で動作する場合の各コンバータ部の駆動タイミングを示す図である。 出力負荷が最大時よりも小さくなって動作フェーズ数が３で動作する場合の各コンバータ部の駆動タイミングを示す図である。 ４個のリアクトルの配置例を示す図である。 ４個のリアクトルの他の配置例を示す図である。 降圧型ＤＣ／ＤＣコンバータ回路の一例を示す図である。 昇降圧型ＤＣ／ＤＣコンバータ回路の一例を示す図である。

以下、本発明を適用した一実施形態のマルチフェーズ型ＤＣ／ＤＣコンバータ回路について、図面を参照しながら説明する。図１は、一実施形態のＤＣ／ＤＣコンバータ回路の構成を示す図である。図１に示すように、本実施形態のＤＣ／ＤＣコンバータ回路１００は、互いに並列接続されて駆動される４つのコンバータ部１１０、１２０、１３０、１４０と、２つのコンデンサ１５０、１５２と、電流検出回路１６０と、４つのコンバータ部１１０〜１４０のそれぞれのスイッチング動作を別々に制御する４つの駆動信号を生成する制御部１７０とを含んで構成されている。

本実施形態のＤＣ／ＤＣコンバータ回路１００は、入力側に電源２００が、出力側に負荷２１０がそれぞれ接続され、電源２００から印加される電圧Ｖｐを昇圧して負荷２１０に印加する。一方のコンデンサ１５０は、入力側において電源２００に並列に接続される。他方のコンデンサ１５２は、出力側において負荷２１０に並列に接続される。

コンバータ部１１０は、リアクトル１１２、ダイオード１１４、ＭＯＳ−ＦＥＴ１１６を備えている。同様に、コンバータ部１２０は、リアクトル１２２、ダイオード１２４、ＭＯＳ−ＦＥＴ１２６を備えている。コンバータ部１３０は、リアクトル１３２、ダイオード１３４、ＭＯＳ−ＦＥＴ１３６を備えている。コンバータ部１４０は、リアクトル１４２、ダイオード１４４、ＭＯＳ−ＦＥＴ１４６を備えている。このように、４つのコンバータ部１１０〜１４０のそれぞれは同じ構成を有しており、以下ではコンバータ部１１０について詳細に説明し、他のコンバータ部１２０等については詳細な説明を省略する。

リアクトル１１２とダイオード１１４によって直列回路が形成されており、この直列回路の一方の端部（リアクトル１１２の一方端）が入力端子に、他方の端部（ダイオード１１４のカソード側）が出力端子に接続されている。また、ＭＯＳ−ＦＥＴ１１６は、スイッチング素子であって、一方端（ドレイン側）がリアクトル１１２とダイオード１１４の接続点に接続され、他方端（ソース側）が接地されている。また、ゲートが制御部１７０に接続されており、制御部１７０から出力される駆動信号によってＭＯＳ−ＦＥＴ１１６のスイッチング動作が制御される。このコンバータ部１１０と出力側に接続されたコンデンサ１５２によって１フェーズの昇圧型コンバータ（スイッチングコンバータ）が形成されている。

電流検出回路１６０は、負荷２１０に供給される電流値を検出する。例えば、最も簡単には検出抵抗が用いられ、その両端電圧が制御部１７０に入力される。この場合には、制御部１７０は、Ｖｒ／Ｒ（Ｒは検出抵抗の抵抗値、Ｖｒは検出抵抗の両端電圧）を計算して負荷電流（出力負荷の大きさ）を検出する。

制御部１７０は、電流検出回路１６０を用いて検出した出力負荷の大きさに基づいて、動作フェーズ数を決定する。具体的には、制御部１７０は、出力負荷の大小に応じて、コンバータ部１１０〜１４０の中で使用するコンバータ部の数を決定する。例えば、出力負荷の大小が４つのレベルＡ、Ｂ、Ｃ、Ｄ（Ａが最も大きく、Ｄが最も小さい）に分類されている。

出力負荷レベルがＡのときに、制御部１７０は、４つのコンバータ部１１０〜１４０の全てを使用して動作するように、これら４つのコンバータ部１１０〜１４０のそれぞれを制御する４つの駆動信号を生成して出力する。また、出力負荷レベルがＢのときに、制御部１７０は、３つのコンバータ部１１０〜１３０を使用して動作するように、これら３つのコンバータ部１１０〜１３０のそれぞれを制御する３つの駆動信号を生成して出力する。また、出力負荷レベルがＣのときに、制御部１７０は、２つのコンバータ部１１０、１２０を使用して動作するように、これら２つのコンバータ部１１０、１２０のそれぞれを制御する２つの駆動信号を生成して出力する。また、出力負荷レベルがＤのときに、制御部１７０は、１つのコンバータ部１１０を使用して動作するように、このコンバータ部１１０を制御する１つの駆動信号を生成して出力する。

また、制御部１７０は、各動作フェーズの動作タイミングを動作フェーズ数にあわせて切り替える。具体的には、制御部１７０は、出力負荷の大小に応じて使用されるコンバータ部の各駆動タイミング（制御タイミング）が等間隔となるように、複数の駆動信号の互いの位相差を設定する。

図２は、出力負荷が最大（レベルＡ）であって動作フェーズ数が４で動作する場合の各コンバータ部の駆動タイミングを示す図である。図２において、駆動信号１（フェーズ１）は、制御部１７０からコンバータ部１１０内のＭＯＳ−ＦＥＴ１１６のゲートに入力される駆動信号を示している。駆動信号２（フェーズ２）は、制御部１７０からコンバータ部１２０内のＭＯＳ−ＦＥＴ１２６のゲートに入力される駆動信号を示している。駆動信号３（フェーズ３）は、制御部１７０からコンバータ部１３０内のＭＯＳ−ＦＥＴ１３６のゲートに入力される駆動信号を示している。駆動信号４（フェーズ４）は、制御部１７０からコンバータ部１４０内のＭＯＳ−ＦＥＴ１４６のゲートに入力される駆動信号を示している。

コンバータ部１１０に入力される駆動信号１は、例えばデューディが５０％で所定周期を有する矩形波信号（ＰＷＭ信号）であり、ハイレベルのときにＭＯＳ−ＦＥＴ１１６がオンされ、ローレベルのときにＭＯＳ−ＦＥＴ１１６がオフされる。駆動信号１のデューティは、出力負荷の大きさに応じて所定範囲で連続的に可変される。駆動信号２は、駆動信号１と同じ周期および同じデューティを有する矩形波信号であり、駆動信号１に対してオン／オフタイミングのみを９０°ずらして設定されている。同様に、駆動信号３は、駆動信号１と同じ周期および同じデューティを有する矩形波信号であり、オン／オフタイミングのみを駆動信号１に対して１８０°、駆動信号２に対して９０°ずらして設定されている。駆動信号４は、駆動信号１と同じ周期および同じデューティを有する矩形波信号であり、オン／オフタイミングのみを駆動信号１に対して２７０°、駆動信号２に対して１８０°、駆動信号３に対して９０°ずらして設定されている。

このように動作フェーズ数が４で動作する場合には、４個のリアクトル１１２〜１４２のそれぞれには、対応するＭＯＳ−ＦＥＴ１１６〜１４６のオン／オフ動作に伴って、連続的あるいは不連続的に一方向に電流が流れる。連続的に一方向に電流が流れる場合とは、「電流連続モード」で動作する場合であり、例えば大きい負荷２１０が接続された場合にこのような電流が流れる。一方、不連続に一方向に電流が流れる場合とは、「電流不連続モード」で動作する場合であり、例えば小さい負荷２１０が接続された場合にこのような電流が流れるとともに、ＭＯＳ−ＦＥＴ１１６〜１４６のスイッチング周期に同期したタイミングで各リアクトルに流れる電流が０となる期間が存在する。

図３は、出力負荷が最大時よりも小さくなって（レベルＢ）、動作フェーズ数が３で動作する場合の各コンバータ部の駆動タイミングを示す図である。この場合には、制御部１７０は、コンバータ部１４０に対応する駆動信号４の出力を停止（ローレベルを維持）し、残り３つの駆動信号１〜３を３つのコンバータ部１１０〜１３０のそれぞれに入力するとともに、これら３つの駆動信号１〜３の互いの位相差を１２０°に設定する。すなわち、駆動信号２は、駆動信号１と同じ周期および同じデューティを有するとともに、駆動信号１に対してオン／オフタイミングのみを１２０°ずらして設定されている。駆動信号３は、駆動信号１と同じ周期および同じデューティを有するとともに、オン／オフタイミングのみを駆動信号１に対して２４０°、駆動信号２に対して１２０°ずらして設定されている。

なお、図示は省略するが、出力負荷がさらに小さくなって（レベルＣ）、動作フェーズ数が２で動作する場合には、駆動信号１、２のみが用いられ、駆動信号３、４の出力が停止される。また、駆動信号２は、駆動信号１と同じ周期および同じデューティを有するとともに、駆動信号１に対してオン／オフタイミングのみを１８０°ずらして設定される。

このように、出力負荷の大小にあわせて動作フェーズ数が変更された場合に各コンバータ部を制御する駆動信号の位相差を調整することにより、駆動信号の位相が偏ることにより発生する出力電流の脈流およびリップルを低減することができる。出力負荷の大小にあわせて動作フェーズ数が変更されるため、同時に、低負荷から高負荷までの広い範囲で高効率を実現することができる。

ところで、本実施形態のＤＣ／ＤＣコンバータ回路１００では、コンバータ部１１０〜１４０のそれぞれに含まれる合計４個のリアクトル１１２、１２２、１３２、１４２は、一部のリアクトルによって発生する磁界を、他の一部のリアクトルによって発生する磁界が打ち消すように、これらのリアクトルの配置および流れる電流の向きの少なくとも一方が設定されている。具体的には、２つのリアクトルが互いの磁界を打ち消すために、それぞれのリアクトルに流れる電流の向きが反対になるように設定されている。また、電流を反対にするためには、（１）同じ構造の２つのリアクトルを、磁界の向きが反対になるように配置を反対にする場合と、（２）２つのリアクトルに含まれるコイルの巻方向を反対にする場合が考えられるが、これらを組み合わせるようにしてもよい。

図４は、４個のリアクトルの配置例を示す図である。図４において、リアクトル１１２〜１４２のそれぞれに付された矢印は、磁界の向きの違いを示すためのものであり、同じ向きの矢印を有するリアクトルによって発生する磁界Ａが同じ向きを有し、反対向きの矢印を有するリアクトルによって磁界Ａを打ち消す向きの磁界Ｂが発生することを示している。なお、これらの矢印は、互いに打ち消しあう２種類の磁界を区別するためのものであって、必ずしも矢印の向きを有する磁界を発生するという趣旨ではない。

図４に示す例では、４個のリアクトル１１２〜１４２は一列に隣接配置されており、隣り合う２つのリアクトルによって発生する磁界の向きが互いに反対となるように、それぞれのリアクトルの電流の向きが設定されている。すなわち、４個のリアクトル１１２〜１４２のそれぞれによって発生する磁界が、配列の順に交互に反対になるように各リアクトルが配置されている。

なお、ＤＣ／ＤＣコンバータ回路１００から漏れる磁束を最少にするためには４個のリアクトル１１２〜１４２の間隔を最も狭く、すなわち、４個のリアクトル１１２〜１４２が互いに接触するように配置することが望ましい。

図５は、４個のリアクトルの他の配置例を示す図である。図５に示す例では、４個のリアクトル１１２〜１４２は、２行２列になるように隣接配置されている。また、各リアクトルは、隣接するリアクトルに対して発生する磁界の向きが反対になるように電流の向きが設定されている。

このように、本実施形態のＤＣ／ＤＣマルチコンバータ回路１００では、一部のリアクトル（リアクトル１１２、１３２）によって発生する磁界を他の一部のリアクトル（リアクトル１２２、１４２）によって発生する磁界で打ち消すことにより、マルチフェーズ型ＤＣ／ＤＣコンバータ回路１００全体により発生する磁界を弱めて磁気ノイズを減らすことができる。また、磁気シールド等の他の部品を用いることがないため、別部品を用いる場合に比べてコストダウンを図ることができる。特に、上述した一部のリアクトルおよび他の一部のリアクトルの配置およびコイルの巻方向の少なくとも一方を互いに反対にすることで、容易に各リアクトルの電流の向きを反対にすることができる。

また、電流の向きが反対となる各リアクトルを互いに隣接配置（リアクトル数が３以上の場合には交互に配置）することにより、各リアクトルによって発生する磁気ノイズを確実に低減することが可能となる。

また、リアクトル１１２〜１４２には、対応するＭＯＳ−ＦＥＴ１１６〜１４６のオン／オフ動作に伴って連続的あるいは不連続的に一方向に電流が流れるため、各リアクトルの配置やコイルの巻方向を工夫することにより、各リアクトルによって発生する磁界を打ち消して確実に磁気ノイズを低減することができる。

なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した実施形態では、出力負荷の大小にあわせて動作フェーズ数を決定したが、出力負荷の大きさにかかわらず動作フェーズ数が固定されているＤＣ／ＤＣコンバータ回路に本発明を適用するようにしてもよい。

また、上述した実施形態では、４つのコンバータ部を備えた動作フェーズ数が４のＤＣ／ＤＣコンバータ回路について説明したが、動作フェーズ数が３以下あるいは５以上のＤＣ／ＤＣコンバータ回路についても本発明を適用することができる。また、複数のコンバータ部に対応して１つのコンデンサ１５０および１つのコンデンサ１５２を用いたが、これらのコンデンサ１５０、１５２のそれぞれを複数個のコンデンサによって形成したり、複数のコンバータ部のそれぞれの内部に個別のコンデンサを設けるようにしてもよい。

また、上述した実施形態では、ダイオード１１４等を用いたが、このダイオードをスイッチング素子（例えば、ＭＯＳ−ＦＥＴ）に置き換えるようにしてもよい。この場合には、制御部１７０は、このスイッチング素子のオン／オフタイミングがＭＯＳ−ＦＥＴ１１６等のオン／オフタイミングと反対になるように制御する必要がある。

また、上述した実施形態では、昇圧型のＤＣ／ＤＣコンバータ回路について説明したが、動作フェーズ数が複数の降圧型あるいは昇降圧型のＤＣ／ＤＣコンバータ回路についても本発明を適用することができる。

図６は、降圧型ＤＣ／ＤＣコンバータ回路の一例を示す図であり、図１に対応する構成が示されている。図７は、昇降圧型ＤＣ／ＤＣコンバータ回路の一例を示す図であり、図１に対応する構成が示されている。

上述したように、本発明によれば、一部のリアクトルによって発生する磁界を他の一部のリアクトルによって発生する磁界で打ち消すことにより、ＤＣ／ＤＣコンバータ回路１００全体により発生する磁界を弱めて磁気ノイズを減らすことができる。また、磁気シールド等の他の部品を用いることがないため、別部品を用いる場合に比べてコストダウンを図ることができる。

１００ ＤＣ／ＤＣコンバータ回路
１１０、１２０、１３０、１４０ コンバータ部
１１８、１２８、１３８、１４８、１６０ 電流検出回路
１５０、１５２ コンデンサ
１７０ 制御部
２００ 電源
２１０ 負荷
１１２、１２２、１３２、１４２ リアクトル
１１４、１２４、１３４、１４４ ダイオード
１１６、１２６、１３６、１４６ ＭＯＳ−ＦＥＴ

Claims (6)

1. それぞれがリアクトルとスイッチング素子とを含み、互いに並列接続されて駆動される複数のコンバータ部と、
   前記複数のコンバータ部に含まれる前記スイッチング素子のスイッチング動作を制御する制御部と、
   を備え、一部のリアクトルによって発生する磁界を、他の一部のリアクトルによって発生する磁界が打ち消すように、これらのリアクトルに流れる電流の向きを反対に設定することを特徴とするマルチフェーズ型ＤＣ／ＤＣコンバータ回路。
2. 請求項１において、
   前記一部のリアクトルおよび前記他の一部のリアクトルの配置およびコイルの巻方向の少なくとも一方を互いに反対にすることにより、それぞれにおいて発生する磁界を打ち消すことを特徴とするマルチフェーズ型ＤＣ／ＤＣコンバータ回路。
3. 請求項１または２において、
   前記一部のリアクトルおよび前記他の一部のリアクトルは、互いに隣接配置されていることを特徴とするマルチフェーズ型ＤＣ／ＤＣコンバータ回路。
4. 請求項１〜３のいずれかにおいて、
   前記リアクトルには、前記スイッチング素子のオン／オフ動作に伴って、連続的あるいは不連続的に一方向に電流が流れることを特徴とするマルチフェーズ型ＤＣ／ＤＣコンバータ回路。
5. 請求項１〜４のいずれかにおいて、
   前記コンバータ部は、前記リアクトル、前記スイッチング素子、ダイオードあるいは前記スイッチング素子と異なるスイッチング素子を有し、これらの各素子とコンデンサによってスイッチングコンバータが形成されていることを特徴とするマルチフェーズ型ＤＣ／ＤＣコンバータ回路。
6. 請求項１〜５のいずれかにおいて、
   前記リアクトルの数が３以上の場合に、前記一部のリアクトルおよび前記他の一部のリアクトルを交互に配置することを特徴とするマルチフェーズ型ＤＣ／ＤＣコンバータ回路。

Images