JP2012060585A - 局部発振器 - Google Patents

Abstract

【課題】ＰＶＴに依存しない安定した位相雑音特性を短時間で得ることができる局部発振器を提供する。
【解決手段】局部発振器は、デジタル制御発振器と、位相データ生成器と、減算器と、ループフィルタと、乗算器と、係数算出器と、を備える。前記デジタル制御発振器は、第１の発振器制御値により発振信号の発振周波数を制御可能である。前記発振周波数は、前記第１の発振器制御値と、前記第１の発振器制御値の単位値あたりの前記発振周波数の変化量と、の積に等しい。設定周波数データは、設定周波数を基準信号の基準周波数で除算して得られる。前記乗算器は、前記ループフィルタからの規格化制御値に第１の係数を乗算した前記第１の発振器制御値を出力する。前記係数算出器は、前記発振周波数が前記設定周波数に略等しくなった時の前記第１の発振器制御値を、前記設定周波数データで除算し、その除算結果を新たな前記第１の係数として前記乗算器に設定する。
【選択図】図１

Description

本発明の実施形態は、局部発振器に関する。

近年、無線通信装置等において、ＰＬＬ（Phase Locked Loop）回路の制御信号をすべてデジタル化したＡＤＰＬＬ（All Digital PLL）回路が局部発振器として用いられている。ＡＤＰＬＬ回路は、アナログ回路をデジタル回路に置換しているため、省スペース化、省電力化が可能となる。

ＡＤＰＬＬ回路は、デジタルループフィルタと、デジタル制御発振器ＤＣＯ（Digitally-Controlled Oscillator）と、位相データ生成器ＰＤＧ（Phase Data Generator）とを備える。デジタル制御発振器は、発振器制御値に応じた発振周波数の発振信号を出力する。位相データ生成器は、基準信号と発振信号との位相差を出力する。設定周波数データから位相差を減算した結果が、デジタルループフィルタでフィルタリングされる。フィルタリングされた信号に係数Ｋｏｓｃが乗算されて、発振器制御値として設定される。

デジタル制御発振器はアナログ回路である。そのため、発振器制御値の単位値あたりの発振周波数の変化量は、ＰＶＴ（プロセス、電源電圧および温度）に応じてばらついてしまう。発振器制御値の単位値あたりの発振周波数の変化量がばらつくと、既に設定された係数Ｋｏｓｃは最適値ではなくなってしまう。これにより、局部発振器の安定状態（ロックアップ状態）における発振信号の位相雑音特性もＰＶＴに応じてばらついてしまう。即ち、ＰＶＴに依存しない安定した位相雑音特性を得ることができない。

そこで、次のような技術が知られている。即ち、ある発振周波数でＡＤＰＬＬ回路を安定状態として、デジタル制御発振器の発振器制御値を取得し、次に、他の発振周波数でＡＤＰＬＬ回路を安定状態として、デジタル制御発振器の発振器制御値を取得する。これにより、２つの発振周波数の差と、２つの発振器制御値との差から、現状のＰＶＴにおける正確な発振器制御値の単位値あたりの発振周波数の変化量が得られる。そして、得られた値に基づいて係数Ｋｏｓｃを適切に調整することで、ＰＶＴに依存しない安定した位相雑音特性を得ることができる。

しかし、この技術はＡＤＰＬＬ回路を２回ロックアップさせるため、係数Ｋｏｓｃの調整に長時間を要していた。

特開２００１−２４４８１０号公報

本発明の目的は、ＰＶＴに依存しない安定した位相雑音特性を短時間で得ることができる局部発振器を提供することにある。

実施形態によれば、デジタル制御発振器と、位相データ生成器と、減算器と、ループフィルタと、乗算器と、係数算出器と、を備える局部発振器が提供される。デジタル制御発振器は、デジタル値である第１の発振器制御値により発振信号の発振周波数を制御可能である。前記発振周波数は、前記第１の発振器制御値と、前記第１の発振器制御値の単位値あたりの前記発振周波数の変化量と、の積に等しい。位相データ生成器は、基準信号と前記発振信号との間の位相差をデジタル値の位相差データとして出力する。減算器は、設定周波数を前記基準信号の基準周波数で除算して得られた設定周波数データから前記位相差データを減算し、その減算結果として位相誤差データを出力する。ループフィルタは、前記位相誤差データをフィルタリングした規格化制御値を出力する。乗算器は、前記規格化制御値に第１の係数を乗算した前記第１の発振器制御値を、前記デジタル制御発振器に出力する。係数算出器は、前記発振周波数が前記設定周波数に略等しくなった時の前記第１の発振器制御値を、前記設定周波数データで除算し、その除算結果を新たな前記第１の係数として前記乗算器に設定する。

本発明の第１の実施形態に係る局部発振器のブロック図である。 本発明の第１の実施形態に係る局部発振器の一部のブロック図である。 本発明の第１の実施形態に係るデジタル制御発振器と局部発振器の動作を説明する図である。 本発明の第１の実施形態に係る電流源及びスイッチの回路図である。 本発明の第２の実施形態に係る局部発振器のブロック図である。 本発明の第２の実施形態に係る局部発振器の一部のブロック図である。 本発明の第２の実施形態に係る局部発振器の動作を説明する図である。 本発明の第３の実施形態に係る局部発振器の一部のブロック図である。 本発明の第４の実施形態に係る局部発振器の一部のブロック図である。

以下に、図面を参照して本発明の実施形態について説明する。これらの実施形態は、本発明を限定するものではない。

（第１の実施形態）
図１は、本発明の第１の実施形態に係る局部発振器のブロック図である。
図１に示すように、局部発振器（ＡＤＰＬＬ）は、デジタル制御発振器１１と、位相データ生成器１２と、アキュムレータ１３と、減算器１４と、ループフィルタ１５と、乗算器１６と、係数算出器１７と、を備える。デジタル制御発振器１１以外の構成要素は、デジタル回路である。

デジタル制御発振器１１は、デジタル値である第１の発振器制御値ＯＴＷ（Oscillator Tuning Word：発振器調整ワード）により発振信号ＣＫＶの発振周波数Ｆｏｓｃを離散的に制御可能である。この発振周波数Ｆｏｓｃは、第１の発振器制御値ＯＴＷと、第１の発振器制御値ＯＴＷの単位値あたりの発振周波数Ｆｏｓｃの変化量と、の積に等しい。デジタル制御発振器１１は、電流値により発振周波数Ｆｏｓｃが制御される電流制御方式の発振器である。

位相データ生成器１２は、基準信号ＲＥＦと発振信号ＣＫＶとの間の位相差をデジタル値の位相差データとして出力する。位相データ生成器１２は、基準信号ＲＥＦの立ち上がり毎に、位相差データを累積して出力する。例えば、初期状態の発振周波数Ｆｏｓｃが２４４０ＭＨｚであり、基準信号ＲＥＦの基準周波数Ｆｒｅｆが４０ＭＨｚである場合、２４４０Ｍ／４０Ｍ＝６１である。そこで、位相データ生成器１２は、１／４０Ｍ秒毎に、位相差データとして６１，１２２，１８３を順番に出力する。

アキュムレータ１３は、設定周波数データＦＣＷ（Frequency Command Word：周波数命令ワード）と、基準信号ＲＥＦとが入力される。設定周波数データＦＣＷは、設定周波数Ｆｃを基準信号ＲＥＦの基準周波数Ｆｒｅｆで除算して得られる。アキュムレータ１３は、基準信号ＲＥＦの立ち上がり毎に、設定周波数データＦＣＷ（＝Ｆｃ／Ｆｒｅｆ）を累積して出力する。例えば、設定周波数Ｆｃが２４００ＭＨｚである場合、アキュムレータ１３は、１／４０Ｍ秒毎に、設定周波数データＦＣＷとして、６０，１２０，１８０を順番に出力する。

減算器１４は、アキュムレータ１３の出力である設定周波数データＦＣＷから、位相データ生成器１２の出力である位相差データを減算し、その減算結果として位相誤差データφｅを出力する。上述した例では、減算器１４は、１／４０Ｍ秒毎に、位相誤差データφｅとして、−１，−２，−３を順番に出力する。

ループフィルタ１５は、ローパスフィルタとして動作し、位相誤差データφｅをフィルタリングした規格化制御値ＮＴＷ（Normalized Tuning Word）を出力する。

乗算器１６は、規格化制御値ＮＴＷに第１の係数Ｋｏｓｃを乗算した第１の発振器制御値ＯＴＷ（Oscillator Tuning Word：発振器調整ワード）を、デジタル制御発振器１１に出力する。上述した例では、第１の係数Ｋｏｓｃが最適値である場合、乗算器１６は、規格化制御値ＮＴＷが−１の時、デジタル制御発振器１１の発振周波数Ｆｏｓｃを４０ＭＨｚ低くする第１の発振器制御値ＯＴＷを出力する。

係数算出器１７は、発振周波数Ｆｏｓｃが設定周波数Ｆｃに略等しくなった後でトリガ信号ＴＲＩＧが入力される。係数算出器１７は、トリガ信号ＴＲＩＧが入力されたタイミングで、発振周波数Ｆｏｓｃが設定周波数Ｆｃに略等しくなった時の第１の発振器制御値ＯＴＷを、設定周波数データＦＣＷで除算し、その除算結果を新たな第１の係数Ｋｏｓｃとして乗算器１６に設定する。

図２は、本発明の第１の実施形態に係る局部発振器の一部のブロック図である。図２は、図１の局部発振器におけるデジタル制御発振器１１と、乗算器１６と、係数算出器１７と、を詳細に示す。

図２に示すように、デジタル制御発振器１１は、発振器１１０と、Ｎ−１個の電流源１１１−１〜１１１−（Ｎ−１）と、Ｎ−１個のスイッチ１１２−１〜１１２−（Ｎ−１）とを備える。電流源１１１−１は電流ｄＩを流し、電流源１１１−２は電流ｄＩ×２を流し、電流源１１１−（Ｎ−１）は電流ｄＩ×２＾（Ｎ−１）を流す。電流源１１１−１〜１１１−（Ｎ−１）の一端は電源に接続されている。各電流源１１１−１〜１１１−（Ｎ−１）の他端は、対応するスイッチを介して、発振器１１０の電流入力端子に接続されている。

スイッチ１１２−１〜１１２−（Ｎ−１）は、第１の発振器制御値ＯＴＷ［Ｎ−１：０］に応じてオン又はオフに制御される。図２の例では、ある第１の発振器制御値ＯＴＷ［Ｎ−１：０］において、スイッチ１１２−１〜１１２−（Ｎ−１）の少なくとも１つがオンになる。

係数算出器１７は、フリップフロップ１７０と、除算器１７１と、セレクタ１７２とを備える。フリップフロップ１７０は、データ入力端子Ｄに入力された第１の発振器制御値ＯＴＷ［Ｎ−１：０］を、クロック端子に入力されたトリガ信号ＴＲＩＧの立ち上がりで取り込み、取り込んだ値をデータ出力端子Ｑから除算器１７１の一方の入力端子に出力する。

除算器１７１は、一方の入力端子に入力された第１の発振器制御値ＯＴＷ［Ｎ−１：０］を、他方の入力端子に入力された設定周波数データＦＣＷで除算し、その除算結果Ｋｏｓｃ＿ｃａｌｉｂｒａｔｅｄを、セレクタ１７２の一方の入力端子「１」に出力する。

セレクタ１７２は、制御端子に入力されたトリガ信号ＴＲＩＧがローレベルの場合、他方の入力端子「０」に入力された初期係数Ｋｏｓｃ＿ｉｎｉｔを、乗算器１６に第１の係数Ｋｏｓｃとして設定する。初期係数Ｋｏｓｃ＿ｉｎｉｔは、シミュレーション等により得られた所定値である。また、セレクタ１７２は、トリガ信号ＴＲＩＧがハイレベルの場合、一方の入力端子「１」に入力された除算結果Ｋｏｓｃ＿ｃａｌｉｂｒａｔｅｄを、乗算器１６に第１の係数Ｋｏｓｃとして設定する。

図３は、本発明の第１の実施形態に係るデジタル制御発振器と局部発振器の動作を説明する図である。

まず、デジタル制御発振器１１の特性を説明する。図３（ａ）に示すように、デジタル制御発振器１１の発振周波数Ｆｏｓｃは、第１の発振器制御値ＯＴＷの増加に伴ってほぼ単調増加する。即ち、前述の様に、発振周波数Ｆｏｓｃは、第１の発振器制御値ＯＴＷと、第１の発振器制御値ＯＴＷの単位値あたりの発振周波数Ｆｏｓｃの変化量と、の積に等しい。換言すると、発振周波数Ｆｏｓｃと第１の発振器制御値ＯＴＷとの関係を表す線は、ほぼ直線になると共に座標軸の原点を通る。

次に、局部発振器の動作を説明する。図３（ｂ）に示すように、局部発振器は時刻ｔ０に動作開始する。この時、トリガ信号ＴＲＩＧはローレベルであり、乗算器１６には第１の係数Ｋｏｓｃとして初期係数Ｋｏｓｃ＿ｉｎｉｔが設定されている。局部発振器は、発振周波数Ｆｏｓｃが設定周波数Ｆｃに近づくように、第１の発振器制御値ＯＴＷを調整する。これにより、時刻ｔ１において、発振周波数Ｆｏｓｃは設定周波数Ｆｃに略等しくなる。ただし、この時の第１の係数Ｋｏｓｃは初期係数Ｋｏｓｃ＿ｉｎｉｔであるため、この第１の係数Ｋｏｓｃは最適ではない可能性が高い。第１の係数Ｋｏｓｃは最適でなくとも、局部発振器はロックアップする。

次に、トリガ信号ＴＲＩＧがハイレベルに立ち上がり、時刻ｔ２において、この時の第１の発振器制御値ＯＴＷがフリップフロップ１７０により取り込まれる。取り込まれた第１の発振器制御値ＯＴＷは除算器１７１により設定周波数データＦＣＷで除算される。その除算結果Ｋｏｓｃ＿ｃａｌｉｂｒａｔｅｄは、乗算器１６に第１の係数Ｋｏｓｃとして新たに設定される。
このように、一度のロックアップで、現状のＰＶＴにおける最適な第１の係数Ｋｏｓｃが得られる。よって、現状のＰＶＴにおける最適な位相雑音特性が得られる。

このようにして最適な第１の係数Ｋｏｓｃが得られる原理について以下に説明する。
局部発振器がロックアップした状態では、次の式（１）が成り立つ。
発振周波数Ｆｏｓｃ＝設定周波数データＦＣＷ×基準周波数Ｆｒｅｆ （１）

また、次の式（２）も常に成り立つ。
発振周波数Ｆｏｓｃ＝ＯＴＷ×「第１の発振器制御値ＯＴＷの単位値あたりの発振周波数Ｆｏｓｃの変化量」 （２）

式（１）と式（２）から、式（３）が成り立つ。
「第１の発振器制御値ＯＴＷの単位値あたりの発振周波数Ｆｏｓｃの変化量」＝（ＦＣＷ×Ｆｒｅｆ）／ＯＴＷ （３）

ここで、最適な第１の係数Ｋｏｓｃ_ｏｐｔは、規格化制御値ＮＴＷが＋１の時に発振周波数Ｆｏｓｃを基準周波数Ｆｒｅｆだけ高くする値である。よって、式（４）が成り立つ。
Ｆｒｅｆ＝「第１の発振器制御値ＯＴＷの単位値あたりの発振周波数Ｆｏｓｃの変化量」×１×Ｋｏｓｃ_ｏｐｔ （４）

式（４）から、式（５）が成り立つ。
Ｋｏｓｃ_ｏｐｔ ＝Ｆｒｅｆ／「第１の発振器制御値ＯＴＷの単位値あたりの発振周波数Ｆｏｓｃの変化量」 （５）

以上の式（１）から式（５）により、式（６）が得られる。
Ｋｏｓｃ_ｏｐｔ ＝（Ｆｒｅｆ×ＯＴＷ）／（ＦＣＷ×Ｆｒｅｆ）＝ＯＴＷ／ＦＣＷ （６）

即ち、前述したように、第１の発振器制御値ＯＴＷを設定周波数データＦＣＷで除算した結果として、最適な第１の係数Ｋｏｓｃ_ｏｐｔ（＝Ｋｏｓｃ＿ｃａｌｉｂｒａｔｅｄ）が得られる。

このように、本実施形態によれば、発振周波数Ｆｏｓｃが設定周波数Ｆｃに略等しくなった時の第１の発振器制御値ＯＴＷを設定周波数データＦＣＷで除算し、その除算結果Ｋｏｓｃ＿ｃａｌｉｂｒａｔｅｄを新たな第１の係数Ｋｏｓｃとして設定するようにしたので、一回のロックアップで、現状のＰＶＴにおける最適な第１の係数Ｋｏｓｃが得られる。ＰＶＴが変化した場合には、再度ロックアップさせて、上記計算を行うことで、最適な第１の係数Ｋｏｓｃが得られる。これにより、ＰＶＴに依存しない安定した位相雑音特性を短時間で得ることができる。

なお、図２に示した電流源１１１−１〜１１１−（Ｎ−１）及びスイッチ１１２−１〜１１２−（Ｎ−１）は、例えば、図４に示すように構成できる。
図４は、本発明の第１の実施形態に係る電流源及びスイッチの回路図である。図４（ａ）は、３つのＰＭＯＳトランジスタ４１，４２，４３と電流源４０とを用いた電流源及びスイッチである。この構成では、カレントミラーを構成するＰＭＯＳトランジスタ４２に直列接続されたＰＭＯＳトランジスタ４３をスイッチとして用いている。図４（ｂ）は、２つのＰＭＯＳトランジスタ４１，４２と電流源４０とを用いた電流源及びスイッチである。この構成では、カレントミラーを構成するＰＭＯＳトランジスタ４２のゲートをスイッチで制御している。

（第２の実施形態）
本実施形態は、発振周波数を粗調整することで得られた発振器制御値に基づいて第１の係数を計算し、計算された第１の係数に基づいて発振周波数を微調整する点が、第１の実施形態と異なる。

図５は、本発明の第２の実施形態に係る局部発振器のブロック図である。
図５に示すように、第２の実施形態の局部発振器は、図１の第１の実施形態の局部発振器に加え、セレクタ２０と、粗調整制御部２１と、を備える。また、第１の実施形態のデジタル制御発振器１１と係数算出器１７の代わりに、デジタル制御発振器１１ａと係数算出器１７ａとを備える。その他の回路構成は、図１の第１の実施形態と同一であるため、同一の要素に同一の符号を付して説明を省略する。

局部発振器は、発振信号ＣＫＶの発振周波数Ｆｏｓｃを、粗調整周波数に粗調整した後、設定周波数Ｆｃに微調整するように構成されている。

デジタル制御発振器１１ａは、デジタル値である第１の発振器制御値ＯＴＷと第２の発振器制御値ＩＰＶＴとにより発振信号ＣＫＶの発振周波数Ｆｏｓｃを制御可能である。第２の発振器制御値ＩＰＶＴの単位値あたりの発振周波数Ｆｏｓｃの変化量は、第１の発振器制御値ＯＴＷの単位値あたりの発振周波数Ｆｏｓｃの変化量の第２の係数Ａ倍である。発振周波数Ｆｏｓｃは、第１の発振器制御値ＯＴＷと、第１の発振器制御値ＯＴＷの単位値あたりの発振周波数Ｆｏｓｃの変化量と、の積と、第２の発振器制御値ＩＰＶＴと、第２の発振器制御値ＩＰＶＴの単位値あたりの発振周波数Ｆｏｓｃの変化量と、の積と、の和である。

粗調整制御部２１は、基準信号ＲＥＦと発振信号ＣＫＶとに基づいて、減算器１４からの位相誤差データφｅが小さくなるように、第２の発振器制御値ＩＰＶＴを調整し、発振周波数Ｆｏｓｃを粗調整周波数に粗調整する。

乗算器１６は、微調整時に、規格化制御値ＮＴＷに第１の係数Ｋｏｓｃを乗算した第１の発振器制御値ＯＴＷを、セレクタ２０を介してデジタル制御発振器１１ａに出力する。

係数算出器１７ａは、微調整前に、発振周波数Ｆｏｓｃが粗調整周波数に粗調整された時の第２の発振器制御値ＩＰＶＴと第２の係数Ａとの積を、設定周波数データＦＣＷで除算し、その除算結果を第１の係数Ｋｏｓｃとして乗算器１６に設定する。

次に、図６を参照して、局部発振器の構成をより詳細に説明する。
図６は、本発明の第２の実施形態に係る局部発振器の一部のブロック図である。図６は、図５の局部発振器におけるデジタル制御発振器１１ａと、乗算器１６と、係数算出器１７ａと、セレクタ２０と、を詳細に示す。

図６に示すように、デジタル制御発振器１１ａは、発振器１１０と、微調整用のＮ−１個の電流源１１１−１〜１１１−（Ｎ−１）と、微調整用のＮ−１個のスイッチ１１２−１〜１１２−（Ｎ−１）と、粗調整用のＭ−１個の電流源１１３−１〜１１３−（Ｍ−１）と、粗調整用のＭ−１個のスイッチ１１４−１〜１１４−（Ｍ−１）と、を備える。

電流源１１１−１は電流ｄＩｔｒａｃｋを流し、電流源１１１−２は電流ｄＩｔｒａｃｋ×２を流し、電流源１１１−（Ｎ−１）は電流ｄＩｔｒａｃｋ×２＾（Ｎ−１）を流す。電流源１１１−１〜１１１−（Ｎ−１）の一端は電源に接続されている。各電流源１１１−１〜１１１−（Ｎ−１）の他端は、対応するスイッチを介して、発振器１１０の電流入力端子に接続されている。

スイッチ１１２−１〜１１２−（Ｎ−１）は、第１の発振器制御値ＯＴＷ［Ｎ−１：０］に応じてオン又はオフに制御される。図６の例では、ある第１の発振器制御値ＯＴＷ［Ｎ−１：０］において、スイッチ１１２−１〜１１２−（Ｎ−１）の少なくとも１つがオンになる。

電流源１１３−１は電流ｄＩｐｖｔを流し、電流源１１３−２は電流ｄＩｐｖｔ×２を流し、電流源１１３−（Ｍ−１）は電流ｄＩｐｖｔ×２＾（Ｍ−１）を流す。電流源１１３−１〜１１３−（Ｍ−１）の一端は電源に接続されている。各電流源１１３−１〜１１３−（Ｍ−１）の他端は、対応するスイッチを介して、発振器１１０の電流入力端子に接続されている。

スイッチ１１４−１〜１１４−（Ｍ−１）は、第２の発振器制御値ＩＰＶＴ［Ｍ−１：０］に応じてオン又はオフに制御される。図６の例では、ある第２の発振器制御値ＩＰＶＴ［Ｍ−１：０］において、スイッチ１１４−１〜１１４−（Ｍ−１）の少なくとも１つがオンになる。

電流ｄＩｐｖｔは、電流ｄＩｔｒａｃｋの第２の係数Ａ倍である。即ち、前述のように、第２の発振器制御値ＩＰＶＴの単位値あたりの発振周波数Ｆｏｓｃの変化量は、第１の発振器制御値ＯＴＷの単位値あたりの発振周波数Ｆｏｓｃの変化量の第２の係数Ａ倍である。

係数算出器１７ａは、乗算器１７３と、フリップフロップ１７０ａと、除算器１７１ａと、を備える。

乗算器１７３は、第２の発振器制御値ＩＰＶＴ［Ｍ−１：０］を第２の係数Ａ倍して、その結果を出力する。

フリップフロップ１７０ａは、データ入力端子Ｄに入力された、第２の係数Ａ倍された第２の発振器制御値ＩＰＶＴ［Ｍ−１：０］を、クロック端子に入力されたトリガ信号ＴＲＩＧの立ち上がりで取り込み、取り込んだ値をデータ出力端子Ｑから除算器１７１ａの一方の入力端子に出力する。

除算器１７１ａは、一方の入力端子に入力された、第２の係数Ａ倍された第２の発振器制御値ＩＰＶＴ［Ｍ−１：０］を、他方の入力端子に入力された設定周波数データＦＣＷで除算し、その除算結果Ｋｏｓｃ＿ｃａｌｉｂｒａｔｅｄを、乗算器１６に第１の係数Ｋｏｓｃとして設定する。

乗算器１６は、規格化制御値ＮＴＷに第１の係数Ｋｏｓｃを乗算した値を出力する。

セレクタ２０は、制御端子に入力されたループイネーブル信号ＬｏｏｐＥｎがローレベルの場合、他方の入力端子「０」に入力された初期設定値ＯＴＷｉｎｉｔを、デジタル制御発振器１１ａに第１の発振器制御値ＯＴＷ［Ｎ−１：０］として設定する。初期設定値ＯＴＷｉｎｉｔは、例えば、電流源１１３−１〜１１３−（Ｍ−１）により設定可能な複数の電流値の中央付近の電流値を設定する値である。また、セレクタ１７２は、ループイネーブル信号ＬｏｏｐＥｎがハイレベルの場合、一方の入力端子「１」に入力された、規格化制御値ＮＴＷに第１の係数Ｋｏｓｃを乗算した値を、デジタル制御発振器１１ａに第１の発振器制御値ＯＴＷ［Ｎ−１：０］として設定する。

図７は、本発明の第２の実施形態に係る局部発振器の動作を説明する図である。
図７に示すように、局部発振器は時刻ｔ０に粗調整を開始する。この時、トリガ信号ＴＲＩＧはローレベルであるため、乗算器１６の第１の係数Ｋｏｓｃは不定である。また、ループイネーブル信号ＬｏｏｐＥｎもローレベルであるため、デジタル制御発振器１１ａには第１の発振器制御値ＯＴＷ［Ｎ−１：０］として初期設定値ＯＴＷｉｎｉｔが設定されている。これにより、発振器１１０には、電流源１１１−１〜１１１−（Ｎ−１）の少なくとも１つによる所定の電流が流れる。このように、粗調整においては、乗算器１６から出力される値はデジタル制御発振器１１ａの制御に用いられない。つまり、ループフィルタ１５と乗算器１６とを介する局部発振器のループは粗調整に用いられない。

この時刻ｔ０以降の粗調整では、粗調整制御部２１は、減算器１４からの位相誤差データφｅに基づいて第２の発振器制御値ＩＰＶＴを調整し、発振周波数Ｆｏｓｃを粗調整周波数に粗調整する。これにより、時刻ｔ１において、発振周波数Ｆｏｓｃは粗調整周波数に略等しくなる。ここでは、ループフィルタ１５と乗算器１６とを介するループを用いていないので、高速に粗調整が行える。粗調整は、例えば、図７に示すように２分木法を用いて行っても良いが、発振周波数Ｆｏｓｃを設定周波数Ｆｃに近い粗調整周波数に調整できれば、どのような方法を用いて行っても良い。

粗調整が終わると、次に、トリガ信号ＴＲＩＧがハイレベルに立ち上がる。時刻ｔ２において、この時の第２の発振器制御値ＩＰＶＴが乗算器１７３で第２の係数Ａ倍された値がフリップフロップ１７０ａにより取り込まれる。取り込まれた値は除算器１７１ａにより設定周波数データＦＣＷで除算される。その除算結果Ｋｏｓｃ＿ｃａｌｉｂｒａｔｅｄは、乗算器１６に第１の係数Ｋｏｓｃとして設定される。乗算器１６は、規格化制御値ＮＴＷに第１の係数Ｋｏｓｃを乗算した値を出力する。

次に、ループイネーブル信号ＬｏｏｐＥｎがハイレベルに立ち上がる。時刻ｔ３において、セレクタ２０は、規格化制御値ＮＴＷに第１の係数Ｋｏｓｃを乗算した値を、デジタル制御発振器１１ａに第１の発振器制御値ＯＴＷ［Ｎ−１：０］として設定する。

これにより、ループフィルタ１５と乗算器１６とを介したループが形成され、最適な第１の係数Ｋｏｓｃに基づいて、発振周波数Ｆｏｓｃは設定周波数Ｆｃに近づくように微調整される。そして、時刻ｔ４において、発振周波数Ｆｏｓｃは設定周波数Ｆｃに略等しくなる。

このようにして最適な第１の係数Ｋｏｓｃが得られる原理は、第１の実施形態と同様である。即ち、ｄＩｐｖｔ＝Ａ×ｄＩｔｒａｃｋであるため、ｄＦｐｖｔ＝Ａ×ｄＦｔｒａｃｋが成り立つ。ここでは、第２の発振器制御値ＩＰＶＴの単位値あたりの発振周波数Ｆｏｓｃの変化量をｄＦｐｖｔとし、第１の発振器制御値ＯＴＷの単位値あたりの発振周波数Ｆｏｓｃの変化量をｄＦｔｒａｃｋとしている。
また、ＦＣＷ＝Ｆｏｓｃ／Ｆｒｅｆである。

よって、
Ｋｏｓｃ_ｏｐｔ＝Ｆｒｅｆ／ｄＦｔｒａｃｋ
＝Ｆｏｓｃ／（ｄＦｔｒａｃｋ×ＦＣＷ）
＝（ＩＰＶＴ×ｄＦｐｖｔ）／（ｄＦｔｒａｃｋ×ＦＣＷ）
＝Ａ×ＩＰＶＴ／ＦＣＷ
となる。

このように、本実施形態によれば、微調整前に、発振周波数Ｆｏｓｃが粗調整周波数に粗調整された時の第２の発振器制御値ＩＰＶＴと第２の係数Ａとの積を、設定周波数データＦＣＷで除算し、その除算結果Ｋｏｓｃ＿ｃａｌｉｂｒａｔｅｄを第１の係数Ｋｏｓｃとして乗算器１６に設定するようにしたので、ループフィルタ１５を用いずに、現状のＰＶＴにおける最適な第１の係数Ｋｏｓｃが得られる。よって、第１の実施形態よりも高速に、最適な第１の係数Ｋｏｓｃが得られる。

第１の実施形態と同様に、ＰＶＴが変化した場合には、再度ロックアップさせて、上記計算を行うことで、最適な第１の係数Ｋｏｓｃが得られる。これにより、ＰＶＴに依存しない安定した位相雑音特性を短時間で得ることができる。

また、微調整に用いる、第１の発振器制御値ＯＴＷの単位値あたりの発振周波数Ｆｏｓｃの変化量は、例えば位相雑音特性や発振周波数Ｆｏｓｃの正確性の観点から、小さい方が好ましい。本実施形態では、第１の発振器制御値ＯＴＷの単位値あたりの発振周波数Ｆｏｓｃの変化量を、第１の実施形態と同一に設定した場合、微調整用の電流源１１１−１〜１１１−（Ｎ−１）及びスイッチ１１２−１〜１１２−（Ｎ−１）の数を第１の実施形態より減らすことができる。というのも、本実施形態では、最初に粗調整を行って発振周波数Ｆｏｓｃを設定周波数Ｆｃに近い粗調整周波数に合わせておけるので、微調整時に発振周波数Ｆｏｓｃを変化させる周波数範囲は第１の実施形態より狭くできるからである。これにより、本実施形態によれば、デジタル制御発振器１１ａ（つまり局部発振器）の面積を第１の実施形態より小さくできる。また、面積を小さくした上で、第１の発振器制御値ＯＴＷの単位値あたりの発振周波数Ｆｏｓｃの変化量を小さくできる。

（第３の実施形態）
本実施形態は、初期制御値ＯＴＷｉｎｉｔも考慮して第１の係数Ｋｏｓｃを計算するようにした点が、第２の実施形態と異なる。

図８は、本発明の第３の実施形態に係る局部発振器の一部のブロック図である。図８は、デジタル制御発振器１１ａと、乗算器１６と、係数算出器１７ｂと、セレクタ２０と、を詳細に示す。

図８に示すように、係数算出器１７ｂは、第２の実施形態の係数算出器１７ａの構成に加え、さらに加算器１７４を備える。その他の回路構成は、図５の第２の実施形態と同一であるため、同一の要素に同一の符号を付して説明を省略する。

加算器１７４は、乗算器１７３の出力値と、初期制御値ＯＴＷｉｎｉｔとを加算して、加算結果をフリップフロップ１７０ａに出力する。第２の実施形態で述べたように、初期制御値ＯＴＷｉｎｉｔは、粗調整時に第１の発振器制御値ＯＴＷとして設定されている値である。

これにより、係数算出器１７ｂは、微調整前に、発振周波数Ｆｏｓｃが粗調整周波数に粗調整された時の第２の発振器制御値ＩＰＶＴと第２の係数Ａとの積に、初期制御値ＯＴＷｉｎｉｔを加算し、その加算結果を設定周波数データＦＣＷで除算し、その除算結果Ｋｏｓｃ＿ｃａｌｉｂｒａｔｅｄを第１の係数Ｋｏｓｃとして乗算器１６に設定する。

このようにして最適な第１の係数Ｋｏｓｃが得られる原理は、第２の実施形態と同様である。
つまり、
Ｋｏｓｃ_ｏｐｔ＝Ｆｒｅｆ／ｄＦｔｒａｃｋ
＝Ｆｏｓｃ／（ｄＦｔｒａｃｋ×ＦＣＷ）
＝（ＩＰＶＴ×ｄＦｐｖｔ＋ＯＴＷｉｎｉｔ×ｄＦｔｒａｃｋ）／（ｄＦｔｒａｃｋ×ＦＣＷ）
＝（Ａ×ＩＰＶＴ＋ＯＴＷｉｎｉｔ）／ＦＣＷ
となる。

このように、本実施形態によれば、粗調整時に第１の発振器制御値ＯＴＷとして設定されている初期制御値ＯＴＷｉｎｉｔも、第１の係数Ｋｏｓｃの計算に考慮するようにしたので、第２の実施形態よりも精度が高い第１の係数Ｋｏｓｃを得ることができる。
また、第２の実施形態と同様の効果も得られる。

（第４の実施形態）
本実施形態は、ループフィルタの初期値を設定するようにした点が、第３の実施形態と異なる。

図９は、本発明の第４の実施形態に係る局部発振器の一部のブロック図である。図９は、デジタル制御発振器１１ａと、ループフィルタ１５ａと、乗算器１６と、係数算出器１７ｃと、セレクタ２０と、を詳細に示す。

係数算出器１７ｃは、第３の実施形態の係数算出器１７ｂの構成に加え、除算器１７５を更に備える。除算器１７５は、初期制御値ＯＴＷｉｎｉｔを、除算器１７１ａの除算結果Ｋｏｓｃ＿ｃａｌｉｂｒａｔｅｄで除算し、その除算結果をループフィルタ１５ａに出力する。

ループフィルタ１５ａは、乗算器１５１と、乗算器１５２と、加算器１５３と、セレクタ１５４と、フリップフロップ１５５と、加算器１５６とを備える。

乗算器１５１は、ループフィルタ１５ａに入力された位相差データφｅと、定数αとを乗算し、その乗算結果を加算器１５６の一方の入力端子に出力する。

乗算器１５２は、位相差データφｅと、定数ρとを乗算し、その乗算結果を加算器１５３の一方の入力端子に出力する。

加算器１５３は、乗算器１５２からの乗算結果と、フリップフロップ１５５からの信号とを加算し、その加算結果をセレクタ１５４の一方の入力端子「１」に出力する。

セレクタ１５４の出力信号は、フリップフロップ１５５に入力される。フリップフロップ１５５の出力信号は、加算器１５３の他方の入力端子と、加算器１５６の他方の入力端子と、に入力される。

加算器１５６は、乗算器１５１からの乗算結果と、フリップフロップ１５５の出力信号とを加算し、加算結果を規格化制御値ＮＴＷとして出力する。

セレクタ１５４の他方の入力端子「０」には、係数算出器１７ｃから値「初期制御値ＯＴＷｉｎｉｔ／除算結果Ｋｏｓｃ＿ｃａｌｉｂｒａｔｅｄ」が入力される。

セレクタ１５４の制御端子には、ループイネーブル信号ＬｏｏｐＥｎが入力される。

その他の回路構成は、図８の第３の実施形態と同一であるため、同一の要素に同一の符号を付して説明を省略する。

このような構成により、ループイネーブル信号ＬｏｏｐＥｎがローレベルの時には、セレクタ１５４に入力された値「初期制御値ＯＴＷｉｎｉｔ／除算結果Ｋｏｓｃ＿ｃａｌｉｂｒａｔｅｄ」が、フリップフロップ１５５を介して加算器１５６に入力される。これにより、規格化制御値ＮＴＷの初期値として、ＯＴＷｉｎｉｔ／Ｋｏｓｃ＿ｃａｌｉｂｒａｔｅｄ＋αφｅが出力される。このとき、αφｅは、ＯＴＷｉｎｉｔ／Ｋｏｓｃ＿ｃａｌｉｂｒａｔｅｄに比して十分小さいので、以下の説明では、規格化制御値ＮＴＷの初期値はＯＴＷｉｎｉｔ／Ｋｏｓｃ＿ｃａｌｉｂｒａｔｅｄであるとして説明する。

また、ループイネーブル信号ＬｏｏｐＥｎがハイレベルの時には、第１の実施形態と同様に、ループフィルタ１５ａは、位相差データφｅに低域通過処理を施して規格化制御値ＮＴＷを生成する。この時、加算器１５３と、フリップフロップ１５５とを含んで構成されるフィードバック回路は、積分器として機能する。これらの動作は周知のループフィルタと同様であるため、詳細な説明は省略する。

即ち、図７の時刻ｔ２において、第１の係数Ｋｏｓｃとしての除算結果Ｋｏｓｃ＿ｃａｌｉｂｒａｔｅｄが決定されると、ループフィルタ１５ａは、規格化制御値ＮＴＷの初期値として、ＯＴＷｉｎｉｔ／Ｋｏｓｃ＿ｃａｌｉｂｒａｔｅｄを出力する。よって、乗算器１６は、ＯＴＷｉｎｉｔ／Ｋｏｓｃ＿ｃａｌｉｂｒａｔｅｄとＫｏｓｃ＿ｃａｌｉｂｒａｔｅｄとの積、即ちＯＴＷｉｎｉｔを出力する。
この状態で、図７の時刻ｔ３において、ループイネーブル信号ＬｏｏｐＥｎがハイレベルになると、セレクタ２０は、第１の発振器制御値ＯＴＷとして、乗算器１６の出力である初期制御値ＯＴＷｉｎｉｔを出力する。これにより、粗調整から微調整に切り替わる時に、第１の発振器制御値ＯＴＷは変化しないので、発振周波数Ｆｏｓｃの変動が殆ど無くなる。ループイネーブル信号ＬｏｏｐＥｎがハイレベルになっているので、ループフィルタ１５ａは、この後、通常通りに位相誤差データφｅをフィルタリングした規格化制御値ＮＴＷを出力する。これにより、第３の実施形態と同様に、発振周波数Ｆｏｓｃは、設定周波数Ｆｃに近づくように制御される。

つまり、係数算出器１７ｃは、微調整前に、発振周波数Ｆｏｓｃが粗調整周波数に粗調整された後に算出された第１の係数Ｋｏｓｃで初期制御値ＯＴＷｉｎｉｔを除算し、その除算結果を規格化制御値ＮＴＷの初期値としてループフィルタ１５ａに設定する。
ループフィルタ１５ａは、微調整が開始される時に、設定された初期値を規格化制御値ＮＴＷとして出力する。

一方、前述した第３の実施形態では、粗調整から微調整に切り替わる時におけるループフィルタ１５の規格化制御値ＮＴＷの初期値は、ループフィルタ１５内のレジスタに蓄えられた値となっている。そのため、粗調整から微調整に切り替わる時に第１の発振器制御値ＯＴＷが大きく変化する可能性がある。つまり、この時に発振周波数Ｆｏｓｃが変動する可能性がある。

このように、本実施形態によれば、微調整前に、発振周波数Ｆｏｓｃが粗調整周波数に粗調整された後に算出された第１の係数Ｋｏｓｃで初期制御値ＯＴＷｉｎｉｔを除算し、その除算結果を規格化制御値ＮＴＷの初期値としてループフィルタ１５ａに設定するようにしたので、粗調整から微調整に切り替わる時に、第１の発振器制御値ＯＴＷは変化しない。これにより、発振周波数Ｆｏｓｃの変動が殆ど無くなる。よって、局部発振器は第３の実施形態より高速にロックアップできる。
また、第３の実施形態と同様の効果も得られる。

以上で説明した実施形態によれば、ＰＶＴに依存しない安定した位相雑音特性を短時間で得ることができる。

以上、本発明の実施形態を詳述してきたが、具体的な構成は上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々に変形して実施することができる。
例えば、上記実施形態の局部発振器は、任意の発振周波数Ｆｏｓｃに適用できる。
また、第４の実施形態において、加算器１７４を用いなくても良い。

１１，１１ａ デジタル制御発振器
１２ 位相データ生成器
１３ アキュムレータ
１４ 減算器
１５，１５ａ ループフィルタ
１６ 乗算器
１７，１７ａ，１７ｂ，１７ｃ 係数算出器
２０ セレクタ
２１ 粗調整制御部
１１０ 発振器
１１１−１〜１１１−（Ｎ−１） 電流源
１１２−１〜１１２−（Ｎ−１） スイッチ
１１３−１〜１１３−（Ｍ−１） 電流源
１１４−１〜１１４−（Ｍ−１） スイッチ
１７０，１７０ａ フリップフロップ
１７１，１７１ａ 除算器
１７２ セレクタ
１７３ 乗算器
１７４ 加算器
１７５ 除算器

Claims (6)

1. デジタル値である第１の発振器制御値により発振信号の発振周波数を制御可能であり、前記発振周波数は、前記第１の発振器制御値と、前記第１の発振器制御値の単位値あたりの前記発振周波数の変化量と、の積に等しい、デジタル制御発振器と、
   基準信号と前記発振信号との間の位相差をデジタル値の位相差データとして出力する位相データ生成器と、
   設定周波数を前記基準信号の基準周波数で除算して得られた設定周波数データから前記位相差データを減算し、その減算結果として位相誤差データを出力する減算器と、
   前記位相誤差データをフィルタリングした規格化制御値を出力するループフィルタと、
   前記規格化制御値に第１の係数を乗算した前記第１の発振器制御値を、前記デジタル制御発振器に出力する乗算器と、
   前記発振周波数が前記設定周波数に略等しくなった時の前記第１の発振器制御値を、前記設定周波数データで除算し、その除算結果を新たな前記第１の係数として前記乗算器に設定する係数算出器と、を備える
   ことを特徴とする局部発振器。
2. 発振信号の発振周波数を、粗調整周波数に粗調整した後、設定周波数に微調整する局部発振器であって、
   デジタル値である第１の発振器制御値と第２の発振器制御値とにより前記発振信号の前記発振周波数を制御可能であり、前記第２の発振器制御値の単位値あたりの前記発振周波数の変化量が、前記第１の発振器制御値の単位値あたりの前記発振周波数の変化量の第２の係数倍であり、前記発振周波数は、前記第１の発振器制御値と、前記第１の発振器制御値の単位値あたりの前記発振周波数の変化量と、の積と、前記第２の発振器制御値と、前記第２の発振器制御値の単位値あたりの前記発振周波数の変化量と、の積と、の和であるデジタル制御発振器と、
   基準信号と前記発振信号とに基づいて前記第２の発振器制御値を調整し、前記発振周波数を前記粗調整周波数に粗調整する粗調整制御部と、
   前記基準信号と前記発振信号との間の位相差をデジタル値の位相差データとして出力する位相データ生成器と、
   前記設定周波数を前記基準信号の基準周波数で除算して得られた設定周波数データから前記位相差データを減算し、その減算結果として位相誤差データを出力する減算器と、
   前記位相誤差データをフィルタリングした規格化制御値を出力するループフィルタと、
   微調整時に、前記規格化制御値に第１の係数を乗算した前記第１の発振器制御値を、前記デジタル制御発振器に出力する乗算器と、
   微調整前に、前記発振周波数が前記粗調整周波数に粗調整された時の前記第２の発振器制御値と、前記第２の係数と、前記設定周波数データと、に基づいて算出した値を前記第１の係数として前記乗算器に設定する係数算出器と、を備える
   ことを特徴とする局部発振器。
3. 前記係数算出器は、微調整前に、前記発振周波数が前記粗調整周波数に粗調整された時の前記第２の発振器制御値と前記第２の係数との積を、前記設定周波数データで除算し、その除算結果を前記第１の係数として前記乗算器に設定する
   ことを特徴とする請求項２に記載の局部発振器。
4. 粗調整時に、前記第１の発振器制御値は初期制御値に設定されており、
   前記係数算出器は、微調整前に、前記発振周波数が前記粗調整周波数に粗調整された時の前記第２の発振器制御値と前記第２の係数との積に、前記初期制御値を加算し、その加算結果を前記設定周波数データで除算し、その除算結果を前記第１の係数として前記乗算器に設定する
   ことを特徴とする請求項２に記載の局部発振器。
5. 前記係数算出器は、微調整前に、前記発振周波数が前記粗調整周波数に粗調整された後に算出された前記第１の係数で前記初期制御値を除算し、その除算結果を前記規格化制御値の初期値として前記ループフィルタに設定し、
   前記ループフィルタは、微調整が開始される時に、設定された前記初期値を前記規格化制御値として出力する
   ことを特徴とする請求項３または請求項４に記載の局部発振器。
6. 前記デジタル制御発振器は電流値により発振周波数が制御される
   ことを特徴とする請求項１から請求項５の何れかに記載の局部発振器。

Images