JP2012054559A - 大面積シリコン基板及びその他の基板上の多層ｉｉｉ族窒化物バッファの成長 - Google Patents

大面積シリコン基板及びその他の基板上の多層ｉｉｉ族窒化物バッファの成長 Download PDF

Info

Publication number
JP2012054559A
JP2012054559A JP2011191264A JP2011191264A JP2012054559A JP 2012054559 A JP2012054559 A JP 2012054559A JP 2011191264 A JP2011191264 A JP 2011191264A JP 2011191264 A JP2011191264 A JP 2011191264A JP 2012054559 A JP2012054559 A JP 2012054559A
Authority
JP
Japan
Prior art keywords
epitaxial
layer
epitaxial layer
regions
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011191264A
Other languages
English (en)
Other versions
JP5907686B2 (ja
JP2012054559A5 (ja
Inventor
R Balu Sundeep
アール． バール サンディープ
Ramudani Jamar
ラムダニ ジャマール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NATL SEMICONDUCTOR CORP
National Semiconductor Corp
Original Assignee
NATL SEMICONDUCTOR CORP
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NATL SEMICONDUCTOR CORP, National Semiconductor Corp filed Critical NATL SEMICONDUCTOR CORP
Publication of JP2012054559A publication Critical patent/JP2012054559A/ja
Publication of JP2012054559A5 publication Critical patent/JP2012054559A5/ja
Application granted granted Critical
Publication of JP5907686B2 publication Critical patent/JP5907686B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】半導体基板上に第１エピタキシャル層を形成し且つ該層をエッチングして複数の分離領域を形成することを包含する方法を提供する。
【解決手段】本方法は、エッチングした第１エピタキシャル層１０６ａ上に第２エピタキシャル層１０６ｂを形成することを含む。１０６ａ，ｂ層は少なくとも１個のIII族窒化物を含み、１０６ａ，ｂ層は一緒になって１個のバッファ１０６を形成する。本方法は、更に、該バッファ上に装置層１０８を形成し、且つ該装置層を使用して半導体装置を製造することを包含している。１０６ｂ層は、実質的に１０６ａ領域上にのみ存在する１０６ｂ領域を包含することが可能である。１０６ｂ層は、又、１０６ａ領域及び該基板を被覆することが可能であり、且つ１０６ｂ層はエッチングするか又はしない場合がある。該装置層は１０６ｂ層を形成するために使用するのと同じ操作期間中に形成することが可能である。
【選択図】図１

Description

本開示は、大略、集積回路に関するものである。更に、詳細には、本開示は、大面積シリコン基板及びその他の基板上の多層III族窒化物バッファの成長に関するものである。
窒化ガリウム（ＧａＮ）及びその他の「III族窒化物」は、高速又は高パワー集積回路装置を製造する場合に使用することが可能である。標準のシリコン装置と比較して、窒化ガリウムは高い動作温度に耐えることが可能であり且つ高いブレークダウン電圧を提供することが可能であるので、窒化ガリウムがしばしば望ましいものである。窒化ガリウムは、又、典型的に、良好な高周波数性能を提供し且つ一層低いオン抵抗を提供することが可能である。
通常、天然の窒化ガリウム基板は入手可能なものではない。その代わりに、しばしば、＜１１１＞シリコンウエハなどのシリコンをベースとした基板上に窒化ガリウムエピタキシャル層が形成される。しかしながら、しばしば、大きなシリコン基板上に厚く高品質の窒化ガリウムエピタキシャル層を形成することは困難である。そのことは、大きな熱膨張係数の不一致及びウエハの曲がりを含む多数の要因に起因している。より詳細には、下側に存在するシリコン基板と比較して、窒化ガリウムエピタキシャル層は、冷却された場合に、約２倍も早く収縮する場合がある。このことは、窒化ガリウムエピタキシャル層内に引っ張り応力を発生させ、そのことがウエハの曲がりとなる場合があり且つエピタキシャル層内に亀裂を発生する場合がある。これらの問題は、６インチ以上の直径を有するシリコンウエハなどの一層大きな基板の場合により深刻である。
厚く高品質の窒化ガリウム層を形成することが不可能であることは、電界効果トランジスタ（ＦＥＴ）、高電子移動度トランジスタ（ＥＥＭＴ），又は窒化ガリウム層を使用して形成されるその他の装置のブレークダウン電圧を減少させる場合がある。又、典型的に、一層大きな基板の上に回路を製造することが望ましい。何故ならば、同じ処理ステップを使用して一層多数の回路を基板上に形成することが可能であり、回路当りの製造コストの低下となるからである。一層大きな基板上に厚く高品質の窒化ガリウム層を形成することが不可能であるということは、これらのコスト低下を制限するか又は除去する場合があり、一層コスト高の回路とさせることとなる。更に、ウエハの曲がり及びエピタキシャル層の亀裂は、実際に、或る窒化ガリウムをベースとした回路の製造可能性を制限する場合がある。
本発明の第１の側面によれば、
半導体基板上に第１エピタキシャル層を形成し、
該第１エピタキシャル層をエッチングして複数の分離された第１エピタキシャル領域を形成し、
該エッチングした第１エピタキシャル層上に第２エピタキシャル層を形成し、該エピタキシャル層の各々は少なくとも一つのIII族窒化物を有しており、該エピタキシャル層は一緒になって１個のバッファを形成し、
該バッファ上に装置層を形成し、
該装置層を使用して半導体装置を製造する、
ことを特徴とする方法が提供される。
好適には、該第２エピタキシャル層を形成する場合に、実質的に該第１エピタキシャル領域上にのみ第２エピタキシャル領域を選択的に形成する。
好適には、該第２エピタキシャル層を形成する場合に、該第１エピタキシャル領域及び該基板を該第２エピタキシャル層で被覆する。
好適には、更に、
該第２エピタキシャル層をエッチングして複数の分離された第２エピタキシャル領域を形成する、
ことを包含している。
好適には、更に、
該第２エピタキシャル層を形成する前に、該第１エピタキシャル領域の上及び回りに第１誘電体物質を付着し且つ該第１誘電体物質及び該第１エピタキシャル領域を平坦化し、
該第２エピタキシャル層をエッチングして複数の分離された第２エピタキシャル領域を形成し、
該第２エピタキシャル領域の上及び回りに第２誘電体物質を付着し且つ該第２誘電体物質及び該第２エピタキシャル領域を平坦化させる、
ことを包含している。
好適には、該装置層を形成する場合に、該第２エピタキシャル層を形成するために使用するのと同じ操作期間中に該装置層を形成する。
好適には、更に、
該半導体装置を分離させる、
ことを包含している。
好適には、
該基板が少なくとも６インチの直径を有するシリコンウエハを有しており、
該少なくとも１個のIII族窒化物が、窒化ガリウム（ＧａＮ）、アルミニウム窒化ガリウム（ＡｌＧａＮ）、インジウム窒化アルミニウム（ＩｎＡｌＮ）、インジウムアルミニウム窒化ガリウム（ＩｎＡｌＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）、及びインジウム窒化ガリウム（ＩｎＧａＮ）の内の一つ又はそれ以上を有しており、
該第１エピタキシャル層が１μｍ乃至３μｍの厚さを有しており、
該第２エピタキシャル層が１μｍ乃至３μｍの厚さを有している、
ことを包含している。
本発明の別の側面によれば、
半導体基板が設けられており、
該基板上の第１エピタキシャル層であって、複数の分離された第１エピタキシャル領域を有している第１エピタキシャル層が設けられており、
該第１エピタキシャル層上に第２エピタキシャル層が設けられており、
該エピタキシャル層の各々は少なくとも１個のIII族窒化物を有しており、該エピタキシャル層は一緒になって１個のバッファを形成しており、
該バッファ上に装置層が設けられており、
該装置層内又は上に半導体装置が設けられている、
ことを特徴とするシステムが提供される。
好適には、該第２エピタキシャル層が複数の分離された第２エピタキシャル領域を有しており、該第２エピタキシャル領域が実質的に該第１エピタキシャル領域上にのみ設けられている。
好適には、該第２エピタキシャル層が、該第１エピタキシャル領域及び該基板の少なくとも一部を被覆するエピタキシャル物質を有している。
好適には、
該第２エピタキシャル層が複数の分離された第２エピタキシャル領域を有しており、
本システムが、更に、該第１エピタキシャル領域を互いに電気的に分離しており且つ該第２エピタキシャル領域を互いに電気的に分離している複数の誘電体領域を有している、
ことを包含している。
好適には、更に、
分離領域が該装置層及び該バッファの少なくとも一部内に設けられており、該分離領域は該半導体装置を分離する形態とされている、
ことを包含している。
好適には、
該基板は少なくとも６インチの直径を有するシリコンウエハを有しており、
該少なくとも１個のIII族は、窒化ガリウム（ＧａＮ）、アルミニウム窒化ガリウム（ＡｌＧａＮ）、インジウム窒化アルミニウム（ＩｎＡｌＮ）、インジウムアルミニウム窒化ガリウム（ＩｎＡｌＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）、及びインジウム窒化ガリウム（ＩｎＧａＮ）の内の一つ又はそれ以上を有しており、
該第１エピタキシャル層が１μｍ乃至３μｍの厚さを有しており、
該第２エピタキシャル層が１μｍ乃至３μｍの厚さを有している、
ことを包含している。
本発明の更に別の側面によれば、
半導体基板、
該基板上に設けられており複数の分離された第１エピタキシャル領域を有している第１エピタキシャル層、
該第１エピタキシャル層上に設けられている第２エピタキシャル層、
を有しており、該エピタキシャル層の各々が少なくとも１個のIII族窒化物を有しており、該エピタキシャル層が一緒になって少なくとも１個のIII族窒化物半導体装置用のバッファを形成していることを特徴とする装置が提供される。
好適には、該第２エピタキシャル層が複数の分離された第２エピタキシャル領域を有しており、該第２エピタキシャル領域が実質的に該第１エピタキシャル領域上にのみ設けられている。
好適には、該第２エピタキシャル層が複数の分離された第２エピタキシャル領域を有しており、該第２エピタキシャル領域は該第１エピタキシャル領域及び該第１エピタキシャル領域に隣接した該基板の部分を被覆しており、該第２エピタキシャル領域は該基板のその他の部分を被覆するものではない。
好適には、該第２エピタキシャル層が該第１エピタキシャル領域を被覆しているエピタキシャル物質を有している。
好適には、
該第２エピタキシャル層が複数の分離された第２エピタキシャル領域を有しており、
本装置が、更に、該第１エピタキシャル領域を互いに電気的に分離し且つ該第２エピタキシャル領域を互いに電気的に分離している複数の誘電体領域を有している、
ことを包含している。
好適には、
該基板が少なくとも６インチの直径を有しているシリコンウエハを有しており、
該少なくとも１個のIII族窒化物が、窒化ガリウム（ＧａＮ）、アルミニウム窒化ガリウム（ＡｌＧａＮ）、インジウム窒化アルミニウム（ＩｎＡｌＮ）、インジウムアルミニウム窒化ガリウム（ＩｎＡｌＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）、及びインジウム窒化ガリウム（ＩｎＧａＮ）の内の一つ又はそれ以上を有しており、
該第１エピタキシャル層が１μｍ乃至３μｍの厚さを有しており、
該第２エピタキシャル層が１μｍ乃至３μｍの厚さを有している、
ことを包含している。
本開示に基く多層III族窒化物バッファを具備する例示的な半導体構成体を例示した概略図。 （Ａ）乃至（Ｄ）は本開示に基いて多層III族窒化物バッファを具備する半導体構成体を形成するための第１の例示的な技術を例示した各概略図。 （Ａ）及び（Ｂ）は、夫々、本開示に基いて図２（Ａ）乃至（Ｄ）において形成された半導体構成体の側面図及び平面図。 （Ａ）乃至（Ｃ）は本開示に基く多層III族窒化物バッファを具備する半導体構成体を形成するための第２の例示的な技術を例示した各概略図。 （Ａ）乃至（Ｃ）は本開示に基く多層III族窒化物バッファを具備する半導体構成体を形成するための第３の例示的な技術を例示した各概略図。 本開示に基く多層III族バッファを具備する半導体構成体を形成するための例示的な方法を例示したフローチャート。
本特許文書において本発明の原理を説明するために以下に説明する図１乃至６及び種々の実施例は、単に例示的なものであって、本発明の範囲を制限するようないかなる態様でも解釈されるべきものではない。当業者が理解するように、本発明の原理は、任意のタイプの適宜構成された装置又はシステムにおいて実現することが可能である。
図１は、本開示に基く多層III族窒化物バッファを具備している例示的な半導体構成体１００を例示している。図１に示した如く、半導体構成体１００は基板１０２を包含している。基板１０２は、任意の適宜の半導体基板を表しており、それは半導体構成体１００のその他の構成要素を支持又は担持する。基板１０２は、例えば、シリコン、サファイア、又は炭化シリコン基板を表すことが可能である。特定の実施例においては、基板１０２は、少なくとも６インチの直径を有する＜１１１＞シリコンウエハなどの大面積基板を表すことが可能である。基板１０２上に核形成層１０４を形成する。その核形成層１０４は、窒化アルミニウム等の任意の適宜の物質から形成することが可能である。
核形成層１０４の上にバッファ層１０６を形成する。このバッファ層１０６は、典型的に、半導体構成体１００内の他の構成要素を基板１０２から分離させることを助け且つ形成される１個又はそれ以上のIII族窒化物装置に対して良好な開始表面（最小の転位）を提供するために使用される層を表している。バッファ層１０６は、III族窒化物等の任意の適宜の物質から形成することが可能である。「III族窒化物」とは、窒素と少なくとも一つのIII族元素とを使用して形成される化合物のことを意味している。例示的なIII族元素は、窒化ガリウム（ＧａＮ）、アルミニウム窒化ガリウム（ＡｌＧａＮ）、インジウム窒化アルミニウム（ＩｎＡｌＮ）、インジウムアルミニウム窒化ガリウム（ＩｎＡｌＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）、及びインジウム窒化ガリウム（ＩｎＧａＮ）を包含している。バッファ層１０６は、有機金属成長法（ＭＯＣＶＤ）又は分子線エピタキシ（ＭＢＥ）技術を使用するによるなどの任意の適宜の態様で形成することが可能である。注意すべきことであるが、バッファ層１０６の形成は、核形成層１０４によって容易化させることが可能である。しかしながら、バッファ層１０６は、核形成層１０４を必要とすることの無い態様で形成することが可能であり、且つ核形成層１０４を省略することが可能である。
少なくとも一つのIII族窒化物装置層１０８がバッファ層１０６上に形成される。III族窒化物装置層１０８は、窒化ガリウムをベースとした電界効果トランジスタ（ＦＥＴ）又は高電子移動度トランジスタ（ＨＥＭＴ）等の少なくとも一つの半導体装置の一部を形成するために使用される。III族窒化物装置層１０８は、その他の又は付加的な集積回路構成要素を包含することが可能である。III族窒化物装置層１０８は、任意の適宜のIII族窒化物物質から形成することが可能である。III族窒化物装置層１０８は、又、バッファ層１０６を形成するために使用されるものと同じ操作（ＭＯＣＶＤ又はＭＢＥのような）の期間中などの、任意の適宜の態様で形成することが可能である。一般的に、「装置層」とは、その中に半導体装置の少なくとも一部が形成される層の全て又は一部のことを意味している。装置層は、個別的な層として、又は別の層（エピタキシャル層など）の一部として形成することが可能である。
少なくとも一つのIII族窒化物装置の形成は、III族窒化物装置層１０８を使用して完成することが可能である。例えば、バッファ層１０６の上部部分又は装置層１０８の一部を一つ又はそれ以上のドーパントでドープしてソース、ドレイン、又はその他のトランジスタ領域を形成することが可能である。一つ又はそれ以上のメタル又はその他の導電層をパターン化し且つエッチングしてソース及びドレインコンタクト１１０−１１２を形成することが可能である。該構成体における活性領域は、メサエッチング又はイオン注入などにより、互いに分離させることが可能である。エッチング、誘電体付着、及びメタル又はその他の導電性物質の付着によってゲート１１４を形成することが可能である。その他の装置又は回路要素への接続は、コンタクト１１０−１１２及びゲート１１４を使用して構成することが可能である。
バッファ層１０６の厚さを増加させることを助けるために、バッファ層１０６は多層構成体として製造する。バッファ層１０６の第一部分１０６ａ（第一III族窒化物エピタキシャル層など）は、基板１０２上に形成することが可能である。バッファ層１０６の第一部分１０６ａは、分離されたエピタキシャル領域を形成するために第一部分１０６ａをエッチングする等によって、処理することが可能であり、そのことは、バッファ層１０６の第一部分１０６ａ上の応力を緩和させることを助ける。バッファ層１０６の第二部分１０６ｂ（第二III族窒化物エピタキシャル層など）をバッファ層１０６の第一部分１０６ａ上に形成し、且つバッファ層１０６の第二部分１０６ｂを処理することが可能である。所望により、この時点において、バッファ層１０６の一つ又はそれ以上の付加的な部分を形成することが可能である。
これらの異なる部分は一緒になって、上述した従来の技術を使用して得られるものよりも一層厚いバッファ層１０６を形成することが可能である。例えば、バッファ層１０６を形成する各エピタキシャル層は厚さが１μｍと３μｍとの間とすることが可能であり（６インチ及び８インチ直径の＜１１１＞シリコン基板の場合）、最大で６μｍの全体的な厚さを与える。一般的に、バッファ層１０６を形成する各エピタキシャル層は、熱膨張係数不一致、ウエハの曲がり、又は格子不一致等からのストレスに起因するエピタキシャル層に亀裂が表われる最小厚さのことを意味する「亀裂」厚さにおけるか又はそれ以下の厚さを有することが可能である。一層厚いバッファ層１０６の結果として、装置層１０８を使用して形成されるIII族窒化物装置は、従来のIII族窒化物装置と比較して、一層高いブレークダウン電圧を有している。更に、多層III族窒化物装置を製造するために一層大きなシリコンウエハ又はその他の基板１０２を使用することが可能であり、製造される装置当りのコストを低下させる。多層III族窒化物バッファ層１０６を形成するための種々の技術を以下に説明する。注意すべきことであるが、バッファ層１０６における異なる部分又は層は同一の厚さ又は異なる厚さを有することが可能であり、且つバッファ層１０６における異なる部分又は層は同一の物質から又は異なる物質から形成することが可能である。
図１は多層III族窒化物バッファを有する半導体構成体１００の一つの例を例示しているが、図１に対して種々の変更を行うことが可能である。例えば、半導体構成体１００の種々の層又はその他の構成体を形成するために任意のその他の物質及びプロセスを使用することが可能である。又、図１における構成要素の寸法及び形状及び図１におけるこれらの構成要素の配置は例示のために過ぎない。
図２（Ａ）乃至（Ｄ）は、本開示に基いて多層III族窒化物バッファを有する半導体構成体を形成するための第１の例示的技術２００を例示している。図２（Ａ）に示したように、基板２０２が製造されるか又は提供される。基板２０２は６インチ又はそれ以上の直径を有するシリコンウエハなどの任意の適宜の半導体基板を表すことが可能である。注意すべきことであるが、炭化シリコン又はサファイアウエハ又は一層小さなシリコンウエハなどの任意のその他の適宜の基板を使用することが可能である。
エピタキシャル領域２０４ａ−２０４ｂを基板２０２上に形成する。エピタキシャル領域２０４ａ−２０４ｂは、１個又はそれ以上のIII族窒化物等の任意の適宜の物質から形成することが可能である。エピタキシャル領域２０４ａ−２０４ｂは、又、１μｍ乃至３μｍなどの任意の適宜の厚さを有することが可能である（それは、典型的に、亀裂無しで、６インチ及び８インチ直径の＜１１１＞シリコン基板のような一層大きな基板上に形成することが可能である）。エピタキシャル領域２０４ａ−２０４ｂは、更に、ＭＯＣＶＤ，ＭＢＥ、又はパターン化され且つエッチングされるエピタキシャル層を形成するためのその他の技術を使用することなどによって、任意の適宜の技術を使用して形成することが可能である。該エピタキシャル層は、基板２０２上に核形成層（不図示）を使用して形成することが可能である。エピタキシャル領域２０４ａ−２０４ｂは、半導体装置が形成されるべき箇所のエピタキシャル層の区域を表すことが可能である。エピタキシャル層の除去される部分（エピタキシャル領域２０４ａ−２０４ｂの回り及び間）は、半導体装置が形成されることの無い箇所のエピタキシャル層の非活性区域を表すことが可能である。
図２（Ｂ）に示されているように、誘電体領域２０６ａ−２０６ｃはエピタキシャル領域２０４ａ−２０４ｂの間及び回りに形成される。誘電体領域２０６ａ−２０６ｃはエピタキシャル領域２０４ａ−２０４ｂを電気的に分離させることを助ける。誘電体領域２０６ａ−２０６ｃは、二酸化シリコン（ＳｉＯ２）等の任意の適宜の物質から形成することが可能である。又、誘電体領域２０６ａ−２０６ｃは、エピタキシャル領域２０４ａ−２０４ｂの上及び間に誘電体層を形成し、次いで化学的機械的研磨（ＣＭＰ）操作を実施することによるなどの任意の適宜の態様で形成することが可能である。このことはエピタキシャル領域２０４ａ−２０４ｂの上方の誘電体層を除去し且つエピタキシャル領域２０４ａ―２０４ｂ及び誘電体領域２０６ａ−２０６ｃを平坦化させる。
図２（Ｃ）に示されているように、エピタキシャル領域２０８ａ−２０８ｂを該構成体の上に形成する。エピタキシャル領域２０８ａ−２０８ｂは、一つ又はそれ以上のIII族窒化物等の任意の適宜の物質から形成することが可能である。エピタキシャル領域２０８ａ−２０８ｂも１μｍ乃至３μｍ等の任意の適宜の厚さを有することが可能である。エピタキシャル領域２０８ａ−２０８ｂは、更に、ＭＯＣＶＤ又はＭＢＥを使用しての選択的付着又は成長等の任意の適宜の技術を使用して形成することが可能である。選択的付着又は成長とは、エピタキシャル領域２０８ａ−２０８ｂがほぼ露出されているエピタキシャル領域２０４ａ−２０４ｂの上に形成され、従ってエピタキシャル領域２０８ａ−２０８ｂがエピタキシャル領域２０４ａ−２０４ｂと実効的に自己整合されることを意味している。該選択的操作期間中に或るアモルファス又はその他の物質を誘電体領域２０６ａ−２０６ｃ上に付着又は成長させることが可能であるが、この物質は除去するか又は形成される半導体装置の動作に悪影響を与えるものではない場合には残存させることが可能である。
図２（Ｄ）に示されているように、誘電体領域２１０ａ−２１０ｃをエピタキシャル領域２０８ａ−２０８ｂの間及び回りに形成し、そのことはエピタキシャル領域２０８ａ−２０８ｂを電気的に分離させることを助ける。誘電体領域２１０ａ−２１０ｃはＳｉＯ２等の任意の適宜の物質から形成することが可能である。又、誘電体領域２１０ａ−２１０ｃは、エピタキシャル領域２０８ａ−２０８ｂの上及び間に誘電体層を付着させ、次いでＣＭＰ操作を実施することによるなどにより任意の適宜の態様で形成することが可能である。このことは、エピタキシャル領域２０８ａ−２０８ｂの上方から該誘電体層を除去し且つエピタキシャル領域２０８ａ−２０８ｂ及び誘電体領域２１０ａ−２１０ｃを平坦化させる。
エピタキシャル領域２０４ａ及び２０８ａはバッファ層２０９ａを形成し、その中又は上に少なくとも１個のトランジスタ装置又はその他の集積回路装置を製造することが可能である（領域２０８ａの一部として又はその上に装置層が形成されることを仮定）。同様に、エピタキシャル領域２０４ｂ及び２０８ｂはバッファ層２０９ｂを形成し、その中又は上に、少なくとも１個の別のトランジスタ装置又はその他の集積回路装置を製造することが可能である（領域２０８ｂの一部として又はその上に装置層が形成されることを仮定）。この時点において、エピタキシャル領域２０８ａ−２０８ｂ上にIII族窒化物装置層又は装置の形成などの付加的な処理ステップを行うことが可能である。これの１例が図３（Ａ）及び（Ｂ）に示されている。
図３（Ａ）及び（Ｂ）は、この開示に基いて図２（Ａ）乃至（Ｄ）で形成される半導体構成体の側面図及び平面図を夫々示している。特に、図３（Ａ）は該半導体構成体の側面図３００を示しており、一方図３（Ｂ）は該半導体構成体の平面図３５０を示している。
図３（Ａ）に示したように、少なくとも１個の層間誘電体（ＩＬＤ）層又はその他の誘電体層３０２が図２（Ｄ）の半導体構成体の上に形成する。このことは、III族窒化物装置層及び装置が図２（Ｄ）の半導体構成体の上に形成した後に、行うことが可能である。又、誘電体層３０２内に種々の構成体３０４を形成することが可能である。誘電体層３０２は、任意の適宜の誘電体物質から形成した任意の適宜の数の層を包含している。構成体３０４は、ソース、ドレイン、及びゲートコンタクト、メタル相互接続、及び導電性プラグ等のトランジスタ装置又はその他の装置へ結合するための任意の適宜の構成体を包含することが可能である。更に、導電性構成体３０６は、外部信号線に対しての電気的接続を与えるために誘電体層３０２上に形成することが可能である。導電性構成体３０６は、各バッファ２０９ａ−２０９ｂ上にソース及びドレインボンドパッドを形成するためにメタル層を付着させ且つエッチングする等の任意の適宜の物質を使用して任意の適宜の態様で形成することが可能である。これらの構成要素３０４−３０６は、従来の相補的金属酸化物半導体（ＣＭＯＳ）バックエンド製造操作を使用するなどの任意の適宜の態様で製造することが可能である。
図３（Ｂ）において、ソースコンタクト３５２はエピタキシャル領域２０８ａに形成されているソースと電気的に接触する。１個又はそれ以上の導電性プラグ３５４がソースコンタクト３５２を、１個又はそれ以上の導電性プラグ３５８によって別の構成要素（ソースボンドパッド３０６）へ電気的に結合されている導電性相互接続３５６へ、電気的に結合させる。同様に、ドレインコンタクト３６０はエピタキシャル領域２０８ａに形成されているドレインと電気的に接触している。１個又はそれ以上の導電性プラグ３６２がドレインコンタクト３６０を、１個又はそれ以上の導電性プラグ３６６によって別の構成要素（ドレインボンドパッド３０６）へ電気的に結合されている導電性相互接続３６４へ、電気的に結合させる。ゲート３６８がエピタキシャル領域２０８ａの上に形成されている。ゲート３６８はゲートボンドパッド３７０と電気的に接触している。該ボンドパッドは、一層大きな装置における他の回路へ電気的に接続させることが可能である。エピタキシャル領域２０８ａに形成される半導体装置のトレンチ端部における高電圧を回避することを助けるために本構成体の領域３７２の外側に分離注入（窒素を使用するものなど）を実施することが可能である。装置層を介してエッチングし且つ半導体装置が形成される区域の回りのバッファ層の一部をエッチングするなどのその他の技術を使用して、形成中の半導体装置の分離を助けることが可能である。
同様の態様で、ソースコンタクト３７４がエピタキシャル領域２０８ｂに形成されているソースと電気的に接触する。１個又はそれ以上の導電性プラグ３７６が、ソースコンタクト３７４を、１個又はそれ以上の導電性プラグ３８０によって別の構成要素（第２ソースボンドパッド３０６）へ電気的に結合されている導電性相互接続３７８へ電気的に結合させる。ドレインコンタクト３８２がエピタキシャル領域２０８ｂに形成されているドレインと電気的に接触する。１個又はそれ以上の導電性プラグ３８４が、ドレインコンタクト３８６を１個又はそれ以上の導電性プラグ３８８によって別の構成要素（第２ドレインボンドパッド３０６）へ電気的に結合されている導電性相互接続３８６へ電気的に結合させる。ゲート３９０がエピタキシャル領域２０８ｂの上に形成される。ゲート３９０はゲートボンドパッド３９２と電気的に接触している。該ボンドパッドは一層大きな装置における他の回路へ電気的に接続させることが可能である。エピタキシャル領域２０８ｂに形成される半導体装置のトレンチ端部における高電圧を回避することを助けるために本構成体の領域３９４の外側に分離注入を実施することが可能である。その他の分離技術を使用することも可能である。
これらの構成要素３５２−３９４の各々は、任意の適宜の物質から且つ任意の適宜の技術を使用して形成することが可能である。この例において、異なる寸法のトランジスタ装置がバッファ２０９ａ−２０９ｂを使用して形成されるが、任意の数の装置を同一の又は同様の態様で製造することが可能であり且つ任意の適宜の寸法を有することが可能である。更に、エピタキシャル領域２０４ａ−２０４ｂ及び２０８ａ−２０８ｂは、一緒になって、顕著なウエハの曲げ又は亀裂無しで、６μｍ又はそれ以上のバッファ等の一層厚いバッファ２０９ａ−２０９ｂを形成する。バッファ２０９ａ−２０９ｂは一層厚いので、ここで形成されるトランジスタ装置は著しく一層高いブレークダウン電圧を有することが可能である。更に、このことは、６インチ又は一層大きなシリコンウエハのような大型の半導体基板を使用しても達成することが可能であり、そのことは顕著なコストの節約を与える。
図２（Ａ）乃至（Ｄ）は多層III族窒化物バッファを有する半導体構成体を形成するための技術２００の１例を例示しており且つ図３（Ａ）乃至（Ｂ）は該半導体構成体の概略図を例示しているが、図２（Ａ）乃至（Ｄ）及び３（Ａ）及び（Ｂ）に対して種々の変更を行うことが可能である。例えば、該構成体における各要素は、任意の適宜の物質及び任意の適宜の技術を使用して製造することが可能である。又、該構成体における要素の相対的な寸法及び形状は特定の必要性に従って修正することが可能である。更に、核形成層又は単一のバッファを形成するために結合される２個を超えるエピタキシャル領域などの付加的な構成要素を該半導体構成体内に形成することが可能である。
図４（Ａ）乃至（Ｃ）は、本開示に従って多層III族窒化物バッファを有する半導体構成体を形成するための第２の例示的な技術４００を例示している。図４（Ａ）に示したように、基板４０２を製造又は提供する。６インチ又はそれ以上の直径を有するシリコンウエハなどの任意の適宜の半導体基板を使用することが可能である。基板４０２上にエピタキシャル領域４０４ａ−４０４ｂを形成する。エピタキシャル領域４０４ａ−４０４ｂは、１個又はそれ以上のIII族窒化物等の任意の適宜の物質から形成することが可能である。エピタキシャル領域４０４ａ−４０４ｂも１μｍ乃至３μｍ等の任意の適宜の厚さを有することが可能である。エピタキシャル領域４０４ａ−４０４ｂは、ＭＯＣＶＤ、ＭＢＥ、又はパターン化され且つエッチングされるエピタキシャル層を形成するためのその他技術を使用することなどの任意の適宜の技術を使用して形成することが可能である。該エピタキシャル層は、基板４０２上に形成される核形成層（不図示）を使用して形成することが可能である。該エピタキシャル層をエッチングすることは、エピタキシャル層４０４におけるストレスを緩和させることを助けることが可能である。
図４（Ｂ）に示したように、エピタキシャル層４０６及び基板４０２上にエピタキシャル層４０６を形成する。エピタキシャル層４０６は、１個又はそれ以上のIII族窒化物等の任意の適宜の物質から形成することが可能である。エピタキシャル層４０６も１μｍ乃至３μｍ等の任意の適宜の厚さを有することが可能である。エピタキシャル層４０６は、更に、ＭＯＣＶＤ又はＭＢＥ等の任意の適宜の技術を使用して形成することが可能である。
エピタキシャル層４０６は、図４（Ｃ）に示したように、エピタキシャル層４０６のエピタキシャル領域４０６ａ−４０６ｂを分離させるためにエッチングさせることが可能である。該エッチングは、エピタキシャル層４０６内のストレス即ち応力を緩和させることを助けることが可能である。エピタキシャル領域４０４ａ−４０４ｂ及びエピタキシャル領域４０６ａ−４０６ｂはバッファ４０７ａ−４０７ｂを形成することが可能である。トランジスタ装置又はその他の集積回路構成要素をバッファ４０７ａ−４０７ｂ内又は上に形成することが可能である（装置層がエピタキシャル領域４０６ａ−４０６ｂの一部として又はその上に形成されることを仮定）。エピタキシャル領域４０４ａ−４０４ｂ及びエピタキシャル領域４０６ａ−４０６ｂの結合厚さはこれらの装置に対して一層高いブレークダウン電圧を提供することが可能である。何故ならば、その結合厚さは単一の成長のみにより可能な最大厚さを超えるものだからである。代替的に、エピタキシャル層４０６が非常に厚く成長されるものではない場合には（１μｍ乃至３μｍ）、処理コストを低下させるためにエッチングしないままとさせることが可能である。
図５（Ａ）乃至（Ｃ）は、本開示に基く多層III族窒化物バッファを有する半導体構成体を形成する３番目の例示的な技術５００を示している。図５（Ａ）に示したように、半導体構成体５０２を製造するか又は供給する。エピタキシャル領域５０４ａ−５０４ｄを基板５０２の上に形成する。エピタキシャル領域５０４ａ−５０４ｄは任意の適宜の物質から且つ任意の適宜の態様で形成することが可能である。例えば、エピタキシャル領域５０４ａ−５０４ｄはIII族窒化物エピタキシャル層をエッチングすることにより形成することが可能である。該エッチングはエピタキシャル領域５０４ａ−５０４ｄの間にトレンチ５０６を形成することが可能であり、それはエピタキシャル領域５０４ａ−５０４ｄ上のストレス即ち応力を緩和させることを助ける。該エッチングは、図５（Ｂ）に示したように発生させることが可能であり、該図はグリッドパターン５０８を形成するトレンチ５０６を示している。
図５（Ｃ）に示したように、エピタキシャル層５１０をトレンチ５０６内及びエピタキシャル領域５０４ａ−５０４ｄ及び基板５０２の上に形成する。エピタキシャル層５１０は任意の適宜の物質から且つ任意の適宜の態様で形成することが可能である。図示していないが、エピタキシャル層５１０の異なる領域を分離させるためにエピタキシャル層５１０をエッチングすることが可能である。該エッチングもエピタキシャル層５１０上のストレスを緩和させることを助けることが可能である。エピタキシャル層５１０がエッチングされるか否かに拘わらずに、エピタキシャル層５１０の領域内及び上にトランジスタ装置又はその他の集積回路構成要素を形成することが可能である（装置層をエピタキシャル層５１０の一部として又はその上に形成することを仮定）。エピタキシャル領域５０２ａ−５０２ｄ及びエピタキシャル層５１０の結合厚さはこれらの装置に対して一層高いブレークダウン電圧を与えることが可能である。何故ならば、その結合厚さは単一の成長のみにより可能な最大厚さを超えるものだからである。
図４（Ａ）乃至５（Ｃ）は多層III族窒化物バッファを有する半導体構成体を形成するための技術の２つの付加的な例を例示しているが、図４（Ａ）乃至５（Ｃ）に対して種々の変更を行うことが可能である。例えば、該構成体における各要素は、任意の適宜の物質及び任意の適宜の技術を使用して製造することが可能である。又、該構成体における要素の相対的寸法及び形状は、特定の必要性に応じて修正することが可能である。更に、核形成層又は単一のバッファを形成するために結合される２個を越えるエピタキシャル領域等の付加的な構成要素を該半導体構成体内に形成することが可能である。
図６は、本開示に基いて多層III族窒化物バッファを有する半導体構成体を形成するための例示的な方法６００を示している。説明の便宜上、方法６００を図２（Ａ）乃至（Ｄ）に示した技術に関して説明する。
図６に示したように、ステップ６０２において、基板上にバッファの第一部分を形成し、且つステップ６０４において、該バッファの第一部分を処理する。このことは、例えば、基板２０２上にエピタキシャル領域２０４ａ−２０４ｂを形成することを包含することが可能である。特定の例として、このことは、基板２０２上にエピタキシャル層を形成し、エピタキシャル領域２０４ａ及び２０４ｂとなるべき箇所の上にマスクをパターン化し、且つエピタキシャル領域２０４ａ−２０４ｂを形成するために該マスクによって保護されていない区域におけるエピタキシャル層をエッチングすることを包含することが可能である。このことは、又、エピタキシャル領域２０４ａ−２０４ｂの回りに分離用の誘電体領域２０６ａ−２０６ｃを形成することを包含することが可能である。注意すべきことであるが、単一のエピタキシャル層又は複数のエピタキシャル層を使用して該バッファの第一部分を形成することが可能である。これらの層は同一又は異なるものとすることが可能であり、且つ各層は一様であるか又はグレード付き（graded）即ち勾配を有するものとすることが可能である。分離されている領域を有する該バッファの第一部分を形成するための別の技術は米国特許出願第１２／５７７，５７６号に開示されており、それを引用により本明細書内に取り込む。
ステップ６０６において、該バッファの第二部分を該バッファの第一部分の上に形成し、且つステップ６０８において、該バッファの第二部分を処理する。このことは、例えば、エピタキシャル領域２０４ａ−２０４ｂの上にエピタキシャル領域２０８ａ−２０８ｂを形成することを包含することが可能である。特定の例として、このことは、エピタキシャル領域２０４ａ―２０４ｂの上にエピタキシャル層を形成し、エピタキシャル領域２０８ａ及び２０８ｂとなるべき箇所の上にマスクをパターン化し、且つエピタキシャル領域２０８ａ−２０８ｂを形成するためにマスクされていないエピタキシャル層をエッチングすることを包含することが可能である。別の特定の例として、このことは、エピタキシャル領域２０４ａ−２０４ｂの上にエピタキシャル領域２０８ａ−２０８ｂを選択的に形成することを包含することが可能である。これは、又、エピタキシャル領域２０８ａ−２０８ｂの回りに分離用の誘電体領域２１０ａ−２１０ｃを形成することを包含することが可能である。注意すべきことであるが、何らかの装置をエピタキシャル領域２０８ａ−２０８ｂ内に形成すべき場合には、エピタキシャル領域２０８ａ−２０８ｂはバッファ及び装置を表すことが可能である。エピタキシャル領域２０４ａ−２０４ｂ及び２０８ａ−２０８ｂは、一体となって、著しい亀裂を蒙ることが無いか又は著しいウエハの曲がりを発生することの無い一層厚いバッファを形成する。注意すべきことであるが、単一のエピタキシャル層又は複数個のエピタキシャル層を該バッファの第二部分を形成するために使用することが可能である。それらの層は、同一のもの又は異なるものとすることが可能であり、且つ各層は一様であるか又はグレード付き即ち勾配が付けられているものとすることが可能である。
ステップ６１０において、１個又はそれ以上のIII族窒化物装置を該バッファ上に形成する。このことは、例えば、エピタキシャル領域２０８ａ−２０８ｂ内又はエピタキシャル領域２０８ａ−２０８ｂ上に形成されている装置層１０８内にソース、ドレイン、及びその他の装置構成体を形成することを包含することが可能である。ステップ６１４において、III族窒化物装置上にコンタクト及び１個又はそれ以上の誘電体層を形成する。このことは、例えば、III族窒化物装置上にソース、ドレイン、及びゲートコンタクトを形成することを包含することが可能である。このことは、又、III族窒化物装置上及び該ソース、ドレイン、及びゲートコンタクト上にＩＬＤ層又はその他の誘電体層３０２を形成することを包含することも可能である。ステップ６１６において、III族窒化物装置上に相互接続構成体を形成する。このことは、例えば、該ソース、ドレイン、及びゲートコンタクトをボンドパッド又はその他の構成体へ結合させるために導電性相互接続及び導電性プラグを形成することを包含することが可能である。
図６は多層III族窒化物バッファを有する半導体構成体を形成する方法６００の１例を示しているが、図６に対して種々の変更を行うことが可能である。例えば、一連のステップとして示してあるが、図６に示した種々のステップはオーバーラップするか、並列に発生するか、異なる順番で発生するか、又は複数回発生することが可能である。
本特許文書において使用されている或る単語及び用語の定義について説明しておくことが有益的である。「結合」という用語及びその派生語は、互いに物理的に接触しているか否かに拘わらずに、２個又はそれ以上の構成要素の間の任意の直接的又は間接的なコミュニケーション即ち通信のことを意味している。「包含する」及び「有する」という用語及びそれらの派生語は、制限無しで包含することを意味している。「又は」という用語は包括的であり、及び／又はを意味している。「と関連する」及び「それと関連する」という用語及びそれらの派生語は、包含する、その中に包含されている、それと相互接続する、含有する、その中に含有されている、それへ又はそれと接続する、それへ又はそれと結合する、それと通信可能である、それと共同する、インタリーブする、並置する、それに近接している、それへ又はそれと結合されている、持っている、その特性を持っている、それへ又はそれと関係を持っている等を意味する場合がある。
以上、本発明の具体的実施の態様について詳細に説明したが、本発明はこれらの具体的実施例に制限されるべきものではなく、本発明の技術的範囲を逸脱すること無しに種々の変形が可能であることは勿論である。
１００：半導体構成体
１０２：基板
１０４：核形成層
１０６：バッファ層
１０８：III族窒化物装置層
１１０−１１２：コンタクト
１１４：ゲート

Claims (20)

  1. 半導体基板上に第１エピタキシャル層を形成し、
    該第１エピタキシャル層をエッチングして複数の分離された第１エピタキシャル領域を形成し、
    該エッチングした第１エピタキシャル層上に第２エピタキシャル層を形成し、該エピタキシャル層の各々は少なくとも一つのIII族窒化物を有しており、該エピタキシャル層は一緒になって１個のバッファを形成し、
    該バッファ上に装置層を形成し、
    該装置層を使用して半導体装置を製造する、
    ことを特徴とする方法。
  2. 請求項１において、該第２エピタキシャル層を形成する場合に、実質的に該第１エピタキシャル領域上にのみ第２エピタキシャル領域を選択的に形成することを特徴とする方法。
  3. 請求項１において、該第２エピタキシャル層を形成する場合に、該第１エピタキシャル領域及び該基板を該第２エピタキシャル層で被覆することを特徴とする方法。
  4. 請求項３において、更に、
    該第２エピタキシャル層をエッチングして複数の分離された第２エピタキシャル領域を形成する、
    ことを特徴とする方法。
  5. 請求項１において、更に、
    該第２エピタキシャル層を形成する前に、該第１エピタキシャル領域の上及び回りに第１誘電体物質を付着し且つ該第１誘電体物質及び該第１エピタキシャル領域を平坦化し、
    該第２エピタキシャル層をエッチングして複数の分離された第２エピタキシャル領域を形成し、
    該第２エピタキシャル領域の上及び回りに第２誘電体物質を付着し且つ該第２誘電体物質及び該第２エピタキシャル領域を平坦化させる、
    ことを特徴とする方法。
  6. 請求項１において、該装置層を形成する場合に、該第２エピタキシャル層を形成するために使用するのと同じ操作期間中に該装置層を形成する、ことを特徴とする方法。
  7. 請求項１において、更に、
    該半導体装置を分離させる、
    ことを特徴とする方法。
  8. 請求項１において、
    該基板が少なくとも６インチの直径を有するシリコンウエハを有しており、
    該少なくとも１個のIII族窒化物が、窒化ガリウム（ＧａＮ）、アルミニウム窒化ガリウム（ＡｌＧａＮ）、インジウム窒化アルミニウム（ＩｎＡｌＮ）、インジウムアルミニウム窒化ガリウム（ＩｎＡｌＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）、及びインジウム窒化ガリウム（ＩｎＧａＮ）の内の一つ又はそれ以上を有しており、
    該第１エピタキシャル層が１μｍ乃至３μｍの厚さを有しており、
    該第２エピタキシャル層が１μｍ乃至３μｍの厚さを有している、
    ことを特徴とする方法。
  9. 半導体基板が設けられており、
    該基板上の第１エピタキシャル層であって、複数の分離された第１エピタキシャル領域を有している第１エピタキシャル層が設けられており、
    該第１エピタキシャル層上に第２エピタキシャル層が設けられており、
    該エピタキシャル層の各々は少なくとも１個のIII族窒化物を有しており、該エピタキシャル層は一緒になって１個のバッファを形成しており、
    該バッファ上に装置層が設けられており、
    該装置層内又は上に半導体装置が設けられている、
    ことを特徴とするシステム。
  10. 請求項９において、該第２エピタキシャル層が複数の分離された第２エピタキシャル領域を有しており、該第２エピタキシャル領域が実質的に該第１エピタキシャル領域上にのみ設けられていることを特徴とするシステム。
  11. 請求項９において、該第２エピタキシャル層が、該第１エピタキシャル領域及び該基板の少なくとも一部を被覆するエピタキシャル物質を有していることを特徴とするシステム。
  12. 請求項９において、
    該第２エピタキシャル層が複数の分離された第２エピタキシャル領域を有しており、
    本システムが、更に、該第１エピタキシャル領域を互いに電気的に分離しており且つ該第２エピタキシャル領域を互いに電気的に分離している複数の誘電体領域を有している、
    ことを特徴とするシステム。
  13. 請求項９において、更に、
    分離領域が該装置層及び該バッファの少なくとも一部内に設けられており、該分離領域は該半導体装置を分離する形態とされている、
    ことを特徴とするシステム。
  14. 請求項９において、
    該基板は少なくとも６インチの直径を有するシリコンウエハを有しており、
    該少なくとも１個のIII族は、窒化ガリウム（ＧａＮ）、アルミニウム窒化ガリウム（ＡｌＧａＮ）、インジウム窒化アルミニウム（ＩｎＡｌＮ）、インジウムアルミニウム窒化ガリウム（ＩｎＡｌＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）、及びインジウム窒化ガリウム（ＩｎＧａＮ）の内の一つ又はそれ以上を有しており、
    該第１エピタキシャル層が１μｍ乃至３μｍの厚さを有しており、
    該第２エピタキシャル層が１μｍ乃至３μｍの厚さを有している、
    ことを特徴とするシステム。
  15. 半導体基板、
    該基板上に設けられており複数の分離された第１エピタキシャル領域を有している第１エピタキシャル層、
    該第１エピタキシャル層上に設けられている第２エピタキシャル層、
    を有しており、該エピタキシャル層の各々が少なくとも１個のIII族窒化物を有しており、該エピタキシャル層が一緒になって少なくとも１個のIII族窒化物半導体装置用のバッファを形成していることを特徴とする装置。
  16. 請求項１５において、該第２エピタキシャル層が複数の分離された第２エピタキシャル領域を有しており、該第２エピタキシャル領域が実質的に該第１エピタキシャル領域上にのみ設けられていることを特徴とする装置。
  17. 請求項１５において、該第２エピタキシャル層が複数の分離された第２エピタキシャル領域を有しており、該第２エピタキシャル領域は該第１エピタキシャル領域及び該第１エピタキシャル領域に隣接した該基板の部分を被覆しており、該第２エピタキシャル領域は該基板のその他の部分を被覆するものではないことを特徴とする装置。
  18. 請求項１５において、該第２エピタキシャル層が該第１エピタキシャル領域を被覆しているエピタキシャル物質を有していることを特徴とする装置。
  19. 請求項１５において、
    該第２エピタキシャル層が複数の分離された第２エピタキシャル領域を有しており、
    本装置が、更に、該第１エピタキシャル領域を互いに電気的に分離し且つ該第２エピタキシャル領域を互いに電気的に分離している複数の誘電体領域を有している、
    ことを特徴とする装置。
  20. 請求項１５において、
    該基板が少なくとも６インチの直径を有しているシリコンウエハを有しており、
    該少なくとも１個のIII族窒化物が、窒化ガリウム（ＧａＮ）、アルミニウム窒化ガリウム（ＡｌＧａＮ）、インジウム窒化アルミニウム（ＩｎＡｌＮ）、インジウムアルミニウム窒化ガリウム（ＩｎＡｌＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）、及びインジウム窒化ガリウム（ＩｎＧａＮ）の内の一つ又はそれ以上を有しており、
    該第１エピタキシャル層が１μｍ乃至３μｍの厚さを有しており、
    該第２エピタキシャル層が１μｍ乃至３μｍの厚さを有している、
    ことを特徴とする装置。
JP2011191264A 2010-09-02 2011-09-02 大面積シリコン基板及びその他の基板上の多層ｉｉｉ族窒化物バッファの成長 Active JP5907686B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/807,336 US8592292B2 (en) 2010-09-02 2010-09-02 Growth of multi-layer group III-nitride buffers on large-area silicon substrates and other substrates
US12/807,336 2010-09-02

Publications (3)

Publication Number Publication Date
JP2012054559A true JP2012054559A (ja) 2012-03-15
JP2012054559A5 JP2012054559A5 (ja) 2014-09-18
JP5907686B2 JP5907686B2 (ja) 2016-04-26

Family

ID=44582433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011191264A Active JP5907686B2 (ja) 2010-09-02 2011-09-02 大面積シリコン基板及びその他の基板上の多層ｉｉｉ族窒化物バッファの成長

Country Status (3)

Country Link
US (3) US8592292B2 (ja)
EP (1) EP2426699B1 (ja)
JP (1) JP5907686B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021527323A (ja) * 2018-06-05 2021-10-11 マコム テクノロジー ソリューションズ ホールディングス， インコーポレイテッドＭａｃｏｍ Ｔｅｃｈｎｏｌｏｇｙ Ｓｏｌｕｔｉｏｎｓ Ｈｏｌｄｉｎｇｓ， Ｉｎｃ． ＧａＮ−オン−シリコン・デバイスの中の寄生容量低減

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2985434A (en) * 1957-03-15 1961-05-23 Air Preheater Regenerator
JP2012084743A (ja) * 2010-10-13 2012-04-26 Fujitsu Semiconductor Ltd 半導体装置及び電源装置
WO2013154574A1 (en) * 2012-04-13 2013-10-17 Intel Corporation Conversion of strain-inducing buffer to electrical insulator
CN104641453B (zh) * 2012-10-12 2018-03-30 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法以及制造iii族氮化物半导体器件的方法
RU2643931C2 (ru) 2013-06-28 2018-02-06 Интел Корпорейшн Устройства, основанные на избирательно эпитаксиально выращенных материалах iii-v групп
US9978844B2 (en) * 2013-08-01 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. HEMT-compatible lateral rectifier structure
EP3036770B1 (en) 2013-08-23 2022-03-02 Intel Corporation High resistance layer for iii-v channel deposited on group iv substrates for mos transistors
EP3087612A4 (en) * 2013-12-23 2017-07-26 Intel Corporation Wide band gap transistors on non-native semiconductor substrates and methods of manufacture thereof
US10032911B2 (en) 2013-12-23 2018-07-24 Intel Corporation Wide band gap transistor on non-native semiconductor substrate
DE102014107560A1 (de) * 2014-05-28 2015-12-03 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren
US20150372096A1 (en) * 2014-06-20 2015-12-24 Ishiang Shih High Electron Mobility Transistors and Integrated Circuits with Improved Feature Uniformity and Reduced defects for Microwave and Millimetre Wave Applications

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286450A (ja) * 1999-03-31 2000-10-13 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
JP2003514392A (ja) * 1999-11-17 2003-04-15 ノースカロライナ州立大学 サファイア基板上に窒化ガリウム半導体層を製造するペンディオエピタキシャル方法およびそれにより製造された窒化ガリウム半導体構造体
JP2009130010A (ja) * 2007-11-21 2009-06-11 New Japan Radio Co Ltd 窒化物半導体装置の製造方法
JP2009231561A (ja) * 2008-03-24 2009-10-08 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3352712B2 (ja) 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
JPH08316152A (ja) 1995-05-23 1996-11-29 Matsushita Electric Works Ltd 化合物半導体の結晶成長方法
JP3257442B2 (ja) 1997-04-09 2002-02-18 松下電器産業株式会社 窒化ガリウム結晶の製造方法
TW428331B (en) * 1998-05-28 2001-04-01 Sumitomo Electric Industries Gallium nitride single crystal substrate and method of producing the same
JP2000012467A (ja) 1998-06-24 2000-01-14 Oki Electric Ind Co Ltd ＧａＡｓ層の形成方法
US6261929B1 (en) * 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
TW518767B (en) 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP3819730B2 (ja) * 2001-05-11 2006-09-13 三洋電機株式会社 窒化物系半導体素子および窒化物半導体の形成方法
JP2003142728A (ja) 2001-11-02 2003-05-16 Sharp Corp 半導体発光素子の製造方法
JP3968566B2 (ja) 2002-03-26 2007-08-29 日立電線株式会社 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
US7399684B2 (en) 2002-07-11 2008-07-15 University College Cork - National University Of Ireland, Cork Defect reduction in semiconductor materials
US6828211B2 (en) 2002-10-01 2004-12-07 Taiwan Semiconductor Manufacturing Co., Ltd. Shallow trench filled with two or more dielectrics for isolation and coupling or for stress control
US7247534B2 (en) * 2003-11-19 2007-07-24 International Business Machines Corporation Silicon device on Si:C-OI and SGOI and method of manufacture
DE102005005327A1 (de) 2004-05-17 2005-12-15 Infineon Technologies Ag Feldefekttansistor, Transistoranordnung sowie Verfahren zur Herstellung eines halbleitenden einkristallinen Substrats und einer Transistoranordnung
JP4102334B2 (ja) 2004-06-16 2008-06-18 株式会社東芝 半導体装置及びその製造方法
US7262087B2 (en) 2004-12-14 2007-08-28 International Business Machines Corporation Dual stressed SOI substrates
KR100632686B1 (ko) * 2004-12-31 2006-10-12 동부일렉트로닉스 주식회사 반도체 소자 분리 방법
CN101326646B (zh) 2005-11-01 2011-03-16 麻省理工学院 单片集成的半导体材料和器件
JP4939038B2 (ja) 2005-11-09 2012-05-23 日立電線株式会社 Ｉｉｉ族窒化物半導体基板
DE102005063108A1 (de) 2005-12-30 2007-07-12 Advanced Micro Devices, Inc., Sunnyvale Technik zur Herstellung eines Isolationsgrabens als eine Spannungsquelle für die Verformungsverfahrenstechnik
JP4807081B2 (ja) * 2006-01-16 2011-11-02 ソニー株式会社 ＧａＮ系化合物半導体から成る下地層の形成方法、並びに、ＧａＮ系半導体発光素子の製造方法
US7803690B2 (en) * 2006-06-23 2010-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxy silicon on insulator (ESOI)
US20080296625A1 (en) 2007-06-04 2008-12-04 Sharp Laboratories Of America Inc. Gallium nitride-on-silicon multilayered interface
US7598108B2 (en) 2007-07-06 2009-10-06 Sharp Laboratories Of America, Inc. Gallium nitride-on-silicon interface using multiple aluminum compound buffer layers
US8574968B2 (en) 2007-07-26 2013-11-05 Soitec Epitaxial methods and templates grown by the methods
JP5431667B2 (ja) 2007-10-01 2014-03-05 富士電機株式会社 窒化ガリウム半導体装置
JP5543103B2 (ja) * 2007-12-28 2014-07-09 住友化学株式会社 半導体基板、半導体基板の製造方法および電子デバイス
JP5414415B2 (ja) * 2009-08-06 2014-02-12 株式会社日立製作所 半導体受光素子及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286450A (ja) * 1999-03-31 2000-10-13 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
US6342404B1 (en) * 1999-03-31 2002-01-29 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method for producing
JP2003514392A (ja) * 1999-11-17 2003-04-15 ノースカロライナ州立大学 サファイア基板上に窒化ガリウム半導体層を製造するペンディオエピタキシャル方法およびそれにより製造された窒化ガリウム半導体構造体
JP2009130010A (ja) * 2007-11-21 2009-06-11 New Japan Radio Co Ltd 窒化物半導体装置の製造方法
JP2009231561A (ja) * 2008-03-24 2009-10-08 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021527323A (ja) * 2018-06-05 2021-10-11 マコム テクノロジー ソリューションズ ホールディングス， インコーポレイテッドＭａｃｏｍ Ｔｅｃｈｎｏｌｏｇｙ Ｓｏｌｕｔｉｏｎｓ Ｈｏｌｄｉｎｇｓ， Ｉｎｃ． ＧａＮ−オン−シリコン・デバイスの中の寄生容量低減
JP7332634B2 (ja) 2018-06-05 2023-08-29 マコム テクノロジー ソリューションズ ホールディングス， インコーポレイテッド ＧａＮ－オン－シリコン・デバイスの中の寄生容量低減
US11929364B2 (en) 2018-06-05 2024-03-12 Macom Technology Solutions Holdings, Inc. Parasitic capacitance reduction in GaN devices

Also Published As

Publication number Publication date
US20120056244A1 (en) 2012-03-08
EP2426699A1 (en) 2012-03-07
JP5907686B2 (ja) 2016-04-26
US9082817B2 (en) 2015-07-14
US8592292B2 (en) 2013-11-26
US20140042458A1 (en) 2014-02-13
US20140051226A1 (en) 2014-02-20
US9064928B2 (en) 2015-06-23
EP2426699B1 (en) 2019-02-27

Similar Documents

Publication Publication Date Title
JP5907686B2 (ja) 大面積シリコン基板及びその他の基板上の多層ｉｉｉ族窒化物バッファの成長
JP5670700B2 (ja) 集積半導体基板構造およびその製造方法
JP5396369B2 (ja) 半導体基板構造および半導体素子
US8703623B2 (en) Fabrication technique for gallium nitride substrates
US20090085065A1 (en) Method to fabricate iii-n semiconductor devices on the n-face of layers which are grown in the iii-face direction using wafer bonding and substrate removal
US7968913B2 (en) CMOS compatable fabrication of power GaN transistors on a &lt;100&gt; silicon substrate
US8723296B2 (en) Stress compensation for large area gallium nitride or other nitride-based structures on semiconductor substrates
JP2020508278A (ja) 加工基板に集積されているｒｆデバイス
JP7118069B2 (ja) 縦型パワーデバイスのための方法およびシステム
JP2012054559A5 (ja)
US10916647B2 (en) FET transistor on a III-V material structure with substrate transfer
US8546207B2 (en) Method for fabricating semiconductor wafers for the integration of silicon components with HEMTs, and appropriate semiconductor layer arrangement
US8318563B2 (en) Growth of group III nitride-based structures and integration with conventional CMOS processing tools
KR20190038259A (ko) 반도체 소자 및 그의 제조 방법
CN115566053B (zh) 半导体器件及其制备方法
WO2008121976A2 (en) Method to fabricate iii-n semiconductor devices on the n-face of layers which are grown in the iii-face direction using wafer bonding and substrate removal
WO2015040802A1 (ja) 半導体装置およびその製造方法
CN116190228A (zh) 一种化合物半导体集成电路隔离方法
CN114447096A (zh) 氮化镓外延层
CN117410266A (zh) 具有应力降低特征的化合物半导体基装置
CN117790559A (zh) 一种GaN HEMT器件结构及其制备方法
CN112490278A (zh) 具有减少的缺陷的半导体外延结构

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20140313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140806

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150901

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151130

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160322

R150 Certificate of patent or registration of utility model

Ref document number: 5907686

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250