JP2012054496A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2012054496A
JP2012054496A JP2010197754A JP2010197754A JP2012054496A JP 2012054496 A JP2012054496 A JP 2012054496A JP 2010197754 A JP2010197754 A JP 2010197754A JP 2010197754 A JP2010197754 A JP 2010197754A JP 2012054496 A JP2012054496 A JP 2012054496A
Authority
JP
Japan
Prior art keywords
pad
wire
electrode pad
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010197754A
Other languages
English (en)
Inventor
Akihiko Hatazawa
秋彦 畑澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2010197754A priority Critical patent/JP2012054496A/ja
Publication of JP2012054496A publication Critical patent/JP2012054496A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/49429—Wedge and ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 チップを積層させてワイヤ接続する構造であっても、半導体装置の大型化を極力抑制可能な構造の半導体装置を提供する。
【解決手段】半導体装置２００は、一方の面に接続パッド１５を有する配線基板１と、配線基板１の一方の面に階段状に積層され、回路と、表面に設けられた電極パッド１９を有する複数の半導体チップと、電極パッド１９と接続パッド１５を一段ずつ階段状に接続するワイヤ１７を有し、複数の半導体チップは、回路と共通された第１の電極パッド１９ａと、第２の電極パッド１９ｂと、回路から独立した中継パッド１９ｃとが階段部分に共通した順番で設けられ、第１の電極パッド１９ａは、互いに共通接続されて接続パッド１５に接続され、第２の電極パッド１９ｂは、中継パッド１９ｃを介して接続パッド１５に接続される。
【選択図】 図３

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
近年は、携帯機器の小型化・薄型化により、搭載される半導体装置も小型化・薄型化の要求がある。
そのため、実装面積の小面積化（実装の高密度化）を促進する技術として、複数の半導体チップを基板上に積層させた構造の半導体装置が提案されている。
このような構造の場合、半導体チップと基板の接続方法としては、個々のチップと基板とをワイヤを用いて直接接続する方法がある（特許文献１、図６（ａ））。
一方で、上記の構造では、上段側の半導体チップに接続されるワイヤのワイヤ長が、下段側の半導体チップに接続されるワイヤのワイヤ長よりも長くなる。
そのため、上記の構造ではチップの積層数が増えるに従い、上段側の半導体チップに接続されるワイヤのワイヤ長が長くなり、樹脂封止の際にワイヤ流れやワイヤショートが発生しやすくなる。
そこで、全ての半導体チップを基板と直接接続するのではなく、下段側の半導体チップの表面に中継端子を設け、中継端子を介して上段側の半導体チップと基板とをワイヤ接続する構造が提案されている（特許文献１、特許文献２）。
特開２００１−１７７０５０号公報 特開２００２−０４３５０３号公報
しかしながら、特許文献１、２の構造においては、中継端子の形状が短冊状になっており、上段側のワイヤを短冊の一方の端部に、下段側のワイヤを他の端部にそれぞれ接続するようになっているため、短冊の長さによっては半導体チップ上の中継パッドの配線領域が大きくなり、半導体チップが大型化する恐れがあった。
即ち、特許文献１、２のように半導体チップを積層する場合、中段の中継パッドを表面に露出させる必要があるが、中継パッドの配線領域が大きくなると、露出させる領域を中継パッドに合わせて大きくしなければならないため、半導体装置が大型化する恐れがあった。
本発明は、このような問題に鑑みてなされたもので、その目的は、チップを積層させてワイヤ接続する構造であっても、半導体装置の大型化を極力抑制可能な構造の半導体装置を提供することにある。
前述した目的を達成するために、本発明の第１の態様は、一方の面に接続パッドを有する基板と、前記一方の面に階段状に積層され、表面に回路と電極パッドが設けられた複数の半導体チップと、前記電極パッド同士、または前記電極パッドと前記接続パッドを階段状に、かつ１本に繋がった状態で接続するワイヤを有し、複数の前記半導体チップは、前記回路に接続され、互いに共通接続された状態で前記接続パッドに接続される第１の電極パッドと、前記回路から電気的に独立した中継パッドと、前記回路に接続され、前記中継パッドを介して前記接続パッドに接続される第２の電極パッドを有し、これらが所定の順番で配置されている半導体装置である。
本発明の第２の態様は、（ａ）表面に回路と電極パッドが形成された複数の半導体チップを、接続パッドを有する基板上に階段状に積層し、（ｂ）隣接する前記半導体チップ同士または隣接する前記半導体チップと前記基板を階段状に、かつ１本に繋がった状態でワイヤ接続し、前記（ｂ）は、前記電極パッドのうちの１種であり、前記回路に接続された第１の電極パッドを、互いに共通接続して前記接続パッドに接続し、前記電極パッドのうちの１種であり、前記回路に接続された第２の電極パッドを、前記電極パッドのうちの１種であり、前記回路から電気的に独立した中継パッドを介して前記接続パッドに接続する半導体装置の製造方法である。
本発明によれば、チップを積層させてワイヤ接続する構造であっても、半導体装置の大型化を極力抑制可能な構造の半導体装置を提供することができる。
第１の実施形態に係る半導体装置を示す平面図であって、封止体は点描で示し、かつ一部の記載を省略している。 図１の２−２断面図である。 第１の領域Ａの拡大図であって、中継パッドは点描で、ワイヤはハッチングでそれぞれ示している。 図３において、第２のチップに位置ズレが生じた場合を示す図である。 図３の４−４断面図であり、封止体、内部配線、ランド、およびハンダボールは記載を省略している。 第１の実施形態に係る半導体装置の製造工程を示す図である。 第１の実施形態に係る半導体装置の製造工程を示す図である。 第１の実施形態に係る半導体装置の製造工程を示す図である。 第２の実施形態に係る半導体装置の一部断面図であり、封止体、内部配線、ランド、およびハンダボールは記載を省略している。 第３の実施形態に係る半導体装置の一部平面図であり、封止体は記載を省略している。
以下、図面に基づいて本発明に好適な実施形態を詳細に説明する。
まず、図１および図２を参照して、本発明の第１の実施形態に係る半導体装置２００の概略構成を説明する。
ここでは半導体装置２００として、ＢＧＡ（Ball Grid Array）型の半導体装置が例示されている。
図１および図２に示すように、半導体装置２００は、平面形状が略四角形の板状の配線基板１と、配線基板１の一方の面に階段状に積層された半導体チップ５ａ、５ｂ、５ｃと、半導体チップ５ａ、５ｂ、５ｃと配線基板１を電気的に接続するワイヤ１７と、配線基板１の他の面（半導体チップが積層された面の反対側の面）に設けられた、外部との接続用の外部端子としてのハンダボール１１とを有している。
半導体チップ５ａ、５ｂ、５ｃは、シリコンやゲルマニウムなどの半導体基板の一面に、例えばメモリ等回路等の回路が形成されたメモリチップであり、上面（表面）には、当該回路と接続され、ワイヤ１７と接続される電極パッド１９が設けられている。
なお、電極パッド１９を除く、半導体チップ５ａ、５ｂ、５ｃの表面には図示しないパッシベーション膜が形成され、回路形成面を保護している。また、半導体チップ５ａ、５ｂ、５ｃは、絶縁性の接着剤あるいはＤＡＦ（Die Attached Film）等の接着部材２３を介して配線基板１あるいは下段の半導体チップと接着されている。
配線基板１は、ガラスエポキシ等で構成されており、一方の面側に設けられ、半導体チップ５ａ、５ｂ、５ｃとワイヤ１７を介して接続される接続パッド１５、他の面側に設けられ、ハンダボール１１等の外部端子が搭載されるＣｕ等のランド９、内部に設けられ、ランド９と接続パッド１５を接続する内部配線２５を有している。
また、配線基板１の一方の面には、少なくとも半導体チップ５ａ、５ｂ、５ｃ、接続パッド１５、電極パッド１９、およびワイヤ１７を覆うように封止体７が設けられている。
封止体７は例えばエポキシ樹脂等の絶縁性の熱硬化樹脂であり、半導体チップ５ａ、５ｂ、５ｃや、電気的接続部位である接続パッド１５、電極パッド１９、ワイヤ１７を保護している。
配線基板１の他の面側に設けられたランド９は、所定の間隔で格子状に複数個配置されている。
次に、図１〜図５を参照して、半導体チップ５ａ、５ｂ、５ｃ、接続パッド１５、電極パッド１９、およびワイヤ１７について、より詳細に説明する。
まず、半導体チップ５ａ、５ｂ、５ｃについて説明する。
図１〜図５に示すように、半導体チップ５ａ、５ｂ、５ｃは平面形状が同一寸法の方形であり、方形を構成する４辺の１つである辺６（図３参照）が互いに平行になるように、かつ、電極パッド１９が表面に露出するように、階段状にシフトされた状態で積層配置されている。
なお、半導体チップ５ａ、５ｂ、５ｃの平面形状は必ずしも方形である必要はないが、少なくとも１つの辺を有する形状であるのが望ましい。
図１〜図５では、半導体チップ５ａ、５ｂ、５ｃは、この順番に配線基板１に搭載されている。即ち、半導体チップ５ａ、５ｂ、５ｃは、それぞれ下段、中段、上段となるように配置されている。
次に、電極パッド１９および接続パッド１５について説明する。
図３に示すように、電極パッド１９は辺６に沿うように、１列になって半導体チップ５ａ、５ｂ、５ｃの階段部分に設けられている。
また、接続パッド１５も、半導体チップ５ａの辺６に沿うようにして１列になって設けられている。
電極パッド１９は、他の半導体チップ（の回路）と共通接続可能な第１の電極パッド１９ａと、チップセレクト端子等に対応した、他の半導体チップ５（の回路）と共通接続不可能な第２の電極パッド１９ｂを有している。第１の電極パッド１９ａと第２の電極パッド１９ｂは、それぞれ搭載されている半導体チップの回路に接続されている。
一方、電極パッド１９は、搭載されている半導体チップの回路に接続されておらず、電気的に独立したフローティング状態にある中継パッド１９ｃも有している。
詳細は後述するが、中継パッド１９ｃは第２の電極パッド１９ｂと接続パッド１５を中継するパッドであり、中継パッド１９ｃを中継してワイヤ１７を設けることにより、ワイヤ長を一定にできる。
なお、第１の電極パッド１９ａ、第２の電極パッド１９ｂ、および中継パッド１９ｃは、全ての半導体チップで共通した所定の順番で配置されており、かつ同種の電極パッドがそれぞれ階段（辺６）を跨ぐように、即ちシフト方向に列をなすように配置されており、それぞれ第１の電極パッド群２０ａ、第２の電極パッド群２０ｂ、および中継パッド群２０ｃを構成している。
このように、電極パッド１９のうち、同種のものがシフト方向に１列に並ぶように配置することにより、電極パッド１９を大型化することなく、ワイヤ１７を用いて接続した場合のワイヤ流れやワイヤショートを防止できる。
また、第１の電極パッド１９ａ、第２の電極パッド１９ｂ、および中継パッド１９ｃは、それぞれの寸法、形状が等しいため、中継パッド１９ｃを設けることによるチップサイズの大型化は最小限となっている。
なお、中継パッド１９ｃは第２の電極パッド群２０ｂに隣接するようにして形成されており（第１の隣接パッド群）、図３では第２の電極パッド群２０ｂの両側に隣接するように、換言すれば、挟み込むようにして配置されている。
また、接続パッド１５は、第１の電極パッド１９ａと接続される第１の接続パッド１５ａと、第２の電極パッド１９ｂと（中継パッド１９ｃを介して）接続される第２の接続パッド１５ｂを有している。
第１の接続パッド１５ａは（半導体チップ５ａの）第１の電極パッド１９ａと対応する位置に配置され、第２の接続パッド１５ｂは第２の電極パッド１９ｂまたは中継パッド１９ｃと対応する位置に配置されている。
次に、ワイヤ１７について説明する。
図１〜図５に示すように、ワイヤ１７は電極パッド１９同士、あるいは半導体チップ５ａの電極パッド１９と接続パッド１５とを接続している。
図５に示すように、ワイヤ１７は、ワイヤ片としての第１のワイヤ片２７、第２のワイヤ片２９、および第３のワイヤ片３１を有しており、これらが１本に繋がった状態でワイヤ１７を形成し、ワイヤ１７全体としては、隣接する半導体チップ同士または最下段の半導体チップ５ａと配線基板１とを接続するように、階段を一段ずつ跨ぐようにして設けられている。
即ち、ワイヤ１７のうち、第１のワイヤ片２７は、一方の端部が半導体チップ５ｃ（上段）の電極パッド１９にファーストボンディングされ、他の端部がその下に配置された半導体チップ５ｂ（中段）の電極パッド１９にセカンドボンディングされる。
さらに半導体チップ５ｂ（中段）の電極パッド１９に接続された第１のワイヤ片２７上に、第２のワイヤ片２９の一方の端部が重なるようにファーストボンディングされ、その下に配置された半導体チップ５ａ（下段）の電極パッド１９に他の端部がセカンドボンディングされる。
さらに同様に、半導体チップ５ａ（下段）の電極パッド１９に接続された第２のワイヤ片２９上に、第３のワイヤ片３１の一方の端部がファーストボンディングされ、その下に配置された配線基板１の接続パッド１５に、他の端部がセカンドボンディングされる。
即ち、ワイヤ片は、一方の端部が、上段側の半導体チップの電極パッド１９上に直接接続された他のワイヤ片の上に接続され、他の端部が、下段側の半導体チップの電極パッド１９の上に直接接続されている。
そのため、図５では、例えば第３のワイヤ片３１については、半導体チップ５ａの電極パッド１９側の端部がファーストボンディング部１７ａを形成し、接続パッド１５側の端部がセカンドボンディング部１７ｂを形成している。
このように、ワイヤ１７を個々のワイヤ片同士が電極パッド１９上で重なるように、１本に繋がった状態で階段状に接続することにより、１つのワイヤ片のワイヤ長は、半導体チップの積層数によらず一定となる。
そのため、積層数が増えてもワイヤ長が長くなることがなく、封止時のワイヤ流れやワイヤショートを防止でき、さらに、図４に示すように、半導体チップの配列に位置ズレ３０を生じた場合でも、ワイヤ１７同士が接触してショートするのを防止できる。
また、ワイヤ片が重なるように、１本に繋がった状態で階段状にワイヤ接続することで、中継パッド上のワイヤ片の接点は１箇所でよく、中継パッドを短冊状にして接点を２箇所にする必要はない。そのため、中継パッドを短冊状に形成する場合と比べて寸法を小さくすることができ、中継パッドを設けたことによる半導体装置の大型化を防ぐことができる。
次に、各電極パッドへのワイヤ１７の配線形状について、図３を参照して、より具体的に説明する。
まず、第１の電極パッド１９ａについては、共通接続可能であり、また、図３に示すように、シフト方向（階段方向）に一列に並んだ第１の電極パッド群２０ａを構成しているため、シフト方向に第１の電極パッド群２０ａが一列にワイヤ接続され、配線基板１の同じ接続パッド１５（第１の接続パッド１５ａ）に接続されている。即ち、第１の電極パッド１９ａは他の半導体チップの回路と共通接続された状態で接続パッド１５に接続される。
一方、第２の電極パッド１９ｂは、中継パッド１９ｃを介して階段状に第２の接続パッド１５ｂにワイヤ接続される。
例えば、半導体チップ５ｂ（中段）の第２の電極パッド１９ｂは、半導体チップ５ａの中継パッド１９ｃにワイヤ接続され、該第１の半導体チップの中継パッド１９ｃから配線基板１の第２の接続パッド１５ｂの１つにワイヤ接続される。前述のように、中継パッド１９ｃは、フローティングの電極パッドであり、搭載された半導体チップの回路から電気的に独立させた状態で配線基板１の接続パッド１５の１つにワイヤ接続させることができる。
また、半導体チップ５ｃ（上段）の第２の電極パッド１９ｂは、半導体チップ５ｂの中継パッド１９ｃ、半導体チップ５ａの中継パッド１９ｃを経由して、配線基板１の第２の接続パッド１５ｂにワイヤ接続される。
なお、半導体チップ５ａは配線基板１に隣接しているため、半導体チップ５ａの第２の電極パッド１９ｂは、配線基板１の第２の接続パッド１５ｂの１つに直接ワイヤ接続される。
以上が半導体チップ５ａ、５ｂ、５ｃ、電極パッド１９、接続パッド１５、およびワイヤ１７の説明の詳細である。
次に、図６〜図８を参照して、半導体装置２００の製造の手順について説明する。
最初に、図６および図７（ａ）に示すような基板１００を準備する。
基板１００は、図１の配線基板１に相当する部分であり、図７（ａ）に示すように、一方の面には接続パッド１５が、他の面にはランド９が、内部には内部配線２５が接続パッド１５とランド９を接続するように設けられている。
配線基板１の材料としては、例えば０．２ｍｍ厚のガラスエポキシ基板が用いられる。
図６に示すように基板１００は、マトリックス状に配置された複数の製品形成部１０１を有している。複数の製品形成部１０１は、例えば４×４で１６個の２つのエリア１０２ａ、１０２ｂをそれぞれ構成している。複数の製品形成部１０１は、それぞれ図１に示す１個分の半導体装置２００が形成される部分である。
また、製品形成部１０１がマトリックス状に配置されたエリア１０２ａ、１０２ｂの周囲には枠部１０６が配置されている。枠部１０６には所定の間隔で位置決め孔１０７が設けられ、搬送・位置決めが可能に構成されている。また、製品形成部１０１間はダイシングライン１０８となる。
次に、基板１００上に半導体チップ５ａ、５ｂ、５ｃを配置する。
具体的には、まず、基板１００を、接続パッド１５が上になるように図示しないダイボンディング装置に載置する。
基板１００の載置が完了すると、図示しないダイボンディング装置を用いて接着部材２３の上に半導体チップ５ａ、５ｂ、５ｃを順に載置したのち、加熱等により接着部材２３を硬化させて、ダイボンディングを完了する。
半導体チップ５ａ、５ｂ、５ｃの載置が完了すると、基板１００を図示しないワイヤボンディング装置に載置する。
基板１００の載置が完了すると、図示しないワイヤボンディング装置により、図７（ｂ）に示すように電極パッド１９と接続パッド１５を接続する。
ここで、ワイヤボンディングについて、図８を参照して詳細に説明する。
まず図示しないワイヤボンディング装置のキャピラリ４１（図８（ａ）参照）の先端から突出したワイヤ１７を図示しないトーチで溶融させ、先端を球状化する。
次に、ワイヤ１７の球状化した先端をキャピラリ４１により図８（ａ）に示すように、最上段の半導体チップである半導体チップ５ｃの電極パッド１９上に超音波熱圧着することでファーストボンディングする。
次に、所定のループ形状を描くように、キャピラリ４１を中段の半導体チップである半導体チップ５ｂの電極パッド１９上に移動させ、図８（ｂ）に示すようにワイヤ１７を、半導体チップ５ｂの電極パッド１９上に超音波熱圧着によりセカンドボンディングする。その後、ワイヤ１７をクランプして引っ張ることで、図８（ｃ）に示すようにワイヤ１７の後端が切断され、半導体チップ５ｃの電極パッド１９と半導体チップ５ｂの電極パッド１９を接続するワイヤ片である第１のワイヤ片２７が張設される。
次に上記と同様に、ワイヤ１７の先端を球状化し、当該先端をキャピラリ４１により、図８（ｄ）に示すように半導体チップ５ｂの電極パッド１９上の第１のワイヤ片２７に重ねるように超音波熱圧着することでファーストボンディングする。
次に、所定のループ形状を描くように、キャピラリ４１を下段の半導体チップである半導体チップ５ａの電極パッド１９上に移動させ、図８（ｅ）に示すようにワイヤ１７を、半導体チップ５ａの電極パッド１９上に超音波熱圧着によりセカンドボンディングする。
その後、ワイヤ１７をクランプして引っ張ることで、図８（ｆ）に示すようにワイヤ１７の後端が切断され、半導体チップ５ｂの電極パッド１９と半導体チップ５ａの電極パッド１９を接続するワイヤ片としての第２のワイヤ片２９が張設される。
次に上記と同様に、ワイヤ１７の先端を球状化し、当該先端をキャピラリ４１により、図８（ｇ）に示すように半導体チップ５ａの電極パッド１９上の第２のワイヤ片２９に重ねるように超音波熱圧着することでファーストボンディングする。
次に、所定のループ形状を描くように、キャピラリ４１を配線基板１の接続パッド１５上に移動させ、図８（ｈ）に示すようにワイヤ１７を、配線基板１の接続パッド１５上に超音波熱圧着によりセカンドボンディングする。その後、ワイヤ１７をクランプして引っ張ることで、ワイヤ１７の後端が切断され、半導体チップ５ａの電極パッド１９と配線基板１の接続パッド１５を接続するワイヤ片としての第３のワイヤ片３１が張設される。
このように半導体チップの電極パッド間を階段状にワイヤ接続することで、中段、上段の電極パッド１９を直接接続パッド１５と接続する場合と比べて個々のワイヤ１７のワイヤ長を短くすることができ、樹脂封止時のワイヤショート及びワイヤ流れの発生を低減できる。
さらに、ワイヤ片のセカンドボンディング側の上部に、次のワイヤ片のファーストボンディング側を接続することで、省スペースのパッド上での電気的接続が可能となり、電極パッド１９のサイズを大きくすることなく、同一位置での２つのワイヤ片を接続することができる。また階段状にワイヤ片を引き回し接続することで、図４に示すように狭パッドピッチの半導体チップの位置ずれ３０が発生した場合でも隣接するワイヤ１７間でのワイヤショートの発生を低減できる。さらにワイヤショートの発生を低減できるため、半導体装置の製造歩留を向上できる。
以上がワイヤボンディングの詳細である。
次に、図７（ｃ）に示すように、半導体チップ５、接続パッド１５、電極パッド１９、ワイヤ１７を覆うように封止体７を形成する。
具体的には、基板１００を図示しない成型装置に載置し、成型装置の上型と下型により基板１００を型閉めした状態で、溶融された封止樹脂、例えばエポキシ樹脂等の熱硬化樹脂を充填させ、充填させた状態でキュアする。
すると、封止樹脂が熱硬化し、図７（ｃ）に示すようにエリア１０２ａ、１０２ｂ（図６参照）を一括に覆う封止体７が形成される。
その後、成型装置から基板１００を取り出し、所定の温度でリフローすることで封止体７が完全に硬化される。
次に、ランド９が上になるように基板１００を図示しないボールマウント装置上に載置する。
基板１００の載置が完了すると、図７（ｄ）に示すように、例えば、ボールマウント装置の図示しないマウントツールにハンダボール１１を真空吸着し、フラックスを介してハンダボール１１をランド９上に搭載する。
その後、基板１００をリフローすることで、ハンダボール１１がランド９と接続される。
このようにして、外部端子としてのハンダボール１１が基板１００に搭載される。
次に、基板１００を、図示しない基板ダイシング装置に載置する。
具体的には、図７（ｅ）に示すように、封止体７をダイシングテープ５５に貼着固定する。
次に、貼着固定された基板１００のダイシングライン１０８（図６参照）を図示しないダイシングブレードにより、回転研削することで、基板１００を個々の製品形成部１０１（図６参照）毎に切断・分離する。
最後に、分離された個々の製品形成部１０１をダイシングテープ５５からピックアップすることで、図２に示すような半導体装置２００が得られる。
以上が半導体装置２００の製造方法である。
このように、第１の実施形態によれば、半導体装置２００は、接続パッド１５が設けられた配線基板１、配線基板１上に積層され、接続パッド１５とワイヤ接続される電極パッド１９が設けられた半導体チップ５ａ、５ｂ、５ｃ、電極パッド１９同士、または電極パッド１９と接続パッド１５を階段状に、かつ１本に繋がった状態で接続するワイヤ１７を有し、電極パッド１９は、共通接続可能な第１の電極パッド１９ａと、共通接続不可能な第２の電極パッド１９ｂと、フローティング配置された中継パッド１９ｃを有しており、第１の電極パッド１９ａは、ワイヤ１７により、互いに共通接続されて接続パッド１５に接続され、第２の電極パッド１９ｂは中継パッド１９ｃを介して接続パッド１５に接続されている。
そのため、中継パッド上のワイヤ片の接点は１箇所でよく、中継パッドを設けたことによる半導体装置の大型化を防ぐことができる。
さらに、階段状にワイヤ接続することでチップの積層数によらず、ワイヤ片の長さが一定になり、ワイヤ流れやワイヤショートを防止できる。
次に、第２の実施形態に係る半導体装置２００ａについて、図９を参照して説明する。
第２の実施形態は、第１の実施形態において、ワイヤ１７を上段側の半導体チップから下段側の半導体チップに向けてボンディングするのではなく、下段側から上段側に向けてボンディングしたものである。
なお、第２の実施形態において、第１の実施形態と同一の機能を果たす要素については同一の番号を付し、主に第１の実施形態と異なる部分について説明する。
図９に示すように、半導体装置２００ａは、半導体チップ５ａ、５ｂ、５ｃの電極パッド１９上に、ワイヤバンプ１７ｃが形成されている。
また、第３のワイヤ片３１は、配線基板１の接続パッド１５に一方の端部がファーストボンディングされ、その上に配置された半導体チップ５ａ（下段）の電極パッド１９上に形成されたワイヤバンプ１７ｃ上に他の端部がセカンドボンディングされる。
さらに、半導体チップ５ａの電極パッド１９上のワイヤバンプ１７ｃ上の第３のワイヤ片３１上に、第２のワイヤ片２９の一方の端部がファーストボンディングされ、その上に配置された半導体チップ５ｂ（中段）の電極パッド１９上に形成されたワイヤバンプ１７ｃ上に他の端部がセカンドボンディングされる。
同様に、半導体チップ５ｂの電極パッド１９上のワイヤバンプ１７ｃ上の第２のワイヤ片２９上に、第１のワイヤ片２７の一方の端部がファーストボンディングされ、その上に配置された半導体チップ５ｃ（上段）の電極パッド１９上に形成されたワイヤバンプ１７ｃに他の端部がセカンドボンディングされる。
即ち、半導体装置２００ａは、電極パッド１９上にワイヤバンプ１７ｃが設けられ、かつ、下段側から上段側に向かって第３のワイヤ片３１、第２のワイヤ片２９、および第１のワイヤ片２７がこの順番でボンディングされた構造となっている。
このような構造とすることにより、上段側から下段側に向かって第１のワイヤ片２７、第２のワイヤ片２９、および第３のワイヤ片３１をボンディングする場合と比べてワイヤ片のループ高さを低くすることができ、半導体装置を、より薄型化できる。
このように、第２の実施形態によれば、半導体装置２００ａは接続パッド１５が設けられた配線基板１、配線基板１上に積層され、接続パッド１５とワイヤ接続される電極パッド１９が設けられた半導体チップ５ａ、５ｂ、５ｃ、電極パッド１９同士、または電極パッド１９と接続パッド１５を階段状に、かつ１本に繋がった状態で接続するワイヤ１７を有し、電極パッド１９は、共通接続可能な第１の電極パッド１９ａと、共通接続不可能な第２の電極パッド１９ｂと、フローティング配置された中継パッド１９ｃを有しており、第１の電極パッド１９ａは、ワイヤ１７により、互いに共通接続されて接続パッド１５に接続され、第２の電極パッド１９ｂは中継パッド１９ｃを介して接続パッド１５に接続されている。
従って、第１の実施形態と同様の効果を奏する。
また、第２の実施形態によれば、半導体装置２００ａは電極パッド１９上にワイヤバンプ１７ｃが設けられ、下段側から上段側に向かって第３のワイヤ片３１、第２のワイヤ片２９、および第１のワイヤ片２７がこの順番にボンディングされた構造となっている。
そのため、第１の実施形態と比べて、ワイヤ１７のループ高さを低くすることができ、半導体装置を、より薄型化できる。
次に、第３の実施形態に係る半導体装置２００ｂについて、図１０を参照して説明する。
第３の実施形態は、第１の実施形態において、半導体チップを３枚ではなく、４枚積層したものである。
なお、第３の実施形態において、第１の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第１の実施形態と異なる部分について説明する。
図１０に示すように、半導体装置２００ｂは、半導体チップ５ｃの上にさらに半導体チップ５ｄが積層された４段の積層構造を有している。
このように、半導体チップの積層数は第１の実施形態、または第２の実施形態のような３段には必ずしも限定されず、４段にしてもよい。
なお、図１０のような４段積層の場合は、同図に示すように、３つの中継パッド群２０ｃが形成されており、そのうち２つは第２の電極パッド群２０ｂの両側に隣接するように配置され（第１の隣接中継パッド群）、残りの１つは、当該２つの中継パッド群２０ｃの一方に隣接するように配置される（第２の隣接中継パッド群）。
また、半導体チップ５ｄの第２の電極パッド１９ｂは、当該残りの１つの中継パッド群２０ｃ（第２の隣接中継パッド群）を介して、配線基板１の第２の接続パッド１５ｂに階段状にワイヤ接続される。
このように、第３の実施形態によれば、半導体装置２００ｂは接続パッド１５が設けられた配線基板１、配線基板１上に積層され、接続パッド１５とワイヤ接続される電極パッド１９が設けられた半導体チップ５ａ、５ｂ、５ｃ、５ｄ、電極パッド１９同士、または電極パッド１９と接続パッド１５を階段状に、かつ１本に繋がった状態で接続するワイヤ１７を有し、電極パッド１９は、共通接続可能な第１の電極パッド１９ａと、共通接続不可能な第２の電極パッド１９ｂと、フローティング配置された中継パッド１９ｃを有しており、第１の電極パッド１９ａは、ワイヤ１７により、互いに共通接続されて接続パッド１５に接続され、第２の電極パッド１９ｂは中継パッド１９ｃを介して接続パッド１５に接続されている。
従って、第１の実施形態と同等以上の効果を奏する。
以上、本発明者によってなされた発明を実施形態に基づき説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、本実施形態では、半導体チップを３段あるいは４段積層した場合について説明したが、２段あるいは５段以上積層してもよい。
また、本実施形態では、本発明をＢＧＡ型の半導体装置に適用した場合について説明したが、ＬＧＡ（Land Grid Array）タイプの半導体装置に適用しても良い。
さらに、本実施形態では、配線基板１の材料としてガラスエポキシ基材を用いたものについて説明したが、ポリイミド基材等のフレキシブルな材料を用いても良い。
１…………配線基板
５ａ………半導体チップ
５ｂ………半導体チップ
５ｃ………半導体チップ
５ｄ………半導体チップ
６…………辺
７…………封止体
９…………ランド
１１………ハンダボール
１５………接続パッド
１５ａ……第１の接続パッド
１５ｂ……第２の接続パッド
１７………ワイヤ
１７ａ……ファーストボンディング部
１７ｂ……セカンドボンディング部
１７ｃ……ワイヤバンプ
１９………電極パッド
１９ａ……第１の電極パッド
１９ｂ……第２の電極パッド
１９ｃ……中継パッド
２０ａ……第１の電極パッド群
２０ｂ……第２の電極パッド群
２０ｃ……中継パッド群
２３………接着部材
２５………内部配線
２７………第１のワイヤ片
２９………第２のワイヤ片
３０………位置ズレ
３１………第３のワイヤ片
４１………キャピラリ
５５………ダイシングテープ
１００……基板
１０１……製品形成部
１０２ａ…エリア
１０２ｂ…エリア
１０６……枠部
１０７……位置決め孔
１０８……ダイシングライン
２００……半導体装置
２００ａ…半導体装置
２００ｂ…半導体装置

Claims (20)

  1. 一方の面に接続パッドを有する基板と、
    前記一方の面に階段状に積層され、表面に回路と電極パッドが設けられた複数の半導体チップと、
    前記電極パッド同士、または前記電極パッドと前記接続パッドを階段状に、かつ１本に繋がった状態で接続するワイヤを有し、
    複数の前記半導体チップは、
    前記回路に接続され、互いに共通接続された状態で前記接続パッドに接続される第１の電極パッドと、前記回路から電気的に独立した中継パッドと、前記回路に接続され、前記中継パッドを介して前記接続パッドに接続される第２の電極パッドを有し、これらが所定の順番で配置されている半導体装置。
  2. 前記ワイヤは、複数のワイヤ片を有し、
    複数の前記ワイヤ片は、端部が互いに前記電極パッド上で重なるように１本に繋がった状態で前記電極パッドに接続されている請求項１記載の半導体装置。
  3. 複数の前記半導体チップは、
    平面形状が１つの辺を有する形状であり、それぞれ前記辺同士が平行になるように階段状に積層され、前記電極パッドおよび前記接続パッドは、前記辺に平行になるように配列されている、請求項２に記載の半導体装置。
  4. 前記第１の電極パッド、前記第２の電極パッド、および前記中継パッドは、前記辺を跨ぐように一列に配列され、それぞれ第１の電極パッド群、第２の電極パッド群、および中継パッド群を構成している請求項２または３のいずれか一項に記載の半導体装置。
  5. 前記接続パッドは、
    前記第１の電極パッドに対応する位置に設けられ、前記第１の電極パッドと接続される第１の接続パッドと、
    前記第２の電極パッドまたは前記中継パッドに対応する位置に設けられ、前記第２の電極パッドと接続される第２の接続パッドを有する請求項２〜４のいずれか一項に記載の半導体装置。
  6. 前記中継パッド群は、前記第２の電極パッド群に隣接するように配列されている第１の隣接中継パッド群を有する請求項２〜５のいずれか一項に記載の半導体装置。
  7. 前記中継パッド群は、前記第１の隣接中継パッド群に隣接するように配列されている第２の隣接中継パッド群を有する請求項６記載の半導体装置。
  8. 前記ワイヤ片は、一方の端部が、上段側の前記半導体チップの前記電極パッド上に直接接続された前記他のワイヤ片の上に接続され、
    他の端部が、下段側の前記半導体チップの前記電極パッドの上に直接接続されている請求項２〜７のいずれか一項に記載の半導体装置。
  9. 前記ワイヤは、前記電極パッド状に設けられたワイヤバンプをさらに有し、
    前記ワイヤ片は、一方の端部が、下段側の前記半導体チップの前記電極パッドの上に前記ワイヤバンプを介して接続された前記他のワイヤの上に接続され、
    他の端部が、上段側の前記半導体チップの前記電極パッドの上に前記ワイヤバンプを介して接続されていることを特徴とする請求項２〜７のいずれか一項に記載の半導体装置。
  10. 少なくとも前記接続パッド、前記電極パッド、および前記ワイヤを覆うように設けられた封止体と、
    前記基板の、前記半導体チップが積層された面の反対側の面に設けられ、前記第１の接続パッドまたは前記第２の接続パッドと電気的に接続された外部端子を有する、請求項１〜９のいずれか一項に記載の半導体装置。
  11. （ａ）表面に回路と電極パッドが形成された複数の半導体チップを、接続パッドを有する基板上に階段状に積層し、
    （ｂ）隣接する前記半導体チップ同士または隣接する前記半導体チップと前記基板を階段状に、かつ１本に繋がった状態でワイヤ接続し、
    前記（ｂ）は、
    前記電極パッドのうちの１種であり、前記回路に接続された第１の電極パッドを、互いに共通接続して前記接続パッドに接続し、
    前記電極パッドのうちの１種であり、前記回路に接続された第２の電極パッドを、前記電極パッドのうちの１種であり、前記回路から電気的に独立した中継パッドを介して前記接続パッドに接続する半導体装置の製造方法。
  12. 前記（ｂ）は、
    前記ワイヤを構成する複数のワイヤ片を、端部が互いに前記電極パッド上で重なるように１本に繋がった状態で前記電極パッドに接続する請求項１１記載の半導体装置の製造方法。
  13. 前記半導体チップは、平面形状が１つの辺を有する形状であり、
    前記第１の電極パッド、前記第２の電極パッド、および前記中継パッドは、１つの前記半導体チップ内において、前記１つの辺に平行になるように所定の順番で配列されており、
    前記（ａ）は、
    複数の前記半導体チップが、互いに前記辺同士が平行になるように、かつ前記接続パッドが露出するように複数の前記半導体チップを階段状に積層する、請求項１２に記載の半導体装置の製造方法。
  14. 前記（ａ）は、
    前記第１の電極パッド、前記第２の電極パッド、および前記中継パッドが、前記辺を跨ぐように一列に配列され、それぞれ第１の電極パッド群、第２の電極パッド群、および中継パッド群を構成するように複数の前記半導体チップを階段状に積層する、請求項１２または１３のいずれか一項に記載の半導体装置の製造方法。
  15. 前記（ａ）は、
    前記接続パッドのうち、前記第１の電極パッドと接続される第１の接続パッドが、前記第１の電極パッドに対応する位置に設けられるように、かつ前記第２の電極パッドと接続される第２の接続パッドが、前記第２の電極パッドまたは前記中継パッドに対応する位置に設けられるように複数の前記半導体チップを階段状に積層する、請求項１２〜１４のいずれか一項に記載の半導体装置の製造方法。
  16. 前記（ａ）は、
    前記中継パッド群が、前記第２の電極パッド群に隣接するように配列されている第１の隣接中継パッド群を有するように複数の前記半導体チップを階段状に積層する、請求項１２〜１５のいずれか一項に記載の半導体装置の製造方法。
  17. 前記（ａ）は、
    前記中継パッド群が、前記第１の隣接中継パッド群に隣接するように配列されている第２の隣接中継パッド群を有するように複数の前記半導体チップを階段状に積層する、請求項１６に記載の半導体装置の製造方法。
  18. 前記（ｂ）は、
    前記ワイヤ片の一方の端部を、上段側の前記半導体チップの電極パッド上に直接接続された前記他のワイヤ片の上に接続し、
    他の端部を、下段側の前記半導体チップの前記電極パッドの上に直接接続する請求項１２〜１７のいずれか一項に記載の半導体装置の製造方法。
  19. 前記（ｂ）は、
    ワイヤバンプを前記電極パッド上に設け、
    前記ワイヤ片の一方の端部を、下段側の前記半導体チップの前記電極パッド上にワイヤバンプを介して接続された前記他のワイヤの上に接続し、
    他の端部を、下段側の前記半導体チップの前記電極パッド上に前記ワイヤバンプを介して接続することを特徴とする請求項１２〜１７のいずれか一項に記載の半導体装置の製造方法。
  20. （ｃ）少なくとも前記接続パッド、前記電極パッド、および前記ワイヤを覆うように封止体を設け、
    （ｄ）前記基板の、前記半導体チップが積層された面の反対側の面に、前記第１の接続パッドまたは前記第２の接続パッドと電気的に接続された外部端子を設ける、請求項１１〜１９のいずれか一項に記載の半導体装置。
JP2010197754A 2010-09-03 2010-09-03 半導体装置および半導体装置の製造方法 Withdrawn JP2012054496A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010197754A JP2012054496A (ja) 2010-09-03 2010-09-03 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010197754A JP2012054496A (ja) 2010-09-03 2010-09-03 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012054496A true JP2012054496A (ja) 2012-03-15

Family

ID=45907485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010197754A Withdrawn JP2012054496A (ja) 2010-09-03 2010-09-03 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2012054496A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014203739A1 (ja) * 2013-06-18 2014-12-24 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
US9601447B2 (en) 2014-05-26 2017-03-21 Micron Technology, Inc. Semiconductor device including plural semiconductor chips stacked on substrate
US10403605B2 (en) 2016-12-28 2019-09-03 Buffalo Inc. Semiconductor device including plural semiconductor chips

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014203739A1 (ja) * 2013-06-18 2014-12-24 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
US20160141272A1 (en) * 2013-06-18 2016-05-19 Ps4 Luxco S.A.R.L. Semiconductor device and method of manufacturing same
US9601447B2 (en) 2014-05-26 2017-03-21 Micron Technology, Inc. Semiconductor device including plural semiconductor chips stacked on substrate
US10403605B2 (en) 2016-12-28 2019-09-03 Buffalo Inc. Semiconductor device including plural semiconductor chips

Similar Documents

Publication Publication Date Title
US8786102B2 (en) Semiconductor device and method of manufacturing the same
US8076770B2 (en) Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion
US7928551B2 (en) Semiconductor device and method of manufacturing the same
US6215182B1 (en) Semiconductor device and method for producing the same
US20170373021A1 (en) Semiconductor device including semiconductor chips mounted over both surfaces of substrate
US20120098145A1 (en) Semiconductor device and method of forming the same
JP2010147070A (ja) 半導体装置
JP2011155203A (ja) 半導体装置
JP4704800B2 (ja) 積層型半導体装置及びその製造方法
JP2009094118A (ja) リードフレーム、それを備える電子部品及びその製造方法
KR20150060758A (ko) 반도체 장치 및 그 제조방법
KR101227792B1 (ko) 비대칭적으로 배열된 다이 및 몰딩을 포함하는 멀티패키지 모듈
JP5184132B2 (ja) 半導体装置およびその製造方法
JP5557439B2 (ja) 半導体装置及びその製造方法
JP5619381B2 (ja) 半導体装置及び半導体装置の製造方法
JP2011228603A (ja) 半導体装置の製造方法および半導体装置
WO2014203739A1 (ja) 半導体装置及びその製造方法
JP2012054496A (ja) 半導体装置および半導体装置の製造方法
US9252126B2 (en) Multi Chip Package-type semiconductor device
JP2012033613A (ja) 半導体装置および半導体装置の製造方法
US8975745B2 (en) Packaged microelectronic devices recessed in support member cavities, and associated methods
KR101345035B1 (ko) 반도체 패키지 및 그 제조 방법
JP5666211B2 (ja) 配線基板及び半導体装置の製造方法
JP2013157433A (ja) 半導体装置
US20150333041A1 (en) Semiconductor device and manufacturing method therefor

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20131105