JP2012053115A - Integrated circuit device and electronic apparatus - Google Patents

Integrated circuit device and electronic apparatus Download PDF

Info

Publication number
JP2012053115A
JP2012053115A JP2010193404A JP2010193404A JP2012053115A JP 2012053115 A JP2012053115 A JP 2012053115A JP 2010193404 A JP2010193404 A JP 2010193404A JP 2010193404 A JP2010193404 A JP 2010193404A JP 2012053115 A JP2012053115 A JP 2012053115A
Authority
JP
Japan
Prior art keywords
drive
display
drive waveform
logic
display data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010193404A
Other languages
Japanese (ja)
Inventor
Shigeaki Kono
茂明 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2010193404A priority Critical patent/JP2012053115A/en
Publication of JP2012053115A publication Critical patent/JP2012053115A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an integrated circuit device or the like capable of easily adjusting an application time of a drive voltage corresponding to lighting duration.SOLUTION: An integrated circuit device comprises a drive voltage output part 10 for outputting a drive voltage supplied to a segment electrode of an electrooptical panel to an output terminal, a display data storage part, and a drive waveform information output part for outputting drive waveform information at a time when a first display state is changed to a second display state and identification information. The drive voltage output part 10 outputs a drive voltage specified by first display data, second display data and the drive waveform information to the output terminal when the identification information from the drive waveform information output part is a first logic, and sets the output terminal to a high impedance state when the identification information is a second logic.

Description

本発明は、集積回路装置及び電子機器等に関する。   The present invention relates to an integrated circuit device, an electronic device, and the like.

従来より、ＥＰＤ（Electrophoretic Display）パネルなどの電気光学パネルを駆動する集積回路装置が知られている。例えばＥＰＤパネルの従来技術としては特許文献１に開示される技術がある。   Conventionally, an integrated circuit device for driving an electro-optical panel such as an EPD (Electrophoretic Display) panel is known. For example, as a prior art of an EPD panel, there is a technique disclosed in Patent Document 1.

このようなＥＰＤパネル（電気泳動パネル）の駆動では、駆動電圧をシーケンシャルに変化させる場合がある。この場合には、ＥＰＤパネルを駆動する表示ドライバー等の集積回路装置は、シーケンシャルに変化する駆動電圧をＥＰＤパネルに供給する。   In driving such an EPD panel (electrophoresis panel), the drive voltage may be changed sequentially. In this case, an integrated circuit device such as a display driver that drives the EPD panel supplies a driving voltage that changes sequentially to the EPD panel.

しかしながら、このようなシーケンシャルに変化する駆動電圧の選択指示を、集積回路装置の外部に設けられたＭＰＵ等の制御デバイスが実行すると、制御デバイスの処理負荷が重くなってしまう。   However, if a control device such as an MPU provided outside the integrated circuit device executes the selection instruction of the drive voltage that changes sequentially, the processing load of the control device becomes heavy.

ＥＰＤパネル、ＥＣＰ（Electrochromics Display）パネル、ＮＣＤ（Nanochromics Display）パネル等は、電子ペーパーパネルと呼ぶこともできる。電子ペーパーパネル（広義には電気光学パネル）の点灯持続性能（メモリ性能）に依存して、電気光学パネルのセグメント電極に供給される駆動電圧による点灯持続時間は、区々である。また、電気光学パネルの種類等に応じて様々な駆動方式が存在し、点灯持続時間が長ければ駆動電圧の印加を終了し、駆動電圧を出力する駆動回路の出力端子はハイインピーダンス状態に設定する場合がある。この場合、電気光学パネル毎の調整が煩雑であった。   An EPD panel, an ECP (Electrochromics Display) panel, an NCD (Nanochromics Display) panel, and the like can also be referred to as an electronic paper panel. Depending on the lighting sustainability (memory performance) of the electronic paper panel (electro-optical panel in a broad sense), the lighting duration depending on the drive voltage supplied to the segment electrode of the electro-optical panel varies. Also, there are various drive methods depending on the type of electro-optical panel, and if the lighting duration is long, the application of the drive voltage is terminated, and the output terminal of the drive circuit that outputs the drive voltage is set to a high impedance state. There is a case. In this case, adjustment for each electro-optical panel is complicated.

特開２００９−５３６３９号公報JP 2009-53639 A

本発明の幾つかの態様によれば、点灯持続時間に応じた駆動電圧の印加時間を容易に調整可能な集積回路装置及び電子機器等を提供できる。   According to some aspects of the present invention, it is possible to provide an integrated circuit device, an electronic device, and the like that can easily adjust the application time of the drive voltage according to the lighting duration.

本発明の一態様は、電気光学パネルのセグメント電極に供給される駆動電圧を出力端子に出力する駆動電圧出力部と、
少なくとも第１の表示データ及び第２の表示データを記憶する表示データ記憶部と、
前記セグメント電極での表示状態が前記第１の表示データに対応する第１の表示状態から前記第２の表示データに対応する第２の表示状態に変化する際の駆動波形情報と、識別情報とを出力する駆動波形情報出力部とを含み、
前記駆動電圧出力部は、
前記表示データ記憶部からの前記第１の表示データ及び前記第２の表示データと前記駆動波形情報出力部からの前記駆動波形情報とによって特定される駆動電圧を、前記駆動波形情報出力部からの前記識別情報が第１の論理である時に前記出力端子に出力し、前記識別情報が第２の論理である時に前記出力端子をハイインピーダンス状態に設定することを特徴とする集積回路装置に関係する。 One aspect of the present invention is a drive voltage output unit that outputs a drive voltage supplied to a segment electrode of an electro-optical panel to an output terminal;
A display data storage unit for storing at least first display data and second display data;
Drive waveform information when the display state at the segment electrode changes from the first display state corresponding to the first display data to the second display state corresponding to the second display data, identification information, A drive waveform information output unit for outputting
The drive voltage output unit is
A drive voltage specified by the first display data and the second display data from the display data storage unit and the drive waveform information from the drive waveform information output unit is obtained from the drive waveform information output unit. The present invention relates to an integrated circuit device that outputs to the output terminal when the identification information is a first logic, and sets the output terminal to a high impedance state when the identification information is a second logic. .

本発明の一態様によれば、駆動電圧出力部は、駆動波形情報だけでなく、識別情報も出力できる。また、識別情報を第１の論理又は第２の論理の何れか一方に設定するだけで、駆動電圧を印加するか、あるいは出力端子をハイインピーダンスとして駆動電圧を非印加とするかを、容易に調整することができる。この場合、例えば電気光学パネルの点灯持続性能（メモリ性能）により、出力端子をハイインピーダンスとして駆動電圧を非印加としても、ハイインピーダンス設定前の電気光学パネルの表示状態は維持される。   According to one aspect of the present invention, the drive voltage output unit can output not only drive waveform information but also identification information. In addition, simply by setting the identification information to either the first logic or the second logic, it is easy to apply the drive voltage or to set the output terminal to high impedance and not apply the drive voltage. Can be adjusted. In this case, for example, the display state of the electro-optical panel before setting the high impedance is maintained even if the output terminal is set to high impedance and the drive voltage is not applied due to the lighting continuation performance (memory performance) of the electro-optical panel.

加えて、第１、第２の表示データと、第１の表示データに対応する第１の表示状態から第２の表示データに対応する第２の表示状態に変化する際の駆動波形情報とにより駆動電圧が特定され、特定された駆動電圧により電気光学パネルが駆動される。このようにすれば、第１の表示状態から第２の表示状態に変化（移行）する際に、駆動電圧を自動的にシーケンシャルに変化させることが可能になり、制御デバイスの処理負荷の軽減等を実現できる。   In addition, the first and second display data and the drive waveform information when changing from the first display state corresponding to the first display data to the second display state corresponding to the second display data. A drive voltage is specified, and the electro-optical panel is driven by the specified drive voltage. In this way, when changing (shifting) from the first display state to the second display state, it becomes possible to automatically change the drive voltage sequentially, reducing the processing load on the control device, etc. Can be realized.

また本発明の一態様では、前記駆動波形情報出力部は、複数の期間で前記駆動波形情報及び前記識別情報を出力してもよく、
前記駆動波形情報は、期間毎に設定されてもよく、
前記識別情報も、期間毎に設定されてもよい。 In one aspect of the present invention, the drive waveform information output unit may output the drive waveform information and the identification information in a plurality of periods.
The drive waveform information may be set for each period,
The identification information may also be set for each period.

このようにすれば、識別情報は、駆動波形情報とともに、期間毎に自在に設定でき、電気光学パネルの種類等に応じて、様々な波形の駆動波形信号及び識別情報を生成することができる。   In this way, the identification information can be freely set for each period together with the drive waveform information, and drive waveform signals and identification information having various waveforms can be generated according to the type of the electro-optical panel.

また本発明の一態様では、前記識別情報は、前記第１の論理が設定された２つの期間に挟まれた１以上の期間で、前記第２の論理に設定されてもよい。   In the aspect of the invention, the identification information may be set in the second logic in one or more periods sandwiched between two periods in which the first logic is set.

このようにすれば、駆動電圧を出力する２つの期間の途中で、出力端子をハイインピーダンス状態に設定することができる。   In this way, the output terminal can be set to the high impedance state in the middle of the two periods for outputting the drive voltage.

また本発明の一態様では、前記第１の論理及び前記第２の論理は、前記複数の期間の一部で、交互に複数回設定されてもよい。   In the aspect of the invention, the first logic and the second logic may be alternately set a plurality of times in a part of the plurality of periods.

このようにすれば、電気光学パネルの点灯持続性能（メモリ性能）が悪く、点灯持続時間が短い場合等、例えば第１の論理で点灯を引き起こし、第２の論理でその点灯を維持し、再び、点灯及び維持を繰り返すことできる。   In this case, when the lighting performance (memory performance) of the electro-optical panel is poor and the lighting duration is short, for example, the lighting is caused by the first logic, the lighting is maintained by the second logic, and again. , Lighting and maintenance can be repeated.

また本発明の一態様では、前記複数の期間の一部で、前記第１の論理が連続して設定され、その直後に、前記第２の論理が連続して設定されてもよい。   In one embodiment of the present invention, the first logic may be set continuously in a part of the plurality of periods, and immediately after that, the second logic may be set continuously.

このようにすれば、電気光学パネルの点灯持続性能（メモリ性能）が良く、点灯持続時間が長い場合等、例えば第１の論理で点灯を引き起こし、その後は、第２の論理でその点灯を維持し続けることができる。   In this case, the lighting performance (memory performance) of the electro-optical panel is good, and when the lighting duration is long, for example, the lighting is caused by the first logic, and thereafter the lighting is maintained by the second logic. Can continue.

また本発明の一態様では、前記駆動電圧出力部は、前記駆動波形情報と前記識別情報とに基づく論理信号を出力する論理回路を有してもよく、前記駆動波形情報を反映した前記論理信号に基づいて前記出力端子に前記駆動電圧を出力してもよく、前記識別情報を反映した前記論理信号に基づいて前記出力端子をハイインピーダンス状態に設定してもよい。   In the aspect of the invention, the drive voltage output unit may include a logic circuit that outputs a logic signal based on the drive waveform information and the identification information, and the logic signal that reflects the drive waveform information. The driving voltage may be output to the output terminal based on the output terminal, and the output terminal may be set to a high impedance state based on the logic signal reflecting the identification information.

このようにすれば、論理回路で出力端子をハイインピーダンス状態に設定するか否かを制御することができる。   In this way, it is possible to control whether or not the output terminal is set to the high impedance state by the logic circuit.

また本発明の他の態様は、上記のいずれかに記載の集積回路装置と、前記電気光学パネルとを含む電子機器に関係する。   Another aspect of the invention relates to an electronic device including any one of the integrated circuit devices described above and the electro-optical panel.

本実施形態の集積回路装置の構成例。1 is a configuration example of an integrated circuit device according to an embodiment. 図２（Ａ）〜図２（Ｃ）は第１、第２の比較例の集積回路装置の説明図。FIG. 2A to FIG. 2C are explanatory diagrams of integrated circuit devices of first and second comparative examples. 本実施形態の集積回路装置の詳細な構成例。2 is a detailed configuration example of an integrated circuit device according to the present embodiment. 各Ｉ／Ｏセルに駆動電圧出力部を設ける手法の説明図。Explanatory drawing of the method of providing a drive voltage output part in each I / O cell. 本実施形態の動作を説明するための駆動波形例。The drive waveform example for demonstrating the operation | movement of this embodiment. 図６（Ａ）、図６（Ｂ）は駆動波形生成用のレジスター値の設定例。6A and 6B show examples of register value setting for generating a drive waveform. 本実施形態の動作を説明するための駆動波形例。The drive waveform example for demonstrating the operation | movement of this embodiment. 図８（Ａ）、図８（Ｂ）は駆動波形生成用のレジスター値の設定例。FIGS. 8A and 8B show setting examples of register values for generating drive waveforms. 駆動回路の構成例。2 shows a configuration example of a drive circuit. 図５の駆動波形の変形例。6 shows a modified example of the drive waveform of FIG. 図１０の駆動波形生成用のレジスター値の設定例。FIG. 11 is a setting example of register values for driving waveform generation in FIG. 10; 他の駆動波形例。Other driving waveform examples. 更なる他の駆動波形例。Still another example of driving waveform. 本実施形態の集積回路装置の第１の変形例。6 shows a first modification of the integrated circuit device according to the present embodiment. 本実施形態の集積回路装置の第２の変形例。6 shows a second modification of the integrated circuit device according to the present embodiment. 本実施形態の電子機器の構成例。1 is a configuration example of an electronic apparatus according to an embodiment.

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。   Hereinafter, preferred embodiments of the present invention will be described in detail. The present embodiment described below does not unduly limit the contents of the present invention described in the claims, and all the configurations described in the present embodiment are indispensable as means for solving the present invention. Not necessarily.

１．構成
図１に本実施形態の集積回路装置の構成例を示す。本実施形態の集積回路装置は、電気光学パネル１００を駆動するための駆動波形生成機能を有する。具体的には、電気光学パネル１００の表示変更の際に必要なシーケンシャルな駆動波形の生成機能を有する。そして駆動波形生成のための波形情報は、例えばプログラマブルな記憶部（不揮発性メモリー、ＲＯＭ、レジスター等）に格納され、駆動波形生成機能は、このプログラマブルな記憶部に格納される波形情報に基づき実現される。 1. Configuration FIG. 1 shows a configuration example of an integrated circuit device according to this embodiment. The integrated circuit device of this embodiment has a drive waveform generation function for driving the electro-optical panel 100. Specifically, it has a function of generating a sequential drive waveform necessary for changing the display of the electro-optical panel 100. The waveform information for generating the drive waveform is stored in, for example, a programmable storage unit (nonvolatile memory, ROM, register, etc.), and the drive waveform generation function is realized based on the waveform information stored in this programmable storage unit Is done.

このような駆動波形生成機能を実現するために、本実施形態の集積回路装置は、駆動電圧出力部１０、表示データ記憶部２０、駆動波形情報出力部３０を有する。   In order to realize such a drive waveform generation function, the integrated circuit device of this embodiment includes a drive voltage output unit 10, a display data storage unit 20, and a drive waveform information output unit 30.

電気光学パネル１００は、電気泳動表示装置（ＥＰＤ：Electrophoretic Display）のパネルを例にとれば、基板と、対向基板と、基板と対向基板との間に設けられた電気泳動層を含むことができる。電気泳動層（電気泳動シート）は、電気泳動物質を有する多数のマイクロカプセルにより構成される。このマイクロカプセルは、例えば正に帯電した黒色の正帯電粒子（電気泳動物質）と、負に帯電した白色の負帯電粒子（電気泳動物質）を分散液中に分散させ、この分散液を微少なカプセルに封入することで実現される。   Taking an electrophoretic display (EPD) panel as an example, the electro-optical panel 100 can include a substrate, a counter substrate, and an electrophoretic layer provided between the substrate and the counter substrate. . The electrophoretic layer (electrophoretic sheet) is composed of a large number of microcapsules having an electrophoretic substance. This microcapsule, for example, disperses positively charged black positively charged particles (electrophoretic substance) and negatively charged white negatively charged particles (electrophoretic substance) in a dispersion, Realized by encapsulating in a capsule.

パッシブ型のＥＰＤパネルを例にとれば、ガラスや透明樹脂により形成される基板には、例えばセグメント電極（駆動電極、画素電極）が設けられる。また、対向基板（電気泳動シート）にはトッププレーン電極（共通電極）が設けられる。なお透明樹脂層に透明な導電材料でトッププレーン電極を形成し、この上に接着剤等を塗布して電気泳動層を接着することで、電気泳動シートを形成してもよい。   Taking a passive EPD panel as an example, a substrate made of glass or transparent resin is provided with, for example, segment electrodes (drive electrodes, pixel electrodes). Further, a top plane electrode (common electrode) is provided on the counter substrate (electrophoresis sheet). In addition, an electrophoretic sheet may be formed by forming a top plane electrode with a transparent conductive material on a transparent resin layer, and applying an adhesive or the like thereon to adhere the electrophoretic layer.

セグメント電極とトッププレーン電極の間に電界が印加されると、マイクロカプセルに封入された正帯電粒子（黒色）及び負帯電粒子（白色）には、その帯電の正負に応じた方向に静電気力が作用する。例えばセグメント電極の方がトッププレーン電極よりも高電位である場合には、トッププレーン電極側に正帯電粒子（黒色）が移動するため、その画素は黒表示になる。一方、トッププレーン電極の方がセグメント電極よりも高電位である場合には白表示になる。   When an electric field is applied between the segment electrode and the top plane electrode, the positively charged particles (black) and the negatively charged particles (white) encapsulated in the microcapsule have an electrostatic force in the direction corresponding to the positive or negative charge. Works. For example, when the segment electrode has a higher potential than the top plane electrode, the positively charged particles (black) move to the top plane electrode side, so that the pixel is displayed in black. On the other hand, when the top plane electrode has a higher potential than the segment electrode, white display is performed.

なお電気光学パネル１００は、ＥＰＤパネルには限定されず、ＥＣＤ（electrochromicdisplay）パネルなどであってもよい。ＥＣＤパネルは、電圧を印加すると、酸化還元反応により物質に色がついたり、光透過度が変化したりする現象を利用して表示動作を実現するパネルである。   The electro-optical panel 100 is not limited to an EPD panel, and may be an ECD (electrochromic display) panel or the like. The ECD panel is a panel that realizes a display operation by utilizing a phenomenon that, when a voltage is applied, a substance is colored or a light transmittance is changed due to an oxidation-reduction reaction.

また、電気光学パネル１００は、ＥＣＰ（Electrochromics Display）パネル、ＮＣＤ（Nanochromics Display）パネル等の電子ペーパーパネルであってもよい。なお、電気光学パネルの種類等に応じて、様々な駆動方式が存在する。電気光学パネルのセグメント電極に供給される駆動電圧による点灯持続時間が長ければ駆動電圧の印加を終了し、駆動電圧を出力する駆動回路の出力端子はハイインピーダンスにする場合もある。このような駆動方式については、「４．駆動回路」で後述する。   The electro-optical panel 100 may be an electronic paper panel such as an ECP (Electrochromics Display) panel or an NCD (Nanochromics Display) panel. There are various driving methods depending on the type of the electro-optical panel. If the lighting duration by the drive voltage supplied to the segment electrode of the electro-optical panel is long, the application of the drive voltage is terminated, and the output terminal of the drive circuit that outputs the drive voltage may be set to high impedance. Such a driving method will be described later in “4. Driving circuit”.

駆動電圧出力部１０（駆動部）は、電気光学パネル１００に供給される駆動電圧ＶＤ（駆動信号）を出力する。例えば電気光学パネル１００のセグメント電極（アイコン電極、駆動電極、画素電極）に供給される駆動電圧ＶＤを出力する。これによりパッシブ型のＥＰＤパネル等の駆動を実現できる。   The drive voltage output unit 10 (drive unit) outputs a drive voltage VD (drive signal) supplied to the electro-optical panel 100. For example, the drive voltage VD supplied to the segment electrode (icon electrode, drive electrode, pixel electrode) of the electro-optical panel 100 is output. Thereby, driving of a passive type EPD panel or the like can be realized.

表示データ記憶部２０（画像データ記憶部）は、表示データＤＳＥＧ（画像データ）を記憶する。この表示データ記憶部２０は、フリップフロップなどにより構成されるレジスターやＳＲＡＭなどのメモリーにより実現できる。   The display data storage unit 20 (image data storage unit) stores display data DSEG (image data). The display data storage unit 20 can be realized by a register such as a flip-flop or a memory such as an SRAM.

駆動波形情報出力部３０は、駆動波形情報ＩＤＷＶ（駆動波形パターン情報、駆動電圧情報）を出力する。例えば、電気光学パネル１００のセグメント電極での表示状態（階調）が第１の表示データＤＬに対応する第１の表示状態（第１の階調。白表示及び黒表示の一方）から第２の表示データＤＰに対応する第２の表示状態（第２の階調。白表示及び黒表示の他方）に変化する際の駆動波形情報ＩＤＷＶを出力する。ここで例えば第１の表示データＤＬは前回の表示データであり、第２の表示データＤＰは今回の表示データである。駆動波形情報ＩＤＷＶは、例えば第１の表示状態から第２の表示状態に変化する場合に、第１、第２の表示状態間での駆動波形の変化を規定する情報である。例えば複数の変化期間の各期間での駆動電圧ＶＤが、駆動波形情報ＩＤＷＶにより特定される。   The drive waveform information output unit 30 outputs drive waveform information IDWV (drive waveform pattern information, drive voltage information). For example, the display state (gradation) at the segment electrode of the electro-optical panel 100 is changed from the first display state (first gradation, one of white display and black display) corresponding to the first display data DL to the second. Drive waveform information IDWV at the time of changing to the second display state corresponding to the display data DP (second gradation, the other of white display and black display) is output. Here, for example, the first display data DL is the previous display data, and the second display data DP is the current display data. The drive waveform information IDWV is information that defines a change in the drive waveform between the first and second display states when, for example, the display state changes from the first display state to the second display state. For example, the drive voltage VD in each of a plurality of change periods is specified by the drive waveform information IDWV.

なお、駆動電圧ＶＤは、２値（例えば０Ｖ、１５Ｖ）であってもよいし、３値（例えば０Ｖ、＋１５Ｖ、−１５Ｖ、或いは０Ｖ、１５Ｖ、３０Ｖ）であってもよい。或いは４値以上であってもよい。また駆動電圧ＶＤの値は、電気光学パネル１００の種類等に応じて様々な値を採用できる。   The drive voltage VD may be binary (for example, 0V, 15V) or ternary (for example, 0V, + 15V, -15V, or 0V, 15V, 30V). Alternatively, it may be four or more. Various values can be adopted as the value of the drive voltage VD depending on the type of the electro-optical panel 100 and the like.

また、駆動電圧ＶＤ（例えば１５Ｖ）を印加する期間の長さを調整し、セグメント電極を流れる電流の量を調整してもよい。駆動電圧ＶＤの印加方法は、電気光学パネル１００の種類等に応じて様々な手法を採用できる。   Further, the amount of current flowing through the segment electrode may be adjusted by adjusting the length of the period during which the drive voltage VD (for example, 15 V) is applied. Various methods can be adopted as the method of applying the drive voltage VD depending on the type of the electro-optical panel 100 and the like.

そして駆動電圧出力部１０は、表示データ記憶部２０から出力される表示データＤＳＥＧ（セグメントデータ）である第１の表示データＤＬ及び第２の表示データＤＰと、駆動波形情報出力部３０からの駆動波形情報ＩＤＷＶとによって特定される駆動電圧ＶＤを出力する。例えば第１、第２の表示データＤＬ、ＤＰに基づいて、駆動波形情報ＩＤＷＶの複数の駆動波形信号から出力駆動波形信号を選択し、選択された出力駆動波形信号により特定（設定）される駆動電圧ＶＤを、電気光学パネル１００のセグメント電極に出力する。   The drive voltage output unit 10 includes first display data DL and second display data DP that are display data DSEG (segment data) output from the display data storage unit 20, and drive from the drive waveform information output unit 30. A drive voltage VD specified by the waveform information IDWV is output. For example, based on the first and second display data DL and DP, an output drive waveform signal is selected from a plurality of drive waveform signals of the drive waveform information IDWV, and drive specified (set) by the selected output drive waveform signal The voltage VD is output to the segment electrode of the electro-optical panel 100.

図２（Ａ）に本実施形態の第１の比較例の集積回路装置の構成例を示す。この集積回路装置は、駆動電圧出力部５１０、ホストＩ／Ｆ（インターフェース）５２０、電源回路５３０（ＤＣ−ＤＣコンバーター）を含む。   FIG. 2A shows a configuration example of an integrated circuit device of a first comparative example of this embodiment. The integrated circuit device includes a drive voltage output unit 510, a host I / F (interface) 520, and a power supply circuit 530 (DC-DC converter).

駆動電圧出力部５１０は、パッシブ型のＥＰＤパネルなどの電気光学パネル１００をダイレクト駆動するために、ＥＱ［１２３：０］の端子から２値や３値の駆動電圧を出力する。例えば２値駆動の場合には、０Ｖ（＝ＧＮＤ）、１５Ｖのいずれかを出力する。   The drive voltage output unit 510 outputs a binary or ternary drive voltage from a terminal of EQ [123: 0] in order to directly drive the electro-optical panel 100 such as a passive EPD panel. For example, in the case of binary driving, either 0V (= GND) or 15V is output.

電源回路５３０（ＤＣ−ＤＣコンバーター）は、外部電源電圧ＭＶＤＤを昇圧して駆動電源電圧ＨＶＤＤを生成する。例えば外部電源電圧ＭＶＤＤがリチウム電池からの３Ｖの電源電圧である場合には、チャージポンプ方式で６倍昇圧を行って、約１５〜１８Ｖの駆動電源電圧ＨＶＤＤを生成して、駆動電圧出力部５１０に供給する。これにより０Ｖ、１５Ｖの２値駆動が可能になる。なお電源回路５３０は、ＥＰＤの駆動負荷の影響により電圧が降下することを考慮して、１５Ｖよりも高い１８Ｖの電圧を生成している。また駆動電源電圧ＨＶＤＤは外部から供給してもよい。   The power supply circuit 530 (DC-DC converter) boosts the external power supply voltage MVDD to generate the drive power supply voltage HVDD. For example, when the external power supply voltage MVDD is a power supply voltage of 3 V from a lithium battery, the voltage is boosted 6 times by a charge pump method to generate a drive power supply voltage HVDD of about 15 to 18 V, and the drive voltage output unit 510 To supply. As a result, binary driving of 0V and 15V becomes possible. The power supply circuit 530 generates a voltage of 18V higher than 15V in consideration of the voltage drop due to the influence of the driving load of the EPD. The driving power supply voltage HVDD may be supplied from the outside.

駆動電圧出力部５１０は、電源回路５３０から駆動電源電圧ＨＶＤＤが供給され、０Ｖ又は１５Ｖのいずれかの駆動電圧を選択して、ＥＱ［１２３：０］の各端子に出力して、電気光学パネル１００のセグメント電極を駆動する。この駆動電圧の選択機能は、ホストＩ／Ｆ５２０（ＭＰＵＩ／Ｆ）により実現される。   The drive voltage output unit 510 is supplied with the drive power supply voltage HVDD from the power supply circuit 530, selects either 0V or 15V drive voltage, and outputs the selected drive voltage to each terminal of EQ [123: 0]. 100 segment electrodes are driven. This drive voltage selection function is realized by the host I / F 520 (MPUI / F).

例えばホストＩ／Ｆ５２０には、ロジック電源電圧ＬＶＤＤが供給される。そして、ＭＰＵ（ＭＣＵ）等の外部の制御デバイスから、チップセレクト信号ＸＣＳ、シリアルクロックＳＣＫ、出力イネーブル信号ＳＥＮ、データＳＤＡＴ［３：０］が入力される。この場合に、論理レベル「０」が０Ｖ駆動となり、論理レベル「１」が１５Ｖ駆動となるようにデータに意味を持たせ、ドライバー端子ＥＱ［１２３：０］の各端子の駆動情報（０Ｖ、１５Ｖ）を、ホストＩ／Ｆ５２０を介して外部の制御デバイスから受信する。そして図２（Ｂ）に示すように、出力イネーブル信号ＳＥＮにより、ＥＱ［１２３：０］の端子からの駆動電圧の出力のオン・オフ制御が行われる。   For example, the logic power supply voltage LVDD is supplied to the host I / F 520. Then, a chip select signal XCS, a serial clock SCK, an output enable signal SEN, and data SDAT [3: 0] are input from an external control device such as an MPU (MCU). In this case, the data is meaningful so that the logic level “0” is 0V drive and the logic level “1” is 15V drive, and the drive information (0V, 15V) is received from the external control device via the host I / F 520. Then, as shown in FIG. 2B, on / off control of the output of the drive voltage from the terminal of EQ [123: 0] is performed by the output enable signal SEN.

図２（Ｃ）に本実施形態の第２の比較例の集積回路装置の構成例を示す。この集積回路装置は、駆動電圧出力部５６０、ラッチ回路５７０、シフトレジスター５８０、電源回路５９０（ＤＣ−ＤＣコンバーター）を含む。外部の制御デバイスからシリアルに入力されるＤＡＴＡＩＮがクロックＣＫＩＮに同期してシフトレジスター５８０に入力される。そして、全てのドライバー端子ＥＱ１、ＥＱ２・・・に対応するデータが駆動情報としてシフトレジスター５８０に入力されると、この駆動情報はラッチ信号ＬＡＴＣＨによりラッチ回路５７０にラッチされる。そしてラッチされた駆動情報に対応する０Ｖ又は１５Ｖの駆動電圧が、駆動電圧出力部５６０からドライバー端子ＥＱ１、ＥＱ２・・・に出力されて、電気光学パネルのセグメント電極が駆動される。そしてラッチ回路５７０への駆動情報のラッチ後に、次のデータがシフトレジスター５８０に入力され、シフトレジスター５８０からの駆動情報がラッチ回路５７０に再度ラッチされて、ドライバー端子ＥＱ１、ＥＱ２・・・に０Ｖ又は１５Ｖの駆動電圧が出力される。   FIG. 2C shows a configuration example of the integrated circuit device of the second comparative example of the present embodiment. This integrated circuit device includes a drive voltage output unit 560, a latch circuit 570, a shift register 580, and a power supply circuit 590 (DC-DC converter). DATAIN serially input from an external control device is input to the shift register 580 in synchronization with the clock CKIN. When data corresponding to all the driver terminals EQ1, EQ2,... Is input to the shift register 580 as drive information, the drive information is latched by the latch circuit 570 by the latch signal LATCH. Then, a driving voltage of 0V or 15V corresponding to the latched driving information is output from the driving voltage output unit 560 to the driver terminals EQ1, EQ2,... To drive the segment electrodes of the electro-optical panel. Then, after the drive information is latched in the latch circuit 570, the next data is input to the shift register 580, and the drive information from the shift register 580 is latched again in the latch circuit 570, and 0V is applied to the driver terminals EQ1, EQ2,. Alternatively, a driving voltage of 15V is output.

このように図２（Ａ）〜図２（Ｃ）の第１、第２の比較例では、ＭＰＵ等の外部の制御デバイスがシーケンシャルな繰り返し処理を行うことで、ＥＰＤパネルの表示を変更するために必要な駆動波形が生成される。具体的には、第１の表示状態（例えば黒表示）から第２の表示状態（例えば白表示）に変更するために駆動波形をシーケンシャルに変化させる場合に、制御デバイスはシーケンシャルな複数の変化期間の各期間において、ホストＩ／Ｆやシフトレジスターにデータを入力して、出力イネーブル信号をアクティブ（Ｈレベル）にする処理を行う。例えば、駆動波形を１０回変化させる場合には、制御デバイスは、データを入力して出力イネーブル信号をアクティブにする処理を１０回繰り返して実行する。従って、制御デバイスの処理負荷が重くなってしまい、他の処理に支障を来すなどの問題を招く。   As described above, in the first and second comparative examples shown in FIGS. 2A to 2C, the external control device such as the MPU performs the sequential repetitive processing to change the display of the EPD panel. A drive waveform necessary for the generation is generated. Specifically, when the drive waveform is changed sequentially in order to change from the first display state (for example, black display) to the second display state (for example, white display), the control device has a plurality of sequential change periods. In each period, data is input to the host I / F and the shift register, and the output enable signal is activated (H level). For example, when the driving waveform is changed 10 times, the control device repeatedly executes the process of inputting data and activating the output enable signal 10 times. Therefore, the processing load on the control device becomes heavy, causing problems such as hindering other processes.

これに対して図１の本実施形態の集積回路装置では、電気光学パネル１００の表示変更に必要なシーケンシャルな駆動波形が自動生成される。即ち駆動波形情報出力部３０は、第１の表示状態（例えば黒表示）から第２の表示状態（例えば白表示）に表示が変化する際の複数期間分の駆動波形を、駆動波形情報ＩＤＷＶとして出力する。そして駆動電圧出力部１０は、第１の表示状態に対応する前回の表示データＤＬと、第２の表示状態に対応する今回の表示データＤＰと、駆動波形情報ＩＤＷＶとに基づいて、複数期間分の駆動電圧ＶＤを出力する。従って、ＭＰＵ等の制御デバイスは、駆動情報のデータを入力する処理や出力イネーブル信号をアクティブにする処理を繰り返して実行しなくても済むようになる。例えば制御デバイスが第２の表示データのセットとトリガー信号を入力するだけで、第１の表示状態から第２の表示状態へ表示を変化させるためのシーケンシャルな駆動波形が自動生成される。従って、制御デバイスの処理負荷を、図２（Ａ）、図２（Ｃ）の第１、第２の比較例に比べて格段に軽減できる。   On the other hand, in the integrated circuit device of this embodiment shown in FIG. 1, sequential drive waveforms necessary for changing the display of the electro-optical panel 100 are automatically generated. That is, the drive waveform information output unit 30 uses, as drive waveform information IDWV, the drive waveforms for a plurality of periods when the display changes from the first display state (for example, black display) to the second display state (for example, white display). Output. Then, the drive voltage output unit 10 generates a plurality of periods based on the previous display data DL corresponding to the first display state, the current display data DP corresponding to the second display state, and the drive waveform information IDWV. Drive voltage VD is output. Therefore, the control device such as the MPU does not need to repeatedly execute the process of inputting the drive information data and the process of activating the output enable signal. For example, a sequential drive waveform for changing the display from the first display state to the second display state is automatically generated only by inputting a second display data set and a trigger signal by the control device. Therefore, the processing load of the control device can be remarkably reduced as compared with the first and second comparative examples of FIGS. 2 (A) and 2 (C).

２．詳細な構成
図３に本実施形態の集積回路装置の詳細な構成例を示す。この集積回路装置は、駆動電圧出力部１０、表示データ記憶部２０、駆動波形情報出力部３０に加えて、ホストＩ／Ｆ（インターフェース）５０を含む。また電源回路７０、クロック選択回路８０、クロック生成回路８２を含むことができる。なおこれらの構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。 2. Detailed Configuration FIG. 3 shows a detailed configuration example of the integrated circuit device of this embodiment. This integrated circuit device includes a host I / F (interface) 50 in addition to the drive voltage output unit 10, the display data storage unit 20, and the drive waveform information output unit 30. A power supply circuit 70, a clock selection circuit 80, and a clock generation circuit 82 can be included. Various modifications may be made such as omitting some of these components or adding other components.

図３の構成例では、駆動波形情報出力部３０は、２×２＝４本（広義にはＮ×Ｎ本。Ｎは２以上の整数）の駆動波形信号ＳＷＶ（１、１）〜ＳＷＶ（２、２）（広義にはＳＷＶ（１、１）〜ＳＷＶ（Ｎ、Ｎ））を出力する。ここで駆動波形信号ＳＷＶ（１、１）〜ＳＷＶ（２、２）のうちの駆動波形信号ＳＷＶ（ｉ、ｊ）は、第１の表示状態がｉ状態（１≦ｉ≦Ｎ）で第２の表示状態がｊ状態（１≦ｊ≦Ｎ）である場合の駆動波形信号である。   In the configuration example of FIG. 3, the drive waveform information output unit 30 has 2 × 2 = 4 (N × N in a broad sense; N is an integer of 2 or more) drive waveform signals SWV (1, 1) to SWV ( 2, 2) (SWV (1, 1) to SWV (N, N) in a broad sense) is output. Here, among the drive waveform signals SWV (1, 1) to SWV (2, 2), the drive waveform signal SWV (i, j) is the second when the first display state is the i state (1 ≦ i ≦ N). Is a drive waveform signal when the display state is j state (1 ≦ j ≦ N).

例えば第１の表示状態には黒表示と白表示という２つの状態があり、第２の表示状態にも黒表示と白表示という２つの状態がある。そしてＳＷＶ（１、１）は、第１及び第２の表示状態が共に黒表示（Ｂ）である場合の駆動波形信号であり、ＳＷＶ（１、２）は、第１の表示状態が黒表示（Ｂ）であり第２の表示状態が白表示（Ｗ）である場合の駆動波形信号である。同様にＳＷＶ（２、１）は、第１の表示状態が白表示（Ｗ）であり第２の表示状態が黒表示（Ｂ）である場合の駆動波形信号であり、ＳＷＶ（２、２）は、第１及び第２の表示状態が共に白表示（Ｗ）である場合の駆動波形信号である。   For example, the first display state has two states, black display and white display, and the second display state also has two states, black display and white display. SWV (1, 1) is a drive waveform signal when the first and second display states are both black display (B), and SWV (1, 2) is the first display state being black display. This is a drive waveform signal when (B) and the second display state is white display (W). Similarly, SWV (2, 1) is a drive waveform signal when the first display state is white display (W) and the second display state is black display (B), and SWV (2, 2). These are drive waveform signals when the first and second display states are both white display (W).

そして駆動電圧出力部１０は、第１の表示データＤＬ及び第２の表示データＤＰに基づいて駆動波形信号ＳＷＶ（１、１）〜ＳＷＶ（２、２）の中から出力駆動波形信号ＳＷＱを選択する。そして出力駆動波形信号ＳＷＱにより特定される電圧を駆動電圧ＶＤｍとして出力する。   The drive voltage output unit 10 selects the output drive waveform signal SWQ from the drive waveform signals SWV (1, 1) to SWV (2, 2) based on the first display data DL and the second display data DP. To do. The voltage specified by the output drive waveform signal SWQ is output as the drive voltage VDm.

例えば第１の表示状態に対応する第１の表示データＤＬが黒表示のデータであり、第２の表示状態に対応する第２の表示データＤＰが黒表示のデータである場合には、駆動波形信号ＳＷＶ（１、１）が選択され、ＤＬが黒表示のデータでありＤＰが白表示のデータである場合にはＳＷＶ（１、２）が選択される。同様にＤＬが白表示のデータでありＤＰが黒表示のデータである場合にはＳＷＶ（２、１）が選択され、ＤＬ及びＤＰが共に白表示のデータである場合にはＳＷＶ（２、２）が選択される。   For example, when the first display data DL corresponding to the first display state is black display data and the second display data DP corresponding to the second display state is black display data, the drive waveform When the signal SWV (1, 1) is selected and DL is black display data and DP is white display data, SWV (1, 2) is selected. Similarly, when DL is white display data and DP is black display data, SWV (2, 1) is selected. When DL and DP are both white display data, SWV (2, 2) is selected. ) Is selected.

なお、以上では、第１、第２の表示状態の各状態が、黒表示及び白表示の２階調（２状態）である場合について説明したが、これらの各状態は３階調以上であってもよい。例えば各状態がＮ階調である場合には、駆動波形情報出力部３０は、Ｎ×Ｎ本の駆動波形信号ＳＷＶ（１、１）、ＳＷＶ（１、２）・・・ＳＷＶ（１、Ｎ）、ＳＷＶ（２、Ｎ）、ＳＷＶ（３、Ｎ）・・・ＳＷＶ（Ｎ、Ｎ）を出力することになる。   In the above, the case where each state of the first and second display states has two gradations (two states) of black display and white display has been described, but each of these states has three gradations or more. May be. For example, when each state has N gray levels, the drive waveform information output unit 30 outputs N × N drive waveform signals SWV (1, 1), SWV (1, 2)... SWV (1, N ), SWV (2, N), SWV (3, N)... SWV (N, N) are output.

駆動電圧出力部１０は、駆動回路ＤＲ、セレクターＳＥＬ、駆動波形選択回路ＣＳＬを含む。駆動回路ＤＲは、例えば０Ｖ、１５Ｖというような２値の駆動電圧ＶＤｍを出力する。この駆動電圧ＶＤｍは、集積回路装置のパッドＰＤｍ（端子）を介して電気光学パネルに出力され、電気光学パネルのセグメント電極が駆動される。   The drive voltage output unit 10 includes a drive circuit DR, a selector SEL, and a drive waveform selection circuit CSL. The drive circuit DR outputs a binary drive voltage VDm such as 0V and 15V, for example. The drive voltage VDm is output to the electro-optical panel via the pad PDm (terminal) of the integrated circuit device, and the segment electrode of the electro-optical panel is driven.

集積回路装置のパッドＰＤｍ（端子）は、駆動回路ＤＲの出力端子と呼ぶこともできる。   The pad PDm (terminal) of the integrated circuit device can also be called an output terminal of the drive circuit DR.

なお駆動電圧ＶＤｍは３値以上であってもよく、ＶＤｍの電圧値は電気光学パネル（ＥＰＤパネル、ＥＣＤパネル）の種類に応じて適宜設定される。また例えば駆動回路ＤＲにはレベルシフターが設けられ、このレベルシフターは、電源回路７０からの駆動電源電圧（例えば１５Ｖ）を用いて、出力駆動波形信号ＳＷＱの電圧レベル（例えば３Ｖ）をＶＤｍの電圧レベル（例えば１５Ｖ）に変換する。   The drive voltage VDm may be three or more, and the voltage value of VDm is appropriately set according to the type of electro-optical panel (EPD panel or ECD panel). Further, for example, the drive circuit DR is provided with a level shifter, and this level shifter uses the drive power supply voltage (for example, 15V) from the power supply circuit 70 to change the voltage level (for example, 3V) of the output drive waveform signal SWQ to the voltage of VDm. Convert to level (for example, 15V).

また駆動回路ＤＲは、駆動波形情報出力部３０からのハイインピーダンス状態の設定信号ＳＨＺがアクティブになると、その出力端子をハイインピーダンス状態に設定する。これにより、セグメント電極の駆動のオン・オフ制御が可能になる。このような駆動のオン・オフ制御機能を持たせているのは、ＥＰＤパネルやＥＣＤパネルの種類においては、駆動シーケンスの過程において、２値や３値のみの特定の駆動電圧のみならず、パネルの点等持続性能（メモリ性能）を活用するために出力端子をハイインピーダンス状態にする場合があるからである。   Further, when the high impedance state setting signal SHZ from the drive waveform information output unit 30 becomes active, the drive circuit DR sets its output terminal to the high impedance state. Thereby, on / off control of the drive of the segment electrode becomes possible. This kind of drive on / off control function is provided for the types of EPD panels and ECD panels, in the process of the drive sequence, not only for specific drive voltages of binary or ternary values, but also for panels. This is because the output terminal may be put in a high impedance state in order to utilize sustained performance (memory performance) such as the above point.

セレクターＳＥＬは、シーケンシャルモードとダイレクトモードの切り替えを行うための回路である。例えばダイレクトモード選択信号ＳＤＩＲがアクティブになると、動作モードがダイレクトモードに設定され、今回表示データ記憶部２２からの表示データＤＰの信号が選択されて、駆動回路ＤＲに出力される。これにより図２（Ａ）の比較例のように、外部のＭＰＵ等の制御デバイスがシーケンシャルな駆動電圧の設定を直接行うダイレクトモードが実現される。   The selector SEL is a circuit for switching between the sequential mode and the direct mode. For example, when the direct mode selection signal SDIR becomes active, the operation mode is set to the direct mode, and the display data DP signal from the current display data storage unit 22 is selected and output to the drive circuit DR. Thereby, as in the comparative example of FIG. 2A, a direct mode in which a control device such as an external MPU directly sets a sequential drive voltage is realized.

一方、信号ＳＤＩＲが非アクティブになると、駆動波形選択回路ＣＳＬからの出力駆動波形信号ＳＷＱが選択されて、駆動回路ＤＲに出力される。これにより、集積回路装置によりシーケンシャルな駆動波形が自動生成されるシーケンシャルモードが実現される。   On the other hand, when the signal SDIR becomes inactive, the output drive waveform signal SWQ from the drive waveform selection circuit CSL is selected and output to the drive circuit DR. This realizes a sequential mode in which a sequential drive waveform is automatically generated by the integrated circuit device.

駆動波形選択回路ＣＳＬは、表示データ記憶部２０からの表示データＤＬ、ＤＰに基づいて、駆動波形情報出力部３０が駆動波形情報として出力した駆動波形信号ＳＷＶ（１、１）〜ＳＷＶ（２、２）のいずれかを選択して、出力駆動波形信号ＳＷＱとして出力する。例えばＤＬ＝０、ＤＰ＝０が黒表示に対応し、ＤＬ＝１、ＤＰ＝１が白表示に対応していたとする。すると、ＤＬ＝０、ＤＰ＝０ではＳＷＶ（１、１）が選択され、ＤＬ＝０、ＤＰ＝１ではＳＷＶ（１、２）が選択され、ＤＬ＝１、ＤＰ＝０ではＳＷＶ（２、１）が選択され、ＤＬ＝１、ＤＰ＝１ではＳＷＶ（２、２）が選択される。   Based on the display data DL and DP from the display data storage unit 20, the drive waveform selection circuit CSL outputs the drive waveform signals SWV (1, 1) to SWV (2, 2) is selected and output as an output drive waveform signal SWQ. For example, suppose that DL = 0 and DP = 0 correspond to black display, and DL = 1 and DP = 1 correspond to white display. Then, when DL = 0 and DP = 0, SWV (1, 1) is selected. When DL = 0 and DP = 1, SWV (1, 2) is selected. When DL = 1 and DP = 0, SWV (2, 1) is selected. 1) is selected. When DL = 1 and DP = 1, SWV (2, 2) is selected.

表示データ記憶部２０は、今回の表示データＤＰを記憶する今回表示データ記憶部２２と、前回の表示データＤＬを記憶する前回表示データ記憶部２４を含む。この今回表示データ記憶部２２は、例えば図２（Ｃ）のシフトレジスター５８０と同様の機能を有し、前回表示データ記憶部２４は、図２（Ｃ）のラッチ回路５７０と同様の機能を有する。   The display data storage unit 20 includes a current display data storage unit 22 that stores current display data DP and a previous display data storage unit 24 that stores previous display data DL. The current display data storage unit 22 has the same function as, for example, the shift register 580 in FIG. 2C, and the previous display data storage unit 24 has the same function as the latch circuit 570 in FIG. .

例えばホストからの表示データは、ホストＩ／Ｆ５０を介して今回表示データ記憶部２２に入力されて保持される。例えばセグメント電極数が１２４個である場合には、１２４個分の表示データ（セグメントデータ）が今回表示データ記憶部２２に入力されて保持される。そして全ての表示データ（１２４個）が今回表示データ記憶部２２に入力され、その表示データに基づく表示が終了すると、今回表示データ記憶部２２に保持された表示データは、前回表示データ記憶部２４に転送されて保持（ラッチ）される。なお表示データ記憶部２０は、フリップフロップにより実現してもよいし、ＳＲＡＭなどのメモリーにより実現してもよい。   For example, display data from the host is input and held in the current display data storage unit 22 via the host I / F 50. For example, when the number of segment electrodes is 124, 124 pieces of display data (segment data) are inputted and held in the current display data storage unit 22. All display data (124 pieces) is input to the current display data storage unit 22 and when the display based on the display data is completed, the display data held in the current display data storage unit 22 is the previous display data storage unit 24. And is held (latched). The display data storage unit 20 may be realized by a flip-flop or a memory such as an SRAM.

駆動波形情報出力部３０は、駆動波形生成部３２、タイミング制御部３４を含む。駆動波形生成部３２は、レジスターＲＴ１〜ＲＴＭ（Ｍは２以上の整数）、レジスター選択回路ＲＳＥＬを含む。タイミング制御部３４は、タイミングセットカウンター３６、ウェイトタイマー３８を含む。   The drive waveform information output unit 30 includes a drive waveform generation unit 32 and a timing control unit 34. The drive waveform generator 32 includes registers RT1 to RTM (M is an integer of 2 or more) and a register selection circuit RSEL. The timing control unit 34 includes a timing set counter 36 and a wait timer 38.

レジスターＲＴ１〜ＲＴＭは、期間Ｔ１〜ＴＭの各期間での駆動波形信号ＳＷＶ（１、１）〜ＳＷＶ（２、２）（ＳＷＶ（１、１）〜ＳＷＶ（Ｎ、Ｎ））の信号レベルを特定するレジスター値を記憶する。具体的には、レジスターＲＴ１〜ＲＴＭのうちのレジスターＲＴｋ（１≦ｋ≦Ｍ）は、期間Ｔ１〜ＴＭのうちの期間Ｔｋでの駆動波形信号ＳＷＶ（１、１）〜ＳＷＶ（２、２）の信号レベルを特定するレジスター値を記憶する。例えば、レジスターＲＴ１は、ＳＷＶ（１、１）〜ＳＷＶ（２、２）の期間Ｔ１での信号レベルを特定するレジスター値を記憶し、レジスターＲＴ２は、ＳＷＶ（１、１）〜ＳＷＶ（２、２）の期間Ｔ２での信号レベルを特定するレジスター値を記憶する。レジスターＲＴ３〜ＲＴＭも同様である。これらのレジスターＲＴ１〜ＲＴＭのレジスター値は、ホストＩ／Ｆ５０を介して入力されて、レジスターＲＴ１〜ＲＴＭに書き込まれる。   The registers RT1 to RTM have the signal levels of the drive waveform signals SWV (1, 1) to SWV (2, 2) (SWV (1, 1) to SWV (N, N)) in each of the periods T1 to TM. Store the specified register value. Specifically, the registers RTk (1 ≦ k ≦ M) of the registers RT1 to RTM are driven waveform signals SWV (1, 1) to SWV (2, 2) in the period Tk of the periods T1 to TM. A register value for specifying the signal level of is stored. For example, the register RT1 stores a register value that specifies the signal level in the period T1 of SWV (1, 1) to SWV (2, 2), and the register RT2 stores SWV (1, 1) to SWV (2, SWV (1, 2). A register value specifying the signal level in the period T2 of 2) is stored. The same applies to the registers RT3 to RTM. The register values of these registers RT1 to RTM are input via the host I / F 50 and written to the registers RT1 to RTM.

なお、期間Ｔ１〜ＴＭの各期間は、基本期間と呼ぶこともできる。   Note that each of the periods T1 to TM can also be referred to as a basic period.

レジスター選択回路ＲＳＥＬは、タイミング制御部３４からの選択信号ＳＲＳＥＬに基づいて、レジスターＲＴ１〜ＲＴＭのいずれかからのレジスター値を選択する。例えば期間Ｔ１ではレジスターＲＴ１からのレジスター値を選択し、期間Ｔ２ではレジスターＲＴ２からのレジスター値を選択する。期間Ｔ３〜ＴＭにおいても同様である。これにより駆動波形情報出力部３０は、レジスターＲＴ１〜ＲＴＭからのレジスター値を、期間Ｔ１〜ＴＭの各期間において出力できるようになる。具体的には駆動波形情報出力部３０は、ＲＴ１〜ＲＴＭのうちのレジスターＲＴｋからのレジスター値を、期間Ｔｋにおいて出力する。例えば期間Ｔ１では、レジスターＲＴ１からの信号レベルレジスター値を出力し、期間Ｔ２では、レジスターＲＴ２からの信号レベルレジスター値を出力する。期間Ｔ３〜ＴＭにおいても同様である。   The register selection circuit RSEL selects a register value from any of the registers RT1 to RTM based on the selection signal SRSEL from the timing control unit 34. For example, the register value from the register RT1 is selected in the period T1, and the register value from the register RT2 is selected in the period T2. The same applies to the periods T3 to TM. As a result, the drive waveform information output unit 30 can output the register values from the registers RT1 to RTM in each of the periods T1 to TM. Specifically, the drive waveform information output unit 30 outputs the register value from the register RTk among RT1 to RTM in the period Tk. For example, in the period T1, the signal level register value from the register RT1 is output, and in the period T2, the signal level register value from the register RT2 is output. The same applies to the periods T3 to TM.

なおレジスターＲＴ１〜ＲＴＭは、駆動波形信号ＳＷＶ（１、１）〜ＳＷＶ（２、２）の信号レベルレジスター値以外にも、例えば、Ｔ１〜ＴＭの各期間の長さを特定するための期間長レジスター値などを記憶できる。例えばＲＴ１〜ＲＴＭのうちのレジスターＲＴｋは、期間Ｔｋの長さを設定するための期間長レジスター値を記憶する。   In addition to the signal level register values of the drive waveform signals SWV (1, 1) to SWV (2, 2), the registers RT1 to RTM are, for example, period lengths for specifying the lengths of the periods T1 to TM. Register values can be stored. For example, the register RTk among RT1 to RTM stores a period length register value for setting the length of the period Tk.

そして駆動波形情報出力部３０は、レジスターＲＴｋからの期間長レジスター値に基づいて、期間Ｔｋの長さを設定する。例えばレジスターＲＴ１からの期間長レジスター値に基づいて期間Ｔ１の長さを設定し、レジスターＲＴ２からの期間長レジスター値に基づいて期間Ｔ２の長さを設定する。期間Ｔ３〜ＴＭの長さの設定についても同様である。   Then, the drive waveform information output unit 30 sets the length of the period Tk based on the period length register value from the register RTk. For example, the length of the period T1 is set based on the period length register value from the register RT1, and the length of the period T2 is set based on the period length register value from the register RT2. The same applies to the setting of the length of the periods T3 to TM.

具体的には、レジスターＲＴ１〜ＲＴＭからの期間長レジスター値は、レジスター選択回路ＲＳＥＬを介して信号ＳＷＴとしてタイミング制御部３４に入力される。そして信号ＳＷＴによりウェイトタイマー値がウェイトタイマー３８に設定される。そしてタイミングセットカウンター３６は、ウェイトタイマー値に基づき得られる信号ＳＲＳＥＬを、駆動波形生成部３２に出力する。これにより、Ｔ１〜ＴＭの各期間の長さが調整される。   Specifically, the period length register values from the registers RT1 to RTM are input to the timing control unit 34 as the signal SWT via the register selection circuit RSEL. The wait timer value is set in the wait timer 38 by the signal SWT. Then, the timing set counter 36 outputs a signal SRSEL obtained based on the wait timer value to the drive waveform generation unit 32. Thereby, the length of each period of T1-TM is adjusted.

またレジスターＲＴ１〜ＲＴＭは、駆動回路ＤＲの出力端子をハイインピーダンス状態に設定するためのレジスター値を記憶してもよい。例えば期間Ｔｋにおいて、駆動回路ＤＲの出力端子をハイインピーダンス状態に設定する場合には、期間Ｔｋに対応するレジスターＲＴｋのハイインピーダンス状態の設定ビット（後述する図６（Ａ）、図８（Ａ）または図１１のビット１３）を、例えば「１」に設定する。これにより、期間Ｔｋにおいてハイインピーダンス状態の設定信号ＳＨＺがアクティブになる。   The registers RT1 to RTM may store register values for setting the output terminal of the drive circuit DR to a high impedance state. For example, when the output terminal of the drive circuit DR is set to the high impedance state in the period Tk, the setting bit for the high impedance state of the register RTk corresponding to the period Tk (FIGS. 6A and 8A described later). Alternatively, the bit 13) in FIG. 11 is set to “1”, for example. Thereby, the setting signal SHZ in the high impedance state becomes active in the period Tk.

期間Ｔｋに対応するレジスターＲＴｋのハイインピーダンス状態の設定ビットが実際に「１」に設定される例については、「駆動回路」で後述する。   An example in which the setting bit of the high impedance state of the register RTk corresponding to the period Tk is actually set to “1” will be described later in “Drive circuit”.

ホストＩ／Ｆ５０は、ホスト（ＣＰＵ、ＭＰＵ、制御デバイス）との間のインターフェース処理を行う。ホストは、ホストＩ／Ｆ５０を介して、表示設定レジスター５２、トリガーレジスター５４、割り込みレジスター５６、電源設定レジスター５８などの制御レジスターにアクセスする。   The host I / F 50 performs interface processing with the host (CPU, MPU, control device). The host accesses control registers such as a display setting register 52, a trigger register 54, an interrupt register 56, and a power supply setting register 58 via the host I / F 50.

例えば表示設定レジスター５２は、タイミング制御部３４の各種タイマーが使用するクロックの選択指示、電気光学パネルの表示状態からの表示反転の指示、全黒表示や全白表示の指示、ダイレクトモードやシーケンシャルモードの選択指示などを設定するためのレジスターである。トリガーレジスター５４は、駆動波形生成動作を開始させるトリガーを発行するためのレジスターである。割り込みレジスター５６は、駆動波形生成動作の終了後に発生する割り込みフラグや、割り込みマスクが設定されるレジスターである。電源設定レジスター５８は、電源回路７０のオン・オフ指示、定電圧回路（レギュレーター）の設定、昇圧倍数の設定、昇圧電圧の微調整（コントラスト、トリミング）などの各種制御を行うためのレジスターである。   For example, the display setting register 52 includes instructions for selecting clocks used by the various timers of the timing control unit 34, instructions for reversing the display from the display state of the electro-optic panel, instructions for displaying all black and all white, direct mode, and sequential mode. This register is used to set the selection instruction. The trigger register 54 is a register for issuing a trigger for starting a drive waveform generation operation. The interrupt register 56 is a register in which an interrupt flag and an interrupt mask that are generated after the end of the drive waveform generation operation are set. The power supply setting register 58 is a register for performing various controls such as ON / OFF instruction of the power supply circuit 70, setting of a constant voltage circuit (regulator), setting of a boosting factor, and fine adjustment (contrast and trimming) of the boosting voltage. .

電源回路７０は、電源端子から供給される電源電圧に基づいて、電気光学パネルの駆動に必要な駆動電源電圧を生成する。例えば０Ｖ／１５Ｖの２値駆動の場合には、ＶＤＤ端子からの電源電圧を昇圧して、例えばＨＶＤＤ＝１５Ｖの駆動電源電圧を生成して、駆動電圧出力部１０の駆動回路ＤＲに供給する。駆動回路ＤＲは、ＨＶＤＤ＝１５ＶとＶＳＳ端子からのＶＳＳ＝０Ｖを使用して、駆動電圧ＶＤｍを出力する。   The power supply circuit 70 generates a drive power supply voltage necessary for driving the electro-optical panel based on the power supply voltage supplied from the power supply terminal. For example, in the case of binary drive of 0V / 15V, the power supply voltage from the VDD terminal is boosted to generate a drive power supply voltage of, for example, HVDD = 15V and supplied to the drive circuit DR of the drive voltage output unit 10. The drive circuit DR outputs the drive voltage VDm using HVDD = 15V and VSS = 0V from the VSS terminal.

なお、集積回路装置の外部電源ＩＣ等から、ＨＶＤＤ端子に駆動電源電圧を供給するようにしてもよい。例えば電気光学パネルのサイズが大きいため、内蔵される電源回路７０の仕様よりも高い負荷電流が駆動時に必要である場合には、このように外部電源ＩＣ等から駆動電源電圧ＨＶＤＤを供給すればよい。   Note that a drive power supply voltage may be supplied to the HVDD terminal from an external power supply IC or the like of the integrated circuit device. For example, when the electro-optical panel is large and a load current higher than the specification of the built-in power supply circuit 70 is required during driving, the drive power supply voltage HVDD may be supplied from the external power supply IC or the like in this way. .

クロック生成回路８２は、発振回路８４、分周回路８６を有し、各種の周波数のクロックＣＫを生成する。クロック選択回路８０は、クロック生成回路８２のクロックＣＫの中から選択されたクロックＣＫＳを、タイミング制御部３４等に供給する。   The clock generation circuit 82 includes an oscillation circuit 84 and a frequency dividing circuit 86, and generates clocks CK having various frequencies. The clock selection circuit 80 supplies the clock CKS selected from the clocks CK of the clock generation circuit 82 to the timing control unit 34 and the like.

なお、集積回路装置が複数のＩ／Ｏセル（入力／出力セル）を有する場合には、複数のＩ／Ｏセルの各Ｉ／Ｏセルに対して、図３の駆動電圧出力部１０を設けることが望ましい。ここでＩ／Ｏセルは、集積回路装置のパッド（端子）に接続され、入力バッファー及び出力バッファーの少なくとも一方を有する入力／出力セルである。   When the integrated circuit device has a plurality of I / O cells (input / output cells), the drive voltage output unit 10 of FIG. 3 is provided for each I / O cell of the plurality of I / O cells. It is desirable. Here, the I / O cell is an input / output cell connected to a pad (terminal) of the integrated circuit device and having at least one of an input buffer and an output buffer.

例えば図４では、ＩＯ１〜ＩＯｍの各Ｉ／Ｏセルに対して駆動電圧出力部１０が設けられている。そしてＩ／ＯセルＩＯ１〜ＩＯｍの駆動電圧出力部１０から出力された駆動電圧ＶＤ１〜ＶＤｍが、パッドＰＤ１〜ＰＤｍを介して電気光学パネルのセグメント電極ＳＥＧ１〜ＳＥＧｍに出力される。   For example, in FIG. 4, the drive voltage output unit 10 is provided for each of the I / O cells IO1 to IOm. The driving voltages VD1 to VDm output from the driving voltage output unit 10 of the I / O cells IO1 to IOm are output to the segment electrodes SEG1 to SEGm of the electro-optical panel via the pads PD1 to PDm.

Ｉ／ＯセルＩＯ１〜ＩＯｍには、駆動波形情報出力部３０からの駆動波形信号ＳＷＶ（１、１）〜ＳＷＶ（２、２）やハイインピーダンス設定信号ＳＨＺなどが供給される。これらのＳＷＶ（１、１）〜ＳＷＶ（２、２）、ＳＨＺの信号線は、Ｉ／Ｏセルのチップコア側領域（パッドと反対側の領域）又はＩ／Ｏセル上に配線され、これらの信号線からＳＷＶ（１、１）〜ＳＷＶ（２、２）、ＳＨＺの各信号が各Ｉ／Ｏセルに供給される。また表示データ記憶部２０からのＤＳＥＧ１〜ＤＳＥＧｍの各表示データ（ＤＬ、ＤＰ）は、ＩＯ１〜ＩＯｍの各Ｉ／Ｏセルに供給される。   Drive waveform signals SWV (1, 1) to SWV (2, 2) from the drive waveform information output unit 30 and a high impedance setting signal SHZ are supplied to the I / O cells IO1 to IOm. These SWV (1, 1) to SWV (2, 2) and SHZ signal lines are wired on the chip core side region (region opposite to the pad) of the I / O cell or on the I / O cell. SWV (1, 1) to SWV (2, 2) and SHZ signals are supplied from the signal line to each I / O cell. The display data (DL, DP) of DSEG1 to DSEGm from the display data storage unit 20 is supplied to the I / O cells IO1 to IOm.

図４のように、駆動電圧出力部１０が設けられたハードマクロのＩ／Ｏセルを設ければ、レイアウト効率を向上でき、集積回路装置のチップサイズを縮小できる。なお、駆動電圧出力部１０の論理回路の部分については、他の論理回路と共に、ゲートアレイやスタンダードセルにより構成される論理回路ブロックに、自動配置配線等により形成するようにしてもよい。   As shown in FIG. 4, if a hard macro I / O cell provided with the drive voltage output unit 10 is provided, the layout efficiency can be improved and the chip size of the integrated circuit device can be reduced. The logic circuit portion of the drive voltage output unit 10 may be formed by automatic placement and wiring in a logic circuit block including a gate array and standard cells together with other logic circuits.

３．駆動波形
次に図５〜図８（Ｂ）を用いて、本実施形態の駆動波形の生成手法の具体例について説明する。ただし、図５〜図８（Ｂ）に示す実施形態では、パネルの駆動途中で図４に示す出力端子ＰＤ１〜ＰＤｍをハイインピーダンス状態に設定していない。出力端子ＰＤ１〜ＰＤｍをハイインピーダンス状態に設定する例については、図９以降を用いて後述する。 3. Drive Waveform Next, a specific example of the drive waveform generation method according to the present embodiment will be described with reference to FIGS. However, in the embodiment shown in FIGS. 5 to 8B, the output terminals PD1 to PDm shown in FIG. 4 are not set to the high impedance state during the driving of the panel. An example of setting the output terminals PD1 to PDm to the high impedance state will be described later with reference to FIG.

例えばＥＰＤでは、セグメント電極（データ電極）とトッププレーン電極（共通電極）との間に印加される駆動バイアスの極性により、白表示又は黒表示が行われる。なお、カラーフィルターを挿入して、白表示に色を持たせることも可能であり、この場合には白表示の白は、フィルター色に置き換えることができる。   For example, in EPD, white display or black display is performed depending on the polarity of the drive bias applied between the segment electrode (data electrode) and the top plane electrode (common electrode). It is also possible to insert a color filter to give white display a color. In this case, the white display white can be replaced with a filter color.

そしてＥＰＤの表示品質を高品位に維持するためには、単なる白表示又は黒表示に必要な駆動極性のバイアスを印加するだけでは十分ではない。例えばＥＰＤの表示変更の際に、白から黒又は白から黒というように、表示変更の対象となるセグメントに対して、必要なバイアスを印加するだけではなく、例えば黒から黒又は白から白というように、表示変更の対象とはならないセグメントを含む全セグメントに対して、正極性バイアスと負極性バイアスを混在させたシーケンシャルな駆動バイアスを印加することが望ましい。なお、表示品質を問わない場合には、この限りではない。   In order to maintain the display quality of EPD at a high quality, it is not sufficient to simply apply a bias having a driving polarity necessary for white display or black display. For example, when changing the display of the EPD, not only a necessary bias is applied to the segment to be changed, such as white to black or white to black, but for example black to black or white to white. As described above, it is desirable to apply a sequential drive bias in which a positive polarity bias and a negative polarity bias are mixed to all segments including a segment that is not a display change target. Note that this is not the case when display quality is not an issue.

そして、黒から白、白から黒、黒から黒、白から白の各表示状態の変更に対応して、正極性バイアスと負極性バイアスを混在させたシーケンシャルな駆動バイアスパターンが設定される。本実施形態では、このようなパターンを駆動波形と呼ぶ。   A sequential drive bias pattern in which a positive polarity bias and a negative polarity bias are mixed is set in response to changes in display states from black to white, white to black, black to black, and white to white. In this embodiment, such a pattern is called a drive waveform.

図５に、このような駆動波形の例を示す。図中の「０」は例えば０Ｖ駆動を意味し、「１」は例えば１５Ｖ駆動を意味する。   FIG. 5 shows an example of such a drive waveform. “0” in the figure means, for example, 0V driving, and “1” means, for example, 15V driving.

図５において、全セグメントに共通なトッププレーン電極に供給される２値の駆動波形がＴＰである。ＢＢは黒から黒、ＢＷは黒から白、ＷＢは白から黒、ＷＷは白から白に表示状態が変化する場合（第１の表示状態から第２の表示状態に変化する場合）の駆動波形である。これらのＢＢ、ＢＷ、ＷＢ、ＷＷは、各々、図３の駆動波形信号ＳＷＶ（１、１）、ＳＷＶ（１、２）、ＳＷＶ（２、１）、ＳＷＶ（２、２）に対応する。   In FIG. 5, the binary driving waveform supplied to the top plane electrode common to all segments is TP. Drive waveform when the display state changes from black to black, BW from black to white, WB from white to black, and WW from white to white (from the first display state to the second display state) It is. These BB, BW, WB, and WW correspond to the drive waveform signals SWV (1, 1), SWV (1, 2), SWV (2, 1), and SWV (2, 2) in FIG.

例えば図５のＡ１のアイドル状態ではハイインピーダンス状態に設定される。そしてＡ２の電荷抜き期間では、ＴＰ＝０、ＢＢ＝０であるためノンバイアスになり、黒表示が維持される。Ａ３では、ＴＰ＝１、ＢＢ＝０であるため正極性バイアスになり、黒表示から白表示に変化する。Ａ４では、ＴＰ＝０、ＢＢ＝１であるため負極性バイアスになり、白表示から黒表示に変化する。Ａ５では、ＴＰ＝１、ＢＢ＝０であるため正極性バイアスになり、黒表示から白表示に変化する。そしてＡ６では、ＴＰ＝０、ＢＢ＝１になり、メモリー内容の表示が行われ、黒表示になる。即ち、ＢＢは、第１の表示状態が黒表示であり、第２の表示状態が黒表示である場合の駆動波形であるため、Ａ６では、第２の表示状態（表示データＤＰ）に対応する黒表示になる。そして、その後、Ａ７に示す電荷抜きが行われ、Ａ８に示すアイドル状態になる。   For example, in the idle state of A1 in FIG. 5, the high impedance state is set. In the charge removal period A2, TP = 0 and BB = 0, so that no bias is applied and black display is maintained. In A3, since TP = 1 and BB = 0, a positive polarity bias is applied, and the display changes from black display to white display. In A4, since TP = 0 and BB = 1, a negative bias is applied, and the display changes from white display to black display. In A5, since TP = 1 and BB = 0, the bias is positive, and the display changes from black display to white display. In A6, TP = 0 and BB = 1, and the memory contents are displayed, resulting in black display. That is, since BB is a driving waveform when the first display state is black display and the second display state is black display, A6 corresponds to the second display state (display data DP). Black display. Thereafter, charge removal shown in A7 is performed, and an idle state shown in A8 is entered.

同様に駆動波形ＢＷでは、Ｂ１、Ｂ２、Ｂ３、Ｂ４、Ｂ５に示すように、アイドル状態、電荷抜き、白表示、黒表示、白表示が行われる。そしてＢ６では、ＴＰ＝０、ＢＷ＝０のノンバイアスになり、Ｂ５で設定された白表示が維持されることで、メモリー内容の表示が行われる。即ち、ＢＷは、第１の表示状態が黒表示であり、第２の表示状態が白表示である場合の駆動波形であるため、Ｂ６では、第２の表示状態（表示データＤＰ）に対応する白表示になる。そして、その後、Ｂ７に示す電荷抜きが行われ、Ｂ８に示すアイドル状態になる。駆動波形ＷＢ、ＷＷについても同様である。   Similarly, in the drive waveform BW, as shown by B1, B2, B3, B4, and B5, an idle state, charge removal, white display, black display, and white display are performed. At B6, TP = 0 and BW = 0 are non-biased, and the white display set at B5 is maintained, so that the memory contents are displayed. That is, since BW is a driving waveform when the first display state is black display and the second display state is white display, BW corresponds to the second display state (display data DP). White display. Thereafter, charge removal shown in B7 is performed, and an idle state shown in B8 is entered. The same applies to the drive waveforms WB and WW.

またＣ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６では、Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６の各期間の長さが設定されている。即ち駆動波形を変化させる時間的なタイミングが設定されている。   In C1, C2, C3, C4, C5, and C6, the length of each period of T1, T2, T3, T4, T5, and T6 is set. In other words, a time timing for changing the drive waveform is set.

図５のように、実際のメモリー内容（波形情報）の表示を行う前に、様々な長さに設定される各期間において白表示や黒表示を繰り返し行うことで、ＥＰＤの高品位な表示品質を実現できる。即ち、ＥＰＤでは、ＬＣＤとは異なり、前回の表示データ（ＤＬ）に対応する第１の表示状態から、今回の表示データに対応する第２の表示状態に変化する際に、複数期間に亘って駆動波形をシーケンシャルに変化させる。例えば図５のＡ２〜Ａ６では、第１の表示状態である黒表示から第２の表示状態である黒表示に変化する際に、複数の期間の各期間毎に駆動波形を変化させる。同様に、Ｂ２〜Ｂ６では、第１の表示状態である黒表示から第２の表示状態である白表示に変化する際に、複数の期間の各期間毎に駆動波形を変化させている。このようにシーケンシャルに駆動波形を変化させることで表示品質を向上できる。   As shown in Fig. 5, high-quality display quality of EPD is achieved by repeating white display and black display in each period set to various lengths before displaying the actual memory contents (waveform information). Can be realized. That is, in the EPD, unlike the LCD, when changing from the first display state corresponding to the previous display data (DL) to the second display state corresponding to the current display data, over a plurality of periods. The drive waveform is changed sequentially. For example, in A2 to A6 of FIG. 5, when the black display that is the first display state is changed to the black display that is the second display state, the drive waveform is changed for each of a plurality of periods. Similarly, in B2 to B6, when the black display that is the first display state is changed to the white display that is the second display state, the drive waveform is changed for each of a plurality of periods. In this way, display quality can be improved by sequentially changing the drive waveform.

図６（Ａ）は、図５の駆動波形を実現するために図３のレジスターＲＴ１〜ＲＴＭに設定されるレジスター値の例である。図６（Ａ）のＴ１〜Ｔ１２はレジスターＲＴ１〜ＲＴ１２に相当し、各レジスターには１６ビット幅のレジスター値が設定される。そして、各レジスターのビット１２、１１、１０、９、８には、各々、ＴＰ、ＢＢ、ＢＷ、ＷＢ、ＷＷの駆動波形の情報が格納される。またビット７〜０には、各期間の長さ情報（タイミング制御部のウェイトタイマーが使用するカウント数）が設定される。
各レジスターのビット１３は、上述した通り、各レジスターに対応する期間Ｔｋにて出力端子をイインピーダンス状態の設定ビットである。このビット１３がアクティブ例えば「１」に設定されると、期間Ｔｋにおいてハイインピーダンス状態の設定信号ＳＨＺがアクティブになる。なお、図６（Ａ）では、図５の駆動波形を実現するために、全てのレジスターのビット１３はノンアクティブ「０」に設定されている。 FIG. 6A shows an example of register values set in the registers RT1 to RTM in FIG. 3 in order to realize the drive waveform in FIG. In FIG. 6A, T1 to T12 correspond to the registers RT1 to RT12, and a 16-bit register value is set in each register. Then, bits 12, 11, 10, 9, and 8 of each register store information on driving waveforms of TP, BB, BW, WB, and WW, respectively. Bits 7 to 0 are set with length information for each period (the number of counts used by the wait timer of the timing control unit).
As described above, the bit 13 of each register is a setting bit for setting the output terminal in an impedance state in the period Tk corresponding to each register. When the bit 13 is set to active, for example, “1”, the high impedance state setting signal SHZ becomes active in the period Tk. In FIG. 6A, bit 13 of all the registers is set to non-active “0” in order to realize the drive waveform of FIG.

各レジスターのビット１５はＥＯＷビットであり、駆動波形の終了を示すビットである。そして図６（Ａ）では、期間Ｔ６に対応するレジスターＲＴ６のＥＯＷビットが１に設定されている。従って、図５では期間Ｔ６で駆動波形が終了するようになる。   Bit 15 of each register is an EOW bit, which indicates the end of the drive waveform. In FIG. 6A, the EOW bit of the register RT6 corresponding to the period T6 is set to 1. Accordingly, in FIG. 5, the driving waveform ends in the period T6.

図６（Ａ）の期間Ｔ１に対応するレジスターＲＴ１のビット１２〜８は、全て０に設定されている。従って、図５の駆動波形に示すように、ＴＰ＝ＢＢ＝ＢＷ＝ＷＢ＝ＷＷ＝０になり、電荷抜きが行われる。また、レジスターＲＴ１のウェイトタイムを表すビット７〜０は、（０００００１０１）に設定されている。従って、図６（Ｂ）に示すように、期間Ｔ１の長さは約４．８８ｍＳに設定される。   Bits 12 to 8 of the register RT1 corresponding to the period T1 in FIG. 6A are all set to 0. Therefore, as shown in the drive waveform of FIG. 5, TP = BB = BW = WB = WW = 0, and charge removal is performed. Bits 7 to 0 representing the wait time of the register RT1 are set to (00000101). Therefore, as shown in FIG. 6B, the length of the period T1 is set to about 4.88 mS.

図６（Ａ）の期間Ｔ２に対応するレジスターＲＴ２のビット１２、１１、１０、９、８は、各々、１、０、０、１、１に設定されている。従って、図５の駆動波形に示すように、期間Ｔ２ではＴＰ＝１、ＢＢ＝０、ＢＷ＝０、ＷＢ＝１、ＷＷ＝１になり、全白表示が行われる。またレジスターＲＴ２のウェイトタイムを表すビット７〜０は、（１０００００１１）に設定されている。従って、図６（Ｂ）に示すように期間Ｔ２の長さは約１２７．９３ｍＳに設定される。   Bits 12, 11, 10, 9, and 8 of the register RT2 corresponding to the period T2 in FIG. 6A are set to 1, 0, 0, 1, and 1, respectively. Therefore, as shown in the drive waveform of FIG. 5, in the period T2, TP = 1, BB = 0, BW = 0, WB = 1, and WW = 1, and all white display is performed. Bits 7 to 0 representing the wait time of the register RT2 are set to (10000011). Accordingly, as shown in FIG. 6B, the length of the period T2 is set to about 127.93 mS.

なお、以上に説明した期間の長さは一例であり、レジスターＲＴｋに設定されるレジスター値やクロック選択回路８０でのクロック選択により任意に変更できる。   The length of the period described above is merely an example, and can be arbitrarily changed by a register value set in the register RTk or a clock selection in the clock selection circuit 80.

また駆動波形は図５には限定されず、ＥＰＤの種類や動作環境などに応じてレジスターＲＴｋのレジスター値を変更することなどにより、駆動波形を、適宜、変更できる。例えば図７に他の駆動波形の例を示し、図８（Ａ）、図８（Ｂ）に図７の駆動波形に対応するレジスター値の設定例を示す。   The drive waveform is not limited to that shown in FIG. 5, and the drive waveform can be changed as appropriate by changing the register value of the register RTk according to the type of EPD, the operating environment, and the like. For example, FIG. 7 shows another example of the drive waveform, and FIGS. 8A and 8B show examples of setting register values corresponding to the drive waveform of FIG.

以上のように本実施形態では、第１、第２の表示データＤＬ、ＤＰに基づいて、複数の駆動波形信号ＳＷＶ（１、１）〜ＳＷＶ（２、２）の中から出力駆動波形信号ＳＷＱが選択され、選択された駆動波形信号ＳＷＱにより特定される出力駆動波形信号ＶＤｍが出力される。従って、第１の表示データＤＬに対応する第１の表示状態から第２の表示データＤＰに対応する第２の表示状態に変化する際に、例えばシーケンシャルに変化する駆動波形信号の駆動電圧で、電気光学パネルのセグメント電極を駆動できる。従って、高品質な表示特性を実現できる。また、本実施形態では、このようなシーケンシャルな駆動波形信号が自動生成されるため、ホスト（制御デバイス）の処理負荷も軽減できる。   As described above, in this embodiment, based on the first and second display data DL and DP, the output drive waveform signal SWQ is selected from the plurality of drive waveform signals SWV (1, 1) to SWV (2, 2). Is selected, and an output drive waveform signal VDm specified by the selected drive waveform signal SWQ is output. Therefore, when changing from the first display state corresponding to the first display data DL to the second display state corresponding to the second display data DP, for example, with the drive voltage of the drive waveform signal that changes sequentially, The segment electrode of the electro-optical panel can be driven. Therefore, high quality display characteristics can be realized. In the present embodiment, such a sequential drive waveform signal is automatically generated, so that the processing load on the host (control device) can be reduced.

また本実施形態では、レジスターＲＴ１〜ＲＴＭの各レジスターは各期間での駆動波形信号の信号レベルを特定するレジスター値を記憶する。そして各レジスターからのレジスター値が各期間において出力される。従って、駆動波形信号の各期間での信号レベルを各レジスターのレジスター値で設定して、駆動波形信号を変化させることができる。従って、電気光学パネルの表示特性に応じて、様々な波形の駆動波形信号を生成できる。   In the present embodiment, each of the registers RT1 to RTM stores a register value that specifies the signal level of the drive waveform signal in each period. The register value from each register is output in each period. Therefore, the drive waveform signal can be changed by setting the signal level of each period of the drive waveform signal with the register value of each register. Therefore, drive waveform signals having various waveforms can be generated according to the display characteristics of the electro-optical panel.

また本実施形態では、各レジスターに記憶される期間長レジスター値に基づいて、各期間の長さについても設定できる。従って、各期間での信号レベルのみならず、駆動波形信号の各期間の長さについても可変に設定できるため、更に多様な駆動波形信号の生成が可能になる。   In the present embodiment, the length of each period can also be set based on the period length register value stored in each register. Accordingly, since not only the signal level in each period but also the length of each period of the drive waveform signal can be variably set, it is possible to generate a wider variety of drive waveform signals.

４．駆動回路
図９は、図３の駆動電圧出力部１０内の駆動回路ＤＲの構成例を示し、駆動回路ＤＲは、出力端子をハイインピーダンス状態に設定することができる。上述の通り、図３の駆動波形選択回路ＣＳＬ（広義には駆動信号生成部）は、表示データ記憶部２０からの第１の表示データＤＬ及び第２の表示データＤＰと駆動波形信号ＳＷＶ（１、１）〜ＳＷＶ（２、２）（広義には駆動波形情報出力部３０からの駆動波形情報）とによって特定される出力駆動波形信号ＳＷＱ（広義には駆動信号）を生成することができる。 4). FIG. 9 shows a configuration example of the drive circuit DR in the drive voltage output unit 10 of FIG. 3, and the drive circuit DR can set the output terminal to a high impedance state. As described above, the drive waveform selection circuit CSL (drive signal generation unit in a broad sense) of FIG. 3 includes the first display data DL and the second display data DP from the display data storage unit 20 and the drive waveform signal SWV (1 1) to SWV (2, 2) (drive waveform information from the drive waveform information output unit 30 in a broad sense) can be generated, and output drive waveform signals SWQ (drive signals in a broad sense) can be generated.

ダイレクトモード選択信号ＳＤＩＲが非アクティブになると、図３のセレクターＳＥＬ（広義には駆動信号生成部）は、駆動波形選択回路ＣＳＬからの出力駆動波形信号ＳＷＱを選択して、駆動回路ＤＲに出力する。なお、図３のセレクターＳＥＬは、省略してもよく、図３の駆動回路ＤＲは、出力駆動波形信号ＳＷＱを常に入力してもよい。   When the direct mode selection signal SDIR becomes inactive, the selector SEL (drive signal generator in a broad sense) in FIG. 3 selects the output drive waveform signal SWQ from the drive waveform selection circuit CSL and outputs it to the drive circuit DR. . Note that the selector SEL in FIG. 3 may be omitted, and the drive circuit DR in FIG. 3 may always receive the output drive waveform signal SWQ.

図９の駆動回路ＤＲは、例えば出力駆動波形信号ＳＷＱ（広義には駆動信号）を入力し、例えば０Ｖ、１５Ｖというような２値の駆動電圧ＶＤｍを出力することができる。なお、ダイレクトモード選択信号ＳＤＩＲがアクティブである場合、図９の駆動回路ＤＲは、出力駆動波形信号ＳＷＱの代わりに、表示データＤＰ（広義には駆動信号）を、セレクターＳＥＬを介して入力してもよい。   The drive circuit DR in FIG. 9 can receive an output drive waveform signal SWQ (drive signal in a broad sense), for example, and can output a binary drive voltage VDm such as 0V and 15V. When the direct mode selection signal SDIR is active, the drive circuit DR in FIG. 9 inputs the display data DP (drive signal in a broad sense) via the selector SEL instead of the output drive waveform signal SWQ. Also good.

また、図９の駆動回路ＤＲは、ハイインピーダンス設定信号ＳＨＺ（広義には識別情報）を入力することもできる。上述のように、図３のレジスターＲＴ１〜ＲＴＭは、図６（Ａ）または図８（Ａ）のビット１３に、駆動回路ＤＲの出力端子をハイインピーダンス状態に設定するためのレジスター値（識別情報）を記憶しているからである。例えば期間Ｔｋにおいて、駆動回路ＤＲの出力端子をハイインピーダンス状態に設定する場合には、期間Ｔｋに対応するレジスターＲＴｋのハイインピーダンス状態の設定ビット（図６（Ａ）または図８（Ａ）のビット１３）を、例えば「１」に設定する。これにより、期間Ｔｋにおいてハイインピーダンス状態の設定信号ＳＨＺがアクティブになる。   Further, the drive circuit DR in FIG. 9 can also receive a high impedance setting signal SHZ (identification information in a broad sense). As described above, the registers RT1 to RTM in FIG. 3 have register values (identification information) for setting the output terminal of the drive circuit DR to the high impedance state in the bit 13 in FIG. 6A or 8A. ) Is stored. For example, when the output terminal of the drive circuit DR is set to the high impedance state in the period Tk, the high impedance state setting bit (the bit in FIG. 6A or FIG. 8A) corresponding to the period Tk. For example, 13) is set to “1”. Thereby, the setting signal SHZ in the high impedance state becomes active in the period Tk.

図９に示されるように、駆動回路ＤＲは、出力駆動波形信号ＳＷＱ（広義には駆動信号）に基づく駆動電圧を第２の電圧レベルで出力する出力段トランジスターＴｒ＿Ｈ１，Ｔｒ＿Ｈ２を有する。さらに、駆動回路ＤＲは、第１の電圧レベルを前記第２の電圧レベルにシフトするレベルシフター１２，１３を有する。   As shown in FIG. 9, the drive circuit DR includes output stage transistors Tr_H1 and Tr_H2 that output a drive voltage based on the output drive waveform signal SWQ (drive signal in a broad sense) at the second voltage level. Further, the drive circuit DR includes level shifters 12 and 13 that shift the first voltage level to the second voltage level.

図９の例において、駆動回路ＤＲは、出力駆動波形信号ＳＷＱと設定信号ＳＨＺとに基づく論理信号を出力する論理回路１６，１７を有する。図９の例において、第１の領域では、論理レベル「０」（広義には第１の論理）が例えばＶＳＳ＝０Ｖであり、論理レベル「１」（広義には第２の論理）が例えば第１の電圧レベルで動作する論理回路１６，１７やインバーターＩＮＶ１，ＩＮＶ２，ＩＮＶ３，ＩＮＶ４の駆動電源電圧（ロジック電源電圧ＬＶＤＤ）＝１．５Ｖである。第２の領域では、論理レベル「１」が例えば出力段Ｔｒ＿Ｈ１，Ｔｒ＿Ｈ２の駆動電源電圧ＨＶＤＤ＝１５Ｖである。   In the example of FIG. 9, the drive circuit DR includes logic circuits 16 and 17 that output logic signals based on the output drive waveform signal SWQ and the setting signal SHZ. In the example of FIG. 9, in the first region, the logic level “0” (first logic in a broad sense) is, for example, VSS = 0V, and the logic level “1” (second logic in a broad sense) is, for example, The drive power supply voltage (logic power supply voltage LVDD) of the logic circuits 16 and 17 operating at the first voltage level and the inverters INV1, INV2, INV3, and INV4 is 1.5V. In the second region, the logic level “1” is, for example, the driving power supply voltage HVDD of the output stages Tr_H1 and Tr_H2 = 15V.

出力駆動波形信号ＳＷＱ（広義には駆動波形情報）の論理レベルが「１」を示し、設定信号ＳＨＺ（広義には識別情報）の論理レベルが「０」（広義には第１の論理）を示す場合、論理回路１６，１７から出力される論理信号の論理レベルは「０」（広義には第１の論理）を示す。出力駆動波形信号ＳＷＱの論理レベルが「０」を示し、設定信号ＳＨＺの論理レベルが「０」（広義には第１の論理）を示す場合、論理回路１６，１７から出力される論理信号の論理レベルは「１」（広義には第２の論理）を示す。このように、設定信号ＳＨＺ（広義には識別情報）の論理レベルが「０」（広義には第１の論理）を示す場合、出力駆動波形信号ＳＷＱは、論理回路１６，１７から出力される論理信号に反映される。出力駆動波形信号ＳＷＱの論理レベルが「１」を示し、論理回路１６，１７から出力される論理信号の論理レベルが「０」を示す場合、出力段トランジスターＴｒ＿Ｈ１がオンし、出力段トランジスターＴｒ＿Ｈ２はオフされる。よって、駆動電圧ＶＤｍ＝ＨＶＤＤ（１５Ｖ）が出力端子に出力される。出力駆動波形信号ＳＷＱの論理レベルが「０」を示し、論理回路１６，１７から出力される論理信号の論理レベルが「０」を示す場合、出力段トランジスターＴｒ＿Ｈ１がオフし、出力段トランジスターＴｒ＿Ｈ２はオンされる。よって、駆動電圧ＶＤｍ＝ＶＳＳ（０Ｖ）が出力端子に出力される。   The logic level of the output drive waveform signal SWQ (drive waveform information in a broad sense) indicates “1”, and the logic level of the setting signal SHZ (identification information in a broad sense) is “0” (first logic in a broad sense). In this case, the logic level of the logic signal output from the logic circuits 16 and 17 indicates “0” (first logic in a broad sense). When the logic level of the output drive waveform signal SWQ indicates “0” and the logic level of the setting signal SHZ indicates “0” (first logic in a broad sense), the logic signals output from the logic circuits 16 and 17 The logic level indicates “1” (second logic in a broad sense). Thus, when the logic level of the setting signal SHZ (identification information in a broad sense) indicates “0” (first logic in a broad sense), the output drive waveform signal SWQ is output from the logic circuits 16 and 17. It is reflected in the logic signal. When the logic level of the output drive waveform signal SWQ indicates “1” and the logic level of the logic signal output from the logic circuits 16 and 17 indicates “0”, the output stage transistor Tr_H1 is turned on and the output stage transistor Tr_H2 is Turned off. Therefore, the drive voltage VDm = HVDD (15 V) is output to the output terminal. When the logic level of the output drive waveform signal SWQ indicates “0” and the logic levels of the logic signals output from the logic circuits 16 and 17 indicate “0”, the output stage transistor Tr_H1 is turned off and the output stage transistor Tr_H2 is Turned on. Therefore, the drive voltage VDm = VSS (0 V) is output to the output terminal.

設定信号ＳＨＺの論理レベルが「１」（広義には第２の論理）を示す場合、第１の論理回路１６から出力される第１の論理信号の論理レベルは「１」を示し、第２の論理回路１７から出力される第２の論理信号の論理レベルは「０」を示す。このように、設定信号ＳＨＺは、第１及び第２の論理回路１６，１７から出力される第１及び第２の論理信号に反映される。設定信号ＳＨＺの論理レベルが「１」を示し、第１の論理回路１６から出力される第１の論理信号の論理レベルが「１」を示し、第２の論理回路１７から出力される第２の論理信号の論理レベルが「０」を示す場合、出力段トランジスターＴｒ＿Ｈ１，Ｔｒ＿Ｈ２は共にオフとなり、出力端子は、ハイインピーダンス状態に設定される。   When the logic level of the setting signal SHZ indicates “1” (second logic in a broad sense), the logic level of the first logic signal output from the first logic circuit 16 indicates “1”, and the second The logic level of the second logic signal output from the logic circuit 17 is “0”. Thus, the setting signal SHZ is reflected in the first and second logic signals output from the first and second logic circuits 16 and 17. The logic level of the setting signal SHZ indicates “1”, the logic level of the first logic signal output from the first logic circuit 16 indicates “1”, and the second level output from the second logic circuit 17 When the logic level of the logic signal of “0” indicates “0”, both of the output stage transistors Tr_H1 and Tr_H2 are turned off, and the output terminal is set to the high impedance state.

駆動回路ＤＲ（広義には駆動電圧出力部１０）は、例えば０Ｖ／１５Ｖの２値駆動で例えばＥＰＤパネルを駆動することができる。   The drive circuit DR (drive voltage output unit 10 in a broad sense) can drive, for example, an EPD panel by binary drive of 0 V / 15 V, for example.

なお、電気光学パネルの種類に応じて、図３や図９の駆動電圧ＶＤｍは、例えば２値（例えば０Ｖ、３Ｖ）に設定してもよい。この場合、出力段トランジスターＴｒ＿Ｈ１，Ｔｒ＿Ｈ２の駆動電源電圧ＨＶＤＤ＝３Ｖが設定されてもよく、駆動回路ＤＲは、例えば０Ｖ／３Ｖの２値駆動で例えばＥＣＤパネルを駆動することができる。   Note that the drive voltage VDm in FIGS. 3 and 9 may be set to, for example, a binary value (for example, 0 V, 3 V) depending on the type of the electro-optical panel. In this case, the drive power supply voltage HVDD of the output stage transistors Tr_H1 and Tr_H2 may be set to 3V, and the drive circuit DR can drive, for example, an ECD panel by binary drive of 0V / 3V, for example.

また、駆動電圧ＶＤｍは、例えば２値（例えば０Ｖ、１．５Ｖ）に設定してもよい。この場合、図９のレベルシフター１２，１３は省略でき、出力段トランジスターＴｒ＿Ｈ１，Ｔｒ＿Ｈ２の駆動電源電圧ＨＶＤＤ＝１．５Ｖが、第１の電圧レベルで動作する論理回路１６，１７やインバーターＩＮＶ１，ＩＮＶ２，ＩＮＶ３，ＩＮＶ４の駆動電源電圧（ロジック電源電圧ＬＶＤＤ）＝１．５Ｖと等しく設定されてもよい。駆動回路ＤＲは、例えば０Ｖ／１．５Ｖの２値駆動で例えばＮＣＤパネルを駆動することができる。   Further, the drive voltage VDm may be set to, for example, a binary value (for example, 0V, 1.5V). In this case, the level shifters 12 and 13 in FIG. 9 can be omitted, and the drive power supply voltage HVDD = 1.5 V of the output stage transistors Tr_H1 and Tr_H2 is the logic circuits 16 and 17 operating at the first voltage level and the inverters INV1 and INV2. , INV3, INV4 may be set equal to the drive power supply voltage (logic power supply voltage LVDD) = 1.5V. The drive circuit DR can drive, for example, an NCD panel by binary drive of 0 V / 1.5 V, for example.

図１０は、図５の駆動波形の変形例を示す。図１１は、図１０の駆動波形を得るための駆動波形生成用のレジスター値の設定例を示す。図１１では、図６（Ａ）のレジスターＲＴ６の内容を図１１のレジスターＲＴ７の内容に移動させ、レジスターＲＴ５の内容（但し、ビット１３を除く）を図１１のレジスターＲＴ６の内容にコピーし、図１１のレジスターＲＴ６のビット１３（識別情報）を「１」に設定することで、図１０の駆動波形を得ることができる。図１０に示すように、複数の期間Ｔ１〜Ｔ７で駆動波形信号ＳＷＶ（１、１）〜ＳＷＶ（２、２）（広義には駆動波形情報）及びハイインピーダンス状態の設定信号ＳＨＺ（広義には識別情報）が出力される。図３のレジスターＲＴ１〜ＲＴＭは、期間Ｔ１〜ＴＭの各期間での駆動波形信号ＳＷＶ（１、１）〜ＳＷＶ（２、２）の信号レベル及び設定信号ＳＨＺの信号レベルを特定するレジスター値を記憶することができ、駆動波形情報及び識別情報は、期間毎に設定される。   FIG. 10 shows a modification of the drive waveform of FIG. FIG. 11 shows a setting example of register values for generating a drive waveform for obtaining the drive waveform of FIG. In FIG. 11, the contents of the register RT6 of FIG. 6A are moved to the contents of the register RT7 of FIG. 11, and the contents of the register RT5 (except for bit 13) are copied to the contents of the register RT6 of FIG. By setting bit 13 (identification information) of the register RT6 in FIG. 11 to “1”, the drive waveform in FIG. 10 can be obtained. As shown in FIG. 10, drive waveform signals SWV (1, 1) to SWV (2, 2) (drive waveform information in a broad sense) and a high impedance state setting signal SHZ (in a broad sense) in a plurality of periods T1 to T7. Identification information) is output. The registers RT1 to RTM in FIG. 3 are register values that specify the signal levels of the drive waveform signals SWV (1, 1) to SWV (2, 2) and the signal level of the setting signal SHZ in each of the periods T1 to TM. The drive waveform information and the identification information can be stored for each period.

図１２、図１３は、他の駆動波形例を示す。図１２、図１３に示すように、設定信号ＳＨＺ（広義には識別情報）は、論理レベルが「０」（広義には第１の論理）を示す２つの期間（例えば図１２の２つの期間Ｔ２，Ｔ４、図１３の２つの期間Ｔ３，Ｔ６）に挟まれた１以上の期間（例えば図１２の１つの期間Ｔ３、図１３の３つの期間Ｔ４，Ｔ５，Ｔ６）で、論理レベルが「１」（広義には第２の論理）を示す。このように識別情報の論理状態を設定すれば、駆動電圧を出力する２つの期間の途中で、出力端子をハイインピーダンス状態に設定することができる。   12 and 13 show other examples of driving waveforms. As shown in FIGS. 12 and 13, the setting signal SHZ (identification information in a broad sense) has two periods (for example, two periods in FIG. 12) in which the logic level indicates “0” (first logic in a broad sense). In one or more periods (for example, one period T3 in FIG. 12, three periods T4, T5, and T6 in FIG. 13) sandwiched between T2, T4 and the two periods T3 and T6 in FIG. 1 "(second logic in a broad sense). If the logical state of the identification information is set in this way, the output terminal can be set to the high impedance state in the middle of the two periods for outputting the drive voltage.

電気光学パネルの点灯持続性能（メモリ性能）に依存して、電気光学パネルのセグメント電極に供給される駆動電圧による点灯持続時間は、例えば図１２の期間Ｔ２〜Ｔ５、図１３の期間Ｔ２〜Ｔ６である。点灯持続時間の途中（例えば、図１２、図１３の期間Ｔ３と期間Ｔ４との境界）で、駆動電圧の印加を終了するとともに、出力端子はハイインピーダンス状態に設定する駆動方法も存在する。   Depending on the lighting duration performance (memory performance) of the electro-optic panel, the duration of lighting by the drive voltage supplied to the segment electrode of the electro-optic panel is, for example, periods T2 to T5 in FIG. 12 and periods T2 to T6 in FIG. It is. There is also a driving method in which the application of the driving voltage is completed and the output terminal is set to a high impedance state during the lighting duration (for example, the boundary between the period T3 and the period T4 in FIGS. 12 and 13).

図１２の例において、駆動波形信号ＳＷＶ（１、１）及びＳＷＶ（２、１）は、期間Ｔ２で設定信号ＳＨＺの論理レベルが「０」を示す時に点灯を引き起こし、期間Ｔ２で設定信号ＳＨＺの論理レベルが「１」を示す時にその点灯を維持する。また、期間Ｔ３及び期間Ｔ４でも、設定信号ＳＨＺの論理レベルが「０」から「１」に切り替わる。図１２の例では、設定信号ＳＨＺの論理レベルである「０」及び「１」は、複数の期間Ｔ１〜Ｔ７の一部（期間Ｔ２〜Ｔ４）で、交互に２回設定される。図１２の例を変形して、このような交互の設定が３回以上繰り返されてもよい。このようにすれば、電気光学パネルの点灯持続性能（メモリ性能）が悪く、コントラストが低下してしまう場合等、例えば図１２の期間Ｔ２で点灯を引き起こし、期間Ｔ３でその点灯を維持し、再び、点灯及び維持を期間Ｔ３及び期間Ｔ４で繰り返すことができる。なお、図１２の期間Ｔ２と期間Ｔ４の駆動波形情報（インピーダンス設定のための識別情報含む）は同一であり、図１２の期間Ｔ３と期間Ｔ５の駆動波形情報（識別情報含む）も同一である。この場合、レジスターは期間Ｔ２〜Ｔ４に代えて期間Ｔ２，Ｔ３についてのみ駆動波形情報（識別情報含む）を記憶し、期間Ｔ２＋Ｔ３を２回繰り返すための繰り返し情報を持つことができる。繰り返し情報として、図１２の例では、期間Ｔ２を開始期間とし、期間Ｔ３を終了期間とし、繰り返し回数を「２」とすることができる。さらには、図１２に示す期間Ｔ２〜Ｔ７を複数回繰り返す付加情報を設定しても良い。   In the example of FIG. 12, the drive waveform signals SWV (1, 1) and SWV (2, 1) cause lighting when the logic level of the setting signal SHZ indicates “0” in the period T2, and the setting signal SHZ in the period T2. When the logical level of “1” indicates “1”, the lighting is maintained. Also in the period T3 and the period T4, the logic level of the setting signal SHZ is switched from “0” to “1”. In the example of FIG. 12, “0” and “1” that are the logic levels of the setting signal SHZ are alternately set twice in a part of the plurality of periods T1 to T7 (periods T2 to T4). The example of FIG. 12 may be modified and such alternate setting may be repeated three or more times. In this case, when the lighting performance (memory performance) of the electro-optical panel is poor and the contrast is lowered, for example, the lighting is caused in the period T2 in FIG. 12, the lighting is maintained in the period T3, and again. The lighting and the maintenance can be repeated in the period T3 and the period T4. Note that the drive waveform information (including identification information for impedance setting) in the period T2 and the period T4 in FIG. 12 is the same, and the drive waveform information (including identification information) in the period T3 and the period T5 in FIG. . In this case, the register stores drive waveform information (including identification information) only for the periods T2 and T3 instead of the periods T2 to T4, and can have repetitive information for repeating the period T2 + T3 twice. As the repetition information, in the example of FIG. 12, the period T2 can be a start period, the period T3 can be an end period, and the number of repetitions can be “2”. Furthermore, additional information that repeats the periods T2 to T7 shown in FIG. 12 a plurality of times may be set.

図１３の例において、駆動波形信号ＳＷＶ（１、１）及びＳＷＶ（２、１）は、期間Ｔ２，Ｔ３で設定信号ＳＨＺの論理レベルが「０」を示す時に点灯を引き起こし、期間Ｔ３，Ｔ４，Ｔ５で設定信号ＳＨＺの論理レベルが「１」を示す時にその点灯を維持する。図１３の例では、複数の期間Ｔ１〜Ｔ７の一部（期間Ｔ２〜Ｔ６）で、設定信号ＳＨＺの論理レベルが「０」に連続して設定され（期間Ｔ２，Ｔ３）、その直後に、設定信号ＳＨＺの論理レベルが「１」に連続して設定される（期間Ｔ４〜Ｔお）。このようにすれば、電気光学パネルの点灯持続性能（メモリ性能）が良く、点灯持続時間が長い場合等、例えば図１２の期間Ｔ２、Ｔ３で点灯を引き起こし、その後は、期間Ｔ４〜期間Ｔ６でその点灯を維持し続けることができる。図１３の例では、レジスターは期間Ｔ４〜Ｔ６に代えて期間Ｔ４についてのみ駆動波形情報（識別情報含む）を記憶し、期間Ｔ４を開始期間及び終了期間とし、繰り返し回数を「３」とすることができる。さらには、図１３に示す期間Ｔ２〜Ｔ７を複数回繰り返す付加情報を設定しても良い。   In the example of FIG. 13, the drive waveform signals SWV (1, 1) and SWV (2, 1) cause lighting when the logic level of the setting signal SHZ indicates “0” in the periods T2 and T3, and the periods T3 and T4. , T5, the lighting is maintained when the logic level of the setting signal SHZ indicates “1”. In the example of FIG. 13, the logic level of the setting signal SHZ is continuously set to “0” in a part of the plurality of periods T1 to T7 (periods T2 to T6) (periods T2 and T3). The logic level of the setting signal SHZ is continuously set to “1” (periods T4 to T). In this way, when the electro-optical panel has a good lighting performance (memory performance) and the lighting duration is long, for example, lighting is caused in the periods T2 and T3 in FIG. 12, and thereafter, in the periods T4 to T6. The lighting can be maintained. In the example of FIG. 13, the register stores drive waveform information (including identification information) only for the period T4 instead of the periods T4 to T6, the period T4 is the start period and the end period, and the number of repetitions is “3”. Can do. Furthermore, additional information that repeats the periods T2 to T7 shown in FIG. 13 a plurality of times may be set.

５．変形例
次に本実施形態の種々の変形例について説明する。図１４に本実施形態の集積回路装置の第１の変形例を示す。この第１の変形例は、ドライバー機能を有するマイクロプロセッサーへの適用例である。この集積回路装置は、プロセッサー１１０、メモリーコントローラー１２０、メモリー１３０、ドライバー部１４０、シリアルＩ／Ｆ１５０、温度検出部１６０、電源回路１７０、クロック選択回路１８０、クロック生成回路１８２を含む。なおこれらの構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。 5). Modified Examples Next, various modified examples of the present embodiment will be described. FIG. 14 shows a first modification of the integrated circuit device of this embodiment. The first modification is an application example to a microprocessor having a driver function. The integrated circuit device includes a processor 110, a memory controller 120, a memory 130, a driver unit 140, a serial I / F 150, a temperature detection unit 160, a power supply circuit 170, a clock selection circuit 180, and a clock generation circuit 182. Various modifications may be made such as omitting some of these components or adding other components.

プロセッサー１１０（ＣＰＵコア、ホスト）は、種々の制御処理や演算処理を行うものであり、温度情報取得部１１２、表示更新部１１４を含む。温度情報取得部１１２は、例えば温度検出部１６０で検出された温度情報（環境温度）を取得する。表示更新部１１４は、電気光学パネルの表示変更処理を行う。これらの温度情報取得部１１２、表示更新部１１４の機能は、例えばプロセッサー１１０のハードウェアと、プロセッサー１１０により実行されるファームウェア（ソフトウェア）により実現できる。例えばメモリー１３０には、温度情報取得部１１２、表示更新部１１４の処理を実行するためのファームウェアが記憶され、プロセッサー１１０がこのファームウェアに基づき動作することで、温度情報取得部１１２、表示更新部１１４の機能が実現される。   The processor 110 (CPU core, host) performs various control processes and arithmetic processes, and includes a temperature information acquisition unit 112 and a display update unit 114. The temperature information acquisition unit 112 acquires temperature information (environment temperature) detected by the temperature detection unit 160, for example. The display update unit 114 performs display change processing of the electro-optical panel. The functions of the temperature information acquisition unit 112 and the display update unit 114 can be realized by, for example, hardware of the processor 110 and firmware (software) executed by the processor 110. For example, firmware for executing the processing of the temperature information acquisition unit 112 and the display update unit 114 is stored in the memory 130, and the temperature information acquisition unit 112 and the display update unit 114 are operated by the processor 110 operating based on the firmware. The function is realized.

メモリーコントローラー１２０は、メモリー１３０の読み出し制御や書き込み制御などのアクセス制御を行う。メモリー１３０は、例えばフラッシュメモリーなどの不揮発性メモリーである。なおメモリー１３０はマスクＲＯＭなどであってもよい。   The memory controller 120 performs access control such as read control and write control of the memory 130. The memory 130 is a non-volatile memory such as a flash memory, for example. The memory 130 may be a mask ROM or the like.

ドライバー部１４０は、電気光学パネルの駆動を行うものであり、駆動電圧出力部１０、表示データ記憶部２０、駆動波形情報出力部３０、ホストＩ／Ｆ５０を含む。   The driver unit 140 drives the electro-optic panel, and includes a drive voltage output unit 10, a display data storage unit 20, a drive waveform information output unit 30, and a host I / F 50.

シリアルＩ／Ｆ１５０は、外部との間でＳＰＩ、Ｉ２Ｃなどのシリアルインターフェースを実現する。温度検出部１６０は、温度センサー等を用いて温度を検出する。例えばサーミスタ−と基準抵抗の抵抗比情報を測定して、周囲の温度を検出する。電源回路１７０は、駆動電源電圧などの各種の電源電圧を生成して供給する。クロック生成回路１８２は、各種の周波数のクロックを生成し、クロック選択回路１８０は、クロック生成回路１８２により生成されたクロックのクロック選択を行う。   The serial I / F 150 realizes a serial interface such as SPI or I2C with the outside. The temperature detector 160 detects the temperature using a temperature sensor or the like. For example, the ambient temperature is detected by measuring resistance ratio information between the thermistor and the reference resistor. The power supply circuit 170 generates and supplies various power supply voltages such as a drive power supply voltage. The clock generation circuit 182 generates clocks of various frequencies, and the clock selection circuit 180 performs clock selection of the clock generated by the clock generation circuit 182.

図１４では、メモリー１３０は、複数の波形情報ＩＷ１〜ＩＷｎを記憶する。メモリー１３０がフラッシュメモリーなどの不揮発性メモリーである場合には、波形情報ＩＷ１〜ＩＷｎが予め不揮発性メモリーにプログラム化される。そしてプロセッサー１１０は、メモリーコントローラー１２０を介して、メモリー１３０に記憶される波形情報ＩＷ１〜ＩＷｎの中から波形情報を選択する。そして、選択された波形情報である選択波形情報は、ドライバー部１４０に転送される。ドライバー部１４０の駆動波形情報出力部３０は、この選択波形情報に基づいて駆動波形情報を出力する。例えば、選択波形情報は、図３のレジスターＲＴ１〜ＲＴＭのレジスター値（信号レベルや期間長のレジスター値）として設定される。   In FIG. 14, the memory 130 stores a plurality of waveform information IW1 to IWn. When the memory 130 is a non-volatile memory such as a flash memory, the waveform information IW1 to IWn is previously programmed in the non-volatile memory. Then, the processor 110 selects waveform information from the waveform information IW1 to IWn stored in the memory 130 via the memory controller 120. Then, the selected waveform information that is the selected waveform information is transferred to the driver unit 140. The drive waveform information output unit 30 of the driver unit 140 outputs drive waveform information based on the selected waveform information. For example, the selected waveform information is set as register values (register values of signal level and period length) of the registers RT1 to RTM in FIG.

このように、波形情報ＩＷ１〜ＩＷｎを、プロセッサー１１０によりアクセス可能なメモリー１３０に記憶しておくことで、波形情報を使用して駆動波形信号を生成する場合に、必要な波形情報を容易に選択して転送することが可能になる。   As described above, by storing the waveform information IW1 to IWn in the memory 130 accessible by the processor 110, it is possible to easily select the necessary waveform information when generating the drive waveform signal using the waveform information. Can be transferred.

なお波形情報ＩＷ１〜ＩＷｎは、例えばシリアルＩ／Ｆ１５０や汎用入出力端子を用いて外部デバイス（外部メモリー等）からロードして、メモリー１３０に書き込むことができる。   The waveform information IW1 to IWn can be loaded from an external device (external memory or the like) using, for example, the serial I / F 150 or a general-purpose input / output terminal, and can be written in the memory 130.

また、複数の波形情報が不要であることが分かっている集積回路装置（カスタムＩＣ等）の場合には、決められた波形情報だけをメモリー１３０に記憶するようにしてもよい。   Further, in the case of an integrated circuit device (such as a custom IC) that is known not to require a plurality of waveform information, only the determined waveform information may be stored in the memory 130.

図１４では、ホストであるプロセッサー１１０は、ドライバー部１４０への波形情報の転送を行った後に、図３で説明した各種のレジスター５２、５４、５６、５８への設定を行う。例えば駆動波形のタイミング時間を決定するためのタイマークロックの設定、電源回路７０の電圧設定・昇圧設定、割り込みのイネーブル／ディスエーブルの設定などの基本的な設定を行う。またタイマークロックの生成に必要な発振回路が、プロセッサー１１０のクロック源となる発振回路と異なる場合には、その発振回路の動作をオンにする設定が行われる。   In FIG. 14, the processor 110 serving as the host performs setting in the various registers 52, 54, 56, and 58 described in FIG. 3 after transferring the waveform information to the driver unit 140. For example, basic settings such as setting a timer clock for determining the timing time of the drive waveform, voltage setting / boosting setting of the power supply circuit 70, and enabling / disabling of interrupts are performed. Further, when the oscillation circuit necessary for generating the timer clock is different from the oscillation circuit serving as the clock source of the processor 110, the setting of turning on the operation of the oscillation circuit is performed.

以上のような各種の設定は、プロセッサー１１０の初期設定のルーチンで実行されるソフトウェア（ファームウェア）により実現される。なお、初期設定が行われた後は、これらの設定を不要にすることもできる。そして、初期設定の後、通常のＬＣＤドライバー等と同様なソフトウェア処理で、電気光学パネルの表示を変更することが可能になる。具体的には、プロセッサー１１０が、ドライバー部１４０の表示データ記憶部２０に表示データを書き込む。そして、図３で説明したトリガーレジスター５４に対して、駆動開始のトリガーをセットする。これにより、図５に示すようなシーケンシャルな駆動波形が生成されて、電気光学パネルのセグメント電極が駆動され、電気光学パネルの表示が変更される。   The various settings as described above are realized by software (firmware) executed by an initial setting routine of the processor 110. Note that these settings can be made unnecessary after the initial settings have been made. Then, after the initial setting, the display of the electro-optical panel can be changed by software processing similar to that of a normal LCD driver or the like. Specifically, the processor 110 writes display data in the display data storage unit 20 of the driver unit 140. Then, a trigger for starting driving is set in the trigger register 54 described in FIG. As a result, a sequential drive waveform as shown in FIG. 5 is generated, the segment electrodes of the electro-optical panel are driven, and the display of the electro-optical panel is changed.

なお、固定の表示内容であれば、図１４に示すようにメモリー１３０に、その固定の表示内容に対応する表示データを予め格納しておく。例えば７セグメント表示において特定の数字を表示する場合には、その特定の数字のフォントに対応する表示データを予め格納しておく。そしてプロセッサー１１０が、この表示データをドライバー部１４０の表示データ記憶部２０に転送することで、電気光学パネルの表示変更が実現される。   If the display content is fixed, display data corresponding to the fixed display content is stored in advance in the memory 130 as shown in FIG. For example, when displaying a specific number in the 7-segment display, display data corresponding to the font of the specific number is stored in advance. Then, the processor 110 transfers the display data to the display data storage unit 20 of the driver unit 140, whereby the display change of the electro-optical panel is realized.

そして図１４では、例えば温度情報取得部１１２が、温度検出部１６０を用いて、周囲の温度情報を取得する。すると、ドライバー部１４０の駆動波形情報出力部３０は、取得された温度情報に基づき選択された選択波形情報に基づいて、駆動波形情報を出力する。具体的には、プロセッサー１１０は、メモリー１３０に記憶される波形情報ＩＷ１〜ＩＷｎの中から、取得された温度情報に対応する波形情報を選択する。そして、選択された波形情報がドライバー部１４０に転送され、この波形情報に基づいてシーケンシャルな駆動波形が生成されて、電気光学パネルが駆動される。   In FIG. 14, for example, the temperature information acquisition unit 112 uses the temperature detection unit 160 to acquire ambient temperature information. Then, the drive waveform information output unit 30 of the driver unit 140 outputs drive waveform information based on the selected waveform information selected based on the acquired temperature information. Specifically, the processor 110 selects waveform information corresponding to the acquired temperature information from the waveform information IW1 to IWn stored in the memory 130. Then, the selected waveform information is transferred to the driver unit 140, a sequential drive waveform is generated based on this waveform information, and the electro-optical panel is driven.

このようにすれば、周囲の温度が変化した場合にも、複数の波形情報ＩＷ１〜ＩＷｎの中から、その時の温度に最適な波形情報が選択されて、電気光学パネルの駆動が行われるようになる。従って、周囲の温度が変化しても、高品位な表示特性を維持することが可能になる。   In this way, even when the ambient temperature changes, the waveform information optimum for the temperature at that time is selected from the plurality of waveform information IW1 to IWn, and the electro-optical panel is driven. Become. Therefore, even if the ambient temperature changes, it is possible to maintain high quality display characteristics.

また図１４では、表示更新部１１４は、電気光学パネルの表示更新処理を行う。そしてドライバー部１４０の駆動波形情報出力部３０は、例え電気光学パネルの表示更新時間の長さに応じて選択された波形情報に基づいて、駆動波形情報を出力する。例えば表示更新時間が長くなった場合等には、通常の波形情報を用いて駆動を行っても高い表示品質を維持できない可能性がある。   In FIG. 14, the display update unit 114 performs display update processing for the electro-optical panel. The drive waveform information output unit 30 of the driver unit 140 outputs drive waveform information based on the waveform information selected according to the length of the display update time of the electro-optical panel. For example, when the display update time is long, there is a possibility that high display quality cannot be maintained even if driving is performed using normal waveform information.

この点、図１４では、例えば表示更新時間が長くなった場合には、表示更新時間が長くなった場合用にメモリー１３０に記憶された波形情報が選択されて、ドライバー部１４０に転送され、電気光学パネルが駆動される。例えば表示更新時間が所定のしきい値を超えた場合には、黒表示と白表示を繰り返す焼き付き防止用の波形情報（例えば図７）が選択されて、ドライバー部１４０に転送され、表示変更のトリガーが実施される。このようにすれば、長時間に亘って電気光学パネルの表示が更新されない場合にも、焼き付き防止用の波形情報に基づく駆動が間欠的に行われるようなるため、電気光学パネルの焼き付き防止等が可能になる。   In this regard, in FIG. 14, for example, when the display update time becomes long, the waveform information stored in the memory 130 for the case where the display update time becomes long is selected, transferred to the driver unit 140, and The optical panel is driven. For example, when the display update time exceeds a predetermined threshold value, waveform information for preventing burn-in (for example, FIG. 7) for repeating black display and white display is selected and transferred to the driver unit 140 for display change. A trigger is implemented. In this way, even when the display of the electro-optical panel is not updated for a long time, the drive based on the waveform information for preventing burn-in is intermittently performed. It becomes possible.

図１５に本実施形態の集積回路装置の第２の変形例を示す。この第２の変形例は、表示ドライバーへの適用例である。この集積回路装置は、シリアルＩ／Ｆ２１０、コマンドデコーダー２２０、ドライバー部２４０を含む。なおこれらの構成要素の一部を省略したり、他の構成要素（例えば電源回路、タイミング制御部）を追加するなどの種々の変形実施が可能である。   FIG. 15 shows a second modification of the integrated circuit device of this embodiment. This second modification is an example applied to a display driver. This integrated circuit device includes a serial I / F 210, a command decoder 220, and a driver unit 240. Various modifications such as omitting some of these components or adding other components (for example, a power supply circuit and a timing control unit) are possible.

シリアルＩ／Ｆ２１０は、ＭＰＵなどの制御デバイスから、各種のコマンドや表示データや波形情報を入力するためのインターフェースである。コマンドデコーダー２２０は、制御デバイスが発行したコマンドをデコードして解釈する。ドライバー部２４０は、発行されたコマンドや表示データや波形情報に基づいて、電気光学パネルのセグメント電極ＳＥＧ１、ＳＥＧ２・・・を駆動する。なおシリアルＩ／Ｆ２１０の代わりにパラレルＩ／Ｆなどを設けてもよい。   The serial I / F 210 is an interface for inputting various commands, display data, and waveform information from a control device such as an MPU. The command decoder 220 decodes and interprets the command issued by the control device. The driver unit 240 drives the segment electrodes SEG1, SEG2,... Of the electro-optical panel based on the issued command, display data, and waveform information. A parallel I / F or the like may be provided instead of the serial I / F 210.

６．電子機器
図１６に本実施形態の集積回路装置３００を含む電子機器の構成例を示す。この電子機器は、電気光学パネル１００、集積回路装置３００、操作部３１０、記憶部３２０、通信部３３０を含む。なおこれらの一部の構成要素を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。 6). Electronic Device FIG. 16 shows a configuration example of an electronic device including the integrated circuit device 300 of this embodiment. The electronic apparatus includes an electro-optical panel 100, an integrated circuit device 300, an operation unit 310, a storage unit 320, and a communication unit 330. Various modifications may be made such as omitting some of these components or adding other components.

集積回路装置３００は、電気光学パネル１００を駆動する表示ドライバーやドライバー機能を有するマクロコンピューターなどである。   The integrated circuit device 300 is a display driver for driving the electro-optical panel 100, a macro computer having a driver function, or the like.

電気光学パネル１００は、各種画像（情報）を表示するためのものであり、例えばＥＰＤパネルやＥＣＤパネルなどである。操作部３１０は、ユーザーが各種情報を入力するためのものであり、各種ボタン、キーボード等により実現できる。記憶部３２０は、各種の情報を記憶するものであり、ＲＡＭやＲＯＭ等により実現できる。通信部３３０は外部との通信処理を行うものである。   The electro-optical panel 100 is for displaying various images (information), and is, for example, an EPD panel or an ECD panel. The operation unit 310 is used by the user to input various information, and can be realized by various buttons, a keyboard, and the like. The storage unit 320 stores various information and can be realized by a RAM, a ROM, or the like. The communication unit 330 performs communication processing with the outside.

なお本実施形態により実現される電子機器としては、例えば、電子カード（クレジットカード、ポイントカード等）、電子ペーパー、リモコン、時計、携帯電話機、携帯情報端末、電卓等の種々の機器を想定できる。   In addition, as an electronic device implement | achieved by this embodiment, various apparatuses, such as an electronic card (credit card, a point card, etc.), electronic paper, a remote control, a clock, a mobile telephone, a portable information terminal, a calculator, can be assumed, for example.

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語（電気光学パネル等）と共に記載された用語（ＥＰＤパネル等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また集積回路装置、電子機器の構成、動作も本実施形態で説明したものに限定に限定されず、種々の変形実施が可能である。   Although the present embodiment has been described in detail as described above, it will be easily understood by those skilled in the art that many modifications can be made without departing from the novel matters and effects of the present invention. Accordingly, all such modifications are intended to be included in the scope of the present invention. For example, a term (such as an EPD panel) that is described at least once together with a different term (such as an electro-optical panel) in a broader or synonymous manner in the specification or drawings is referred to as the different term in any part of the specification or drawings. Can be replaced. Further, the configurations and operations of the integrated circuit device and the electronic device are not limited to those described in this embodiment, and various modifications can be made.

１０ 駆動電圧出力部、１２，１３ レベルシフター、１６，１７ 論理回路、
２０ 表示データ記憶部、２２ 今回表示データ記憶部、２４ 前回表示データ記憶部、
３０ 駆動波形情報出力部、３２ 駆動波形生成部、３４ タイミング制御部、
３６ タイミングセットカウンター、３８ ウェイトタイマー、５０ ホストＩ／Ｆ、
５２ 表示設定レジスター、５４ トリガーレジスター、５６ 割り込みレジスター、
５８ 電源設定レジスター、７０ 電源回路、８０ クロック選択回路、
８２ クロック生成回路、８４ 発振回路、８６ 分周回路、
１００ 電気光学パネル、１１０ プロセッサー、１１２ 温度情報取得部、
１１４ 表示更新部、１２０ メモリーコントローラー、１３０ メモリー、
１４０ ドライバー部、１５０ シリアルＩ／Ｆ、１６０ 温度検出部、
２１０ シリアルＩ／Ｆ、２２０ コマンドデコーダー、２４０ ドライバー部、
３００ 集積回路装置、３１０ 操作部、３２０ 記憶部、３３０ 通信部 10 drive voltage output unit, 12, 13 level shifter, 16, 17 logic circuit,
20 display data storage unit, 22 current display data storage unit, 24 previous display data storage unit,
30 driving waveform information output unit, 32 driving waveform generation unit, 34 timing control unit,
36 Timing Set Counter, 38 Wait Timer, 50 Host I / F,
52 display setting register, 54 trigger register, 56 interrupt register,
58 power setting register, 70 power supply circuit, 80 clock selection circuit,
82 clock generation circuit, 84 oscillation circuit, 86 divider circuit,
100 electro-optic panel, 110 processor, 112 temperature information acquisition unit,
114 display update unit, 120 memory controller, 130 memory,
140 Driver part, 150 Serial I / F, 160 Temperature detection part,
210 serial I / F, 220 command decoder, 240 driver part,
300 integrated circuit device, 310 operation unit, 320 storage unit, 330 communication unit

Claims (7)

電気光学パネルのセグメント電極に供給される駆動電圧を出力端子に出力する駆動電圧出力部と、
少なくとも第１の表示データ及び第２の表示データを記憶する表示データ記憶部と、
前記セグメント電極での表示状態が前記第１の表示データに対応する第１の表示状態から前記第２の表示データに対応する第２の表示状態に変化する際の駆動波形情報と、識別情報とを出力する駆動波形情報出力部とを含み、
前記駆動電圧出力部は、
前記表示データ記憶部からの前記第１の表示データ及び前記第２の表示データと前記駆動波形情報出力部からの前記駆動波形情報とによって特定される駆動電圧を、前記駆動波形情報出力部からの前記識別情報が第１の論理である時に前記出力端子に出力し、前記識別情報が第２の論理である時に前記出力端子をハイインピーダンス状態に設定することを特徴とする集積回路装置。 A drive voltage output unit that outputs a drive voltage supplied to the segment electrode of the electro-optic panel to an output terminal;
A display data storage unit for storing at least first display data and second display data;
Drive waveform information when the display state at the segment electrode changes from the first display state corresponding to the first display data to the second display state corresponding to the second display data, identification information, A drive waveform information output unit for outputting
The drive voltage output unit is
A drive voltage specified by the first display data and the second display data from the display data storage unit and the drive waveform information from the drive waveform information output unit is obtained from the drive waveform information output unit. An integrated circuit device comprising: outputting to the output terminal when the identification information is a first logic; and setting the output terminal to a high impedance state when the identification information is a second logic. 請求項１において、
前記駆動波形情報出力部は、複数の期間で前記駆動波形情報及び前記識別情報を出力し、
前記駆動波形情報は、期間毎に設定され、
前記識別情報も、期間毎に設定されることを特徴とする集積回路装置。 In claim 1,
The drive waveform information output unit outputs the drive waveform information and the identification information in a plurality of periods,
The drive waveform information is set for each period,
The integrated circuit device, wherein the identification information is also set for each period. 請求項２において、
前記識別情報は、前記第１の論理が設定された２つの期間に挟まれた１以上の期間で、前記第２の論理に設定されることを特徴とする集積回路装置。 In claim 2,
The integrated circuit device, wherein the identification information is set to the second logic in one or more periods between two periods in which the first logic is set. 請求項２又は３において、
前記第１の論理及び前記第２の論理は、前記複数の期間の一部で、交互に複数回設定されることを特徴とする集積回路装置。 In claim 2 or 3,
The integrated circuit device, wherein the first logic and the second logic are alternately set a plurality of times in a part of the plurality of periods. 請求項２又は３において、
前記複数の期間の一部で、前記第１の論理が連続して設定され、その直後に、前記第２の論理が連続して設定されることを特徴とする集積回路装置。 In claim 2 or 3,
The integrated circuit device, wherein the first logic is continuously set in a part of the plurality of periods, and immediately after that, the second logic is continuously set. 請求項１乃至５のいずれかにおいて、
前記駆動電圧出力部は、前記駆動波形情報と前記識別情報とに基づく論理信号を出力する論理回路を有し、前記駆動波形情報を反映した前記論理信号に基づいて前記出力端子に前記駆動電圧を出力し、前記識別情報を反映した前記論理信号に基づいて前記出力端子をハイインピーダンス状態に設定することを特徴とする集積回路装置。 In any one of Claims 1 thru | or 5,
The drive voltage output unit includes a logic circuit that outputs a logic signal based on the drive waveform information and the identification information, and outputs the drive voltage to the output terminal based on the logic signal reflecting the drive waveform information. An integrated circuit device that outputs and sets the output terminal in a high impedance state based on the logic signal reflecting the identification information. 請求項１乃至６のいずれかに記載の集積回路装置と、
前記電気光学パネルと、
を含むことを特徴とする電子機器。 An integrated circuit device according to any one of claims 1 to 6,
The electro-optic panel;
An electronic device comprising:
JP2010193404A 2010-08-31 2010-08-31 Integrated circuit device and electronic apparatus Withdrawn JP2012053115A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010193404A JP2012053115A (en) 2010-08-31 2010-08-31 Integrated circuit device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010193404A JP2012053115A (en) 2010-08-31 2010-08-31 Integrated circuit device and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2012053115A true JP2012053115A (en) 2012-03-15

Family

ID=45906532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010193404A Withdrawn JP2012053115A (en) 2010-08-31 2010-08-31 Integrated circuit device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2012053115A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013205670A (en) * 2012-03-29 2013-10-07 Seiko Epson Corp Integrated circuit device, electro-optic device, and electronic equipment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013205670A (en) * 2012-03-29 2013-10-07 Seiko Epson Corp Integrated circuit device, electro-optic device, and electronic equipment

Similar Documents

Publication Publication Date Title
CN105913807B (en) Integrated circuit device and electronic apparatus
US9947256B2 (en) Integrated circuit device, electronic apparatus, and control method for electrooptic panel
JP5556510B2 (en) Integrated circuit device and electronic apparatus
JP5640552B2 (en) Control device, display device, and control method of display device
US20100013818A1 (en) Electronic paper display, semiconductor integrated circuit and operating method for semiconductor integrated circuit
JP5293532B2 (en) Integrated circuit device and electronic apparatus
JP2014059540A (en) Electrophoretic display device
JP5082702B2 (en) Liquid crystal display element, driving method thereof, and electronic paper using the same
JP5577930B2 (en) Integrated circuit device and electronic apparatus
JP5556614B2 (en) Integrated circuit device and electronic apparatus
JP5786294B2 (en) Integrated circuit device and electronic apparatus
JP4644156B2 (en) Memory liquid crystal reset method and liquid crystal display device
JP2012053115A (en) Integrated circuit device and electronic apparatus
JP5712591B2 (en) Integrated circuit device, electronic device, and method of manufacturing integrated circuit device
JP5633232B2 (en) Integrated circuit device and electronic apparatus
JP2011150306A (en) Semiconductor processing device
JP2011221466A (en) Driving method for electro-optical device, electro-optical device, control circuit for electro-optical device, and electronic apparatus
KR20060116911A (en) Module which converting reverse signal of timing controller and liquid crystal display including therein
JP2011027887A (en) Electro-optic device, electronic apparatus, and control method of electro-optic device
JP2019078979A (en) Display and driving method
Lu et al. A controller design for micro‐cup active‐matrix electrophoretic displays
KR19990010292A (en) Voltage Reference Circuit of Liquid Crystal Display

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20131105