JP2012043999A - 電子装置、実装基板、及び実装基板型半導体装置 - Google Patents

電子装置、実装基板、及び実装基板型半導体装置 Download PDF

Info

Publication number
JP2012043999A
JP2012043999A JP2010184231A JP2010184231A JP2012043999A JP 2012043999 A JP2012043999 A JP 2012043999A JP 2010184231 A JP2010184231 A JP 2010184231A JP 2010184231 A JP2010184231 A JP 2010184231A JP 2012043999 A JP2012043999 A JP 2012043999A
Authority
JP
Japan
Prior art keywords
semiconductor device
optical
optical communication
signal
communication unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010184231A
Other languages
English (en)
Inventor
Kazuhisa Tajima
一久 田島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010184231A priority Critical patent/JP2012043999A/ja
Publication of JP2012043999A publication Critical patent/JP2012043999A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Optical Integrated Circuits (AREA)

Abstract

【課題】実装基板上の半導体装置の間の電気信号通信を光通信化する場合において、開発コストが上昇することを抑制する。
【解決手段】実装基板上少なくとも1組以上、半導体装置毎に電気信号を光信号に変換する光通信装置の入出力装置を実装半導体装置の近傍(CHIP-CHIP間最短距離2mm以下で結線)である直下実装基板上に形成する。その実装基板上に実装する各々の半導体装置は少なくとも入出力を電気信号で行い、実装基板内に形成された各光通信装置間は光導波路を通して光信号にて結線される。これにより、実装される半導体装置側に光通信関係の回路を組み込む為の設計や製造プロセスの開発は不要となり、光通信半導体装置としての実装基板側の開発で光半導体装置を実現する。また、実装基板上光通信装置内光受信回路を半導体装置内に取り込むため光通信装置側の構造簡略化により、更なるコスト削減を実現する。
【選択図】図1

Description

本発明は、半導体装置の間の通信を実装基板を介して行う電子装置、実装基板、及び実装基板型半導体装置に関する。
半導体装置の動作周波数が高速化してGHz帯になると、金属配線では物理的な制約により信号波形の訛り、遅延が発生する。これを修正する手法の一つとして供給電力をUPすると、今度は発熱や消費電力の増加となり、半導体装置の安定稼動を阻害してしまう。そこで、それらの問題を改善する手段として、半導体装置間の信号の伝達速度が半導体装置の動作周波数に追従できなくなる場合が出てくる。そこで、半導体装置間の通信を光で行うことが検討されている(例えば特許文献1及び2)。特許文献1及び2では、半導体装置を構成する半導体チップに光受信素子及び光送信素子を組み込むことにより、半導体装置間の通信を光で行えるようにしている。
特開2006−084766号公報 特開平6−236941号公報
例として、ロジック回路を有する半導体基板上に受光回路や発光回路を形成するためには、従来のロジック回路を形成するプロセスには含まれていない材料や特殊な形状を適用する必要がある。この場合、半導体装置の製造プロセスに大幅な変更や追加が必要となってしまい、その結果、プロセスの開発コストが大幅に上昇してしまう。また、この問題は製造プロセス毎に発生する。これは、過去の開発資産に関して全て再開発が必要となり、過去の資産が生かせなくなることを意味する。
本発明によれば、少なくとも出力を電気信号で行う第1半導体装置と、
前記第1半導体装置が実装される実装基板と、
前記実装基板に実装され、前記第1半導体装置から出力された信号を受信する第2半導体装置と、
前記実装基板に設けられ、前記第1半導体装置から出力された電気信号を光信号に変換して前記第2半導体装置に送信する第1光通信部と、
を備える電子装置が提供される。
本発明によれば、少なくとも1組の前記の実装基板に実装された第1・第2半導体装置各々の近傍に第1・第2通信モジュ−ル部を各々配し、実装基板内の通信部間を光信号で結び、各々通信モジュ−ル部にて光信号を電気信号へ各々変換する機能を入出力として複数備える半導体装置が提供される。
本発明によれば、第1・第2光通信部は第1・第2半導体装置上ではなく実装基板に組み込まれている。このため、半導体装置の構造を大きく変更する必要がなく、光通信モジュ−ル部単体として開発できる。従って、半導体装置毎の開発コストが上昇することを抑制できる。
本発明によれば、第1半導体装置及び第2半導体装置が実装される実装基板であって、
前記第1半導体装置は少なくとも出力を電子信号で行い、
前記第1半導体装置の出力端子に接続する外部接続端子と、
前記外部接続端子に入力された電気信号を光信号に変換して前記第2半導体装置に送信する第1光通信部と、
を備える実装基板が提供される。
本発明によれば、実装基板に半導体装置間信号光通信部と光導波路による光通信機能と電源供給用および信号送信用に用いるメタル配線を積層構造として共有する実装基板が提供される。
本発明によれば、配線基板に光導波路及び光通信モジュールを埋設し、実装表面を平坦に整形し、その上層に遮光性、絶縁性、及び放熱性を持った層を形成した実装基板型半導体装置が提供される。
本発明によれば、電子装置のコストが増加することを抑制できる。
第1の実施形態に係る電子装置の断面図である。 図1に示した電子装置に用いられる実装基板の平面概略図である。 半導体装置と実装基板の接続構造を説明するための断面拡大図である。 光通信モジュールの機能構成を示すブロック図である。 光送受信部の機能構成を示すブロック図である。 第2の実施形態に係る電子装置の断面図である。 半導体装置と実装基板の接続構造を説明するための断面拡大図である。 図7の変形例を示す断面拡大図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
(第1の実施形態)
図1は、第1の実施形態に係る電子装置の断面図である。図2は、図1に示した電子装置に用いられる実装基板100の平面概略図である。この電子装置は、第1半導体装置(第1の半導体装置200)、実装基板100、第2半導体装置(第2の半導体装置200)、及び第1光通信部(光通信モジュール300)を備えている。第1の半導体装置200は、少なくとも出力を電気信号で行い、実装基板100に実装されている。第2の半導体装置200は、実装基板100に実装され、第1の半導体装置200から出力された信号を受信する。光通信モジュール300は実装基板100に設けられており、第1の半導体装置200から出力された電気信号を光信号に変換して第2の半導体装置200に送信する。以下、詳細に説明する。
図2に示す様に、本実施形態において実装基板100は例えばマザーボードであり、複数の半導体装置200が実装されている。複数の半導体装置200は、それぞれ入力及び出力の双方を電気信号で行う。そして実装基板100には光通信モジュール300が、複数の半導体装置200別に設けられている。光通信モジュール300は、いずれもその光通信モジュール300が接続する半導体装置200と、平面視で重なっている。
実装基板100には、光通信モジュール300を相互に接続するために、光導波路140が設けられている。各光通信モジュール300は、その光通信モジュール300が接続する半導体装置200から電気信号を受信すると、その電気信号を光信号に変換し、変換後の光信号を、光導波路140を介して他の光通信モジュール300に送信する。また各光通信モジュール300は、光導波路140を介して他の光通信モジュール300から光信号を受信すると、受信した光信号を電気信号に変換して、当該光通信モジュール300が接続する半導体装置200に出力する。
なお実装基板100は、少なくとも一層のメタル配線層(112,113,114等の電極パッドと同層で形成する電源系メタル配線または低速信号用メタル配線)及びその上層の保護絶縁層106を有する通常のプリント配線層103の下層に遮光絶縁放熱層104を介して光通信モジュール300及び光導波路140を配線基板120上に形成する。すなわち実装基板100は、供給電力と低速電気信号系メタル配線と高速信号転送系の光信号配線の双方を伝達するハイブリッド基板による光高速転送半導体装置を形成することができる。
図1に示す例では、半導体装置200は、例えば半導体パッケージである。そして半導体装置200は、高速信号線用外部接続端子212、214、例えばハンダボールを介して実装基板100の外部接続端子112,114の電極に各々接続している。半導体装置200の出力部が、外部接続端子212、電極112、及びビア107を介して光通信モジュール300に接続しており、半導体装置200の入力部が外部接続端子214、電極114、及びビア108を介して光通信モジュール300に接続している。ビア107,108は、遮光絶縁放熱層104を貫通し、保護絶縁膜106の下層に位置する電極パッドへ繋がっている。
図3は、半導体装置200と実装基板100の接続構造を説明するための断面拡大図である。半導体装置200は半導体チップ202をインターポーザ204にフリップチップ実装したものである。そしてインターポーザ204の下面には、光信号配線距離を最短にすべく、インタ−ポ−ザを介さずに外部接続端子212,214が特別に設けられている。外部接続端子212,214は、上記したように光通信モジュ−ル300側入出力専用線電極112,114に接続している。なおインターポーザ204の下面には外部接続端子212,214以外の端子213(例えば電源端子や接地端子、低速のメタル信号線であり、電極113に接続している)が設けられており、これら端子は図には表れていないが少なくともパッド形成時の1層(従来どおりメタル+絶縁層にて積層形成可能)にて、104の遮光絶縁放熱層と106の保護絶縁層の間にメタル配線が形成されており、従来どおり実装基板上にメタル配線を形成している。
図4は、光通信モジュール300の機能構成を示すブロック図である。光通信モジュール300は、図5に示す光送受信ユニット340により構成され、光送受信ユニット340は、光出力ユニット350と光受信ユニット360により構成されている。その光送受信ユニット340の構成例で2面、3面、4面用を実施例として表しているのが図4となる。これは、光導波部が、メタル配線とは異なり、その特性上鋭角に曲げることができない為、入出力面を多面に形成する構成とすることで対応することを考案したものである。また、図3の送信ユニット例は、1面20列の光送信ユニットであるため、幅を取るが用途により面あたりの送信ユニット列は用途により増減可能であることを付け加えておく。図5の構成の通り、端子112からの入信号をインタフェ−ス352、コントロ−ラ354を介して複数バイト並列高速送信でも、複数1BIT高速通信でも可能な構成としている。この送受信ユニットの各面毎に複数のユニットを設置する場合の配置事例が図4となる。
なお、光送受信部340の配置及び面毎の受光ユニットの数は、その光通信モジュール300が対応している半導体装置の配置位置及び通信先のユニット数に基づいて、適宜設定される。また、図4(a)に示す例では、2面の光送受信ユニット部340が互いに並んで配置され、これら2面の光送受信部340の側部に専用のコントローラ部320が配置されている。また図4(b)に示す例では、図4(a)に示した例に加えて、さらに1面の光送受信ユニット部340が設けられている。また図4(c)に示す例では、4面の光通信部の内側にコントローラ部320(光送受信部340と光送信ユニット350の総称)が配置されている。前述の、光送信ユニット350と光受信ユニット360の間の光導波路は面毎のそのユニット数に応じて同数存在する必要があり、回路構成によっては1本の送信導波路をスプリットして複数本に分けた場合、受光側ユニット分がその分増加する場合もあることを付け加えておく。
図5は、前述の通り図4の送受信装置340の構成ユニットである光送信部350と光受信部360の機能構成を示すブロック図である。光送受信部340は、光送信部350及び光受信部360を備えている。光送信部350は複数の発光素子356を備えている。発光素子356は、コントローラ部320のインターフェース352及びコントローラ354を介して、電極112に接続している。光受信部360は、複数の光電変換素子362を備えている。光電変換素子362は、コントローラ部320の受信回路364及びインターフェース366を介して、電極114に接続している。受信回路364は、信号を復調する回路、アンプ群、及びコントローラを含んでいる。
次に、本実施形態の作用及び効果について説明する。上記したように、従来のロジック回路を有する半導体チップに受光素子や発光素子を形成するためには、従来ロジック回路を形成していた従来プロセスには含まれていない材料や特殊な形状を適用する必要がある。この場合、半導体装置の製造プロセスに大幅な変更やプロセス追加が必要となってしまうことは周知の事実である。半導体装置の製造には現状でも数百に及ぶプロセスが必要であるが、現状半導体チップ上に光送受信ユニットをオンチップで載せた場合、各半導体装置毎に設計の変更、製造プロセスの変更が発生することは明らかである。そして、上記した変更や追加を行うと、各半導体装置毎に実施した場合、開発コストが膨大なものと成ることは、現在の装置基板上の半導体装置の数を見れば明らかで有り、そのことが半導体装置の光信号化の最大の障害と成ることは明らかである。また、光送受信ユニットのオンチップ化は半導体装置の歩留まりの低下や、受光素子や発光素子を設けることによる半導体チップの大型化を引き起こすことになり生産性の悪化を招く要因ともなる。
また前述の通り受光素子や発光素子を半導体チップに搭載する場合、製品単位で受光素子や発光素子の回路変更やそれに伴うレチクルの改版を行う必要が発生する。この点からも、半導体装置の開発コストが大幅に上昇してしまう。そして半導体装置の開発コストが上昇すると、電子装置の価格も上昇してしまうため、特定の高価な製品にしかその技術が一気に適用できなくなってしまい光半導体化が進まない足枷となり、光IC化に対し全体の速度向上が一気に進まない状態を作る要因となる。
これに対して本実施形態では、光通信モジュール300は半導体装置200ではなくハイブリッド基板100に組み込まれている。このため、既存半導体装置毎に光素子を組み込む必要がなくなり、その半導体装置自体は構造を大きく変更する必要がない。また、光送受信ユニットとしても専用プロセス化し、光送受信ユニットとして幾つかの汎用製品として開発が可能であり、また、光半導体ユニット単体としての品質向上や特性や価格改善を進めやすいメリットも発生する。従って、半導体装置の開発コストが上昇することを抑制できる。一方、ハイブリッド基板100としては、従来にない光半導体装置と光導波路の埋め込み形成が必要になるが、既存の配線基板技術の延長上の技術であること、並びに既に光半導体ユニットも光導波路も研究レベルではあるが既に開発できていることから鑑みて、開発コストの面から光半導体装置へのスム−ズな移行を考慮した場合、多大な貢献のある技術に他ならない。
また半導体装置と受光素子及び発光素子を分離しているため、受光素子及び発光素子を半導体チップ202とは異なる半導体(例えばGaAsなどの化合物半導体)を用いて形成することができるため、受光素子及び発光素子の特性を高くすることができる。また半導体装置上に受光素子及び発光素子を設けなくてよいため、半導体チップの巨大化や製造歩留まりの低下を抑制できる。さらに、半導体装置と実装基板と個別に開発できるため、製品のバリエーションを増やしやすい等々の付随するメリットは多数存在することになる。
また、信号系の配線を光導波路140で行うため、ハイブリッド型の実装基板100の場合、極端な場合電力系の配線以外は省略することが可能となり、電気信号を伝達する配線が大幅に削減され、信号線へのノイズ考慮等の問題からも開放され、現状7層、8層に及ぶ基板メタル配線層を大幅に削減することができることになり、光信号関係装置の埋め込みによって増加する製造コストを大幅に削減できることにもなる。
また半導体装置200から出力される電気信号は、遅延等を考慮して最短で接続する必要はあるが、光通信モジュール300までの転送距離だけでみた場合、半導体装置200から出力される電気信号をそのまま他の半導体装置200に送信する場合と比較して、半導体装置200から出力される電気信号の出力を小さくすることができる。従って、半導体装置200に形成される出力用のアンプを小さくしたり、又は省略することが可能となる。実際、信号波形訛り改善のための高出力アンプ的な用途から、純な信号波形を取り出すためのインピ−ダンスマッチング回路へ変更されることになり消費電力、発熱面で大きな改善が期待できる。
また、使い方(具体的には光送受信モジュールの入出力仕様の設定)によっては既に設計済みの半導体装置に対して機能を追加しなくても、本実施形態における半導体装置200として使用することができる。このため、半導体装置200の開発コストが増加することをさらに抑制できる。また半導体装置200の製造プロセスを変更する必要がないため、製造工程数が増加したり半導体装置200の歩留まりが低下することを抑制できる。
また本実施形態では、光通信モジュール300は、平面視において半導体装置200と重なっている。このため、光通信モジュール300を設けても実装基板100が大型化することを抑制できる。また、信号の高速化の観点から光送受信ユニットオンチップ化技術以外で、光通信モジュール300と半導体装置200との間の配線長を可能な限り短くするためには、例えば2mm以下と短くすることを考慮した場合、従来半導体直下に光送受信モジュ−ルを配することは代替案のない必然の技術である。
(第2の実施形態)
図6は、第2の実施形態に係る電子装置の断面図であり、第1の実施形態における図1に相当している。図7は、図6に示した電子装置における、半導体装置200とハイブリド基板100との接続構造を説明するための断面拡大図であり、第1の実施形態における図3に相当している。本実施形態に係る電子装置は、半導体装置200への入力が光信号で行われる点を除いて、第1の実施形態と同様である。
すなわち本実施形態では、光通信モジュール300は、光導波路140から受信した光信号を、そのまま半導体装置200に送信する。ハイブリッド型の実装基板100には光信号取込み端子凸部116が設けられており、半導体装置200のインターポーザ204を介さずに、光信号取込み端子凹部206が設けられている。凸部116は凹部206にはめ込まれる。凸部116には光導波路が設けられており、凹部206の底面には光受信部208が設けられている。光通信モジュール300から送信された光信号は、凸部116の光導波路端より、集光用マイクロレンズ209を通して、光信号は光導波路210へ効率よく伝送され、半導体装置200の光受信部208の半導体チップ側端面より所定の半導体チップ上の光受信ユニットに光信号のまま送信される。
なお、本実施形態においても、半導体装置200からの出力は、電気信号により行われる。そして出力された電気信号は、光通信モジュール300において光信号に変換される。
光受信部360の光電変換素子の製造プロセスは、現存するCCD製造プロセスにおいて大きさ的には問題なく、スピ−ド的には問題はあるが、回路構成の工夫や製造プロセスの工夫にて実現の可能性を検討できるレベルにあると考える。故に、発光素子の製造プロセスと比較して、従来のロジック回路やメモリ回路の製造プロセスに組み込みやすい状況に有る。従って、本実施形態によっても、第1の実施形態と同様の効果を得ることができる。また光通信モジュール300には光受信部360を設ける必要がないため、光通信モジュール300の回路構成の簡素化が実現できる。
なお、図8の断面拡大図に示すように、信号受信のみ高速化が必要で送信信号は従来メタル配線でよい半導体装置の場合、半導体装置200の下方には、光通信モジュール300が設けられていなくてもよい。この場合、当該半導体装置200は、信号の受信を光で行い、他の半導体装置200への信号の伝達を、電気信号により行う。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
100 メタル、光ハイブリッド基板(実装基板)
102 配線基板
103 プリント配線層
104 遮光絶縁放熱層
106 保護絶縁膜
107 ビア (半導体装置高速信号送信用端子列)
108 ビア (半導体装置高速信号受信用端子列)
112 半導体装置信号送信用電極パッド
113 高速信号送受信用端子以外の電極パッド(インタポ−ザ経由)
114 外部接続端子
116 光信号取込み端子凸部
120 配線基板
140 光導波路
200 半導体装置
202 半導体チップ
204 インターポーザ
206 光信号取込み端子凹部
208 光受信部
209 集光用マイクロレンズ
210 光導波路
212 電気信号外部接続端子(半導体装置からの高速信号線入力端子)
213 電気信号外部接続端子(高速信号送受信用端子以外の端子)
214 電気信号外部接続端子(半導体装置への高速信号線出力端子)
300 光通信モジュール
320 コントローラ、インタ−フェ−ス部(詳細 352、354)
340 光送受信モジュ−ル部 (詳細 350、360)
350 光送信モジュ−ル部
352 電気信号入力インタ−フェ−ス
354 光送信部コントローラ
355 シリコンレ−ザユニット群(20UNIT)
356 光導波路インタ−フェ−ス(20UNIT)
357 光変調器群(20UNIT)
358 光導波路(出力):導波管群
359 光導波路(入力):導波管群
360 光受信部
362 光電変換素子
364 受信回路
366 電気信号出力インターフェース

Claims (10)

  1. 少なくとも出力を電気信号で行う第1半導体装置と、
    前記第1半導体装置が実装される実装基板と、
    前記実装基板に実装され、前記第1半導体装置から出力された信号を受信する第2半導体装置と、
    前記実装基板に設けられ、前記第1半導体装置から出力された電気信号を光信号に変換して前記第2半導体装置に送信する第1光通信部と、
    を備える電子装置。
  2. 請求項1に記載の電子装置において、
    前記実装基板の前記第1光通信部からの光信号を光導波路を介して、前記実装基板上の第2光通信部で受信し、前記第2半導体装置へ電気信号として送信する前記第2光通信部をさらに備える電子装置。
  3. 請求項1に記載の電子装置において、
    平面視において、前記第1光通信部は前記第1半導体装置と重なっている電子装置。
  4. 請求項2に記載の電子装置において、
    平面視において、前記第1光通信部は前記第1半導体装置と重なっており、前記第2光通信部は前記第2半導体装置と重なっている電子装置。
  5. 請求項2又は4に記載の電子装置において、
    前記第1光通信部及び前記第2光通信部を互いに接続し、前記第1半導体装置と前記第2半導体装置の間の送受信電気信号を同時に送受信光信号へ変換し、高速信号の仲介を行うための複数の信号ラインを有する電子装置。
  6. 請求項5に記載の電子装置において、
    3つ以上の半導体装置を有しており、
    複数組の前記半導体装置の間で、前記第1光通信部及び前記第2光通信部による通信が行われる電子装置。
  7. 請求項1〜6のいずれか一項に記載の電子装置において、
    前記第2半導体装置は入力が光信号により行われ、
    前記実装基板に設けられ、前記第1光通信部が出力した前記光信号を前記第2半導体装置に入力する光導波路をさらに備える電子装置。
  8. 第1半導体装置及び第2半導体装置が実装される実装基板であって、
    前記第1半導体装置は少なくとも出力を電子信号で行い、
    前記第1半導体装置の出力端子に接続する外部接続端子と、
    前記外部接続端子に入力された電気信号を光信号に変換して前記第2半導体装置に送信する第1光通信部と、
    を備える実装基板。
  9. 実装基板に半導体装置間信号光通信部と光導波路による光通信機能と電源供給用および信号送信用に用いるメタル配線を積層構造として共有する実装基板。
  10. 配線基板に光導波路及び光通信モジュールを埋設し、実装表面を平坦に整形し、その上層に遮光性、絶縁性、及び放熱性を持った層を形成した実装基板型半導体装置。
JP2010184231A 2010-08-19 2010-08-19 電子装置、実装基板、及び実装基板型半導体装置 Pending JP2012043999A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010184231A JP2012043999A (ja) 2010-08-19 2010-08-19 電子装置、実装基板、及び実装基板型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010184231A JP2012043999A (ja) 2010-08-19 2010-08-19 電子装置、実装基板、及び実装基板型半導体装置

Publications (1)

Publication Number Publication Date
JP2012043999A true JP2012043999A (ja) 2012-03-01

Family

ID=45899964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010184231A Pending JP2012043999A (ja) 2010-08-19 2010-08-19 電子装置、実装基板、及び実装基板型半導体装置

Country Status (1)

Country Link
JP (1) JP2012043999A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106373976A (zh) * 2015-07-20 2017-02-01 格罗方德半导体公司 裸片‑裸片堆迭
JPWO2018198490A1 (ja) * 2017-04-28 2020-03-26 国立研究開発法人産業技術総合研究所 光電子集積回路及びコンピューティング装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106373976A (zh) * 2015-07-20 2017-02-01 格罗方德半导体公司 裸片‑裸片堆迭
CN106373976B (zh) * 2015-07-20 2020-03-06 格罗方德半导体公司 裸片-裸片堆迭
JPWO2018198490A1 (ja) * 2017-04-28 2020-03-26 国立研究開発法人産業技術総合研究所 光電子集積回路及びコンピューティング装置
JP7145515B2 (ja) 2017-04-28 2022-10-03 国立研究開発法人産業技術総合研究所 光電子集積回路及びコンピューティング装置
US11611004B2 (en) 2017-04-28 2023-03-21 National Institute Of Advanced Industrial Science And Technology Opto-electronic integrated circuit and computing apparatus

Similar Documents

Publication Publication Date Title
US8823177B2 (en) Semiconductor device and package wiring substrate with matrix pattern external terminals for transmitting a differential signal
US10091873B1 (en) Printed circuit board and integrated circuit package
JP6294838B2 (ja) 高密度に実装された光インターコネクトを有するチップアセンブリ構成
US11107770B1 (en) Integrated electrical/optical interface with two-tiered packaging
US20190051587A1 (en) Ic package
KR20090078124A (ko) 연성 광전배선을 이용한 시스템 패키지 및 그의 신호 처리방법
WO2011055511A1 (ja) 半導体装置及びその製造方法
US7315669B2 (en) Photoelectric transducer and photoelectric transducer element array
US20130101251A1 (en) Optical Module and Multilayer Substrate
US11342318B2 (en) Optical communication apparatus
US7249896B2 (en) Array optical sub-assembly
US20230333335A1 (en) Optical module package structure
US8379406B2 (en) Package and method for manufacturing the same
US11177219B1 (en) Photonic integrated circuit with integrated optical transceiver front-end circuitry for photonic devices and methods of fabricating the same
TW201717714A (zh) 光電轉換模組的封裝架構
JP2012043999A (ja) 電子装置、実装基板、及び実装基板型半導体装置
CN218767433U (zh) 一种光模块
US7795719B2 (en) Electro component package
CN113037387A (zh) 一种光通信装置
CN114930525B (zh) 一种光电合封集成器件
KR102040116B1 (ko) 광 인터페이스를 가지는 반도체 칩 패키지
US8049340B2 (en) Device for avoiding parasitic capacitance in an integrated circuit package
US20230244045A1 (en) OPTO-Electronic Integrated Module
WO2023015972A1 (zh) 一种在板光互连装置及通信设备
CN117170047B (zh) 基于三维封装形式下的高速光模块