JP2012042815A - 画像表示装置及びその制御方法 - Google Patents
画像表示装置及びその制御方法 Download PDFInfo
- Publication number
- JP2012042815A JP2012042815A JP2010185288A JP2010185288A JP2012042815A JP 2012042815 A JP2012042815 A JP 2012042815A JP 2010185288 A JP2010185288 A JP 2010185288A JP 2010185288 A JP2010185288 A JP 2010185288A JP 2012042815 A JP2012042815 A JP 2012042815A
- Authority
- JP
- Japan
- Prior art keywords
- image
- frame
- signal
- sub
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
- G09G3/2025—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
【課題】 フレームメモリの転送レートを上げることなく、動画像表示時の妨害感及び画像全体の輝度低下を抑制した画像表示装置を提供する。
【解決手段】 入力画像データに基いて、メイン画像のフレームと、メイン画像より低輝度のサブ画像のフレームとを含む映像信号を生成する画像処理回路を有し、画像処理回路は、メイン画像のフレームでの水平走査期間がサブ画像のフレームでの水平走査期間よりも長くなるようにそれぞれのフレーム同期信号を変換する変換回路と、変換前の同期信号と、変換後の同期信号とが共に垂直ブランキング期間となる期間内で、2つのフレームメモリに対する書込みと読み出しとを切替えるメモリ制御回路とを含む。
【選択図】 図1
【解決手段】 入力画像データに基いて、メイン画像のフレームと、メイン画像より低輝度のサブ画像のフレームとを含む映像信号を生成する画像処理回路を有し、画像処理回路は、メイン画像のフレームでの水平走査期間がサブ画像のフレームでの水平走査期間よりも長くなるようにそれぞれのフレーム同期信号を変換する変換回路と、変換前の同期信号と、変換後の同期信号とが共に垂直ブランキング期間となる期間内で、2つのフレームメモリに対する書込みと読み出しとを切替えるメモリ制御回路とを含む。
【選択図】 図1
Description
本発明は、フレームメモリに対する画像データの書込み及び読出しを制御した画像表示装置に関する。
画像表示装置は、CRTに代表されるインパルス型表示装置と、LCDに代表されるホールド型表示装置とに区別することができる。インパルス型表示装置は、動画質に優れるが、フリッカが目立ち易い。ホールド型表示装置は、フリッカは目立ち難いが、動画ボケ等の妨害感を生じさせ易い。
特許文献1には、1フレーム期間を2つの期間に分割し、第1期間に画素データを画素に集中的に書込み、表示可能レンジを超えた残余の画像データを第2期間に書込むことが記載されている。それによって、映像全体の輝度を下げずに動画質を改善したホールド型表示装置が開示されている。
特許文献2には、画像信号のフレーム周波数を2倍にし、画像信号の高域成分の利得を動き検出信号に応じて可変させることにより、映像全体の輝度を下げずに動画質を改善したホールド型表示装置が開示されている。
一般に、インパルス型表示装置で、フリッカを抑制するためにフレーム周波数を高くした場合に、単純に同じフレームを2回続けて表示すると、動画ボケ等の妨害感が認識されやすい。単純に同じフレームを2回続けて表示するのではなく、輝度の異なるメイン画像とサブ画像としてそれぞれのフレームを表示すると、妨害感は抑制される。但し、この場合、変調信号のパルス幅変調により階調制御されるときには、分割後のフレーム期間が制限されるため、表示画像全体が暗くなることがある。
上記課題に対する改善策として、メイン画像のフレームでの水平走査期間がサブ画像のフレームでの水平走査期間よりも長くなるように、それぞれの水平走査期間の長さを設定する方法が考えられる。この方法は、画像処理回路としては、2つのフレームメモリを設け、書込みを行うメモリと読出しを行うメモリとをフレーム毎に切替える、所謂デュアルバッファ方式を用いることにより実現される。
この方式を用いた場合の課題について以下に説明する。図10は、メイン画像をサブ画像より高輝度にした場合の、フレームメモリに対する書込み及び読出しのタイミングを示す。書込み動作においては、メイン画像とサブ画像のフレーム期間が等しいが、読出し動作においては、メイン画像の方がサブ画像よりフレーム期間が長くなる。そのため、フレーム毎に書込みと読出しを切替える通常の制御方法では、書込みと読出しとが衝突する期間1001が発生ずる。書込みと読出しとを並列的に行うには、書込み又は読出しのどちらか一方のみを行う場合に比べて、2倍程度の転送レートが必要となる。転送レートの上昇は、メモリの周辺回路の回路規模を大きくする。
本発明の画像表示装置は、表示部と、該表示部を駆動するための駆動部と、入力信号に基づいて該駆動部に映像信号を出力する画像処理部とからなる画像表示装置であって、
前記映像信号は、前記入力信号に基づくオリジナル画像より輝度の低いメイン画像の信号と、該メイン画像より輝度の低いサブ画像の信号とを含んだ映像信号であり、
前記画像処理部は、
前記メイン画像と前記サブ画像との輝度比に応じて、前記メイン画像のフレームでの水平走査期間が前記サブ画像のフレームでの水平走査期間よりも長くなるように、水平同期信号及び垂直同期信号を変換し、
少なくとも2つのフレームメモリのそれぞれに、変換前の同期信号に同期して映像信号を書込み、それぞれのフレームメモリから変換後の同期信号に同期して映像信号を読出し、
前記変換前の垂直同期信号に対応した垂直ブランキング期間と、前記変換後の垂直同期信号に対応した垂直ブランキング期間とが重なる期間内で、それぞれのフレームメモリに対する書込みと読出しとを切替えることを特徴とする。
前記映像信号は、前記入力信号に基づくオリジナル画像より輝度の低いメイン画像の信号と、該メイン画像より輝度の低いサブ画像の信号とを含んだ映像信号であり、
前記画像処理部は、
前記メイン画像と前記サブ画像との輝度比に応じて、前記メイン画像のフレームでの水平走査期間が前記サブ画像のフレームでの水平走査期間よりも長くなるように、水平同期信号及び垂直同期信号を変換し、
少なくとも2つのフレームメモリのそれぞれに、変換前の同期信号に同期して映像信号を書込み、それぞれのフレームメモリから変換後の同期信号に同期して映像信号を読出し、
前記変換前の垂直同期信号に対応した垂直ブランキング期間と、前記変換後の垂直同期信号に対応した垂直ブランキング期間とが重なる期間内で、それぞれのフレームメモリに対する書込みと読出しとを切替えることを特徴とする。
本発明によれば、フレームメモリへの転送レートを上げることなく、画質の低下を抑制することができるので、小型で安価な画像表示装置を提供することができる。
本発明に係る画像表示装置は、以下の構成からなる。表示パネル(表示部)と、表示パネルに画像を表示させるための駆動信号を供給する駆動回路(駆動部)、入力画像データを表示パネルに適した映像信号に変換する画像処理回路(画像処理部)、表示タイミングを制御するタイミングコントローラである。画像処理回路は、1フレームの入力画像データ(入力信号)に基いて、メイン画像のフレーム(メインフレーム)と、サブ画像のフレーム(サブフレーム)とからなる複数フレームの映像信号を生成する。サブ画像は、メイン画像と同じ内容でメイン画像よりも暗いN枚(Nは正数)フレームとからなる。「メイン画像とサブ画像の内容が同じ」とは、メイン画像とサブ画像とは、同一の又は1組の入力画像データから生成された画像であり、画像の明るさや周波数成分が異なった画像である。従って、メイン画像とサブ画像との間では、実質的に画像の動きは無い。また、画像処理回路は、メインフレームでの水平走査期間がサブフレームでの水平走査期間よりも長くなるように、それぞれの水平走査期間を設定する。水平走査期間(以後、1H)の変換に伴い各フレーム期間も変わるため、フレームメモリのライト/リードのタイミングを、垂直ブランキング期間内で切替える。
表示パネルとしては、インパルス型表示装置及びホールド型表示装置の何れも用いることができるが、輝度の低下を抑制できるという利点から、インパルス型表示装置が好ましい。インパルス型表示装置では、マトリクス状に配列された各画素が線順走査によりアドレスされる際に、アドレスされた時点で画素が発光し、アドレス終了後から輝度が減衰することによって、1フレームの画像が形成される。表示パネルの例としては、電界放出型ディスプレイやDLP(Digital Light Processing)がある。
また、入力画像データは、メインフレームとN枚のサブフレームとを1組としたフレーム群からなる画像データとすることができる(実施例1、2)。又は、入力画像データは、メインフレームとサブフレームとを区別しない、1フレームの画像が1コマに対応する単純な画像データとすることもできる(実施例3)。メイン画像及びサブ画像は、入力画像データに基くオリジナル画像の輝度を互いに異なる低下率で低下させることによって得られる分配画像である。このように、1フレームの画像を輝度の異なる複数の画像に分割(分配)する駆動方法を「輝度分配」と呼ぶ。
本実施形態では、変調信号をパルス幅変調することにより階調表示するインパルス型表示装置を用いる。さらに、サブ画像をメイン画像に比べて低輝度で表示することにより、動画像の妨害感を抑制する(但し、メイン画像、サブ画像ともに、オリジナル画像よりは低輝度である)。変調信号の振幅の絶対定格はディスプレイ固有の特性で決定されるので、より高い輝度を得るためには、パルス幅を大きく配分する必要がある。本実施形態では、メインフレームの1Hが、サブフレームの1Hよりも長くなるように、1画面を形成するためのフレーム期間を保持しながら、それぞれに適切な1Hを割り当てる(時間分配と呼ぶ)。
(実施例1)
以下、映像信号のフレーム群が1枚のメインフレームと1枚のサブフレームからなる場合(N=1の場合)について説明する。表示パネルは、通常のフレーム分割されない場合の駆動(フレーム周波数60Hz)に対して2倍速駆動(120Hz)される。
以下、映像信号のフレーム群が1枚のメインフレームと1枚のサブフレームからなる場合(N=1の場合)について説明する。表示パネルは、通常のフレーム分割されない場合の駆動(フレーム周波数60Hz)に対して2倍速駆動(120Hz)される。
図3は、本発明に係る画像表示装置のブロック図である。表示パネル802にマトリクス配置された画素は、走査回路801と、変調回路804とからなる駆動回路により線順次駆動される。走査回路801は、表示パネル802の走査線に走査信号を出力する。変調回路804は、映像信号に基いて、表示パネル802の信号線に変調信号を出力する。画像処理回路806は、入力画像データに基いて変調回路に映像信号を出力するとともに、入力同期信号を変換した同期信号をタイミングコントローラ807に出力する。タイミングコントローラ807は、変換された同期信号に基づいて、駆動回路から表示パネル802に出力される駆動信号(走査信号、変調信号)の出力タイミングを制御する。
表示パネル802に表示される画像の階調は、1水平走査期間内に印加される変調信号のパルス幅を変えることにより制御される。
時間分配を用いた場合の駆動波形について説明する。図4は、水平同期信号(Hsync)と、走査信号(Scan Waveform)及び変調信号(Drive Waveform)の印加タイミングを表している。図4(a)、(b)は、時間分配を用いない場合の駆動波形である。メインフレームとサブフレームとが同じパルス幅の走査信号により駆動される。
それに対して、図4(c)、(d)は本発明に係る時間分配された場合の駆動波形である。メインフレームとサブフレームとで異なるパルス幅の走査信号を用いて、それぞれの1Hを異ならせることにより、変調信号の変調可能なパルス幅を大きくすることができる。即ち、低輝度に制限されたサブ画像を表示するサブフレームの1Hに基づいて、メインフレームの1Hを拡大することができる。
メインフレームの1Hとサブフレームの1Hとの合計(和)は、入力画像データの1Hに対応付けられている。即ち、メインフレームの1Hを長くした分、サブフレームの1Hを短くして、その合計を入力画像データの1Hに一致するように設定することができる。さらに、メインフレーム期間とサブフレーム期間との和が、入力画像データのフレーム期間と一致するようにそれぞれの垂直ブランキング期間を調整する。
次に、フレーム期間設定の回路構成について説明する。図1は、画像処理回路806の時間分配ブロックを示す。フレーム変換回路401には、同期信号(Vsync/Hsync)S209及びMFR信号S211、及び分割数S203が外部より入力される。分割数は、メインフレームとサブフレームの合計フレーム数であり、メインフレームとN枚のサブフレームとを含む映像信号の場合、分割数はN+1である。本実施例では、N=1であり、分割数=2である。MFR信号は、メインフレームとサブフレームとを識別するための識別信号であり、メインフレームの開始を示す垂直同期信号Vsyncの立ち上がりと同時にハイ(H)となり、サブフレームの開始を示す立ち上がりと同時にロー(L)となる信号である。
フレーム変換回路401(変換部)は、メイン画像とサブ画像の輝度比に対応するように、それぞれのフレームの1Hを設定する(水平同期信号のデューティを変更する)。フレーム変換回路401の各信号の入出力の関係を図5に示す。メイン画像、サブ画像の輝度から、それぞれ、メイン画像、サブ画像を表示するために必要な変調信号の最大パルス幅が決まり、必要な1Hが決まる。本実施例では、分割数と、メイン画像とサブ画像との輝度比とが予め関連付けられているものとする。フレーム変換回路401は、分割数に応じてそれぞれのフレームでの1Hを設定し、時間分配された同期信号(Vsync’/Hsync’)及び時間分配されたMFR信号(MFR’)として出力する。なお、フレーム変換回路401は、入力画像データとして入力されたフレームデータが、メイン画像のフレームデータなのかサブ画像のフレームデータなのかを、MFR信号により判定する。時間分配された同期信号(Vsync’/Hsync’)及び時間分配されたMFR信号(MFR’)は、メモリ制御回路402に出力され、後述するフレームメモリの読み出しタイミングとして使用される。また、フレーム変換回路は後述するメモリ切替信号S407を生成し、メモリ制御回路に出力する。
尚、分割数と1Hを関連付けるテーブルを用いる代わりに、ユーザ操作により1Hを直接指定しても良いし、検出されたフレーム内の最大輝度に基づいて1Hを動的に決定しても良い。
メモリ制御回路402(メモリ制御部)には、入力画像データを構成するメイン画像、サブ画像それぞれのフレームデータ(DATA)S210が、変換前の垂直同期信号に同期して入力される。そしてフレーム変換回路401で変換された変換後の垂直同期信号に同期して、出力画像データ(DATA’)S404を出力する。また、メモリ制御回路402は、フレーム変換回路401で変換された同期信号(Vsync’/Hsync’)S406を出力する。入力されたメイン画像、サブ画像のフレームデータと出力画像データでは、それぞれのフレーム期間が異なるため、フレームメモリを用いてフレームレート変換を行う。入力画像データの1フレームのフレームデータの全部をフレームメモリ403に一旦記憶させ、時間分配された同期信号(Vsync’/Hsync’)S406に同期して読み出して、出力画像データとして出力する。
以下に、フレームメモリの制御について説明する。図6は、メモリ制御回路402の詳細を示すブロック図である。ライトアドレス発生部904は、入力された同期信号(Vsync/Hsync)S209(メインフレーム/サブフレームのフレーム期間及び1Hが等しい同期信号)に基いてライトアドレスを生成する。リードアドレス発生部906は、フレーム変換回路401で生成された同期信号(Vsync’/Hsync’)S406に基いてリードアドレスを生成する。メモリ切替信号S407がLの期間は、入力画像データは、メモリA901にライトされ、メモリB902からリードされたデータが出力画像データとして出力される。メモリ切替信号がHの期間は逆に、入力画像データはメモリB902にライトされ、メモリA901からリードされたデータが出力画像データとして出力される。制御回路(不図示)は、ライトデータセレクタ903、ライトアドレスセレクタ905、リードアドレスセレクタ907、リードデータセレクタ908を連携制御する。制御回路は、ライトとリードの同期信号により設定されるアドレス期間が共に垂直ブランキング期間となるタイミングで、2フレーム毎にメモリ切替信号がトグルされるように、フレーム変換回路401を制御する。即ち、変換前の垂直同期信号に対応した垂直ブランキング期間と、変換後の垂直同期信号に対応した垂直ブランキング期間とが重なる期間内で、それぞれのフレームメモリに対する書込みと読出しとを切替える。メモリA901とメモリB902は、それぞれメインフレームとサブフレームとからなる1組の画像データを記憶できる容量をもつ。
以上の動作を図2のタイミングチャートを用いて詳細に説明する。入力画像データの1番目の入力フレームデータであるメイン画像データ(1−Main)及びサブ画像データ(1−Sub)は、メモリ切替信号がLなのでメモリA901にライトされる。2フレームの画像が入力された後、サブ画像(1−Sub)に続く垂直ブランキング期間において、メモリ切替信号がHに変化する。続いて、2番目の入力フレームデータであるメイン画像データ(2−Main)、サブ画像データ(2−Sub)は、メモリ切替信号がHなのでメモリB902にライトされる。同時に、メモリA901からは先ほどライトされた1番目の入力フレームデータのメイン画像データ(1−Main)、サブ画像データ(1−Sub)がリードされ、出力画像データとして時間分配ブロックから出力される。2フレームの画像が入力された後、再びメモリ切替信号がLに変化し、以降、同様の処理が繰り返される。このように、書込みと読出しが異なるフレームメモリで別々に行われ、それぞれのメモリへの画像データの書込みと読出しとが2フレーム単位で同期がとれているため、書込みと読出しの衝突が発生しない。また、一方のフレームメモリに所定フレームの映像信号を書込んでいる間に、他方のフレームメモリから該所定フレームより前のフレームの映像信号を読出すことができる。その結果、フレームメモリの転送レートを上げずに、分配画像のそれぞれのフレームデータの書込み/読出しが可能となる。
尚、メモリ切替信号のトグルは、メモリの記憶容量に応じて、書込みと読出しとが同期する複数フレーム毎に行うことができる。また、本実施例では、垂直同期信号Vsync及び水平同期信号Hsyncに従ってフレームデータを出力する構成としたが、フレームデータの出力はDE(Data Enable)によって制御されてもよい。
(実施例2)
本実施例では、複数のサブ画像のフレームデータを入力する場合(N=3の場合、4倍速駆動)について説明する。尚、実施例1と同様の機能、構成については説明を省略する。
本実施例では、複数のサブ画像のフレームデータを入力する場合(N=3の場合、4倍速駆動)について説明する。尚、実施例1と同様の機能、構成については説明を省略する。
時間分配ブロックの構成は実施例1と同様である。時間分配ブロックでは、メイン/サブ画像のフレームデータ(DATA)S210、同期信号(Vsync/Hsync)S209、及び分割数S203が入力される。実施例1と同様に各分配画像のフレームの1Hを設定し、各分配画像のフレームデータ及び変換された同期信号を出力する。本実施例では、図7に示すように、4フレーム毎にフレームメモリのリード/ライトを切り替えることで、リード/ライトの衝突を回避する。書込まれた画像データは、4フレーム遅延で読出される。
(実施例3)
本実施例では、入力画像データの1フレームから1枚のメイン画像のフレームとN枚のサブ画像のフレームを生成するステップについて説明する。特に、表示パネルを2倍速駆動(N=1)する場合について説明する。尚、実施例1、2と同様の機能、構成については説明を省略する。
本実施例では、入力画像データの1フレームから1枚のメイン画像のフレームとN枚のサブ画像のフレームを生成するステップについて説明する。特に、表示パネルを2倍速駆動(N=1)する場合について説明する。尚、実施例1、2と同様の機能、構成については説明を省略する。
図8は、画像処理回路806の輝度分配ブロックを示している。入力画像データの1フレームから、生成するフレーム数(分割数S203)に基づいて、メイン画像及びサブ画像のそれぞれの低下率を決定する。分割数S203はユーザが設定してもよいし、予め定められていてもよいが、本実施例では分割数は2と予め決められているものとする。そして、所定の低下率でメイン画像のフレームとサブ画像のフレームデータが生成される。
まず、入力画像データ(DATA_in)S202及び入力同期信号(Vsync_in/Hsync_in)S201が周波数変換回路204に入力される。また、分割数S203が周波数変換回路204及び低下率テーブル205に入力される。そして、周波数変換回路204が、分割数に応じてフレーム周波数を変換する。本実施例ではフレーム周波数が入力時の2倍(分割数倍)に変換される。低下率テーブル205には、メインフレームとN枚のサブフレームからなるフレーム群におけるフレームの総数(即ち、分割数)と、メイン画像/サブ画像の輝度比とが関連付けられている。具体的には、低下率テーブル205には、分割数とサブ画像の低下率とが関連付けられて格納されている。
周波数変換回路204は、周波数変換された同期信号(Vsync/Hsync)S209(入力同期信号に対してデューティが1/2の信号)をスイッチ回路208へ出力する。また、入力画像データ(DATA_in)S202を差分検出回路207及び乗算回路206へ出力する。低下率テーブル205は、分割数(=2)に関連付けられている低下率(0.25)を乗算回路206へ出力する。
乗算回路206は、入力画像のフレームデータ(DATA_in)S202の各画素値に低下率を乗算することにより、オリジナル画像に対して輝度が0.25倍されたサブ画像のフレームデータを生成する。サブ画像のフレームデータは、差分検出回路207及びスイッチ回路208に出力される。
差分検出回路207は、入力画像のフレームデータ(DATA_in)S202からサブ画像のフレームデータを減算することにより、メイン画像のフレームデータを生成する。オリジナル画像に対して輝度が0.75倍されたメイン画像のフレームデータが、スイッチ回路208に出力される。
スイッチ回路208は、同期信号(Vsync/Hsync)S209に従って、フレームデータを切替えて出力する。スイッチ回路208は、同期信号(Vsync/Hsync)S209及び出力されたフレームデータがメイン画像のフレームデータなのかサブ画像のフレームデータなのかを判別するためのMFR信号S211を出力する。MFR信号S211は、垂直同期信号Vsyncに同期して、メインフレームの開始を示す立ち上がりと同時にHとなり、サブフレームの開始を示す立ち上がりと同時にLとなる。図9は、輝度配分ブロックにおける各信号のタイミングを示している。
尚、低下率やメイン画像とサブ画像の輝度比は外部から入力されてもよい(ユーザが設定してもよい)し、入力画像データ(DATA_in)S202の特徴に基づいてフレーム毎に算出されてもよい。また、メイン画像の低下率を取得することによって、メイン画像のフレームデータを生成してもよい。但し、そのような場合には、各分配画像のフレームにおける1Hの合計が入力画像データ(DATA_in)S202のフレームにおける1Hを超えないように、それぞれの低下率を設定する必要がある。
本発明者らは、サブ画像に対するメイン画像の輝度比が1.2以上であれば、動画像の妨害感を低減できる効果があることを実験により確認している。また、現実的な表示パネルでは、設計上、メインフレームの1Hは、サブフレームの1Hの5倍よりも短く設定される。従って、輝度比は、1.2以上5.0以下に設定されるのが好ましい。
時間分配ブロックの構成及び動作は実施例1、2と同様である。メモリ制御回路402には、輝度分配ブロックで生成された分配画像のフレームデータ(DATA)S210が入力される。フレーム変換回路401には、輝度分配ブロックで生成された同期信号(Vsync/Hsync)S209及びMFR信号S211、及び分割数S203が入力される。実施例1と同様な、時間分配された分配画像のフレームデータが出力される。
801 走査回路
802 表示パネル
804 変調回路
806 画像処理回路
401 フレーム変換回路
402 メモリ制御回路、
403 フレームメモリ
802 表示パネル
804 変調回路
806 画像処理回路
401 フレーム変換回路
402 メモリ制御回路、
403 フレームメモリ
Claims (6)
- 表示部と、該表示部を駆動するための駆動部と、入力信号に基づいて該駆動部に映像信号を出力する画像処理部とからなる画像表示装置であって、
前記映像信号は、前記入力信号に基づくオリジナル画像より輝度の低いメイン画像の信号と、該メイン画像より輝度の低いサブ画像の信号とからなる映像信号であり、
前記画像処理部は、
前記メイン画像と前記サブ画像との輝度比に応じて、前記メイン画像のフレームでの水平走査期間が前記サブ画像のフレームでの水平走査期間よりも長くなるように、水平同期信号及び垂直同期信号を変換し、
少なくとも2つのフレームメモリのそれぞれに、変換前の垂直同期信号に同期して映像信号を書込み、それぞれのフレームメモリから変換後の垂直同期信号に同期して映像信号を読出し、
前記変換前の垂直同期信号に対応した垂直ブランキング期間と、前記変換後の垂直同期信号に対応した垂直ブランキング期間とが重なる期間内で、それぞれのフレームメモリに対する書込みと読出しとを切替えることを特徴とする画像表示装置。 - 前記画像処理部は、
変換前のメイン画像のフレーム期間とサブ画像のフレーム期間との和が、変換後のメイン画像のフレーム期間とサブ画像のフレーム期間との和に等しくなるように、それぞれのフレームの同期信号を変換することを特徴とする請求項1記載の画像表示装置。 - 前記画像処理部は、
一方のフレームメモリに所定フレームの映像信号を書込んでいる間に、他方のフレームメモリから該所定フレームより前のフレームの映像信号を読出すことを特徴とする請求項1又は2記載の画像表示装置。 - 前記入力信号は、メイン画像の信号、サブ画像の信号及び前記メイン画像の信号と前記サブ画像の信号とを識別するための識別信号を含んだ信号であり、前記画像処理部は、前記識別信号に基づいて、前記メイン画像と前記サブ画像との輝度比を設定することを特徴とする請求項1乃至3記載の画像表示装置。
- 前記画像処理部は、前記入力信号の1フレームからフレーム期間を分割し、前記メイン画像のフレームと前記サブ画像のフレームとを含む複数のフレームからなる映像信号を生成することを特徴とする請求項1乃至3記載の画像表示装置。
- 表示部と、該表示部を駆動するための駆動部と、入力信号に基づいて該駆動部に映像信号を出力する画像処理部と、少なくとも2つのフレームメモリとからなる画像表示装置の制御方法であって、
前記映像信号は、前記入力信号に基づくオリジナル画像より輝度の低いメイン画像の信号と、該メイン画像より輝度の低いサブ画像の信号とを含んだ映像信号であり、
前記メイン画像と前記サブ画像との輝度比に応じて、前記メイン画像のフレームでの水平走査期間が前記サブ画像のフレームでの水平走査期間よりも長くなるように、水平同期信号及び垂直同期信号を変換するステップと、
それぞれのフレームメモリに、変換前の垂直同期信号に同期して映像信号を書込み、それぞれのフレームメモリから変換後の垂直同期信号に同期して映像信号を読出し、
前記変換前の垂直同期信号に対応した垂直ブランキング期間と、前記変換後の垂直同期信号に対応した垂直ブランキング期間とが重なる期間内で、それぞれのフレームメモリに対する書込みと読出しとを切替えるステップとを有することを特徴とする画像表示装置の制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010185288A JP2012042815A (ja) | 2010-08-20 | 2010-08-20 | 画像表示装置及びその制御方法 |
US13/206,939 US20120044252A1 (en) | 2010-08-20 | 2011-08-10 | Image display apparatus and method of controlling the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010185288A JP2012042815A (ja) | 2010-08-20 | 2010-08-20 | 画像表示装置及びその制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012042815A true JP2012042815A (ja) | 2012-03-01 |
Family
ID=45593696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010185288A Pending JP2012042815A (ja) | 2010-08-20 | 2010-08-20 | 画像表示装置及びその制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20120044252A1 (ja) |
JP (1) | JP2012042815A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150070967A (ko) * | 2013-12-17 | 2015-06-25 | 후다바 덴시 고교 가부시키가이샤 | 주사선 구동 장치, 표시 장치 및 주사선 구동 방법 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102493542B1 (ko) * | 2015-12-30 | 2023-02-01 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 구동 방법 |
CN109891875B (zh) * | 2016-11-08 | 2021-11-16 | 索尼公司 | 图像传送设备、方法、***和存储介质 |
JPWO2020157979A1 (ja) * | 2019-02-01 | 2021-11-25 | 株式会社ソニー・インタラクティブエンタテインメント | ヘッドマウントディスプレイおよび画像表示方法 |
CN112785980B (zh) | 2019-11-08 | 2022-03-08 | 上海和辉光电股份有限公司 | 显示驱动装置、方法及oled显示装置 |
GB2596111B (en) * | 2020-06-18 | 2023-03-22 | Dualitas Ltd | Frame rate synchronization |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4749701B2 (ja) * | 2004-11-18 | 2011-08-17 | 富士フイルム株式会社 | オンスクリーンディスプレイ装置 |
TW200623897A (en) * | 2004-12-02 | 2006-07-01 | Seiko Epson Corp | Image display method, image display device, and projector |
KR100805610B1 (ko) * | 2006-08-30 | 2008-02-20 | 삼성에스디아이 주식회사 | 유기 전계발광 표시장치 및 그 구동방법 |
JP5037221B2 (ja) * | 2007-05-18 | 2012-09-26 | 株式会社半導体エネルギー研究所 | 液晶表示装置及び電子機器 |
JP2009128826A (ja) * | 2007-11-27 | 2009-06-11 | Funai Electric Co Ltd | 液晶表示装置、及び液晶装置の駆動方法 |
TWI384454B (zh) * | 2008-03-06 | 2013-02-01 | Sunplus Technology Co Ltd | Applicable to the liquid crystal display of the image processing system and methods |
US8446527B2 (en) * | 2009-07-21 | 2013-05-21 | Qualcomm Incorporated | System of programmable time intervals used for video signal synchronization |
-
2010
- 2010-08-20 JP JP2010185288A patent/JP2012042815A/ja active Pending
-
2011
- 2011-08-10 US US13/206,939 patent/US20120044252A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150070967A (ko) * | 2013-12-17 | 2015-06-25 | 후다바 덴시 고교 가부시키가이샤 | 주사선 구동 장치, 표시 장치 및 주사선 구동 방법 |
KR101640321B1 (ko) | 2013-12-17 | 2016-07-15 | 후다바 덴시 고교 가부시키가이샤 | 주사선 구동 장치, 표시 장치 및 주사선 구동 방법 |
Also Published As
Publication number | Publication date |
---|---|
US20120044252A1 (en) | 2012-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10147370B2 (en) | Variable refresh rate gamma correction | |
JP5021062B2 (ja) | 画像表示装置、画像表示モニター、およびテレビジョン受像機 | |
JP4629096B2 (ja) | 画像表示装置、画像表示モニター、およびテレビジョン受像機 | |
JP4722517B2 (ja) | 画像表示装置、画像表示モニター、およびテレビジョン受像機 | |
JP5058524B2 (ja) | 表示装置及びその駆動方法 | |
JP2005173387A (ja) | 画像処理方法、表示装置の駆動方法及び表示装置 | |
JP2002207463A (ja) | 液晶表示装置 | |
JP2006343706A (ja) | 表示装置 | |
JP2007133051A (ja) | 画像表示装置 | |
JPWO2007052441A1 (ja) | 画像表示方法および画像表示装置 | |
WO2007026551A1 (ja) | 表示装置、表示方法、表示モニターおよびテレビジョン受像機 | |
JP2007271842A (ja) | 表示装置 | |
JP2012042815A (ja) | 画像表示装置及びその制御方法 | |
JP2007140217A (ja) | 表示装置 | |
KR100877915B1 (ko) | 표시 장치, 표시 모니터, 및 텔레비전 수상기 | |
JPWO2011108310A1 (ja) | 立体映像制御装置(3Dimagecontrolapparatus)及び方法 | |
US20120113102A1 (en) | 3d-image control apparatus and method | |
KR100935404B1 (ko) | 표시장치 | |
JP2009109736A (ja) | 液晶表示装置及びその駆動方法 | |
JP2011059312A (ja) | 画像表示装置およびその制御方法 | |
JP2011141557A (ja) | 表示装置 | |
US20120268431A1 (en) | Drive circuit for display, display, and method of driving display | |
JP4732440B2 (ja) | 表示装置 | |
JP4908985B2 (ja) | 表示装置 | |
JP2009162955A (ja) | 画像表示装置 |