JP2012038978A - 半導体装置、及び半導体装置の製造方法 - Google Patents
半導体装置、及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2012038978A JP2012038978A JP2010178950A JP2010178950A JP2012038978A JP 2012038978 A JP2012038978 A JP 2012038978A JP 2010178950 A JP2010178950 A JP 2010178950A JP 2010178950 A JP2010178950 A JP 2010178950A JP 2012038978 A JP2012038978 A JP 2012038978A
- Authority
- JP
- Japan
- Prior art keywords
- contact plug
- insulating film
- diffusion layer
- semiconductor device
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】半導体基板10に設けられ、メモリセルを構成する拡散層50、及びダミーセルを構成する拡散層52と、半導体基板10上に設けられた層間絶縁膜20、22と、層間絶縁膜22上に設けられ、拡散層50と重なる少なくとも1つの凹部32を有するシリンダー層絶縁膜24と、拡散層50上に設けられたコンタクトプラグ102と、拡散層52上に設けられたコンタクトプラグ104と、凹部32の側面及び底面上に設けられ、コンタクトプラグ102を介して拡散層52と接続する下部電極130と、下部電極130上、シリンダー層絶縁膜24上、及びコンタクトプラグ104上に設けられ、コンタクトプラグ104を介して拡散層52と接続する誘電体膜132と、誘電体膜132上に設けられた上部電極134と、を備える。
【選択図】図1
Description
前記メモリセルの隣に位置するダミーセルと、
を含む半導体装置であって、
半導体基板と、
前記半導体基板に設けられ、前記メモリセルを構成する第1の拡散層と、
前記半導体基板に設けられ、前記ダミーセルを構成する第2の拡散層と、
前記半導体基板上に設けられ、平面視で前記第1の拡散層と重なる少なくとも1つの凹部を有する層間絶縁膜と、
前記第1の拡散層上に設けられた第1のコンタクトプラグと、
前記第2の拡散層上に設けられた第2のコンタクトプラグと、
前記凹部の側面及び底面上に設けられ、前記第1のコンタクトプラグを介して前記第1の拡散層と接続する下部電極と、
前記下部電極上、前記凹部の周囲に位置する前記層間絶縁膜上、及び前記第2のコンタクトプラグ上に連続して設けられ、前記第2のコンタクトプラグを介して前記第2の拡散層と接続する誘電体膜と、
前記誘電体膜上に設けられた上部電極と、
を備える半導体装置が提供される。
20 層間絶縁膜
22 層間絶縁膜
24 シリンダー層絶縁膜
26 配線層絶縁膜
30 レジスト
32 凹部
40 素子分離領域
50 拡散層
52 拡散層
54 拡散層
56 拡散層
58 エクステンション領域
60 ビット線
62 ダミービット線
64 ワード線
66 ダミーワード線
70 ゲート絶縁膜
72 ゲート電極
74 サイドウォール
102 コンタクトプラグ
104 コンタクトプラグ
106 コンタクトプラグ
108 ビットコンタクトプラグ
109 ダミービットコンタクトプラグ
114 上部コンタクトプラグ
116 上部コンタクトプラグ
124 下部コンタクトプラグ
126 下部コンタクトプラグ
130 下部電極
132 誘電体膜
134 上部電極
136 導電膜
140 金属配線
142 導電膜
150 絶縁保護キャパシタ
200 半導体装置
201 半導体装置
Claims (8)
- メモリセルと、
前記メモリセルの隣に位置するダミーセルと、
を含む半導体装置であって、
半導体基板と、
前記半導体基板に設けられ、前記メモリセルを構成する第1の拡散層と、
前記半導体基板に設けられ、前記ダミーセルを構成する第2の拡散層と、
前記半導体基板上に設けられ、平面視で前記第1の拡散層と重なる少なくとも1つの凹部を有する層間絶縁膜と、
前記第1の拡散層上に設けられた第1のコンタクトプラグと、
前記第2の拡散層上に設けられた第2のコンタクトプラグと、
前記凹部の側面及び底面上に設けられ、前記第1のコンタクトプラグを介して前記第1の拡散層と接続する下部電極と、
前記下部電極上、前記凹部の周囲に位置する前記層間絶縁膜上、及び前記第2のコンタクトプラグ上に連続して設けられ、前記第2のコンタクトプラグを介して前記第2の拡散層と接続する誘電体膜と、
前記誘電体膜上に設けられた上部電極と、
を備える半導体装置。 - 請求項1に記載の半導体装置において、
前記層間絶縁膜は、複数の前記凹部を有しており、
前記誘電体膜は、前記複数の凹部それぞれに位置する前記下部電極上、及び前記凹部の間に位置する前記層間絶縁膜上に連続して設けられている半導体装置。 - 請求項1または2に記載の半導体装置において、
前記第2のコンタクトプラグの材料の抵抗値は、前記下部電極の材料の抵抗値よりも低い半導体装置。 - 請求項1ないし3いずれか1項に記載の半導体装置において、
前記下部電極は、TiNにより構成されており、
前記第2のコンタクトプラグは、Wにより構成されている半導体装置。 - 請求項1ないし4いずれか1項に記載の半導体装置において、
前記下部電極より下に位置するように前記層間絶縁膜中に設けられたビット線を更に備える半導体装置。 - 請求項1ないし5いずれか1項に記載の半導体装置において、
論理回路部を更に含んでおり、
前記半導体基板に設けられ、前記回路部を構成する第3の拡散層と、
前記第3の拡散層上に設けられた第3のコンタクトプラグと、
前記層間絶縁膜上に形成され、かつ前記第3のコンタクトプラグを介して前記第3の拡散層と接続する金属配線を更に備える半導体装置。 - 請求項1ないし6いずれか1項に記載の半導体装置において、
前記第2のコンタクトプラグは、前記上部電極が形成されている領域の外側において層間絶縁膜上に露出しており、
前記上部電極上、及び前記第2のコンタクトプラグ上に連続して設けられた導電膜をさらに備え、
前記上部電極は、前記導電膜、及び前記第2のコンタクトプラグを介して前記第2の拡散層と接続している半導体装置。 - メモリセルと、
前記メモリセルの隣に位置するダミーセルと、
を含む半導体装置の製造方法であって、
半導体基板に、前記メモリセルを構成する第1の拡散層を形成するとともに、前記ダミーセルを構成する第2の拡散層を形成する工程と、
前記半導体基板上に層間絶縁膜を形成する工程と、
前記層間絶縁膜を貫通し、前記第1の拡散層と接続する第1の下部コンタクトプラグを形成するとともに、前記層間絶縁膜を貫通し、前記第2の拡散層と接続する第2の下部コンタクトプラグを形成する工程と、
前記層間絶縁膜上、前記第1の下部コンタクトプラグ上、及び前記第2の下部コンタクトプラグ上にシリンダー層絶縁膜を形成する工程と、
前記第2の下部コンタクトプラグ上に、前記シリンダー層絶縁膜を貫通する上部コンタクトプラグを形成する工程と、
前記シリンダー層絶縁膜に、前記シリンダー層絶縁膜を貫通する少なくとも1つの凹部を形成し、前記第1の下部コンタクトプラグを露出させる工程と、
前記凹部の側面、及び底面上に下部電極を形成する工程と、
前記下部電極上、前記シリンダー層絶縁膜上、及び前記上部コンタクトプラグ上に連続に、誘電体膜を形成する工程と、
前記誘電体膜上に上部電極を形成する工程と、
を備える半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010178950A JP5591016B2 (ja) | 2010-08-09 | 2010-08-09 | 半導体装置、及び半導体装置の製造方法 |
US13/178,972 US20120032242A1 (en) | 2010-08-09 | 2011-07-08 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010178950A JP5591016B2 (ja) | 2010-08-09 | 2010-08-09 | 半導体装置、及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012038978A true JP2012038978A (ja) | 2012-02-23 |
JP5591016B2 JP5591016B2 (ja) | 2014-09-17 |
Family
ID=45555491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010178950A Expired - Fee Related JP5591016B2 (ja) | 2010-08-09 | 2010-08-09 | 半導体装置、及び半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20120032242A1 (ja) |
JP (1) | JP5591016B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013258316A (ja) * | 2012-06-13 | 2013-12-26 | Renesas Electronics Corp | Dram装置 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101087846B1 (ko) * | 2010-11-04 | 2011-11-30 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
JP6080544B2 (ja) * | 2012-12-26 | 2017-02-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6359332B2 (ja) | 2014-05-09 | 2018-07-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR20180120019A (ko) * | 2017-04-26 | 2018-11-05 | 에스케이하이닉스 주식회사 | 반도체 소자 및 이의 제조 방법 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1140765A (ja) * | 1997-07-16 | 1999-02-12 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2002324851A (ja) * | 2001-04-26 | 2002-11-08 | Nec Corp | 半導体装置およびその製造方法 |
JP2004349424A (ja) * | 2003-05-21 | 2004-12-09 | Renesas Technology Corp | 半導体装置 |
JP2006203129A (ja) * | 2005-01-24 | 2006-08-03 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2006203128A (ja) * | 2005-01-24 | 2006-08-03 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及びその製造方法 |
JP2009170637A (ja) * | 2008-01-16 | 2009-07-30 | Panasonic Corp | 半導体記憶装置の製造方法および半導体記憶装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4578785B2 (ja) * | 2003-05-21 | 2010-11-10 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP4492940B2 (ja) * | 2004-05-31 | 2010-06-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2010
- 2010-08-09 JP JP2010178950A patent/JP5591016B2/ja not_active Expired - Fee Related
-
2011
- 2011-07-08 US US13/178,972 patent/US20120032242A1/en not_active Abandoned
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1140765A (ja) * | 1997-07-16 | 1999-02-12 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2002324851A (ja) * | 2001-04-26 | 2002-11-08 | Nec Corp | 半導体装置およびその製造方法 |
JP2004349424A (ja) * | 2003-05-21 | 2004-12-09 | Renesas Technology Corp | 半導体装置 |
JP2006203129A (ja) * | 2005-01-24 | 2006-08-03 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2006203128A (ja) * | 2005-01-24 | 2006-08-03 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及びその製造方法 |
JP2009170637A (ja) * | 2008-01-16 | 2009-07-30 | Panasonic Corp | 半導体記憶装置の製造方法および半導体記憶装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013258316A (ja) * | 2012-06-13 | 2013-12-26 | Renesas Electronics Corp | Dram装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5591016B2 (ja) | 2014-09-17 |
US20120032242A1 (en) | 2012-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102306515B1 (ko) | 개선된 강유전체 랜덤 액세스 메모리(FeRAM)에 관한 방법 및 구조 | |
US8063425B2 (en) | Semiconductor device having reduced thickness, electronic product employing the same, and methods of fabricating the same | |
KR102505229B1 (ko) | 반도체 소자 및 반도체 소자 제조 방법 | |
KR101874585B1 (ko) | 소자분리막을 가지는 반도체 소자 | |
JP6263093B2 (ja) | 半導体装置 | |
KR20140075875A (ko) | 반도체 소자 | |
KR20170035649A (ko) | 반도체 소자 및 그 제조방법 | |
KR20140148274A (ko) | 기판에 임베디드된 플로팅 게이트를 갖는 메모리 디바이스들 | |
US8581315B2 (en) | Semiconductor device having cylindrical lower electrode of capacitor and manufacturing method thereof | |
JP5591016B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
TW201440172A (zh) | 埋入式字元線結構及其製造方法 | |
CN114121962A (zh) | 动态随机存取存储器装置及其形成方法 | |
KR20140112935A (ko) | 반도체 장치 및 그 제조 방법 | |
US9136269B2 (en) | Semiconductor device and method of manufacturing the same | |
TWI738489B (zh) | 記憶裝置 | |
US20210005620A1 (en) | Semiconductor device including gate layer and vertical structure and method of forming the same | |
JP2008277434A (ja) | 半導体装置及びその製造方法 | |
EP3826057A1 (en) | Semiconductor device and method of fabricating the same | |
JP2009170637A (ja) | 半導体記憶装置の製造方法および半導体記憶装置 | |
KR20090111050A (ko) | 반도체 소자 및 그의 제조방법 | |
KR100703832B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
CN116801613A (zh) | 半导体器件及其制作方法 | |
KR20120120793A (ko) | 반도체 소자 및 그 형성 방법 | |
JP2010225993A (ja) | 半導体装置の製造方法および半導体装置 | |
KR20080029256A (ko) | 반도체 소자의 캐패시터 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130430 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140527 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140722 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140729 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5591016 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |