JP2012037314A - 評価用基板および基板評価方法 - Google Patents

評価用基板および基板評価方法 Download PDF

Info

Publication number
JP2012037314A
JP2012037314A JP2010176126A JP2010176126A JP2012037314A JP 2012037314 A JP2012037314 A JP 2012037314A JP 2010176126 A JP2010176126 A JP 2010176126A JP 2010176126 A JP2010176126 A JP 2010176126A JP 2012037314 A JP2012037314 A JP 2012037314A
Authority
JP
Japan
Prior art keywords
test pattern
substrate
layer
test
evaluation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010176126A
Other languages
English (en)
Inventor
Mitsuhiko Sugane
光彦 菅根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010176126A priority Critical patent/JP2012037314A/ja
Priority to US13/184,738 priority patent/US20120032700A1/en
Priority to CN2011102202945A priority patent/CN102375092A/zh
Publication of JP2012037314A publication Critical patent/JP2012037314A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805Bare printed circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Testing Relating To Insulation (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】試験パターンが多層に積層されている基板において、内層の試験パターンの絶縁不良が生じた箇所を特定することができる基板評価方法を提供する。
【解決手段】多層に積層された基板であって、内層に試験パターン層を備え、試験パターン層が、櫛歯状の第1試験パターンと、第1試験パターンの間に沿って配置される、分岐のない第2試験パターンと、を備える基板を準備する準備工程と、第1試験パターンと第2試験パターンとの間に電圧を印加する電圧印加工程と、基板の絶縁性を評価する評価工程と、を有することを特徴とする。
【選択図】図2

Description

本発明は、プリント配線基板などの基板の絶縁性を評価するための評価用基板および基板評価方法に関する。
近年、電子機器に搭載されるプリント配線基板の配線密度が高くなっている。また、多層配線を用いたプリント配線基板では、層間絶縁層の膜厚が薄くなっている。このようなプリント配線基板を電子機器に搭載するにあたって、プリント配線基板の信頼性を短時間で評価することが求められる。
従来、プリント配線基板の信頼性を評価するためのパターンを用いて、絶縁された配線間に電圧を印加し、絶縁抵抗の減少を測定することによりプリント配線基板の信頼性を評価する方法が用いられている。
ここで、図1を参照して、プリント配線基板の信頼性を評価する従来の方法について説明する。図1は、プリント配線基板の信頼性を評価するための従来のパターンの一例を示す図である。図1に示されるように、プリント配線基板10には、櫛歯状の試験パターン2A,2Bが形成されている。試験パターン2A,2Bには、電源4が接続されている。
従来の評価方法では、まず、試験パターン2A,2B間に絶縁抵抗計を接続し、試験パターン2A,2B間の絶縁抵抗を測定する。次に、電源4を用いて、試験パターン2A,2B間に電圧を一定時間印加する。その後、試験パターン2A,2B間に絶縁抵抗計を接続し、試験パターン2A,2B間の絶縁抵抗を測定する。従来の評価方法では、試験パターン2A,2Bに電圧を印加する前後の絶縁抵抗を測定することにより、プリント配線基板10の信頼性の評価を行う。
また、プリント配線基板に形成された導体の欠陥を検査するために、時間領域反射(TDR:Time Domain Reflectrometry)測定を用いる方法が知られている。
特開2000−304801号公報 特開平3−33665号公報
図1に示されるような櫛歯状の試験パターンを用いた評価方法では、絶縁不良が生じた箇所を目視で確認するため、試験パターンが多層に積層されている基板においては、内層の試験パターンで生じた絶縁不良を確認するのが困難となる場合がある。
また、図1に示されるような櫛歯状の試験パターンにTDR測定を適用しても、絶縁不良が生じた箇所を特定することは困難である。
そこで、試験パターンが多層に積層されている基板において、内層の試験パターンで絶縁不良が生じた箇所を特定することができる評価用基板および基板評価方法を提供することを目的とする。
開示の基板評価方法は、多層に積層された基板であって、内層に試験パターン層を備え、前記試験パターン層が、櫛歯状の第1試験パターンと、第1試験パターンの間に沿って配置される、分岐のない第2試験パターンと、を備える基板を準備する準備工程と、第1試験パターンと第2試験パターンとの間に電圧を印加する電圧印加工程と、前記基板の絶縁性を評価する評価工程と、を有することを特徴とする。
また、開示の評価用基板は、多層に積層された基板であって、内層に試験パターン層を備え、前記試験パターン層が、櫛歯状の第1試験パターンと、第1試験パターンの間に沿って配置される、分岐のない第2試験パターンと、を備えることを特徴とする。
開示の評価用基板および基板評価方法によれば、試験パターンが多層に積層されている基板において、内層の試験パターンで絶縁不良が生じた箇所を特定することができる。
信頼性を評価するための従来のパターンの一例を示す図である。 試験パターン層の一例を示す平面図である。 ベタパターン層の一例を示す平面図である。 スルーホール接続層の一例を示す平面図である。 基板の積層構造の一例を示す断面図である。 基板評価方法の一例を示すフローチャートである。 基板にプローブを接続した状態を示す図である。 第1試験パターンと第2試験パターンとの間に電圧が印加されている状態における試験パターン層の電気的な接続関係を示す図である。 (a)は、絶縁不良が生じていない場合のTDR測定の結果の一例を示す図であり、(b)は、絶縁不良が生じた場合のTDR測定の結果の一例を示す図である。 変形例の基板評価方法を示すフローチャートである。
<実施形態>
以下、プリント配線基板などの基板の絶縁性の評価に用いる評価用基板、及び、評価用基板を用いた基板評価方法について、実施形態に基づいて説明する。
(評価用基板)
まず、図2〜図5を参照して、本実施形態の評価用基板(以下、「基板」と呼ぶ。)について説明する。本実施形態の基板10は、試験パターン層20と、ベタパターン層30,40と、スルーホール接続層60と、を備える。試験パターン層20は、ベタパターン層30とベタパターン層40とに挟まれて配置される。基板10の積層構造は、実際に製造される製品の積層構造と近い構造であることが好ましい。例えば、本実施形態のベタパターン層30,40は、実際に製造される製品の積層構造を再現するために設けられる。
ここで、図2を参照して、本実施形態の試験パターン層20について説明する。図2は、本実施形態の試験パターン層20の一例を示す平面図である。図2に示されるように、本実施形態の試験パターン層20は、櫛歯状の第1試験パターン22と、第1試験パターンの間に沿って配置される、分岐のない第2試験パターン24と、を備える。図2に示される例では、3本の歯を備える櫛歯状の第1試験パターン22と2本の歯を備える櫛歯状の第1試験パターン22とが互いに嵌合するように配置されている。
また、試験パターン層20には、第1スルーホール50,52と、第2スルーホール54と、第3スルーホール56と、が形成されている。第1スルーホール50,52は、第1試験パターン22と接続されている。また、第2スルーホール54は、第2試験パターン24と接続されている。また、第3スルーホール56は、後述するように、試験パターン層20を挟むベタパターン層30とベタパターン層40とを電気的に接続するために用いられる。試験パターン層20に形成される第1試験パターン22や第2試験パターン24と電気的に接続されないように、第3スルーホール56は配置される。
なお、第1スルーホール50,52、第2スルーホール54、第3スルーホール56の内壁面にはスルーホールめっきが施されている。
次に、図3を参照して、本実施形態のベタパターン層30,40について説明する。図3は、本実施形態のベタパターン層30,40の一例を示す平面図である。図3に示されるように、本実施形態のベタパターン層30,40には、第1スルーホール50,52、第2スルーホール54、第3スルーホール56が形成されている。また、第1スルーホール50,52、第2スルーホール54、第3スルーホール56、および、第1スルーホール50,52の周囲の間隙50a,52a、第2スルーホール54の周囲の間隙54aを除いて、ベタパターン層30,40の略全面には、ベタパターン電極32,42が形成されている。
第1スルーホール50,52、第2スルーホール54の周囲には、それぞれ間隙50a,52a,54aが設けられている。そのため、第1スルーホール50,52、第2スルーホール54は、ベタパターン電極32,42と電気的に接続されない。一方、第3スルーホール56の周囲には間隙が設けられておらず、第3スルーホール56は、ベタパターン電極32,42と電気的に接続されている。
次に、図4を参照して、本実施形態のスルーホール接続層60について説明する。図4は、本実施形態のスルーホール接続層60の一例を示す平面図である。スルーホール接続層60が配置される場所は特に限定されるものではないが、例えば、基板10の最下層に配置することができる。
図4に示されるように、本実施形態のスルーホール接続層60には、第1スルーホール50,52、第2スルーホール54、第3スルーホール56が形成されている。また、第1スルーホール50と第2スルーホール52とを電気的に接続する配線62が形成されている。上述したように、第1スルーホール50,52の内壁面にはスルーホールめっきが施されているため、配線62、第1スルーホール50,52を介して、図2に示される2つの第1試験パターン22は、電気的に接続される。
ここで、図5を参照して、本実施形態の基板10の積層構造について説明する。図5は、図2のA−A線に沿った基板10の断面図である。図5に示されるように、試験パターン層20は、ベタパターン層30とベタパターン層40とに挟まれて配置されている。具体的には、ベタパターン層30は試験パターン層20の下層に配置され、ベタパターン層40は試験パターン層20の上層に配置されている。また、図5には示されていないが、スルーホール接続層60は、ベタパターン層30の下層に配置されている。
以上が、本実施形態の基板10の構成である。
なお、本実施形態では、基板10が1層の試験パターン層20を備える例について説明したが、基板10が多層の試験パターン層20を備える場合にも、以下に説明する基板評価方法を適用することができる。
(基板評価方法)
次に、上述した基板10を用いた基板評価方法について説明する。本実施形態の基板評価方法では、TDR測定法を用いて、試験パターン層に絶縁不良が生じた箇所を特定する。ここで、図6を参照して、本実施形態の基板評価方法の概略を説明する。図6は、本実施形態の基板評価方法の一例を示すフローチャートである。
まず、第1試験パターン22と第2試験パターン24との間に電圧を印加する(ステップS101)。具体的な試験条件の一例として、温度85℃、湿度85%の条件下で、第1試験パターン22と第2試験パターン24との間に60Vの電圧を500時間印加する。
ここで、図7を参照して、第1試験パターン22と第2試験パターン24との間に電圧を印加する方法について説明する。図7は、基板10にプローブ70を接続した状態を示す図である。図7に示されるように、プローブ70は複数の端子72を備える。図7に示されるプローブ70は、3つの端子72を備える。プローブ70は、ケーブル74を介して試験装置80に接続される。
試験装置80は、各端子72に電圧を印加することができる。また、後述するように、TDR測定法を用いて、第2試験パターンのインピーダンスを測定するため、試験装置80は、パルス発生部とオシロスコープとを備える。
3つの端子72は、図2〜図4を参照して説明した基板10の第1スルーホール50、第2スルーホール54、第3スルーホール56のそれぞれに挿入される。第1スルーホール50に挿入される端子72と第2スルーホール54に挿入される端子72との間に60Vの電圧を印加することにより、第1試験パターン22と第2試験パターン24との間に60Vの電圧が印加される。
図8は、第1試験パターン22と第2試験パターン24との間に電圧が印加されている状態における試験パターン層20の電気的な接続関係を示す図である。上述したように、2つの第1試験パターン22は、スルーホール接続層60に設けられた配線62、第1スルーホール50,52を介して、電気的に接続されている。そのため、第1スルーホール50に挿入される端子72と第2スルーホール54に挿入される端子72との間に電圧を印加することにより、第1試験パターン22と第2試験パターン24との間に電圧が印加される。
図6に戻り、次に、TDR測定法を用いて、第2試験パターン24のインピーダンスを測定する(ステップS102)。具体的には、図2〜図4を参照して説明した基板10の第2スルーホール54に挿入される端子72にパルス状の電圧を印加する。第2スルーホール54は、第2試験パターン24の端に電気的に接続されているため、第2試験パターン24の端にパルス状の電圧が印加される。また、第2試験パターン24のインピーダンスの時間変化を測定する。なお、第1スルーホール50、第3スルーホール56に挿入される端子72には、一定の電圧(例えば、1V)が供給される。
次に、TDR測定法によるインピーダンスの測定結果を用いて、絶縁不良が発生した箇所を特定する(ステップS103)。
ここで、図9を参照して、TDR測定法を用いたインピーダンスの時間変化について説明する。図9(a)は、絶縁不良が生じていない場合のインピーダンスの測定結果の一例を示す図であり、図9(b)は、絶縁不良が生じた場合のインピーダンスの測定結果の一例を示す図である。図9の横軸は時間tを示し、縦軸はインピーダンスZを示す。また、測定されたインピーダンスが図9に斜線で示される領域と重なる場合は、第2試験パターン24に絶縁不良が生じていることを示す。
具体的には、第2試験パターン24に絶縁不良が生じていない場合は、測定されるインピーダンスは所定の範囲内の大きさとなるため、図9(a)に示されるように、測定されたインピーダンスは斜線で示される領域と重ならない。
一方、第2試験パターン24に絶縁不良が生じている場合は、測定されるインピーダンスは所定の範囲よりも大きい値又は小さい値となる。そのため、図9(b)に示されるように、測定されたインピーダンスが斜線で示される領域と重なる。
そのため、TDR測定法を用いて第2試験パターン24のインピーダンスを測定することにより、第2試験パターン24に絶縁不良が生じているか否かを判別することができる。
更に、図9(b)に示されるように、第2試験パターン24に絶縁不良が生じている場合、測定されたインピーダンスが斜線で示される領域と重なる時間tから、第2試験パターン24内で絶縁不良が生じている箇所を特定することができる。例えば、測定されたインピーダンスが図9(b)に斜線で示される領域に時間的に早く重なる場合は、図2に示される第2試験パターン24の内、第2スルーホール54に近い箇所で絶縁不良が生じていると判断することができる。また、測定されたインピーダンスが図9(b)に斜線で示される領域に時間的に遅く重なる場合は、第2試験パターン24の内、第2スルーホール54から遠い箇所で絶縁不良が生じていると判断することができる。
以上説明したように、本実施形態の基板評価方法では、試験パターン層20に形成された分岐のない第2試験パターン24を用いて、絶縁性の評価を行う。そのため、試験パターン層20がベタパターン層30,40に挟まれ、試験パターン層20で生じた絶縁不良を目視で確認するのが困難である場合においても、絶縁不良が生じた箇所を特定することが可能となる。
(変形例)
上述した実施形態の基板評価方法は、TDR測定法を用いて、試験パターン層に絶縁不良が生じた箇所を特定するものであるが、絶縁不良が生じた箇所を特定する方法はTDR測定法に限られるものではない。本変形例では、絶縁不良が生じた箇所を特定する他の例について説明する。
図10は、本変形例の基板評価方法を示すフローチャートである。
まず、第2試験パターン24の端からの距離に対応するインピーダンスを測定する(ステップS201)。ステップS201により、例えば、第2試験パターン24の端からの距離と、その距離に対応するインピーダンスとの関係を示すグラフが得られる。
次に、第1試験パターン22と第2試験パターン24との間に電圧を印加する(ステップS202)。具体的な試験条件の一例として、温度85℃、湿度85%の条件下で、第1試験パターン22と第2試験パターン24との間に60Vの電圧を500時間印加する。
また、ステップS202と同時に、第1試験パターン22と第2試験パターン24との間を流れる電流を測定する(ステップS203)。例えば、第1試験パターン22と第2試験パターン24との間の絶縁抵抗が正常な値(例えば、100MΩ以上)である場合、第1試験パターン22と第2試験パターン24との間を流れる電流は所定の値以下(例えば、0.6μA以下)となる。
ここで、第1試験パターン22と第2試験パターン24との間で絶縁不良が生じた場合を想定する。この場合、第1試験パターン22と第2試験パターン24との間の絶縁抵抗は、所定の値以下(例えば、100kΩ以下)となり、第1試験パターン22と第2試験パターン24との間を流れる電流は所定の値以上(例えば、0.6mA以上)となる。そのため、第1試験パターン22と第2試験パターン24との間を流れる電流が所定の値以上となった場合は、第1試験パターン22と第2試験パターン24との間で絶縁不良が生じたと判断することができる。
次に、ステップS201と同様、第2試験パターン24の端からの距離に対応するインピーダンスを測定する(ステップS204)。ステップS204により、例えば、第2試験パターン24の端からの距離と、その距離に対応するインピーダンスとの関係を示すグラフが得られる。
次に、ステップS201で測定されたインピーダンスとステップS204で測定されたインピーダンスとを比較することにより、絶縁不良が発生した箇所を特定する(ステップS205)。具体的には、ステップS201により得られたグラフと、ステップS204により得られたグラフとを比較する。
ステップS202の試験によって絶縁不良が生じなかった場合は、ステップS201で得られるグラフとステップS204で得られるグラフは実質的に同一なグラフとなる。一方、ステップS202の試験によって絶縁不良が生じた場合は、ステップS201で得られるグラフとステップS204で得られるグラフは、絶縁不良が生じた箇所よりも第2試験パターン24の端に近い部分に相当する区間のグラフは実質的に同一となるが、絶縁不良が生じた箇所よりも第2試験パターン24の端から遠い部分に相当する区間のグラフは互いに異なるグラフとなる。そのため、ステップS201で得られるグラフとステップS204で得られるグラフとを比較することにより、絶縁不良が生じた箇所を特定することができる。
なお、ステップS203において、第1試験パターン22と第2試験パターン24との間を流れる電流が所定の値(例えば、0.6μA以下)である場合は、絶縁不良が生じていないと判断し、ステップS204,S205を省略してもよい。
以上説明したように、本変形例のように、電圧を印加する試験の前後において、第2試験パターン24の端からの距離に対応するインピーダンスを測定し、測定されたインピーダンスを比較する方法においても、上述した実施形態と同様、絶縁不良が生じた箇所を特定することが可能となる。
以上、本発明の基板評価方法について詳細に説明したが、本発明は上記実施形態に限定されるものではない。また、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
(付記)
なお、本発明は、以下の付記に記載されるように構成することができる。
(付記1)
多層に積層された基板であって、内層に試験パターン層を備え、前記試験パターン層が、櫛歯状の第1試験パターンと、第1試験パターンの間に沿って配置される、分岐のない第2試験パターンと、を備える基板を準備する準備工程と、
第1試験パターンと第2試験パターンとの間に電圧を印加する電圧印加工程と、
前記基板の絶縁性を評価する評価工程と、
を有することを特徴とする基板評価方法。
(付記2)
前記評価工程は、第2試験パターンの端にパルス状の電圧を印加し、第2試験パターンのインピーダンスを測定することにより、第2試験パターンに異常が生じた位置を特定する、付記1に記載の基板評価方法。
(付記3)
前記電圧印加工程の前に、第2試験パターンの端からの距離に対応するインピーダンスを測定する第1測定工程と、
前記電圧印加工程の後に、第2試験パターンの端からの距離に対応するインピーダンスを測定する第2測定工程と、を有し、
前記評価工程は、第1測定工程で測定されたインピーダンスと第2測定工程で測定されたインピーダンスとを比較することにより、第2位試験パターンに異常が生じた位置を特定する、付記1に記載の基板評価方法。
(付記4)
前記準備工程で準備される基板は、前記基板の略全面に電極が形成された全面電極層を複数備え、前記試験パターン層は前記全面電極層に挟まれて配置される、付記1乃至3のいずれかに記載の基板評価方法。
(付記5)
多層に積層された基板であって、
内層に試験パターン層を備え、
前記試験パターン層が、櫛歯状の第1試験パターンと、第1試験パターンの間に沿って配置される、分岐のない第2試験パターンと、を備えることを特徴とする評価用基板。
(付記6)
略全面に電極が形成され、前記試験パターン層を挟む電極層を備える、付記5に記載の評価用基板。
2A,2B 試験パターン
4 電源
10 基板
20 試験パターン層
22 第1試験パターン
24 第2試験パターン
30,40 ベタパターン層
32,42 ベタパターン電極
50,52 第1スルーホール
50a,52a 間隙
54 第2スルーホール
54a 間隙
56 第3スルーホール
60 スルーホール接続層
62 配線
70 プローブ
72 端子
74 ケーブル
80 試験装置

Claims (5)

  1. 多層に積層された基板であって、内層に試験パターン層を備え、前記試験パターン層が、櫛歯状の第1試験パターンと、第1試験パターンの間に沿って配置される、分岐のない第2試験パターンと、を備える基板を準備する準備工程と、
    第1試験パターンと第2試験パターンとの間に電圧を印加する電圧印加工程と、
    前記基板の絶縁性を評価する評価工程と、
    を有することを特徴とする基板評価方法。
  2. 前記評価工程は、第2試験パターンの端にパルス状の電圧を印加し、第2試験パターンのインピーダンスを測定することにより、第2試験パターンに異常が生じた位置を特定する、請求項1に記載の基板評価方法。
  3. 前記電圧印加工程の前に、第2試験パターンの端からの距離に対応するインピーダンスを測定する第1測定工程と、
    前記電圧印加工程の後に、第2試験パターンの端からの距離に対応するインピーダンスを測定する第2測定工程と、を有し、
    前記評価工程は、第1測定工程で測定されたインピーダンスと第2測定工程で測定されたインピーダンスとを比較することにより、第2位試験パターンに異常が生じた位置を特定する、請求項1に記載の基板評価方法。
  4. 多層に積層された基板であって、
    内層に試験パターン層を備え、
    前記試験パターン層が、櫛歯状の第1試験パターンと、第1試験パターンの間に沿って配置される、分岐のない第2試験パターンと、を備えることを特徴とする評価用基板。
  5. 略全面に電極が形成され、前記試験パターン層を挟む電極層を備える、請求項4に記載の評価用基板。

JP2010176126A 2010-08-05 2010-08-05 評価用基板および基板評価方法 Pending JP2012037314A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010176126A JP2012037314A (ja) 2010-08-05 2010-08-05 評価用基板および基板評価方法
US13/184,738 US20120032700A1 (en) 2010-08-05 2011-07-18 Multilayer wiring board and method for evaluating multilayer wiring board
CN2011102202945A CN102375092A (zh) 2010-08-05 2011-08-02 多层布线板和评估多层布线板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010176126A JP2012037314A (ja) 2010-08-05 2010-08-05 評価用基板および基板評価方法

Publications (1)

Publication Number Publication Date
JP2012037314A true JP2012037314A (ja) 2012-02-23

Family

ID=45555702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010176126A Pending JP2012037314A (ja) 2010-08-05 2010-08-05 評価用基板および基板評価方法

Country Status (3)

Country Link
US (1) US20120032700A1 (ja)
JP (1) JP2012037314A (ja)
CN (1) CN102375092A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017062218A (ja) * 2015-09-25 2017-03-30 京セラ株式会社 印刷配線板の検査方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2888598B1 (en) 2012-08-23 2018-06-27 KONE Corporation Printed circuit arrangement
JP6421463B2 (ja) * 2014-06-02 2018-11-14 日本電産リード株式会社 基板検査装置、及び基板検査方法
TWI620475B (zh) * 2015-01-12 2018-04-01 南亞電路板股份有限公司 印刷電路板及其製作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09115979A (ja) * 1995-10-13 1997-05-02 Yamaha Corp 試験用半導体装置の評価方法
JPH09178786A (ja) * 1995-10-11 1997-07-11 Fluke Corp パルスベースのインピーダンス測定器および複素インピーダンスを測定するためのパルスベースの方法
JP2002168897A (ja) * 2000-12-01 2002-06-14 Murata Mfg Co Ltd セラミック電子部品のスクリーニング方法
JP2002286786A (ja) * 2001-03-27 2002-10-03 Matsushita Electric Works Ltd インピーダンス測定用回路パターン及びインピーダンス測定用回路板
JP2008098211A (ja) * 2006-10-06 2008-04-24 Hitachi Ltd プリント配線板のパターン形状及びプリント配線板の絶縁劣化試験方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000304801A (ja) * 1999-04-22 2000-11-02 Toshiba Corp 電子部品用信頼性評価装置及び電子部品の信頼性評価方法
JP2002164625A (ja) * 2000-11-27 2002-06-07 Sony Corp プリント配線基板及びプリント配線基板の信頼性試験方法
US6501278B1 (en) * 2001-06-29 2002-12-31 Intel Corporation Test structure apparatus and method
KR100414213B1 (ko) * 2001-07-24 2004-01-07 삼성전자주식회사 집적 회로 배선의 절연 신뢰성 검사 장치
AU2002360244A1 (en) * 2001-08-31 2003-04-07 Pdf Solutions, Inc. Test structures and models for estimating the yield impact of dishing and/or voids
JP2003133385A (ja) * 2001-10-25 2003-05-09 Toshiba Corp 半導体回路の配線欠陥評価用パターン及び評価方法
EP1570510A2 (en) * 2002-12-11 2005-09-07 PDF Solutions, Inc. Fast localization of electrical failures on an integrated circuit system and method
US7333346B2 (en) * 2003-08-27 2008-02-19 Denso Corporation Circuit board having test coupon and method for evaluating the circuit board
JP5034285B2 (ja) * 2006-03-23 2012-09-26 日本電気株式会社 多層配線基板及び特性インピーダンスの測定方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09178786A (ja) * 1995-10-11 1997-07-11 Fluke Corp パルスベースのインピーダンス測定器および複素インピーダンスを測定するためのパルスベースの方法
JPH09115979A (ja) * 1995-10-13 1997-05-02 Yamaha Corp 試験用半導体装置の評価方法
JP2002168897A (ja) * 2000-12-01 2002-06-14 Murata Mfg Co Ltd セラミック電子部品のスクリーニング方法
JP2002286786A (ja) * 2001-03-27 2002-10-03 Matsushita Electric Works Ltd インピーダンス測定用回路パターン及びインピーダンス測定用回路板
JP2008098211A (ja) * 2006-10-06 2008-04-24 Hitachi Ltd プリント配線板のパターン形状及びプリント配線板の絶縁劣化試験方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017062218A (ja) * 2015-09-25 2017-03-30 京セラ株式会社 印刷配線板の検査方法

Also Published As

Publication number Publication date
US20120032700A1 (en) 2012-02-09
CN102375092A (zh) 2012-03-14

Similar Documents

Publication Publication Date Title
CN101983004B (zh) Pcb板成品绝缘可靠性测试的图形结构及其方法
CN107527661B (zh) 一种字线电阻测试方法及三维存储器失效分析方法
CN103097901B (zh) 导通检测装置和导通检测方法
JP5509362B1 (ja) 部品内蔵回路基板及びその検査方法
JP2012037314A (ja) 評価用基板および基板評価方法
CN103983809A (zh) Pcb板及其在线测试结构以及该在线测试结构的制造方法
US20160351534A1 (en) Printed circuit boards having blind vias, method of testing electric current flowing through blind via thereof and method of manufacturing semiconductor packages including the same
CN102548219B (zh) 电路板的制作方法
TWI526132B (zh) Correction film structure
JP2020088318A (ja) 配線基板の検査方法及び配線基板の製造方法
CN2368042Y (zh) 印刷电路板的电气特性检测机构
US20080252306A1 (en) Displacement detection pattern for detecting displacement between wiring and via plug, displacement detection method, and semiconductor device
JP2010153263A (ja) 異方性導電シート、その製造方法、基板体、検査装置、部品モジュール、および電子製品
JP6076709B2 (ja) 導通検査装置および導通検査方法
US20060109022A1 (en) Test structure design for reliability test
US10264684B2 (en) Conductivity inspection method of printed circuit board and manufacturing method of printed circuit board
JP7468164B2 (ja) 配線基板、及びその検査方法
JP5370250B2 (ja) 半導体装置の製造方法
US11940481B2 (en) Electrical connection test for unpopulated printed circuit boards
JP4045841B2 (ja) プローブカード
US9648727B2 (en) Fault detection optimized electronic circuit and method
JP4860761B2 (ja) アダプタ基板及びこれを用いた半導体デバイス及びプリント基板の間の入出力信号の計測方法
KR20210060270A (ko) 전기적 불량을 검출하는 테스트 패턴들을 포함한 반도체 패키지 및 반도체 패키지 테스트 방법
JP2023001607A (ja) 配線基板積層体
JP2757663B2 (ja) 電磁波シールド層を備えるプリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140520