JP2012033750A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2012033750A JP2012033750A JP2010172608A JP2010172608A JP2012033750A JP 2012033750 A JP2012033750 A JP 2012033750A JP 2010172608 A JP2010172608 A JP 2010172608A JP 2010172608 A JP2010172608 A JP 2010172608A JP 2012033750 A JP2012033750 A JP 2012033750A
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous
- conductivity type
- type crystal
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000013078 crystal Substances 0.000 claims abstract description 86
- 239000012535 impurity Substances 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 13
- 230000001678 irradiating effect Effects 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract 11
- 239000013081 microcrystal Substances 0.000 claims description 19
- 229910052732 germanium Inorganic materials 0.000 claims description 15
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 15
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 3
- 229910052788 barium Inorganic materials 0.000 claims description 3
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 229910052735 hafnium Inorganic materials 0.000 claims description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 229910052741 iridium Inorganic materials 0.000 claims description 3
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052746 lanthanum Inorganic materials 0.000 claims description 3
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 3
- 229910052749 magnesium Inorganic materials 0.000 claims description 3
- 239000011777 magnesium Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052758 niobium Inorganic materials 0.000 claims description 3
- 239000010955 niobium Substances 0.000 claims description 3
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052712 strontium Inorganic materials 0.000 claims description 3
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052727 yttrium Inorganic materials 0.000 claims description 3
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- 238000002425 crystallisation Methods 0.000 abstract description 5
- 230000008025 crystallization Effects 0.000 abstract description 5
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 116
- 229910021417 amorphous silicon Inorganic materials 0.000 description 45
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 32
- 229910052710 silicon Inorganic materials 0.000 description 32
- 239000010703 silicon Substances 0.000 description 32
- 239000000758 substrate Substances 0.000 description 24
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 229910052796 boron Inorganic materials 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 11
- 238000000137 annealing Methods 0.000 description 10
- 229910052698 phosphorus Inorganic materials 0.000 description 9
- 238000004151 rapid thermal annealing Methods 0.000 description 8
- XUKUURHRXDUEBC-SXOMAYOGSA-N (3s,5r)-7-[2-(4-fluorophenyl)-3-phenyl-4-(phenylcarbamoyl)-5-propan-2-ylpyrrol-1-yl]-3,5-dihydroxyheptanoic acid Chemical compound C=1C=CC=CC=1C1=C(C=2C=CC(F)=CC=2)N(CC[C@@H](O)C[C@H](O)CC(O)=O)C(C(C)C)=C1C(=O)NC1=CC=CC=C1 XUKUURHRXDUEBC-SXOMAYOGSA-N 0.000 description 7
- 238000009826 distribution Methods 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02592—Microstructure amorphous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】セレクターの形成にあたり、不純物の拡散を抑制しつつ、非晶質膜を結晶化させる方法を提供する。
【解決手段】第１の不純物が添加された第１の非晶質膜を堆積し、第１の非晶質膜の上に、第３の非晶質下層膜を堆積し、第３の非晶質下層膜の上に、微結晶を形成し、微結晶を覆うように、第３の非晶質下層膜の上に、第３の非晶質上層膜を堆積し、第３の非晶質上層膜の上に、第２の不純物が添加された第２の非晶質膜を堆積する。さらに、マイクロ波を照射することにより、第１の非晶質膜を結晶化して、第１導電型結晶層を形成し、第２の非晶質膜を結晶化して、第２導電型結晶層を形成し、第３の非晶質下層膜と第３の非晶質上層膜とを結晶化して、第３導電型結晶層を形成する。
【選択図】図４
Description
本発明の実施形態は、半導体装置とその製造方法に関する。
次世代以降の３次元メモリでは、ダイオード等のシリコンを用いたセレクターを用いる半導体デバイスが検討されている。
例えば、抵抗変化膜を用いるＲｅＲＡＭ(Resistance Change Random Access Memory)では、抵抗変化膜に電流を流すために、セレクターが用いられる。このようなセレクターは、あらかじめ非晶質膜を形成し、ＲＴＡ（Rapid Thermal Annealing）により、非晶質膜を結晶化させることにより、形成される。
本発明は、セレクターの形成にあたり、不純物の拡散を抑制しつつ、非晶質膜を結晶化させる方法を提供するものである。
本発明の実施形態によれば、半導体装置の製造方法は、第１の不純物が添加された第１の非晶質膜を堆積し、前記第１の非晶質膜の上に、第３の非晶質下層膜を堆積し、前記第３の非晶質下層膜の上に、微結晶を形成し、前記微結晶を覆うように、前記第３の非晶質下層膜の上に、第３の非晶質上層膜を堆積し、前記第３の非晶質上層膜の上に、第２の不純物が添加された第２の非晶質膜を堆積する。さらに、マイクロ波を照射することにより、前記第１の非晶質膜を結晶化して、第１導電型結晶層を形成し、前記第２の非晶質膜を結晶化して、第２導電型結晶層を形成し、前記第３の非晶質下層膜と前記第３の非晶質上層膜とを結晶化して、第３導電型結晶層を形成する、ことを備える。
（第１の実施形態）
第１の実施形態を説明する。以下、ＰＩＮ型ダイオードの形成方法を例に説明するが、本発明は、このような半導体装置の形成方法に限定されるものではなく、薄膜トランジスタ等の他の種類のトランジスタ等においても用いることができる。
第１の実施形態を説明する。以下、ＰＩＮ型ダイオードの形成方法を例に説明するが、本発明は、このような半導体装置の形成方法に限定されるものではなく、薄膜トランジスタ等の他の種類のトランジスタ等においても用いることができる。
また、第１の実施形態にかかる半導体装置の製造方法を示す図２から図４を参照して、本実施形態を説明する。なお、全図面にわたり共通する部分には、共通する符号を付す。
まず、図２（ａ）に示すように、シリコン基板１上に、窒化チタン膜等で形成された電極２を形成する。そして、電極２の上に、ＰＨ３／Ｓｉ２Ｈ６／Ｈｅ混合ガス、又は、ＰＨ３／ＳｉＨ４／Ｈｅ混合ガスを用いたＣＶＤ（Chemical Vapor Deposition）法により、基板温度５００℃の条件で、不純物Ｐ（リン）が添加されたＰドープアモルファスシリコン膜（第１の非晶質膜）１１を、例えば、厚さ２５ｎｍのものとして成膜する。
さらに、図２（ｂ）に示すように、Ｐドープアモルファスシリコン膜１１の上に、連続して、ＳｉＨ４ガス、又は、Ｓｉ２Ｈ６ガスを用いたＣＶＤ法により、基板温度５００℃の条件で、不純物が添加されていないノンドープアモルファスシリコン膜（第３の非晶質膜）１２を、例えば、厚さ２０ｎｍのものとして成膜する。
図３（ａ）に示されるように、その後、真空を破らずに、ＧｅＨ４ガスを用いたＣＶＤ法により、基板温度５００℃の条件で、ノンドープアモルファスシリコン膜１２上に、微結晶４１を形成する。微結晶４１は、例えば、直径０．５ｎｍ〜５ｎｍであり、インジウム、イリジウム、チタン、タンタル、コバルト、ゲルマニウム、白金、ランタン、ニッケル、イットリウム、ハフニウム、ジルコニウム、スズ、ニオブ、バリウム、ストロンチウム、マグネシウム、シリコンゲルマニウム、の微結晶から選択されることが好ましく、より好ましくは、ゲルマニウム、シリコンゲルマニウムである。以下、ゲルマニウム微結晶４１を用いた場合について、説明する。
次に、図３（ｂ）に示されるように、ゲルマニウム微結晶４１とノンドープアモルファスシリコン膜１２とを覆うように、ＳｉＨ４ガス、又は、Ｓｉ２Ｈ６ガスを用いたＣＶＤ法により、基板温度５００℃の条件で、さらに、不純物が添加されていないノンドープアモルファスシリコン膜（第３の非晶質膜）１２を、例えば、厚さ２０ｎｍのものとして成膜する。すなわち、微結晶４１を含むノンドープアモルファスシリコン膜１２は、厚さ４０ｎｍのものとして形成されることとなる。
さらに、図４（ａ）に示されるように、ノンドープアモルファスシリコン膜１２上に、ＳｉＨ４／Ｈ２／ＢＣｌ３混合ガス、又は、Ｓｉ２Ｈ６／Ｈ２／ＢＣｌ３混合ガスを用いたＣＶＤ法により、基板温度５００℃の条件で、不純物Ｂ（ボロン）が添加されたＢドープアモルファスシリコン膜（第２の非晶質膜）１４を、例えば、厚さ２５ｎｍのものとして成膜する。
この後、マイクロ波アニールを行う。詳細には、２．４５ＧＨｚ〜２５ＧＨｚのマイクロ波を照射する。マイクロ波の照射条件は、基板温度が２００〜５５０℃の範囲になるように設定する。例えば、マイクロ波の照射条件としては、マイクロ波のパワーについては１０Ｗ／ｃｍ２〜１０ｋＷ／ｃｍ２、照射時間については３０秒〜３０分間とする。この際、基板温度は、パイロメータを用いて、Ｂドープアモルファスシリコン膜１４の表面あるいは、基板の裏面を測定することによって得られる。
このように、マイクロ波を照射することにより、図４（ｂ）に示されるように、Ｐドープアモルファスシリコン膜１１と、ノンドープアモルファスシリコン膜１２と、Ｂドープアモルファスシリコン膜１４とを結晶化させ、それぞれ、Ｐドープシリコン結晶膜（第１導電型結晶層）３１と、ノンドープシリコン結晶膜（第３導電型結晶層）３２と、Ｂドープシリコン結晶膜（第２導電型結晶層）３４とを形成する。
以上のようにして、図１に示されるような、例えば厚さ９０ｎｍのＰＩＮ型ダイオード３が形成される。詳細には、図１に示されるＰＩＮ型ダイオード３は、例えば厚さ２５ｎｍの不純物Ｐが添加されたＰドープシリコン結晶膜（第１導電型結晶層）３１と、Ｐドープシリコン結晶膜上に形成された不純物が添加されていない、例えば厚さ４０ｎｍのノンドープシリコン結晶膜（第３導電型結晶層）３２と、ノンドープシリコン結晶膜の上に形成された、例えば厚さ２５ｎｍの不純物Ｂが添加されたＢドープシリコン結晶膜（第２導電型結晶層）３４とを備える。さらに、ノンドープシリコン結晶膜３２は、ゲルマニウム微結晶に由来するゲルマニウムを含む。
上記のように形成された本実施形態の厚さ９０ｎｍのＰＩＮ型ダイオードと、比較例として以下のように形成されたＰＩＮ型ダイオードとにおける、ＰＩＮ型ダイオードの上面からの深さに対する不純物Ｂ及びＰの濃度分布を、ＳＩＭＳ（Secondary Ion Mass Spectrometry）を用いて、測定した。
詳細には、この比較例としてのＰＩＮ型ダイオードは、以下のようにして得られる。すなわち、電極上に、不純物Ｐが添加された厚さ２５ｎｍのＰドープアモルファスシリコン膜を形成し、その上に、不純物が添加されていない厚さ４０ｎｍのノンドープアモルファスシリコン膜を形成し、ノンドープアモルファスシリコン膜の上に、不純物Ｂ（ボロン）が添加された厚さ２５ｎｍのＢドープアモルファスシリコン膜を形成する。さらに、基板温度７５０℃となるような条件で、詳細には、６０秒間のＮ２中でＲＴＡ（Rapid Thermal Annealing）を行う。
つまり、比較例としてのＰＩＮ型ダイオードは、本実施形態と異なり、微結晶を用いず、さらにマイクロ波を照射する代わりにＲＴＡを用いることにより形成されており、それ以外の各膜の形成条件等は、本実施形態と同じである。
図１０は、本実施形態のＰＩＮ型ダイオードのマイクロ波アニール前後のＰＩＮ型ダイオードの上面からの深さに対する不純物Ｂ及びＰの濃度分布である。この図からわかるように、アニールによる不純物の拡散が抑制されていることがわかる。これは、以下によるものと考えられる。すなわち、マイクロ波は、ＲＴＡで用いられる赤外線と比べて、膜内部への浸透性が高いという性質を有する。そのため、マイクロ波アニールは、微結晶を膜内部に形成した効果と相まって、低温で、効率良く膜の内部を結晶化することができる。従って、低温で結晶化を行うことができるため、不純物の拡散を抑制することができると考えられる。
さらに、図１０からは、アニール前と比べてアニール後は、不純物Ｂは、ＰＩＮ型ダイオード上面から近いところに分布し、不純物Ｐは、ＰＩＮ型ダイオード上面からより深いところに分布していることがわかる。さらに、図１０中のアニール後の不純物Ｂ及び不純物Ｐの濃度分布を示す線が、急峻に増加及び減少していることから、不純物Ｂ及び不純物Ｐが選択的に分布していることがわかる。
これは、マイクロ波アニールにより、ノンドープアモルファスシリコン膜１２の中央に存在する微結晶４１を核として、ノンドープアモルファスシリコン膜１２と、Ｐドープアモルファスシリコン膜１１と、Ｂドープアモルファスシリコン膜１４とを順次結晶化させていることから、ノンドープアモルファスシリコン膜１２の中に存在する微結晶４１の近傍の先に結晶化した部分の結晶面が、結晶化とともに進行し、その上方にあるＰドープアモルファスシリコン膜１１と、その下方にあるＢドープアモルファスシリコン膜１４と、に含まれる不純物Ｐ及びＢを押し戻すことによるものと推測される。
一方、図１１は、比較例のＰＩＮ型ダイオードのマイクロ波アニール前後のＰＩＮ型ダイオードの上面からの深さに対する不純物Ｂ及びＰの濃度分布である。この図からわかるように、ＲＴＡによるアニールにより不純物の拡散が起きていることがわかる。詳細には、ノンドープシリコン結晶膜３２に対応するＰＩＮ型ダイオードの上面からの深さ５０ｎｍ付近にまで、不純物が拡散し、混ざり合っていることがわかる。このように、ノンドープシリコン結晶膜３２に、言い換えると、Ｉ層に、不純物Ｂ及びＰが拡散したＰＩＮ型ダイオードにおいては、オフ電流が大きいという問題が生じる。
さらに、上記のように形成された本実施形態の厚さ９０ｎｍのＰＩＮ型ダイオードと、先に説明した比較例として形成されたＰＩＮ型ダイオードとに対して、電流−電圧特性を測定した。なお、比較例としてのＰＩＮ型ダイオードは、先に説明した上面からの深さに対する不純物Ｂ及びＰの濃度分布を測定した際の比較例としてのＰＩＮ型ダイオードと同じものである。
測定結果を図１２に示す。この図からもわかるように、順方向の電流（印加電圧０Ｖ以上）については、本実施形態のＰＩＮ型ダイオードと比較例としてのＰＩＮ型ダイオードとは、同程度である。一方、逆方向の電流（印加電圧０Ｖ以下）については、本実施形態のＰＩＮ型ダイオードは、比較例としてのＰＩＮ型ダイオードと比して、電流値が低減していることが分かる。すなわち、本実施形態のＰＩＮ型ダイオードは、オフ電流が小さいことがわかる。
なお、本実施形態では、ＰＩＮ型ダイオードについて説明したが、本実施形態は、ＮＩＰ型ダイオードに対しても、適用することができる。
（第２の実施形態）
第２の実施形態の半導体装置の製造方法の、これまで説明してきた第１の実施形態の半導体装置の製造方法と異なる点は、微結晶の代わりに、結晶膜を用いて、ＮＰＮ型セレクターを形成することである。
第２の実施形態の半導体装置の製造方法の、これまで説明してきた第１の実施形態の半導体装置の製造方法と異なる点は、微結晶の代わりに、結晶膜を用いて、ＮＰＮ型セレクターを形成することである。
以下、第２の実施形態について説明する。以下、ＮＰＮ型セレクターの形成方法を例に説明するが、本発明は、このような半導体装置の形成方法に限定されるものではなく、薄膜トランジスタ等の他の種類のトランジスタ等においても用いることができる。
また、第２の実施形態にかかる半導体装置の製造方法を示す図６から図９を参照して、本実施形態を説明する。なお、全図面にわたり共通する部分には、共通する符号を付す。
まず、第１の実施形態と同様に、まず、図６（ａ）に示されるように、シリコン基板１上に、窒化チタン膜等で形成された電極２を形成する。そして、電極２の上に、ＰＨ３／Ｓｉ２Ｈ６／Ｈｅ混合ガス、又は、ＰＨ３／ＳｉＨ４／Ｈｅ混合ガスを用いたＣＶＤ（Chemical Vapor Deposition）法により、基板温度５００℃の条件で、不純物Ｐ（リン）が添加されたＰドープアモルファスシリコン膜を、例えば、厚さ２５ｎｍのものとして成膜し、Ｐドープアモルファスシリコン下層膜（第１の非晶質膜）１５とする。
さらに、第１の実施形態と同様に、図６（ｂ）に示されるように、Ｐドープアモルファスシリコン下層膜１５の上に、ＳｉＨ４ガス、又は、Ｓｉ２Ｈ６ガスを用いたＣＶＤ法により、基板温度５００℃の条件で、不純物が添加されていないノンドープアモルファスシリコン下層膜（第３の非晶質下層膜）１６を、例えば、厚さ２０ｎｍのものとして成膜する。
図７（ａ）に示されるように、その後、真空を破らずに、ＧｅＨ４ガスを用いたＣＶＤ法により、基板温度５００℃の条件で、ノンドープアモルファスシリコン下層膜１６上に、結晶膜４２を形成する。この結晶膜４２は、例えば、厚さ０．５ｎｍ〜５０ｎｍのものとして成膜する。結晶膜４２は、インジウム、イリジウム、チタン、タンタル、コバルト、ゲルマニウム、白金、ランタン、ニッケル、イットリウム、ハフニウム、ジルコニウム、スズ、ニオブ、バリウム、ストロンチウム、マグネシウム、シリコンゲルマニウムから選択されることが好ましく、より好ましくは、ゲルマニウム、シリコンゲルマニウムである。以下、ゲルマニウム結晶膜４２を用いた場合について、説明する。
図７（ｂ）に示されるように、次に、第１の実施形態と同様に、ゲルマニウム結晶膜４２を覆うように、ＳｉＨ４ガス、又は、Ｓｉ２Ｈ６ガスを用いたＣＶＤ法により、基板温度５００℃の条件で、さらに、不純物が添加されていないノンドープアモルファスシリコン上層膜（第３の非晶質上層膜）１７を、例えば、厚さ２０ｎｍのものとして成膜する。
さらに、図８（ａ）に示されるように、ノンドープアモルファスシリコン上層膜１７上に、ＰＨ３／Ｓｉ２Ｈ６／Ｈｅ混合ガス、又は、ＰＨ３／ＳｉＨ４／Ｈｅ混合ガスを用いたＣＶＤ法により、基板温度５００℃の条件で、不純物Ｐ（リン）が添加されたＰドープアモルファスシリコン膜を、例えば、厚さ２５ｎｍのものとして成膜し、Ｐドープアモルファスシリコン上層膜（第２の非晶質膜）１８とする。
次に、図８（ｂ）に示されるように、ノンドープアモルファスシリコン膜１６及び１７中に、ボロン濃度が１Ｅ１７ｃｍ−３程度の濃度となるように、イオン注入を行い、不純物Ｂ（ボロン）が添加されたＢドープアモルファスシリコン膜２６及び２７を形成する。
図９に示されるように、この後、２．４５ＧＨｚ〜２５ＧＨｚのマイクロ波を照射する。マイクロ波の照射条件は、第１の実施形態と同様に、基板温度が２００〜５５０℃の範囲になるように設定する。詳細には、マイクロ波のパワーについては１０Ｗ／ｃｍ２〜１０ｋＷ／ｃｍ２、照射時間については３０秒〜３０分間である。このように、マイクロ波を照射することにより、Ｐドープアモルファスシリコン下層膜１５と、イオン注入によってボロンが添加されたＢドープアモルファスシリコン膜２６及び２７と、Ｂドープアモルファスシリコン膜２７の上に設けられたＰドープアモルファスシリコン上層膜１８と、を結晶化させて、Ｐドープシリコン結晶膜（第１導電型結晶下層）３５と、Ｂドープシリコン結晶膜（第２導電型結晶層）３６及び３７と、Ｂドープシリコン結晶膜上に設けられたＰドープシリコン結晶膜（第１導電型結晶上層）３８とを形成する。
このようにして、図５に示されるようなＮＰＮ型セレクター４が形成される。詳細には、図５に示されるＮＰＮ型セレクター４は、不純物Ｐが添加されたＰドープシリコン結晶膜（第１導電型結晶上層）３５と、Ｐドープシリコン結晶膜上に形成されたＢドープシリコン結晶膜（第２導電型結晶層）３６及び３７と、Ｂドープシリコン結晶膜３７の上に形成されたＰドープシリコン結晶膜（第１導電型結晶下層）３８とを備える。さらに、Ｂドープシリコン結晶膜３６及び３７は、ゲルマニウム結晶膜４２を備える。
なお、本実施形態では、ＮＰＮ型セレクターについて説明したが、本実施形態は、ＰＮＰ型セレクターに対しても、適用することができる。
以下に説明した第１及び第２の実施形態では、シリコン基板上にセレクターを形成する例を説明したが、セレクターを形成する基板は、必ずしもシリコン基板でなくてもよく、他の基板（例えば、ＳＯＩ基板やＳｉＧｅ基板など）も適用可能である。
また、本発明は、上記各実施形態に限定されるものではなく、これら以外の各種の形態を採ることができる。すなわち、本発明の趣旨を逸脱しない範囲で適宜変形して実施することができる。
１ シリコン基板
２ 電極
３ ＰＩＮ型ダイオード
４ ＮＰＮ型セレクター
１１ Ｐドープアモルファスシリコン膜（第１の非晶質膜）
１２ ノンドープアモルファスシリコン膜(第３の非晶質膜)
１４ Ｂドープアモルファスシリコン膜（第２の非晶質膜）
１５ Ｐドープアモルファスシリコン下層膜（第１の非晶質膜）
１６ ノンドープアモルファスシリコン下層膜(第３の非晶質下層膜)
１７ ノンドープアモルファスシリコン上層膜(第３の非晶質上層膜)
１８ Ｐドープアモルファスシリコン上層膜（第１の非晶質膜）
２６、２７ Ｂドープアモルファスシリコン膜
３１、 Ｐドープシリコン結晶膜（第１導電型結晶層）
３２ ノンドープシリコン結晶膜（第３導電型結晶層）
３４、３６、３７ Ｂドープシリコン結晶膜（第２導電型結晶層）
３５ Ｐドープシリコン結晶膜（第１導電型結晶下層）
３８ Ｐドープシリコン結晶膜（第１導電型結晶上層）
４１ 微結晶
４２ 結晶膜
２ 電極
３ ＰＩＮ型ダイオード
４ ＮＰＮ型セレクター
１１ Ｐドープアモルファスシリコン膜（第１の非晶質膜）
１２ ノンドープアモルファスシリコン膜(第３の非晶質膜)
１４ Ｂドープアモルファスシリコン膜（第２の非晶質膜）
１５ Ｐドープアモルファスシリコン下層膜（第１の非晶質膜）
１６ ノンドープアモルファスシリコン下層膜(第３の非晶質下層膜)
１７ ノンドープアモルファスシリコン上層膜(第３の非晶質上層膜)
１８ Ｐドープアモルファスシリコン上層膜（第１の非晶質膜）
２６、２７ Ｂドープアモルファスシリコン膜
３１、 Ｐドープシリコン結晶膜（第１導電型結晶層）
３２ ノンドープシリコン結晶膜（第３導電型結晶層）
３４、３６、３７ Ｂドープシリコン結晶膜（第２導電型結晶層）
３５ Ｐドープシリコン結晶膜（第１導電型結晶下層）
３８ Ｐドープシリコン結晶膜（第１導電型結晶上層）
４１ 微結晶
４２ 結晶膜
Claims (7)
- 第１の不純物が添加された第１の非晶質膜を堆積し、
前記第１の非晶質膜の上に、第３の非晶質下層膜を堆積し、
前記第３の非晶質下層膜の上に、微結晶を形成し、
前記微結晶を覆うように、前記第３の非晶質下層膜の上に、第３の非晶質上層膜を堆積し、
前記第３の非晶質上層膜の上に、第２の不純物が添加された第２の非晶質膜を堆積し、
マイクロ波を照射することにより、
前記第１の非晶質膜を結晶化して、第１導電型結晶層を形成し、
前記第２の非晶質膜を結晶化して、第２導電型結晶層を形成し、
前記第３の非晶質下層膜と前記第３の非晶質上層膜とを結晶化して、第３導電型結晶層を形成する、
ことを備える半導体装置の製造方法。 - 第１の不純物が添加された第１の非晶質膜を堆積し、
前記第１型非晶質膜の上に、第３の非晶質下層膜を堆積し、
前記第３の非晶質下層膜の上に、結晶膜を形成し、
前記結晶膜を覆うように、前記第３の非晶質下層膜の上に、第３の非晶質上層膜を堆積し、
前記第３の非晶質上層膜の上に、前記第１の不純物が添加された第２の非晶質膜を堆積し、
前記第３の非晶質下層膜と前記第３の非晶質上層膜とに、第２の不純物を注入し、
マイクロ波を照射することにより、
前記第１の非晶質膜と前記第２の非晶質膜とを結晶化して、第１導電型結晶層を形成し、
前記第３の非晶質下層膜と前記第３の非晶質上層膜とを結晶化して、第２導電型結晶層を形成する、
ことを備える半導体装置の製造方法。 - 前記微結晶、又は、前記結晶膜が、インジウム、イリジウム、チタン、タンタル、コバルト、ゲルマニウム、白金、ランタン、ニッケル、イットリウム、ハフニウム、ジルコニウム、スズ、ニオブ、バリウム、ストロンチウム、マグネシウム、シリコンゲルマニウムからなる群から選択されることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
- 前記微結晶、又は、前記結晶膜が、ゲルマニウム、又は、シリコンゲルマニウムであることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
- マイクロ波を照射することにより、前記第１の非晶質膜と、前記第２の非晶質膜と、前記第３の非晶質下層膜と前記第３の非晶質上層膜との温度を、２００℃から５５０℃に加熱する、ことを特徴とする請求項１から４のいずれか１つに記載の半導体装置の製造方法。
- 第１の不純物が添加された第１導電型結晶層と、
前記第１導電型結晶層の上に形成された第３導電型結晶層と、
前記第３導電型結晶層の上に形成され、第２の不純物が添加された第２導電型結晶層と、
を備え、
前記第３導電型結晶層は、ゲルマニウムを含むものとして形成されている、
半導体装置。 - 第１の不純物が添加された第１導電型結晶下層と、
前記第１導電型結晶下層の上に形成され、第２の不純物が添加された第２導電型結晶層と、
前記第２導電型結晶層の上に形成され、前記第１の不純物が添加された第１導電型結晶上層と、
を備え、
前記第２導電型結晶層は、前記第１導電型結晶下層の上に設けられた第２導電型結晶下層と、第２導電型結晶上層と、前記第２導電型結晶下層と前記第２導電型結晶上層との間に介挿されたゲルマニウムを含む結晶膜とを備えるものとして構成されている、
半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010172608A JP2012033750A (ja) | 2010-07-30 | 2010-07-30 | 半導体装置及びその製造方法 |
| US13/017,498 US8383452B2 (en) | 2010-07-30 | 2011-01-31 | Semiconductor device and method for manufacturing the same |
| US13/764,797 US20130146884A1 (en) | 2010-07-30 | 2013-02-12 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010172608A JP2012033750A (ja) | 2010-07-30 | 2010-07-30 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012033750A true JP2012033750A (ja) | 2012-02-16 |
Family
ID=45525808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010172608A Pending JP2012033750A (ja) | 2010-07-30 | 2010-07-30 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US8383452B2 (ja) |
| JP (1) | JP2012033750A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012234864A (ja) | 2011-04-28 | 2012-11-29 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR20120126743A (ko) * | 2011-05-12 | 2012-11-21 | 에스케이하이닉스 주식회사 | 가변 저항 메모리 장치의 제조 방법 |
| US10527607B2 (en) * | 2013-03-15 | 2020-01-07 | Arex Life Sciences, Llc | Rapid real time multipoint procedure for optimizing sperm state for use in assisted reproductive technologies |
| US9583187B2 (en) * | 2015-03-28 | 2017-02-28 | Intel Corporation | Multistage set procedure for phase change memory |
| KR101706747B1 (ko) * | 2015-05-08 | 2017-02-15 | 주식회사 유진테크 | 비정질 박막의 형성방법 |
| US11791159B2 (en) | 2019-01-17 | 2023-10-17 | Ramesh kumar Harjivan Kakkad | Method of fabricating thin, crystalline silicon film and thin film transistors |
| US11562903B2 (en) * | 2019-01-17 | 2023-01-24 | Ramesh kumar Harjivan Kakkad | Method of fabricating thin, crystalline silicon film and thin film transistors |
| JP7321032B2 (ja) * | 2019-08-20 | 2023-08-04 | 東京エレクトロン株式会社 | 熱処理方法及び熱処理装置 |
| US11355703B2 (en) | 2020-06-16 | 2022-06-07 | International Business Machines Corporation | Phase change device with interfacing first and second semiconductor layers |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04267324A (ja) * | 1991-02-21 | 1992-09-22 | Alps Electric Co Ltd | 半導体薄膜基板の製造方法 |
| JPH07335545A (ja) * | 1994-06-14 | 1995-12-22 | Sanyo Electric Co Ltd | 半導体薄膜の製造方法 |
| JPH0878705A (ja) * | 1994-09-06 | 1996-03-22 | Canon Inc | 光起電力素子 |
| JPH08195492A (ja) * | 1995-01-13 | 1996-07-30 | Matsushita Electric Ind Co Ltd | 多結晶薄膜の形成方法および薄膜トランジスタの製造方法 |
| JPH08316483A (ja) * | 1995-05-19 | 1996-11-29 | Semiconductor Energy Lab Co Ltd | 半導体の作製方法 |
| JP2002009318A (ja) * | 2000-06-26 | 2002-01-11 | Toyota Central Res & Dev Lab Inc | 薄膜シリコン太陽電池及びその製造方法 |
| JP2002093706A (ja) * | 2000-07-10 | 2002-03-29 | Semisysco Co Ltd | 非晶質シリコン薄膜の結晶化方法 |
| JP2002280304A (ja) * | 2001-03-22 | 2002-09-27 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2006135149A (ja) * | 2004-11-08 | 2006-05-25 | Yuzo Mori | Ｇｅ微結晶核付き基板の作製方法及びＧｅ微結晶核付き基板 |
| JP2008243965A (ja) * | 2007-03-26 | 2008-10-09 | Toshiyuki Takamatsu | 半導体処理装置および半導体処理方法 |
| JP2010522990A (ja) * | 2007-03-27 | 2010-07-08 | サンディスク スリーディー，エルエルシー | 大きくて一様な電流を有する上向きｐｉｎダイオードの大型アレイとそれを形成する方法 |
| JP2011181842A (ja) * | 2010-03-03 | 2011-09-15 | Toshiba Corp | 半導体装置の製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5963823A (en) * | 1995-05-19 | 1999-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of thin film semiconductor device |
| US7405465B2 (en) * | 2004-09-29 | 2008-07-29 | Sandisk 3D Llc | Deposited semiconductor structure to minimize n-type dopant diffusion and method of making |
| FR2898430B1 (fr) * | 2006-03-13 | 2008-06-06 | Soitec Silicon On Insulator | Procede de realisation d'une structure comprenant au moins une couche mince en materiau amorphe obtenue par epitaxie sur un substrat support et structure obtenue suivant ledit procede |
| EP1918414A1 (en) * | 2006-11-02 | 2008-05-07 | Dow Corning Corporation | Film deposition of amorphous films with a graded bandgap by electron cyclotron resonance |
| US7560784B2 (en) * | 2007-02-01 | 2009-07-14 | International Business Machines Corporation | Fin PIN diode |
| JP5255870B2 (ja) * | 2007-03-26 | 2013-08-07 | 株式会社半導体エネルギー研究所 | 記憶素子の作製方法 |
| KR101362890B1 (ko) * | 2007-08-28 | 2014-02-17 | 주성엔지니어링(주) | 마이크로 웨이브를 이용하는 박막태양전지의 제조방법 및이를 위한 박막 증착 장치 |
| TW201021161A (en) * | 2008-07-18 | 2010-06-01 | Sandisk 3D Llc | Carbon-based resistivity-switching materials and methods of forming the same |
| JP2011035371A (ja) | 2009-07-07 | 2011-02-17 | Toshiba Corp | 半導体装置の製造方法及び半導体製造装置 |
-
2010
- 2010-07-30 JP JP2010172608A patent/JP2012033750A/ja active Pending
-
2011
- 2011-01-31 US US13/017,498 patent/US8383452B2/en not_active Expired - Fee Related
-
2013
- 2013-02-12 US US13/764,797 patent/US20130146884A1/en not_active Abandoned
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04267324A (ja) * | 1991-02-21 | 1992-09-22 | Alps Electric Co Ltd | 半導体薄膜基板の製造方法 |
| JPH07335545A (ja) * | 1994-06-14 | 1995-12-22 | Sanyo Electric Co Ltd | 半導体薄膜の製造方法 |
| JPH0878705A (ja) * | 1994-09-06 | 1996-03-22 | Canon Inc | 光起電力素子 |
| JPH08195492A (ja) * | 1995-01-13 | 1996-07-30 | Matsushita Electric Ind Co Ltd | 多結晶薄膜の形成方法および薄膜トランジスタの製造方法 |
| JPH08316483A (ja) * | 1995-05-19 | 1996-11-29 | Semiconductor Energy Lab Co Ltd | 半導体の作製方法 |
| JP2002009318A (ja) * | 2000-06-26 | 2002-01-11 | Toyota Central Res & Dev Lab Inc | 薄膜シリコン太陽電池及びその製造方法 |
| JP2002093706A (ja) * | 2000-07-10 | 2002-03-29 | Semisysco Co Ltd | 非晶質シリコン薄膜の結晶化方法 |
| JP2002280304A (ja) * | 2001-03-22 | 2002-09-27 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2006135149A (ja) * | 2004-11-08 | 2006-05-25 | Yuzo Mori | Ｇｅ微結晶核付き基板の作製方法及びＧｅ微結晶核付き基板 |
| JP2008243965A (ja) * | 2007-03-26 | 2008-10-09 | Toshiyuki Takamatsu | 半導体処理装置および半導体処理方法 |
| JP2010522990A (ja) * | 2007-03-27 | 2010-07-08 | サンディスク スリーディー，エルエルシー | 大きくて一様な電流を有する上向きｐｉｎダイオードの大型アレイとそれを形成する方法 |
| JP2011181842A (ja) * | 2010-03-03 | 2011-09-15 | Toshiba Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8383452B2 (en) | 2013-02-26 |
| US20120025200A1 (en) | 2012-02-02 |
| US20130146884A1 (en) | 2013-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2012033750A (ja) | 半導体装置及びその製造方法 | |
| US9793474B2 (en) | Low temperature P+ polycrystalline silicon material for non-volatile memory device | |
| US20090050893A1 (en) | Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same | |
| TW201019399A (en) | A microwave activation annealing process | |
| TWI542028B (zh) | 相異摻雜區之圖案的形成方法 | |
| US10672490B2 (en) | One-time-programmable memory in a high-density three-dimensional structure | |
| TW201220362A (en) | Method of crystallizing silicon layer and method of forming a thin film transistor using the same | |
| JP2010206201A (ja) | 多結晶シリコン層の製造方法 | |
| US20140084233A1 (en) | Electrode structure for a non-volatile memory device and method | |
| TWI744227B (zh) | 無氣泡的多晶矽太陽能電池 | |
| CN105448999B (zh) | 多晶硅薄膜晶体管元件及其制作方法 | |
| JP2010171364A (ja) | シリコン膜の形成方法、ｐｎ接合の形成方法、及びこれを用いて形成されたｐｎ接合 | |
| US8546259B2 (en) | Nickel silicide formation for semiconductor components | |
| US10886130B2 (en) | Methods of forming crystalline semiconductor material, and methods of forming transistors | |
| CN102709185A (zh) | 含有多晶硅有源层的薄膜晶体管、其制造方法及阵列基板 | |
| TWI732976B (zh) | 形成矽化物的方法 | |
| CN107819021B (zh) | 一种柔性oled显示面板的制备方法及柔性oled显示面板 | |
| JP5010589B2 (ja) | 半導体デバイス製造方法及びその方法により製造した半導体デバイスを備えた半導体集積回路チップ | |
| KR20020027775A (ko) | 인이 도핑된 비정질 막의 금속 유도 결정화 방법 | |
| JP2012043941A (ja) | 半導体装置および半導体装置の製造方法 | |
| US7723197B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| TW200405431A (en) | Method for manufacturing thin film transistor | |
| US9859123B1 (en) | Method for fabricating semiconductor device | |
| KR100470021B1 (ko) | 실리콘 결정화 방법과 박막트랜지스터 제조방법 | |
| TW201234496A (en) | Electrode film, sputtering target, thin-film transistor and method for manufacturing thin-film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120814 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131025 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140418 |