JP2012028750A - 少なくとも2つの基板同士を、厚さを較正して結合するための方法 - Google Patents

少なくとも2つの基板同士を、厚さを較正して結合するための方法 Download PDF

Info

Publication number
JP2012028750A
JP2012028750A JP2011134768A JP2011134768A JP2012028750A JP 2012028750 A JP2012028750 A JP 2012028750A JP 2011134768 A JP2011134768 A JP 2011134768A JP 2011134768 A JP2011134768 A JP 2011134768A JP 2012028750 A JP2012028750 A JP 2012028750A
Authority
JP
Japan
Prior art keywords
substrates
substrate
rim
adhesive
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011134768A
Other languages
English (en)
Inventor
Emani Abdenasser
アブデナセル、エ‐マニ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JP2012028750A publication Critical patent/JP2012028750A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/6715Apparatus for applying a liquid, a resin, an ink or the like
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Micromachines (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】半導体材料から作られた少なくとも2つの基板同士を結合するための方法を提案し、従来技術の欠点を除去することである。
【解決手段】少なくとも2つの基板1、2同士を結合する方法は、2つの基板の一方上の液状接着剤の少なくとも1つの液滴8の配置と、2つの基板を接触させて液状接着剤を広がらせ、それに続いて、固化接着剤層を2つの基板間に形成することとを備える。2つの基板の一方は、その表面上に、少なくとも1つのスリットが形成され、かつ2つの基板が接触したときに余分な液状接着剤を除去するように設計された少なくとも1つの突出したリム3を備える。最終的に、2つの基板の一方上に配置される液状接着剤の体積は、接触した基板間においてリムによって画定される結合空間の容積よりも大きく、かつ、配置された液状接着剤の液滴は、リムの高さH1よりも正確に高い高さH2を有する。
【選択図】図1

Description

本発明は、少なくとも2つの基板同士を結合するための方法に関し、この方法は、
−2つの基板の一方上に液状接着剤の少なくとも1つの液滴を配置するステップと、
−2つの基板を接触させて液状接着剤を広がらせ、それに続いて、2つの基板間に固化接着剤の層を形成するステップと、
を備える。
特許文献1に記載されるように、マイクロエレクトロニクス分野においては、半導体材料から作られたウェーハのような少なくとも2つの基板をお互いに組み立てるためのいくつかの結合技術が、存在する。より詳細には、組立は、薄い結合材料層による直接ウェーハ結合(direct wafer bonding)、例えば、原子と原子の結合(atom-to-atom bonding)または金属直接結合(metal direct bonding)によって行われてもよい。別の技術は、組み立てられるべき2つの基板間の界面に配置された接着剤の層によって結合を実行することである。接着剤層は、一般的には、有機物であり、より詳細には、ポリマー材料から作られるが(ポリマー・ウェーハ結合)、場合によっては、無機物であってもよい。
接着剤層による結合は、より詳細には、組み立てられるべき2つの基板間の界面に、例えばPMMA、ポリイミドまたはBCBから作られたポリマー層を形成することである。2つの基板の組立は、ほとんどの場合、2つの基板を接触させて、それらの基板の一方および/または他方に圧力を加えることによって達成され、それに続いて、結合強度(bonding resistance)を増加させるために、アニーリング・ステップが行われてもよい。
しかしながら、有機接着剤または無機接着剤の層を使用する結合方法において発生することのある大きな問題の1つは、配置される接着剤の量を習得する難しさ、すなわち、界面全体にわたる接着剤層の最終的な厚さを制御する難しさに関連するものである。実際に、予め定められた厚さの接着剤層を形成するために、必要以上の量の接着剤が、しばしば、配置される。しかしながら、組み立てられた後に、配置された余分な接着剤は、結合された領域の周囲全体にわたって除去されなければならず、このことは、界面の中央部と周辺部との間の結合界面における不均一な厚さを発生させる。さらにまた、圧力が基板の一方および/または他方に加えられるとき、とりわけ、大きな表面を有する部品の場合には、必要とされる圧力を、結合されるべき表面全体にわたって均一に分布させるのは難しいことがあり、このこともまた、欠陥のある結合を発生させる。
例として、特許文献2は、2つの表面が組み立てられるときに圧力を加えることによって、結合されるべき部品を傷つける危険性を伴うことなく、均一に結合することを保証する2つの表面を結合するための方法を提案している。より詳細には、この特許文献2に提案されている方法は、結合されるべき2つの表面間に配置された空洞(cavity)を接着剤の継ぎ目(seam)によって形成すること、その空洞を気密状態にすること、そして、表面の少なくとも一方に形成された開口によって、空洞の外部の領域に存在する周囲圧力と、空洞内に存在する圧力との間において正の圧力差を発生させることである。したがって、結合されるべき部品は、発生した圧力差の作用によって、お互いに接触する。しかしながら、この技術は、均一な欠陥のない結合を得るために、接着剤の継ぎ目の形で配置される接着剤の量および接着剤の継ぎ目の配置を十分に良好に制御することができなければならない。
特許文献3は、均一で且つ膨れ(blister)のない接着剤膜を得るのを可能にする、個別のチップを共通基板上に結合するための集合的方法を提案している。より詳細には、この特許文献3に提案されている方法は、次のステップを備える。
−支持体上に、機能性層(functionalized layer)または活性層(active layer)を、非接触で隣接した形で、2つの隣接する層間に間隙を備えて、配置するステップ、
−それぞれの機能性層上に、接着剤の較正された液滴を配置するステップ、
−接着剤のこれらの液滴上に、応力基板(stress substrate)を配置するステップ、および、
−そのようにして形成された組立品の部品を単一化(singularization)し、応力基板上に結合されたウェーハを得るステップ。
機能性層をお互いに対して配置することは、気泡を局所的に取り込むのを可能にするタンクに類似するチャンネルを生成する。しかしながら、上述したように、そのような方法は、アニーリング・ステップ後における接着剤膜の最終的な厚さが、1つの機能性層上において制御されることを可能にしないばかりか、次々にそれぞれの機能性層上において制御されることも可能にしない。
さらにまた、DISCO ABRASIVE SYSTEMS LTDは、TAIKO法と呼ばれる方法を開発しており、この方法においては、裏面研削(backgrinding)が、従来の裏面研削法とは異なる形で行われる。より詳細には、半導体ウェーハの裏面を研削するとき、この研削は、研削されていない約2mmのリムをウェーハの裏面上にそのまま残しておくような形でなされる。そのようなリムの存在は、薄いウェーハを操作することに関係する危険性、および、ワープエイジ(warpage)としても知られている平らなウェーハ表面が変形する危険性を減少させるように設計されたものである。裏面研削が行われると、特許文献4に記載されるように、研削されていないリムによって画定される領域に結合剤が配置され、リムと接着剤材料とを備えた裏面の表面は、平坦化され、その後、ウェーハを複数のチップにダイシングするために、環状の金属周辺フレームにしっかりと固定された、ダイシング・ストリップと呼ばれるエレメント上に配置される。
米国特許公開第2004/0009649号公報 フランス特許出願第2798935号 フランス特許出願第2921201号 特開2009−081391号公報
本発明の目的は、少なくとも2つの基板、とりわけ、半導体材料から作られた少なくとも2つの基板同士を結合するための方法を提案し、従来技術の欠点を除去することである。より詳細には、本発明の目的は、
−2つの基板の一方上に、液状接着剤の少なくとも1つの液滴を配置するステップと、
−2つの基板を接触させて液状接着剤を広がらせ、それに続いて、2つの基板間に固化接着剤層を形成し、得られたその固化接着剤層は、欠陥のない均一な制御された厚さを有するステップと、を備えた少なくとも2つの基板同士を結合するための方法を提案することである。
本発明によれば、この目的は、添付の請求項によって達成される。
その他の利点および特徴が、以下に限定するものではない単なる例として説明されかつ添付の図面に示される本発明の特定の実施形態からより明確なものとなる。
2つの基板同士を結合する方法の特定の実施形態に含まれるステップを概略的に示す断面図である。 2つの基板同士を結合する方法の特定の実施形態に含まれるステップを概略的に示す断面図である。 周辺リムを備えたバルク基板を示す上面図である。 バルク基板を同一平面上に存在する薄化された複数の基板に結合するステップを概略的に示す断面図である。 バルク基板を同一平面上に存在する薄化された複数の基板に結合するステップを概略的に示す断面図である。 バルク基板を同一平面上に存在する薄化された複数の基板に結合するステップを概略的に示す断面図である。 バルク基板を同一平面上に存在する薄化された複数の基板に結合するステップを概略的に示す断面図である。 バルク基板を同一平面上に存在する薄化された複数の基板に結合するステップを概略的に示す断面図である。 バルク基板を同一平面上に存在する薄化された複数の基板に結合するステップを概略的に示す断面図である。 バルク基板を同一平面上に存在する薄化された複数の基板に結合するステップを概略的に示す断面図である。 バルク基板を同一平面上に存在する薄化された複数の基板に結合するステップを概略的に示す断面図である。 バルク基板を同一平面上に存在する薄化された複数の基板に結合するステップを概略的に示す断面図である。 バルク基板を同一平面上に存在する薄化された複数の基板に結合するステップを概略的に示す断面図である。 有利には図10に基づいて得られた周辺リムを備えた、同一平面上に存在する薄化された複数の基板を示す上面図である。 基板を同一平面上に存在する薄化された複数の基板に結合するステップを概略的に示す断面図である。 基板を同一平面上に存在する薄化された複数の基板に結合するステップを概略的に示す断面図である。 基板を同一平面上に存在する薄化された複数の基板に結合するステップを概略的に示す断面図である。 基板を同一平面上に存在する薄化された複数の基板に結合するステップを概略的に示す断面図である。 図16に示されるようなリムを備えた基板を示す上面図である。
表面から突き出ており、かつベント(vent)とも呼ばれる少なくとも1つのスリットが形成されたリム(rim)を2つの基板の一方に提供することによって、それらの少なくとも2つの基板をお互いに結合するためにそれらの基板間に形成された固化接着剤層の厚さを制御することが提案される。そのようなリムは、結合空間(bonding space)、すなわち、基板を接触させたときに固化接着剤層が形成および配置される空間を画定する。
有利には、リムは、このリムに配置された1つまたは複数のスリットを除けば、閉じた周辺部を形成するリブとして一方の基板の表面上に形成される。したがって、このリムは、その基板の表面において、基板を接触させたときに結合空間を形成するように設計されたハウジング(または、空洞)を画定する。さらに、リムは、その結合空間内に配置される固化接着剤層に必要な厚さに応じて選択された特定の高さを有する。有利には、この高さは、一定である。
さらにまた、2つの基板の一方上に配置される接着剤液の体積は、結合空間の容積よりも大きい。したがって、基板を接触させたとき、余分な液状接着剤を、そのリムから溢れ出る代わりに、リムに形成されたスリットを介して除去することができる。さらに、一方または他方の基板上に配置された液状接着剤の液滴は、厳密には、リムの高さよりも高い高さを有する。したがって、基板を接触させたとき、2つの基板の一方上に配置された接着剤の液滴は、リムよりも前に他方の基板と接触する第1のエレメントである。さらにまた、毛管現象のため、液状接着剤は、結合空間内において、とりわけ、この結合空間を画定するリムの近傍において、良好なぬれ性(wettability)を有する。その場合、結合空間内における液状接着剤の広がりは、接着剤の液滴が他方の基板と接触すれば、自動的に発生する。接着剤の液滴の高さは、有利には、リムの高さよりも10倍も高い。さらにまた、リムに形成されたスリットの寸法は、有利には、使用される接着剤の種類に応じて、とりわけ、接着剤の粘度に基づいて選択される。接着剤の粘度が高くなればなるほど、スリットの寸法はより大きいものとなる。エポキシ系接着剤の場合、スリットは、有利には、10μm以上の幅、および、2μm以上の高さを有し、これは、約200cPo〜約300cPoの粘度を有する接着剤に対し、20μmの表面を有するスリットを得るのを可能にする。
その場合に、結合界面全体にわたって、欠陥のない均一な厚さの固化接着剤層を得ることができる。固化接着剤層は、有利には、2つの基板間の界面のほぼ全体にわたって、数μmの厚さ、典型的には1μmから3μmまでの厚さを有し、この界面は、数mmから数cmまでの範囲で変化してもよい。
さらにまた、少なくとも一方の基板の表面から突き出たリムは、その基板を強化するのを可能にする。これは、柔らかい固定膜(securing film)の影響、より詳細には、柔らかい固定膜が発生させることのある起伏の影響を制限するために、基板の裏面がこの柔らかい固定膜を備えている場合にとりわけ有益である。この場合、接着剤層の厚さの均一性は、リムを備えた基板上に配置されるであろう基板の表面状態(平坦状態)だけに依存する。実際に、固定膜を備えた基板がリムを備えていなければ、固定膜の起伏は基板の起伏を発生させ、その基板の起伏自身が接着剤層の起伏を発生させる。この場合には、完全に平坦なアドオン基板(added-on substrate)を備えたとしても、均一な接着剤膜を得ることはできない。
このような結合方法は、様々な種類の基板に適用されてもよく、より詳細には、例えば、円形のウェーハのように、マイクロエレクトロニクス分野において使用される半導体材料によって基部が形成された基板に適用されてもよい。その場合、それぞれの基板は、主として、シリコンのような半導体材料によって形成される。さらに、これらの基板は、例えば500μmから1000μmまでの範囲に存在する厚さを備えたバルク基板であってもよく、あるいは、それらの基板は、マイクロエレクトロニクス分野において知られているあらゆる種類の技術によっても薄化されてよく、最終的な厚さは、例えば、15μmから35μmまでの範囲に存在する。さらにまた、基板の一方および/または他方は、受動的なもの、すなわち、部品を備えていないものであってもよく、および/または、能動的なもの、すなわち、CMOS回路のようなマイクロエレクトロニクス回路を備えたものであってもよい。最終的に、それぞれの基板は、従来の形で、例えばパイレックス(登録商標)から作られた保護層上に配置されてもよく、この保護層の熱膨張率は、対応する基板を形成する半導体材料の熱膨張率に等しい。それらの基板は、例えば、100mmから300mmまでの範囲に存在する直径を有する。
図1〜図3に示される特定の実施形態によれば、例えばシリコンから作られた2つの基板1および2が、お互いに結合される。
図1〜図3において符号2を備えた基板は、突出したリム3を備え、このリム3には、4つの均等に配置されたスリット4が形成されている。さらにまた、この実施形態においては、最大限に大きな容積を有する結合空間を得るために、リム3は、周辺リム、すなわち、基板2の表面2bの周辺部に配置されたリムである。
リム3は、マイクロエレクトロニクス分野において従来使用されているあらゆる種類の技術によって形成されてもよい。したがって、リム3は、例えば、リム3が形成される面の反対側に存在する基板2の表面2aを事前に保護することによって、例えば、柔らかい接着材料(アクリル系であり、紫外線に感光性を有し、かつ、温度上昇またはBrewer社から市販されているような一時的架橋結合樹脂を必要としない)によって形成される薄い保護膜5を成膜することによって形成されてもよい。その場合、基板2は、表面2bに少なくとも1つのスリット4を備えたリム3を形成するために、裏返しにされる。リムは、例えば、フォトリソグラフィーによって事前に作られたフォトレジスト・マスクを介したドライ・エッチング処理またはウェット・エッチング処理によって作られてもよい。その後、マスクが除去される。リムは、また、事前に作られたマスクによって保護されていない基板の部分を除去するためのレーザ・ビームを用いたエッチングによって作られてもよい。
そして、図1において、周辺リム3は、ハウジングまたは空洞6を基板2に画定し、このハウジングの底面は実質的に平坦である。さらに、ハウジング6の底面からのリム3の高さH1は、接着剤層7が固化したときに2つの基板1および2同士の結合を行うように設計された最終的な接着剤層7に要求される厚さに対応するように、このリムが作られるときに制御される。周辺リム3の高さの制御は、例えば、リムの上述した実施形態におけるエッチング・パラメータを制御することによって達成される。
さらにまた、図1において、液状接着剤の液滴8は、基板2上に、すなわち、ハウジング6の底面に配置され、2つの基板1および2を接触させるために、基板1が、基板2に徐々に近づけられる(矢印F1)。この接触ステップは、例えば、組立ベンチ(assembly bench)を用いて行われてもよい。
接着剤の液滴8の高さH2は、リム3の高さH1よりも高いので、基板1の実質的に平坦な表面1aが基板2の周辺リム3で停止する前に、基板1は、まず、接着剤の液滴8と接触する。したがって、基板1の表面1aが液状接着剤の液滴8と接触することによって、液状接着剤がハウジング6内に広がる。さらにまた、基板1の表面1aと液状接着剤の液滴8とが接触した状態によって生成されるメニスカス(meniscus)は、有利には、接着剤が広がるのを可能にし、その結果として、広がっている最中の液状接着剤がリム3の高さに到達する直前に、基板1はリム3で停止する。さらに、スリット4の存在は、余分な接着剤が、リム3上へ溢れ出るのではなく、これらの通路を介して排出されるのを可能にする。リム3は、このリム3の上面を接着剤に対して疎水性のあるものにするような表面処理によって、処理されてもよい。これは、表面平坦性が乏しい場合、とりわけ、興味のあることである。最後に、基板1の表面1aが、きわめて小さい凸凹を備えた状態で実質的に平坦であるという事実は、有利には、スリット4の位置を除けば、貼り合わせられた組立品の気密性を保証する。例えば、基板1の表面1aにおける平坦性の欠如は、150mmの直径を備えた基板の場合、典型的には、10μmよりもはるかに小さい。
さらにまた、液状接着剤の液滴8の体積は、結合空間の容積よりも大きくなるように選択される。そのために、スリット4がリムに存在することは、2つの基板1および2を接触させたときに、余分な液状接着剤を除去するのを可能にし、それによって、接着剤層7が固化すると、ハウジング6内において均一な厚さを有する(さらには、リムの高さH1に対応する)接着剤層7を得るのを可能にする。このように、スリット4は、ハウジング6内に存在する余分な接着剤および気泡が逃げるのを可能にする。したがって、液状接着剤の液滴8の体積は、余剰分を出さずに結合空間の容積を満たすために高い精度で較正されなくてもよい。接着剤の最終的な体積、したがって、最終的な接着剤層の厚さを決定するのは、リム3に配置されたスリットの存在に関係する結合空間の容積であるので、液状接着剤の液滴8の体積は多すぎてもよい。さらにまた、基板を接触させることは、基板の一方または他方に圧力を加えることを必要とせずに行われてもよい。これは、基板を接触させるときに基板の一方または他方に圧力を加えることが、基板そのものまたはこれらの基板上に形成された部品または回路(例えば、基板の前面上に形成されたろう付けボール(brazing ball))を物理的に傷つけることがある限りにおいて、とりわけ、興味のあることである。図1〜図3に基づいた結合方法においては、基板1の重量によって基板2に加えられる圧力は、実際に、結合を行うのに十分なものである。
接着剤は、有利には、エポキシまたはポリイミドのような有機接着剤であるが、シリコーンのような無機接着剤であってもよい。接着剤は、液体の形で配置され、そして、2つの基板が接触させられたならば、この接着剤は、リムによって画定された2つの基板間の空間(結合空間とも呼ばれる)内において2つの基板間の界面に配置された固体層7の形で固化する。この結合空間は、基板1および2がお互いに接触させられたときに基板2に配置されるハウジング6に対応する。
接着剤の固化は、有利には、結合空間内に存在しうる排出されるべき気泡がすべてなくなる緩和時間の後に、架橋ステップ(cross-linking step)によって達成され、例えば、2つの基板の組立ベンチ上において直接に実行される。例えば、エポキシ接着剤の場合の典型的な網状化温度(reticulation temperature)は、室温から150℃までの範囲に存在する。この架橋ステップは、適切な温度−時間対(Temperature-Time pair)によって行われてもよい。
この実施形態においては、液状接着剤の液滴8は、基板2上に配置され、この基板2はリム3を備えた基板である。一方、別の実施形態においては、液状接着剤の液滴8は、他方の基板すなわち基板1上に配置されてもよい。この場合、液状接着剤の液滴8は基板1の表面1a上に配置され、そして、リム3を備えた基板2は基板1の上方に配置され、リム3を備えた表面2bは、基板1の表面1a上へ搬送されるように、基板1の表面1aに面して配置される。
図1〜図3に示される実施形態は、2つの基板間における結合方法を説明するものである。一方、上述した2つの実施形態において説明されたように、いくつかの基板の結合を行うことも可能であり、より詳細には、第1の基板と、少なくとも1つのダイシング経路(dicing path)によって分離された同一平面上に存在する複数の基板との結合を行うことも可能である。
したがって、図4〜図14に示される実施形態においては、第1の基板1、例えば、バルク基板は、1つ以上のダイシング経路によってお互いに分離されかつ有利には薄化された同一平面上に存在する複数の第2の基板2a、2b、...、2iに結合させられることによって、搬送される。リム、より詳細には、少なくとも1つのスリットを備えた周辺リムが、第2の基板のそれぞれに形成される。
より詳細には、ダイシング経路9によって分離された同一平面上に存在する複数の基板2a、2b、...、2iは、マイクロエレクトロニクス分野において知られているあらゆる種類の技術によって形成されてもよい。とりわけ、これらの基板は、プラスチックまたは金属から作られた固定フレーム11に支持膜10によってしっかりと固定されたバルク基板から開始して、DBG(研削する前にダイシングする(Dicing Before Grinding)ことを意味する)という頭字語としても知られているダイシング方法によって形成されてもよい。バルク基板は、図4に示されるように、第2の基板2a、2b、...、2iに要求される最終的な厚さよりもわずかに厚い深さにまで薄化ステップを施され、第2の基板2a、2b、...、2iを画定しかつそれらの基板をお互いから絶縁するために、ダイシング経路9が形成される。例えば、最終的な厚さが30μmである場合、薄化ステップ中に行われるダイシングの深さは、35μmから40μmまでの範囲に存在する。さらにまた、薄化されるべきバルク基板を支持膜10上へ搬送することは、この支持膜を、固定フレーム11上とバルク基板の前面上とに同時に積層することによって、行われてもよい。
そして、図5〜図10に示されるように、リム3a、3b、...、3iが、基板2a、2b、...、2iの自由表面(free surface)それぞれの周辺部に形成される。より詳細には、フォトリソグラフィー(図6に示される矢印F2)によってエッチング・マスク13を形成するために、フォトレジスト層12が、例えば、スパッタリングによって、基板2a、2b、...、2iの自由表面上に成膜される(図5)。エッチング・マスク13は、基板2a、2b、...、2iのそれぞれの表面上における周辺領域を被覆し、この周辺領域は、それぞれの周辺リム3a、3b、...、3iが形成されるべき位置に対応している。このエッチング・マスク13は、さらに、ダイシング経路9を満たしている。フォトレジストが現像されると(図7)、それぞれの基板のエッチング・マスク13によって被覆されていない部分を予め定められた深さ(リムに要求される高さに対応する)まで除去するために(図9)、エッチング・マスク13を介した局部的エッチング・ステップ(図8に示される矢印F3)が行われる。この処理は、リム3a、3b、...、3iをそれらのスリット4とともに形成するのを可能にする。エッチング・ステップは、湿式の方法またはガスによる方法によって、あるいは、レーザによって行われてもよい。その後、エッチング・マスク13は除去される(図10)。
図14は、ダイシング経路9によってお互いに分離された、長方形断面を有する同一平面上に存在する複数の基板2a、2b、...、2iの特定の例となる実施形態を示す。4つのスリット4を備えた周辺リム3a、3b、...、3iが、それぞれの基板に形成されており、それぞれのスリットは、その周辺リムの辺の中央に配置されている。しかしながら、スリット4の数は、実施形態ごとに異なっていてもよく、有利には、1から4までの範囲に存在する。さらにまた、スリット4は、貫通したもの(pass-through)であってもよく、あるいはそうでなくてもよい。周辺リム3a、3b、...、3iは、有利には、すべてが同じ高さを有する。
これまでに説明された実施形態と同様に、リムが、第2の基板2a、2b、...、2iのそれぞれに作成されると、液状接着剤の液滴8a、8b、...、8iが、それぞれのリム3a、3b、...、3iによって画定されたそれぞれのハウジング5a、5b、...、5iの底面に配置される。そして、バルク基板1が、複数の基板2a、2b、...、2iによって形成された組立品の上へ搬送され、その結果として、基板1の表面1aは、リム3a、3b、...、3iで停止する前に、まず、接着剤の液滴8a、8b、...、8iと接触する。余分な液状接着剤と、リム3a、3b、...、3iによって画定されたハウジング内に存在するかもしれない気泡とは、図12に示されるように、結合空間からスリット4を介して逃げることができ、余分な液状接着剤は、ダイシング経路9内に流れ込むことができる。接着剤層7a、7b、...、7iが、例えば熱処理ステップによって固化すると、基板2a、2b、...、2iをお互いに分離するために、ダイシング処理が行われてもよい。図13における破線は、それぞれの基板の周辺リムを除去することにある特定のダイシング・ストラテジー(dicing strategy)を示す。一方、変形例によれば、これらの周辺リムを保持することを選択することも考えられる。
図15〜図19に示される第3の実施形態においては、有利にはバルク基板である第1の基板1が、同様に、有利には薄化されかつ1つ以上のダイシング経路9によって分離された同一平面上に存在する複数の基板2a、2b、...、2iに結合される。一方、この場合においては、それぞれが少なくとも1つのスリットを備えかつ固化接着剤層のための結合空間を画定するように設計されたリムは、基板2a、2b、...、2iのそれぞれの上に形成されるのではなく、第1のバルク基板1の表面1a上に形成される。これらのリムは、より詳細には、第1の基板1の表面1aにリブを形成することによって得られる。リブの位置は、制御された形で、特定の位置を選択され、それによって、結合された後には、あるいは、最終的にダイシングされた後には、それぞれの第2の基板2a、2b、...、2iの周辺部に対応するリムが形成される。
例として、図19は、それぞれがスリット4を備えたリム3を形成するように設計された複数のリブを表面に備えたバルク基板1の特定の実施形態を示している。そのために、基板1は複数のリム3を備え、それぞれのリム3は、その表面に4つのスリット4を備え、それぞれのスリットは、図19において上方からみて長方形形状を有するリムの辺の中央に配置されている。しかしながら、スリット4の数は、実施形態ごとに異なっていてもよく、有利には、1から4までの範囲に存在する。さらにまた、スリット4は、貫通したものであってもよく、あるいはそうでなくてもよい。リム3a、3b、...、3iも、有利には、すべてが同じ高さを有する。
リム3が形成されると、液状接着剤の液滴8a、8b、...、8iが、この実施形態においては、基板2a、2b、...、2iの実質的に平坦なそれぞれの自由表面上に配置される。そして、バルク基板1が、複数の基板2a、2b、...、2iによって形成された組立品の上へ搬送され、その結果として、リム3を備えた基板1の表面1aは、リム3a、3b、...、3iで停止する前に、まず、接着剤の液滴8a、8b、...、8iと接触する(図16および図17)。これまでに説明された実施形態の場合と同様に、余分な液状接着剤と、結合空間内に存在するかもしれない気泡とは、このハウジングからスリット4を介して逃げることができる。この場合、余分な液状接着剤は、ダイシング経路内へ流れ込むことができる。接着剤7a、7b、...、7iが、例えば熱処理ステップによって固化すると、基板2a、2b、...、2iをお互いに分離するために、ダイシング処理が行われてもよい。図18における破線は、ダイシング経路に沿って進むことにある特定のダイシング・ストラテジーを示し、その結果として、第1の基板1の一部分と第2の基板2a、2b、...、または2iとによって形成されたそれぞれの組立品は、ダイシングされた後には、周辺部となるリムを保持している。一方、変形によれば、ダイシング処理は、リム3を除去するように行われてもよい。
本発明は、これまでに説明された実施形態に限定されることはない。とりわけ、リムに形成されたスリットは、他方の基板に接触するように設計されたそのリムの自由表面から、そのリムによって画定されたハウジングの底面まで、そのリムを貫通する通路の形を有していてもよい。したがって、この場合には、スリットは、リムの高さに等しい長さを有する。別の実施形態によれば、それらのスリットは、より短いものであってもよい。一方、それらのスリットは、必ず、他方の基板に接触するように設計された自由表面から形成される。さらにまた、結合界面における接着性の品質を向上させるために、接着剤を配置する前に、例えば、酸素プラズマ・ベース活性化処理(oxygen plasma-based activation treatment)が、接触するように設計された2つの表面に対して行われてもよい。さらにまた、空洞によって形成されるリムに余計な接着剤膜が付着するのを防止するために、接着剤に対する抗ぬれ成膜(anti-wetting deposition)を、リムに対して選択的に行うことも考えることができる。これは、とりわけ、初期の接着剤配置が多すぎる場合に興味のあることである。
1,2 基板
3 リム
4 スリット
5 保護膜
6 ハウジング
7 接着剤層
8 液状接着剤の液滴
9 ダイシング経路
10 支持膜
11 固定フレーム
12 フォトレジスト層
13 エッチング・マスク

Claims (8)

  1. 2つの基板(1、2、2a、2b、...、2i)の一方上に液状接着剤の少なくとも1つの液滴(8、8a、8b、...、8i)を配置するステップと、
    前記2つの基板(1、2、2a、2b、...、2i)を接触させて前記液状接着剤を広がらせ、それに続いて、前記2つの基板(1、2、2a、2b、...、2i)間に固化接着剤の層(7、7a、7b、...、7i)を形成するステップと、
    を備えた、少なくとも2つの前記基板(1、2、2a、2b、...、2i)同士を結合するための方法であって、
    前記2つの基板(1、2、2a、2b、...、2i)の一方が、少なくとも1つのスリット(4)が形成された少なくとも1つの突出したリム(3、3a、3b、...、3i)を前記一方の基板の表面上に備えることと、
    前記2つの基板(1、2、2a、2b、...、2i)の前記一方上に配置される前記液状接着剤の体積が、前記基板(1、2、2a、2b、...、2i)が接触したときに前記リム(3、3a、3b、...、3i)によって画定される結合空間の容積よりも大きく、それによって、余分な前記液状接着剤が、前記2つの基板(1、2、2a、2b、...、2i)が接触したときに、前記リム(3、3a、3b、...、3i)に形成された前記スリット(4)を介して除去され、さらに、前記2つの基板(1、2、2a、2b、...、2i)の前記一方上に配置された前記液状接着剤の液滴(8、8a、8b、...、8i)が、前記リム(3、3a、3b、...、3i)の高さ(H1)よりも正確に高い高さ(H2)を有することと、
    を特徴とする方法。
  2. 前記2つの基板(1、2、2a、2b、...、2i)を接触させるステップが、前記基板(1、2、2a、2b、...、2i)の一方または他方に圧力を加えずに行われることを特徴とする、請求項1に記載の方法。
  3. 前記液状接着剤の少なくとも1つの液滴の配置が、前記リム(3、3a、3b、...、3i)を備えた前記基板(1、2、2a、2b、...、2i)上において行われることを特徴とする、請求項1または2のいずれか一項に記載の方法。
  4. 前記液状接着剤の少なくとも1つの液滴の配置が、前記リムを備えていない前記基板(1、2、2a、2b、...、2i)上において行われることを特徴とする、請求項1または2のいずれか一項に記載の方法。
  5. 前記方法が、第1の基板(1)と、少なくとも1つのダイシング経路(9)によって分離された同一平面上に存在する複数の第2の基板(2a、2b、...、2i)とを結合するための方法であることを特徴とする、請求項1から4のいずれか一項に記載の方法。
  6. 前記リム(3)が、前記第1の基板(1)の表面に形成されることを特徴とする、請求項5に記載の方法。
  7. 第2の基板(2a、2b、...、2i)の各々が、その表面に、少なくとも1つのスリット(4)が形成された、突出したリム(3a、3b、...、3i)を備え、前記リム(3a、3b、...、3i)は、当該リムに対応する前記第2の基板(2a、2b、...、2i)の周辺部に配置されることを特徴とする、請求項5に記載の方法。
  8. 前記第1の基板(1)および/または前記第2の基板(2a、2b、...、2i)が、薄化された基板であることを特徴とする、請求項5から7のいずれか一項に記載の方法。
JP2011134768A 2010-06-18 2011-06-17 少なくとも2つの基板同士を、厚さを較正して結合するための方法 Pending JP2012028750A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR10/02584 2010-06-18
FR1002584A FR2961519B1 (fr) 2010-06-18 2010-06-18 Procede de collage calibre en epaisseur entre au moins deux substrats

Publications (1)

Publication Number Publication Date
JP2012028750A true JP2012028750A (ja) 2012-02-09

Family

ID=43533495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011134768A Pending JP2012028750A (ja) 2010-06-18 2011-06-17 少なくとも2つの基板同士を、厚さを較正して結合するための方法

Country Status (4)

Country Link
US (1) US8404075B2 (ja)
EP (1) EP2397530B1 (ja)
JP (1) JP2012028750A (ja)
FR (1) FR2961519B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2501028B (en) * 2010-12-06 2018-03-14 Honda Motor Co Ltd Subframe structure
WO2013097894A1 (de) * 2011-12-28 2013-07-04 Ev Group E. Thallner Gmbh Verfahren und vorrichtung zum bonden von substraten
WO2015156891A2 (en) * 2014-01-23 2015-10-15 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
DE102015100635A1 (de) * 2015-01-16 2016-07-21 Preh Gmbh Anordnung zum vollflächigen Verkleben von im Wesentlichen kongruenten Klebeflächen eines ersten und zweiten Fügepartners
FR3075666B1 (fr) * 2017-12-21 2020-10-02 Plastic Omnium Cie Procede de depot d'une colle thermofusible liquide

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08160407A (ja) * 1994-12-05 1996-06-21 Sharp Corp 液晶表示素子の製造方法
JP2002244141A (ja) * 2001-02-19 2002-08-28 Toshiba Corp 液晶表示装置の製造方法
US20040080704A1 (en) * 2002-10-18 2004-04-29 Jung Sung-Wook Apparatus of assembling display panels and method of manufacturing display device using assembling apparatus
WO2007063751A1 (ja) * 2005-11-29 2007-06-07 Seiko Instruments Inc. 表示装置の製造方法、及び貼り合わせ方法
JP2007240914A (ja) * 2006-03-09 2007-09-20 Seiko Epson Corp 電気光学装置の製造方法、及び電気光学装置の製造装置
JP2008209510A (ja) * 2007-02-23 2008-09-11 Nichibei Parts Co Ltd 画像表示装置及びその製造方法
JP2009172626A (ja) * 2008-01-23 2009-08-06 Seiko Epson Corp 電気光学装置の製造方法及び電気光学装置
JP2010026539A (ja) * 2009-11-05 2010-02-04 Casio Comput Co Ltd 保護板一体型表示パネル

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5292686A (en) * 1991-08-21 1994-03-08 Triquint Semiconductor, Inc. Method of forming substrate vias in a GaAs wafer
DE19946745C1 (de) 1999-09-29 2001-04-05 Siemens Ag Klebeverfahren
TW493358B (en) * 2001-06-14 2002-07-01 Ritdisplay Corp Package method and apparatus of organic light-emitting diode display device
US7535100B2 (en) 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
FR2856047B1 (fr) 2003-06-16 2005-07-15 Commissariat Energie Atomique Procede de collage de substrats micro-structures
DE102006053916B3 (de) * 2006-11-15 2008-06-19 Qimonda Ag Verfahren zum Herstellen einer Klebefläche auf einer Oberfläche eines Die-Trägers
FR2921201B1 (fr) * 2007-09-19 2009-12-18 Commissariat Energie Atomique Procede de collage de puces sur un substrat de contrainte et procede de mise sous contrainte d'un circuit de lecture semi-conducteur
JP5138325B2 (ja) 2007-09-27 2013-02-06 株式会社ディスコ ウェーハの加工方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08160407A (ja) * 1994-12-05 1996-06-21 Sharp Corp 液晶表示素子の製造方法
JP2002244141A (ja) * 2001-02-19 2002-08-28 Toshiba Corp 液晶表示装置の製造方法
US20040080704A1 (en) * 2002-10-18 2004-04-29 Jung Sung-Wook Apparatus of assembling display panels and method of manufacturing display device using assembling apparatus
WO2007063751A1 (ja) * 2005-11-29 2007-06-07 Seiko Instruments Inc. 表示装置の製造方法、及び貼り合わせ方法
JP2007240914A (ja) * 2006-03-09 2007-09-20 Seiko Epson Corp 電気光学装置の製造方法、及び電気光学装置の製造装置
JP2008209510A (ja) * 2007-02-23 2008-09-11 Nichibei Parts Co Ltd 画像表示装置及びその製造方法
JP2009172626A (ja) * 2008-01-23 2009-08-06 Seiko Epson Corp 電気光学装置の製造方法及び電気光学装置
JP2010026539A (ja) * 2009-11-05 2010-02-04 Casio Comput Co Ltd 保護板一体型表示パネル

Also Published As

Publication number Publication date
US20110308724A1 (en) 2011-12-22
FR2961519B1 (fr) 2012-07-06
EP2397530A1 (fr) 2011-12-21
EP2397530B1 (fr) 2013-01-09
FR2961519A1 (fr) 2011-12-23
US8404075B2 (en) 2013-03-26

Similar Documents

Publication Publication Date Title
KR101504461B1 (ko) 반도체 웨이퍼를 개개의 반도체 다이로 개별화하는 방법
JP3507349B2 (ja) 弾性重合体を含む半導体集積回路素子の製造方法
JP2010529664A (ja) 半導体ダイ内に集積化したマルチコンポーネントデバイス
JP2012028750A (ja) 少なくとも2つの基板同士を、厚さを較正して結合するための方法
KR101317983B1 (ko) 고체 촬상 장치를 절단하는 방법
JP2006190975A (ja) ウェハレベルパッケージの封止材充填構造、及びその方法
JP4725638B2 (ja) 半導体装置の製造方法
JP5902114B2 (ja) 半導体装置及びその製造方法
TWI577003B (zh) 用於相機製造之晶圓級接合方法
JP4725639B2 (ja) 半導体装置の製造方法
JP2009152493A (ja) 半導体装置の製造方法
US20070161234A1 (en) Methods of Forming Back Side Layers for Thinned Wafers and Related Structures
CN110015634B (zh) 在前端中在晶片级沉积保护材料以进行早期颗粒和水分保护
TWI773341B (zh) 半導體裝置的製造方法
JP4152855B2 (ja) 樹脂封止型の電子デバイスの製造方法。
JP7280381B2 (ja) マイクロメカニカルウェハにダンパ構造を製造するための方法
JP2014096422A (ja) 基板支持部材、基板処理装置、基板支持部材の製造方法、及び基板処理方法
US8748926B2 (en) Chip package with multiple spacers and method for forming the same
US20080200037A1 (en) Method of thinning a wafer
JP2015153828A (ja) 半導体装置の製造方法
JP2006100762A (ja) 固体撮像装置の製造方法
KR102225767B1 (ko) 다중 웨이퍼 결합 구조를 형성하기 위한 웨이퍼 적층
US7956435B2 (en) Semiconductor device
JP5574699B2 (ja) イメージセンサパッケージのガラス取付けのための技術
JP2008016606A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150515

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151104