JP2012015228A - 窒化物半導体の微細構造の製造方法、二次元フォトニック結晶による面発光レーザとその製造方法 - Google Patents
窒化物半導体の微細構造の製造方法、二次元フォトニック結晶による面発光レーザとその製造方法 Download PDFInfo
- Publication number
- JP2012015228A JP2012015228A JP2010148529A JP2010148529A JP2012015228A JP 2012015228 A JP2012015228 A JP 2012015228A JP 2010148529 A JP2010148529 A JP 2010148529A JP 2010148529 A JP2010148529 A JP 2010148529A JP 2012015228 A JP2012015228 A JP 2012015228A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- manufacturing
- nitride semiconductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【課題】半導体のエッチング工程で精密に制御して形成した孔のサイズを、熱処理工程を施した後に大きく変動させることなく、半導体の内部に空孔を含む微細構造の形成が可能な窒化物半導体の微細構造の製造方法を提供する。
【解決手段】窒化物半導体の微細構造の製造方法であって、Ａｌを除くＩＩＩ族窒化物半導体からなる第１の半導体層１０２の主面の上にＡｌを含むＩＩＩ族窒化物半導体からなる第２の半導体層１０４を形成し、第２の半導体層を貫通してなる第１の半導体層に形成された細孔１０７を有する半導体構造を用意する第１の工程と、第１の工程後、半導体構造を窒素元素を含む雰囲気下で熱処理し、第１の半導体層に形成された細孔の側壁の少なくとも一部に、第１の半導体層の結晶面を形成する第２の工程と、第２の工程後、第２の半導体層の上にＩＩＩ族窒化物半導体からなる第３の半導体層１１１を形成し、細孔の上部を塞ぐ第３の工程と、を有する。
【選択図】図１
【解決手段】窒化物半導体の微細構造の製造方法であって、Ａｌを除くＩＩＩ族窒化物半導体からなる第１の半導体層１０２の主面の上にＡｌを含むＩＩＩ族窒化物半導体からなる第２の半導体層１０４を形成し、第２の半導体層を貫通してなる第１の半導体層に形成された細孔１０７を有する半導体構造を用意する第１の工程と、第１の工程後、半導体構造を窒素元素を含む雰囲気下で熱処理し、第１の半導体層に形成された細孔の側壁の少なくとも一部に、第１の半導体層の結晶面を形成する第２の工程と、第２の工程後、第２の半導体層の上にＩＩＩ族窒化物半導体からなる第３の半導体層１１１を形成し、細孔の上部を塞ぐ第３の工程と、を有する。
【選択図】図１
Description
本発明は、窒化物半導体の微細構造の製造方法、二次元フォトニック結晶による面発光レーザとその製造方法に関する。
特に、窒化物半導体内部に微細な構造を形成する製造方法に関するものであって、フォトニック結晶を用いた発光素子などの製造方法に利用される技術に関する。
特に、窒化物半導体内部に微細な構造を形成する製造方法に関するものであって、フォトニック結晶を用いた発光素子などの製造方法に利用される技術に関する。
面発光レーザにおいて、反射鏡に二次元フォトニック結晶を利用した面発光レーザが知られている。
特に、近紫外から緑領域で発光可能な窒化物半導体を利用した面発光レーザでは、一般的に用いられる分布ブラッグ反射鏡の作製が困難なことから、二次元フォトニック結晶を利用した面発光レーザが盛んに研究されている。
フォトニック結晶は、光の波長以下の周期で屈折率が変調した微細構造である。中でも、可視域で機能するフォトニック結晶は、大きさが数十〜百数十ｎｍオーダーの複数の微細空孔で構成される。
そのフォトニック結晶が、半導体内部に埋め込まれた構造である場合、高度な製造技術が必要となる。
その一方で、埋め込まれたフォトニック結晶を挟持している半導体層に、他の半導体層や電極を積層することが可能となるため、積層方向に電流注入が可能なフォトニック結晶光デバイスが実現できるという利点がある。
特に、近紫外から緑領域で発光可能な窒化物半導体を利用した面発光レーザでは、一般的に用いられる分布ブラッグ反射鏡の作製が困難なことから、二次元フォトニック結晶を利用した面発光レーザが盛んに研究されている。
フォトニック結晶は、光の波長以下の周期で屈折率が変調した微細構造である。中でも、可視域で機能するフォトニック結晶は、大きさが数十〜百数十ｎｍオーダーの複数の微細空孔で構成される。
そのフォトニック結晶が、半導体内部に埋め込まれた構造である場合、高度な製造技術が必要となる。
その一方で、埋め込まれたフォトニック結晶を挟持している半導体層に、他の半導体層や電極を積層することが可能となるため、積層方向に電流注入が可能なフォトニック結晶光デバイスが実現できるという利点がある。
特許文献１には、マストランスポート現象を利用し、窒化物半導体内部に微細空孔を形成する技術が開示されており、また窒化物半導体のフォトニック結晶による面発光レーザの作製法が開示されている。
その具体的な手法は以下のとおりである。
まず、ＥＢリソグラフィとドライエッチングにより、窒化物半導体の表面に孔を形成する。
ドライエッチングの際には、ＳｉＯ2ハードマスクを使用している。
次に、前記孔を形成した後、前記ハードマスクを除去し、窒素を含む雰囲気下において１０００℃で熱処理する。
その結果、表面原子のマストランスポートが生じ、最終的に、前記孔の上部が塞がり空孔が形成される。
そして、フォトニック結晶の上に、活性層を含むレーザ構造をエピタキシャル成長させ、窒化物半導体の面発光レーザを作製している。
また、窒化ガリウム（ＧａＮ）と、ＧａＮに比べてマストランスポート現象が生じ難い窒化アルミニウムガリウム（ＡｌＧａＮ）との多層膜を用いる。
特許文献１では、これらにより孔の形成される深さ方向の位置精度を向上させる手法が採られている。
その具体的な手法は以下のとおりである。
まず、ＥＢリソグラフィとドライエッチングにより、窒化物半導体の表面に孔を形成する。
ドライエッチングの際には、ＳｉＯ2ハードマスクを使用している。
次に、前記孔を形成した後、前記ハードマスクを除去し、窒素を含む雰囲気下において１０００℃で熱処理する。
その結果、表面原子のマストランスポートが生じ、最終的に、前記孔の上部が塞がり空孔が形成される。
そして、フォトニック結晶の上に、活性層を含むレーザ構造をエピタキシャル成長させ、窒化物半導体の面発光レーザを作製している。
また、窒化ガリウム（ＧａＮ）と、ＧａＮに比べてマストランスポート現象が生じ難い窒化アルミニウムガリウム（ＡｌＧａＮ）との多層膜を用いる。
特許文献１では、これらにより孔の形成される深さ方向の位置精度を向上させる手法が採られている。
フォトニック結晶の光学特性は、孔のサイズと形状に依存する。
設計通りの特性をもつフォトニック結晶デバイスを得るには、精度良く孔のサイズと形状を制御する必要がある。
すなわち、製造工程のなかで、孔のサイズが大きく変動するようでは、良好な光学特性をもつフォトニック結晶を得ることは難しい。
半導体表面に孔を形成するエッチング工程での半導体エッチング技術は確立されたものであり、この製造工程においては孔のサイズや面内のばらつきは精度良く制御することができる。
設計通りの特性をもつフォトニック結晶デバイスを得るには、精度良く孔のサイズと形状を制御する必要がある。
すなわち、製造工程のなかで、孔のサイズが大きく変動するようでは、良好な光学特性をもつフォトニック結晶を得ることは難しい。
半導体表面に孔を形成するエッチング工程での半導体エッチング技術は確立されたものであり、この製造工程においては孔のサイズや面内のばらつきは精度良く制御することができる。
しかしながら、特許文献１に開示されている手法では、半導体表面に孔を形成するエッチング工程に続く熱処理工程後において、孔のサイズが熱処理工程前の孔のサイズよりも大きくなるという課題を有している。
本発明は、上記課題に鑑み、半導体のエッチング工程で精密に制御して形成した孔のサイズを、熱処理工程を施した後においても大きく変動させることなく、 半導体の内部に空孔を含む微細構造の形成が可能となる窒化物半導体の微細構造の製造方法、二次元フォトニック結晶による面発光レーザとその製造方法の提供を目的としている。
本発明の窒化物半導体の微細構造の製造方法は、窒化物半導体の微細構造の製造方法であって、
Ａｌを除くＩＩＩ族窒化物半導体からなる第１の半導体層の主面の上に、少なくともＡｌを含むＩＩＩ族窒化物半導体からなる第２の半導体層が形成され、
該第２の半導体層を貫通してなる、該第１の半導体層に形成された細孔を有する半導体構造を用意する第１の工程と、
前記第１の工程の後に、前記半導体構造を窒素元素を含む雰囲気下で熱処理し、前記第１の半導体層に形成された細孔の側壁の少なくとも一部に、該第１の半導体層における前記Ａｌを除くＩＩＩ族窒化物半導体の結晶面を形成する第２の工程と、
前記第２の工程の後に、前記第２の半導体層の上にＩＩＩ族窒化物半導体からなる第３の半導体層を形成し、前記細孔の上部を塞ぐ第３の工程と、
を有することを特徴とする。
また、本発明の二次元フォトニック結晶による面発光レーザの製造方法は、上記した窒化物半導体の微細構造の製造方法によるフォトニック結晶を用いて製造されたことを特徴とする。
また、本発明の二次元フォトニック結晶による面発光レーザは、活性層と、半導体層と空孔とによる屈折率の異なる媒質を二次元周期で配列して構成されたフォトニック結晶と、を備えた二次元フォトニック結晶による面発光レーザであって、
前記半導体層は、Ａｌを除くＩＩＩ族窒化物半導体からなる高屈折率の半導体層と、少なくともＡｌを含むＩＩＩ族窒化物半導体からなる低屈折率の半導体層で構成され、該高屈折率の半導体層が前記活性層に近い側に配されており、
前記空孔の側壁の少なくとも一部に、前記高屈折率の半導体層の結晶面が形成されていることを特徴とする。
Ａｌを除くＩＩＩ族窒化物半導体からなる第１の半導体層の主面の上に、少なくともＡｌを含むＩＩＩ族窒化物半導体からなる第２の半導体層が形成され、
該第２の半導体層を貫通してなる、該第１の半導体層に形成された細孔を有する半導体構造を用意する第１の工程と、
前記第１の工程の後に、前記半導体構造を窒素元素を含む雰囲気下で熱処理し、前記第１の半導体層に形成された細孔の側壁の少なくとも一部に、該第１の半導体層における前記Ａｌを除くＩＩＩ族窒化物半導体の結晶面を形成する第２の工程と、
前記第２の工程の後に、前記第２の半導体層の上にＩＩＩ族窒化物半導体からなる第３の半導体層を形成し、前記細孔の上部を塞ぐ第３の工程と、
を有することを特徴とする。
また、本発明の二次元フォトニック結晶による面発光レーザの製造方法は、上記した窒化物半導体の微細構造の製造方法によるフォトニック結晶を用いて製造されたことを特徴とする。
また、本発明の二次元フォトニック結晶による面発光レーザは、活性層と、半導体層と空孔とによる屈折率の異なる媒質を二次元周期で配列して構成されたフォトニック結晶と、を備えた二次元フォトニック結晶による面発光レーザであって、
前記半導体層は、Ａｌを除くＩＩＩ族窒化物半導体からなる高屈折率の半導体層と、少なくともＡｌを含むＩＩＩ族窒化物半導体からなる低屈折率の半導体層で構成され、該高屈折率の半導体層が前記活性層に近い側に配されており、
前記空孔の側壁の少なくとも一部に、前記高屈折率の半導体層の結晶面が形成されていることを特徴とする。
本発明によれば、半導体のエッチング工程で精密に制御して形成した孔のサイズを、熱処理工程を施した後においても大きく変動させることなく、
半導体の内部に空孔を含む微細構造の形成が可能となる窒化物半導体の微細構造の製造方法、二次元フォトニック結晶による面発光レーザとその製造方法を実現することができる。
半導体の内部に空孔を含む微細構造の形成が可能となる窒化物半導体の微細構造の製造方法、二次元フォトニック結晶による面発光レーザとその製造方法を実現することができる。
つぎに、本発明の実施形態における窒化物半導体の微細構造の製造方法について説明する。
［実施形態１］
図１を用いて、本発明を適用した実施形態１における窒化物半導体の微細構造の製造方法を説明する。
（第１の工程）
まず、細孔を有する半導体構造を用意する工程である第１の工程について説明する。
図１（ａ）に示すように、基板１０１上に、Ａｌを除くＩＩＩ族窒化物半導体からなる第１の半導体層１０２を積層する。
続いて、第１の半導体層１０２の主面１０３に、少なくともＡｌを含むＩＩＩ族窒化物半導体からなる第２の半導体層１０４を積層する。
基板１０１は、例えば、六方晶であり、より具体的には、ＧａＮ、サファイア、ＳｉＣのいずれかであることが好ましい。
また、第１の半導体層１０２は、例えば、ＧａＮ、ＧａＩｎＮ、ＩｎＮのいずれかの窒化物半導体である。
また、第２の半導体層１０４は、例えば、ＡｌＮ、ＡｌＩｎＮ、ＡｌＧａＩｎＮ、ＡｌＧａＮのいずれかの窒化物半導体である。
なお、本実施形態においては、基板１０１はＧａＮ基板、第１の半導体層１０２はＧａＮ、第２の半導体層１０４はＡｌＧａＮで形成される。
第１の半導体層１０２および第２の半導体層１０４は、例えば有機金属気層成長（ＭＯＶＰＥ）法によって成長される。なお、本実施形態においては、第１の半導体層１０２の主面１０３は（０００１）面である。
［実施形態１］
図１を用いて、本発明を適用した実施形態１における窒化物半導体の微細構造の製造方法を説明する。
（第１の工程）
まず、細孔を有する半導体構造を用意する工程である第１の工程について説明する。
図１（ａ）に示すように、基板１０１上に、Ａｌを除くＩＩＩ族窒化物半導体からなる第１の半導体層１０２を積層する。
続いて、第１の半導体層１０２の主面１０３に、少なくともＡｌを含むＩＩＩ族窒化物半導体からなる第２の半導体層１０４を積層する。
基板１０１は、例えば、六方晶であり、より具体的には、ＧａＮ、サファイア、ＳｉＣのいずれかであることが好ましい。
また、第１の半導体層１０２は、例えば、ＧａＮ、ＧａＩｎＮ、ＩｎＮのいずれかの窒化物半導体である。
また、第２の半導体層１０４は、例えば、ＡｌＮ、ＡｌＩｎＮ、ＡｌＧａＩｎＮ、ＡｌＧａＮのいずれかの窒化物半導体である。
なお、本実施形態においては、基板１０１はＧａＮ基板、第１の半導体層１０２はＧａＮ、第２の半導体層１０４はＡｌＧａＮで形成される。
第１の半導体層１０２および第２の半導体層１０４は、例えば有機金属気層成長（ＭＯＶＰＥ）法によって成長される。なお、本実施形態においては、第１の半導体層１０２の主面１０３は（０００１）面である。
つぎに、細孔を形成するためのエッチングマスクの形成工程について説明する。
図１（ｂ）は、図１（ａ）の工程に続いて、第２の半導体層１０４の主面１０５に細孔１０７を形成するためのエッチングマスク１０６を形成する工程を説明する図である。
以下、図１（ｂ）の工程を順に説明する。
第２の半導体層１０４の主面１０５に、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によってエッチングマスク１０６の材料を成膜する。
エッチングマスク１０６の材料は、例えば、加工が容易な、酸化シリコン、窒化シリコン、酸窒化シリコンのいずれかであることが好ましい。
なお、本実施形態において、エッチングマスク１０６の材料としては、酸化シリコンが用いられる。
また、エッチングマスクの成膜手法は、スパッタや電子ビーム蒸着であっても良い。
続いて、エッチングマスク１０６に、開口部１０８を形成する。開口部１０８の形成は、フォトリソグラフィとエッチングを用いる。
なお、リソグラフィは、電子ビームリソグラフィ、または、ナノインプリントリソグラフィであっても良い。
開口部１０８のエッチングは、ウェットエッチング、またはドライエッチングのどちらでも良いが、開口部１０８のサイズ制御性を良くするためには、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）によるドライエッチングが好ましい。
なお、本実施形態における開口部１０８は、直径１μｍの円形である。
図１（ｂ）は、図１（ａ）の工程に続いて、第２の半導体層１０４の主面１０５に細孔１０７を形成するためのエッチングマスク１０６を形成する工程を説明する図である。
以下、図１（ｂ）の工程を順に説明する。
第２の半導体層１０４の主面１０５に、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によってエッチングマスク１０６の材料を成膜する。
エッチングマスク１０６の材料は、例えば、加工が容易な、酸化シリコン、窒化シリコン、酸窒化シリコンのいずれかであることが好ましい。
なお、本実施形態において、エッチングマスク１０６の材料としては、酸化シリコンが用いられる。
また、エッチングマスクの成膜手法は、スパッタや電子ビーム蒸着であっても良い。
続いて、エッチングマスク１０６に、開口部１０８を形成する。開口部１０８の形成は、フォトリソグラフィとエッチングを用いる。
なお、リソグラフィは、電子ビームリソグラフィ、または、ナノインプリントリソグラフィであっても良い。
開口部１０８のエッチングは、ウェットエッチング、またはドライエッチングのどちらでも良いが、開口部１０８のサイズ制御性を良くするためには、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）によるドライエッチングが好ましい。
なお、本実施形態における開口部１０８は、直径１μｍの円形である。
つぎに、細孔の形成工程について説明する。
図１（ｃ）は、図１（ｂ）の工程に続いて、第２の半導体層１０４を貫通して、第１の半導体層１０２をエッチングし、細孔１０７を形成する工程を説明する図である。
細孔１０７を形成する工程は、ウェットエッチング、または、ドライエッチングのどちらでも良いが、細孔１０７のサイズの制御性を良くするためには、ＩＣＰによるドライエッチングであることが好ましい。
細孔１０７を形成するためのドライエッチング工程に使用するプラズマ組成は、例えば、Ｃｌ、Ｂｒ、Ｉのいずれかの元素を含む。
より具体的には、Ｃｌ2、ＢＣｌ3、ＨＢｒ、ＨＩ、ＨＣｌのいずれかのガスと、Ｈｅ、Ａｒ、Ｘｅ、Ｎ2のいずれかのガスとの混合ガスプラズマであることが好ましい。
細孔１０７を形成する工程の後、エッチングマスク１０６を除去する。
図１（ａ）から図１（ｃ）までの工程により、第１の半導体層１０２の主面１０３の上に、第２の半導体層１０４が設けられ、第２の半導体層１０４を貫通してなる、第１の半導体層１０２に形成された細孔１０７を有する半導体構造１００が用意できる。
なお、本実施形態における細孔１０７は、上部が直径１μｍの円形であり、深さは２．５μｍに形成される。
図１（ｃ）は、図１（ｂ）の工程に続いて、第２の半導体層１０４を貫通して、第１の半導体層１０２をエッチングし、細孔１０７を形成する工程を説明する図である。
細孔１０７を形成する工程は、ウェットエッチング、または、ドライエッチングのどちらでも良いが、細孔１０７のサイズの制御性を良くするためには、ＩＣＰによるドライエッチングであることが好ましい。
細孔１０７を形成するためのドライエッチング工程に使用するプラズマ組成は、例えば、Ｃｌ、Ｂｒ、Ｉのいずれかの元素を含む。
より具体的には、Ｃｌ2、ＢＣｌ3、ＨＢｒ、ＨＩ、ＨＣｌのいずれかのガスと、Ｈｅ、Ａｒ、Ｘｅ、Ｎ2のいずれかのガスとの混合ガスプラズマであることが好ましい。
細孔１０７を形成する工程の後、エッチングマスク１０６を除去する。
図１（ａ）から図１（ｃ）までの工程により、第１の半導体層１０２の主面１０３の上に、第２の半導体層１０４が設けられ、第２の半導体層１０４を貫通してなる、第１の半導体層１０２に形成された細孔１０７を有する半導体構造１００が用意できる。
なお、本実施形態における細孔１０７は、上部が直径１μｍの円形であり、深さは２．５μｍに形成される。
（第２の工程）
つぎに、図１（ｄ）に示した熱処理工程である第２の工程について説明する。図１（ｄ）は、図１（ｃ）の工程に続いて、半導体構造１００を、Ｖ族である窒素元素を含む雰囲気下で熱処理する第２の工程を説明する図である。
図１（ｄ）の工程では、細孔１０７の第１の半導体層１０２の領域の側壁１０９にマストランスポートを生じさせ、側壁１０９の少なくとも一部に、第１の半導体層１０２を構成する窒化物半導体の結晶面１１０を形成する。
なお、マストランスポートとは、熱エネルギーによって原子が表面から脱離し、輸送された後、表面エネルギーが小さくなる位置で再吸着する現象である。半導体の組成を保ちつつ、表面形状を変化させることや、結晶面を形成させることが可能である。
つぎに、図１（ｄ）に示した熱処理工程である第２の工程について説明する。図１（ｄ）は、図１（ｃ）の工程に続いて、半導体構造１００を、Ｖ族である窒素元素を含む雰囲気下で熱処理する第２の工程を説明する図である。
図１（ｄ）の工程では、細孔１０７の第１の半導体層１０２の領域の側壁１０９にマストランスポートを生じさせ、側壁１０９の少なくとも一部に、第１の半導体層１０２を構成する窒化物半導体の結晶面１１０を形成する。
なお、マストランスポートとは、熱エネルギーによって原子が表面から脱離し、輸送された後、表面エネルギーが小さくなる位置で再吸着する現象である。半導体の組成を保ちつつ、表面形状を変化させることや、結晶面を形成させることが可能である。
つぎに、熱処理工程である第２の工程の雰囲気について説明する。
第２の工程は、Ｖ族である窒素元素を雰囲気下で行われ、例えば、Ｎ2、またはＮＨ3を含む雰囲気下で行われる。
Ｖ族雰囲気下で熱処理を行う理由は、ＩＩＩ族元素よりもＶ族元素の方が脱離しやすいためであり、Ｖ族元素を供給した雰囲気下で熱処理することで、第１の半導体層１０２からのＶ族元素の減少を防いでいる。
第２の工程は、Ｖ族である窒素元素を雰囲気下で行われ、例えば、Ｎ2、またはＮＨ3を含む雰囲気下で行われる。
Ｖ族雰囲気下で熱処理を行う理由は、ＩＩＩ族元素よりもＶ族元素の方が脱離しやすいためであり、Ｖ族元素を供給した雰囲気下で熱処理することで、第１の半導体層１０２からのＶ族元素の減少を防いでいる。
つぎに、第２の工程による結晶面形成について説明する。
本実施形態では、第１の半導体層１０２の主面１０３が（０００１）面であるため、第２の工程後の側壁１０９には、つぎの（１−１０ｎ（但し、ｎは０から４までの整数））面のいずれかの面が形成される。
すなわち、第２の工程後の側壁１０９には、主面１０３に対して垂直な（１−１００）面、と等価な結晶面１１０が形成される。
または、約６２度傾斜した（１−１０１）面、約４３度傾斜した（１−１０２）面、約３２度傾斜した（１−１０３）面、約２５度傾斜した（１−１０４）面、と等価ないずれかの結晶面１１０が形成される。
なお、第１の半導体層１０２の主面１０３が（１−１００）面であるとき、側壁１０９には（０００１）面、と等価な結晶面１１０が形成される。
または、つぎの（１−１０ｎ（但し、ｎは１から４までの整数））面のいずれかの面が形成される。
すなわち、（１−１０１）面、（１−１０２）面、（１−１０３）面、（１−１０４）面、と等価ないずれかの結晶面１１０が形成される。
また、第２の工程において、結晶面１１０が形成されることは、細孔１０７表面の結晶性を改善する働きがあるということである。
例えば、ドライエッチングによって細孔１０７を形成した際、プラズマ中のイオン衝撃により細孔１０７の表面には、原子レベルの欠陥が多数生成される。
しかし、マストランスポートによって結晶面１１０が形成される際、それら欠陥が修復されるように原子が再配列され、その結果、熱処理を行う前よりも、結晶性の良い表面が得られる。
また、第２の工程のマストランスポートによって、主面１０３に対して垂直な結晶面１１０が形成されるのであれば、ドライエッチングによって形成した細孔１０７の整形にも利用できる。
すなわち、ドライエッチングの際は、プラズマのイオン引き込み電圧を下げて、側壁１０９の垂直性を犠牲にし、イオン衝撃による欠陥生成を抑制させる。
その次に、第２の工程により、側壁１０９の垂直性をだし、同時に、表面の欠陥修復を行うことで、細孔１０７の垂直性と側壁１０９の結晶性を、ドライエッチング直後の状態よりも良い状態にできる。
本実施形態では、第１の半導体層１０２の主面１０３が（０００１）面であるため、第２の工程後の側壁１０９には、つぎの（１−１０ｎ（但し、ｎは０から４までの整数））面のいずれかの面が形成される。
すなわち、第２の工程後の側壁１０９には、主面１０３に対して垂直な（１−１００）面、と等価な結晶面１１０が形成される。
または、約６２度傾斜した（１−１０１）面、約４３度傾斜した（１−１０２）面、約３２度傾斜した（１−１０３）面、約２５度傾斜した（１−１０４）面、と等価ないずれかの結晶面１１０が形成される。
なお、第１の半導体層１０２の主面１０３が（１−１００）面であるとき、側壁１０９には（０００１）面、と等価な結晶面１１０が形成される。
または、つぎの（１−１０ｎ（但し、ｎは１から４までの整数））面のいずれかの面が形成される。
すなわち、（１−１０１）面、（１−１０２）面、（１−１０３）面、（１−１０４）面、と等価ないずれかの結晶面１１０が形成される。
また、第２の工程において、結晶面１１０が形成されることは、細孔１０７表面の結晶性を改善する働きがあるということである。
例えば、ドライエッチングによって細孔１０７を形成した際、プラズマ中のイオン衝撃により細孔１０７の表面には、原子レベルの欠陥が多数生成される。
しかし、マストランスポートによって結晶面１１０が形成される際、それら欠陥が修復されるように原子が再配列され、その結果、熱処理を行う前よりも、結晶性の良い表面が得られる。
また、第２の工程のマストランスポートによって、主面１０３に対して垂直な結晶面１１０が形成されるのであれば、ドライエッチングによって形成した細孔１０７の整形にも利用できる。
すなわち、ドライエッチングの際は、プラズマのイオン引き込み電圧を下げて、側壁１０９の垂直性を犠牲にし、イオン衝撃による欠陥生成を抑制させる。
その次に、第２の工程により、側壁１０９の垂直性をだし、同時に、表面の欠陥修復を行うことで、細孔１０７の垂直性と側壁１０９の結晶性を、ドライエッチング直後の状態よりも良い状態にできる。
つぎに、第２の工程における少なくともＡｌを含むＩＩＩ族窒化物半導体からなる第２の半導体層の機能について説明する。
図１（ｄ）に示した第２の工程においては、細孔１０７以外の第１の半導体層１０２の主面１０３が、第２の半導体層１０４で覆われている。
ここで、特許文献１に開示されているように、ＡｌＧａＮはＧａＮに比べマストランスポート現象が生じ難い。
このため、第２の半導体層１０４は、第１の半導体層１０２の過剰なマストランスポートによって生じる細孔１０７の大きなサイズ変動を抑制する。
すなわち、細孔１０７以外の第１の半導体層１０２の主面１０３を第２の半導体層１０４で覆わなければ、第１の半導体層１０２表面で脱離した原子が、細孔１０７の内部に入り込んだ後、側壁１０９に吸着する。その結果、細孔１０７の孔径または深さが小さくなる。
本実施形態においては、開口部１０８の直径１μｍに対して、第２の工程後の細孔１０７の孔径（対向する側壁面の間隔）は、ほぼ変わらず約１μｍであった。
図１（ｄ）に示した第２の工程においては、細孔１０７以外の第１の半導体層１０２の主面１０３が、第２の半導体層１０４で覆われている。
ここで、特許文献１に開示されているように、ＡｌＧａＮはＧａＮに比べマストランスポート現象が生じ難い。
このため、第２の半導体層１０４は、第１の半導体層１０２の過剰なマストランスポートによって生じる細孔１０７の大きなサイズ変動を抑制する。
すなわち、細孔１０７以外の第１の半導体層１０２の主面１０３を第２の半導体層１０４で覆わなければ、第１の半導体層１０２表面で脱離した原子が、細孔１０７の内部に入り込んだ後、側壁１０９に吸着する。その結果、細孔１０７の孔径または深さが小さくなる。
本実施形態においては、開口部１０８の直径１μｍに対して、第２の工程後の細孔１０７の孔径（対向する側壁面の間隔）は、ほぼ変わらず約１μｍであった。
（第３の工程）
つぎに、細孔の上部を塞ぐ第３の工程について説明する。
図１（ｅ）は、図１（ｄ）の工程に続いて、細孔１０７の上部を塞ぐ第３の工程を説明する図である。
第２の工程に続いて、細孔１０７の上部を塞ぐように、第２の半導体層１０４上に、ＩＩＩ族窒化物半導体からなる第３の半導体層１１１を結晶成長により形成する。
第３の半導体層１１１は、例えば、ＧａＮ、ＧａＩｎＮ、ＩｎＮ、ＡｌＮ、ＡｌＧａＮ、ＡｌＩｎＮ、ＡｌＧａＩｎＮのいずれかの窒化物半導体で形成される。なお、本実施形態においては、第３の半導体層１１１はＧａＮで形成される。
つぎに、細孔の上部を塞ぐ第３の工程について説明する。
図１（ｅ）は、図１（ｄ）の工程に続いて、細孔１０７の上部を塞ぐ第３の工程を説明する図である。
第２の工程に続いて、細孔１０７の上部を塞ぐように、第２の半導体層１０４上に、ＩＩＩ族窒化物半導体からなる第３の半導体層１１１を結晶成長により形成する。
第３の半導体層１１１は、例えば、ＧａＮ、ＧａＩｎＮ、ＩｎＮ、ＡｌＮ、ＡｌＧａＮ、ＡｌＩｎＮ、ＡｌＧａＩｎＮのいずれかの窒化物半導体で形成される。なお、本実施形態においては、第３の半導体層１１１はＧａＮで形成される。
つぎに、第３の工程における第２の工程で形成した結晶面の効果について説明する。
この第３の工程では、第２の工程において、側壁１０９に形成した結晶面１１０が効果的に機能する。
すなわち、側壁１０９には、結晶面１１０が形成されているため、結晶成長速度を制御することが可能である。
例えば、側壁１０９に形成された結晶面１１０が（１−１００）面である状態で、第３の工程において（０００１）面や（１−１０１）面よりも（１−１００）面の成長速度が遅い条件で結晶成長した場合、つぎのように細孔を塞ぐことができる。
すなわち、細孔１０７の孔径（対向する側壁面の間隔）を大きく変動させることなく、細孔１０７の上部を第３の半導体層１１１で塞ぐことが可能である。
また、例えば、側壁１０９に形成された結晶面１１０が（１−１０１）面である状態で、第３の工程において（０００１）面や（１−１００）面よりも（１−１０１）面の成長が遅い条件で結晶成長した場合においても、つぎのように細孔を塞ぐことができる。
すなわち、細孔１０７の深さを大きく変動させることなく、細孔１０７の上部を第３の半導体層１１１で塞ぐことが可能である。
なお、本実施形態においては、細孔１０７上部の直径は１μｍであるが、細孔１０７の上部を塞ぐには、細孔１０７の深さがアスペクト比２以上となるような深さであることが好ましい。
また、細孔１０７上部の直径が１μｍ以下の場合、たとえば、３００ｎｍ以下であれば、細孔１０７の深さはアスペクト比が２以下でも、細孔１０７の上部を塞ぐことが可能である。
また、第３の工程前後で細孔１０７の孔径（対向する側壁面の間隔）の変動量を小さくするには、第３の工程前の細孔１０７上部の直径が１５０ｎｍ以下であることが好ましい。
成長速度の制御は、主に雰囲気の温度パラメータを最適化することで行い、特に、本実施形態では、第１の半導体層１０２と第３の半導体層１１１が同じ組成であるため、温度最適化は任意にできる。
図１（ａ）から（ｅ）の工程を順に経ることにより、サイズを精密に制御した空孔１２０を窒化物半導体内部に形成することが可能である。
この第３の工程では、第２の工程において、側壁１０９に形成した結晶面１１０が効果的に機能する。
すなわち、側壁１０９には、結晶面１１０が形成されているため、結晶成長速度を制御することが可能である。
例えば、側壁１０９に形成された結晶面１１０が（１−１００）面である状態で、第３の工程において（０００１）面や（１−１０１）面よりも（１−１００）面の成長速度が遅い条件で結晶成長した場合、つぎのように細孔を塞ぐことができる。
すなわち、細孔１０７の孔径（対向する側壁面の間隔）を大きく変動させることなく、細孔１０７の上部を第３の半導体層１１１で塞ぐことが可能である。
また、例えば、側壁１０９に形成された結晶面１１０が（１−１０１）面である状態で、第３の工程において（０００１）面や（１−１００）面よりも（１−１０１）面の成長が遅い条件で結晶成長した場合においても、つぎのように細孔を塞ぐことができる。
すなわち、細孔１０７の深さを大きく変動させることなく、細孔１０７の上部を第３の半導体層１１１で塞ぐことが可能である。
なお、本実施形態においては、細孔１０７上部の直径は１μｍであるが、細孔１０７の上部を塞ぐには、細孔１０７の深さがアスペクト比２以上となるような深さであることが好ましい。
また、細孔１０７上部の直径が１μｍ以下の場合、たとえば、３００ｎｍ以下であれば、細孔１０７の深さはアスペクト比が２以下でも、細孔１０７の上部を塞ぐことが可能である。
また、第３の工程前後で細孔１０７の孔径（対向する側壁面の間隔）の変動量を小さくするには、第３の工程前の細孔１０７上部の直径が１５０ｎｍ以下であることが好ましい。
成長速度の制御は、主に雰囲気の温度パラメータを最適化することで行い、特に、本実施形態では、第１の半導体層１０２と第３の半導体層１１１が同じ組成であるため、温度最適化は任意にできる。
図１（ａ）から（ｅ）の工程を順に経ることにより、サイズを精密に制御した空孔１２０を窒化物半導体内部に形成することが可能である。
ここで、特許文献１と比較して、細孔の上部を塞いで空孔を形成するプロセスが異なる。
特許文献１では、１回の熱処理工程のみで、ＡｌＧａＮ層の下部に形成されたＧａＮ層のマストランスポートを大きく促進させ、該ＧａＮ層から該ＡｌＧａＮ層へ物質移動を生じさせることで、細孔の上部を塞いで空孔を形成する。
すなわち、前記ＧａＮ層の前記細孔の側壁を形成するＧａＮが、前記ＡｌＧａＮ層へ大量に物質移動するため、空孔のサイズが大きくなる。
これに対して、本実施の形態では、マストランスポートは、第２の工程において、細孔の側壁の少なくとも一部に結晶面を形成するために利用され、細孔の上部を塞いで空孔を形成する工程は、第３の工程における第３の半導体層の結晶成長によって行われる。
これにより、特許文献１では、多大なマストランスポートによって空孔のサイズが大幅に大きくなるのに対して、本実施の形態では、細孔の側壁面の少なくとも一部に結晶面を形成するためだけにマストランスポートを利用するため、サイズの大幅な変化は生じない。
すなわち、特許文献１と比較して、本実施の形態では、エッチングによって形成した細孔のサイズをほぼ維持したまま、半導体層の内部に空孔を形成することが可能となる。
特許文献１では、１回の熱処理工程のみで、ＡｌＧａＮ層の下部に形成されたＧａＮ層のマストランスポートを大きく促進させ、該ＧａＮ層から該ＡｌＧａＮ層へ物質移動を生じさせることで、細孔の上部を塞いで空孔を形成する。
すなわち、前記ＧａＮ層の前記細孔の側壁を形成するＧａＮが、前記ＡｌＧａＮ層へ大量に物質移動するため、空孔のサイズが大きくなる。
これに対して、本実施の形態では、マストランスポートは、第２の工程において、細孔の側壁の少なくとも一部に結晶面を形成するために利用され、細孔の上部を塞いで空孔を形成する工程は、第３の工程における第３の半導体層の結晶成長によって行われる。
これにより、特許文献１では、多大なマストランスポートによって空孔のサイズが大幅に大きくなるのに対して、本実施の形態では、細孔の側壁面の少なくとも一部に結晶面を形成するためだけにマストランスポートを利用するため、サイズの大幅な変化は生じない。
すなわち、特許文献１と比較して、本実施の形態では、エッチングによって形成した細孔のサイズをほぼ維持したまま、半導体層の内部に空孔を形成することが可能となる。
つぎに、第２の工程後の細孔の概形について説明する。
第１の半導体層１０２の主面１０３が（０００１）面であるとき、第２の工程後に形成される細孔１０７は、つぎの面と等価ないずれかの結晶面１１０を含む多面体である。
すなわち、（１−１００）面、（１−１０１）面、（１−１０２）面、（１−１０３）面、（１−１０４）面と等価ないずれかの結晶面１１０を含む多面体である。
例えば、図２は第２の工程後に形成された細孔１０７の一例を説明する図である。
図２（ａ）では、細孔１０７は、（１−１００）面と等価な６つの結晶面１１０で構成される六角柱２０１の下端部を、（１−１０１）面と等価な６つの結晶面１１０を含む六角錘２０２が接続された構造を有する。
なお、細孔１０７の深さが浅い場合は、六角柱２０１が存在せず、六角錘２０２が直接接続する構造を有する。
また、細孔１０７を構成する各頂点は、必ずしも鋭角的ではなく、角がとれて丸まっていることもある。
また、第２の工程の温度や雰囲気を調整することで、六角錘２０２が、（１−１０２）面、（１−１０３）面、（１−１０４）面と等価ないずれかの結晶面１１０を含むような多面体にすることも可能である。
例えば、第２の工程後の条件によっては、図２（ｂ）に示した形の細孔１０７が形成される。図２（ｂ）では、六角柱２０１の下側（基板側）には、（１−１０３）面と等価な６つの結晶面を含む六角錘２０２が形成される。
第１の半導体層１０２の主面１０３が（０００１）面であるとき、第２の工程後に形成される細孔１０７は、つぎの面と等価ないずれかの結晶面１１０を含む多面体である。
すなわち、（１−１００）面、（１−１０１）面、（１−１０２）面、（１−１０３）面、（１−１０４）面と等価ないずれかの結晶面１１０を含む多面体である。
例えば、図２は第２の工程後に形成された細孔１０７の一例を説明する図である。
図２（ａ）では、細孔１０７は、（１−１００）面と等価な６つの結晶面１１０で構成される六角柱２０１の下端部を、（１−１０１）面と等価な６つの結晶面１１０を含む六角錘２０２が接続された構造を有する。
なお、細孔１０７の深さが浅い場合は、六角柱２０１が存在せず、六角錘２０２が直接接続する構造を有する。
また、細孔１０７を構成する各頂点は、必ずしも鋭角的ではなく、角がとれて丸まっていることもある。
また、第２の工程の温度や雰囲気を調整することで、六角錘２０２が、（１−１０２）面、（１−１０３）面、（１−１０４）面と等価ないずれかの結晶面１１０を含むような多面体にすることも可能である。
例えば、第２の工程後の条件によっては、図２（ｂ）に示した形の細孔１０７が形成される。図２（ｂ）では、六角柱２０１の下側（基板側）には、（１−１０３）面と等価な６つの結晶面を含む六角錘２０２が形成される。
［実施形態２］
実施形態２では、実施形態１の工程を利用して、上記した細孔が複数配列されて構成されるフォトニック結晶の製造工程の例を説明する。
本実施形態では、第１の半導体層１０２はＧａＮであり、第２の半導体層１０４はＡｌＧａＮであり、細孔１０７の上部を塞ぐ第３の半導体層１１１はＧａＮである。
また、第１の半導体層１０２の主面１０３は、（０００１）面である。
なお、第１の半導体層１０２は、ＧａＩｎＮ、ＩｎＮのいずれかであっても良く、第３の半導体層１１１は、ＡｌＮ、ＡｌＧａＮ、ＧａＩｎＮ、ＩｎＮ、ＡｌＩｎＮ、ＡｌＧａＩｎＮのいずれかであっても良い。
実施形態２では、実施形態１の工程を利用して、上記した細孔が複数配列されて構成されるフォトニック結晶の製造工程の例を説明する。
本実施形態では、第１の半導体層１０２はＧａＮであり、第２の半導体層１０４はＡｌＧａＮであり、細孔１０７の上部を塞ぐ第３の半導体層１１１はＧａＮである。
また、第１の半導体層１０２の主面１０３は、（０００１）面である。
なお、第１の半導体層１０２は、ＧａＩｎＮ、ＩｎＮのいずれかであっても良く、第３の半導体層１１１は、ＡｌＮ、ＡｌＧａＮ、ＧａＩｎＮ、ＩｎＮ、ＡｌＩｎＮ、ＡｌＧａＩｎＮのいずれかであっても良い。
つぎに、エッチングマスクの形成工程について説明する。
フォトニック結晶の形成には、図３（ａ）に示すように、エッチングマスク１０６の開口部１０８をパターニングする工程において、複数個の開口部１０８を周期的に形成する。
本実施形態では、直径１２０ｎｍの円形の開口部１０８が、エッチングマスク１０６面内に、周期３００ｎｍで正方格子状にパターニングされている。
次に、細孔の形成工程を行う。
ここでは、図３（ａ）の工程に続いて、図３（ｂ）に示すように、フォトニック結晶の格子点となる複数個の細孔１０７を、ドライエッチングにより、第２の半導体層１０４を貫通して、第１の半導体層１０２に形成する。
続いて、エッチングマスク１０６を除去する。
フォトニック結晶の形成には、図３（ａ）に示すように、エッチングマスク１０６の開口部１０８をパターニングする工程において、複数個の開口部１０８を周期的に形成する。
本実施形態では、直径１２０ｎｍの円形の開口部１０８が、エッチングマスク１０６面内に、周期３００ｎｍで正方格子状にパターニングされている。
次に、細孔の形成工程を行う。
ここでは、図３（ａ）の工程に続いて、図３（ｂ）に示すように、フォトニック結晶の格子点となる複数個の細孔１０７を、ドライエッチングにより、第２の半導体層１０４を貫通して、第１の半導体層１０２に形成する。
続いて、エッチングマスク１０６を除去する。
次に、第２の工程を行う。
すなわち、図３（ｃ）に示すように、第２の半導体層１０４をマストランスポート抑制用のマスクとして、熱処理の第２の工程を施す。
その結果、細孔１０７の孔径（対向する側壁面の間隔）または孔深さを熱処理前後で大きく変化させることなく、
マストランスポートによって、フォトニック結晶を形成する細孔１０７の側壁１０９に、第１の半導体層１０２の主面１０３（０００１）面に対して垂直な（１−１００）面が形成される。
次に、図３（ｄ）に示すように、第３の工程を行う。
すなわち、細孔１０７の上部を塞ぐように、第２の半導体層１０４上に、第３の半導体層１１１を結晶成長により形成する。
その結果、エッチングで形成した細孔１０７の孔径（対向する側壁面の間隔）または孔深さを大きく変化させることなく、第１の半導体層１０２と第２の半導体層１０４の内部に、空孔１２０を形成することが可能である。
本実施形態では、第３の工程後の孔径（対向する側壁面の間隔）は、約１０５ｎｍであった。孔のサイズの変動が１５ｎｍに抑えられているのは、第２の工程にて結晶面１１０を形成している効果である。
特に、フォトニック結晶の場合、細孔１０７（空孔１２０）のサイズは、回折効率の大きさを決定する重要なパラメータであり、細孔１０７のサイズを製造工程中に大きく変動させないことは、設計通りのフォトニック結晶を精度良く製造することの必要条件である。
すなわち、図３（ｃ）に示すように、第２の半導体層１０４をマストランスポート抑制用のマスクとして、熱処理の第２の工程を施す。
その結果、細孔１０７の孔径（対向する側壁面の間隔）または孔深さを熱処理前後で大きく変化させることなく、
マストランスポートによって、フォトニック結晶を形成する細孔１０７の側壁１０９に、第１の半導体層１０２の主面１０３（０００１）面に対して垂直な（１−１００）面が形成される。
次に、図３（ｄ）に示すように、第３の工程を行う。
すなわち、細孔１０７の上部を塞ぐように、第２の半導体層１０４上に、第３の半導体層１１１を結晶成長により形成する。
その結果、エッチングで形成した細孔１０７の孔径（対向する側壁面の間隔）または孔深さを大きく変化させることなく、第１の半導体層１０２と第２の半導体層１０４の内部に、空孔１２０を形成することが可能である。
本実施形態では、第３の工程後の孔径（対向する側壁面の間隔）は、約１０５ｎｍであった。孔のサイズの変動が１５ｎｍに抑えられているのは、第２の工程にて結晶面１１０を形成している効果である。
特に、フォトニック結晶の場合、細孔１０７（空孔１２０）のサイズは、回折効率の大きさを決定する重要なパラメータであり、細孔１０７のサイズを製造工程中に大きく変動させないことは、設計通りのフォトニック結晶を精度良く製造することの必要条件である。
ここで、本実施形態の工程を利用して二次元フォトニック結晶による面発光レーザの製造方法により面発光レーザを作製した場合について、本実施形態が該面発光レーザの光学特性に及ぼす影響について説明する。
本実施形態の工程を利用して、二次元フォトニック結晶による面発光レーザを作製した場合、該二次元フォトニック結晶は、半導体層と空孔とによる屈折率の異なる媒質を二次元周期で配列して構成される。
ここで、前記半導体層は、Ａｌを除くＩＩＩ族窒化物半導体からなる高屈折率の半導体と、少なくともＡｌを含むＩＩＩ族窒化物半導体からなる低屈折率の半導体との積層構造からなる。
また、活性層の上に、前記二次元フォトニック結晶を形成する場合は、該活性層から遠い側に、マストランスポート抑制用のマスクとして機能するＡｌを含むＩＩＩ族窒化物半導体からなる低屈折率の半導体が形成される。
本実施形態の工程を利用して、二次元フォトニック結晶による面発光レーザを作製した場合、該二次元フォトニック結晶は、半導体層と空孔とによる屈折率の異なる媒質を二次元周期で配列して構成される。
ここで、前記半導体層は、Ａｌを除くＩＩＩ族窒化物半導体からなる高屈折率の半導体と、少なくともＡｌを含むＩＩＩ族窒化物半導体からなる低屈折率の半導体との積層構造からなる。
また、活性層の上に、前記二次元フォトニック結晶を形成する場合は、該活性層から遠い側に、マストランスポート抑制用のマスクとして機能するＡｌを含むＩＩＩ族窒化物半導体からなる低屈折率の半導体が形成される。
図４（ａ）に、本実施形態を適用した二次元フォトニック結晶による面発光レーザにおける、ｐ電極の光吸収係数αと活性層の光閉じ込め係数Γについての計算に用いた構造の模式図を示す。
図４（ａ）に示す構造をもとにし、本実施形態が該面発光レーザの光学特性に及ぼす影響を確認するため、面発光レーザ４００における電極４０７の光吸収係数αおよび活性層４０３への光閉じ込め係数Γについて計算を行った。
この計算では、下部光ガイド層４０２の厚さを１００ｎｍ、活性層４０３の厚さを２２．５ｎｍとした。
また、実施形態１の第１の半導体層に対応する二次元フォトニック結晶４０８の一部を含む上部光ガイド層４０４および第２の半導体層に対応するマストランスポート抑制用のマスクとして機能する半導体層４０５の合計した厚さを３００ｎｍとした。
また、空孔４０９の上部に位置する第３の半導体層に対応する上部光ガイド層４０６の厚さを１００ｎｍ、ｐ型電極４０７の厚さを５０ｎｍ、下部クラッド層４０１の厚さを無限大とした。
なお、活性層４０３から二次元フォトニック結晶４０８を形成する空孔４０９の底までの距離を１００ｎｍとした。
また、下部クラッド層４０１およびマストランスポート抑制用のマスクとして機能する第２の半導体層４０５の屈折率をＡｌ組成が１０％のＡｌＧａＮの屈折率に対応する２．４８として計算を行った。
また、下部光ガイド層４０２と二次元フォトニック結晶４０８の一部を含む上部光ガイド層４０４と二次元フォトニック結晶４０８を形成する空孔の上部に位置する上部光ガイド層４０６の屈折率をＧａＮの屈折率に対応する２．５５として計算を行った。
また、活性層４０３の屈折率を２．６２とし、厚さ５０ｎｍのｐ型電極４０７は、下部１０ｎｍの屈折率を１．６１、上部４０ｎｍの屈折率を１．６６として計算を行った。
また、正方格子で構成される二次元フォトニック結晶４０８の格子定数を１６０ｎｍ、該次元フォトニック結晶４０８を形成する円柱空孔の直径を６４ｎｍ、該円柱空孔の深さを２００ｎｍとして計算を行った。
また、発光波長は４００ｎｍとして計算を行った。
図４（ａ）に示す構造をもとにし、本実施形態が該面発光レーザの光学特性に及ぼす影響を確認するため、面発光レーザ４００における電極４０７の光吸収係数αおよび活性層４０３への光閉じ込め係数Γについて計算を行った。
この計算では、下部光ガイド層４０２の厚さを１００ｎｍ、活性層４０３の厚さを２２．５ｎｍとした。
また、実施形態１の第１の半導体層に対応する二次元フォトニック結晶４０８の一部を含む上部光ガイド層４０４および第２の半導体層に対応するマストランスポート抑制用のマスクとして機能する半導体層４０５の合計した厚さを３００ｎｍとした。
また、空孔４０９の上部に位置する第３の半導体層に対応する上部光ガイド層４０６の厚さを１００ｎｍ、ｐ型電極４０７の厚さを５０ｎｍ、下部クラッド層４０１の厚さを無限大とした。
なお、活性層４０３から二次元フォトニック結晶４０８を形成する空孔４０９の底までの距離を１００ｎｍとした。
また、下部クラッド層４０１およびマストランスポート抑制用のマスクとして機能する第２の半導体層４０５の屈折率をＡｌ組成が１０％のＡｌＧａＮの屈折率に対応する２．４８として計算を行った。
また、下部光ガイド層４０２と二次元フォトニック結晶４０８の一部を含む上部光ガイド層４０４と二次元フォトニック結晶４０８を形成する空孔の上部に位置する上部光ガイド層４０６の屈折率をＧａＮの屈折率に対応する２．５５として計算を行った。
また、活性層４０３の屈折率を２．６２とし、厚さ５０ｎｍのｐ型電極４０７は、下部１０ｎｍの屈折率を１．６１、上部４０ｎｍの屈折率を１．６６として計算を行った。
また、正方格子で構成される二次元フォトニック結晶４０８の格子定数を１６０ｎｍ、該次元フォトニック結晶４０８を形成する円柱空孔の直径を６４ｎｍ、該円柱空孔の深さを２００ｎｍとして計算を行った。
また、発光波長は４００ｎｍとして計算を行った。
図４（ｂ）に、第２の半導体層に対応するマストランスポート抑制用のマスクとして機能する半導体層４０５の厚さｄに対する、ｐ型電極４０７での光吸収係数αを計算した結果を示す。
ｄの増加に伴い、αは減少する。
これは、屈折率の低い第２の半導体層４０５の厚さｄが増加することで、二次元フォトニック結晶４０８の平均屈折率が低下し、電極４０７への光の導入が抑制されることに起因している。
また、図４（ｃ）は、第２の半導体層に対応するマストランスポート抑制用のマスクとして機能する半導体層４０５の厚さｄに対する、活性層４０３への光閉じ込め係数Γを計算した結果である。
ｄが１６０ｎｍまでは、Γはｄの増加に伴い、単調増加となる。
しかし、ｄが１６０ｎｍを超えると、Γは単調増加から単調減少に転ずる。
ｄが１６０ｎｍまで単調増加となるのは、上記のαのときと同様に、二次元フォトニック結晶４０８の平均屈折率の低下による二次元フォトニック結晶４０８より上部への光の拡がりの抑制に起因しており、その分、活性層４０３への光閉じ込めがより増加する。
一方、ｄが１６０ｎｍを越えると、二次元フォトニック結晶４０８の平均屈折率が下がり過ぎ、光分布のピークが活性層４０３よりも下側にシフトしてしまい、活性層４０３への光閉じ込めが減少する。
したがって、第２の半導体層の膜厚は１６０ｎｍ以下であることが好ましい。
以上のように、本実施形態の工程を利用して二次元フォトニック結晶による面発光レーザを作製した場合、ｐ型電極での光吸収の抑制および活性層への光閉じ込めの増加が可能となり、該面発光レーザの光学特性を改善することが可能となる。
ｄの増加に伴い、αは減少する。
これは、屈折率の低い第２の半導体層４０５の厚さｄが増加することで、二次元フォトニック結晶４０８の平均屈折率が低下し、電極４０７への光の導入が抑制されることに起因している。
また、図４（ｃ）は、第２の半導体層に対応するマストランスポート抑制用のマスクとして機能する半導体層４０５の厚さｄに対する、活性層４０３への光閉じ込め係数Γを計算した結果である。
ｄが１６０ｎｍまでは、Γはｄの増加に伴い、単調増加となる。
しかし、ｄが１６０ｎｍを超えると、Γは単調増加から単調減少に転ずる。
ｄが１６０ｎｍまで単調増加となるのは、上記のαのときと同様に、二次元フォトニック結晶４０８の平均屈折率の低下による二次元フォトニック結晶４０８より上部への光の拡がりの抑制に起因しており、その分、活性層４０３への光閉じ込めがより増加する。
一方、ｄが１６０ｎｍを越えると、二次元フォトニック結晶４０８の平均屈折率が下がり過ぎ、光分布のピークが活性層４０３よりも下側にシフトしてしまい、活性層４０３への光閉じ込めが減少する。
したがって、第２の半導体層の膜厚は１６０ｎｍ以下であることが好ましい。
以上のように、本実施形態の工程を利用して二次元フォトニック結晶による面発光レーザを作製した場合、ｐ型電極での光吸収の抑制および活性層への光閉じ込めの増加が可能となり、該面発光レーザの光学特性を改善することが可能となる。
［実施形態３］
実施形態３では、エッチングマスク１０６の開口部の上面形状のうち少なくとも１辺が、第１の半導体層１０２の結晶面１１０と平行となる１辺を有するエッチングマスクを用いて形成する場合について説明する。
本発明における第２の工程は、マストランスポートによって、細孔１０７の側壁１０９に第１の半導体層１０２の結晶面１１０を形成する。
本実施形態では、第１の半導体層１０２の主面１０３が（０００１）面であるので、第２の工程において、側壁１０９には、主面１０３に対して垂直な（１−１００）面が形成される。
すなわち、図５（ａ）に示すように、第２の工程前は、細孔１０７の上面形状が円形５０１であったとしても、第一熱処理工程後は、図５（ｂ）に示すように、その上面形状は六角形５０２に変形する。
細孔１０７の孔径（対向する側壁面の間隔）は、円形５０１から六角形５０２に変形する際、少なからず変動する。
図５（ｂ）において、点線がもともとの円形５０１のサイズを示している。
そこで、本実施形態では、熱処理前後の変動量を極力少なくするために、第２の工程前の段階で、細孔１０７の上面形状が予め六角形であるものを用意する。
実施形態３では、エッチングマスク１０６の開口部の上面形状のうち少なくとも１辺が、第１の半導体層１０２の結晶面１１０と平行となる１辺を有するエッチングマスクを用いて形成する場合について説明する。
本発明における第２の工程は、マストランスポートによって、細孔１０７の側壁１０９に第１の半導体層１０２の結晶面１１０を形成する。
本実施形態では、第１の半導体層１０２の主面１０３が（０００１）面であるので、第２の工程において、側壁１０９には、主面１０３に対して垂直な（１−１００）面が形成される。
すなわち、図５（ａ）に示すように、第２の工程前は、細孔１０７の上面形状が円形５０１であったとしても、第一熱処理工程後は、図５（ｂ）に示すように、その上面形状は六角形５０２に変形する。
細孔１０７の孔径（対向する側壁面の間隔）は、円形５０１から六角形５０２に変形する際、少なからず変動する。
図５（ｂ）において、点線がもともとの円形５０１のサイズを示している。
そこで、本実施形態では、熱処理前後の変動量を極力少なくするために、第２の工程前の段階で、細孔１０７の上面形状が予め六角形であるものを用意する。
以下、その工程を説明する。
その第２の工程前の細孔１０７の上面形状は、エッチングマスク１０６の開口部１０８の形状が転写される。
そこで、開口部１０８をパターニングする工程において、その開口部１０８の上面形状が、第１の半導体層１０２の結晶面１１０と平行となる辺で構成されるようパターニングすればよい。
本実施形態では、主面１０３が（０００１）面であるので、（１−１００）面と等価な面と平行な辺で構成される正六角形５０３をパターニングする。
なお、（１−１００）面と等価な面と平行な辺とは、［１−１００］方向と、［１０−１０］方向と、［０１−１０］方向と、［−１１００］方向と、［−１０１０］方向と、［０−１１０］方向のいずれかと平行な辺である。
その第２の工程前の細孔１０７の上面形状は、エッチングマスク１０６の開口部１０８の形状が転写される。
そこで、開口部１０８をパターニングする工程において、その開口部１０８の上面形状が、第１の半導体層１０２の結晶面１１０と平行となる辺で構成されるようパターニングすればよい。
本実施形態では、主面１０３が（０００１）面であるので、（１−１００）面と等価な面と平行な辺で構成される正六角形５０３をパターニングする。
なお、（１−１００）面と等価な面と平行な辺とは、［１−１００］方向と、［１０−１０］方向と、［０１−１０］方向と、［−１１００］方向と、［−１０１０］方向と、［０−１１０］方向のいずれかと平行な辺である。
なお、正六角形５０３を構成する辺が、第１の半導体層１０２の結晶面１１０と完全に平行でなくてもよく、±１０°のずれは許容される。
また、なお、パターニングする正六角形５０３の頂点は、第１の半導体層１０２の結晶軸（ａ軸）上にあるように形成することが好ましい。
また、正六角形５０３の各頂点は、必ずしも鋭角的ではない。
このように形成した細孔１０７は、第２の工程前において、図５（ｃ）に示すように、第１の半導体層１０２の結晶面１１０と平行な面で形成された正六角形５０３である。
第２の工程後においても、図５（ｄ）に示すように、細孔１０７の上面形状は六角形５０４となり、形状とサイズがほとんど変化しない。
また、なお、パターニングする正六角形５０３の頂点は、第１の半導体層１０２の結晶軸（ａ軸）上にあるように形成することが好ましい。
また、正六角形５０３の各頂点は、必ずしも鋭角的ではない。
このように形成した細孔１０７は、第２の工程前において、図５（ｃ）に示すように、第１の半導体層１０２の結晶面１１０と平行な面で形成された正六角形５０３である。
第２の工程後においても、図５（ｄ）に示すように、細孔１０７の上面形状は六角形５０４となり、形状とサイズがほとんど変化しない。
本実施形態の製造工程は、エッチング工程後の細孔１０７の孔径（対向する側壁面の間隔）を極力変化させずに、半導体内部へ空孔１２０を形成できる有効な工程である。
本実施形態では、第１の半導体層１０２の主面１０３が（０００１）面の場合を示したが、主面１０３が（１−１００）面である場合には、開口部１０８は、四角形にすればよい。
すなわち、（０００１）面と、（１０−１０）面と等価な面に平行な辺で構成される四角形である。
なお、（０００１）面と、（１０−１０）面と等価な面に平行な辺とは、＜０００１＞方向と＜１０−１０＞方向のいずれかと平行な辺である。
本実施形態では、第１の半導体層１０２の主面１０３が（０００１）面の場合を示したが、主面１０３が（１−１００）面である場合には、開口部１０８は、四角形にすればよい。
すなわち、（０００１）面と、（１０−１０）面と等価な面に平行な辺で構成される四角形である。
なお、（０００１）面と、（１０−１０）面と等価な面に平行な辺とは、＜０００１＞方向と＜１０−１０＞方向のいずれかと平行な辺である。
［実施形態４］
本実施形態では、第１の工程において、細孔１０７をエッチングではなく、結晶成長によって形成する場合について説明する。
以下、その工程を説明する。
先ず、第１の半導体層１０２を、細孔１０７の底面の高さに相当する膜厚で形成する。
次に、図６（ａ）に示すように、たとえば酸化シリコンなどよりなる結晶成長抑制用マスク６０１を、例えば電子ビーム蒸着装置やスパッタリング装置などを用い、上記した第１の半導体層１０２上に、空孔１２０の高さを超える膜厚で成膜する。
そして、図６（ｂ）に示すように、成膜後において電子ビーム露光によって結晶成長抑制用マスク６０１上の細孔１０７を形成する場所にレジスト６０２を形成する。
続いて、レジスト６０２をマスクとして結晶成長抑制用マスク６０１をドライエッチングする。
その後、レジスト６０２を除去することで、図６（ｃ）に示すように、細孔１０７の形状の、柱状の結晶成長抑制用マスク６１０が形成される。
なお、結晶成長抑制用マスク６０１のエッチングは、ウェットエッチング、またはドライエッチングのどちらでも良いが、柱状の結晶成長抑制用マスク６１０のサイズ制御性を良くするためには、ＩＣＰによるドライエッチングが好ましい。次に、図６（ｄ）に示すように、柱状の結晶成長抑制用マスク６１０が形成された第１の半導体層１０２上に、
柱状の結晶成長抑制用マスク６１０が設けられていない個所から、空孔１２０の高さに対応する所定の膜厚で、第１の半導体層１０２と第２の半導体層１０４とをこの順番で形成する。
続いて、柱状の結晶成長抑制用マスク６１０を除去する。
これにより、図６（ｅ）に示すように、第１の半導体層１０２の主面１０３の上に、第２の半導体層１０４が設けられ、第２の半導体層１０４を貫通してなる、第１の半導体層１０２に形成された細孔１０７を有する半導体構造１００が用意できる。
本実施形態では、第１の工程において、細孔１０７をエッチングではなく、結晶成長によって形成する場合について説明する。
以下、その工程を説明する。
先ず、第１の半導体層１０２を、細孔１０７の底面の高さに相当する膜厚で形成する。
次に、図６（ａ）に示すように、たとえば酸化シリコンなどよりなる結晶成長抑制用マスク６０１を、例えば電子ビーム蒸着装置やスパッタリング装置などを用い、上記した第１の半導体層１０２上に、空孔１２０の高さを超える膜厚で成膜する。
そして、図６（ｂ）に示すように、成膜後において電子ビーム露光によって結晶成長抑制用マスク６０１上の細孔１０７を形成する場所にレジスト６０２を形成する。
続いて、レジスト６０２をマスクとして結晶成長抑制用マスク６０１をドライエッチングする。
その後、レジスト６０２を除去することで、図６（ｃ）に示すように、細孔１０７の形状の、柱状の結晶成長抑制用マスク６１０が形成される。
なお、結晶成長抑制用マスク６０１のエッチングは、ウェットエッチング、またはドライエッチングのどちらでも良いが、柱状の結晶成長抑制用マスク６１０のサイズ制御性を良くするためには、ＩＣＰによるドライエッチングが好ましい。次に、図６（ｄ）に示すように、柱状の結晶成長抑制用マスク６１０が形成された第１の半導体層１０２上に、
柱状の結晶成長抑制用マスク６１０が設けられていない個所から、空孔１２０の高さに対応する所定の膜厚で、第１の半導体層１０２と第２の半導体層１０４とをこの順番で形成する。
続いて、柱状の結晶成長抑制用マスク６１０を除去する。
これにより、図６（ｅ）に示すように、第１の半導体層１０２の主面１０３の上に、第２の半導体層１０４が設けられ、第２の半導体層１０４を貫通してなる、第１の半導体層１０２に形成された細孔１０７を有する半導体構造１００が用意できる。
ここで、酸化シリコンは、ＧａＮと比べ、低パワーでドライエッチングすることができる。
このため、ドライエッチングする層の下に配置されている層へのダメージは、ＧａＮのエッチングに比べ、酸化シリコンのエッチングの方が小さくなる。
したがって、例えば、活性層の上にフォトニック結晶層が形成された面発光レーザにおいて、ＧａＮよりなるエピタキシャル層をドライエッチングして該フォトニック結晶層を形成する場合と比べ、
本実施形態では、低パワーでドライエッチングすることができ、活性層へのダメージが低減可能となる。
このように、本実施形態によれば、ＧａＮと比べ、低パワーでドライエッチングすることができる結晶成長抑制用マスクを用いて結晶成長により空孔を形成することで、空孔を形成する層の下部層に対するドライエッチングによるダメージを低減することが可能となる。
このため、ドライエッチングする層の下に配置されている層へのダメージは、ＧａＮのエッチングに比べ、酸化シリコンのエッチングの方が小さくなる。
したがって、例えば、活性層の上にフォトニック結晶層が形成された面発光レーザにおいて、ＧａＮよりなるエピタキシャル層をドライエッチングして該フォトニック結晶層を形成する場合と比べ、
本実施形態では、低パワーでドライエッチングすることができ、活性層へのダメージが低減可能となる。
このように、本実施形態によれば、ＧａＮと比べ、低パワーでドライエッチングすることができる結晶成長抑制用マスクを用いて結晶成長により空孔を形成することで、空孔を形成する層の下部層に対するドライエッチングによるダメージを低減することが可能となる。
つぎに、本発明の実施例について説明する。
本実施例においては、本発明を適用して構成した二次元フォトニック結晶を備えた面発光レーザについて、図７を用いて説明する。
（第１の工程）
本実施例における第１の工程について、図７（ａ）〜図７（ｃ）を用いて説明する。
まず、図７（ａ）を用いて、本実施例における第１の工程に含まれる窒化物半導体層の結晶成長工程について説明する。
図７（ａ）に示すように、ＧａＮ基板７０１上に、ＭＯＶＰＥ法によって、つぎの各層を以下の順番で成長させる。
すなわち、ｎ型クラッド層７０２であるｎ型Ａｌ0.09Ｇａ0.91Ｎ、ｎ型ガイド層７０３であるｎ型ＧａＮ、活性層７０４、ｐ型ガイド層７０５であるｐ型ＧａＮ、マストランスポート抑制層７０６であるｐ型Ａｌ0.1Ｇａ0.9Ｎをこの順番で成長させる。
ここで、ｐ型ガイド層７０５が、実施形態１に示した第１の半導体層１０２に相当し、その主面７０７は（０００１）面である。また、マストランスポート抑制層７０６が、実施形態１に示した第２の半導体層１０４に相当する。
また、ｐ型Ａｌ0.1Ｇａ0.9Ｎの膜厚は、１００ｎｍである。
また、ｐ型ＧａＮの成長温度Ｔ１は１１００℃、ｐ型Ａｌ0.1Ｇａ0.9Ｎの成長温度Ｔ２は１１５０℃である。
活性層７０４は、３周期の多重量子井戸構造を形成しており、材料は、井戸層がＩｎ0.09Ｇａ0.91Ｎで、障壁層がＧａＮである。
なお、本実施例における第２の半導体層は、上記の膜厚１００ｎｍのｐ型Ａｌ0.1Ｇａ0.9Ｎに特に限定されるものではなく、マストランスポートを抑制するマスクとして機能すれば、他のＡｌ組成や膜厚であってもよい。
ここで、ＧａＮの上にＡｌＧａＮを結晶成長した場合、Ａｌ組成が高くなると、格子歪みの影響により、結晶の割れ（クラック）が発生し、素子の特性に悪影響を及ぼす可能性が高くなる。
同様に、ＡｌＧａＮの膜厚を厚くしていった場合にも、格子歪みの影響により、結晶の割れ（クラック）が発生し、素子の特性に悪影響を及ぼす可能性が高くなる。
また、本実施例におけるｐ型ＡｌＧａＮは、ｐ型伝導層としても機能するが、Ａｌ組成が高くなると電気伝導特性が悪化する可能性がある。
一方、上述したように、ＡｌＧａＮはＧａＮと比較して低屈折率であるため、本実施例において、ｐ型電極での光吸収の抑制および活性層への光閉じ込めの増加が可能となる。
したがって、本実施例におけるｐ型Ａｌ0.1Ｇａ0.9Ｎの場合には、膜厚は１６０ｎｍ以下であることが好ましい。
本実施例においては、本発明を適用して構成した二次元フォトニック結晶を備えた面発光レーザについて、図７を用いて説明する。
（第１の工程）
本実施例における第１の工程について、図７（ａ）〜図７（ｃ）を用いて説明する。
まず、図７（ａ）を用いて、本実施例における第１の工程に含まれる窒化物半導体層の結晶成長工程について説明する。
図７（ａ）に示すように、ＧａＮ基板７０１上に、ＭＯＶＰＥ法によって、つぎの各層を以下の順番で成長させる。
すなわち、ｎ型クラッド層７０２であるｎ型Ａｌ0.09Ｇａ0.91Ｎ、ｎ型ガイド層７０３であるｎ型ＧａＮ、活性層７０４、ｐ型ガイド層７０５であるｐ型ＧａＮ、マストランスポート抑制層７０６であるｐ型Ａｌ0.1Ｇａ0.9Ｎをこの順番で成長させる。
ここで、ｐ型ガイド層７０５が、実施形態１に示した第１の半導体層１０２に相当し、その主面７０７は（０００１）面である。また、マストランスポート抑制層７０６が、実施形態１に示した第２の半導体層１０４に相当する。
また、ｐ型Ａｌ0.1Ｇａ0.9Ｎの膜厚は、１００ｎｍである。
また、ｐ型ＧａＮの成長温度Ｔ１は１１００℃、ｐ型Ａｌ0.1Ｇａ0.9Ｎの成長温度Ｔ２は１１５０℃である。
活性層７０４は、３周期の多重量子井戸構造を形成しており、材料は、井戸層がＩｎ0.09Ｇａ0.91Ｎで、障壁層がＧａＮである。
なお、本実施例における第２の半導体層は、上記の膜厚１００ｎｍのｐ型Ａｌ0.1Ｇａ0.9Ｎに特に限定されるものではなく、マストランスポートを抑制するマスクとして機能すれば、他のＡｌ組成や膜厚であってもよい。
ここで、ＧａＮの上にＡｌＧａＮを結晶成長した場合、Ａｌ組成が高くなると、格子歪みの影響により、結晶の割れ（クラック）が発生し、素子の特性に悪影響を及ぼす可能性が高くなる。
同様に、ＡｌＧａＮの膜厚を厚くしていった場合にも、格子歪みの影響により、結晶の割れ（クラック）が発生し、素子の特性に悪影響を及ぼす可能性が高くなる。
また、本実施例におけるｐ型ＡｌＧａＮは、ｐ型伝導層としても機能するが、Ａｌ組成が高くなると電気伝導特性が悪化する可能性がある。
一方、上述したように、ＡｌＧａＮはＧａＮと比較して低屈折率であるため、本実施例において、ｐ型電極での光吸収の抑制および活性層への光閉じ込めの増加が可能となる。
したがって、本実施例におけるｐ型Ａｌ0.1Ｇａ0.9Ｎの場合には、膜厚は１６０ｎｍ以下であることが好ましい。
つぎに、本実施例における第１の工程に含まれるエッチングマスクの形成工程について説明する。
図７（ｂ）は、マストランスポート抑制層７０６のｐ型Ａｌ0.1Ｇａ0.9Ｎを貫通した形で、
該ｐ型Ａｌ0.1Ｇａ0.9およびガイド層７０５のｐ型ＧａＮに、二次元フォトニック結晶を形成するための、エッチングマスク７０８を形成する工程を説明する図である。
以下、図７（ｂ）の工程を順に説明する。
まず、マストランスポート抑制層７０６の上に、プラズマＣＶＤによってＳｉＯｘ膜を１５０ｎｍ成膜する。
続いて、ＳｉＯｘ膜に、電子ビームリソグラフィとＩＣＰエッチングにより、複数の開口部７０９で構成される二次元フォトニック結晶パターンを形成する。
その開口部７０９の孔直径は６０ｎｍであり、面内方向に周期１６０ｎｍで正方格子状に配列されている。
図７（ｂ）は、マストランスポート抑制層７０６のｐ型Ａｌ0.1Ｇａ0.9Ｎを貫通した形で、
該ｐ型Ａｌ0.1Ｇａ0.9およびガイド層７０５のｐ型ＧａＮに、二次元フォトニック結晶を形成するための、エッチングマスク７０８を形成する工程を説明する図である。
以下、図７（ｂ）の工程を順に説明する。
まず、マストランスポート抑制層７０６の上に、プラズマＣＶＤによってＳｉＯｘ膜を１５０ｎｍ成膜する。
続いて、ＳｉＯｘ膜に、電子ビームリソグラフィとＩＣＰエッチングにより、複数の開口部７０９で構成される二次元フォトニック結晶パターンを形成する。
その開口部７０９の孔直径は６０ｎｍであり、面内方向に周期１６０ｎｍで正方格子状に配列されている。
つぎに、本実施例における第１の工程に含まれる二次元フォトニック結晶の形成工程について説明する。
図７（ｃ）は、図７（ｂ）の工程に続いて、エッチングマスク７０８（ＳｉＯｘ膜）を用いて、
マストランスポート抑制層７０６を貫通して、ｐ型ガイド層７０５をエッチングし、複数の細孔７１０からなる二次元フォトニック結晶を形成した後、該エッチングマスク７０８を除去する工程を説明する図である。
二次元フォトニック結晶の形成は、ＩＣＰによるドライエッチングを用いる。
ＩＣＰのガス組成は、Ｃｌ2とＡｒの混合ガスプラズマである。エッチング後の、二次元フォトニック結晶の細孔７１０の深さは１００ｎｍである。
図７（ｃ）は、図７（ｂ）の工程に続いて、エッチングマスク７０８（ＳｉＯｘ膜）を用いて、
マストランスポート抑制層７０６を貫通して、ｐ型ガイド層７０５をエッチングし、複数の細孔７１０からなる二次元フォトニック結晶を形成した後、該エッチングマスク７０８を除去する工程を説明する図である。
二次元フォトニック結晶の形成は、ＩＣＰによるドライエッチングを用いる。
ＩＣＰのガス組成は、Ｃｌ2とＡｒの混合ガスプラズマである。エッチング後の、二次元フォトニック結晶の細孔７１０の深さは１００ｎｍである。
（第２の工程）
つぎに、本実施例における第２の工程について説明する。
図７（ｄ）は、図７（ｃ）の工程に続く、第２の工程を説明する図である。
すなわち、この第２の工程では、Ｖ族である窒素元素を含む雰囲気下で熱処理し、マストランスポート抑制層７０６をマスクとして、ｐ型ガイド層７０５であるｐ型ＧａＮにマストランスポートを生じさせる。
そして、二次元フォトニック結晶を構成する細孔７１０の側壁７１１に、ｐ型ガイド層７０５の材料であるｐ型ＧａＮの結晶面７１２を形成する。
第２の工程の雰囲気は、Ｎ2流量が１０ｓｌｍ（ｓｔａｎｄａｒｄ ｌｉｔｔｅｒ ｐｅｒ ｍｉｎｉｔｕｓ）、ＮＨ3流量が５ｓｌｍであり、熱処理温度Ｔ３は、１０２５℃である。
なお、Ｎ2流量１０ｓｌｍは、０．４５ｍｏｌ／ｍｉｎであり、ＮＨ3流量５ｓｌｍは、０．２２ｍｏｌ／ｍｉｎに相当する。
また、本実施例の第２の工程では、ｐ型ドーパント原料であるＣＰ2Ｍｇは流していないが、熱処理工程の最適化を行ううえでは、ＣＰ2Ｍｇを流してもよい。ｐ型ガイド層７０５であるｐ型ＧａＮの主面７０７が（０００１）面であるので、マストランスポートによって、側壁７１１には、主面７０７に対して垂直な（１−１００）面と、傾斜した（１−１０３）面が形成される。
ここで、第２の工程の目的は、上述したように、ｐ型ガイド層７０５であるｐ型ＧａＮに形成された細孔７１０の側壁７１１に、ｐ型ガイド層７０５の材料であるｐ型ＧａＮの結晶面７１２を形成することである。
このため、特許文献１にあるような多大なマストランスポートが生じないように、第１の半導体層の成長温度Ｔ１と、第２の半導体層の成長温度Ｔ２と、熱処理温度Ｔ３の関係が、
Ｔ３≦Ｔ１，Ｔ２の関係を満たすように、Ｔ３＝１０２５℃とし、保持時間は４分にしてある。
つぎに、本実施例における第２の工程について説明する。
図７（ｄ）は、図７（ｃ）の工程に続く、第２の工程を説明する図である。
すなわち、この第２の工程では、Ｖ族である窒素元素を含む雰囲気下で熱処理し、マストランスポート抑制層７０６をマスクとして、ｐ型ガイド層７０５であるｐ型ＧａＮにマストランスポートを生じさせる。
そして、二次元フォトニック結晶を構成する細孔７１０の側壁７１１に、ｐ型ガイド層７０５の材料であるｐ型ＧａＮの結晶面７１２を形成する。
第２の工程の雰囲気は、Ｎ2流量が１０ｓｌｍ（ｓｔａｎｄａｒｄ ｌｉｔｔｅｒ ｐｅｒ ｍｉｎｉｔｕｓ）、ＮＨ3流量が５ｓｌｍであり、熱処理温度Ｔ３は、１０２５℃である。
なお、Ｎ2流量１０ｓｌｍは、０．４５ｍｏｌ／ｍｉｎであり、ＮＨ3流量５ｓｌｍは、０．２２ｍｏｌ／ｍｉｎに相当する。
また、本実施例の第２の工程では、ｐ型ドーパント原料であるＣＰ2Ｍｇは流していないが、熱処理工程の最適化を行ううえでは、ＣＰ2Ｍｇを流してもよい。ｐ型ガイド層７０５であるｐ型ＧａＮの主面７０７が（０００１）面であるので、マストランスポートによって、側壁７１１には、主面７０７に対して垂直な（１−１００）面と、傾斜した（１−１０３）面が形成される。
ここで、第２の工程の目的は、上述したように、ｐ型ガイド層７０５であるｐ型ＧａＮに形成された細孔７１０の側壁７１１に、ｐ型ガイド層７０５の材料であるｐ型ＧａＮの結晶面７１２を形成することである。
このため、特許文献１にあるような多大なマストランスポートが生じないように、第１の半導体層の成長温度Ｔ１と、第２の半導体層の成長温度Ｔ２と、熱処理温度Ｔ３の関係が、
Ｔ３≦Ｔ１，Ｔ２の関係を満たすように、Ｔ３＝１０２５℃とし、保持時間は４分にしてある。
（第３の工程）
つぎに、本実施例における第３の工程について説明する。
図７（ｅ）は、図７（ｄ）の工程に続く、第３の工程を説明する図である。
すなわち、この第３の工程では、結晶成長により、二次元フォトニック結晶の細孔７１０の上部を、ｐ型ＧａＮのキャップ層７１３で塞ぎ、ｐ型ＧａＮ層およびｐ型Ａｌ0.1Ｇａ0.9Ｎの内部に二次元フォトニック結晶を埋め込む。
なお、本実施例では、キャップ層７１３が実施形態１に示した第３の半導体層１１１に相当する。
第３の工程の結果、二次元フォトニック結晶の細孔７１０の孔径（対向する側壁面の間隔）をほとんど変動させること無く、二次元フォトニック結晶の上部をキャップ層７１３で塞ぎ空孔７１４を形成することができた。
つぎに、本実施例における第３の工程について説明する。
図７（ｅ）は、図７（ｄ）の工程に続く、第３の工程を説明する図である。
すなわち、この第３の工程では、結晶成長により、二次元フォトニック結晶の細孔７１０の上部を、ｐ型ＧａＮのキャップ層７１３で塞ぎ、ｐ型ＧａＮ層およびｐ型Ａｌ0.1Ｇａ0.9Ｎの内部に二次元フォトニック結晶を埋め込む。
なお、本実施例では、キャップ層７１３が実施形態１に示した第３の半導体層１１１に相当する。
第３の工程の結果、二次元フォトニック結晶の細孔７１０の孔径（対向する側壁面の間隔）をほとんど変動させること無く、二次元フォトニック結晶の上部をキャップ層７１３で塞ぎ空孔７１４を形成することができた。
つぎに、図７（ｆ）に示すように、キャップ層７１３（ｐ型ＧａＮ）の上に、ｐ型クラッド層７１５であるｐ型Ａｌ0.1Ｇａ0.9Ｎ、ｐ型コンタクト層７１６であるｐ型ＧａＮを順にＭＯＶＰＥ法によって順に成長させる。
次に、ＧａＮ基板７０１の裏面にＴｉ／Ａｌのｎ側電極を、ｐ型コンタクト層表面にＴｉ／Ａｕのｐ側電極７１７をフォトリソグラフィと電子ビーム蒸着法とリフトオフ法により形成する。
以上の工程により、波長４００ｎｍ帯で駆動する二次元フォトニック結晶面発光レーザの作製が可能である。
以上の工程により、波長４００ｎｍ帯で駆動する二次元フォトニック結晶面発光レーザの作製が可能である。
１００：半導体構造
１０１：基板
１０２：第１の半導体層
１０３：第１の半導体層の主面
１０４：第２の半導体層
１０５：第２の半導体層の主面
１０６：エッチングマスク
１０７：細孔
１０８：開口部
１０９：側壁
１１０：結晶面
１１１：第３の半導体層
１２０：空孔
１０１：基板
１０２：第１の半導体層
１０３：第１の半導体層の主面
１０４：第２の半導体層
１０５：第２の半導体層の主面
１０６：エッチングマスク
１０７：細孔
１０８：開口部
１０９：側壁
１１０：結晶面
１１１：第３の半導体層
１２０：空孔
Claims (11)
- 窒化物半導体の微細構造の製造方法であって、
Ａｌを除くＩＩＩ族窒化物半導体からなる第１の半導体層の主面の上に、少なくともＡｌを含むＩＩＩ族窒化物半導体からなる第２の半導体層が形成され、
該第２の半導体層を貫通してなる、該第１の半導体層に形成された細孔を有する半導体構造を用意する第１の工程と、
前記第１の工程の後に、前記半導体構造を窒素元素を含む雰囲気下で熱処理し、前記第１の半導体層に形成された細孔の側壁の少なくとも一部に、該第１の半導体層における前記Ａｌを除くＩＩＩ族窒化物半導体の結晶面を形成する第２の工程と、
前記第２の工程の後に、前記第２の半導体層の上にＩＩＩ族窒化物半導体からなる第３の半導体層を形成し、前記細孔の上部を塞ぐ第３の工程と、
を有することを特徴とする窒化物半導体の微細構造の製造方法。 - 前記第１の半導体層を形成する際の温度をＴ１、前記第２の半導体層を形成する際の温度をＴ２、前記第２の工程における前記熱処理の温度をＴ３とするとき、これらの各温度の関係が、
Ｔ３≦Ｔ１，Ｔ２の関係を満たすことを特徴とする請求項１に記載の窒化物半導体の微細構造の製造方法。 - 前記第１の工程は、
前記第１の半導体層の主面の上に、前記第２の半導体層を形成した後に、
該第２の半導体層を貫通して該第１の半導体層に形成される細孔を、エッチングによって形成する工程を含むことを特徴とする請求項１または請求項２に記載の窒化物半導体の微細構造の製造方法。 - 前記エッチングによって前記細孔を形成する際に、開口部の上面形状のうち少なくとも１辺が、前記第１の半導体層の結晶面と平行となる１辺を有するエッチングマスクが用いられることを特徴とする請求項３に記載の窒化物半導体の微細構造の製造方法。
- 前記第１の工程は、
前記第１の半導体層の主面の上に、前記第１の半導体層および前記第２の半導体層の結晶成長を抑制するためのマスクである、前記細孔の形状をした結晶成長抑制用マスクを形成する工程と、
前記結晶成長抑制用マスクを形成する工程の後に、前記結晶成長抑制用マスクが形成されていない前記第１の半導体層の主面の上の領域に、
前記第１の半導体層と同じ半導体層を積層し、更にその上に前記第２の半導体層を積層する工程と、
前記第１の半導体層と同じ半導体層を積層し、更にその上に前記第２の半導体層を積層する工程の後に、前記結晶成長抑制用マスクを除去する工程と、
を含むことを特徴とする請求項１または請求項２に記載の窒化物半導体の微細構造の製造方法。 - 前記細孔は、該細孔の対向する側壁面の間隔が１μｍ以下であることを特徴とする請求項１乃至５のいずれか１項に記載の窒化物半導体の微細構造の製造方法。
- 前記細孔を複数配列させて構成されるフォトニック結晶を形成することを特徴とする請求項１乃至６のいずれか１項に記載の窒化物半導体の微細構造の製造方法。
- 請求項７に記載の窒化物半導体の微細構造の製造方法によるフォトニック結晶を用いて製造されたことを特徴とする二次元フォトニック結晶による面発光レーザの製造方法。
- 活性層と、半導体層と空孔とによる屈折率の異なる媒質を二次元周期で配列して構成されたフォトニック結晶と、を備えた二次元フォトニック結晶による面発光レーザであって、
前記半導体層は、Ａｌを除くＩＩＩ族窒化物半導体からなる高屈折率の半導体層と、少なくともＡｌを含むＩＩＩ族窒化物半導体からなる低屈折率の半導体層で構成され、該高屈折率の半導体層が前記活性層に近い側に配されており、
前記空孔の側壁の少なくとも一部に、前記高屈折率の半導体層の結晶面が形成されていることを特徴とする二次元フォトニック結晶による面発光レーザ。 - 前記低屈折率の半導体層がＡｌＧａＮによって構成され、前記高屈折率の半導体層がＧａＮによって構成されていることを特徴とする請求項９に記載の二次元フォトニック結晶による面発光レーザ。
- 前記ＡｌＧａＮのＡｌ組成が１０％であり、該ＡｌＧａＮの膜厚が１６０ｎｍ以下で構成されていることを特徴とする請求項１０に記載の二次元フォトニック結晶による面発光レーザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010148529A JP5643553B2 (ja) | 2010-06-30 | 2010-06-30 | 窒化物半導体の微細構造の製造方法、面発光レーザとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010148529A JP5643553B2 (ja) | 2010-06-30 | 2010-06-30 | 窒化物半導体の微細構造の製造方法、面発光レーザとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012015228A true JP2012015228A (ja) | 2012-01-19 |
| JP5643553B2 JP5643553B2 (ja) | 2014-12-17 |
Family
ID=45601336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010148529A Expired - Fee Related JP5643553B2 (ja) | 2010-06-30 | 2010-06-30 | 窒化物半導体の微細構造の製造方法、面発光レーザとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5643553B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019124312A1 (ja) * | 2017-12-22 | 2019-06-27 | 国立大学法人京都大学 | 面発光レーザ素子及び面発光レーザ素子の製造方法 |
| CN110337764A (zh) * | 2017-02-27 | 2019-10-15 | 国立大学法人京都大学 | 表面发射激光器和制造表面发射激光器的方法 |
| WO2022130806A1 (ja) * | 2020-12-18 | 2022-06-23 | 住友電気工業株式会社 | フォトニック結晶面発光レーザおよびその製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004111766A (ja) * | 2002-09-20 | 2004-04-08 | Toshiba Corp | 窒化ガリウム系半導体素子及びその製造方法 |
| JP2008130731A (ja) * | 2006-11-20 | 2008-06-05 | Sumitomo Electric Ind Ltd | 半導体発光装置の製造方法およびこれを用いて製造された半導体発光装置 |
| JP2009130110A (ja) * | 2007-11-22 | 2009-06-11 | Sumitomo Electric Ind Ltd | Ｉｉｉ族窒化物系面発光素子およびその製造方法 |
| JP2010509786A (ja) * | 2006-11-15 | 2010-03-25 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 光電気化学（ｐｅｃ）エッチングによって生成されたエアギャップｉｉｉ族窒化物の構造的完全性のためのイオンビーム処理 |
-
2010
- 2010-06-30 JP JP2010148529A patent/JP5643553B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004111766A (ja) * | 2002-09-20 | 2004-04-08 | Toshiba Corp | 窒化ガリウム系半導体素子及びその製造方法 |
| JP2010509786A (ja) * | 2006-11-15 | 2010-03-25 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 光電気化学（ｐｅｃ）エッチングによって生成されたエアギャップｉｉｉ族窒化物の構造的完全性のためのイオンビーム処理 |
| JP2008130731A (ja) * | 2006-11-20 | 2008-06-05 | Sumitomo Electric Ind Ltd | 半導体発光装置の製造方法およびこれを用いて製造された半導体発光装置 |
| JP2009130110A (ja) * | 2007-11-22 | 2009-06-11 | Sumitomo Electric Ind Ltd | Ｉｉｉ族窒化物系面発光素子およびその製造方法 |
Non-Patent Citations (1)
| Title |
|---|
| SCIENCE, vol. 319, JPN6014005123, 25 January 2008 (2008-01-25), pages 445 - 447, ISSN: 0002742282 * |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110337764A (zh) * | 2017-02-27 | 2019-10-15 | 国立大学法人京都大学 | 表面发射激光器和制造表面发射激光器的方法 |
| JPWO2018155710A1 (ja) * | 2017-02-27 | 2020-03-19 | 国立大学法人京都大学 | 面発光レーザ及び面発光レーザの製造方法 |
| EP3588704A4 (en) * | 2017-02-27 | 2020-12-30 | Kyoto University | SURFACE-EMITTING LASER AND METHOD FOR MANUFACTURING A SURFACE-EMITTING LASER |
| US11283243B2 (en) | 2017-02-27 | 2022-03-22 | Kyoto University | Surface-emitting laser and method for manufacturing surface-emitting laser |
| JP7101370B2 (ja) | 2017-02-27 | 2022-07-15 | 国立大学法人京都大学 | 面発光レーザ及び面発光レーザの製造方法 |
| WO2019124312A1 (ja) * | 2017-12-22 | 2019-06-27 | 国立大学法人京都大学 | 面発光レーザ素子及び面発光レーザ素子の製造方法 |
| JP2019114663A (ja) * | 2017-12-22 | 2019-07-11 | 国立大学法人京都大学 | 面発光レーザ素子及び面発光レーザ素子の製造方法 |
| JP7173478B2 (ja) | 2017-12-22 | 2022-11-16 | 国立大学法人京都大学 | 面発光レーザ素子及び面発光レーザ素子の製造方法 |
| US11539187B2 (en) | 2017-12-22 | 2022-12-27 | Kyoto University | Surface emitting laser element and manufacturing method of the same |
| WO2022130806A1 (ja) * | 2020-12-18 | 2022-06-23 | 住友電気工業株式会社 | フォトニック結晶面発光レーザおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5643553B2 (ja) | 2014-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4647020B2 (ja) | 窒化物半導体の微細構造の製造方法 | |
| JP5196403B2 (ja) | サファイア基板の製造方法、および半導体装置 | |
| US8885683B2 (en) | Process for forming microstructure of nitride semiconductor, surface emitting laser using two-dimensional photonic crystal and production process thereof | |
| US8129210B2 (en) | Manufacturing method of microstructure | |
| JP3791246B2 (ja) | 窒化物半導体の成長方法、及びそれを用いた窒化物半導体素子の製造方法、窒化物半導体レーザ素子の製造方法 | |
| JP2010177651A (ja) | 半導体レーザ素子 | |
| EP3588704B1 (en) | Surface-emitting laser and method for manufacturing surface-emitting laser | |
| WO2019124312A1 (ja) | 面発光レーザ素子及び面発光レーザ素子の製造方法 | |
| US11670910B2 (en) | Surface-emitting laser device and method for manufacturing surface-emitting laser device | |
| JP2007266574A (ja) | 半導体レーザ素子及び半導体レーザ素子の製造方法 | |
| JP2008028374A (ja) | 窒化物半導体レーザ素子 | |
| JP5643553B2 (ja) | 窒化物半導体の微細構造の製造方法、面発光レーザとその製造方法 | |
| JP2013135001A (ja) | 微細構造の製造方法 | |
| JP2011119349A (ja) | 半導体レーザ素子及びその製造方法 | |
| JP5858659B2 (ja) | フォトニック結晶面発光レーザおよびその製造方法 | |
| JP5023567B2 (ja) | 窒化物半導体レーザ素子 | |
| JP2013093367A (ja) | フォトニック結晶面発光レーザの製造方法 | |
| JP2012151140A (ja) | フォトニック結晶面発光レーザとその製造方法 | |
| JP4517770B2 (ja) | 窒化物半導体素子 | |
| US11837850B2 (en) | Surface-emitting laser device and method for manufacturing surface-emitting laser device | |
| JP5027743B2 (ja) | 半導体デバイス、窒化物半導体基板及びその製造方法 | |
| JP2013135016A (ja) | 窒化物半導体発光素子およびその製造方法 | |
| KR101660732B1 (ko) | 질화물 반도체 소자 및 그 제조방법 | |
| JP2007201379A (ja) | 化合物半導体基板、その製造方法及び半導体デバイス | |
| JP2013135013A (ja) | 分布帰還型の窒化物半導体フォトニック結晶レーザの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130621 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20131213 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131218 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140403 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141002 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141031 |
|
| LAPS | Cancellation because of no payment of annual fees |