JP2012009745A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2012009745A JP2012009745A JP2010146234A JP2010146234A JP2012009745A JP 2012009745 A JP2012009745 A JP 2012009745A JP 2010146234 A JP2010146234 A JP 2010146234A JP 2010146234 A JP2010146234 A JP 2010146234A JP 2012009745 A JP2012009745 A JP 2012009745A
- Authority
- JP
- Japan
- Prior art keywords
- sealing resin
- shield layer
- semiconductor device
- substrate
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【解決手段】半導体装置10は、基板11と、基板11に実装される電子部品12と、電子部品12を封止して基板11上に形成される封止樹脂13と、封止樹脂13の一部を覆うように、平面視において格子状に形成されたシールド層14と、を有する。
【選択図】図1
Description
図13に示すように、半導体装置は、基板31と、電子部品(図示略)と、封止樹脂32と、シールド層33とを有する。
(第1実施形態)
以下、第1実施形態を図1〜図5に従って説明する。なお、図1(a)は、本実施形態の半導体装置10の概略平面図であり、図1(b)は、図1(a)に示す半導体装置10のA−A概略断面図であり、図1(c)は、図1(a)に示す半導体装置10の概略断面図である。また、図2は、半導体装置10の一部を示す概略斜視図である。
基板11は、電子部品12とマザーボート等の他の基板(図示せず)との間を電気的に接続するためのものである。基板11としては、例えばプリント配線板を用いることができる。
封止樹脂13は、電子部品12を封止するように基板11上に設けられている。この封止樹脂13の上面は、凹凸状に形成されている。具体的には、封止樹脂13の上面には、平面視において網目状(第2の所定パターン)の凹部13aが形成されている。換言すると、封止樹脂13の上面には、平面視においてマトリクス状(第1の所定パターン)の凸部13bが形成されている。なお、この封止樹脂13としては、例えばモールド樹脂を用いることができる。モールド樹脂としては、例えばトランスファーモールド法により形成されたエポキシ系モールド樹脂を用いることができる。
図3に示すように、多数個取り配線基板30は、半導体装置10が形成される領域である半導体装置形成領域Cを多数有している。この半導体装置形成領域Cには、上記基板11が形成されている。また、多数個取り配線基板30は、半導体装置10に対応する構造体が形成された後、ダイシング位置Dに沿ってダイシングブレードによって切断される。これにより、半導体装置10に対応する構造体が個片化され、多数の半導体装置10が製造される。なお、多数個取り配線基板30の材質としては、例えばガラスエポキシを用いることができる。
図4(a)に示すように、半導体装置形成領域Cに形成された基板11上に電子部品12を実装する。次に、図4(b)に示すように、電子部品12を覆うように封止樹脂13を基板11上に形成する。この封止樹脂13の厚さは、例えば1mmとすることができる。
(1)封止樹脂13の上面に、所定パターンの開口部14aを有するシールド層14を形成するようにした。このシールド層14の開口部14aでは、封止樹脂13の凸部13bの上面が露出されることになる。このように封止樹脂13の一部(凸部13b)において上面が露出されているため、仮にはんだのリフロー加熱時などに封止樹脂13からアウトガスや吸湿による水蒸気が発生しても、上面の露出された凸部13bからそれらアウトガスや水蒸気を逃がすことができる。これにより、アウトガスや水蒸気に起因する問題の発生を好適に抑制することができる。
以下、第2実施形態を図6〜図7に従って説明する。先の図1〜図5に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
接地端子16は、グランド電位とされた導体であり、基板11上に設けられている。この接地端子16は、平面視において格子状に形成されたシールド層14と電気的に接続されている。この接地端子16には、例えば角柱状や円柱状の金属ポストやはんだボール等を用いることができる。
図7(a)に示すように、半導体装置形成領域Cに形成された基板11上に接地端子16を形成する。続いて、基板11上に電子部品12を実装する。次に、接地端子16及び電子部品12を覆うように封止樹脂13を基板11上に形成する。この封止樹脂13の厚さは、例えば1mmとすることができる。また、接地端子16上の封止樹脂13の厚さW4は、例えば100μmとすることができる。
(4)基板11上に接地端子16を形成し、その接地端子16とシールド層14とを凹部13c,13dを介して電気的に接続するようにした。これにより、例えば接地端子16を設けずに、基板11の接地用配線の一部に直接シールド層14を電気的に接続する場合よりも、シールド層14を容易にグランド電位に設定することができる。すなわち、凹部13c,13dを深く掘ることなく、シールド層14と接地端子16とを接続することができる。
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記各実施形態では、封止樹脂13の上面全面を覆うように導電層15を形成した後に、凸部13b上に形成された導電層15を除去することにより、凹部13a内のみにシールド層14を形成するようにした。これに限らず、封止樹脂13に凹部13aを形成した後に、必要な部分(ここでは、凹部13a)のみにシールド層14を形成するようにしてもよい。例えば印刷法により、凹部13aのみに導電ペースト(例えば、Cuペーストや銀(Ag)ペーストなど)を充填することで、凹部13a内のみにシールド層14を形成することができる。また、例えばセミアディティブ法により、封止樹脂13の凸部13b上にめっきレジストを形成させた状態でCuめっき膜を析出成長させることで、凹部13a内のみにシールド層14を形成することができる。
11 基板
12 電子部品
13,18 封止樹脂
13a,13c,13d,18b 凹部
13b,18c 凸部
14,17,19,22,24 シールド層
14a,22a,24a 開口部
16 接地端子
Claims (7)
- 基板と、
前記基板に実装される電子部品と、
前記電子部品を封止して前記基板上に形成される封止樹脂と、
前記封止樹脂の一部を覆うように、平面視において第1の所定パターンの開口部を有するシールド層と、
を含むことを特徴とする半導体装置。 - 前記封止樹脂は、一側面に平面視において第2の所定パターンの凹部を有し、
前記シールド層は、前記凹部内に形成されることを特徴とする請求項1に記載の半導体装置。 - 前記基板上に形成された接地端子を含み、
前記封止樹脂は、前記電子部品及び前記接地端子を封止するように形成され、
前記凹部の少なくとも一部は、前記接地端子の一側面を露出するように形成されていることを特徴とする請求項2に記載の半導体装置。 - 前記凹部は、前記第2の所定パターンとして平面視において網目状に形成され、
前記シールド層は、平面視において網目状に形成されていることを特徴とする請求項2又は3に記載の半導体装置。 - 基板と、前記基板に実装された電子部品と、前記電子部品を封止する封止樹脂とを含む半導体装置の製造方法であって、
前記封止樹脂の一部を覆うように、平面視において第1の所定パターンの開口部を有するシールド層を形成するシールド層形成工程を含むことを特徴とする半導体装置の製造方法。 - 前記シールド層形成工程は、
前記封止樹脂の一側面に前記第1の所定パターンの凸部と第2の所定パターンの凹部を形成する工程と、
前記凹部内に前記シールド層を形成する工程と
を含むことを特徴とする請求項5に記載の半導体装置の製造方法。 - 前記シールド層形成工程の前に、前記基板上に接地端子を形成する工程を含み、
前記シールド層形成工程は、
前記封止樹脂の一側面に、第2の所定パターンを有し、少なくとも一部が前記接地端子の一側面を露出する凹部を形成する工程と、
前記凹部内にシールド層を形成する工程と
を含むことを特徴とする請求項5に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010146234A JP5530830B2 (ja) | 2010-06-28 | 2010-06-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010146234A JP5530830B2 (ja) | 2010-06-28 | 2010-06-28 | 半導体装置及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012009745A true JP2012009745A (ja) | 2012-01-12 |
JP2012009745A5 JP2012009745A5 (ja) | 2013-06-06 |
JP5530830B2 JP5530830B2 (ja) | 2014-06-25 |
Family
ID=45539931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010146234A Active JP5530830B2 (ja) | 2010-06-28 | 2010-06-28 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5530830B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013038162A (ja) * | 2011-08-05 | 2013-02-21 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
JP2014146624A (ja) * | 2013-01-25 | 2014-08-14 | Murata Mfg Co Ltd | モジュールおよびその製造方法 |
KR102060307B1 (ko) | 2018-01-30 | 2019-12-30 | 공주대학교 산학협력단 | 반도체 패키지 |
WO2021006141A1 (ja) * | 2019-07-08 | 2021-01-14 | 株式会社村田製作所 | モジュールおよびその製造方法 |
WO2021131774A1 (ja) * | 2019-12-27 | 2021-07-01 | 株式会社村田製作所 | モジュール |
WO2021220373A1 (ja) * | 2020-04-27 | 2021-11-04 | 三菱電機株式会社 | 半導体装置 |
KR20220152131A (ko) * | 2021-05-07 | 2022-11-15 | 스태츠 칩팩 피티이. 엘티디. | 레이저-기반 재배선 및 멀티-스택 패키지 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011155223A (ja) * | 2010-01-28 | 2011-08-11 | Tdk Corp | 回路モジュール |
-
2010
- 2010-06-28 JP JP2010146234A patent/JP5530830B2/ja active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011155223A (ja) * | 2010-01-28 | 2011-08-11 | Tdk Corp | 回路モジュール |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013038162A (ja) * | 2011-08-05 | 2013-02-21 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
JP2014146624A (ja) * | 2013-01-25 | 2014-08-14 | Murata Mfg Co Ltd | モジュールおよびその製造方法 |
KR102060307B1 (ko) | 2018-01-30 | 2019-12-30 | 공주대학교 산학협력단 | 반도체 패키지 |
WO2021006141A1 (ja) * | 2019-07-08 | 2021-01-14 | 株式会社村田製作所 | モジュールおよびその製造方法 |
US11837555B2 (en) | 2019-07-08 | 2023-12-05 | Murata Manufacturing Co., Ltd. | Module and method of manufacturing the same |
WO2021131774A1 (ja) * | 2019-12-27 | 2021-07-01 | 株式会社村田製作所 | モジュール |
WO2021220373A1 (ja) * | 2020-04-27 | 2021-11-04 | 三菱電機株式会社 | 半導体装置 |
KR20220152131A (ko) * | 2021-05-07 | 2022-11-15 | 스태츠 칩팩 피티이. 엘티디. | 레이저-기반 재배선 및 멀티-스택 패키지 |
US11862572B2 (en) | 2021-05-07 | 2024-01-02 | STATS ChipPAC Pte. Ltd. | Laser-based redistribution and multi-stacked packages |
KR102676909B1 (ko) * | 2021-05-07 | 2024-06-19 | 스태츠 칩팩 피티이. 엘티디. | 레이저-기반 재배선 및 멀티-스택 패키지 |
Also Published As
Publication number | Publication date |
---|---|
JP5530830B2 (ja) | 2014-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5530830B2 (ja) | 半導体装置及びその製造方法 | |
JP4589170B2 (ja) | 半導体装置及びその製造方法 | |
TWI502733B (zh) | 電子封裝模組及其製造方法 | |
JP2006294701A (ja) | 半導体装置及びその製造方法 | |
US8093690B2 (en) | Chip package and manufacturing method thereof | |
US8432022B1 (en) | Shielded embedded electronic component substrate fabrication method and structure | |
US7687283B2 (en) | Method of producing a semiconductor device having a magnetic layer formed thereon | |
JP5193809B2 (ja) | 配線基板及びその製造方法 | |
KR20050019612A (ko) | 표면 탄성파 필터 패키지 제조방법 및 그에 사용되는패키지 시트 | |
US11219144B2 (en) | Electromagnetic shields for sub-modules | |
CN109788666B (zh) | 线路基板及其制作方法 | |
JP2008218731A (ja) | 半導体装置の製造方法および半導体装置 | |
JP5980634B2 (ja) | プリント基板 | |
KR20160010960A (ko) | 인쇄회로기판 및 그 제조방법 | |
TWI532424B (zh) | 蓋板結構及其製作方法 | |
US20230075555A1 (en) | Electromagnetic shields with bonding wires for sub-modules | |
KR102634389B1 (ko) | 반도체 패키지 및 그의 제조 방법 | |
JP5620698B2 (ja) | 半導体構成体及び半導体構成体の製造方法 | |
US20160240464A1 (en) | Hybrid circuit board and method for making the same, and semiconductor package structure | |
KR102119142B1 (ko) | 웨이퍼 레벨 패키지의 캐리어를 리드 프레임으로 제작하는 방법 | |
US9288902B2 (en) | Printed circuit board and method of manufacturing the same | |
KR102159547B1 (ko) | 패키지 기판 및 그의 제조 방법 | |
JP2011159761A (ja) | 表面実装型ダイオードとその製造方法 | |
KR101583614B1 (ko) | 열방출 개선을 위한 서브스트레이트 형성 방법 | |
JP5458398B2 (ja) | 電子部品パッケージの製造方法および電子部品パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130419 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130419 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140421 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5530830 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |