JP2011522483A5 - - Google Patents

Claims (10)

1. 画素のアレイ並びに該画素のアレイに係るサンプリング及び読み出し回路を有するイメージセンサであって、
   前記画素のアレイは複数の画素を有し、
   前記複数の画素のうちの少なくとも1つは：
   感光性素子と電荷検出部との間に設けられて、伝送信号を受信するように備えられたゲート端子を有する第1トランジスタ；
   前記電荷検出部と接続するゲート端子と、画素の電源ラインと接続する第1拡散領域と、画素の出力ラインと接続する第2拡散領域を有する第2トランジスタ；
   前記電荷検出部と前記第1拡散領域との間に設けられて、リセット信号を受信するように備えられたゲート端子を有する第3トランジスタ；
   を有し、
   前記感光性素子、並びに、第1、第2、及び第3のトランジスタの各々は、第2伝導型の基板上の第1伝導型のウエル内に形成され、
   前記画素のアレイのうちの選ばれた画素の群に含まれる1つ以上の画素の読み出しの際に、
   前記画素のアレイの画素電源ライン信号は非アクティブ状態からアクティブ自体へ遷移し、かつ、
   前記画素のアレイのうちの選ばれていない画素の群のリセット信号は、前記の画素出力電源信号が非アクティブ状態からアクティブ状態へ遷移する前に、所定期間内にアクティブ状態から非アクティブ状態へ遷移し、
   前記画素の電源ライン及び前記リセット信号におけるそれぞれの遷移に係るウエルでの推定電荷変位を特定する電荷バランスの式を満足するように備えられ、
   前記電荷バランスの式が、C _RG ΔV _RG +C _PP ΔV _PP ≒0で与えられ、
   前記式において、
   C _RG は前記第3トランジスタのゲート端子と前記ウエルとの間のキャパシタンスで、
   C _PP は前記画素の電源ラインと前記ウエルとの間のキャパシタンスで、
   ΔV _RG は前記リセット信号がアクティブ状態から非アクティブ状態へ遷移する際の電圧レベルの変化で、かつ
   ΔV _PP は前記画素の電源ライン信号が非アクティブ状態からアクティブ状態へ遷移する際の電圧レベルの変化である、
   イメージセンサ。
2. 前記サンプリング及び読み出し回路はたとえば制御可能な信号発生装置を有し、かつ
   前記制御可能な信号発生装置は、前記画素のアレイと結合し、かつ前記画素の電源ライン信号及び前記リセット信号のうちの少なくとも1つを発生させるように備えられる、
   請求項1に記載のイメージセンサ。
3. 前記画素のうちの1つ以上の読み出しが完了した際に前記画素の電源ライン信号がアクティブ状態から非アクティブ状態へ遷移し、かつ、
   前記の画素の電源ライン信号がアクティブ状態から非アクティブ状態へ遷移した後の所定期間内に前記リセット信号が非アクティブ状態からアクティブ状態へ遷移する、
   請求項1に記載のイメージセンサ。
4. 複数の画素からなる選択された群に属する1つ以上の画素の読み出しは、複数の画素からなる選択された行に属する複数の画素の読み出しを有し、かつ
   前記リセット信号は、複数の画素からなる選択されていない1つ以上の行に係る複数のリセットトランジスタの各々に印加される、
   請求項1に記載のイメージセンサ。
5. 2つの大きさ｜C_RGΔV_RG｜と｜C_PPΔV_PP｜の差異が25%以内である場合に、前記式の近似は満たされる、請求項1に記載のイメージセンサ。
6. デジタル撮像装置内に含まれる、請求項1に記載のイメージセンサ。
7. 画素のアレイを有するイメージセンサの使用方法であって：
   前記画素のアレイのうちの選ばれた画素の群に含まれる1つ以上の画素の読み出しの際に、
   前記画素のアレイの画素電源ライン信号を制御して非アクティブ状態からアクティブ自体へ遷移させる手順；及び
   前記の画素出力電源信号が非アクティブ状態からアクティブ状態へ遷移する前の所定期間内に、前記画素のアレイのうちの選ばれていない画素の群のリセット信号を制御してアクティブ状態から非アクティブ状態へ遷移させる手順；
   を有し、
   当該イメージセンサは、前記画素の電源ライン及び前記リセット信号におけるそれぞれの遷移に係るウエルでの推定電荷変位を特定する電荷バランスの式を満足するように備えられている、
   方法。
8. 前記画素の電源ライン信号が非アクティブ状態からアクティブ状態へ遷移する前の所定期間が500ns以下である、請求項7に記載の方法。
9. 前記画素のうちの1つ以上の読み出しが完了した際に前記画素の電源ライン信号を制御してアクティブ状態から非アクティブ状態へ遷移させる手順；及び
   前記の画素の電源ライン信号がアクティブ状態から非アクティブ状態へ遷移した後の所定期間内に前記リセット信号を制御して非アクティブ状態からアクティブ状態へ遷移させる手順；
   を有する、請求項7に記載の方法。
10. 前記画素の電源ライン信号がアクティブ状態から非アクティブ状態へ遷移した後の所定期間は500ns以下である、請求項9に記載の方法。