JP2011508980A - 平坦化されたカーボンナノチューブ層を有するメモリセルおよびそれを形成する方法 - Google Patents

平坦化されたカーボンナノチューブ層を有するメモリセルおよびそれを形成する方法 Download PDF

Info

Publication number
JP2011508980A
JP2011508980A JP2010540947A JP2010540947A JP2011508980A JP 2011508980 A JP2011508980 A JP 2011508980A JP 2010540947 A JP2010540947 A JP 2010540947A JP 2010540947 A JP2010540947 A JP 2010540947A JP 2011508980 A JP2011508980 A JP 2011508980A
Authority
JP
Japan
Prior art keywords
cnt
conductor
memory cell
diode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010540947A
Other languages
English (en)
Other versions
JP2011508980A5 (ja
Inventor
シュリッカー，エイプリル
クラーク，マーク
ハーナー，ブラッド
洋一郎 田中
Original Assignee
サンディスク スリーディー，エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サンディスク スリーディー，エルエルシー filed Critical サンディスク スリーディー，エルエルシー
Publication of JP2011508980A publication Critical patent/JP2011508980A/ja
Publication of JP2011508980A5 publication Critical patent/JP2011508980A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/701—Organic molecular electronic devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/202—Integrated devices comprising a common active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/20—Organic diodes
    • H10K10/29—Diodes comprising organic-inorganic heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/50—Bistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/023—Formation of the switching material, e.g. layer deposition by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
    • H10N70/8845—Carbon or carbides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less

Abstract

ある態様において、メモリセルを製造する方法が提供され、この方法は、（１）基板上に第１の導体を製造することと、（２）第１の導体上にカーボンナノチューブ（ＣＮＴ）材料を製造することと、（３）ＣＮＴ材料の上面に誘電体材料を堆積させることと、（４）ＣＮＴ材料の少なくとも一部分を露出させるように誘電体材料を平坦化することと、（５）第１の導体上にダイオードを製造することと、（６）ＣＮＴ材料およびダイオード上に第２の導体を製造することとを含む。他の多数の態様が提供される。

Description

本発明は、不揮発性メモリに関し、特に底部導体の上に形成された選択的に製造されたカーボンナノチューブ（ＣＮＴ）可逆抵抗切替素子を使用するメモリセルおよびそれを形成する方法に関する。
本願は、２００７年１２月３１日に出願された「MEMORY CELL WITH PLANARIZED CARBON NANOTUBE LAYER AND METHODS OF FORMING THE SAME 」という米国特許出願第１１／９６８，１５９号（代理人整理番号：ＳＤ−ＭＸＤ−３６８）（特許文献１）からの優先権を主張し、その全体が本願明細書において参照により援用されている。
関連出願との相互参照
本願は、２００７年１２月３１日に本願と共に出願された「MEMORY CELL THAT EMPLOYS A SELECTIVELY FABRICATED CARBON NANO-TUBE REVERSIBLE RESISTANCE-SWITCHING ELEMENT AND METHODS OF FORMING THE SAME」という米国特許出願第１１／９６８，１５４号（代理人整理番号：ＳＤ−ＭＸＤ−３４８）（特許文献２）、および２００７年１２月３１日に本願と共に出願された「MEMORY CELL THAT EMPLOYS A SELECTIVELY FABRICATED CARBON NANO-TUBE REVERSIBLE RESISTANCE-SWITCHING ELEMENT FORMED OVER A BOTTOM CONDUCTOR AND METHODS OF FORMING THE SAME 」という米国特許出願第１１／９６８，１５６号（代理人整理番号：ＳＤ−ＭＸＤ−３５１）（特許文献３）に関連し、その全体があらゆる目的のために本願明細書において参照により援用されている。
可逆抵抗切替素子から形成される不揮発性メモリが知られている。例えば、その全体があらゆる目的のために本願明細書において参照により援用されている、２００５年５月９日に出願された「REWRITEABLE MEMORY CELL COMPRISING A DIODE AND A RESISTANCE-SWITCHING MATERIAL」という米国特許出願第１１／１２５，９３９号（特許文献４）は、金属酸化物あるいは金属窒化物などの可逆抵抗率切替材料と直列に結合されたダイオードを含む再書込み可能な不揮発性メモリセルを記述している。
しかし、再書込み可能な抵抗率切替材料から記憶装置を製造することは技術的にやりがいがあり、可逆抵抗率切替材料を使用する記憶装置を形成する改良された方法が望ましい。
米国特許出願第１１／９６８，１５９号 米国特許出願第１１／９６８，１５４号 米国特許出願第１１／９６８，１５６号 米国特許出願第１１／１２５，９３９号 米国特許第６，９５２，０３０号 米国特許出願第１１／６９２，１５１号 米国特許第５，９１５，１６７号 米国特許出願第１１／２９８，３３１号 米国特許第７，１７６，０６４号 米国特許出願第１１／４４４，９３６号
Smith et al., "Polishing TiN for Nanotube Synthesis", Proceedings of the 16th Annual Meeting of the American Society for Precision Engineering, Nov. 10-15, 2001 Rao et al., "In situ-grown carbon nanotube array with excellent field emission characteristics", Appl. Phys. Lett., Vol. 76, No. 25, 19 June 2000, pp. 3813-3815
本発明の第１の態様において、メモリセルを製造する方法が提供され、この方法は、（１）基板上に第１の導体を製造することと、（２）第１の導体上にカーボンナノチューブ（ＣＮＴ）材料を製造することと、（３）ＣＮＴ材料の上面に誘電体材料を堆積させることと、（４）ＣＮＴ材料の少なくとも一部分を露出させるように誘電体材料を平坦化することと、（５）第１の導体上にダイオードを製造することと、（６）ＣＮＴ材料およびダイオード上に第２の導体を製造することとを含む。
本発明の第２の態様において、メモリセルを製造する方法が提供され、この方法は、（１）基板上に第１の導体を製造することと、（２）第１の導体上にカーボンナノチューブ（ＣＮＴ）材料を製造することによって第１の導体上に可逆抵抗切替素子を製造することと、（３）ＣＮＴ材料の上面に誘電体材料を堆積させることと、（４）ＣＮＴ材料の少なくとも一部分を露出させるように誘電体材料を平坦化することと、（５）可逆抵抗切替素子上に垂直多結晶ダイオードを製造することと、（６）垂直多結晶ダイオード上に第２の導体を製造することとを含む。
本発明の第３の態様において、メモリセルを製造する方法が提供され、この方法は、（１）基板上に第１の導体を製造することと、（２）第１の導体上にカーボンナノチューブ（ＣＮＴ）材料を製造することと、（３）ＣＮＴ材料の上面に誘電体材料を堆積させることと、（４）ＣＮＴ材料の少なくとも一部分を露出させるように誘電体材料を平坦化することと、（５）ＣＮＴ材料の露出させられた部分と電気的に接触するダイオードを製造することと、（６）ダイオード上に第２の導体を製造することとを含む。
本発明の第４の態様において、メモリセルが提供され、このメモリセルは、（１）第１の導体と、（２）第１の導体上に製造されたカーボンナノチューブ（ＣＮＴ）材料を含み、複数のＣＮＴを含む可逆抵抗切替素子と、（３）複数のＣＮＴが可逆抵抗切替素子の平面において露出させられるようにＣＮＴ間に配置された誘電体材料と、（４）第１の導体上に形成されたダイオードと、（５）可逆抵抗切替素子およびダイオード上に形成された第２の導体とを備える。
本発明の第５の態様において、複数の不揮発性メモリセルが提供され、この複数の不揮発性メモリセルは、（１）第１の方向に延びる第１の複数の実質的に平行で実質的に同一平面の導体と、（２）複数のダイオードと、（３）複数の可逆抵抗切替素子であって、複数のカーボンナノチューブ（ＣＮＴ）と、複数のＣＮＴが可逆抵抗切替素子の平面において露出させられるようにＣＮＴ間に配置された誘電体材料とを各々含むようにした複数の可逆抵抗切替素子と、（４）第１の方向とは異なる第２の方向に延びる第２の複数の実質的に平行で実質的に同一平面の導体とを備える。各メモリセルにおいて、ダイオードのうちの１つは、可逆抵抗切替素子のうちの１つと直列に形成され、第１の導体のうちの１つと第２の導体のうちの１つとの間に配置される。各可逆抵抗切替素子は、第１の導体のうちの１つの上に形成されたカーボンナノチューブ（ＣＮＴ）材料を含む。
本発明の第６の態様において、モノリシックな３次元メモリアレイが提供され、このモノリシックな３次元メモリアレイは、基板上に形成された第１のメモリレベルを備える。第１のメモリレベルは複数のメモリセルを備える。各メモリセルは、（１）第１の導体と、（２）第１の導体上に製造されたカーボンナノチューブ（ＣＮＴ）材料を含む可逆抵抗切替素子であって、複数のＣＮＴと、複数のＣＮＴが可逆抵抗切替素子の平面において露出させられるようにＣＮＴ間に配置された誘電体材料とを各々含むようにした可逆抵抗切替素子と、（３）可逆抵抗切替素子と直列に形成されたダイオードと、（４）可逆抵抗切替素子およびダイオード上に形成された第２の導体とを含む。このモノリシックな３次元メモリアレイは、第１のメモリレベル上にモノリシック的に形成された少なくとも第２のメモリレベルも備える。
第７の態様において、メモリセルが提供され、このメモリセルは、（１）第１の導体と、（２）複数のＣＮＴの間に配置された誘電体材料を有するカーボンナノチューブ（ＣＮＴ）材料と、露出させられたＣＮＴを有する平面とを含む、第１の導体上に製造された可逆抵抗切替素子と、（３）可逆抵抗切替素子の平面上に露出させられたＣＮＴと電気的に接触して形成されたダイオードと、（４）ダイオード上に形成された第２の導体とを備える。他の多数の態様が提供される。
本発明の他の特徴および態様は、以下の詳細な説明、添付された特許請求の範囲および添付の図面からより充分に明らかになる。
本発明に従って提供される代表的なメモリセルの回路図である。 本発明に従って提供されるメモリセルの第１の実施形態の略透視図である。 図２Ａの複数のメモリセルから形成された第１のメモリレベルの一部分の略透視図である。 本発明に従って提供される第１の代表的な３次元メモリアレイの一部分の略透視図である。 本発明に従って提供される第２の代表的な３次元メモリアレイの一部分の略透視図である。 図２Ａのメモリセルの第１の代表的な実施形態の横断面図である。 図２Ａのメモリセルの第２の代表的な実施形態の横断面図である。 図２Ａのメモリセルの第３の代表的な実施形態の横断面図である。 本発明に従う第１の代表的なメモリレベルの製造中における基板の一部分の横断面図を示す。 本発明に従う第１の代表的なメモリレベルの製造中における基板の一部分の横断面図を示す。 本発明に従う第１の代表的なメモリレベルの製造中における基板の一部分の横断面図を示す。 本発明に従う第１の代表的なメモリレベルの製造中における基板の一部分の横断面図を示す。 本発明に従う第１の代表的なメモリレベルの製造中における基板の一部分の横断面図を示す。 本発明に従う第１の代表的なメモリレベルの製造中における基板の一部分の横断面図を示す。 本発明に従って提供される第２の代表的なメモリレベルの製造中における基板の一部分の横断面図を示す。 本発明に従って提供される第２の代表的なメモリレベルの製造中における基板の一部分の横断面図を示す。 本発明に従って提供される第２の代表的なメモリレベルの製造中における基板の一部分の横断面図を示す。 本発明に従うメモリセルの代わりの代表的な実施形態の製造中における基板の一部分の横断面図を示す。 本発明に従うメモリセルの代わりの代表的な実施形態の製造中における基板の一部分の横断面図を示す。 本発明に従うメモリセルの代わりの代表的な実施形態の製造中における基板の一部分の横断面図を示す。 本発明に従うメモリセルの代わりの代表的な実施形態の製造中における基板の一部分の横断面図を示す。
あるカーボンナノチューブ（ＣＮＴ）材料は、不揮発性メモリに使用されるのに適するかもしれない可逆抵抗率切替特性を示すと証明されている。しかし、堆積したかあるいは成長したＣＮＴ材料は、通例、多数の山および谷などの目だった厚さ変動を伴う粗い表面地形を有する。それらの厚さ変動のために、下にある基板を過剰にエッチングすることなしにＣＮＴ材料をエッチングすることは困難であり、集積回路におけるそれらの使用に関連する製造コストおよび複雑さが増大する。
本発明によれば、エッチング困難な、ＣＮＴ再書込み可能抵抗率切替材料は、エッチングされずにメモリセルの中で使用され得る。例えば、少なくとも１つの実施形態において、メモリセルが提供され、このメモリセルは、（１）基板上に第１の（底部）導体を製造することと、（２）第１の導体上にＣＮＴシーディング層を堆積させることと、（３）ＣＮＴシーディング層上にＣＮＴ材料を選択的に製造することと、（４）ＣＮＴ材料上にダイオードを製造することと、（５）ダイオード上に第２の導体を製造することとにより形成されるＣＮＴ可逆抵抗率切替材料を含む。
ＣＮＴシーディング層は、粗面化されかつ／または伝導する層などの、ＣＮＴ形成を容易にする層であり得る。ＣＮＴシーディング層上へのＣＮＴ材料の選択的形成により、ＣＮＴ材料をエッチングする必要をなくすかあるいは最小化することができる。
代表的なＣＮＴシーディング層は、窒化チタン、窒化タンタル、ニッケル、コバルト、鉄などを含む。ある実施形態では、窒化チタンまたは窒化タンタルの層が、ＣＮＴシーディング層として用いられるように粗面化され得る。そのような粗面化された窒化チタンまたは窒化タンタルは、それ自体がＣＮＴシーディング層として役立ち得る。他の実施形態では、粗面化された窒化チタンまたは窒化タンタル層は、ＣＮＴ材料形成を容易にするために付加的な伝導層でコーティングされ得る。そのような伝導層は、窒化チタンまたは窒化タンタル層と共にパターニングおよびエッチングされてもよく、あるいは窒化チタンまたは窒化タンタル層がパターニングおよびエッチングされた後に窒化チタンまたは窒化タンタル層上に選択的に堆積させられてもよい。代表的な伝導層はニッケル、コバルト、鉄などを含む。
本願明細書で使用されるとき、ＣＮＴ材料は、１つ以上の単層および／または多層のＣＮＴを含む材料を指す。ある実施形態では、ＣＮＴ材料の個々のチューブは垂直に整列させられ得る。垂直に整列したＣＮＴは、横方向の伝導がほとんどあるいは全くない垂直方向の電流の流れを可能にする。ある実施形態では、ＣＮＴ材料の個々のチューブは、隣接するメモリセル間の横方向伝導経路あるいは橋絡伝導経路の形成を減らすかあるいは阻止するために実質的に垂直に整列するように製造され得る。この垂直整列は、メモリセルの状態が隣接するメモリセルの状態および／またはプログラミングによって影響されるかあるいは「乱される」のを減らしかつ／または妨げる。個別のチューブ絶縁は、ＣＮＴ材料の厚さ全体に及んでも及ばなくてもよいということに留意するべきである。例えば、初期成長段階の間、個々のチューブのうちの幾つかあるいは大部分は垂直に整列させられかつ分離され得る。しかし、個々のチューブの長さが垂直方向に大きくなるに連れて、チューブの部分同士が互いに接触し、もつれあるいは絡まりあったりすることさえある。ＣＮＴ材料を形成するための代表的な手法が以下で記述される。
代表的な進歩的メモリセル
図１は、本発明に従って提供される代表的なメモリセル１００の回路図である。メモリセル１００は、ダイオード１０４に結合されてダイオード１０４より下に位置する可逆抵抗切替素子１０２を含む。
可逆抵抗切替素子１０２は、２つ以上の状態の間で可逆的に切り替わり得る抵抗率を有する材料（単独には示されていない）を含む。例えば、素子１０２の可逆抵抗率切替材料は、製造時には初期低抵抗率状態にあり得る。第１の電圧および／または電流が加えられると、材料は高抵抗率状態に切り替わる。第２の電圧および／または電流を加えることにより、可逆抵抗率切替材料を低抵抗率状態に戻すことができる。あるいは、可逆抵抗切替素子１０２は、製造時には初期高抵抗状態にあることができ、それは、適切な電圧および／または電流が加えられると、低抵抗状態に可逆的に切り替わることができる。メモリセルにおいて使用されるとき、１つの抵抗状態はバイナリ「０」を表すことができ、他の１つの抵抗状態はバイナリ「１」を表すことができるけれども、２つより多いデータ／抵抗状態が使用され得る。多数の可逆抵抗率切替材料と、可逆抵抗切替素子を使用するメモリセルの操作とが、例えば、前に援用されている特許文献４に記載されている。
本発明の少なくとも１つの実施形態において、可逆抵抗切替素子１０２は、選択的に堆積あるいは成長させられるＣＮＴ材料を用いて形成される。以下にさらに説明するように、選択的に形成されるＣＮＴ材料の使用は、ＣＮＴ材料をエッチングする必要をなくす。これにより、可逆抵抗切替素子１０２の製造が簡単になる。
ダイオード１０４は、可逆抵抗切替素子１０２の両端間の電圧および／またはそれを通る電流を選択的に制限することによって非オーム伝導を示す任意のダイオードを含み得る。このようにして、メモリセル１００を２次元または３次元のメモリアレイの一部分として使用することができ、アレイ内の他のメモリセルの状態に影響を及ぼさずにメモリセル１００にデータを書き込むことができかつ／またはメモリセル１００からデータを読み出すことができる。
メモリセル１００、可逆抵抗切替素子１０２およびダイオード１０４の代表的な実施形態が、図２Ａ〜５Ｃを参照して以下で記述される。
メモリセルの第１の代表的な実施形態
図２Ａは、本発明に従って提供されるメモリセル２００の第１の実施形態の略透視図である。図２Ａを参照すると、メモリセル２００は、第１の導体２０６および第２の導体２０８の間でダイオード２０４と直列に結合された可逆抵抗切替素子２０２（透視図で示されている）を含む。ある実施形態では、窒化チタン、窒化タンタル、窒化タングステンなどの障壁層２０９が、可逆抵抗切替素子２０２とダイオード２０４との間に設けられ得る。
以下でさらに説明するように、可逆抵抗切替素子２０２は、メモリセル２００の製造を簡単にするように選択的に形成される。少なくとも１つの実施形態において、可逆抵抗切替素子２０２は、窒化チタン、窒化タンタル、ニッケル、コバルト、鉄などのＣＮＴシーディング層上に形成されたＣＮＴ材料の少なくとも一部分を含む。例えば、窒化チタンまたは窒化タンタルのＣＮＴシーディング層２１０が、第１の導体２０６上に堆積させられ、（例えば、第１の導体２０６と共に）パターニングおよびエッチングされ得る。ある実施形態では、ＣＮＴシーディング層２１０は、化学的機械的研磨（ＣＭＰ）を用いるなどして、粗面化され得る。他の実施形態では、粗面化されたかあるいは滑らかな窒化チタン、窒化タンタルまたは類似の層が、ＣＮＴシーディング層２１０を形成するために、ニッケル、コバルト、鉄などの金属触媒層（単独には示されていない）でコーティングされ得る。さらに他の実施形態では、ＣＮＴシーディング層２１０は、単に、ＣＮＴ形成を促進するニッケル、コバルト、鉄などの金属触媒層であり得る。いずれの場合にも、ＣＮＴシーディング層２１０の上にＣＮＴ材料２１２を選択的に成長させかつ／または堆積させるためにＣＮＴ製造プロセスが実行される。このＣＮＴ材料２１２の少なくとも一部分は可逆抵抗切替素子２０２として役立つ。化学蒸着（ＣＶＤ）、プラズマエンハンストＣＶＤ、レーザ蒸発、電気アーク放電などの任意の適切な方法が、ＣＮＴ材料２１２を形成するために使用され得る。
図２Ａの実施形態では、窒化チタンまたは類似のＣＮＴシーディング層２１０が第１の導体２０６の上に形成され、ＣＮＴシーディング層２１０の露出した上面はＣＭＰまたは他の類似プロセスによって粗くされる。その後、ＣＮＴシーディング層２１０は第１の導体２０６と共にパターニングされエッチングされる。その後、ＣＮＴシーディング層２１０の上にＣＮＴ材料２１２が選択的に形成される。ダイオード２０４と垂直に重なりかつ／または整列するＣＮＴ材料２１２の部分は、ダイオード２０４とメモリセル２００の第１の導体２０６との間で可逆抵抗切替素子２０２として役立つことができる。ある実施形態では、可逆抵抗切替素子２０２の、１つ以上のＣＮＴなど、僅か一部分だけが切り替わることができかつ／または切り替わり可能であり得る。可逆抵抗切替素子２０２についての付加的な詳細を以下で図３Ａ〜Ｃを参照して説明する。
ダイオード２０４は、ダイオードのｐ形領域の上にｎ形領域があって上を向いているか、あるいはダイオードのｎ形領域の上にｐ形領域があって下を向いている垂直多結晶ｐｎダイオードあるいはｐｉｎダイオードなどの任意の適切なダイオードを含み得る。ダイオード２０４の代表的な実施形態を以下で図３Ａを参照して説明する。
第１および／または第２の導体２０６、２０８は、タングステン、任意の適切な金属、強くドープされた半導体材料、伝導性シリサイド、伝導性シリサイド−ゲルマニド、伝導性ゲルマニドなどの任意の適切な伝導性材料を含み得る。図２Ａの実施形態では、第１および第２の導体２０６、２０８はレール状であり、異なる方向に延びる（例えば、実質的に互いに垂直）。他の導体形状および／または構成が使用され得る。ある実施形態では、装置性能を改善するためにかつ／または装置製造を助けるために、障壁層、接着層、無反射コーティングおよび／または類似物（図示せず）が第１および／または第２の導体２０６、２０８と共に使用され得る。
図２Ｂは、複数の図２Ａのメモリセル２００から形成される第１のメモリレベル２１４の一部分の略透視図である。簡潔性を目的として、ＣＮＴシーディング層２１０およびＣＮＴ材料２１２は底部導体２０６のうちの１つにおいて示されているだけである。メモリアレイ２１４は、（図に示されているように）複数のメモリセルが結合された複数のビット線（第２の導体２０８）およびワード線（第１の導体２０６）を含む「クロスポイント」アレイである。多重メモリレベルなどの他のメモリアレイ構成が使用され得る。各導体２０６上に形成されたＣＮＴ材料２１２に複数のメモリセルが結合されているので、１つ以上の実施形態では、ＣＮＴ材料２１２の個々のチューブは、好ましくは、ＣＮＴ材料２１２を通してのメモリセル間での横方向伝導あるいは橋絡を減少させるために実質的に垂直に整列させられる。個別のチューブ絶縁は、ＣＮＴ材料の厚さ全体に及んでも及ばなくてもよいということに留意するべきである。例えば、初期成長段階の間、個々のチューブのうちの幾つかあるいは大部分は垂直に整列させられかつ分離され得る。しかし、個々のチューブの長さが垂直方向に大きくなるに連れて、チューブの部分同士が互いに接触し、もつれあるいは絡まりあったりすることさえある。
図２Ｃは、第２のメモリレベル２２０より下に位置する第１のメモリレベル２１８を含むモノリシックな３次元アレイ２１６の一部分の略透視図である。図２Ｃの実施形態では、各メモリレベル２１８、２２０は、クロスポイントアレイをなす複数のメモリセル２００を含む。１つ以上の付加的な層（例えば、レベル間誘電体）が第１のメモリレベル２１８および第２のメモリレベル２２０の間に存在し得るけれども、簡潔性を目的として図２Ｃには示されていないということが理解されるべきである。付加的なメモリレベルなどの他のメモリアレイ構成が使用され得る。図２Ｃの実施形態では、ｐ形ドープ領域を底部に有するｐｉｎダイオードが使用されるのか、それとも頂部に有するｐｉｎダイオードが使用されるのかにより、全てのダイオードが上向きあるいは下向きなどの同じ方向を「指す」ことができ、ダイオード製造を簡単化することができる。
ある実施形態では、メモリレベルを、例えば、その全体があらゆる目的のために本願明細書において参照により援用されている「HIGH-DENSITY THREE-DIMENSIONAL MEMORY CELL」という米国特許第６，９５２，０３０号（特許文献５）に記載されているように形成することができる。例えば、第１のメモリレベルの上側導体は、図２Ｄに示されているように第１のメモリレベル上に位置する第２のメモリレベルの下側導体として使用され得る。そのような実施形態では、隣り合うメモリレベル上のダイオードは、その全体があらゆる目的のために本願明細書において参照により援用されている、２００７年３月２７日に出願された「LARGE ARRAY OF UPWARD POINTING P-I-N DIODES HAVING LARGE AND UNIFORM CURRENT」という米国特許出願第１１／６９２，１５１号（特許文献６）に記載されているように、好ましくは反対方向を向く。例えば、第１のメモリレベル２１８のダイオードは矢印Ａ1 により示されているように上向きダイオードであることができ（例えば、ｐ形領域がダイオードの底部にある）、第２のメモリレベル２２０のダイオードは矢印Ａ2 により示されているように下向きであることができ（例えば、ｎ形領域がダイオードの底部にある）、あるいはその逆である。
モノリシックな３次元メモリアレイは、複数のメモリレベルが単一のウェハ等の基板上に、介在する基板なしで、形成されるものである。１つのメモリレベルを形成する層は、既存の１つまたは複数のレベルの層の上に直接堆積させられるかあるいは成長させられる。対照的に、Leedy の「THREE DIMENSIONAL STRUCTURE MEMORY」という米国特許第５，９１５，１６７号（特許文献７）のように、積層されたメモリは、メモリレベルを別々の基板上に形成してメモリレベルを互いの上に接着することによって構築されている。基板は、接着の前に薄くされるかあるいはメモリレベルから除去され得るけれども、メモリレベルは最初に別々の基板上に形成されるので、そのようなメモリは真のモノリシックな３次元メモリアレイではない。
図３Ａは、図２Ａのメモリセル２００の代表的な実施形態の横断面図である。図３Ａを参照すると、メモリセル２００は、可逆抵抗切替素子２０２と、ダイオード２０４と、第１および第２の導体２０６、２０８とを含む。可逆抵抗切替素子２０２は、垂直にダイオード２０４の上に載りかつ／またはダイオード２０４と重なり合うＣＮＴ材料２１２の一部分であり得る。
図３Ａの実施形態では、可逆抵抗切替素子２０２は、底部導体２０６の上に形成されたＣＮＴシーディング層２１０上での選択的ＣＮＴ形成プロセスによって形成される。ある実施形態では、ＣＮＴシーディング層２１０は、粗面化された窒化チタンまたは窒化タンタルなどの、粗くされた金属窒化物の単一の層、ニッケル、コバルト、鉄などの金属触媒の単一の層、あるいは金属触媒でコーティングされた滑らかなまたは粗面化された金属窒化物から形成される多層構造であり得る。例えば、ＣＮＴシーディング層２１０は、第１の導体２０６上に形成されて第１の導体と共にパターニングおよびエッチングされる窒化チタンまたは窒化タンタル層であり得る。ある実施形態では、ＣＮＴシーディング層２１０のパターニングおよびエッチングの後に、ＣＮＴ形成を促進するためにニッケル、コバルト、鉄などの金属触媒層がＣＮＴシーディング層上に選択的に堆積させられ得る。
他の実施形態では、ＣＮＴシーディング層２１０は、第１の導体２０６がパターニングされエッチングされた後に、形成され得る。例えば、ＣＮＴシーディング層２１０は、パターニングされエッチングされた第１の導体２０６上に選択的に堆積させられるニッケル、コバルト、鉄などの金属触媒層であり得る。いずれの場合にも、ＣＮＴ材料２１２は、ＣＮＴシーディング層２１０の上だけに選択的に形成される。このようにして、せいぜい、第１の導体２０６のためのパターニングおよびエッチングのステップ（単数または複数）の間などに、ＣＮＴシーディング層２１０だけがエッチングされる。
ＣＮＴシーディング層２１０が窒化チタン、窒化タンタルまたは類似の材料を含む実施形態では、ＣＮＴシーディング層２１０（および第１の導体２０６）のパターニングおよびエッチングの前にＣＮＴシーディング層２１０の表面を粗くするためにＣＭＰまたは誘電体エッチバックステップが使用され得る。粗くされた、窒化チタン、窒化タンタルまたは類似の表面が、ＣＮＴ製造のためのシーディング層として使用され得る。例えば、Smith et al., "Polishing TiN for Nanotube Synthesis", Proceedings of the 16th Annual Meeting of the American Society for Precision Engineering, Nov. 10-15, 2001（非特許文献１）により記載されているように、粗くされた窒化チタンは垂直に整列したＣＮＴの形成を容易にすると証明されている。（Rao et al., "In situ-grown carbon nanotube array with excellent field emission characteristics", Appl. Phys. Lett., Vol. 76, No. 25, 19 June 2000, pp. 3813-3815（非特許文献２）も参照されたい。）
一例として、ＣＮＴシーディング層２１０は、約８５０〜約４，０００オングストローム、より好ましくは約４，０００オングストロームの算術平均表面粗さＲａを有する、約１，０００〜約５，０００オングストロームの窒化チタンまたは窒化タンタルなどの金属窒化物であり得る。ある実施形態では、約１〜約２００オングストローム、より好ましくは約２０オングストローム以下の、ニッケル、コバルト、鉄などの金属触媒層が、ＣＮＴ形成の前に、粗面化された金属窒化物層上に堆積させられ得る。さらに他の実施形態では、ＣＮＴシーディング層２１０は、約１〜約２００オングストローム、より好ましくは約２０オングストローム以下の、ニッケル、コバルト、鉄などの金属触媒層でコーティングされた約２０〜約５００オングストロームの粗くされていないかあるいは滑らかな窒化チタン、窒化タンタルまたは類似の金属窒化物を含むことができる。ニッケル、コバルト、鉄または他の金属の触媒層は、どの実施形態においても、連続的あるいは不連続的な膜であり得る。
ある実施形態では、金属触媒層は、基板に小さな金属粒子（例えば、サイズが約３ナノメートル）を浴びせるようにアークプラズマガンが金属ターゲットにパルス状に稲妻を当てるアークプラズマガン（ＡＰＧ）法を用いて形成され得る。（例えば、基板は、堆積中、一般的には加熱されず、小さな金属粒子は移動性をほとんど持っていないので、）ＡＰＧ法は非常に制御可能なシード密度を提供することができる。
他の材料、厚さおよび表面粗さが使用され得る。ＣＮＴシーディング層２１０を形成した後、ＣＮＴシーディング層２１０および／または第１の導体２０６はパターニングおよびエッチングされ得る。
ＣＮＴシーディング層２１０が画定された後、ＣＮＴシーディング層２１０上にＣＮＴ材料２１２を選択的に成長させかつ／または堆積させるためにＣＮＴ製造プロセスが実行される。このＣＮＴ材料２１２の少なくとも一部分は、（図３Ａに透視図で示されているように）可逆抵抗切替素子２０２として役立つ。ＣＮＴシーディング層２１０上にＣＮＴ材料を形成するために任意の適切な方法が使用され得る。例えば、ＣＶＤ、プラズマエンハンストＣＶＤ、レーザ蒸発、電気アーク放電などが使用され得る。
１つの代表的な実施形態では、ＣＮＴは、約３０分間にわたる、約１００ｓｃｃｍの流量のキシレン、アルゴン、水素および／またはフェロセン中での約６７５〜７００℃の温度でのＣＶＤによりＴｉＮシーディング層上に形成され得る。他の温度、ガス、流量および／または成長時間が使用され得る。
他の１つの代表的な実施形態では、ＣＮＴは、約２０分間にわたる、約５．５Ｔｏｒｒの圧力の約２０％Ｃ2 Ｈ4 および８０％アルゴン中での約６５０℃の温度でのＣＶＤによってニッケル触媒層上に形成され得る。他の温度、ガス、比率、圧力および／または成長時間が使用され得る。
さらに他の１つの実施形態では、ＣＮＴは、約８〜３０分間にわたる、約１００〜２００ワットのＲＦ電力を用いる、約８０％のアルゴン、水素および／またはアンモニアで希釈された約２０％のメタン、エチレン、アセチレンまたは他の炭化水素中での約６００〜９００℃の温度でのプラズマエンハンストＣＶＤを用いてニッケル、コバルト、鉄などの金属触媒層上に形成され得る。他の温度、ガス、比率、電力および／または成長速度が使用され得る。
前述したように、ＣＮＴ材料２１２はＣＮＴシーディング層２１０上にだけ形成される。ある実施形態では、ＣＮＴ材料２１２は、約１ナノメートル〜約１ミクロンの（また、数十ミクロンにも及ぶ）厚さ、より好ましくは約１０〜約２０ナノメートルの厚さを持ち得るが、他のＣＮＴ材料の厚さも使用され得る。ＣＮＴ材料２１２における個々のチューブの密度は、例えば、約６．６×１０3 〜約１×１０6 ＣＮＴ／平方ミクロン、より好ましくは少なくとも約６．６×１０4 ＣＮＴ／平方ミクロンであり得るけれども、他の密度も使用され得る。例えば、ダイオード２０４が約４５ナノメートルの幅を有するとすれば、ある実施形態では、（より少ない、例えば１個、２個、３個、４個、５個などのＣＮＴ、あるいはより多い、例えば１００個より多い、ＣＮＴも採用され得るけれども、）ダイオード２０４の下に少なくとも約１０個のＣＮＴ、より好ましくは少なくとも約１００個のＣＮＴを有するのが好ましい。
ＣＮＴ材料２１２の可逆抵抗率切替特性を改善するために、ある実施形態ではＣＮＴ材料２１２のカーボンナノチューブの少なくとも約５０％、より好ましくは少なくとも約２／３が半電導性であることが好ましい。多層ＣＮＴは一般的に金属性であるのに対して単層ＣＮＴは金属性あるいは半電導性であり得るので、１つ以上の実施形態では、ＣＮＴ材料２１２は主に半電導性単層ＣＮＴを含むのが好ましい。他の実施形態では、ＣＮＴ材料２１２のＣＮＴの５０％未満が半電導性であり得る。
垂直に整列したＣＮＴは、横方向の伝導がほとんどあるいは全くない垂直方向の電流の流れを可能にする。メモリセル２００を含むメモリレベル上に製造された隣り合うメモリセル（図示せず）間の横方向伝導経路あるいは橋絡伝導経路の形成を減らすかあるいは阻止するために、ある実施形態では、ＣＮＴ材料２１２の個々のチューブは実質的に垂直に整列するように製造され得る（例えば、それにより、メモリセルの状態が隣接するメモリセルの状態および／またはプログラミングによって影響されるかあるいは「乱される」のを減らしかつ／または阻止する）。個別のチューブ絶縁は、ＣＮＴ材料２１２の厚さ全体に及んでも及ばなくてもよいということに留意するべきである。例えば、初期成長段階の間、個々のチューブのうちの幾つかあるいは大部分は垂直に整列させられ得る（例えば、接触しない）。しかし、個々のチューブの長さが垂直方向に大きくなるに連れて、チューブの部分同士が互いに接触し、もつれあるいは絡まりあったりすることさえある。
ある実施形態では、ＣＮＴ材料２１２の可逆抵抗率切替特性を改善するかまたはそうでなく調整するためにＣＮＴ材料２１２に意図的に欠陥を生じさせることができる。例えば、ＣＮＴ材料２１２がＣＮＴシーディング層２１０上に形成された後、ＣＮＴ材料２１２に欠陥を生じさせるためにアルゴン、Ｏ2 または他の種類のものがＣＮＴ材料２１２に打ち込まれ得る。第２の例では、ＣＮＴ材料２１２に意図的に欠陥を生じさせるためにＣＮＴ材料２１２はアルゴンプラズマまたはＯ2 プラズマ（バイアスされるかあるいは化学的）にさらされるかあるいは暴露させられ得る。
図４Ａ〜Ｆを参照して以下でさらに説明するように、ＣＮＴ材料２１２／可逆抵抗切替素子２０２の形成後、ＣＮＴ材料２１２および第１の導体２０６の上および周囲に誘電体材料が堆積させられる。ある実施形態では、誘電体材料は、化学蒸着（ＣＶＤ）、高密度プラズマ（ＨＤＰ）蒸着、アークプラズマアシステッド蒸着(arc plasma assisted deposition)、スピンコーティング堆積法などを用いて堆積させられ得る。この誘電体材料は、ＣＮＴ材料２１２および第１の導体２０６を、メモリセル２００を含むメモリレベル上に製造された他のメモリセル（図示せず）の他の同様のＣＮＴ材料領域および第１の導体から絶縁させる。その後、誘電体材料を平坦化すると共に誘電体材料をＣＮＴ材料２１２の上から除去するためにＣＭＰまたは誘電体エッチバックステップが実行される。その後、ダイオード２０４がＣＮＴ材料２１２／可逆抵抗切替素子２０２の上に形成される。
前述したように、ダイオード２０４は垂直のｐｎダイオードあるいはｐｉｎダイオードであってよく、上または下を向くことができる。隣り合うメモリレベル同士が導体を共有する図２Ｄの実施形態では、隣り合うメモリレベル同士は、好ましくは、例えば第１のメモリレベルでは下向きｐｉｎダイオード、隣接する第２のメモリレベルでは上向きｐｉｎダイオード（あるいはその逆）などの反対方向を向くダイオードを有する。
ある実施形態では、ダイオード２０４は、ポリシリコン、多結晶シリコン−ゲルマニウム合金、ポリゲルマニウムなどの多結晶半導体材料あるいは他の任意の適切な材料から形成され得る。例えば、ダイオード２０４は、強くドープされたｎ＋ポリシリコン領域３０２と、ｎ＋ポリシリコン領域３０２上の軽くドープされたかあるいは真性の（故意でなくドープされた）ポリシリコン領域３０４と、真性領域３０４上の強くドープされたｐ＋ポリシリコン領域３０６とを含み得る。ある実施形態では、ｎ＋ポリシリコン領域３０２から真性領域３０４の中へのドーパント移動を阻止しかつ／または減らすためにｎ＋ポリシリコン領域３０２上に薄いゲルマニウムおよび／またはシリコン−ゲルマニウム合金層（図示せず）が形成され得る。このような層の使用は、例えば、その全体があらゆる目的のために本願明細書において参照により援用されている、２００５年１２月９日に出願された「DEPOSITED SEMICONDUCTOR STRUCTURE TO MINIMIZE N-TYPE DOPANT DIFFUSION AND METHOD OF MAKING」という米国特許出願第１１／２９８，３３１号（特許文献８）に記載されている。ある実施形態では、約１０ａｔ％（atomic percent: 原子組成百分率）以上のゲルマニウムを有する数百オングストローム以下のシリコン−ゲルマニウム合金が使用され得る。ｎ＋領域およびｐ＋領域の位置が逆にされ得るということが理解されるはずである。
ある実施形態では、（例えば、ポリシリコン領域中への金属原子の移動を阻止しかつ／または減らすために）ＣＮＴ材料２１２とｎ＋領域３０２との間に窒化チタン、窒化タンタル、窒化タングステンなどの障壁層３０８が形成され得る。
ダイオード２０４および障壁層３０８の形成後、（図に示されている）柱構造を形成するためにダイオード２０４および障壁層３０８はエッチングされる。柱構造を、メモリセル２００を含むメモリレベル上に製造された他のメモリセル（図示せず）の他の同様の柱構造から絶縁させるように、柱構造の上および周囲に誘電体材料３０９が堆積させられる。その後、誘電体材料３０９を平坦化すると共に誘電体材料をダイオード２０４の頂部から除去するためにＣＭＰまたは誘電体エッチバックステップが実行される。
（例えば、非晶質または多結晶の）堆積したシリコンからダイオード２０４が形成されるとき、その堆積したシリコンを製造時の低抵抗率状態に置くためにシリサイド層３１０がダイオード２０４上に形成され得る。堆積したシリコンを低抵抗率状態に切り替えるために大電圧は不要であるから、そのような低抵抗率状態はメモリセル２００のより容易なプログラミングに配慮したものである。例えば、チタンまたはコバルトなどのシリサイド形成金属層３１２がｐ＋ポリシリコン領域３０６上に堆積させられ得る。ダイオード２０４を形成する堆積したシリコンを結晶化させるために使用される爾後のアニールステップ（以下で説明する）の間に、シリサイド形成金属層３１２とダイオード２０４の堆積したシリコンとは相互作用してシリサイド層３１０を形成し、シリサイド形成金属層３１２の全部または一部分を消費する。
その全体が本願明細書において参照により援用されている、「MEMORY CELL COMPRISING A SEMICONDUCTOR JUNCTION DIODE CRYSTALLIZED ADJACENT TO A SILICIDE 」という米国特許第７，１７６，０６４号（特許文献９）に記載されているように、チタンおよびコバルトなどのシリサイド形成材料は、アニーリング中に、堆積したシリコンと反応してシリサイド層を形成する。チタンシリサイドおよびコバルトシリサイドの格子間隔はシリコンのそれに近く、また、そのようなシリサイド層は、堆積したシリコンが結晶化するときに、隣接する堆積したシリコンのための「結晶化テンプレート」または「シード」として作用し得ると思われる（例えば、シリサイド層３１０は、アニーリング中、シリコンダイオード２０４の結晶構造を強化する）。これにより、より低い抵抗率のシリコンが提供される。同様の結果が、シリコン−ゲルマニウム合金ダイオードおよび／またはゲルマニウムダイオードについても達成され得る。
シリサイド形成金属層３１２の形成後、頂部導体２０８が形成される。ある実施形態では、伝導層３１５を堆積する前にシリサイド形成金属層３１２の上に１つ以上の障壁層および／または接着層３１４が形成され得る。伝導層３１５、障壁層３１４およびシリサイド形成金属層３１２は、頂部導体２０８を形成するために一緒にパターニングおよび／またはエッチングされ得る。
頂部導体２０８の形成後、ダイオード２０４の堆積した半導体材料を結晶化させるために（かつ／またはシリサイド層３１０を形成するために）メモリセル２００はアニーリングされ得る。少なくとも１つの実施形態では、アニーリングは、約６００〜８００℃、より好ましくは約６５０および７５０℃の間の温度で、窒素中で約１０秒〜約２分間にわたって実行され得る。他のアニーリング時間、温度および／または環境が使用され得る。前述したように、シリサイド層３１０は、アニーリング中、ダイオード２０４を形成する下にある堆積した半導体材料のために「結晶化テンプレート」または「シード」として役立ち得る。これにより、より低い抵抗率のダイオード材料が提供される。
ある実施形態では、ＣＮＴシーディング層２１０は１つ以上の付加的な層を含み得る。例えば、図３Ｂは、ＣＮＴシーディング層２１０が付加的な金属触媒層３１６を含む図２Ａのメモリセル２００の第２の代表的な実施形態の横断面図である。金属触媒層３１６は、ＣＮＴシーディング層２１０が（前に説明したように）パターニングされ、エッチングされ、誘電体材料で電気的に絶縁された後に、ＣＮＴシーディング層２１０の上に選択的に堆積させられ得る。例えば、ある実施形態では、ニッケル、コバルト、鉄などの金属触媒層３１６が、無電解メッキ、電気メッキなどによって、粗面化された窒化チタンまたは窒化タンタルのＣＮＴシーディング層２１０の上に選択的に形成され得る。その後、金属触媒コーティングされたＣＮＴシーディング層２１０の上にＣＮＴ材料２１２が形成され得る。ある実施形態では、金属触媒層３１６を使用することにより、ＣＮＴ形成中、触媒前駆物質が不要になり得る。代表的な金属触媒層の厚さは約１〜２００オングストロームに及ぶけれども、他の厚さも使用され得る。ニッケル、コバルト、鉄、あるいは類似金属の触媒層は、また、粗面化されていないかあるいは滑らかな窒化チタン、窒化タンタルあるいは類似の層の上に無電解メッキ、電気メッキなどにより形成され得る。
他のある実施形態では、ＣＮＴシーディングのために金属触媒層３１６だけが使用され得る。例えば、図３Ｃは、図２Ａのメモリセル２００の第３の代表的な実施形態の横断面図である。図３Ｃのメモリセル２００は、図３Ｂのメモリセル２００に似ているけれども、粗面化されたＣＮＴシーディング層２１０を含んでいない。図に示されている実施形態では、第１の導体２０６をエッチングおよびパターニングする前に第１の導体２０６の上にＣＮＴシーディング層２１０は堆積させられない。第１の導体２０６がパターニングされエッチングされた後に、ニッケル、コバルト、鉄などの金属触媒層３１６を第１の導体２０６上に選択的に堆積させることができ、ＣＮＴ材料２１２を金属触媒層３１６の上に形成することができる。
メモリセルのための代表的な製造プロセス
図４Ａ〜Ｆは、本発明に従う第１のメモリレベルの製造中の基板４００の一部分の横断面図を示す。以下で説明するように、第１のメモリレベルは、基板上にＣＮＴ材料を選択的に製造することによって形成された可逆抵抗切替素子を各々含む複数のメモリセルを含む。（図２Ｃ〜２Ｄを参照して前に説明したように）第１のメモリレベル上に付加的なメモリレベルが製造され得る。
図４Ａを参照すると、基板４００は、幾つかの処理ステップを既に受けたものとして示されている。基板４００は、シリコン、ゲルマニウム、シリコン−ゲルマニウム、ドープされていない、ドープされた、バルク、シリコンオンインシュレータ（ＳＯＩ）または他の付加的な回路を有するかあるいは有しない基板などの任意の適切な基板であり得る。例えば、基板４００は、１つ以上のｎウェル領域またはｐウェル領域（図示せず）を含むことができる。
絶縁層４０２が基板４００上に形成される。ある実施形態では、絶縁層４０２は、二酸化ケイ素、窒化ケイ素、オキシ窒化ケイ素の層あるいは他の任意の適切な絶縁層であり得る。
絶縁層４０２の形成後、（例えば、物理蒸着または他の方法により、）絶縁層４０２の上に接着層４０４が形成される。例えば、接着層４０４は、約２０〜約５００オングストローム、好ましくは約１００オングストロームの窒化チタン、または他の、例えば窒化タンタル、窒化タングステン、１つ以上の接着層の組み合わせなどの適切な接着層であり得る。他の接着層材料および／または厚さが使用され得る。ある実施形態では、接着層４０４は任意的であり得る。
接着層４０４の形成後、伝導層４０６が接着層４０４の上に堆積させられる。伝導層４０６は、任意の適切な方法（例えば、化学蒸着、物理蒸着など）により堆積させられたタングステンまたは他の適切な金属、強くドープされた半導体材料、伝導性シリサイド、伝導性シリサイド−ゲルマニド、伝導性ゲルマニドなどの任意の適切な伝導性材料を含み得る。少なくとも１つの実施形態において、伝導層４０６は約２００〜約２，５００オングストロームのタングステンを含み得る。他の伝導層材料および／または厚さが使用され得る。
伝導層４０６の形成後、ＣＮＴシーディング層４０７が伝導層４０６の上に形成される。ある実施形態では、ＣＮＴシーディング層４０７は約１，０００〜約５，０００オングストロームの窒化チタンまたは窒化タンタルであり得るけれども、他の材料および／または厚さも使用され得る。そのような実施形態では、ＣＮＴシーディング層４０７の表面は、ＣＮＴがシーディング層上に直接形成され得るように、粗くされ得る。例えば、ＣＮＴシーディング層４０７は、ＣＭＰまたはエッチバックプロセスによって粗くされるかまたはそうでなくテクスチャ出し（textured）され得る。１つ以上の実施形態において、ＣＮＴシーディング層４０７は、少なくとも約８５０〜４，０００オングストローム、より好ましくは少なくとも約４，０００オングストロームの算術平均表面粗さＲａを有するように粗くされ得る。他の表面粗さも使用され得る。
ＣＮＴシーディング層４０７の形成および／またはＣＮＴシーディング層粗面化の後に、接着層４０４、伝導層４０６およびＣＮＴシーディング層４０７は、図４Ｂに示されているようにパターニングおよびエッチングされる。例えば、接着層４０４、伝導層４０６およびＣＮＴシーディング層４０７は、ソフトマスクまたはハードマスク、およびウェットエッチング処理またはドライエッチング処理を用いて、在来のリソグラフィ技術を用いてパターニングされエッチングされ得る。少なくとも１つの実施形態では、接着層４０４、伝導層４０６およびＣＮＴシーディング層４０７は、（図４Ｂに示されているように）実質的に平行で実質的に同一平面の導体４０８を形成するようにパターニングされエッチングされる。導体４０８についての代表的な幅および／または導体４０８間の間隔は約２００〜約２，５００オングストロームに及ぶけれども、他の導体幅および／または間隔も使用され得る。
図４Ｃを参照すると、底部導体４０８の形成後、各導体４０８の上に形成されたＣＮＴシーディング層４０７上にＣＮＴ材料４０９が選択的に形成されている。ＣＮＴシーディング層４０７が窒化チタン、窒化タンタルまたは類似材料であるならば、その窒化チタン、窒化タンタルまたは類似のＣＮＴシーディング層４０７の上にＣＮＴが直接形成され得るようにＣＮＴシーディング層４０７の表面は粗くされ得る。（例えば、Smith et al., "Polishing TiN for Nanotube Synthesis", Proceedings of the 16th Annual Meeting of the American Society for Precision Engineering, Nov. 10-15, 2001（非特許文献１）、およびRao et al., "In situ-grown carbon nanotube array with excellent field emission characteristics", Appl. Phys. Lett., Vol. 76, No. 25, 19 June 2000, pp. 3813-3815（非特許文献２）を参照されたい）。
ある実施形態では、（図３Ｂを参照して前述したように）ＣＮＴ形成中に金属触媒の恩恵を提供するために、ＣＮＴ材料４０９の形成の前にニッケル、コバルト、鉄などの付加的な金属触媒層（図示せず）がＣＮＴシーディング層４０７の上に選択的に堆積させられ得る。他の実施形態では、（図３Ｃを参照して前述したように）下にある粗面化されたシーディング層なしで金属触媒層が使用され得る。
いずれの場合にも、各導体４０８上にＣＮＴ材料４０９を選択的に成長させかつ／または堆積させるためにＣＮＴ製造プロセスが実行される。各メモリセルについて、メモリセルのそれぞれの導体４０８上に形成されたＣＮＴ材料４０９の少なくとも一部分は、メモリセルの可逆抵抗切替素子２０２として役立つ。各導体４０８上にＣＮＴ材料４０９を形成するために任意の適切な方法が使用され得る。例えば、ＣＶＤ、プラズマエンハンストＣＶＤ、レーザ蒸発、電気アーク放電などが使用され得る。
１つの代表的な実施形態では、ＣＮＴは、約３０分間にわたる、約１００ｓｃｃｍの流量のキシレン、アルゴン、水素および／またはフェロセン中での約６７５〜７００℃の温度でのＣＶＤによりＴｉＮシーディング層上に形成され得る。他の温度、ガス、流量および／または成長時間が使用され得る。
他の１つの代表的な実施形態では、ＣＮＴは、約２０分間にわたる、約５．５Ｔｏｒｒの圧力の約２０％Ｃ2 Ｈ4 および８０％アルゴン中での約６５０℃の温度でのＣＶＤによってニッケル触媒層上に形成され得る。他の温度、ガス、比率、圧力および／または成長時間が使用され得る。
さらに他の１つの実施形態では、ＣＮＴは、約８〜３０分間にわたる、約１００〜２００ワットのＲＦ電力を用いる、約８０％のアルゴン、水素および／またはアンモニアで希釈された約２０％のメタン、エチレン、アセチレンまたは他の炭化水素中での約６００〜９００℃の温度でのプラズマエンハンストＣＶＤを用いてニッケル、コバルト、鉄などの金属触媒層上に形成され得る。他の温度、ガス、比率、電力および／または成長時間が使用され得る。
前述したように、ＣＮＴ材料４０９は、各導体４０８上に形成されたＣＮＴシーディング層４０７の上にだけ形成される。ある実施形態では、ＣＮＴ材料４０９は、約１ナノメートル〜約１ミクロンの（また、数十ミクロンにも及ぶ）厚さ、より好ましくは約１０〜約２０ナノメートルの厚さを持ち得るが、他のＣＮＴ材料の厚さも使用され得る。ＣＮＴ材料４０９における個々のチューブの密度は、例えば、約６．６×１０3 〜約１×１０6 ＣＮＴ／平方ミクロン、より好ましくは少なくとも約６．６×１０4 ＣＮＴ／平方ミクロンであり得るけれども、他の密度も使用され得る。例えば、導体４０８が約４５ナノメートルの幅を有するとすれば、ある実施形態では、（より少ない、例えば１個、２個、３個、４個、５個などのＣＮＴ、あるいはより多い、例えば１００個より多い、ＣＮＴも採用され得るけれども、）各導体４０８上に形成されたＣＮＴ材料４０９内に少なくとも約１０個のＣＮＴ、より好ましくは少なくとも約１００個のＣＮＴを有するのが好ましい。
各導体４０８の上にＣＮＴ材料４０９が形成された後、ＣＮＴ材料領域および導体４０８の間の空隙を充填するように誘電体層４１０（図４Ｄ）が基板４００の上に堆積させられる。ある実施形態では、誘電体層４１０は、化学蒸着（ＣＶＤ）、高密度プラズマ（ＨＤＰ）蒸着、アークプラズマアシステッド蒸着、スピンコーティング堆積法などを用いて堆積させられ得る。例えば、約１ミクロン以上の二酸化ケイ素が基板４００上に堆積させられて、平坦面４１２を形成するために化学的機械的研磨またはエッチバックプロセスを用いて平坦化され得る。図に示されているように、平坦面４１２は、誘電体材料４１０により分離されたＣＮＴ材料４０９の露出した別々の領域を含む。
窒化ケイ素、オキシ窒化ケイ素、低Ｋ誘電体などの他の誘電体材料および／または他の誘電体層の厚さも使用され得る。代表的な低Ｋ誘電体は、炭素ドープされた酸化物、シリコンカーボン層などを含む。
図４Ｅを参照すると、ＣＮＴ材料領域の上面の平坦化および露出の後に、各メモリセルのダイオード構造が形成されている。ある実施形態では、ダイオード形成前に（例えば、ポリシリコン領域中への金属原子の移動を阻止しかつ／または減らすために）窒化チタン、窒化タンタル、窒化タングステンなどの障壁層４１４がＣＮＴ材料領域４０９の上に形成され得る。障壁層４１４は、約２０〜約５００オングストローム、好ましくは約１００オングストロームの、窒化チタン、あるいは、窒化タンタル、窒化タングステンなどの他の適切な障壁層、１つ以上の障壁層の組み合わせ、チタン／窒化チタン、タンタル／窒化タンタルまたはタングステン／窒化タングステンのスタックなどの他の層と組み合わされた障壁層であり得る。他の障壁層材料および／または厚さも使用され得る。
障壁層４１４の堆積後、各メモリセルのダイオードを形成するために使用される半導体材料の堆積が始まる（例えば、図２Ａ〜３Ｃのダイオード２０４）。各ダイオードは、前述したように、垂直ｐｎダイオードあるいはｐｉｎダイオードであり得る。ある実施形態では、各ダイオードは、ポリシリコン、ポリシリコン−ゲルマニウム合金、ゲルマニウムなどの多結晶半導体材料または他の任意の適切な材料から形成される。便宜上、本願明細書にはポリシリコンの下向きダイオードが記載されている。他の材料および／またはダイオード構成が使用され得るということが理解されるはずである。
図４Ｅを参照すると、障壁層４１４の形成後、障壁層４１４上に強くドープされたｎ＋シリコン層４１６が堆積させられている。ある実施形態では、ｎ＋シリコン層４１６は堆積時に非晶質状態にある。他の実施形態では、ｎ＋シリコン層４１６は堆積時に多結晶状態にある。ｎ＋シリコン層４１６を堆積させるために化学蒸着または他の適切なプロセスが使用され得る。少なくとも１つの実施形態では、ｎ＋シリコン層４１６は、例えば、約１００〜約１，０００オングストローム、好ましくは約１００オングストロームの、約１０21ｃｍ-3のドーピング濃度を有する燐またはヒ素でドープされたシリコンから形成され得る。他の層の厚さ、ドーパントおよび／またはドーピング濃度が使用され得る。ｎ＋シリコン層４１６は、例えば、堆積中にドナーガスを流すことにより、その場で(in situ) ドープされ得る。他のドーピング方法も使用され得る（例えば、インプランテーション）。
ｎ＋シリコン層４１６の堆積後、軽くドープされた、真性のおよび／または故意にではなくドープされたシリコン層４１８がｎ＋シリコン層４１６の上に形成される。ある実施形態では、真性シリコン層４１８は堆積時に非晶質状態にある。他の実施形態では、真性シリコン層４１８は、堆積時に多結晶状態にある。真性シリコン層４１８を堆積させるために化学蒸着または他の適切な堆積方法が使用され得る。少なくとも１つの実施形態では、真性シリコン層４１８の厚さは、約５００〜約４，８００オングストローム、好ましくは約２，５００オングストロームであり得る。他の真性層の厚さが使用され得る。
（前に援用されている特許文献８に記載されているように、）ｎ＋シリコン層４１６から真性シリコン層４１８の中へのドーパント移動を阻止しかつ／または減らすために、真性シリコン層４１８の堆積の前にｎ＋シリコン層４１６上に薄い（例えば、数百オングストローム以下の）ゲルマニウムおよび／またはシリコン−ゲルマニウム合金層（図示せず）が形成され得る。
ｎ＋シリコン層４１６および真性シリコン層４１８の形成後、ｎ＋シリコン層４１６、真性シリコン層４１８、および障壁層４１４は、（図に示されているように）導体４０８の上にシリコン柱４２０を形成するようにパターニングされエッチングされる。シリコン柱４２０を形成するために、ソフトマスクまたはハードマスク、およびウェットエッチング処理またはドライエッチング処理を用いる在来のリソグラフィ技術が使用され得る。
シリコン柱４２０が形成された後、シリコン柱４２０間の空隙を充填するために誘電体層４２２が堆積させられる。例えば、およそ２００〜７，０００オングストロームの二酸化ケイ素が堆積させられて、平らな表面４２４を形成するために化学的機械的研磨またはエッチバックプロセスを用いて平坦化され得る。平坦面４２４は、図に示されているように、誘電体材料４２２により分離されたシリコン柱４２０の露出した上面を含む。窒化ケイ素、オキシ窒化ケイ素、低Ｋ誘電体などの他の誘電体材料、および／または他の誘電体層の厚さが使用され得る。代表的な低Ｋ誘電体は、炭素ドープされた酸化物、シリコンカーボン層などを含む。
シリコン柱４２０の形成後、各シリコン柱４２０の中で、シリコン柱４２０の上面の近くにｐ＋シリコン領域４２６が形成される。例えば、シリコン柱４２０内の所定の深さにホウ素を注入するためにブランケットｐ＋インプラントが使用され得る。代表的な注入可能分子イオンはＢＦ2 、ＢＦ3 、Ｂなどを含む。ある実施形態では、約１〜５×１０15イオン／ｃｍ2 の注入量が使用され得る。他の種類の注入物および／または量が使用され得る。さらに、ある実施形態では、シリコン柱４２０の上側部分をドープするために拡散プロセスが使用され得る。少なくとも１つの実施形態では、ｐ＋シリコン領域４２６は約１００〜７００オングストロームの深さを有するが、他のｐ＋シリコン領域サイズも使用され得る。（形成されるべきダイオードが上向きｐｎダイオードまたはｐｉｎダイオードならば、シリコン柱４２０の上側部分はｎ形にドープされるということに留意するべきである）。各シリコン柱４２０は、それによって、下向きｐｉｎダイオード４２８を含む。
図４Ｆを参照すると、ｐｉｎダイオード４２８の完成後、シリサイド形成金属層４３０が基板４００の上に堆積させられている。代表的なシリサイド形成金属は、スパッタまたは他の方法で堆積させられるチタンまたはコバルトが含まれる。ある実施形態では、シリサイド形成金属層４３０は、約１０〜約２００オングストローム、好ましくは約２０〜約５０オングストローム、より好ましくは約２０オングストロームの厚さを有する。他のシリサイド形成金属層材料および／または厚さが使用され得る。以下でさらに記載するように、構造のアニーリングは、シリサイド形成金属層４３０からの金属とｐ＋シリコン領域４２６からのシリコンとを反応させて、各ｐ＋シリコン領域４２６に隣接するシリサイド領域４３２を形成させる。
シリサイド形成金属層４３０の形成後、導体４３６の第２のセットが、導体４０８の下側セットの形成と同様の仕方でダイオード４２８上に形成され得る。ある実施形態では、導体４３６の上側の第２のセットを形成するために使用される伝導層４４０の堆積の前にシリサイド形成金属層４３０の上に１つ以上の障壁層および／または接着層４３８が置かれ得る。
伝導層４４０は、任意の適切な方法（例えば、化学蒸着、物理蒸着など）で堆積させられたタングステン、他の適切な金属、強くドープされた半導体材料、伝導性シリサイド、伝導性シリサイド−ゲルマニド、伝導性ゲルマニドなどの任意の適切な伝導性材料から形成され得る。他の伝導層材料が使用され得る。障壁層および／または接着層４３８は、窒化チタンまたは他の適切な層、例えば窒化タンタル、窒化タングステン、１つ以上の層の組み合わせ、あるいは他の任意の適切な材料を含むことができる。堆積した伝導層４４０、障壁および／または接着層４３８、および／またはシリサイド形成金属層４３０は、第２のセットの導体４３６を形成するためにパターニングおよびエッチングされ得る。少なくとも１つの実施形態では、上側導体４３６は、下側導体４０８とは異なる方向に延びる実質的に平行で実質的に同一平面の導体である。
本発明の他の実施形態では、上側導体４３６は、導体４３６のための開口部または空隙を作るために誘電体層を形成し、パターニングしエッチングするダマシンプロセスを用いて形成され得る。それらの開口部または空隙は、接着層４３８および伝導層４４０（および／または、必要ならば、伝導性シード、伝導性充填材および／または障壁層）で充填され得る。その後、接着層４３８および伝導層４４０は、平坦面を形成するために平坦化され得る。
本発明の少なくとも１つの実施形態では、例えば、その全体が本願明細書において参照により援用されている、２００６年５月１３日に出願された「CONDUCTIVE HARD MASK TO PROTECT PATTERNED FEATURES DURING TRENCH ETCH 」という米国特許出願第１１／４４４，９３６号（特許文献１０）に記載されているように、ダイオード４２８の上にハードマスクが形成され得る。例えば、真性シリコン層４１８およびｎ＋シリコン層４１６のパターニングおよびエッチングの前に、（例えば、イオン注入または他のドーピング方法を用いて）真性層４１８をドープすることによってｐ＋シリコン層が形成され得る。シリサイド形成金属層４３０をｐ＋シリコン層の上に形成することができ、それに障壁層および／または伝導層が続く。これらの障壁層および伝導層は、（特許文献１０に記載されているように、）ダイオード４２８のパターニングおよびエッチング中にハードマスクとして役立つことができて、頂部導体４３６の形成中に発生し得るあらゆる過剰エッチングを軽減することができる。
上側導体４３６の形成後、ダイオード４２８の堆積した半導体材料を結晶化させるために（かつ／またはシリサイド領域４３２を形成するために）構造はアニーリングされ得る。少なくとも１つの実施形態では、アニーリングは約１０秒〜約２分間にわたって窒素中で約６００〜８００℃、より好ましくは約６５０および７５０℃の間の温度で、実行され得る。他のアニーリング時間、温度および／または環境が使用され得る。シリサイド領域４３２は、ダイオード４２８を形成する下にある堆積した半導体材料のためにアニーリング中に「結晶化テンプレート」または「シード」として役立つことができる（例えば、非晶質半導体材料を多結晶半導体材料に変化させかつ／またはダイオード４２８の全体としての結晶特性を改善する）。これにより、より低い抵抗率のダイオード材料が提供される。
代わりの代表的なメモリセル
本発明の他の実施形態では、底部導体４０８は、以下で図５Ａ〜Ｃを参照して説明するように、ダマシンプロセスを用いて形成され得る。図５Ａを参照すると、導体４０８のための開口部または空隙を作るために誘電体層４１０が形成され、パターニングされエッチングされる。それらの開口部または空隙は、その後、接着層４０４および伝導層４０６（および／または、必要ならば、伝導性シード、伝導性充填材および／または障壁層）で充填され得る。その後、接着層４０４および伝導層４０６は、（図に示されているように）平坦面を形成するために平坦化され得る。そのような実施形態では、接着層４０４は、各開口部または空隙の底および側壁を覆う。
平坦化後、ＣＮＴシーディング層４０７が底部導体４０８の上に形成される。少なくとも１つの実施形態では、各底部導体４０８の上に金属触媒ＣＮＴシーディング層４０７を形成するために選択的堆積プロセスが使用され得る。代表的な金属触媒シーディング層は、無電解メッキ、電気メッキなどによって選択的に堆積させられ得るニッケル、コバルト、鉄などを含む。あるいは、各導体４０８の上に（付加的な、ニッケル、コバルト、鉄などの金属触媒層を伴うかあるいは伴わない）ＣＮＴシーディング層領域４０７を形成するために、窒化チタン、窒化タンタルまたは類似のＣＮＴシーディング層が底部導体４０８の上に堆積させられ、粗面化され、パターニングされエッチングされ得る。粗面化されていないかあるいは滑らかな窒化チタン、窒化タンタルまたは類似の層の上に無電解メッキ、電気メッキなどによってニッケル、コバルト、鉄、または類似の金属触媒層も形成され得る。
図５Ｂを参照すると、ＣＮＴシーディング層領域４０７の形成後、ＣＮＴ材料４０９が各ＣＮＴシーディング層領域の上に選択的に形成される。各導体４０８の上にＣＮＴ材料４０９を形成するために任意の適切な方法が使用され得る。例えば、ＣＶＤ、プラズマエンハンストＣＶＤ、レーザ蒸発、電気アーク放電などが使用され得る。
垂直に整列したＣＮＴは、横方向の伝導がほとんどあるいは全くない垂直電流を可能にする。隣接するメモリセル間の横方向伝導経路あるいは橋絡伝導経路の形成を減らすかあるいは阻止するために、ある実施形態では、ＣＮＴ材料４０９の個々のチューブは実質的に垂直に整列するように製造され得る（例えば、これにより、メモリセルの状態が隣接するメモリセルの状態および／またはプログラミングによって影響されるかあるいは「乱される」のを減らしかつ／または妨げる）。個別のチューブ絶縁は、ＣＮＴ材料４０９の厚さ全体に及んでも及ばなくてもよいということに留意するべきである。例えば、初期成長段階の間、個々のチューブのうちの幾つかあるいは大部分は垂直に整列させられ得る（例えば、接触しない）。しかし、個々のチューブの長さが垂直方向に大きくなるに連れて、チューブの部分同士が互いに接触し、もつれあるいは絡まりあったりすることさえある。
ＣＮＴ材料４０９が各底部導体４０８の上に形成された後、隣接するＣＮＴ材料領域を互いから絶縁させるようにＣＮＴ材料４０９の領域の上および周囲に誘電体材料４１１が堆積させられる。ある実施形態では、誘電体材料４１１は、化学蒸着（ＣＶＤ）、高密度プラズマ（ＨＤＰ）蒸着、アークプラズマアシステッド蒸着、スピンコーティング堆積法などを用いて堆積させられ得る。その後、誘電体材料４１１を平坦化すると共にＣＮＴ材料領域の頂部から誘電体材料を除去するためにＣＭＰまたは誘電体エッチバックステップが実行される。例えば、約２００〜７，０００オングストロームの、ある実施形態では１ミクロン以上の、二酸化ケイ素が堆積させられて、化学的機械的研磨またはエッチバックプロセスを用いて平坦化され得る。窒化ケイ素、オキシ窒化ケイ素、低Ｋ誘電体などの他の誘電体材料および／または他の誘電体層厚さが使用され得る。代表的な低Ｋ誘電体は、炭素ドープされた酸化物、シリコンカーボン層などを含む。
誘電体層が平坦化されてＣＮＴ材料領域の上面が露出させられると、図４Ｅ〜Ｆを参照して前述したように、メモリレベルの形成が進行して、図５Ｃに示されているメモリレベルが生じる。
前述したように、堆積あるいは成長したＣＮＴ材料は、通例、多数の山および谷などの目だった厚さ変動を伴う粗い表面地形を有する。それらの厚さ変動のために、下にある基板を過剰にエッチングすることなしにＣＮＴ材料をエッチングすることは困難であり、集積回路におけるそれらの使用に関連する製造コストおよび複雑さが増大する。前述した実施形態のうちの１つ以上において、ＣＮＴ材料をエッチングする必要をなくすかあるいは最小にするためにＣＮＴシーディング層上でのＣＮＴ材料の選択的形成が使用され得る。本発明の他の１つ以上の実施形態に従って、ＣＮＴ材料層の厚さ変動の多くを滑らかにして、ＣＮＴ材料層がより容易にエッチングされ得るようにするとともに製造コストおよび複雑さを減少させるために、誘電体充填および平坦化プロセスが使用され得る。
例えば、本発明のある実施形態では、可逆抵抗切替素子は、以下で図６Ａ〜Ｄを参照して説明するように、ＣＮＴ材料を含むことができる。図６Ａを参照すると、ＣＮＴ材料６００は、酸化物６０３または他の誘電体材料に埋め込まれた第１の導体６０２の上に堆積させられる。ＣＮＴ材料６００は一団の整列したかあるいは整列していないＣＮＴを含み得る。垂直に整列したＣＮＴ材料の選択的成長技術は、図２Ａ〜５Ｃを参照して前に論じられた。チューブが水平方向に織り交ざっているファブリック（fabric）や渦巻状に重なり合っているチューブの束などを含む、整列していないＣＮＴ材料も使用され得る。ＣＮＴ材料６００は、第１の導体６０２上で成長させられてもよいし成長させられなくてもよい。ＣＮＴ材料６００が第１の導体６０２上で成長させられない場合には、ＣＮＴシーディング層は第１の導体６０２から省略され得る。例えば、事前成長させられたＣＮＴの巨視的シートが第１の導体６０２上に置かれ得る。一例では、溶媒中に懸濁した事前成長させられたＣＮＴの溶液が第１の導体６０２上でドロップコーティングまたはスピンコーティングされ、溶媒は、水平向きＣＮＴファブリック６００を形成するために、蒸発させられ得る。図６Ａに描かれているように、ＣＮＴ材料６００は不均一な厚さと不均一な表面地形とを有する。
図６Ｂにおいて、誘電体材料６０４がＣＮＴ材料６００の頂部に堆積させられている。誘電体材料６０４は、隣接するチューブまたはチューブ塊の間の領域を部分的あるいは完全に充填する。誘電体材料６０４は、化学蒸着（ＣＶＤ）、高密度プラズマ（ＨＤＰ）蒸着、アークプラズマアシステッド蒸着、スピンコーティング堆積法などを用いて堆積させられ得る。例えば、約２００〜７，０００オングストローム、ある実施形態では１ミクロン以上の、二酸化ケイ素が誘電体材料６０４として堆積させられ得る。窒化ケイ素、オキシ窒化ケイ素、低Ｋ誘電体などの他の誘電体材料および／または他の誘電体層厚さが使用され得る。代表的な低Ｋ誘電体は、炭素ドープされた酸化物、シリコンカーボン層などを含む。
図６Ｃにおいて、誘電体材料６０４は、ＣＮＴ材料を含む平坦面６０６を形成するためにＣＭＰまたは誘電体エッチバックを用いて部分的に除去されている。換言すれば、ＣＮＴ材料は平坦化されている。好ましくは、ＣＮＴ材料６００は、厚さおよび表面地形に関して実質的に一様である（前述したように、ＣＮＴ材料６００のエッチングをより容易にする）。
図６Ｃに示されているように、ＣＮＴ材料６００のチューブの少なくとも一部分は平坦面６０６上に露出させられる。ＣＮＴ材料６００の表面地形がより一様であるために、ＣＮＴ材料６００は、任意の適切なエッチングプロセスを用いて図６Ｄに示されているようにパターニングされエッチングされ得る。このパターニングされエッチングされたＣＮＴ材料は、可逆抵抗切替素子６０８として役立つことができる。可逆抵抗切替素子６０８の平坦面６０６は、平坦面６０６上に製造されたダイオード６１０およびダイオード６１０上に製造された第２の導体６１２と電気的に接触することができ、（図３Ａ〜Ｃを参照して前述したように）、図６Ｃに示されているメモリセルを生じさせる。ある実施形態では、ＣＮＴ材料６００は、ダイオード６１０を形成する材料と共にエッチングされ得る。所望ならば、ＴｉＮまたは他の伝導性材料膜または層などの任意の導体膜または層が抵抗切替素子６０８とダイオード６１０との間に置かれ得る。前述した誘電体充填および平坦化プロセスは、任意の適切なＣＮＴ材料（例えば、整列していないＣＮＴ、垂直に整列したＣＮＴなど）と共にかつ／または前述した選択的ＣＮＴ形成プロセスのうちの任意のものの代わりに、使用され得る。ある実施形態では、ＣＮＴ材料６００は、ダイオード６１０上に形成され、誘電体材料で充填されかつ／または前述したように平坦化され得る。
前述した説明は、本発明の代表的な実施形態だけを開示している。本発明の範囲内にある、前に開示された装置および方法の改変形は、当業者にとっては容易に明らかになる。
従って、本発明は、その代表的な実施形態に関して開示されたけれども、他の実施形態が、添付の特許請求の範囲により定義される発明の趣旨および範囲の中にあるかもしれないということを理解するべきである。

Claims (42)

  1. メモリセルを製造する方法であって、
    基板上に第１の導体を製造するステップと、
    前記第１の導体上にカーボンナノチューブ（ＣＮＴ）材料を製造するステップと、
    前記ＣＮＴ材料の上面に誘電体材料を堆積させるステップと、
    前記ＣＮＴ材料の少なくとも一部分を露出させるように前記誘電体材料を平坦化するステップと、
    前記第１の導体上にダイオードを製造するステップと、
    前記ＣＮＴ材料および前記ダイオード上に第２の導体を製造するステップと、
    を含む方法。
  2. 請求項１記載の方法において、
    前記誘電体材料を堆積させるステップは、約２００〜７，０００オングストロームの間の誘電体材料を堆積させるステップを含む方法。
  3. 請求項１記載の方法において、
    前記誘電体材料を堆積させるステップは、約１ミクロン以上の誘電体材料を堆積させるステップを含む方法。
  4. 請求項１記載の方法において、
    前記誘電体材料を堆積させるステップは、二酸化ケイ素、窒化ケイ素、オキシ窒化ケイ素、および低Ｋ誘電体のうちの少なくとも１つを堆積させるステップを含む方法。
  5. 請求項１記載の方法において、
    前記ＣＮＴ材料を製造するステップは、
    前記第１の導体上にＣＮＴシーディング層を製造するステップと、
    前記ＣＮＴシーディング層上にＣＮＴ材料を選択的に製造するステップと、
    を含む方法。
  6. 請求項５記載の方法において、
    前記ＣＮＴシーディング層をパターニングしエッチングするステップをさらに含む方法。
  7. 請求項６記載の方法において、
    前記ＣＮＴシーディング層をパターニングしエッチングするステップは、前記第１の導体をパターニングしエッチングするステップを含む方法。
  8. 請求項１記載の方法において、
    前記ＣＮＴ材料を製造するステップは、
    前記第１の導体上に金属層を選択的に堆積させるステップと、
    前記堆積させられた金属層上にＣＮＴ材料を選択的に製造するステップと、
    を含む方法。
  9. 請求項１記載の方法において、
    前記ダイオードを製造するステップは、垂直多結晶ダイオードを製造するステップを含む方法。
  10. 請求項９記載の方法において、
    前記垂直多結晶ダイオードの多結晶材料と接触するシリサイド、シリサイド−ゲルマニドまたはゲルマニドの領域を前記多結晶材料が低抵抗率状態にあるように製造するステップをさらに含む方法。
  11. 請求項９記載の方法において、
    前記ダイオードは、ｐｎダイオードまたはｐｉｎダイオードである方法。
  12. 請求項１記載の方法において、
    前記ダイオードは、前記ＣＮＴ材料の前記露出させられた部分と電気的に接触して製造される方法。
  13. 請求項１記載の方法を用いて形成されたメモリセル。
  14. メモリセルを製造する方法であって、
    基板上に第１の導体を製造するステップと、
    前記第１の導体上にカーボンナノチューブ（ＣＮＴ）材料を製造することによって前記第１の導体上に可逆抵抗切替素子を製造するステップと、
    前記ＣＮＴ材料の上面に誘電体材料を堆積させるステップと、
    前記ＣＮＴ材料の少なくとも一部分を露出させるように前記誘電体材料を平坦化するステップと、
    前記可逆抵抗切替素子上に垂直多結晶ダイオードを製造するステップと、
    前記垂直多結晶ダイオード上に第２の導体を製造するステップと、
    を含む方法。
  15. 請求項１４記載の方法において、
    前記誘電体材料を堆積させるステップは、約２００〜７，０００オングストロームの間の誘電体材料を堆積させるステップを含む方法。
  16. 請求項１４記載の方法において、
    前記誘電体材料を堆積させるステップは、約１ミクロン以上の誘電体材料を堆積させるステップを含む方法。
  17. 請求項１４記載の方法において、
    前記誘電体材料を堆積させるステップは、二酸化ケイ素、窒化ケイ素、オキシ窒化ケイ素、および低Ｋ誘電体のうちの少なくとも１つを堆積させるステップを含む方法。
  18. 請求項１４記載の方法において、
    前記可逆抵抗切替素子を製造するステップは、
    ＣＮＴシーディング層を製造するステップと、
    前記ＣＮＴシーディング層上にＣＮＴ材料を選択的に製造するステップと、
    を含む方法。
  19. 請求項１４記載の方法において、
    前記垂直多結晶ダイオードは、前記ＣＮＴ材料の露出させられた部分と電気的に接触して製造される方法。
  20. 請求項１４記載の方法を用いて形成されたメモリセル。
  21. メモリセルを製造する方法であって、
    基板上に第１の導体を製造するステップと、
    前記第１の導体上にカーボンナノチューブ（ＣＮＴ）材料を製造するステップと、
    前記ＣＮＴ材料の上面に誘電体材料を堆積させるステップと、
    前記ＣＮＴ材料の少なくとも一部分を露出させるように前記誘電体材料を平坦化するステップと、
    前記ＣＮＴ材料の露出させられた部分と電気的に接触するダイオードを製造するステップと、
    前記ダイオード上に第２の導体を製造するステップと、
    を含む方法。
  22. 請求項２１記載の方法において、
    前記ＣＮＴ材料は、ＣＮＴファブリックを含む方法。
  23. 請求項２１記載の方法において、
    前記ＣＮＴ材料は、垂直に整列したＣＮＴを含む方法。
  24. 請求項２１記載の方法において、
    前記ＣＮＴ材料は、前記第１の導体の上に選択的に成長させられる方法。
  25. 請求項２１記載の方法において、
    前記ＣＮＴ材料は、事前成長させられ、その後に前記第１の導体の上に置かれる方法。
  26. 請求項２１記載の方法において、
    前記誘電体材料は、二酸化ケイ素、窒化ケイ素、オキシ窒化ケイ素、および低Ｋ誘電体のうちの少なくとも１つを含む方法。
  27. 請求項２１記載の方法を用いて形成されたメモリセル。
  28. メモリセルであって、
    第１の導体と、
    前記第１の導体上に製造されたカーボンナノチューブ（ＣＮＴ）材料を含み、複数のＣＮＴを含む可逆抵抗切替素子と、
    前記複数のＣＮＴが前記可逆抵抗切替素子の平面において露出させられるように前記ＣＮＴ間に配置された誘電体材料と、
    前記第１の導体上に形成されたダイオードと、
    前記可逆抵抗切替素子および前記ダイオード上に形成された第２の導体と、
    を備えるメモリセル。
  29. 請求項２８記載のメモリセルにおいて、
    前記ダイオードは、垂直多結晶ダイオードを含むメモリセル。
  30. 請求項２９記載のメモリセルにおいて、
    前記垂直多結晶ダイオードの多結晶材料と接触するシリサイド、シリサイド−ゲルマニドまたはゲルマニドの領域をさらに備え、前記多結晶材料が低抵抗率状態になるようにしたメモリセル。
  31. 請求項２８記載のメモリセルにおいて、
    前記第１の導体上に形成されて、その上に前記ＣＮＴ材料が選択的に製造されるＣＮＴシーディング層をさらに備えるメモリセル。
  32. 請求項２８記載のメモリセルにおいて、
    前記可逆抵抗切替素子は、前記ダイオードと電気的に接触するメモリセル。
  33. 請求項２８記載のメモリセルにおいて、
    前記誘電体材料は、二酸化ケイ素、窒化ケイ素、オキシ窒化ケイ素、および低Ｋ誘電体のうちの少なくとも１つを含むメモリセル。
  34. 複数の不揮発性メモリセルであって、
    第１の方向に延びる第１の複数の実質的に平行で実質的に同一平面の導体と、
    複数のダイオードと、
    複数の可逆抵抗切替素子であって、複数のカーボンナノチューブ（ＣＮＴ）と、前記複数のＣＮＴが前記可逆抵抗切替素子の平面において露出させられるように前記ＣＮＴ間に配置された誘電体材料とを各々含むようにした複数の可逆抵抗切替素子と、
    前記第１の方向とは異なる第２の方向に延びる第２の複数の実質的に平行で実質的に同一平面の導体と、を備え、
    各メモリセルにおいて、前記ダイオードのうちの１つは、前記可逆抵抗切替素子のうちの１つと直列に形成され、前記第１の導体のうちの１つと前記第２の導体のうちの１つとの間に配置され、
    各可逆抵抗切替素子は、前記第１の導体のうちの１つの上に形成されたカーボンナノチューブ（ＣＮＴ）材料を含む複数の不揮発性メモリセル。
  35. 請求項３４記載の複数の不揮発性メモリセルにおいて、
    各ダイオードは、垂直多結晶ダイオードを含む複数の不揮発性メモリセル。
  36. モノリシックな３次元メモリアレイであって、
    基板上に形成された第１のメモリレベルであって、
    複数のメモリセルであって、前記第１のメモリレベルの各メモリセルは、
    第１の導体と、
    前記第１の導体上に製造されたカーボンナノチューブ（ＣＮＴ）材料を含む可逆抵抗切替素子であって、複数のＣＮＴと、前記複数のＣＮＴが前記可逆抵抗切替素子の平面において露出させられるように前記ＣＮＴ間に配置された誘電体材料とを各々含む可逆抵抗切替素子と、
    前記可逆抵抗切替素子と直列に形成されたダイオードと、
    前記可逆抵抗切替素子および前記ダイオード上に形成された第２の導体と、を含む複数のメモリセルを備えるようにした第１のメモリレベルと、
    前記第１のメモリレベル上にモノリシック的に形成された少なくとも第２のメモリレベルと、
    を備えるモノリシックな３次元メモリアレイ。
  37. 請求項３６記載のモノリシックな３次元メモリアレイにおいて、
    各ダイオードは、垂直多結晶ダイオードを含むモノリシックな３次元メモリアレイ。
  38. メモリセルであって、
    第１の導体と、
    カーボンナノチューブ（ＣＮＴ）材料で、複数のＣＮＴの間に配置された誘電体材料を有するＣＮＴと、露出させられたＣＮＴを有する平面とを含む、前記第１の導体上に製造された可逆抵抗切替素子と、
    前記可逆抵抗切替素子の平面上に露出させられたＣＮＴと電気的に接触して形成されたダイオードと、
    前記ダイオード上に形成された第２の導体と、
    を備えるメモリセル。
  39. 請求項３２記載のメモリセルにおいて、
    前記ＣＮＴ材料は、ＣＮＴファブリックを含むメモリセル。
  40. 請求項３９記載のメモリセルにおいて、
    前記ＣＮＴファブリックは、実質的に整列していないＣＮＴの束を含むメモリセル。
  41. 請求項３２記載のメモリセルにおいて、
    前記ＣＮＴ材料は、実質的に垂直に整列したＣＮＴのアレイを含むメモリセル。
  42. 請求項３２記載のメモリセルにおいて、
    前記誘電体材料は二酸化ケイ素、窒化ケイ素、オキシ窒化ケイ素、および低Ｋ誘電体のうちの少なくとも１つを含むメモリセル。
JP2010540947A 2007-12-31 2008-12-30 平坦化されたカーボンナノチューブ層を有するメモリセルおよびそれを形成する方法 Pending JP2011508980A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/968,159 US20090166610A1 (en) 2007-12-31 2007-12-31 Memory cell with planarized carbon nanotube layer and methods of forming the same
PCT/US2008/088586 WO2009088890A2 (en) 2007-12-31 2008-12-30 Memory cell with planarized carbon nanotube layer and methods of forming the same

Publications (2)

Publication Number Publication Date
JP2011508980A true JP2011508980A (ja) 2011-03-17
JP2011508980A5 JP2011508980A5 (ja) 2011-12-15

Family

ID=40796993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010540947A Pending JP2011508980A (ja) 2007-12-31 2008-12-30 平坦化されたカーボンナノチューブ層を有するメモリセルおよびそれを形成する方法

Country Status (7)

Country Link
US (1) US20090166610A1 (ja)
EP (1) EP2227825A4 (ja)
JP (1) JP2011508980A (ja)
KR (1) KR20100103542A (ja)
CN (1) CN101919048A (ja)
TW (1) TW200943487A (ja)
WO (1) WO2009088890A2 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9390790B2 (en) 2005-04-05 2016-07-12 Nantero Inc. Carbon based nonvolatile cross point memory incorporating carbon based diode select devices and MOSFET select devices for memory and logic applications
US8000127B2 (en) * 2009-08-12 2011-08-16 Nantero, Inc. Method for resetting a resistive change memory element
US9287356B2 (en) * 2005-05-09 2016-03-15 Nantero Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US8513768B2 (en) * 2005-05-09 2013-08-20 Nantero Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US7835170B2 (en) * 2005-05-09 2010-11-16 Nantero, Inc. Memory elements and cross point switches and arrays of same using nonvolatile nanotube blocks
US8217490B2 (en) * 2005-05-09 2012-07-10 Nantero Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US7479654B2 (en) 2005-05-09 2009-01-20 Nantero, Inc. Memory arrays using nanotube articles with reprogrammable resistance
US9911743B2 (en) 2005-05-09 2018-03-06 Nantero, Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US7781862B2 (en) * 2005-05-09 2010-08-24 Nantero, Inc. Two-terminal nanotube devices and systems and methods of making same
US8183665B2 (en) * 2005-11-15 2012-05-22 Nantero Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US7575693B2 (en) 2005-05-23 2009-08-18 Nantero, Inc. Method of aligning nanotubes and wires with an etched feature
US7667999B2 (en) * 2007-03-27 2010-02-23 Sandisk 3D Llc Method to program a memory cell comprising a carbon nanotube fabric and a steering element
US7982209B2 (en) 2007-03-27 2011-07-19 Sandisk 3D Llc Memory cell comprising a carbon nanotube fabric element and a steering element
US8558220B2 (en) 2007-12-31 2013-10-15 Sandisk 3D Llc Memory cell that employs a selectively fabricated carbon nano-tube reversible resistance-switching element formed over a bottom conductor and methods of forming the same
US8236623B2 (en) 2007-12-31 2012-08-07 Sandisk 3D Llc Memory cell that employs a selectively fabricated carbon nano-tube reversible resistance-switching element and methods of forming the same
US8878235B2 (en) 2007-12-31 2014-11-04 Sandisk 3D Llc Memory cell that employs a selectively fabricated carbon nano-tube reversible resistance-switching element and methods of forming the same
US8445385B2 (en) * 2008-04-11 2013-05-21 Sandisk 3D Llc Methods for etching carbon nano-tube films for use in non-volatile memories
US8304284B2 (en) * 2008-04-11 2012-11-06 Sandisk 3D Llc Memory cell that employs a selectively fabricated carbon nano-tube reversible resistance-switching element, and methods of forming the same
EP2263273B1 (en) * 2008-04-11 2012-05-16 Sandisk 3D LLC Memory cell that includes a carbon nano-tube reversible resistance-switching element and methods of forming the same
US8467224B2 (en) * 2008-04-11 2013-06-18 Sandisk 3D Llc Damascene integration methods for graphitic films in three-dimensional memories and memories formed therefrom
US8530318B2 (en) * 2008-04-11 2013-09-10 Sandisk 3D Llc Memory cell that employs a selectively fabricated carbon nano-tube reversible resistance-switching element formed over a bottom conductor and methods of forming the same
US8133793B2 (en) * 2008-05-16 2012-03-13 Sandisk 3D Llc Carbon nano-film reversible resistance-switchable elements and methods of forming the same
CN102144309A (zh) * 2008-07-08 2011-08-03 桑迪士克3D有限责任公司 基于碳的电阻率-切换材料及其形成方法
US8569730B2 (en) * 2008-07-08 2013-10-29 Sandisk 3D Llc Carbon-based interface layer for a memory device and methods of forming the same
US8309407B2 (en) * 2008-07-15 2012-11-13 Sandisk 3D Llc Electronic devices including carbon-based films having sidewall liners, and methods of forming such devices
US20100012914A1 (en) * 2008-07-18 2010-01-21 Sandisk 3D Llc Carbon-based resistivity-switching materials and methods of forming the same
US20100032639A1 (en) * 2008-08-07 2010-02-11 Sandisk 3D Llc Memory cell that includes a carbon-based memory element and methods of forming the same
US9263126B1 (en) 2010-09-01 2016-02-16 Nantero Inc. Method for dynamically accessing and programming resistive change element arrays
US7847588B2 (en) * 2008-08-14 2010-12-07 Nantero, Inc. Nonvolatile nanotube programmable logic devices and a nonvolatile nanotube field programmable gate array using same
US8431417B2 (en) * 2008-08-19 2013-04-30 Sandisk 3D Llc Methods for increasing carbon nano-tube (CNT) yield in memory devices
JP2012507150A (ja) * 2008-10-23 2012-03-22 サンディスク スリーディー，エルエルシー 低減された層間剥離特性を示す炭素系メモリ素子およびその形成方法
US8421050B2 (en) * 2008-10-30 2013-04-16 Sandisk 3D Llc Electronic devices including carbon nano-tube films having carbon-based liners, and methods of forming the same
US20100108976A1 (en) * 2008-10-30 2010-05-06 Sandisk 3D Llc Electronic devices including carbon-based films, and methods of forming such devices
US8835892B2 (en) * 2008-10-30 2014-09-16 Sandisk 3D Llc Electronic devices including carbon nano-tube films having boron nitride-based liners, and methods of forming the same
US7915637B2 (en) * 2008-11-19 2011-03-29 Nantero, Inc. Switching materials comprising mixed nanoscopic particles and carbon nanotubes and method of making and using the same
US8470646B2 (en) 2008-12-31 2013-06-25 Sandisk 3D Llc Modulation of resistivity in carbon-based read-writeable materials
US8183121B2 (en) * 2009-03-31 2012-05-22 Sandisk 3D Llc Carbon-based films, and methods of forming the same, having dielectric filler material and exhibiting reduced thermal resistance
US8509124B2 (en) * 2009-04-03 2013-08-13 Lg Electronics Inc. Method for transceiving a signal in wireless communication system
JP4951044B2 (ja) * 2009-08-28 2012-06-13 株式会社東芝 不揮発性メモリ装置及びその製造方法
US8222704B2 (en) * 2009-12-31 2012-07-17 Nantero, Inc. Compact electrical switching devices with nanotube elements, and methods of making same
JP5572056B2 (ja) 2010-10-20 2014-08-13 株式会社東芝 記憶装置及びその製造方法
US8735280B1 (en) * 2012-12-21 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
US9923139B2 (en) * 2016-03-11 2018-03-20 Micron Technology, Inc. Conductive hard mask for memory device formation
US9947400B2 (en) 2016-04-22 2018-04-17 Nantero, Inc. Methods for enhanced state retention within a resistive change cell
US10355206B2 (en) 2017-02-06 2019-07-16 Nantero, Inc. Sealed resistive change elements
KR20180095977A (ko) * 2017-02-20 2018-08-29 에스케이하이닉스 주식회사 카본 나노 튜브들을 갖는 시냅스를 포함하는 뉴로모픽 소자
CN110635025B (zh) * 2018-06-25 2023-09-22 中芯国际集成电路制造(上海)有限公司 纳米管随机存储器及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006122111A2 (en) * 2005-05-09 2006-11-16 Nantero, Inc. Memory arrays using nanotube articles with reprogrammable resistance
WO2007083362A1 (ja) * 2006-01-18 2007-07-26 Fujitsu Limited 抵抗記憶素子及びその製造方法
US20070190722A1 (en) * 2002-12-19 2007-08-16 Herner S B Method to form upward pointing p-i-n diodes having large and uniform current

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2007A (en) * 1841-03-16 Improvement in the mode of harvesting grain
US2004A (en) * 1841-03-12 Improvement in the manner of constructing and propelling steam-vessels
US2006A (en) * 1841-03-16 Clamp for crimping leather
US5915167A (en) * 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
US6034882A (en) * 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6643165B2 (en) * 2001-07-25 2003-11-04 Nantero, Inc. Electromechanical memory having cell selection circuitry constructed with nanotube technology
US6924538B2 (en) * 2001-07-25 2005-08-02 Nantero, Inc. Devices having vertically-disposed nanofabric articles and methods of making the same
US6858481B2 (en) * 2001-08-13 2005-02-22 Advanced Micro Devices, Inc. Memory device with active and passive layers
US7335395B2 (en) * 2002-04-23 2008-02-26 Nantero, Inc. Methods of using pre-formed nanotubes to make carbon nanotube films, layers, fabrics, ribbons, elements and articles
US20040007528A1 (en) * 2002-07-03 2004-01-15 The Regents Of The University Of California Intertwined, free-standing carbon nanotube mesh for use as separation, concentration, and/or filtration medium
US7064579B2 (en) * 2002-07-08 2006-06-20 Viciciv Technology Alterable application specific integrated circuit (ASIC)
US20050158950A1 (en) * 2002-12-19 2005-07-21 Matrix Semiconductor, Inc. Non-volatile memory cell comprising a dielectric layer and a phase change material in series
US7176064B2 (en) * 2003-12-03 2007-02-13 Sandisk 3D Llc Memory cell comprising a semiconductor junction diode crystallized adjacent to a silicide
US20050226067A1 (en) * 2002-12-19 2005-10-13 Matrix Semiconductor, Inc. Nonvolatile memory cell operating by increasing order in polycrystalline semiconductor material
US7800933B2 (en) * 2005-09-28 2010-09-21 Sandisk 3D Llc Method for using a memory cell comprising switchable semiconductor memory element with trimmable resistance
AU2003296988A1 (en) * 2002-12-19 2004-07-29 Matrix Semiconductor, Inc An improved method for making high-density nonvolatile memory
US6946719B2 (en) * 2003-12-03 2005-09-20 Matrix Semiconductor, Inc Semiconductor device including junction diode contacting contact-antifuse unit comprising silicide
US8637366B2 (en) * 2002-12-19 2014-01-28 Sandisk 3D Llc Nonvolatile memory cell without a dielectric antifuse having high- and low-impedance states
KR100493166B1 (ko) * 2002-12-30 2005-06-02 삼성전자주식회사 수직나노튜브를 이용한 메모리
CN101562049B (zh) * 2003-08-13 2012-09-05 南泰若股份有限公司 具有多个控件的基于纳米管的开关元件及由其制成的电路
US6890819B2 (en) * 2003-09-18 2005-05-10 Macronix International Co., Ltd. Methods for forming PN junction, one-time programmable read-only memory and fabricating processes thereof
US7682920B2 (en) * 2003-12-03 2010-03-23 Sandisk 3D Llc Method for making a p-i-n diode crystallized adjacent to a silicide in series with a dielectric antifuse
US7172840B2 (en) * 2003-12-05 2007-02-06 Sandisk Corporation Photomask features with interior nonprinting window using alternating phase shifting
US20050221200A1 (en) * 2004-04-01 2005-10-06 Matrix Semiconductor, Inc. Photomask features with chromeless nonprinting phase shifting window
US7307013B2 (en) * 2004-06-30 2007-12-11 Sandisk 3D Llc Nonselective unpatterned etchback to expose buried patterned features
US7405465B2 (en) * 2004-09-29 2008-07-29 Sandisk 3D Llc Deposited semiconductor structure to minimize n-type dopant diffusion and method of making
US7812404B2 (en) * 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US20060250836A1 (en) * 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. Rewriteable memory cell comprising a diode and a resistance-switching material
US20060273298A1 (en) * 2005-06-02 2006-12-07 Matrix Semiconductor, Inc. Rewriteable memory cell comprising a transistor and resistance-switching material in series
US7352607B2 (en) * 2005-07-26 2008-04-01 International Business Machines Corporation Non-volatile switching and memory devices using vertical nanotubes
US7511532B2 (en) * 2005-11-03 2009-03-31 Cswitch Corp. Reconfigurable logic structures
US20070132049A1 (en) * 2005-12-12 2007-06-14 Stipe Barry C Unipolar resistance random access memory (RRAM) device and vertically stacked architecture
KR100674144B1 (ko) * 2006-01-05 2007-01-29 한국과학기술원 탄소 나노 튜브를 이용한 상변화 메모리 및 이의 제조 방법
US7646622B2 (en) * 2006-03-23 2010-01-12 Toshiba America Research, Inc. Memory based computation systems and methods of using the same
US7575984B2 (en) * 2006-05-31 2009-08-18 Sandisk 3D Llc Conductive hard mask to protect patterned features during trench etch
EP2070088A4 (en) * 2006-08-08 2009-07-29 Nantero Inc NON-VOLATILE RESISTIVE MEMORY, CIRCUIT BREAKERS AND OPERATING CIRCUITS WITH SCALABLE NANOTUBE SWITCHES WITH TWO TERMINALS
US7586773B2 (en) * 2007-03-27 2009-09-08 Sandisk 3D Llc Large array of upward pointing p-i-n diodes having large and uniform current
US7667999B2 (en) * 2007-03-27 2010-02-23 Sandisk 3D Llc Method to program a memory cell comprising a carbon nanotube fabric and a steering element
US7982209B2 (en) * 2007-03-27 2011-07-19 Sandisk 3D Llc Memory cell comprising a carbon nanotube fabric element and a steering element
US8236623B2 (en) * 2007-12-31 2012-08-07 Sandisk 3D Llc Memory cell that employs a selectively fabricated carbon nano-tube reversible resistance-switching element and methods of forming the same
US8558220B2 (en) * 2007-12-31 2013-10-15 Sandisk 3D Llc Memory cell that employs a selectively fabricated carbon nano-tube reversible resistance-switching element formed over a bottom conductor and methods of forming the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070190722A1 (en) * 2002-12-19 2007-08-16 Herner S B Method to form upward pointing p-i-n diodes having large and uniform current
WO2006122111A2 (en) * 2005-05-09 2006-11-16 Nantero, Inc. Memory arrays using nanotube articles with reprogrammable resistance
JP2008541458A (ja) * 2005-05-09 2008-11-20 ナンテロ，インク． 再プログラム可能抵抗値を伴うナノチューブ物体を使用するメモリアレイ
WO2007083362A1 (ja) * 2006-01-18 2007-07-26 Fujitsu Limited 抵抗記憶素子及びその製造方法

Also Published As

Publication number Publication date
US20090166610A1 (en) 2009-07-02
KR20100103542A (ko) 2010-09-27
EP2227825A2 (en) 2010-09-15
CN101919048A (zh) 2010-12-15
WO2009088890A3 (en) 2009-09-17
WO2009088890A2 (en) 2009-07-16
TW200943487A (en) 2009-10-16
EP2227825A4 (en) 2012-01-11

Similar Documents

Publication Publication Date Title
JP2011508980A (ja) 平坦化されたカーボンナノチューブ層を有するメモリセルおよびそれを形成する方法
US8558220B2 (en) Memory cell that employs a selectively fabricated carbon nano-tube reversible resistance-switching element formed over a bottom conductor and methods of forming the same
US8236623B2 (en) Memory cell that employs a selectively fabricated carbon nano-tube reversible resistance-switching element and methods of forming the same
US8304284B2 (en) Memory cell that employs a selectively fabricated carbon nano-tube reversible resistance-switching element, and methods of forming the same
JP5469159B2 (ja) カーボンナノチューブ可逆抵抗スイッチング素子を含むメモリセルおよびその形成方法
US8530318B2 (en) Memory cell that employs a selectively fabricated carbon nano-tube reversible resistance-switching element formed over a bottom conductor and methods of forming the same
US8466044B2 (en) Memory cell that includes a carbon-based memory element and methods forming the same
KR20130056205A (ko) 실리콘 함유 카본 스위칭층을 갖는 메모리 셀 및 이를 형성하는 방법
KR20110080166A (ko) 감소된 박리를 나타내는 탄소계 메모리 소자와 상기 소자를 형성하는 방법
US8878235B2 (en) Memory cell that employs a selectively fabricated carbon nano-tube reversible resistance-switching element and methods of forming the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111026

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140121