JP2011505072A - チップアセンブリ、接続アセンブリ、ｌｅｄ、およびチップアセンブリの製造方法 - Google Patents

Abstract

本発明は、電磁放射を放出する少なくとも１つの半導体チップ（１）と接続アセンブリとを備えている、オプトエレクトロニクス部品のチップアセンブリであって、接続アセンブリ（２）が、互いに電気的に絶縁されている複数の面（３，４）を有する、チップアセンブリ、に関する。
【選択図】図１

Description

関連出願

本特許出願は、独国特許出願第１０２００７０５７２４２．７号および独国特許出願第１０２００８０２１６１８．６号の優先権を主張し、これらの文書の開示内容は参照によって本出願に組み込まれている。

本発明は、電磁放射を放出する少なくとも１つの半導体チップと、接続アセンブリとを備えている、オプトエレクトロニクス部品のチップアセンブリ、に関する。

いわゆる半導体部品は、現在では光源として好ましく使用されている。ルミネセンスダイオード（ＬＥＤ）（発光ダイオードとも称する）は、コスト効果が極めて高く効率的な光源である。ＬＥＤチップの製造における出発点は、単結晶基材である。一例として、シリコンおよびゲルマニウムが挙げられる。シリコンは４価のケイ素原子を有し、４価の元素は、原子が結合するための４個の価電子を有する。

この基材をドープすることによって、ドナー原子もしくはアクセプタ原子、またはその両方が、基材の結晶格子の中に入り込む。結果として、基材の特性（例えば導電性）が目標の状態に変化する。例えば、ｎ型にドープする（ｎは、注入される自由に動く負の（Negative）電荷を表す）場合、５価の元素（いわゆるドナー）がシリコン格子の中に入って、４価のシリコン原子に置き換わる。５価の元素は、原子の結合に利用可能な５個の価電子を持っており、したがって、シリコン結晶内に組み込まれたとき、ドナーの１個の価電子が自由に動ける状態として利用可能である。この電子は、電圧が印加されたときに仕事をすることができる。ドナー原子の位置には、静止状態の正の原子価が生じ、これと対を成すのが、自由に動く電子の負の電荷である。基材のｎ型ドープには、一例として、リン、ヒ素、またはアンチモンが使用される。

これとは異なり、ｐ型ドープ（ｐは、自由に動く正（Positive）孔（ホール）を表す）の場合、３価の元素（いわゆるアクセプタ）がシリコン格子の中に入って、４価のシリコン原子に置き換わる。３価の元素は、上記と同様に原子の結合のための３個の価電子を有する。電圧が印加されると、このホールは自由に動く正の電荷担体のように振る舞い、負に帯電した電子と同じように仕事をすることができる。アクセプタ原子の位置には、静止状態の負の電荷が生じ、これと対を成すのが、自由に動くホールの正の電荷である。半導体部品をｐ型にドープする目的には、例えば、ボロン、インジウム、アルミニウム、またはガリウムが使用される。

ＩＩＩ−Ｖ族半導体ガリウムヒ素は、４価の元素である炭素またはシリコンによって、あるいは金によって、同様にドープすることができる。

電磁放射を放出するため、ＬＥＤチップはいわゆるｐｎ構造を必要とし、すなわち、ｐ型にドープされた材料が、ｎ型にドープされた材料に接合されている。ｐｎ構造のしきい値電圧よりも高い電圧を印加する結果として、このｐｎ構造によって固有の波長を有する光が放出される。この場合、光の波長および強度と、印加する電圧の大きさは、ドープのタイプとそれぞれのｐｎ構造の構成とに依存する。

ＬＥＤチップ（＝発光半導体チップ）の構造は、必ずしもつねに同じではない。ｐ型にドープされた層は、ＬＥＤチップの上側に配置することができる一方で、ＬＥＤチップの下側に配置することもできる。このタイプのＬＥＤチップは、専門家の間では両側接点ＬＥＤチップ（p-up n-down LED chip）と称されている。この場合、ｐ型の接続位置（connection location）およびｎ型の接続位置のどちらが上側に存在しているかは重要ではない。ＬＥＤチップの対応する他方の接続位置が、ＬＥＤチップの対応する反対側に位置している。この場合、接続位置の間の基板は、電気絶縁性ではないように（すなわち導電性であるように）構成されていることが好ましい。

もう１つのＬＥＤ構造においては、ｎ型の接続位置とｐ型の接続位置の両方がＬＥＤチップの上側に配置されている。このような場合、基板は、理想的には電気絶縁性であるように構成されるべきである。

「構造の異なるＬＥＤチップまたは半導体チップ」という表現は、以下では、ｎ型の接続位置もしくはｐ型の接続位置、またはその両方の配置が異なることを意味する。

ＬＥＤの発光出力を増大させる、異なる波長を混合する、放出される光円錐をさまざまな要件に対して最適化する、のうちの少なくとも１つを目的として、複数の発光半導体チップ（＝ＬＥＤチップ）を共通のハウジングの中に配置することが一般的に行われている。

光源（power light source）の相互接続のさまざまなバリエーションを得る目的で、例えば、構造の異なる複数の半導体チップを共通のアセンブリの中または共通のハウジングの中に収容することが必要である。このようなアセンブリは、チップアセンブリとも称される。構造の異なる半導体チップをチップアセンブリの中に収容する目的で、現在までに、アセンブリの中での複雑な相互接続方式が実現されている。これらの相互接続方式は、ＬＥＤチップの発生しうる短絡を防止し、個々のＬＥＤを個別に駆動することを可能にするが、極めて複雑な方法として実現できるのみであり、結果として、製造コストが極めて高い。さらには、これらのチップアセンブリの場合、各ＬＥＤチップの最適な放熱を達成することが難しい。

本発明の目的は、構造の異なる複数の半導体チップを、コストのかかる相互接続方式を設計する必要なしに、チップアセンブリの中に配置し、さらに、個々の半導体チップそれぞれの最適な熱伝導を実現することである。

この目的は、独立特許請求項に記載されている方策によって達成される。さらなる有利な構造形態は、従属請求項に記載されている。

上記の目的は、電磁放射を放出する少なくとも１つの半導体チップを備えており、かつ接続アセンブリを備えている、オプトエレクトロニクス部品のチップアセンブリであって、接続アセンブリが、互いに電気的に絶縁されている面（plane）を有し、少なくとも２つの電気的に絶縁されている導体が、少なくとも２つの面に配置されており、少なくとも１つの面が空洞を有し、半導体チップが、空洞の中に配置されており、少なくとも２つの接続位置を有し、接続位置のそれぞれが、それぞれの１つの導体に導電接続されており、面の少なくとも一方が放熱面である、チップアセンブリ、によって達成される。

さらには、チップアセンブリの一構造形態においては、第２の半導体チップ（必ずしも第１の半導体チップに類似する構造ではない）が、空洞の中に収容されている。第２の半導体チップは、同様に、少なくとも２つの接続位置を有し、各接続位置がそれぞれの導体に導電接続されている。この目的のため、２つの面の一方が、他の導体から電気的に絶縁されている少なくとも１つの第３の導体を有する。構造の異なる２つのＬＥＤチップがチップアセンブリの中に配置される場合、このチップアセンブリによって、２つのＬＥＤチップを直列に相互接続することが可能になる。この目的のため、第２の面は、導電性として具体化されていることが有利である。別の回路方式においては、少なくとも第２の半導体チップの第２の接続位置が、第１の面の、電気的に絶縁されているさらなる導体に接続されており、この結果として、ＬＥＤチップを個別に駆動することを実現できる。この相互接続においては、放熱面を非導電性として具体化することができる。したがって、相互接続方式を実現することと、構造の異なる半導体チップを個別または一緒に駆動する、あるいは望ましい方式で互いに接続することとが、単純な方法において可能である。

さらなる構造形態においては、放熱層が分割されており、放熱面の複数の部分が空間的に互いに隔てられている。この方策により、半導体チップのそれぞれにおいて個別に熱を最適に放散させることが可能となる。結果として、構造の異なる半導体チップそれぞれに応じて、ＬＥＤチップの条件に理想的に適合するように、放熱面の異なる大きさの複数の部分を設けることも可能である。

構造の異なる半導体チップをアセンブリの中に収容する場合、個々のチップを備えている直列回路が、追加の絶縁あるいは追加の電気接続なしに可能である。構造が同じである半導体チップをアセンブリの中に収容する場合、第２の面を、電気的に絶縁された共通の導体として具体化する。

代替構造形態においては、個々の半導体チップを、直列もしくは並列、またはその両方において相互接続することができる。この接続アセンブリでは、少なくとも２つの面により、最大限に単純な相互接続を単純な方法において設計することが可能になる。結果として、複数の異なる波長（例えば、ＲＧＢアセンブリ）を、個別にフレキシブルかつ最適に駆動することができる。さらには、結果としてチップアセンブリの光強度を増大させることができる。

さらなる構造形態においては、チップアセンブリに光学素子が設けられている。この光学素子によって、放出される電磁放射を屈折させる、反射させる、または集中させることが可能になる。これによって、最適な照射が達成される。

さらなる有利な構造形態においては、接続アセンブリに、第３の面である保持面が設けられており、この面は、光学素子の保持面として具体化されている。この第３の面によって接続アセンブリを拡張することによって、コスト効果の高いアセンブリを構築することが可能である。

個々の面をプラスチックによって封止する結果として、個々の層を、電気的に絶縁された状態として、さらには高いコスト効果において、形成することができる。

さらなる構造形態においては、本チップアセンブリは、プラグコンタクト、はんだ付けピン（soldering pin）、または圧接接続の形において構成されている電気接続部を有し、これらは、個々の導体に導電接続されている。これにより、例えば、ＩＳＯ規格またはＩＥＣ規格のプラグコンタクトによって、チップアセンブリに関する電気駆動を形成することが可能である。

さらなる有利な構造形態においては、半導体チップは、絶縁性の白金基板を使用して実現されている。ＬＥＤチップの接続位置の両方が、ＬＥＤチップの第１の上側面に配置されていることが好ましい。さらには、放熱面を電気絶縁性として、すなわち、非導電性として構成することが可能である。

さらには、さらなる有利な構造形態においては、放熱面はヒートシンクであり、導電性の冷却体によって直接的に熱を放散させることができる。この場合、放熱面は、導電性であるように構成されていることが好ましい。第一に、これによって十分な熱の除去が達成される。半導体チップの結果としてチップアセンブリの内部で発生する熱は、このようにして最適に放散される。第二に、導電接続が単純な方法において実現する。

さらには、本発明のコンセプトは、オプトエレクトロニクス部品の接続アセンブリと、ハウジング、カバー、電気接続部、およびマルチチップアセンブリを備えているＬＥＤと、を含んでいる。

オプトエレクトロニクス部品の接続アセンブリは、互いに電気的に絶縁されている複数の面から構築されていることが好ましく、少なくとも２つの電気的に絶縁されている導体が少なくとも２つの面に配置されており、個々の面がプラスチックによって封止されており、接続アセンブリの第１の面が接続面であり、接続アセンブリの第２の面が放熱面である。

接続アセンブリは、光学素子の保持面として具体化されている第３の面を有することが好ましい。

ハウジングを備えているＬＥＤは、カバーと、電気接続部と、接続アセンブリと、を有し、電気接続部は導体に導電接続されており、少なくとも１つの第２の半導体チップが空洞の中に収容されている。

好ましくは、放熱面は分割されており、複数の部分が、各半導体チップごとに個別に熱をハウジングに最適に放散させることができるように、互いに空間的に隔てられている。

電気接続部は、プラグコンタクト、はんだ付けピン、圧接接続のうちの少なくとも１つであることが特に好ましい。

半導体チップは、電気絶縁性の白金基板を有することが好ましい。

ハウジングは、導電性の冷却体に直接的に熱結合されていることが好ましい。

さらには、チップアセンブリを製造する方法であって、
− 第１のリードフレームを形成し、第１のリードフレームを接続リードフレームとして具体化するステップと、
− 第２のリードフレームを形成し、第２のリードフレームを放熱リードフレームとして具体化するステップと、
− これらのリードフレームを射出成型法によって封止するステップと、
− 少なくとも一方のリードフレームの中に空洞を形成するステップと、
− 空洞の中に半導体チップを配置するステップと、
− 半導体チップをリードフレームに電気的に接続するステップと、
− 空洞の中で半導体チップをポッティングするステップと、
を含んでいる、方法、を提供する。

リードフレームとは、この場合、各面に挿入される（組み込まれる）中間材料を意味するものと理解されたい。この中間材料は、プレス加工された金属薄板、またはプレス加工された何らかの他の導電性材料であることが好ましい。各面に要求される適合化は、プレス加工によって行う。第１の面においては、この適合化は、絶縁された導体の形成に関連し、これらの導体のすべては、製造時には依然として周囲のフレームによって機械的に結合されている。放熱面においては、良好な放熱を目的として材料の分割を行うことが好ましい。この場合も、放熱面の複数の部分は、製造時には依然としてそれら領域の周囲のフレームによって機械的に結合されている。

好ましい一構造形態においては、第３のフレーム、すなわち保持リードフレームが同様に挿入されており、この保持リードフレームは、チップアセンブリの光学素子またはカバーを保持する。

好ましい一構造形態においては、半導体チップは、非絶縁性基板を有し、直列に相互接続されている。

好ましい一構造形態においては、放熱層は、導電性の冷却体に直接的に結合されており、半導体チップによって発生する熱を放散させる。

リードフレームがアセンブリの中に組み込まれ、さらなる方法ステップにおいてプラスチックによって封止されたら、最初に、個々のリードフレームの間の絶縁を形成する。さらなる方法ステップにおいて、この時点ではすべてを機械的に結合しているフレームを分離し、その結果として、プレス加工された領域のみが残り、理想的には個々のプレス加工の間の機械的結合あるいは電気的結合は無視できる。この方法ステップによって、リードフレームは接続アセンブリの各面に対応する。

以下では、本発明について、例示的な実施形態に基づいて図面を参照しながら説明する。同一の構成要素、または機能が同じである構成要素には、いずれの場合にも同一の参照数字を付してある。図示した要素は、正しい縮尺ではないものとみなされたい。良好に理解できるようにする目的で、個々の要素は、誇張した大きさで、もしくは簡略化して示してある。

本発明によるチップアセンブリの例示的な実施形態を示している。 図１に示したチップアセンブリの発展形態を示している。 図２に示したチップアセンブリの平面図を、個々の半導体チップの可能な相互接続とともに示している。 図２に示したチップアセンブリの平面図を、代替の相互接続とともに示している。 図２に示したチップアセンブリの発展形態を示している。 本発明によるチップアセンブリを備えているＬＥＤを示している。 図５に示したＬＥＤの発展形態を示している。 図７Ａ、図７Ｂ、図７Ｃ、図７Ｄは、図２〜図６に示したＬＥＤおよびチップアセンブリの３次元の例示的な実施形態を示している。 図８Ａ、図８Ｂ、図８Ｃは、ＬＥＤチップの可能な構造を示している。

図１は、本発明によるチップアセンブリの例示的な実施形態を示している。この場合、第１の面３と第２の面４とを有する接続アセンブリ２を示してある。半導体チップ１は、接続アセンブリ２の空洞６の中に収容されている。さらには、空洞６の中にポッティング化合物１３を注入することができる。接続アセンブリ２の個々の面３および面４は、互いに電気的に絶縁されている。この目的のため、個々の層３および層４はプラスチック材料１５によって封止されている。カバー１１は、空洞６の境界を画成しており、半導体チップを外部の影響から保護する。さらに、第１の面３は第１の導体９を有する。半導体チップ１は、第１の接続位置７によって第１の導体９に導電接続されている。この接続は、ボンディング法によって実現することが好ましい。第２の面４は、第２の導体１０を有する。半導体チップ１の第２の接続位置８は、第２の導体１０に導電接続されている。２つの接続位置７，８は、この技術分野においてはしばしばアノードおよびカソードと称され、この場合、接続位置７および接続位置８のどちらが具体的にアノードまたはカソードであるかは指定されない。この場合、どのような回路方式においても、半導体チップの機能（すなわちＬＥＤの発光）を達成しなければならず、結果として、第２の面４は、導電性であるように具体化するべきである。

このアセンブリによって、半導体チップ１のための最適な放熱と理想的な相互接続方式が提供される。

製造方法においては、導体９および導体１０は、それぞれ、第１のリードフレームおよび第２のリードフレームに位置しており、製造時に導体を機械的に結合しているフレームを、アセンブリを封止した後に除去する。これらのリードフレームは、面３および面４のそれぞれに対応する。

図２は、図１に示したチップアセンブリの発展形態を示している。以下では、図１と図２で異なる点についてのみ説明する。少なくとも１つの第２の半導体チップ１が、空洞６の中にさらに収容されている。このチップの第１の接続位置７は、理想的にはボンディング接続によって、第１の面３の第３の接続コンタクト１６に接続されている。第２の半導体チップ１の第２の接続位置８は、同様に、第２の面４の第２の導体１０に導電接続されている。

少なくとも２つの半導体チップ１は、例えば、構造の異なる半導体チップ１とすることができる。構造に関しては図８を参照されたい。第１のケースにおいては、半導体チップ１を備えている直列回路が第２の面４によって達成されており、第２の面４は、理想的には導電性として構成されている。これとは異なり、構造が同じである少なくとも２つの半導体チップがチップアセンブリの中に収容される場合、第２の面４は共通の基準点（reference point）である。半導体チップ１のアノードまたはカソードのいずれかを、この共通の基準点に接続することができる。この場合、個々の半導体チップ１の動作は、第１の面３を介しての個々の電圧駆動によって達成される。

このチップアセンブリ、具体的には個別の相互接続面３を挿入することによって、絶縁層や回路の複雑な方式を採用する必要なしに、構造の異なる半導体チップ１のより柔軟性の高い相互接続を実現することができる。

図３Ａおよび図３Ｂは、いずれも、図２のチップアセンブリの平面図を示している。図３Ａにおいては、４つの半導体チップ１がチップアセンブリに収容されている。半導体チップ１の第２の接続位置８は、すべて第２の面４によって接続されており、第２の面４は導電性として構成されている。第１の導体９および第３の導体１６に加えて、第３および第４の半導体チップ１の第１の面にも電気導体が設けられている。この図は、カバー１１がプラスチック材料１５に嵌っていることも示している。

第２のケース（図示していない）においては、半導体チップ１それぞれの構造が異なる。この場合も、構造に関しては図８を参照されたい。チップ１は、第２の面４によって互いに直列に相互接続されている。したがって、必要なことは、第１の導体９および第３の導体１６を第１の面３によって導電的に外側に導き、印加される電圧によってこれらを制御するのみである。この場合、半導体チップ１が光を放出するためには、印加される電圧が、直列接続されている半導体チップ１すべてのしきい値電圧よりも高くなければならない。

図３Ｂにおいては、図３Ａとは異なり、半導体チップ１それぞれの接続位置７，８のそれぞれは、第１の面３における電気的に絶縁された導体によって外側に導かれている。したがって、第２の面４は、放熱面として設けられているにすぎない。この場合、第２の面４を導電性として構成する必要はない。第２の面４は、電気絶縁性であるように具体化されていることが好ましい。接続位置７および接続位置８の両方が半導体チップの上側に配置されているため、半導体チップ１には絶縁性の基板を設けることができる。したがって、半導体チップ１のそれぞれが個別に駆動される。

図４は、図３Ａに示したチップアセンブリの発展形態を示している。図３Ａとは異なり、図４においては第２の面が空間的に分割されている。

第２の面４が分割されている結果として、最適な放熱が得られる。第２の層４の分割は、必ずしも対称的である必要はなく、むしろ、構造の異なる半導体チップ１それぞれの放熱要件に合わせるべきである。この場合、個々の半導体チップ１の駆動および収容は、図３Ａにおいて説明したシナリオと同じである。層４全体の導電性は、導電性冷却体の上にチップアセンブリを取り付けることによって、またはＳＭＴ実装によって、提供される。図３Ｂに示した例示的な実施形態の場合における放熱面の分割は、図示していない。この場合、チップそれぞれを個別に駆動できるため、放熱面および冷却体を電気絶縁性として構成することができる。

図５は、上述したチップアセンブリのうちの１つを備えているＬＥＤを示している。図２とは異なり、光学素子１４としてのレンズが、カバー１１の代わりに設けられている。この光学素子１４は、光線を集中させる、散乱させる、または屈折させることを単純な方法において可能にする。

図６は、図５に示したＬＥＤの発展形態を示している。この場合、接続アセンブリ２は３つの面を有し、第３の面５は光学素子１４の保持面としての役割を果たしている。レンズは、シリコンまたはその他の何らかの熱可塑性プラスチックから成ることが好ましい。接続アセンブリ２の個々の層３，４，５の間に射出成型法によってエポキシドを注入し、これによって個々の面の電気絶縁を形成することが好ましい。

第３の面５は、同様に、製造方法においてリードフレームによって形成することができる。したがって、原理的には、このようなチップアセンブリを構築する目的で３つの領域をプレス加工する。これらの領域は、電気伝導性および熱伝導性に関して各面に要求される特性を有する。この特性に関して、リードフレームごとに別の材料を採用することができる。リードフレームを形成して配置した後、理想的にはリードフレームをプラスチックによって封止する。この目的には、射出成型法を採用することが好ましい。結果として、第一に、個々のリードフレームの電気絶縁が達成され、第二に、この多層リードフレームを形成することによって、構造の異なる半導体チップ１を単純な方法において相互接続することが可能になる。封止を行った後、個々の導体９，１０，１６または放熱層４および保持層５の周囲のフレームを除去する。

図７Ａ〜図７Ｄは、チップアセンブリを備えているさまざまな３次元ＬＥＤを示している。電気接続部１２は、この場合、ＳＭＴコンタクト接続の役割を果たしている。別の場合においては、電気接続部１２は、プラグコンタクト、はんだ付けピン、圧接接続のうちの少なくとも１つとして具体化することができる。これらの電気接続部１２は、ＩＥＣ規格またはＤＩＮ規格であることが好ましい。図７Ａおよび図７Ｃにおいては、半導体チップ１は、ドープされた材料それぞれの低い導電性を補う導電性レールをさらに有する。この導電性レールは、星形、円形、正方形であるように、またはそれぞれの条件に適合するように構成することができる。

図８は、本質的に異なる構造として最初に構築される半導体チップ１を示している。図８Ａにおいては、非絶縁基板１７ａの裏側にｎ型の接続位置１９が設けられている。この裏側の反対側にはｐ型の接続位置１８が設けられている。これとは対照的に、図８Ｂにおいては、２つの接続位置１８，１９が入れ替わっている。図８Ｃにおいては、絶縁基板１７ｂは、その上側に接続位置１８，１９が設けられた状態で形成されている。

一般的には、接続アセンブリの個々の層の間にエポキシドを注入するステップは、射出成型法によって行い、この結果として、個々の層の電気絶縁が達成される。接続アセンブリによって、相互接続面３が熱伝導面４から隔てられおり、結果として、相互接続面および接続面にさらなる機能が備わっている。

さらに、ドープされた基材の低い導電性を補う目的で、半導体チップ１の上に導電性トラックを配置することもできる。

Claims (15)

1. 電磁放射を放出する少なくとも１つの半導体チップ（１）を備えており、かつ接続アセンブリ（２）を備えている、オプトエレクトロニクス部品のチップアセンブリであって、
   − 前記接続アセンブリ（２）が、互いに電気的に絶縁されている面（３，４）を有し、
   − 少なくとも２つの電気的に絶縁されている導体（９，１０）が、少なくとも２つの面（３，４）に配置されており、
   − 少なくとも１つの面（３，４）が空洞（６）を有し、
   − 前記半導体チップ（１）が、前記空洞（６）の中に配置されており、少なくとも２つの接続位置（７，８）を有し、
   − 前記接続位置（７，８）のそれぞれが、それぞれの１つの前記導体（９，１０）に導電接続されており、
   − 少なくとも一方の前記面（４）が放熱面である、
   チップアセンブリ。
2. − 少なくとも１つの第２の半導体チップ（１）が前記空洞（６）の中に設けられており、
   − 前記第２の半導体チップ（１）が、同様に少なくとも２つの接続位置（７，８）を有し、
   − 電気的に絶縁されている少なくとも１つの第３の導体（１６）が、前記２つの面（３，４）の一方に配置されており、
   − 前記第２の半導体チップの前記接続位置（７，８）のそれぞれが、それぞれの１つの前記導体（１６，１０）に導電接続されている、
   請求項１に記載のチップアセンブリ。
3. − 少なくとも１つの第２の半導体チップ（１）が前記空洞（６）の中に設けられており、
   − 前記第２の半導体チップ（１）が、同様に少なくとも２つの接続位置（７，８）を有し、
   − 電気的に絶縁されている少なくとも２つのさらなる導体が、少なくとも２つの面（３，４）に配置されており、
   − 前記第２の半導体チップの前記接続位置（７，８）のそれぞれが、それぞれの１つの前記さらなる導体に導電接続されている、
   請求項１に記載のチップアセンブリ。
4. 前記放熱面が分割されており、半導体チップ（１）のそれぞれにおいて個別に熱を最適に放散させ得るように、複数の部分が空間的に互いに隔てられている、請求項２または請求項３に記載のチップアセンブリ。
5. 前記半導体チップ（１）を、前記チップアセンブリの中で、直列もしくは並列、またはその両方において相互接続することができる、請求項２または請求項３に記載のチップアセンブリ。
6. 前記面（３，４）の少なくとも一方が電気的に絶縁された状態に構成されている、請求項３から請求項５のいずれかに記載のチップアセンブリ。
7. 前記チップアセンブリが光学素子（１４）を有する、請求項１から請求項６のいずれかに記載のチップアセンブリ。
8. 前記接続アセンブリが第３の面（５）を有し、前記第３の面（５）が前記光学素子（１４）の保持面として具体化されている、請求項１から請求項７のいずれかに記載のチップアセンブリ。
9. 前記導体（９，１０）が、プラグコンタクト、はんだ付けピン、圧接接続のうちの少なくとも１つの形における電気接続部（１２）に導電接続されている、請求項１から請求項８のいずれかに記載のチップアセンブリ。
10. 前記半導体チップ（１）が電気絶縁性の白金基板（１７ｂ）を有する、請求項１から請求項９のいずれかに記載のチップアセンブリ。
11. 前記放熱面（４）が、ヒートシンクであり、導電性の冷却体に直接的に熱結合することができる、請求項１から請求項１０のいずれかに記載のチップアセンブリ。
12. オプトエレクトロニクス部品の接続アセンブリであって、
    − 前記接続アセンブリが、互いに電気的に絶縁されている複数の面から構築されており、
    − 電気的に絶縁されている少なくとも２つの導体が少なくとも２つの面に配置されており、
    − 個々の前記面がプラスチックによって封止されており、
    − 前記接続アセンブリの第１の面が接続面であり、
    − 前記接続アセンブリの第２の面が放熱面である、
    接続アセンブリ。
13. ハウジングと、カバーと、電気接続部と、請求項１２に記載の接続アセンブリと、を備えているＬＥＤであって、
    前記電気接続部が前記導体に導電接続されており、少なくとも１つの半導体チップが前記空洞の中に収容されている、
    ＬＥＤ。
14. チップアセンブリを製造する方法であって、
    − 第１のリードフレームを形成し、前記第１のリードフレームを接続リードフレームとして具体化するステップと、
    − 第２のリードフレームを形成し、前記第２のリードフレームを放熱リードフレームとして具体化するステップと、
    − 前記リードフレームを射出成型法によって封止するステップと、
    − 少なくとも一方のリードフレームの中に空洞を形成するステップと、
    − 前記空洞の中に半導体チップを収容するステップと、
    − 前記半導体チップを前記リードフレームに電気的に接続するステップと、
    − 前記空洞の中で前記半導体チップをポッティングするステップと、
    を含んでいる、方法。
15. 前記熱伝導リードフレームが空間的に分割されており、これによって、半導体チップのそれぞれにおいて熱が最適に放散される、請求項１４に記載の方法。

Images