JP2011503889A - 逆導電絶縁ゲート・バイポーラ・トランジスタを製造するための方法 - Google Patents

逆導電絶縁ゲート・バイポーラ・トランジスタを製造するための方法 Download PDF

Info

Publication number
JP2011503889A
JP2011503889A JP2010533539A JP2010533539A JP2011503889A JP 2011503889 A JP2011503889 A JP 2011503889A JP 2010533539 A JP2010533539 A JP 2010533539A JP 2010533539 A JP2010533539 A JP 2010533539A JP 2011503889 A JP2011503889 A JP 2011503889A
Authority
JP
Japan
Prior art keywords
layer
electrical contact
mask
opening
created
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010533539A
Other languages
English (en)
Other versions
JP5693962B2 (ja
Inventor
ラヒモ、ムナフ
ボベッキー、ヤン
コプタ、アルノスト
Original Assignee
アーベーベー・テヒノロギー・アーゲー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アーベーベー・テヒノロギー・アーゲー filed Critical アーベーベー・テヒノロギー・アーゲー
Publication of JP2011503889A publication Critical patent/JP2011503889A/ja
Application granted granted Critical
Publication of JP5693962B2 publication Critical patent/JP5693962B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

逆導電絶縁ゲート・バイポーラ・トランジスタを製造するための方法であって、下記の工程を有している：第一の側、及び第一の側の反対側の第二の側を備えた、第一の導電性タイプのウエーハの上で、第二の導電性タイプの第二のレイヤ、及び第二のレイヤにより周囲を取り囲まれた第一の導電性タイプの少なくとも一つの第三のレイヤが、第一の側の上に作り出され、完成されたＲＣ−ＩＧＢＴにおいて修正されないドープ濃度を有しているウエーハの部分が、第一のレイヤを形成する。その後で、第五の電気的に絶縁性のレイヤが、第一の側の上に作り出され、この第五のレイヤは、前記少なくとも一つの第三のレイヤ、第二のレイヤ及び第一のレイヤを部分的に覆う。導電性の第四のレイヤが、第一の側の上に作り出され、この第五のレイヤは、第五のレイヤによりウエーハから電気的に絶縁され、前記少なくとも一つの第三のレイヤ、第四のレイヤ及び第五のレイヤは、それらが、第二のレイヤの上方に第一の開口を形成するように作り出される。第一の電気的接点が第一の側の上に作り出され、この第一の電気的接点は、第二のレイヤ及び第三のレイヤと直接電気的に接触する状態にある。第二の導電性タイプの少なくとも一つの第六のレイヤ、及び第一の導電性タイプの少なくとも一つの第七のレイヤが、第二の側の上に作り出され、前記少なくとも一つの第六及び第七のレイヤは、一平面内に交互に配置される。第二の電気的接点が、第二の側の上に作り出され、この第二の電気的接点は、前記少なくとも一つの第六及び第七のレイヤと直接電気的に接触する状態にある。第四及び第五のレイヤを作り出した後、欠陥レイヤとして形成される第九のレイヤが、少なくとも第四及び第五のレイヤを第一のマスクとして用いて、第一の開口を介して、第一の側へのイオンのインプランテイションより作り出される。
【選択図】図２

Description

本発明は、パワー・エレクトロニクスの分野に係り、特に、請求項１の前書部分に基づく逆導電絶縁ゲート・バイポーラ・トランジスタを製造するための方法、及び請求項１３の前書部分に基づく逆導電絶縁ゲート・バイポーラ・トランジスタに係る。
US 2005/0017290 の中に、逆導電絶縁ゲート・バイポーラ・トランジスタ（ＲＣ−ＩＧＢＴ）が記載されている。このＲＣ−ＩＧＢＴは、一枚のウエーハの中に、内蔵のフリーホイール（freewheeling）・ダイオードを備えた絶縁ゲート・バイポーラ・トランジスタを有している。図１に示されているように、そのような逆導電絶縁ゲート・バイポーラ・トランジスタ１は、第一のメイン側２１及び第一のメイン側２１と反対側の第二のメイン側２２を備えた、ｎタイプのベース・レイヤとして形成された第一のレイヤ２を有している。第二のｐタイプのレイヤ３が、第一のメイン側２１の上に配置されている。第二のレイヤ３の上には、第一のレイヤ２より高いドープ濃度を備えた第三のｎタイプのレイヤ４が、第一のメイン側２１の上に配置されている。第三のレイヤ４は、第二のレイヤ３により周囲を取り囲まれ、それにより、第二のレイヤ３の中心部分の中で、第二のレイヤ３の上方に第三のレイヤ４が配置されていないようになっている。
第五の電気的に絶縁性のレイヤ６が、第一のメイン側２１の上に配置され、第二のレイヤ３及び第一のレイヤ２を覆い、且つ第三のレイヤ４を部分的に覆う。導電性の第四のレイヤ５が第五のレイヤ６の中に完全に埋め込まれている。第二のレイヤ３の中心部分の上方に、第四または第五のレイヤ５，６は、配置されていない。
第一の電気的接点１０が、第一のメイン側２１の上に配置され、第五のレイヤ６を覆っている。第一の電気的接点１０は、第二のレイヤ３及び第三のレイヤ４と直接電気的に接触する状態にあるが、第四のレイヤ５から電気的に絶縁されている。
第二のメイン側２２の上で、ｐタイプの第六のレイヤ７及びｎタイプの第七のレイヤ８が一平面内に交互に配置されている。この第七のレイヤ８は、第一のレイヤ２より高いドープ濃度を有している。第七のレイヤ８は、直角投影図で見た場合に、第二のレイヤ３及び第一の電気的接点１０の直接下側に配置されている。
第二の電気的接点１１が、第二のメイン側２２の上に配置され、第六及び第七のレイヤ７，８の上を覆い、、それらと直接電気的に接触する状態にある。
そのような逆導電絶縁ゲート・バイポーラ・トランジスタ１において、フリーホイール・ダイオードが、第二の電気的接点１１（その一部がダイオードにおけるカソード電極を形成する）、第七のレイヤ８（ダイオードにおけるカソード領域を形成する）、第一のレイヤ２（その一部がダイオードにおけるベース・レイヤを形成する）、第二のレイヤ３（その一部がダイオードにおけるアノード領域を形成する）と、第一の電気的接点１０（ダイオードにおけるアノードを形成する）との間に形成される。
絶縁ゲート・バイポーラ・トランジスタが、第二の電気的接点１１（その一部がＩＧＢＴにおけるコレクタ電極を形成する）、第六のレイヤ７（ＩＧＢＴにおけるコレクタ領域を形成する）、第一のレイヤ２（その一部がベース・レイヤを形成する）、第二のレイヤ３（その一部がＩＧＢＴにおけるｐ−ベース領域を形成する）、第三のレイヤ４（ＩＧＢＴにおけるソース領域を形成する）と、第一の電気的接点１０（エミッタ電極を形成する）との間に形成される。ＩＧＢＴのオン状態の間、エミッタ電極、ソース領域とｐ−ベース領域の間に、Ｎ−ベース・レイヤの方へ、チャネルが形成される。
US 2005/0258493 は、同様な逆導電ＩＧＢＴを示していて、この場合、トレンチ・ゲート構造を備えている。トレンチ・ゲート電極及びｐ−ベース領域の下方に、再結合レイヤがあり、この再結合レイヤは、第一のメイン側に対して平行な平面の中で、第一のレイヤを貫通して伸びている。即ち、この再結合レイヤは、ダイオード部分を通って、並びにＩＧＢＴ部分を通って、形成されている。この再結合レイヤは、均一なヘリウムの照射により形成される。このレイヤの導入によって、逆導電ＩＧＢＴのダイオード部分の中での、プラズマ分布が改善される。しかしながら、ＩＧＢＴ部分の中でプラズマ分布の減少があることは、好ましくない。その理由は、それがより高いオン状態損失をもたらすからである。
JP 2007-103770 もまた、逆導電ＩＧＢＴを示している。ローカル再結合レイヤを導入することにより、寿命の制御が改善される。このローカル再結合レイヤは、第二のメイン側の近傍のダイオード部分の中の、第一のレイヤの中に、即ち、第二のレイヤが、第二のメイン側のアノード及びカソード・レイヤと直接的に接触する状態にあるエリアの中に配置されている。欠陥レイヤが、複雑なマスキング技術により形成され、その中で、金属マスクが、ウエーハの第二の側に導入され、それは、第一の側に（完成されたデバイスにおけるエミッタ側）デバイスを完成した後に、且つ、コレクタ及びカソード・レイヤ及び第二の電気的接点を作り出した後に、行われる。このマスクは、ダイオード部分の中に、即ち、カソード・レイヤが配置されるエリアの中に、開口を有している。
マスクが、ウエーハの第一の側で、即ち、マスクが配置されるサイドの反対側にあるサイドで、第一の電気的接点に対して位置合わせされなければならない。そのような位置合わせによってのみ、再結合のフィールドが、カソード・レイヤとアノード・レイヤの間の、第一のベース・レイヤの中の、逆導電ＩＧＢＴのダイオード部分の中に、配置されることが確保されることが可能である。それから、ウエーハは、軽量のイオン・ビームで照射される。マスクの厚さおよび／またはビームのエネルギーは、イオンが、ダイオード部分の中のみで、即ち、コレクタ・レイヤが配置される部分の中のみで、ウエーハの中に侵入するように、選択される。その後で、マスクが取り除かれ、デバイスが完成される。
DE 102 61 424 B3 には、第二のレイヤの中に配置された欠陥レイヤを備えたＩＧＢＴための製造方法が提示されている。欠陥レイヤは、電気的に絶縁性のレイヤの完成に先立って、作られている。即ち、欠陥レイヤは、電気的に絶縁性のレイヤの中で、導電性の第四のレイヤの下に位置する部分の製造の後、且つ、導電性の第四のレイヤの製造の後、しかしながら、電気的に絶縁性のレイヤを完成する前に、作られている。即ち、欠陥レイヤは、絶縁レイヤの、導電性の第四のレイヤ５を上面まで及び多数の開口が配置されたサイドまで覆う部分を製造する前に作られていて、それによって、欠陥レイヤは、第二のレイヤのの幅の上、及びソース領域として形成された第三のレイヤの全幅の上を伸びている。
しかしながら、上記の電気的に絶縁性のレイヤの製造または完成のために、高温度の工程が実施されなければならず、それによって欠陥の望ましくない活性化が生じ、それにより、再結合中心が破壊される。更にまた、DE 102 61 424 B3 の中に記載されているような、多数の開口を横切り且つソース領域の下側で伸びる欠陥レイヤを備えた、そのような構造を作ることは、容易ではない。そのようなデバイスは、デバイス安全動作エリア及びオン状態性能に対して負の影響を与える可能性がある。その理由は、そのようなデバイスは、ソース領域の下に高い抵抗経路をもたらし、それが通常、サイリスタのラッチアップ及びデバイスの故障をもたらすからである。それはまた、ＭＯＳチャネル・パラメータ、及びＩＧＢＴセルの近くの電荷分布に、負の影響を及ぼす可能性がある。
米国特許出願公開第 US 2005/0017290 号明細書 米国特許出願公開第 US 2005/0258493 号明細書 特開２００７−１０３７７０号公報 独特許第 DE 102 61 424 B3 号明細書
本発明の目的は、逆導電絶縁ゲート・バイポーラ・トランジスタを製造するための方法を提供することにあり、この逆導電絶縁ゲート・バイポーラ・トランジスタは、ダイオード部分において改善されたスイッチング特性を有していて、ＩＧＢＴ部分において特性を損なうことがなく、且つ製造が容易である。
この目的は、請求項１に基づく逆導電絶縁ゲート・バイポーラ・トランジスタを製造するための方法により、及び請求項１３に基づく逆導電絶縁ゲート・バイポーラ・トランジスタにより実現される。
本発明の逆導電絶縁ゲート・バイポーラ・トランジスタを製造するための方法は、以下の工程を有している：
− 第一の側、及び第一の側の反対側の第二の側を備えた第一の導電性タイプのウエーハの上で、第二の導電性タイプの第二のレイヤ、及び第二のレイヤにより周囲を取り囲まれた第一の導電性タイプの少なくとも一つの第三のレイヤが、第一の側の上に作り出され、第三のレイヤは、ウエーハより高いドープ濃度を有している。完成されたＲＣ−ＩＧＢＴにおいて修正されないドープ濃度を有しているウエーハの部分が、第一のレイヤを形成する。
− その後で、第五の電気的に絶縁性のレイヤが第一の側の上に作り出され、この第五レイヤは、前記少なくとも一つの第三のレイヤ、第二のレイヤ及び第一のレイヤを、即ち、ウエーハの一部であって、完成されたデバイスにおいて修正されないドープ濃度を有している部分を、部分的に覆う。
− 導電性の第四のレイヤが、第一の側の上に作り出され、このこの第四レイヤは、第五のレイヤによりウエーハから電気的に絶縁される。前記少なくとも一つの第三のレイヤ、第四のレイヤ及び第五のレイヤは、それらが第二のレイヤの上方に第一の開口を形成するように、作り出される。
− 第一の電気的接点が、第一の側の上に作り出され、この第一の電気的接点は、第一の開口の中で第二のレイヤ及び第三のレイヤと直接電気的に接触する状態にある。
− 第二の導電性タイプの少なくとも一つの第六のレイヤ及び第一の導電性タイプの少なくとも一つの第七のレイヤが、第二の側の上に作り出される。前記少なくとも一つの第六及び第七のレイヤは、一平面内に交互に配置される。前記少なくとも一つの第七のレイヤは、第一のレイヤより高いドープ濃度を有している。
− 第二の電気的接点が第二の側の上に作り出され、この第二の電気的接点は、前記少なくとも一つの第六及び第七のレイヤと直接電気的に接触する状態にある。
− 第四及び第五のレイヤを作り出した後、欠陥レイヤとして形成される少なくとも一つの第九のレイヤが、第一のマスクとして少なくとも第四及び第五のレイヤを用いて、第一の開口を介して、第一の側へのイオンのインプランテイションより作り出される。
本発明に基づく逆導電絶縁ゲート・バイポーラ・トランジスタは、欠陥レイヤとして形成される少なくとも一つの第九の再結合レイヤを有し、即ち、第九のレイヤの中に欠陥中心が形成される。このレイヤは、第二のレイヤの中に配置され、および／または、第二のレイヤの下側の第一のレイヤの中に配置され、欠陥レイヤは、第一のコンタクト開口のエリアに閉じ込められ、即ち、第一の電気的接点が第二及び第三のレイヤと電気的に接触する状態にある開口の領域に閉じ込められる。
本発明のＲＣ−ＩＧＢＴを製造するための方法により、ＲＣ−ＩＧＢＴが作り出され、その中で、デバイスの中のプラズマ分布が、最適化され、それは、ダイオードのアノード電極の近傍でのプラズマを局地的に減らすことにより、オン状態損失などのような、アノード電極の近傍でのＩＧＢＴの性質を損なうことなく、実現される。
本発明の方法はまた、マスクが、欠陥レイヤが配置され且つ欠陥レイヤが位置合わせされるサイドと、同一のサイドの上に付けられので、好ましい。このようにして、マスクを第二の側に配置し、それを第一の電気的接点、及び他のサイドの（即ち第一の側の）第二及び第三のレイヤの位置に対して位置合わせする必要性が取り除かれる。更にまた、本発明の方法は、特殊なマスクを全く必要としない。その理由は、マスクが、ＲＣ−ＩＧＢＴの部分であるレイヤから作られることが可能であるからである。
前記少なくとも一つの第九の欠陥レイヤが第一の電気的接点の近傍に配置されるので、本発明のＲＣ−ＩＧＢＴは、第六のレイヤ（ダイオードにおけるカソード・レイヤを形成する）の位置合わせの必要が無く、それでも、ＩＧＢＴ性質を損なうことなくダイオード性質を改善すると言う本発明の優位性が、維持されることが可能である。第一の開口（これにより、欠陥レイヤ横方向の広がりが、第一の開口（１６）の境界により規定されるエリアに限定される）に対する自己整列のために、前記少なくとも一つの第九の欠陥レイヤが、それがＲＣ−ＩＧＢＴのＩＧＢＴ部分の中に配置されるように、シフトされることが可能である。
本発明の主題の更なる好ましい実施形態は、従属請求項の中に記載されている。
図１は、従来技術の逆導電ＩＧＢＴの断面図を示す。 図２は、本発明に基づく逆導電ＩＧＢＴの実施形態の断面図を示す。 図３は、本発明に基づく逆導電ＩＧＢＴの他の実施形態の断面図を示す。 図４は、本発明に基づく逆導電ＩＧＢＴの他の実施形態の断面図を示す。 図５は、逆導電ＩＧＢＴの製造方法の中の製造工程を示す。 図６は、本発明に基づく逆導電ＩＧＢＴの他の製造方法の中の製造工程を示す。 図７は、本発明に基づく逆導電ＩＧＢＴの他の製造方法の中の製造工程を示す。 図８は、本発明に基づく逆導電ＩＧＢＴの他の製造方法の中の製造工程を示す。 図９は、トレンチ・ゲート電極を備えた、本発明に基づく逆導電ＩＧＢＴの他の実施形態の断面図を示す。 図１０は、エンハンスメント・レイヤを備えた、本発明に基づく逆導電ＩＧＢＴの他の実施形態の断面図を示す。 図１１は、本発明に基づく逆導電ＩＧＢＴの他の実施形態の断面図を示す。 図１２は、本発明に基づく逆導電ＩＧＢＴの他の実施形態の断面図を示す。 図１３は、本発明に基づく逆導電ＩＧＢＴの他の実施形態の断面図を示す。
本発明の主題が、添付図面を参照しながら、以下のテクストにおいて、より詳細に説明される。
図面の中で使用されている参照符号及びそれらの意味は、参照符号のリストの中にまとめられている。一般的に、同様なまたは同様に機能する部分には、同一の参照符号が与えられている。ここに記載された実施形態は、例として意図されたものであって、本発明を限定するものではない。
図２の中に、本発明の逆導電絶縁ゲート・バイポーラ・トランジスタ１の第一の実施形態が示されている。ＲＣ−ＩＧＢＴ１は、第一のメイン側２１、及び第一のメイン側２１と反対側の第二のメイン側２２を備えたｎタイプの第一のレイヤ２を有している。ｐタイプの第二のレイヤ３が、第一のメイン側２１の上に配置されている。少なくとも一つのｎタイプの第三のレイヤ４が、第一のメイン側２１の上に配置され、且つ第二のレイヤ３により周囲を取り囲まれている。前記少なくとも一つの第三のレイヤ４は、第一のレイヤ２より高いドープ濃度を有している。第五の電気的に絶縁性のレイヤが、第一、第二及び第三のレイヤ２，３，４の上で、第一のメイン側２１の上に配置されている。この第五ノレイヤは、前記少なくとも一つの第三のレイヤ４、第二のレイヤ３及び第一のレイヤ２を少なくとも部分的に覆う。導電性の第四のレイヤ５が、第一のメイン側２１の上に配置され、この第一のメイン側は、第五のレイヤ６により、前記少なくとも一つの第三のレイヤ４、第二のレイヤ３及び第一のレイヤ２から電気的に絶縁されている。好ましくは、第四のレイヤ５は、第五のレイヤ６の中に埋め込まれる。
典型的には、第五のレイヤ６は、第一の電気的に絶縁性のレイヤ６１及び第二の電気的に絶縁性のレイヤ６２を有していて、第一の電気的に絶縁性のレイヤは、好ましくは二酸化シリコンから作られ、第二の電気的に絶縁性のレイヤもまた、好ましくは、二酸化シリコンから作られ、好ましくは、第一の電気的に絶縁性のレイヤ６１と同一の材料から作られている。第二の電気的に絶縁性のレイヤ６２は、第一の電気的に絶縁性のレイヤ６１の上を覆う。図２に示されているように、プラナー・ゲート電極として形成された第四のレイヤ５を備えたＲＣ−ＩＧＢＴのために、第一の電気的に絶縁性のレイヤ６１は、第一のメイン側２１の上面に配置されている。第五のレイヤ６を形成する第一及び第二の電気的に絶縁性のレイヤ６１，６２の間に、ゲート電極を形成する第四のレイヤ５が埋め込まれ、典型的には、完全に埋め込まれている。このようにして、第四のレイヤ５は、第一の電気的に絶縁されたレイヤ６１により、第一、第二及び第三のレイヤ２，３，４から分離されている。第四のレイヤ５は、典型的に、高濃度にドープされたポリシリコンまたはアルミニウムのような金属から作られている。
前記少なくとも一つの第三のレイヤ４、第四のレイヤ５及び第五のレイヤ６は、第一の開口１６が第二のレイヤ３の上方に作られるように形成されている。第一の開口１６は、前記少なくとも一つの第三のレイヤ４、第四のレイヤ５及び第五のレイヤ６により周囲を取り囲まれている。第一の開口１６は、コンタクト開口として形成されている。
第一の電気的接点１０が、第一の開口１６の中で、第一のメイン側２１の上に配置されている。この第一の電気的接点１０もまた、典型的に、第五のレイヤ６の上を覆うが、分離されていて、このようにして、第二の電気的に絶縁性のレイヤ６２により、第四のレイヤ５から電気的に絶縁される。この第一の電気的接点は、第二のレイヤ３及び第三のレイヤ４と直接電気的に接触する状態にある。
少なくとも一つのｐタイプの第六のレイヤ７及び少なくとも一つのｎタイプの第七のレイヤ８が、第二のメイン側２２の上に配置され、前記少なくとも一つの第六及び第七のレイヤ７，８は、一平面内に交互に配置される。第七のレイヤ８は、第一のレイヤ２より高いドープ濃度を有している。好ましい実施形態において、第七のレイヤ８は、第一の開口１６の直接下側に配置されるが、第七のレイヤ８の位置は、図１１に示されているように、サイドにシフトされることも可能である。第七のレイヤ８を第一の開口１６に対して位置合わせすること、従って第一の電気的接点１０に対して位置合わせすることは必要とされない。
第二の電気的接点１１が、第二のメイン側２２の上に配置され、前記少なくとも一つの第六及び第七のレイヤ７，８と直接電気的に接触する状態にある。
欠陥レイヤとして形成される第九の再結合レイヤ１２は、第一の欠陥領域１２１を有していて、第一の開口１６に対して自己整列される状態で配置される。即ち、第九のレイヤ１２の範囲は、第一のコンタクト開口６の境界により制限され、第二のレイヤ３の中か、あるいは、図４に示されているように、第二のレイヤ３の下側の第一のレイヤ２の中に制限される。第一の欠陥領域１２１は、第一のレイヤ２の中に、第二のレイヤ３と第一のレイヤ２の間の接合部の下側に、最大で１０μｍの深さに配置される。これらの図面において、第九のレイヤ１２は、第九のレイヤ１２の中の最大の再結合中心濃度のエリアにより表される。第九のレイヤ１２の深さは、最大の再結合中心濃度の深さとして理解されなければならない。
他の好ましい実施形態において（図面には示されていない）、第九の欠陥レイヤ１２は、第一の開口１６に対して自己整列された状態で配置され、即ち、第九のレイヤ１２の位置は、第一のコンタクト開口１６の下側、第二のレイヤ３の中及び第二のレイヤ３の下側第一のレイヤ２の中のエリアに限定される。即ち第九のレイヤ１２は、この場合、第二のレイヤ３の中の領域から第一のレイヤ２の中の領域まで伸びている。
図１２に示されているように、本発明のＲＣ−ＩＧＢＴはまた、一つ以上の第九のレイヤ、例えば二つの第九のレイヤを有することも可能である。これらの第九のレイヤ１２の内の一つが、第二のレイヤ３の中に配置されることも可能であり、そして更なる第九のレイヤ１２’が第一のレイヤ２の中に配置されることも可能である。
図１３に示された、更なる実施形態において、前記少なくとも一つの第九のレイヤ１２，１２’は、第一の欠陥領域１２１、及び少なくとも一つの第二の欠陥領域１２２を有していて、第一の欠陥領域は、第一の開口１６の下側に配置され、第二の欠陥領域は、第四及び第五のレイヤ５，６の下側に配置され、即ち、第一のマスク１４の下側に配置されている。第一の欠陥領域１２１は、第二の欠陥領域１２２よりも深い深さに配置され、第二の欠陥領域１２２は、最大で第二のレイヤ３の厚さに対応する深さに、特に、最大で１μｍの深さに、配置される。
図１０に示された、他の好ましい実施形態において、第十のｎドープされたレイヤ１７が、エンハンスメント・レイヤとして形成され、より低いオン状態損失を有するために、第二のレイヤ３と第一のレイヤ２の間に配置されている。第十のレイヤ１７は、第二のレイヤ３を第一のレイヤ２から分離し、且つ、第一のレイヤ２より高いドープ濃度を有している。
プラナー・ゲート電極を備えた、本発明のＲＣ−ＩＧＢＴの代わりに、本発明のＲＣ−ＩＧＢＴは、図９に示されているように、トレンチ・ゲート電極として形成された第四のレイヤ５’を有していても良い。トレンチ・ゲート電極５’は、第二のレイヤ３と同一の平面の中に、第二のレイヤ３に隣接して配置され、第一の絶縁レイヤ６１により互いから分離され、この第一の絶縁レイヤはまた、第四のレイヤ５’を第一のレイヤ２から分離する。第二の絶縁レイヤ６２が、トレンチ・ゲート電極５’として形成された第四のレイヤの上面の上に配置され、それにより、第四のレイヤ５’を第一の電気的接点１０から絶縁している。
図３に示されているように、他の好ましい実施形態において、ＲＣ−ＩＧＢＴ１は、ｎタイプの第八のレイヤ９を更に有している、この第八のレイヤは、第一のレイヤ２と、前記少なくとも一つの第六及び第七のレイヤ７，８が配置された平面との間に配置され、この第八のレイヤ９は、第一のレイヤ２より高いドープ濃度、且つ第七のレイヤ８より低いドーピング濃度を有している。
他の実施形態において、導電性タイプが入れ替えられる。即ち、第一の導電性タイプの全てのレイヤは、ｐタイプ（例えば第一のレイヤ２）であり、第二の導電性タイプ全てのレイヤは、ｎタイプの（例えば第二のレイヤ３）である。
本発明のＲＣ−ＩＧＢＴ１において、ダイオードが、第一の電気的接点１０（ダイオードにおけるアノード電極を形成する）、第二のレイヤ３（その一部がアノード・レイヤを形成する）、第一のレイヤ２（その一部がベース・レイヤを形成する）、第七のレイヤ８（カソード・レイヤを形成する）と、第二の電気的接点１１（カソード電極を形成する）との間に形成される。
本発明のＲＣ−ＩＧＢＴ１において、絶縁バイポーラ・トランジスタ（ＩＧＢＴ）が、第一の電気的接点１０（ＩＧＢＴにおけるエミッタ電極を形成する）、第三のレイヤ４（ソース領域を形成する）、第二のレイヤ３（その一部が、チャネル領域を形成する）、第一のレイヤ２（その一部が、ベース領域を形成する）、第六のレイヤ７（コレクタ・レイヤを形成する）と、第二の電気的接点１１（その一部がコレクタ電極を形成する）との間に形成される。
本発明の逆導電絶縁ゲート・バイポーラ・トランジスタは、例えばコンバータの中で使用されることも可能である。
本発明の逆導電絶縁ゲート・バイポーラ・トランジスタ１を製造するための方法において、以下の工程が実施される：
− ｎタイプのウエーハ１３が、第一の側１３１、及び第一の側１３１の反対側の第二の側１３２を有している。ウエーハ１３の一部であって、完成された逆導電絶縁ゲート・バイポーラ・トランジスタにおいて修正されないドープ濃度を有する部分が、第一のレイヤ２を形成する。ｐタイプの第二のレイヤ３が、第一の側１３１の上に作り出される。
− 第二のレイヤ３により周囲を取り囲まれた少なくとも一つのｎタイプの第三のレイヤ４が、第一の側１３１の上に作り出される。第三のレイヤ４は、第一のレイヤ２より高いドープ濃度を有している。
− その後で、第一の電気的に絶縁性のレイヤ６１が第一の側１３１の上に作り出される。この第一の電気的に絶縁性のレイヤは、前記少なくとも一つの第三のレイヤ４、第二のレイヤ３及び第一のレイヤ２を部分的に覆う。典型的に、第三のレイヤ４は、第一の側１３１で完全に覆われ、第二のレイヤ３は、第一の側１３１で、第二のレイヤ３の一部であって、第三のレイヤ４と第一のレイヤ２の間にある部分で覆われ、そして、第一のレイヤ２はまた、第一の側１３１にある部分でも完全に覆われる。
− 導電性の第四のレイヤ５が、第一の側１３１の上に作り出され、この第四のレイヤは、第一の電気的に絶縁性のレイヤ６１の上に配置される。第四のレイヤ５は、典型的に、高濃度にドープされたポリシリコンまたはアルミニウムのような金属から作られる。
− 好ましくは、第二の電気的に絶縁性のレイヤ６２が、導電性の第四のレイヤ５の上に、 第四のレイヤ５が第一及の電気的に絶縁性のレイヤ６１と第二の電気的に絶縁性のレイヤ６２の間に配置されるように、形成される、典型的に、第四のレイヤ５は完全に埋め込まれる。第二の電気的に絶縁性のレイヤ６２は、先に記載されたように、典型的に、低温二酸化シリコン材料から作られる。第一及び第二の電気的に絶縁性のレイヤ６１，６２は、第五のレイヤ６を形成する。
− 前記少なくとも一つの第三のレイヤ、第四のレイヤ及び第五のレイヤ４，５，６は、それらが第二のレイヤ３の上方に第一の開口１６を形成するように作り出される。
− 第一の電気的接点１０が、第一の側１３１の上に作り出され、この第一の電気的接点は、第二のレイヤ３及び第三のレイヤ４と直接電気的に接触する状態にある。典型的に、第一の電気的接点１０は、第五のレイヤ６を覆う。
− 少なくとも一つのｐタイプの第六のレイヤ７、及び少なくとも一つのｎタイプの第七のレイヤ８（第一のレイヤ２より高いドープ濃度を有している）が、ウエーハ１３の第二の側１３２に作り出される。前記少なくとも一つの第六及び第七のレイヤ７，８は、一平面内に交互に配置される。
− 第二の電気的接点１１が、第一のレイヤ２と反対側のサイドで、前記少なくとも一つの第六及び第七のレイヤ７，８の上の、第二の側１３２の上に作り出される。この第二の電気的接点１１は、前記少なくとも一つの第六及び第七のレイヤ７，８と直接電気的に接触する状態にある。
− 第四及び第五のレイヤ５，６を作り出した後、第九のレイヤ１２が、第一の開口１６を介して、第一の側１３１へのイオンのインプランテイションにより、欠陥レイヤとして作り出される。図５から８において、インプランテイションは、Ｓ字形の矢印により表されている。少なくとも第四及び第五のレイヤ（５，６）が、第一のマスク１４として使用される。
第一のマスク１４の導入のために、イオンが、第一の開口１６の中で、第一のマスク１４より深い深さまで、ウエーハの中に侵入するすることが可能である。第一のマスク１４の下側で、イオンが、最大で第二のレイヤ３の厚さまで、ウエーハ１３の中に侵入する。特に、イオンは、最大で１μｍの深さまで、ウエーハ１３の中に侵入する。この場合、図１３に示されているように、第九のレイヤ１２は、第一の開口１６に対して位置合わせされた第一の欠陥領域１２１を有している、即ち第九のレイヤ１２の範囲は、第一のコンタクト開口１６の境界により制限され、第一の開口１６の下側にあり、第二の欠陥領域１２２は、第一のマスク１４の下側にある。第二の欠陥領域１２２が、第一のメイン側２１の近傍に配置されているので、このデバイスは、ＩＧＢＴ特性を損なうことなく、改善されたダイオード特性の優位性を実現することが可能である。
その代わりに、第一のマスク１４により、イオンが、第一の開口１６の周りのエリア内で、ウエーハ１３の中に侵入することが防止され、それによって、第九のレイヤ１２は、第一の開口１６の下側のウエーハの中にのみ形成されることになる。この場合、第九のレイヤ１２は、第一の開口１６の下側に配置された第一の欠陥領域１２１のみを有している。
好ましい実施形態において、図５に示されているように、第九の欠陥レイヤ１２を作り出すためのイオンが、第一の電気的接点１０を作り出す前に、打ち込まれる。その代わりに、図６に示されているように、第九のレイヤ１２を作り出すためのイオンが、第一の電気的接点１０を作り出した後に打ち込まれる。その場合には、第一のマスク１４は、第一の電気的接点１０を更に有している。
図７に示されているように、更なる好ましい実施形態において、第二のマスク１５が、第一の電気的接点１０を作り出す前に、第五のレイヤ６の上に作り出される。この第五のレイヤは、第二のレイヤ３の上方に第二の開口を有していて、この第二の開口は、好ましくは第一の開口１６に対応している。第一のマスク１４は、第二のマスク１５を更に有している。第二のマスク１５は、好ましくはレジスト・マスクであって、このレジスト・マスクは、ＲＣ−ＩＧＢＴを完成する前に取り除かれる。第二のマスク１５の導入により、第一のマスク１４の厚さが増大され、このようにして、マスク内へのイオン吸収が改善される。イオン・インプランテイションのために、より高いエネルギーが使用されることも可能である、それは、もし、第九のレイヤ１２を、ウエーハ１３のより深い深さに作り出すことが望まれる場合に、好ましい。
その代わりに、図８は、第二のマスク１５’を示していて、この第二のマスクは、第一の電気的接点１０を作り出した後、第一の電気的接点１０の上に作り出される。この第二のマスク１５’もまた、第二のレイヤ３の上方に第二の開口を有していて、この第二の開口は、好ましくは、第一の開口１６に対応している。しかし、第二の開口が、第一の開口１６と比較して、より広いこと、より小さいこと、またはシフトされることも可能である。第一のマスク１４は、第二のマスク１５’を更に有している。第二のマスク１５’は、好ましくは、レジスト・マスクであって、このレジスト・マスクは、ＲＣ−ＩＧＢＴを完成する前に取り除かれる。
その代わりに、第二のマスク１５’は金属マスクであって、この金属マスクは、半導体デバイスを完成する前に取り除かれることも、完成されたデバイスにおいて維持されることも、可能である。そのような金属の第二のマスク１５’もまた、第一の電気的接点１０を作り出す前または後に、導入されても良い。
インプランテイションのためのイオンとして、水素またはヘリウム・イオンが使用されても良い。
他の好ましい実施形態において、インプランテイションのためのイオンは、燐または硼素イオンである。燐または硼素イオンは、特に、複数の荷電数の荷電イオンであっても良く、例えば、２価の荷電数の硼素（Ｂ＋＋）または３価の荷電数の燐（Ｐ＋＋＋）などである。インプランテイションのためのイオンのドーズ量は、好ましくは、１＊１０１１／ｃｍ２より高い。好ましくは、イオンのインプランテイションの後、アニール工程が、特に、５００℃以下の温度で、そして特に１５０℃と４５０℃の間の温度で実施され、それにより、ｐタイプの第二のレイヤ３の中で、ドープの効果が生じないことが確保され、局部的な寿命が維持される。
第九のレイヤ１２が、第二のレイヤ３の中に、または第二のレイヤ３の下側第一のレイヤ２の中に、作り出されても良い。他の好ましい実施形態において、第九のレイヤ１２は、第二及び第一のレイヤ２，３の中に、即ち、第二のレイヤ３から第一のレイヤ２へ伸びるエリアの中に配置される。
本発明のＲＣ−ＩＧＢＴが二つまたはそれ以上の第九の欠陥レイヤ１２，１２’を有している場合、これらの第九のレイヤ１２の内の一つが、水素またはヘリウム・イオンのインプランテイションより作り出されることも可能であり、そして、更なる第九の欠陥レイヤ１２’が、燐または硼素イオンのインプランテイションより作り出されることも可能である。それに加えて、インプランテイション工程が、デバイス製造の異なるステージで実施されることも可能であり、例えば、第一の電気的接点１０を作り出す前に一つのインプランテイション工程が、そして、第一の電気的接点１０を作りした後に更なる工程が実施されることも可能であり、または、第二のマスク１５，１５’の導入前に一つインプランテイションが、第二のマスク１５，１５’の導入後に他のインプランテイションが実施されることも可能であり、それによって、欠陥レイヤ１２，１２’の位置及び性質を最適化するための、数多くの可能性が生ずることになる。
１…ＲＣ−ＩＧＢＴ、２…第一のレイヤ、２１…第一のメイン側、２２…第二のメイン側、３…第二のレイヤ、４…第三のレイヤ、５…第四のレイヤ、６…第五のレイヤ、６１…第一の電気的に絶縁性のレイヤ、６２…第二の電気的に絶縁性のレイヤ、７…第六のレイヤ、８…第七のレイヤ、９…第八のレイヤ、１０…第一の電気的接点、１１…第二の電気的接点、１２，１２’…第九のレイヤ、１２１…第一の欠陥領域、１２２…第二の欠陥領域、１３…ウエーハ、１３１…第一の側、１３２…第二の側、１４…第一のマスク、１５，１５’…第二のマスク、１６…第一の開口、１７…第十のレイヤ。

Claims (18)

  1. 逆導電絶縁ゲート・バイポーラ・トランジスタ（１）を製造するための方法であって、
    第一の側（１３１）、及び第一の側（１３１）の反対側の第二の側（１３２）を備えた第一の導電性タイプのウエーハ（１３）の上で、完成された逆導電絶縁ゲート・バイポーラ・トランジスタにおいて修正されないドープ濃度を有しているウエーハの部分（１３）が第一のレイヤ（２）を形成し、
    第二の導電性タイプの第二のレイヤ（３）、及び第二のレイヤ（３）により周囲を取り囲まれた第一の導電性タイプの少なくとも一つの第三のレイヤ（４）が、第一の側（１３１）の上に作り出され、
    その後で、第五の電気的に絶縁性のレイヤ（６）が第一の側（１３１）の上に作り出され、この第五のレイヤは、前記少なくとも一つの第三のレイヤ（４）、第二のレイヤ（３）及び第一のレイヤ（２）を部分的に覆い、
    導電性の第四のレイヤ（５，５’）が、第一の側（１３１）の上に作り出され、この第四のレイヤは、第五のレイヤ（６）によりウエーハ（１３）から絶縁され、前記少なくとも一つの第三のレイヤ（４）、第四のレイヤ（５，５’）及び第五のレイヤ（６）は、それらが、第二のレイヤ（３）の上方に第一の開口（１６）を形成するように作り出され、
    第一の電気的接点（１０）が、第一の側（１３１）の上に作り出され、この第一の電気的接点は、第一の開口（１６）の中で、第二のレイヤ（３）及び第三のレイヤ（４）と直接的に接触する状態にあり、
    第二の導電性タイプの少なくとも一つの第六のレイヤ（７）及び第一の導電性タイプの少なくとも一つの第七のレイヤ（８）が、第二の側（１３２）の上に作り出され、前記少なくとも一つの第六及び第七のレイヤ（７，８）は、一平面内に交互に配置され、
    第二の電気的接点（１１）が、第二の側の上に作り出され（１３２）、この第二の電気的接点は、前記少なくとも一つの第六及び第七のレイヤ（７，８）と直接電気的に接触する状態にあり、且つ、
    第四及び第五のレイヤ（５，５’，６）を作り出した後、欠陥レイヤとして形成される少なくとも一つの第九のレイヤ（１２，１２’）が、少なくとも第四及び第五のレイヤ（５，６）を第一のマスク（１４）として用いて、第一の開口（１６）を介して、第一の側（１３１）へのイオンのインプランテイションにより作り出されること、
    を特徴とする逆導電絶縁ゲート・バイポーラ・トランジスタを製造するための方法。
  2. 下記特徴を有する請求項１に記載の方法：
    前記イオンは、第一の開口（１６）の中で、ウエーハ（１３）の中に、第一のマスク（１４）より下側の深さまで侵入し、
    前記イオンは、第一のマスク（１４）の下側に、最大で第二のレイヤ（３）の厚さまで、特に、最大で１μｍの深さまで、侵入する。
  3. 下記特徴を有する請求項１に記載の方法：
    前記イオンは、第一のマスク（１４）により、第一の開口（１６）の周囲でウエーハ（１３）の中に侵入することが防止される。
  4. 下記特徴を有する請求項１から３の何れか１項に記載の方法：
    前記少なくとも一つの第九のレイヤ（１２，１２’）を作り出すためのイオンは、第一の電気的接点（１０）を作り出す前に、打ち込まれる。
  5. 下記特徴を有する請求項１から３の何れか１項に記載の方法：
    前記少なくとも一つの第九のレイヤ（１２，１２’）を作り出すためのイオンは、第一の電気的接点（１０）を作り出した後に、打ち込まれ、
    第一のマスク（１４）は、第一の電気的接点（１０）を更に有している。
  6. 下記特徴を有する請求項４に記載の方法：
    第二のマスク（１５）が第五のレイヤ（６）の上方に作り出され、この第五のレイヤは、少なくとも第一の開口（１６）と重複する第二の開口（１７）を有し、且つ、
    前記第一のマスク（１４）は、この第二のマスク（１５）を更に有している。
  7. 下記特徴を有する請求項５に記載の方法：
    第二のマスク（１５’）が第一の電気的接点（１０）の上方に作り出され、この第二のマスク（１５’）は、少なくとも前記第一の開口（１６）と重複する第二の開口を有し、且つ、
    前記第一のマスク（１４）は、この第二のマスク（１５’）を更に有している。
  8. 下記特徴を有する請求項１から７の何れか１項に記載の方法：
    インプランテイションのための前記イオンは、水素またはヘリウム・イオンである。
  9. 下記特徴を有する請求項１から７の何れか１項に記載の方法：
    インプランテイションのための前記イオンは、燐または硼素イオンであり、特に、複数の電荷数の荷電イオンである。
  10. 下記特徴を有する請求項９に記載の方法：
    インプランテイションのための前記イオンのドーズ量は、１＊１０１１／ｃｍ２より高い。
  11. 下記特徴を有する請求項９または１０に記載の方法：
    前記イオンのインプランテイションの後に、アニール工程が実施され、特に、５００℃以下の温度で実施され、特に、１５０℃から４５０℃までの範囲内の温度で実施される。
  12. 下記特徴を有する請求項１１に記載の方法：
    前記少なくとも一つの第九のレイヤ（１２，１２’）は、第二のレイヤ（３）の中に、および／または、第二のレイヤ（３）の下側の第一のレイヤ（２）の中に、作り出される。
  13. 逆導電絶縁ゲート・バイポーラ・トランジスタ（１）であって、
    当該逆導電絶縁ゲート・バイポーラ・トランジスタ（１）は、
    第一のメイン側（２１）、及び第一のメイン側（２１）と反対側の第二のメイン側（２２）を備えた第一の導電性タイプの第一のレイヤ（２）を有し；
    第二の導電性タイプの第二のレイヤ（３）を有し、この第二のレイヤは第一のメイン側（２１）の上に配置され；
    第一の導電性タイプの少なくとも一つの第三のレイヤ（４）を有し、この第三のレイヤは、第一のメイン側（２１）の上に配置され、且つ、この少なくとも一つの第三のレイヤ（４）は、第二のレイヤ（３）により周囲を取り囲まれ；
    第五の電気的に絶縁性のレイヤ（６）を有し、この第五のレイヤは、第一のメイン側（２１）の上に配置され、且つ、前記少なくとも一つの第三のレイヤ（４）を少なくとも部分的に覆い；
    導電性の第四のレイヤ（５，５’）を有し、この第四のレイヤは、第一のメイン側（２１）の上に配置され、且つ、第五のレイヤ（６）により、前記少なくとも一つの第三のレイヤ（４）、第四のレイヤ（５，５’）及び第一のレイヤ（２）から電気的に絶縁され、ここで、前記少なくとも一つの第三のレイヤ（４）、第四のレイヤ（５，５’）及び第五のレイヤ（６）は、第一の開口（１６）が第二のレイヤ（３）の上方に配置されるように形成され；
    第一の電気的接点（１０）を有し、この第一の電気的接点は、第一のメイン側（２１）の上に配置され、且つ、第一の開口（１６）の中で、第二のレイヤ（３）及び第三のレイヤ（４）と直接電気的に接触する状態にあり；
    第二の導電性タイプの少なくとも一つの第六のレイヤ（７）及び第一の導電性タイプの少なくとも一つの第七のレイヤ（８）を有し、これら第六のレイヤ及び第七のレイヤは第二のメイン側（２２）の上に配置され、前記少なくとも一つの第六及び第七のレイヤ（７，８）は、一平面内に交互に配置され；
    第二の電気的接点（１１）を有し、この第二の電気的接点は、第二のメイン側（２２）の上に配置され、且つ、前記少なくとも一つの第六及び第七のレイヤ（７，８）と直接電気的に接触する状態にあり、
    少なくとも一つの第九のレイヤ（１２，１２’）を有し、この第九のレイヤは欠陥レイヤとして形成され、その横方向の広がりは、第二のレイヤ（３）の中で、および／または、第二のレイヤ（３）の下側の第一のレイヤ（２）の中の、第一の開口（１６）の境界により規定されるエリアに限定されること、
    を特徴とする逆導電絶縁ゲート・バイポーラ・トランジスタ。
  14. 下記特徴を有する請求項１３に記載の逆導電絶縁ゲート・バイポーラ・トランジスタ（１）：
    前記少なくとも一つの第九のレイヤ（１２，１２’）は、第二のレイヤ（３）と第一のレイヤ（２）の間の接続部の下方で、第一のレイヤ（２）の中に、最大で１０μｍの深さに配置される。
  15. 下記特徴を有する請求項１３または１４に記載の逆導電絶縁ゲート・バイポーラ・トランジスタ（１）：
    第一の導電性タイプの第八のレイヤ（９）が、第一のレイヤ（２）と、前記少なくとも一つの第六及び第七のレイヤ（７，８）が配置された平面との間に配置されている。
  16. 下記特徴を有する請求項１３から１５の何れか１項に記載の逆導電絶縁ゲート・バイポーラ・トランジスタ（１）：
    前記少なくとも一つの第九のレイヤ（１２，１２’）は、第一の開口（１６）の下側に配置された第一の欠陥領域（１２１）、及び、第四及び第五のレイヤ（５，６）の下側に配置された少なくとも一つの第二の欠陥領域（１２２）を有し、
    第一の欠陥領域（１２１）は、第二の欠陥領域（１２２）よりも深い深さの中に配置され、
    第二の欠陥領域（１２２）は、最大で、第二のレイヤ（３）の厚さに対応する深さに配置され、特に、最大で１μｍの深さに配置されている。
  17. 下記特徴を有する請求項１４から１６の何れか１項に記載の逆導電絶縁ゲート・バイポーラ・トランジスタ（１）：
    第一の導電性タイプの第十のレイヤ（１７）が、第二のレイヤ（３）と第一のレイヤ（２）の間に配置され、且つ、第十のレイヤ（１７）は、第二のレイヤ（３）と第一のレイヤ（２）を分離している。
  18. 請求項１４から１７の何れか１項に記載の逆導電絶縁ゲート・バイポーラ・トランジスタ（１）を備えたコンバータ。
JP2010533539A 2007-11-14 2008-11-06 逆導電絶縁ゲート・バイポーラ・トランジスタを製造するための方法 Active JP5693962B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP07120665A EP2061084A1 (en) 2007-11-14 2007-11-14 Reverse-conducting insulated gate bipolar transistor and corresponding manufacturing method
EP07120665.0 2007-11-14
PCT/EP2008/065030 WO2009062876A1 (en) 2007-11-14 2008-11-06 Reverse-conducting insulated gate bipolar transistor and corresponding manufacturing method

Publications (2)

Publication Number Publication Date
JP2011503889A true JP2011503889A (ja) 2011-01-27
JP5693962B2 JP5693962B2 (ja) 2015-04-01

Family

ID=39322089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010533539A Active JP5693962B2 (ja) 2007-11-14 2008-11-06 逆導電絶縁ゲート・バイポーラ・トランジスタを製造するための方法

Country Status (5)

Country Link
US (1) US8450777B2 (ja)
EP (2) EP2061084A1 (ja)
JP (1) JP5693962B2 (ja)
CN (1) CN101861651B (ja)
WO (1) WO2009062876A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012231092A (ja) * 2011-04-27 2012-11-22 Toyota Motor Corp 半導体装置の製造方法
WO2015189929A1 (ja) * 2014-06-11 2015-12-17 株式会社日立製作所 半導体装置、パワーモジュール、電力変換装置および半導体装置の製造方法
JP2018157211A (ja) * 2017-03-20 2018-10-04 インフィニオン テクノロジーズ オーストリア アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｕｓｔｒｉａ ＡＧ パワー半導体デバイス
US10553436B2 (en) 2017-03-16 2020-02-04 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device using photoresist as ion implantation mask
JP2022017550A (ja) * 2017-11-28 2022-01-25 富士電機株式会社 炭化珪素半導体装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100117117A1 (en) * 2008-11-10 2010-05-13 Infineon Technologies Ag Vertical IGBT Device
US20130341673A1 (en) * 2012-06-21 2013-12-26 Infineon Technologies Ag Reverse Conducting IGBT
US9018048B2 (en) * 2012-09-27 2015-04-28 Stmicroelectronics S.R.L. Process for manufactuirng super-barrier rectifiers
CN103855203B (zh) * 2012-12-07 2018-06-01 中国科学院微电子研究所 一种逆导型绝缘栅双极晶体管结构及其制备方法
CN104425254A (zh) * 2013-08-30 2015-03-18 无锡华润上华半导体有限公司 一种igbt的制造方法
WO2015039274A1 (zh) * 2013-09-17 2015-03-26 江苏物联网研究发展中心 一种ti-igbt器件及其制造方法
US9147727B2 (en) 2013-09-30 2015-09-29 Infineon Technologies Ag Semiconductor device and method for forming a semiconductor device
US9082629B2 (en) 2013-09-30 2015-07-14 Infineon Technologies Ag Semiconductor device and method for forming a semiconductor device
US9159819B2 (en) 2014-02-20 2015-10-13 Infineon Technologies Ag Semiconductor device and RC-IGBT with zones directly adjoining a rear side electrode
WO2018105299A1 (ja) 2016-12-08 2018-06-14 富士電機株式会社 半導体装置の製造方法
CN113544824A (zh) * 2019-09-05 2021-10-22 富士电机株式会社 半导体装置以及半导体装置的制造方法
GB2589543A (en) 2019-09-09 2021-06-09 Mqsemi Ag Method for forming a low injection P-type contact region and power semiconductor devices with the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03238871A (ja) * 1990-02-15 1991-10-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH061838B2 (ja) * 1984-02-22 1994-01-05 ゼネラル・エレクトリック・カンパニイ 縦型ｍｏｓｆｅｔ装置の製造方法
JP2005057235A (ja) * 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP2005317751A (ja) * 2004-04-28 2005-11-10 Mitsubishi Electric Corp 逆導通型半導体素子とその製造方法
JP2007095997A (ja) * 2005-09-29 2007-04-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2007103770A (ja) * 2005-10-06 2007-04-19 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3067687B2 (ja) * 1997-05-08 2000-07-17 富士電機株式会社 Ｉｇｂｔ駆動回路
DE10261424B3 (de) * 2002-12-30 2004-07-01 Infineon Technologies Ag Verfahren zum Herstellen eines Emitters mit niedrigem Emitterwirkungsgrad
CN1258210C (zh) * 2003-06-18 2006-05-31 北京工业大学 硅高速半导体开关器件制造方法
US7557386B2 (en) * 2006-03-30 2009-07-07 Infineon Technologies Austria Ag Reverse conducting IGBT with vertical carrier lifetime adjustment

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH061838B2 (ja) * 1984-02-22 1994-01-05 ゼネラル・エレクトリック・カンパニイ 縦型ｍｏｓｆｅｔ装置の製造方法
JPH03238871A (ja) * 1990-02-15 1991-10-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2005057235A (ja) * 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP2005317751A (ja) * 2004-04-28 2005-11-10 Mitsubishi Electric Corp 逆導通型半導体素子とその製造方法
JP2007095997A (ja) * 2005-09-29 2007-04-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2007103770A (ja) * 2005-10-06 2007-04-19 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012231092A (ja) * 2011-04-27 2012-11-22 Toyota Motor Corp 半導体装置の製造方法
WO2015189929A1 (ja) * 2014-06-11 2015-12-17 株式会社日立製作所 半導体装置、パワーモジュール、電力変換装置および半導体装置の製造方法
US10553436B2 (en) 2017-03-16 2020-02-04 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device using photoresist as ion implantation mask
JP2018157211A (ja) * 2017-03-20 2018-10-04 インフィニオン テクノロジーズ オーストリア アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｕｓｔｒｉａ ＡＧ パワー半導体デバイス
US10790384B2 (en) 2017-03-20 2020-09-29 Infineon Technologies Austria Ag Power semiconductor device having overvoltage protection
US11843045B2 (en) 2017-03-20 2023-12-12 Infineon Technologies Austria Ag Power semiconductor device having overvoltage protection and method of manufacturing the same
JP2022017550A (ja) * 2017-11-28 2022-01-25 富士電機株式会社 炭化珪素半導体装置
JP7276407B2 (ja) 2017-11-28 2023-05-18 富士電機株式会社 炭化珪素半導体装置

Also Published As

Publication number Publication date
US20100270585A1 (en) 2010-10-28
WO2009062876A1 (en) 2009-05-22
JP5693962B2 (ja) 2015-04-01
CN101861651B (zh) 2016-06-01
CN101861651A (zh) 2010-10-13
US8450777B2 (en) 2013-05-28
EP2215659A1 (en) 2010-08-11
EP2061084A1 (en) 2009-05-20
EP2215659B1 (en) 2018-02-28

Similar Documents

Publication Publication Date Title
JP5693962B2 (ja) 逆導電絶縁ゲート・バイポーラ・トランジスタを製造するための方法
JP5543364B2 (ja) 逆導電半導体デバイス及びそのような逆導電半導体デバイスを製造するための方法
US8435863B2 (en) Reverse-conducting semiconductor device and method for manufacturing such a reverse-conducting semiconductor device
JP6021908B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JP5985624B2 (ja) 絶縁ゲート型トランジスタおよびその製造方法
US7768101B2 (en) Semiconductor device having an insulated gate bipolar transistor and a free wheel diode
US8729600B2 (en) Insulated gate bipolar transistor (IGBT) with hole stopper layer
JP2012039082A (ja) 半導体装置およびその製造方法
JP6660611B2 (ja) 半導体装置および半導体装置の製造方法
JP2011243919A (ja) 半導体装置およびその製造方法
JP6681238B2 (ja) 半導体装置および半導体装置の製造方法
JP2011018809A (ja) 半導体装置およびその製造方法
US20240120406A1 (en) Method of manufacturing semiconductor device
JP2020115550A (ja) 半導体装置および半導体装置の製造方法
JP2024090365A (ja) 半導体装置およびその製造方法
GB2589543A (en) Method for forming a low injection P-type contact region and power semiconductor devices with the same
JP2024046441A (ja) 半導体装置およびその製造方法
CN118248691A (zh) 半导体器件及其制造方法
CN117438305A (zh) 一种绝缘栅双极型晶体管及其制备方法
JP2008277458A (ja) 高耐圧半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130514

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130813

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150204

R150 Certificate of patent or registration of utility model

Ref document number: 5693962

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350