JP2011502354A - 電流によって誘起されるスピン運動量移動に基づいた、高速かつ低電力な磁気デバイス - Google Patents

電流によって誘起されるスピン運動量移動に基づいた、高速かつ低電力な磁気デバイス Download PDF

Info

Publication number
JP2011502354A
JP2011502354A JP2010531338A JP2010531338A JP2011502354A JP 2011502354 A JP2011502354 A JP 2011502354A JP 2010531338 A JP2010531338 A JP 2010531338A JP 2010531338 A JP2010531338 A JP 2010531338A JP 2011502354 A JP2011502354 A JP 2011502354A
Authority
JP
Japan
Prior art keywords
layer
magnetic
magnetization
magnetic layer
free
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010531338A
Other languages
English (en)
Other versions
JP5414681B2 (ja
Inventor
ケント，アンドルー
オジールマザ，バルバロッス
ゴンサレス，ガルシア，エンリケ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New York University NYU
Original Assignee
New York University NYU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New York University NYU filed Critical New York University NYU
Publication of JP2011502354A publication Critical patent/JP2011502354A/ja
Application granted granted Critical
Publication of JP5414681B2 publication Critical patent/JP5414681B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

メモリセル用の磁気デバイスの磁気領域における磁化方向及び／又はヘリシティを、スピン偏極電流を用いて制御及びスイッチングするための、高速かつ低電力な方法に関する。磁気デバイスは、固定された磁気ヘリシティ及び／又は磁化方向を含む参照磁化層と、可変である磁気ヘリシティを含む自由磁化層と、を含んで構成される。固定磁化層及び自由磁化層は、非磁性層を介して分離されることが好ましく、また、参照層は、参照層に対して垂直な容易軸を含む。情報を書き込むための磁気メモリとして機能させるためには、デバイスに電流を印加することにより、デバイスの磁性状態を変化させるトルクを誘起させる。デバイスの磁性状態に依存する抵抗値が測定され、これにより、デバイスに格納された情報が読み出される。
【選択図】 図１２

Description

本出願は、２００７年１０月３１日出願の米国特許出願第１１／９３２，７４５号に基づく優先権を主張し、この全内容が参照によって本明細書に組み込まれる。
本発明は、米国国立科学財団によって与えられた「Nanoscale Spin Transfer Devices and Materials」と題する契約番号NSF-DMR-0405620に基づく政府支援と、「Noise-Induced Escape in Multistable Systems」と題する契約番号NSF-PHY-0351964及びNSF-PHY-0601179に基づく政府支援と、米国国防総省の海軍研究事務所によって与えられた「Gate Controlled Ferromagnetism in Semiconductor Nanostructures」と題する管理番号ONR N0014-02-1-0995に基づく政府支援と、の下でなされた。米国政府は、本発明に一定の権利を有する。
本発明は、広義には、メモリ及び情報処理用途に用いられる磁気デバイス（例えば、巨大磁気抵抗（ＧＭＲ）デバイス）に関する。より詳しくは、本発明は、スピン偏極電流を用いて、上記のようなデバイスの磁気領域における磁化方向及び／又はヘリシティを制御及びスイッチングし得る、高速かつ低電力な方法に関する。
磁気メモリ及び情報処理用途では、スピン偏極された電子の流れを用いる磁気デバイスが注目されている。この種のデバイスは、通常、少なくとも２つの強磁性電極を備えており、これらの電極は、非磁性材料（例えば、金属又は絶縁体）を介して分離されている。電極の厚さは、通常、１ｎｍ〜５０ｎｍの範囲内である。非磁性材料が金属である場合には、この種のデバイスは、巨大磁気抵抗デバイス又はスピンバルブデバイスとして公知である。デバイスの抵抗値は、例えば、磁性電極どうしが互いに平行であるか、それとも、反平行（すなわち、双方の磁化は、互いに平行であるが、互いに逆方向になっている）であるかといったような、磁性電極どうしの磁化の相対的配向性（relative magnetization orientation）に依存する。一方の電極は、通常、ピン止めされた（pinned）磁化を有している。すなわち、この電極は、他方の電極と比較して、より大きな保磁力を有しており、その磁化配向を変更するためには、より大きな磁界か、又は、より大きなスピン偏極電流が必要とされる。第２の層は、自由電極として公知であり、その磁化方向は、前者に対して変更可能である。この第２の層の配向によって、情報を格納することができる。例えば、これらの層の反平行配置によって「１」が表され、かつ、これらの層の平行配置によって「０」が表され得る。あるいは、これらの層の反平行配置によって「０」が表され、かつ、これらの層の平行配置によって「１」が表され得る。デバイスの抵抗値は、これら２つの状態に応じて相違しており、それゆえ、デバイスの抵抗値を用いて、「０」と「１」とを識別することができる。この種のデバイスの重要な特徴は、デバイスが、不揮発性メモリであるということである。なぜなら、電源オフ時でも、磁気ハードドライブと同様に、デバイスが情報を保持するからである。磁性電極については、横方向（lateral）のサイズをサブミクロンとすることができ、また、磁化方向については、熱変動に関しても安定させることができる。
従来の磁気ランダムアクセスメモリ（ＭＲＡＭ）の構成では、複数の磁界を用いて、自由電極の磁化方向のスイッチングを行っている。これらの磁界は、磁性電極の近傍の、電流が流れるワイヤによって生成される。メモリデバイスは、複数のＭＲＡＭセルからなる稠密なアレイにより構成されるので、ワイヤは、その断面が小さくなければならない。ワイヤからの磁界が、長距離にわたる磁界を生成することにより（磁界は、ワイヤの中心からの距離の逆数に比例してしか減衰しない）、アレイを構成する素子間においてクロストークが発生し、そして、１つのデバイスが、他の複数のデバイスからの複数の磁界を受ける。このクロストークは、メモリの密度を制限し、及び／又は、メモリ動作におけるエラーを引き起こす。更に、上記のワイヤによって生成される磁界は、電極位置において約０．１テスラに制限され、この結果として、デバイスの動作速度が遅くなる。重要なことに、従来のメモリ構成では、スイッチング事象を引き起こすために、確率的な（ランダム）プロセス又は変動磁界も用いている。これは、本質的に遅く、また、信頼性が低い（例えば、R. H. Koch et al., Phys. Rev. Lett. 84, 5419 (2000)を参照されたい）。
米国特許第５，６９５，８６４号、及び、いくつかの他の刊行物（例えば、J. Slonckewski, Journal of Magnetism and Magnetic Materials 159, L1 (1996)）において、John Slonckewski氏は、スピン偏極電流を用いて磁性電極の磁化配向を直接的に変更させるメカニズムを説明した。提案されたメカニズムでは、流れている電子のスピン角運動量が、磁気領域の背景磁化（background magnetization）と直接的に相互作用する。動いている電子は、そのスピン角運動量の一部を背景磁化へと移動させ、そして、この領域の磁化に対してトルクを生成させる。このトルクは、この領域の磁化方向を変更させることができ、そして、その磁化方向をスイッチングさせることができる。更に、この相互作用は、電流が流れている領域のみに作用するので、局所的なものである。しかしながら、提案されたメカニズムは、理論的なものでしかなかった。
Slonckewski氏の特許には、磁気スイッチングのためにスピン運動量移動（spin-momentum transfer）を用いるＭＲＡＭデバイスが記載されている。しかしながら、提案されたデバイスは、低速であり、また、変動磁界及び確率的プロセスに依存して、磁化スイッチングを引き起こしている。更に、デバイスをスイッチングするためには、高い電流密度が必要とされる。「ラッチ又は論理ゲート」の好ましい実施形態の記載において、Slonckewski氏は、「・・・３つの磁石Ｆ１、Ｆ２及びＦ３の好ましい軸は、上述したように、全て「鉛直方向」（すなわち、同じ方向（direction）又は配向（orientation））である。これらが同一軸に対して平行である限りにおいては、他の配向であっても、機能可能である。」と述べている。後述するように、本発明者らによるデバイスでは、同一軸に対して平行ではない複数の層磁化（layer magnetizations）を利用しており、それゆえ、速度、信頼性、及び電力消費量において大いに有利である。
また、Jonathan Sun氏による米国特許第６，２５６，２２３号には、電流誘起の磁気スイッチングを用いるデバイスが記載されており、また、そのデバイスの動作に関する実験例が示されている。しかしながら、提案されたデバイスは、デバイス特性に関して一貫性が乏しいので、信頼性が低い。更に、磁気スイッチングに関して評価された時間は、高電流密度において、５０ｎｓｅｃであった。
スピン偏極電流の作用下において高速かつ信頼性の高い動作を行い得るデバイスが求められている。これには、磁化配向のスイッチング時に、より低い電力で動作し、かつ、より小さな閾値電流を有するデバイスが含まれる。
スピン運動量移動を用いるデバイスの従来構成に関する制限に鑑み、本発明の目的は、磁気メモリとして最適な構造か、又は、磁気情報処理デバイスとして最適な構造を提供することである。
本発明の他の目的は、動作速度に関しての利点を有する磁気デバイスを提供することである。
本発明の更に他の目的は、信頼性に関しての利点を有する磁気デバイスを提供することである。
本発明の更に他の目的は、動作時に比較的低い電力のみを必要とする磁気デバイスを提供することである。
本発明の更に他の目的は、格納された情報の安定性に関しての利点を有する磁気デバイスを提供することである。
本発明の更に他の目的は、大きな読出信号を有する磁気デバイスを提供することである。
本発明の上記の目的及び他の目的は、各層の磁化方向どうしが同一軸に沿って延在していない複数の磁性層を採用したデバイスによって、実現される。例えば、一態様では、２つの磁気領域が、互いに直交した磁化を有する。
本発明は、磁気デバイスに関するものであり、磁気デバイスは、強磁性層と非磁性層とを含んで構成され、そして、電流が、これらの層を通って流れ得る。磁気デバイスは、磁化方向が固定された強磁性層と、供給された電流に応答して磁化方向が自由に回転可能な別の強磁性層と、を含んで構成され、これらの層は、非磁性領域を介して分離されている。また、他の層から非磁性層を介して分離される第３の強磁性層は、磁化方向が固定されており、この第３の強磁性層を用いることにより、自由強磁性層の磁化方向を読み出すことができる。これらの強磁性層の磁化方向は、全てが同一軸に沿っているわけではない。ある好ましい態様では、第１の固定強磁性層の磁化方向は、層がなす平面に対して垂直である一方、自由強磁性層の磁化は、層がなす平面内に存在する。上述したように、層間を流れる電流は、スピン角運動量を、固定磁化層から自由磁化層へと移動させ、そして、自由層の磁化に対してトルクを生成する。このトルクは、電流及びその電流のスピン偏極に依存する比例係数を含み、固定層及び自由層の磁化方向のベクトル三重積に比例する。固定層の磁化方向と自由層の磁化方向とが直交している場合には、大きなトルクが生成される。
この大きなトルクは、自由磁化層の磁化方向に対して作用し、そして、自由磁化層の磁化を、層がなす平面から離れるように回転させる。自由磁化層の厚さが、幅寸法及び長さ寸法よりも小さいことにより、層がなす平面から離れるような自由磁化層の磁化の回転は、層がなす平面に対して垂直な方向に大きな磁界（すなわち「消磁磁界」）を生成する。
この消磁磁界は、自由磁化層の磁化ベクトルを、歳差運動（precess）させる（すなわち、磁化方向が、消磁磁界の方向の周りを回転する）。消磁磁界は、歳差運動の速度も決定する。大きな消磁磁界により、高い歳差運動速度がもたらされ、これは、高速の磁気スイッチングにとって最適な条件となる。本発明による磁気デバイスの利点は、層の磁気的応答を引き起こすために、又は、それを制御するために、不規則変動性の力や磁界を必要としないことである。
本発明の他の態様では、固定された磁気ヘリシティ及び／又は磁化方向を有する参照磁化層と、可変である磁気ヘリシティを含む少なくとも１つの磁化ベクトルを有する自由磁化層と、自由磁化層と参照磁化層とを空間的に分離する非磁性層と、を備える磁気デバイスが提供される。自由磁化層の磁気ヘリシティは、電流によって誘起されるスピン運動量移動を用いて変更され得る。好ましい一態様では、デバイスは、実質的なリング状構造であり、また、参照磁化層は、参照層に対してほぼ垂直な容易軸と、参照層がなす平面に対して垂直に固定された磁化と、を含んでいる。あるいは、参照層は、参照層に対してほぼ垂直な容易軸と、リング状構造に関して実質的に時計回りか又は反時計回りの磁気ヘリシティと、を含んでいる。
本発明の上記の特徴及び他の特徴は、本発明の例示的の実施形態に関する以下の詳細な説明と添付図面とにより、一層明らかとなるであろう。尚、添付図面においては、同様の構成要素に対して、同様の符号が付されている。
本発明に従う磁気デバイスを示す図である。 自由磁化層を示す図であり、図３Ａに示す電流パルスの印加時の、図１の電子デバイスの磁化ベクトルと消磁磁界とを示す。 自由磁化層を示す図であり、図３Ａに示す電流パルスの印加時の、図１の電子デバイスの磁化ベクトルと消磁磁界とを示す。 自由磁化層を示す図であり、図３Ａに示す電流パルスの印加時の、図１の電子デバイスの磁化ベクトルと消磁磁界とを示す。 自由磁化層を示す図であり、図３Ａに示す電流パルスの印加時の、図１の電子デバイスの磁化ベクトルと消磁磁界とを示す。 自由磁化層を示す図であり、図３Ａに示す電流パルスの印加時の、図１の電子デバイスの磁化ベクトルと消磁磁界とを示す。 磁気デバイスに印加され得る電流波形を示す図である。 磁気デバイスに印加され得る別の電流波形を示す図である。 本発明の一実施形態に従うメモリセルを示す図である。 自由磁化層を示す図であり、図４のメモリセルの磁化ベクトルと消磁磁界とを示す。 自由磁化層を示す図であり、図４のメモリセルの磁化ベクトルと消磁磁界とを示す。 自由磁化層を示す図であり、図４のメモリセルの磁化ベクトルと消磁磁界とを示す。 自由磁化層を示す図であり、図４のメモリセルの磁化ベクトルと消磁磁界とを示す。 自由磁化層を示す図であり、図４のメモリセルの磁化ベクトルと消磁磁界とを示す。 書込動作時に図４のメモリセルに印加され得る電流波形を示す図である。 図６Ａに示す電流パルスの印加の前後において、読出動作時にメモリセルから測定される抵抗値を示す図である。 ４状態メモリセルにおける自由磁化層を示す図である。 磁気デバイスに印加され得る電流波形の一例を示す図である。 図８に示す電流パルスの印加中及び印加後における自由磁化層の磁化成分を示す図である。 本発明の一実施形態に従うメモリセルを示す図であり、書込動作時に、正味電流は、自由磁化層を通過しない。 本発明に従う環状磁気デバイスを示す図である。 本発明の一実施形態に従う環状メモリセルを示す図である。 本発明の他の実施形態に従う環状メモリセルを示す図であり、各別の読出接点及び書込接点を備える。
〔基本的な磁気デバイスの構造〕
基本的なコンセプトの図示を目的として、図１は、柱状の多層磁気デバイスを示している。この磁気デバイスは、磁化方向が固定されたピン止め磁化層（pinned magnetic layer）ＦＭ１と、磁化方向がフリーである自由磁化層（free magnetic layer）ＦＭ２と、を含んで構成される。ベクトル（→）ｍ１（本来であれば、ｍ１の上に「→」を表記すべきところを、簡便的に、ｍ１の左横に「（→）」を表記する。以下同様。）は、ピン止め磁化層ＦＭ１の磁化ベクトルであり、また、ベクトル（→）ｍ２は、自由磁化層ＦＭ２の磁化ベクトルである。ピン止め磁化層ＦＭ１は、スピン角運動量の発生源として機能する。
ピン止め磁化層ＦＭ１と自由磁化層ＦＭ２とは、第１の非磁性層Ｎ１を介して分離されている。第１の非磁性層Ｎ１は、２つの層ＦＭ１，ＦＭ２を空間的に分離し、これにより、これらの磁気的相互作用が、最小化される。柱状の磁気デバイスは、通常、ナノメートルのサイズとされ、例えば、横方向では、約２００ｎｍよりも小さくされ得る。
自由磁化層ＦＭ２は、実質的には、２つの他の層（すなわち、ピン止め磁化層ＦＭ１及び非磁性層Ｎ１）を備える柱状の磁気デバイス内に組み込まれた、磁性薄膜部材である。この層の厚さは、通常、約１ｎｍ〜約５０ｎｍである。
柱状の磁気デバイスは、例えば、スパッタリングと、サブミクロンのステンシルマスクを介した熱蒸着及び電子ビーム蒸着と、を含む多くの異なる手法によって、層の積層順に形成され得る。また、これらの磁気デバイスは、スパッタリング、熱蒸着及び電子ビーム蒸着を用いて、積層順に形成され、この後、他の半導体ウェハ又は絶縁ウェハのシリコンを除去するように材料を除去して基板の表面上に柱状の磁気デバイスを残す減肉的なナノ形成プロセスを経て形成され得る。
強磁性層用の材料には、Ｆｅ、Ｃｏ、Ｎｉ、及びこれらの元素の合金（例えば、Ｎｉ１−ｘＦｅｘ）と；これらの強磁性金属と非磁性金属（例えば、Ｃｕ、Ｐｄ、Ｐｔ）との合金（例えば、ＮｉＭｎＳｂ）であって、室温にて材料が強磁性的に整列される組成の合金と；導電性材料と；導電性磁性酸化物（例えば、ＣｒＯ２及びＦｅ３Ｏ４）と；が含まれる（しかし、これらに限定するものではない）。非磁性層用の材料には、Ｃｕ、Ｃｒ、Ａｕ、Ａｇ、及びＡｌが含まれる（しかし、これらに限定するものではない）。非磁性層に対して主に要求されることは、層厚さと比較してより短い長さスケールにおいて、電子スピン方向を散乱させないことである。
電流源が、ピン止め磁化層ＦＭ１と自由磁化層ＦＭ２とに接続され、これにより、電流Ｉが、柱状のデバイスを流れることができる。
〔磁気スイッチングの方法〕
電流Ｉが、柱状の磁気デバイスに供給され（印加され）、そして、電流Ｉは、ピン止め磁化層ＦＭ１から第１の非磁性層Ｎ１を介して自由磁化層ＦＭ２へと、デバイスの様々な層を通って流れる。印加された電流Ｉにより、角運動量が、ピン止め磁化層ＦＭ１から自由磁化層ＦＭ２へと移動される。上述したように、ある磁気領域から他の磁気領域への角運動量の移動は、トルクを生成することができる。
図２Ａ〜図２Ｅは、図１に示す磁気デバイスを用いた磁気スイッチング方法の各ステップを示している。尚、簡略化のため、図２Ａ〜図２Ｅは、自由磁化層ＦＭ２と、この自由磁化層ＦＭ２の磁化ベクトル（→）ｍ２と、のみを示している。図２Ａは、電流Ｉを印加する前の、自由磁化層ＦＭ２の初期状態を示している。
図２Ｂ〜図２Ｄに示すように、図３Ａ及び図３Ｂに示すような形態の電流Ｉを印加することにより、角運動量が、ピン止め磁化層ＦＭ１から自由磁化層ＦＭ２へと移動される。このように角運動量がピン止め磁化層ＦＭ１から自由磁化層ＦＭ２へと移動されることにより、自由磁化層ＦＭ２の磁気モーメント上にトルク（→）τＳが生成される。
自由層の単位磁化あたりのトルク（→）τＳは、ベクトル三重積ａＩ（＾）ｍ２×（（＾）ｍ２×（＾）ｍ１）に比例する。ここで、（＾）ｍ２（本来であれば、ｍ２の上に「＾」を表記すべきところを、簡便的に、ｍ２の左横に「（＾）」を表記する。以下同様。）は、自由磁化層ＦＭ２の磁気モーメントの方向における単位ベクトルであり、（＾）ｍ１は、ピン止め磁化層ＦＭ１の磁気モーメントの方向における単位ベクトルである。係数ａＩは、電流Ｉと、電流Ｉのスピン偏極Ｐと、自由磁化層とピン止め磁化層との間の角度の余弦ｃｏｓ（θ）と、に依存しており、以下の式で表される。
ここで、
（エイチバー）は、換算プランク定数であり、ｇは、スピン偏極Ｐとｃｏｓ（θ）との関数であり、Ｍは、自由層の磁化密度であり、ｅは、電子の電荷であり、そして、Ｖは、自由層の容積である（J. Slonckewski, Journal of Magnetism and Magnetic Materials 159, L1 (1996)を参照されたい）。従って、ピン止め磁化層ＦＭ１の磁気モーメントと、自由磁化層ＦＭ２の磁気モーメントと、が互いに垂直である場合には、大きなトルク（→）τＳが生成される。
このトルク（→）τＳは、自由磁化層ＦＭ２の磁気モーメントに作用し、そして、自由磁化層ＦＭ２の磁化を、層がなす平面から離れるように回転させる。自由磁化層ＦＭ２の厚さが、自由磁化層ＦＭ２の幅寸法及び長さ寸法よりも小さいことにより、自由磁化層ＦＭ２がなす平面から離れるような自由磁化層ＦＭ２の磁化ベクトル（→）ｍ２の回転は、自由磁化層ＦＭ２がなす平面に対して垂直な方向に大きな磁界（すなわち「消磁磁界」）を生成する。
この消磁磁界は、自由磁化層ＦＭ２の磁化ベクトル（→）ｍ２を、歳差運動させ（すなわち、駆動し）、これにより、磁化方向が、磁界軸の周りを回転する。消磁磁界は、歳差運動の速度も決定する。大きな消磁磁界により、極めて高い歳差運動速度がもたらされ、これは、高速の磁気スイッチングにとって最適な条件となる。
従って、高速磁気スイッチングに最適な磁気メモリデバイスの構成では、ピン止め磁化層ＦＭ１の磁気モーメントは、自由磁化層ＦＭ２がなす平面に対して垂直であり、また、自由磁化層ＦＭ２の磁気モーメントは、複数の薄層により構成される柱状体の軸に対して垂直であり、更に、自由磁化層ＦＭ２の磁気モーメントは、自由磁化層ＦＭ２がなす平面内に存在する。
図２Ｅは、磁気スイッチングプロセスが終了した後の自由磁化層ＦＭ２を示している。図２Ａ及び図２Ｅに示すように、磁気スイッチングプロセスにより、自由磁化層ＦＭ２の磁化ベクトル（→）ｍ２は、逆方向となるように１８０°回転され、これにより、スイッチングが実現される。
図３Ａ及び図３Ｂは、磁気デバイスに印加可能な電流入力における２つの異なる形態を示している。図３Ａに示す電流入力は、持続時間が短い２つの電流パルスを含んで構成され、第１の正の電流パルスの後に、第２の負の電流パルスが続いている。この電流入力形態により、「１」又は「０」を書き込むことができる。これに代えて、２つの電流パルスが互いに逆極性である限りにおいては、第１の電流パルスを負のパルスとし、かつ、第２の電流パルスを正のパルスとすることができる。両方の場合において、磁気ビットの状態は、「１」から「０」へと変更されるか、又は、「０」から「１」へと変更される（すなわち、最終状態は、ビットの初期状態の補数になるであろう）。図３Ａに示す電流入力は、上述し、かつ、図２Ａ〜図２Ｅに示した磁気スイッチング方法にて用いられる。２つの電流パルスにより形成された電流入力を用いることにより、比較的高速な磁気スイッチングプロセスを実現することができる。
第１の電流パルスは、自由磁化層ＦＭ２の磁化ベクトル（→）ｍ２の歳差運動を開始させる。第１の電流パルスの終了後に、第２の電流パルスが印加され、これにより、所望の状態にて歳差運動を停止させることができる。
第２の電流パルスは、デバイスの動作にとって、必須ではないが、しかし、第２の電流パルスは、より高速なスイッチングを可能にする。例えば、図３Ｂに示す電流入力は、単一の正の電流パルスを含んで構成されている。これに代えて、単一の負の電流パルスを、磁気デバイスに印加することもできる。多くの異なるタイプの電流パルスがＦＭ２をスイッチングし得ることが、シミュレーションによって示された。従って、デバイスの動作が、図３に示す電流パルスに制限されないことは、明らかである。
〔メモリセルの構造〕
上述の磁気デバイスは、磁気メモリを構築し得るよう、複数のメモリセルのアレイを構成するために、メモリセル内に組み込み可能である。図４に示す一実施形態において、本発明の磁気デバイスは、メモリセルとして実装される場合には、柱状の多層デバイスとされ、このデバイスは、磁化方向が固定されたピン止め磁化層ＦＭ１と、磁化方向がフリーである自由磁化層ＦＭ２と、磁化方向が固定された読出磁化層ＦＭ３と、を備えている。（→）ｍ１は、ピン止め磁化層ＦＭ１の磁化ベクトルであり、（→）ｍ２は、自由磁化層ＦＭ２の磁化ベクトルであり、（→）ｍ３は、読出磁化層ＦＭ３の磁化ベクトルである。
ピン止め磁化層ＦＭ１と自由磁化層ＦＭ２とは、第１の非磁性層Ｎ１を介して分離されている。第１の非磁性層Ｎ１は、２つの層ＦＭ１，ＦＭ２を空間的に分離し、これにより、２つの層ＦＭ１，ＦＭ２の間の磁気的相互作用が、最小化される。自由磁化層ＦＭ２と読出磁化層ＦＭ３とは、第２の非磁性層Ｎ２を介して分離されている。第２の非磁性層Ｎ２は、２つの層ＦＭ２，ＦＭ３を空間的に分離し、これにより、２つの層ＦＭ２，ＦＭ３の間の磁気的相互作用が、最小化される。柱状の磁気デバイスは、通常、ナノメートルのサイズとされ、例えば、約２００ｎｍよりも小さくすることができる。
電流源が、ピン止め磁化層ＦＭ１と読出磁化層ＦＭ３とに接続され、これにより、電流Ｉが、柱状のデバイスを流れることができる。磁気デバイスの抵抗値を測定できるように、電圧計が、ピン止め磁化層ＦＭ１と読出磁化層ＦＭ３とに接続され、これにより、メモリセルの論理的内容を読み出すことができる。
〔情報の書込方法〕
情報をメモリセル内に書き込む場合には、磁気スイッチングプロセスが用いられる。メモリセル内に情報の論理的ビットを格納（記憶）することを目的として、「０」及び「１」の論理値を符号化するために、メモリセルの内部における磁化ベクトルの磁化方向が、２つの可能な配向のうちの一方にセットされる。この磁気デバイスが、メモリセルとして実装される場合には、情報のビットを格納するために、上述の磁気スイッチング方法が用いられる。磁気デバイス内の論理値を変更する場合には、電流パルスが印加される。上述し、かつ、図４に図示した磁気メモリデバイスは、情報の１ビットを格納する。なぜなら、自由磁化層ＦＭ２が、２つの安定磁性状態を有する単一の磁化ベクトル（→）ｍ２を含んでいるからである。
電流Ｉが、柱状の磁気メモリデバイスに印加され、そして、電流Ｉは、ピン止め磁化層ＦＭ１から読出磁化層ＦＭ３へと、磁気メモリデバイスの様々な層を通って流れる。印加された電流Ｉにより、角運動量が、ピン止め磁化層ＦＭ１から自由磁化層ＦＭ２へと移動される。
図５Ａ〜図５Ｅは、図４に示す磁気メモリデバイスを用いた情報書込方法の各ステップを示している。尚、簡略化のため、図５Ａ〜図５Ｅは、自由磁化層ＦＭ２と、この自由磁化層ＦＭ２の磁化ベクトル（→）ｍ２と、のみを示している。図５Ａは、電流Ｉが印加される前の、自由磁化層ＦＭ２の初期状態を示している。
図５Ｂ〜図５Ｄに示すように、図３Ａ及び図３Ｂに示すような形態の電流Ｉを印加することにより、角運動量が、ピン止め磁化層ＦＭ１から自由磁化層ＦＭ２へと移動される。図２Ａ〜図２Ｅと図５Ａ〜図５Ｅとは、磁気デバイスに電流を印加した結果として、自由磁化層ＦＭ２の磁化ベクトル（→）ｍ２の配向が変化することを示している。
図６Ａは、図４に示す磁気デバイスに印加される電流入力の一形態を示している。図６Ａに示す電流入力は、持続時間が短い２つの電流パルスを含んで構成され、第１の正の電流パルスの後に、第２の負の電流パルスが続いている。この電流入力形態により、「１」又は「０」を書き込むことができる。これに代えて、２つの電流パルスが互いに逆極性である限りにおいては、第１の電流パルスを負のパルスとし、かつ、第２の電流パルスを正のパルスとすることができる。両方の場合において、磁気ビットの状態は、「１」から「０」へと変更されるか、又は、「０」から「１」へと変更される（すなわち、最終状態は、ビットの初期状態の補数になるであろう）。
第１の電流パルスは、自由磁化層ＦＭ２の磁化ベクトル（→）ｍ２の歳差運動を開始させる。第１の電流パルスの終了後に、第２の電流パルスが印加され、これにより、所望の状態にて歳差運動を停止させることができる。この実施形態における本発明の磁気メモリデバイスでは、自由磁化層ＦＭ２の磁化ベクトル（→）ｍ２が１８０°回転された時点で、歳差運動を停止させる。
図６Ｂは、小さな電流を印加した場合（すなわち、電流の強さが、電流パルスに用いられるときよりもはるかに弱い場合）における、図４に示す磁気メモリデバイスに接続された電圧計の測定値に対応するデバイスの抵抗値の一例を示している。この抵抗値は、図６Ａの電流パルスがデバイスに印加された後には、増大する。図５Ａに示す初期状態では（第１の正の電流パルスの印加前では）、抵抗値は、一定の小さな値である。図５Ｅに示す最終状態では、抵抗値は、一定の大きな値である。
従って、図５Ａに示す状態は、初期状態における論理値「０」に対応する一方、図５Ｅに示す状態は、最終状態における論理値「１」に対応する。図５Ｅに示す最終状態における自由磁化層ＦＭ２の磁化ベクトル（→）ｍ２は、図５Ａに示す初期状態における自由磁化層ＦＭ２の磁化ベクトル（→）ｍ２に対して、逆方向である。
電流パルスの必要な振幅は、上述のスピン移動トルクを含むランダウ・リフシッツ・ギルバート方程式（Landau-Lifzshitz Gilbert equations）等のマイクロ磁気学に関する方程式を用いて、数値モデリングにより、評価可能である（例えば、B. Oezyilmaz et al., Phys. Rev. Lett. 91, 067203 (2003) を参照されたい）。磁化密度がＭ＝１４００ｅｍｕ／ｃｍ３であるＣｏ製自由層の場合には、ギルバート減衰パラメータαが、０．０１であり、電流のスピン偏極Ｐが、０．４であり、面内一軸異方性磁界（in-plane uniaxial anisotropy field）は、１０００ｋＯｅである。（この場合、面内一軸異方性定数Ｋは、Ｋ＝７×１０５ｅｒｇ／ｃｍ３である。）この評価のために、Ｃｏ製自由層は、その厚さが３ｎｍとされ、また、横方向寸法が６０ｎｍ×６０ｎｍとされた。本発明者らは、振幅が５ｍＡの電流パルスであれば、層を十分にスイッチングさせ得ることを、見出した。デバイスのスイッチングに必要な電流は、Ｃｏ製自由層のサイズを縮小させることにより；また、例えば、スピン偏極度が比較的大きなピン止め層を用いることによって、電流のスピン偏極を増大させることにより；また、面内異方性を低減させることにより、もしくは、ギルバート減衰を減少させることにより；抑制される。この電流の振幅の場合には、パルス幅が３５ｐｓｅｃであれば、十分にデバイスをスイッチングさせることができる。
デバイス抵抗値が５オームである場合には、エネルギー散逸量は、５×１０−１５Ｊである。このエネルギー散逸量の値は、ピン止め層の磁化と自由層の磁化とが最初に同じ軸に沿って整列されている場合に、スピン偏極電流を用いて磁気デバイスをスイッチングするために必要とされるエネルギーと比較可能である。この場合については、最近の実験により、抵抗値が５オームであるデバイス内に、約１０ｍＡの電流を、約１０ｎｓ間にわたって印加する必要があることが示された（R. Koch et al., Phys. Rev. Lett. 92, 088302 (2004)を参照されたい）。従って、散逸エネルギーは、５×１０−１２Ｊである。従って、比較すると、本発明者らによるデバイスの所要電力量は、極めて小さい。更に、パルスが、大きな電流密度（例えば、１Ａ／μｍ２）であるにもかかわらず、非常に短時間しか作用しないことにより、一切の電子移動（electromigration）が起こらない。更に、本発明者らは、このデバイスを、この値よりも５倍大きな電流密度にて、長時間（約１分間）にわたって動作させたが、デバイスの損傷はなかった（B. Oezyilmaz et al., Phys. Rev. Lett. 91, 067203 (2003)を参照されたい）。
〔情報の読出方法〕
読出磁化層ＦＭ３は、磁気メモリデバイスの実装を最も単純にするために、必要とされる。読出磁化層ＦＭ３は、磁化方向が固定された磁化ベクトル（→）ｍ３を有している。読出磁化層ＦＭ３の磁化ベクトル（→）ｍ３は、数多くの方法によって固定可能である。例えば、読出磁化層ＦＭ３は、より厚く形成可能であり、また、より高い異方性を有する磁性材料から形成可能であり、あるいは、交換バイアス現象が利用できるように反強磁性層の近傍に配置可能である。交換バイアス現象では、反強磁性層と強磁性層との間の結合により、及び、反強磁性層の大きな磁気異方性により、強磁性層が硬化され、この結果、磁化方向を変更するために、より大きな磁界及び電流が必要とされる。
磁気メモリデバイスの抵抗値は、自由磁化層ＦＭ２の磁化ベクトル（→）ｍ２と読出磁化層ＦＭ３の磁化ベクトル（→）ｍ３との間の相対的配向性に対して、非常に敏感である。磁気メモリデバイスの抵抗値は、自由磁化層ＦＭ２の磁化ベクトル（→）ｍ２と読出磁化層ＦＭ３の磁化ベクトル（→）ｍ３とが互いに反平行に配置されている場合に、最大となる。磁気メモリデバイスの抵抗値は、自由磁化層ＦＭ２の磁化ベクトル（→）ｍ２と読出磁化層ＦＭ３の磁化ベクトル（→）ｍ３とが互いに平行に配置されている場合に、最小となる。従って、単純な抵抗値測定により、自由磁化層ＦＭ２の磁化ベクトル（→）ｍ２の配向を決定することができる。
読出磁化層ＦＭ３における磁化ベクトル（→）ｍ３の配向の固定については、自由磁化層ＦＭ２の磁化ベクトル（→）ｍ２の配向に応じて、自由磁化層ＦＭ２の磁化ベクトル（→）ｍ２に対して平行な配置か、又は、反平行な配置となるようにセットされる。自由磁化層ＦＭ２の磁化ベクトル（→）ｍ２の配向がスイッチングされて１８０°回転されるためには、自由磁化層ＦＭ２の磁化ベクトル（→）ｍ２と読出磁化層ＦＭ３の磁化ベクトル（→）ｍ３とが、互いに反平行な配置か、又は、平行な配置でなければならない。
〔複数ビットにより構成される情報の格納〕
上述し、かつ、図４に示した磁気メモリデバイスは、２つの安定磁性状態を有しており、そして、１ビットの情報を格納することができる。本発明の他の実施形態では、磁気メモリデバイスは、複数ビットにより構成される情報を格納し得るように構成され得る。図７は、４つの安定磁性状態を有する自由磁化層ＦＭ２の一例を示している。４つの安定磁性状態を有する自由磁化層ＦＭ２を含んで構成される磁気メモリデバイスは、２ビットの情報を格納することができる。この実施形態では、電流パルスを印加することにより、磁化が、１８０°ではなく、９０°だけ異なる方向にスイッチングされる。これは、異なる形態の電流パルスによって、実現可能である。例えば、電流パルスは、振幅をより小さくしたもの、及び／又は、持続時間がより短いもの、とすることができる。この場合に、読出層（ＦＭ３）は、４つの磁化状態の各々が、互いに異なる抵抗値を有するように整列配置される。このためには、読出層の磁化が、４つの状態の全てに対して平行な向きである面内成分か、又は、４つの状態に対して４５°の向きである面内成分を含まないことが、必要とされる。
〔実施例〕
スピン移動トルクを含むランダウ・リフシッツ・ギルバート方程式を用いて、磁気デバイスの動作をシミュレートした。
図８は、磁気メモリデバイスに印加された電流入力の振幅を示している。この電流入力は、開始時刻ｔ＝０にて開始され、そしてｔ＝３０ピコ秒にて終了する。この電流入力は、図３Ａ及び図６Ａに示す電流入力と同様に、２つの電流パルスを含んで構成される。
１６ピコ秒間にわたって正の電流パルスを磁気メモリデバイスに印加することにより、自由磁化層ＦＭ２の磁化ベクトル（→）ｍ２の歳差運動が開始される。この１６ピコ秒間にわたる電流パルスの終了後に、１４ピコ秒間にわたる負の電流パルスが、磁気メモリデバイスに印加され、これにより、自由磁化層ＦＭ２の磁化ベクトル（→）ｍ２の歳差運動が停止されて、磁化ベクトル（→）ｍ２の所望の状態が実現される。磁気メモリデバイスの場合には、自由磁化層ＦＭ２の磁化ベクトル（→）ｍ２が１８０°回転された後に、歳差運動が停止される。
図９は、図２Ｂ及び図５Ｂに示すｘ方向及びｙ方向における自由磁化層ＦＭ２の磁化ベクトル（→）ｍ２の磁化成分ｍｘ及びｍｙを示している。磁化成分ｍｘ及びｍｙは、図８に示す電流入力の印加中及び印加後に測定される。図９は、自由磁化層ＦＭ２の磁化ベクトル（→）ｍ２が、図５Ａに対応する初期状態から図５Ｅに対応する最終状態へと、１８０°反転されたことを示している。磁化成分（ｍｘ，ｍｙ）は、本発明によって示されているように、（−１，０）と（１，０）との間にてスイッチング可能である。
〔利点〕
高速かつ低電力である本発明の磁気デバイスは、読出及び書込動作か、又は、論理演算のみに、エネルギーを消費する。通電されていないときでも、情報は、大きな損失を伴わずに、格納されている。従って、本発明の磁気デバイスは、メモリセルとして実装される場合には、不揮発性メモリとして用いることができる。
本発明の磁気デバイスによって提供される不揮発性メモリは、コンピュータ及び携帯用電子機器等における多様な用途に適している。特に、高速かつ低電力である本発明の磁気デバイスは、様々な利点を提供する。高速かつ低電力である本発明の磁気デバイスは、フラッシュメモリや、他のタイプの不揮発性ランダムアクセスメモリ（ＲＡＭ）（例えば、従来の磁気ＲＡＭ（ＭＲＡＭ）や強誘電性ＲＡＭ（ＦＲＡＭ））に匹敵する性能を有する。
電流誘起トルクは、通電された磁気デバイス（すなわち、電流が印加された磁気デバイス）のみに対して作用する。従って、複数の磁気デバイスが、アレイとして（例えば、磁気メモリとして）配置される場合には、アレイ内にて隣り合う素子間の寄生的相互作用（「クロストーク」）が、電流誘起スピン移動によって生成することはない。この状況は、従来の磁気メモリとは相違している。従来の磁気メモリの場合には、磁気素子の近傍に位置したワイヤに小さな電流を流して生成された磁界を用いることによって磁気的スイッチングが行われる。
本発明によって提供される、電流誘起トルクによる磁気的スイッチング方法は、層の磁化方向をスイッチングするために磁界を用いる現行の従来的方法と比較して、より高速である。本発明における読出及び書込動作は、サブナノ秒の時間スケールで完了可能である。従来の磁気ハードドライブは、ミリ秒程度のデータアクセス時間を有しているので、本発明の磁気メモリと比較して、非常に低速である。
本発明によって提供される、電流誘起トルクによる磁気的スイッチング方法では、少ない電力で十分である。これは、携帯用電子機器に用いる場合に、特に有利である。
本発明の磁気デバイスは、その横方向寸法が、約２００ｎｍ未満であるので、本発明によって提供される、電流誘起トルクによる磁気的スイッチング方法は、サブミクロンスケールのデバイスにとって理想的である。従って、本発明では、超高密度メモリセルを作成することができるようなサイズに設定され、この結果、本発明によって提供される磁気メモリ内に、莫大な量の情報を格納することができる。
高速かつ低電力である本発明の磁気デバイスは、その基本アーキテクチャが単純であり、また、読出及び書込動作に関しては、信頼性が高く、更に、温度変化に対して敏感ではない。従来の磁気メモリデバイスとは異なり、本発明では、確率的（ランダム）プロセス又は変動磁界にも依存せずに、スイッチング事象を引き起こすことができる。
本発明の一実施形態では、複数ビットにより構成される情報を、各デバイスに格納することができ、この結果、より多くの情報を、磁気メモリ内に格納することができる。
本発明によって提供される、電流誘起トルクによる磁気的スイッチング方法は、磁気メモリデバイスにも、論理演算にも、用いられ得る。磁化の変更を引き起こす電流パルスについては、電流パルスの形状、振幅、及び持続時間によって決まる閾値が存在するので、論理関数（例えば、ＡＮＤゲート）を生成するように、電流入力を組み合わせることができる。例えば、２つの電流パルスを組み合わせることにより、これら２つの電流パルスの和である電流パルスを生成することができ、そして、この電流パルスがデバイスを流れる。個々のパルスでは、デバイスをスイッチングしないが、組み合わせパルスでは、デバイスをスイッチングするように、パルスの特性（形状、振幅、及び持続期間）を選択することができる。従って、これは、ＡＮＤ演算（論理積演算）である。ＮＯＴ演算（否定演算）では、デバイスの状態を単にスイッチングさせるのみでよい。ＮＯＴ演算とＡＮＤ演算とを組み合わせることにより、ＮＡＮＤ関数（否定論理積関数）を形成することができる。尚、ＮＡＮＤ関数は、汎用のデジタル論理ゲートである（すなわち、全てのデジタル論理関数は、ＮＡＮＤゲートから構成され得る）。
様々な形状及び層構成が、本発明によって提供され得る。例えば、本発明の一実施形態における磁気デバイスは、書込動作時に、正味電流が、自由磁化層ＦＭ２を通過しないように構成され得る。これは、図１０に示されている。図１０は、本発明の一実施形態を示す図である。この実施形態では、電流源Ａと、電流源Ｂと、層Ｉ２と、を備えている。尚、層Ｉ２は、例えば、Ａｌ２Ｏ３から形成された薄い絶縁層である。このデバイスでは、層Ｉ２は、その厚さが０．５〜３ｎｍであり、また、十分に薄いので、電子が量子力学的トンネル効果によって層Ｉ２を通過することができる。
図１０に示すデバイスでは、自由磁化層ＦＭ２の磁化方向を変更するために、電流パルスが、電流源Ａによって印加される。電流源Ａを使用すると、電流が、ＦＭ１から非磁性層Ｎ１へと流れ、電子スピン角運動量が、非磁性層Ｎ１と自由磁化層ＦＭ２との間の界面における電子の反射（reflection）によって、自由磁化層ＦＭ２へと移動される。デバイスの読出は、電流源Ｂを用いて行われる。電流源Ｂからの小さな電流が自由磁化層ＦＭ２と読出層ＦＭ３との間を流れる際に、電圧が測定される。この電圧は、層ＦＭ２と層ＦＭ３との相対的な磁化方向に依存しており、これにより、層ＦＭ２の磁化方向を決定して、デバイスの読出を行うことができる。このデバイスの利点としては、トンネル接合抵抗値を大きな値（１オーム〜１００ｋオーム）とすることができるので、読出信号が大きい、という点を挙げることができる。読出信号は、１０ｍＶ〜１Ｖの範囲内とすることができる。
〔環状磁気デバイスの構造〕
図１１は、閉じた周期構造（closed periodic structure）を有する柱状の磁気デバイス１１００を示している。磁気デバイス１１００は、自由磁化層１１１０と、非磁性層１１２０と、参照磁化層（reference magnetic layer）１１３０と、を備えている。参照層１１３０は、固定された磁気ヘリシティ１１３５か、所定角度の方向に（例えば、層がなす平面に対して垂直に）固定された磁化ベクトルか、又は、固定された磁気ヘリシティ１１３５と、所定角度の方向に固定された磁化ベクトルと、の両方、を有することが好ましい。自由磁化層１１１０は、フリーな磁気ヘリシティ１１１５を有することが好ましい。参照層１１３０は、スピン角運動量の発生源として機能することが好ましい。自由層１１１０と参照層１１３０とは、非磁性層１１２０を介して分離されることが好ましい。
参照層１１３０は、自由層１１１０よりも磁気的に硬質（ハード）であることが好ましく、また、境界明瞭な（well-defined）磁性状態であることが好ましい。この特性は、例えば、自由層よりも厚い層を用いるか、又は、自由層１１１０の材料よりも大きな磁気異方性を有する材料（例えば、コバルト、Ｌ１０相のＦｅＰｔもしくはＦｅＰｄ、又は、コバルト及びニッケルの積層構造）を用いることによって、実現可能である。これに代えて、薄い反強磁性層（例えば、ＩｒＭｎ又はＦｅＭｎ）に交換結合させることによって、所望の硬度を実現することができる。
非磁性層１１２０は、スピンが非磁性層１１２０を通って移動する間に、参照層１１３０のスピン運動量を保存することが好ましい。従って、非磁性層１１２０に用いられる材料のスピン拡散長（spin diffusion length）は、非磁性層１１２０の厚さよりも長いことが好ましい。所望の特性を満たす材料の例には、貴金属（例えば、Ｃｕ、Ａｇ、Ａｕ）が含まれる。非磁性層は、絶縁体（例えば、Ａｌ２Ｏ３又はＭｇＯ）であってもよい。十分に薄い絶縁層では、電子トンネル効果によってスピン移動が起こり、これにより、磁気トンネル接合が形成される。
自由磁化層１１１０は、長い交換長（exchange length）を有する軟質磁性材料（例えば、パーマロイ、コバルト、ニッケル、鉄、及び、これらの材料の合金）を含むことが好ましい。加えて、非磁性元素（例えば、銅）を含む合金は、層の磁気モーメントを有利に抑制し得る。これに代えて、自由磁化層は、磁性酸化物（例えば、ＣｒＯ２又はＦｅ３Ｏ４）を含むことも可能である。
図１１に示すように、磁気デバイス１１００の各層は、リング状（すなわち、環状）であることが好ましい。環状であることにより、端部又は鋭角部の個数を最小限にすることができる。尚、端部又は鋭角部は、磁気ヘリシティの反転度合いを増大させることによって安定性を低下させる磁気的核形成部位（magnetic nucleation sites）として機能し得る。対称的リング構造は、不要なヘリシティ反転の防止に用いられる好ましい形状のうちの１つであるが、本発明では、同様の利点を提供可能な、閉じた周期構造のあらゆる形状を採用してもよい。デバイスの形状の回転対称性が低下するほど、特定部位にて磁気的核形成と磁気ヘリシティの反転とが更に促進される。鋭角部を含む形状は、ヘリシティ反転を促進する強力な核形成部位を生成するので、この形状を避けることが好ましい。
通常、当該技術分野で公知のデバイスでは、結果として、自由磁化層のヘリシティ１１１５により表される格納情報の安定性と、情報の変更に必要な速度及び電力と、の間にトレードオフの関係が成り立っている。通常、プログラムされたヘリシティの安定性が増大すると、ヘリシティの変更に必要な電力も増大する。
リング形状とすることにより、非常に安定な磁化配向がもたらされる。加えて、リング形状における磁化反転メカニズムは、極めて小さなサイズ（例えば、通常、数十ナノメートル）以上のリング直径にわずかに依存する。従って、現在最も使用されている形状と比べると、デバイスのサイズは、重要なファクターではない。従って、リング形状とすることによって、使用範囲をより広げることが可能となり、また、製造コストを下げることが可能となる。
いくつかのファクターは、リングの磁化の安定性に影響を及ぼす。１つのファクターは、リングのサイズである。所定の磁界には、臨界リング半径が存在し、このために、リングは、臨界サイズ以上の半径を有しており、この場合に、リングの磁化の安定性は、リングサイズとは比較的無関係である。リングのサイズが臨界サイズ未満に減少すると、磁化の安定性は、急速に低下する。加えて、磁化は、熱変動や、不安定化磁界（destabilizing magnetic field）の印加の影響を受けやすい。
これらの特性を利用して、リング状の磁気デバイスを構成することが可能であり、これに関して、デバイスの磁化は、通常、静的動作状態にて安定しているが、デバイスに電流パルスを印加することによって容易に変更又は反転可能である。特に、臨界サイズにかなり近く、かつ、電流が印加されていないリングデバイスに対して、電流を印加することにより、磁気ヘリシティを容易に反転させることができる。この電流は、不安定化磁界を提供する効果と、リングの臨界半径の値を効率的に変化させる効果と、を有する。従って、臨界サイズにかなり近いサイズで構成される磁気リングは、安定性があり、通常動作状態にて不要な反転が起こらないが、しかし、比較的小さな電流の印加によって反転可能である。
本発明の他の実施形態では、臨界半径以上の半径を有する磁気リングデバイスは、非常に安定性のある磁化を提供することができる。従って、デバイスの磁化を変更又は反転させることをデバイスの目的としない場合には、臨界半径よりも大きな半径を有する磁気リングが、臨界サイズよりも大きく、かつ、広範囲にわたるサイズで、読出専用メモリにて容易に用いられ得る。
図１２は、磁気メモリ素子として用いられる磁気リングデバイス１２００を示している。自由磁化層１２１０は、少なくとも２つの安定した配向（時計回りの配向及び反時計回りの配向）を有する磁気ヘリシティ１２１５を有することが好ましい。参照層１２３０は、所定角度の方向に固定された磁化ベクトル１２３６か、固定された磁気ヘリシティ１２３５か、又は、所定角度の方向に固定された磁気ベクトル１２３６と、固定された磁気ヘリシティ１２３５と、の両方、を有することが好ましい。所定角度の方向に固定された磁化ベクトル１２３６は、参照層１２３０がなす平面に対してほぼ垂直であることが好ましい。参照磁化層１２３０と自由磁化層１２１０とは、非磁性層１２２０を介して分離されることが好ましい。
電流源１２７０からの電流パルスを磁気デバイス１２００の各層にわたって印加することにより、自由磁化層のヘリシティの方向を変更又は反転させることができる。制御電流源１２７０からのパルスは、自由磁化層のヘリシティ１２１５の反転を引き起こす。参照磁化層１２３０のスピン運動量は、自由磁化層１２１０に移動されて磁化を変化させ、そして、自由磁化層のヘリシティ１２１５の反転を誘起する。デバイス１２００を一方向に流れる電気パルスは、自由磁化層のヘリシティ１２１５を時計回りの方向にセットし、また、逆方向に流れる電気パルスは、自由磁化層のヘリシティ１２１５を反時計回りに方向にセットする。
制御電流源１２７０からの電気パルスは、自由磁化層のヘリシティ１２１５の反転を引き起こす。第２の安定状態に達すると、自由磁化層のヘリシティ１２１５の反転が停止される。しかしながら、制御電流源１２７０からの第２の電流パルスを用いると、自由磁化層のヘリシティ１２１５の反転を、より迅速に停止させることができる。自由磁化層１２１０に対してほぼ垂直な容易軸１２３６（すなわち、強磁性材料内での自発磁化においてエネルギー的に好ましい方向）を有する参照層１２３０は、より高速なスピン移動を引き起こし、そして、自由磁化層のヘリシティ１２１５の反転が誘起される。
固定磁化層のヘリシティ１２６８を有する第２の参照層１２６３を用いて、自由磁化層のヘリシティ状態を読み出すことができる。例えば、自由層よりも厚い層を用いるか、又は、自由層１２１０の材料よりも大きな磁気異方性を有する材料（例えば、コバルト、Ｌ１０相のＦｅＰｔもしくはＦｅＰｄ、又は、コバルト及びニッケルの積層構造）を用いることによって、磁気ヘリシティの固定を実現することができる。第２の参照層１２６３は、非磁性層１２６６を介して、自由磁化層１２１０から分離されている。ここで、非磁性層１２６６は、薄い非磁性金属層又は絶縁層である。絶縁層の場合では、第２の参照層１２６３及び自由磁化層１２１０は、磁気トンネル接合を形成する。自由磁化層のヘリシティ１２１５と第２の参照磁化層のヘリシティ１２６８とが、同じ方向である場合に（すなわち、磁気ヘリシティが、両方共に、時計回りか、又は、反時計回りである場合に）、デバイス１２００全体の抵抗値は、自由磁化層のヘリシティ１２１５と参照磁化層のヘリシティ１２３５とが、逆方向である場合に比べて、通常、小さくなり、これにより、自由磁化層１２１０における２つの安定な配向を区別することができる。
図１３は、本発明の他の実施形態に従う、磁気リングデバイス１３００を示しており、このデバイスは、磁気メモリ素子として用いられる。自由磁化層１３１０は、少なくとも２つの安定した配向（時計回りの配向及び反時計回りの配向）を有する磁気ヘリシティ１３１５を有することが好ましい。参照層１３３０は、所定角度の方向に固定された磁化ベクトル１３３６か、固定された磁気ヘリシティ１３３５か、又は、所定角度の方向に固定された磁気ベクトル１３３６と、固定された磁気ヘリシティ１３３５と、の両方、を有することが好ましい。所定角度の方向に固定された磁化ベクトル１３３６は、参照層１３３０がなす平面に対してほぼ垂直であることが好ましい。参照磁化層１３３０と自由磁化層１３１０とは、非磁性層１３２０を介して分離されることが好ましい。
電流源１３７０からの電流パルスを、書込接点１３５０及び接点１３４０を介して磁気デバイス１３００の各層にわたって印加することにより、自由磁化層のヘリシティの方向を変更又は反転させることができる。制御電流源１３７０からのパルスは、自由磁化層のヘリシティ１３１５の反転を引き起こす。参照磁化層１３３０のスピン運動量は、自由磁化層１３１０に移動されて、これにより、磁化が変更されると共に、自由磁化層のヘリシティ１３１５の反転が誘起される。デバイス１３００を一方向に流れる電気パルスは、自由磁化層のヘリシティ１３１５を時計回りの方向にセットし、また、逆方向に流れる電気パルスは、自由磁化層のヘリシティ１３１５を反時計回りに方向にセットする。
制御電流源１３７０からの電気パルスは、自由磁化層のヘリシティ１３１５の反転を引き起こす。第２の安定状態に達すると、自由磁化層のヘリシティ１３１５の反転が停止される。しかしながら、制御電流源１３７０からの第２の電流パルスを用いると、自由磁化層のヘリシティ１３１５の反転を、より迅速に停止させることができる。
自由磁化層１３１０に対してほぼ垂直な容易軸（すなわち、強磁性材料内での自発磁化においてエネルギー的に好ましい方向）を有する参照層１３３０は、より高速なスピン移動を引き起こし、そして、自由磁化層のヘリシティ１３１５の反転が誘起される。
電流注入は、対称的でなくてもよい。電流の局所注入を用いて、自由磁化層のヘリシティ１３１５の変化を引き起こすことが可能である。スピン角運動量の移動は、参照層１３３０によりスピン偏極された電流と共に、磁化反転の核形成に役立てられ得る。層１３２０は、スピンを保持する非磁性層（例えば、Ｃｕ、Ａｇ、Ａｕ）か、又は、薄い絶縁層（例えば、Ａｌ２Ｏ３又はＭｇＯ）である。リングがわずかに非対称であることにより、スピン運動量移動の間の核形成及び反転が促進される。著しく非対称にすると、磁化安定性が低下するので、これは好ましくない。
自由磁化層のヘリシティは、デバイス１３００全体の電圧又は抵抗値を測定することにより、決定される。自由磁化層のヘリシティ１３１５と参照磁化層のヘリシティ１３３５とが、同じ方向である場合に（すなわち、磁気ヘリシティが、両方共に、時計回りか、又は、反時計回りである場合に）、デバイス１３００全体の抵抗値は、自由磁化層のヘリシティ１３１５と参照磁化層のヘリシティ１３３５とが、逆方向である場合に比べて、通常、小さくなる。
現在用いられている磁気メモリデバイスは、通常、情報を書き込むために（すなわち、デバイスの磁気ヘリシティを変更するために）、比較的高い電流か、又は、低いインピーダンスを必要とする。その一方で、読出は比較的低い電流で実行されるが、大きな読出信号を必要とする。リング形状の磁気デバイス１３００では、書込及び読出動作を、デバイスの互いに異なる位置にて実行させることよって、上記の相反する要求に対応している。書込動作は、大きな電流を供給する制御電流源１３７０と、書込接点１３５０と、を用いて実行され得る。ここで、書込接点１３５０は、自由磁化層１３１０か、又は、参照磁化層１３３０に、直接的に接触可能であり、従って、低インピーダンスである。自由磁化層１３１０か、又は、参照磁化層１３３０に、直接的に接触可能に配置される接点１３４０によって、書込動作回路が閉じられ、これにより、デバイス１３００の全体にわたる回路が閉じられる。
読出動作は、別個の読出回路を用いて実行され得る。読出接点１３６０は、固定された磁化方向又はヘリシティ１３６５を有する磁気接触部１３６３と、この磁気接触部１３６３をデバイス１３００から分離する絶縁部１３６６と、を備え、これにより、デバイス１３００との磁気トンネル接合が形成される。別個の読出電流源１３８０は、比較的小さな電流を、デバイス１３００の全体に供給可能であり、また、デバイス１３００の電圧又は抵抗値が、読出装置１３９０によって測定される。
好ましくは、デバイスは、その厚さが約１０〜２００ナノメートルであり、また、外側半径が約０．２５〜１ミクロンである。
通常の多素子型磁気デバイスは、異なる素子間に強い静磁気的相互作用を有する。この相互作用は、定量化することや制御することが難しく、それゆえ、結果として、デバイスの密度及び性能における問題を深刻化させている。本発明は、この相互作用を最小限に抑えることができる。加えて、このデバイスは、磁界の拡散の問題を回避するので、結果として、漂遊磁界や制御が不十分な磁界に起因する誤差の発生を抑制すると共に、高速な書込及び読出を実現することができる。
現時点で考え得る本発明の様々な実施形態について上述したが、これらの実施形態に対して様々な改変が行われ得ることは、理解されるであろう。また、添付した特許請求の範囲については、本発明の真の精神及び範囲に含まれるような全ての改変を包含することが意図されている。
磁気メモリセルの状態の読出に用いられ得る巨大磁気抵抗の可能性は、磁気トンネル接合によってもたらされる。磁気トンネル接合は、薄い絶縁層を介して分離される２つの磁化層によって構成される。絶縁層は、電子が量子力学的トンネル効果によってこの層を通過することができるような十分な薄さである。絶縁層の厚さは、通常、０．３〜３ｎｍの間である。
大きな磁気抵抗により、大きな読出信号が提供される。巨大磁気抵抗は、酸化マグネシウム（ＭｇＯ）製絶縁隔壁を用いて形成可能であることが、実験によって示された。磁気抵抗では、各層が反平行に磁化された状態と平行に磁化された状態との間の抵抗変化率を参考にする。上述のＭｇＯ製絶縁層では、４００％という比較的大きな磁気抵抗が形成された。酸化アルミニウム製絶縁層では、約３０％の磁気抵抗が形成された。これらの材料は、両方共、他の絶縁体と同様に、非磁性層Ｎ１又はＮ２として有用であることが分かるであろう。
ここで留意すべきことは、スイッチングプロセスの間に、電流が絶縁層を通過しなければならないことである。この例外は、図１０に示すデバイスであり、このデバイスには、Ｎ１に別個の電気接点が設けられている。これは、絶縁体が、電流の存在下で破損してはならないこと、又は、同様に、電流の存在下で上記接合に生じる電圧の存在下で破損してはならないこと、を意味している。薄い絶縁障壁は、電圧破壊として知られている破損の前では、通常、１Ｖ／ｎｍの電界を保持する。上記接合のスイッチングに必要とされる電流は、上記接合にて、絶縁体破壊電界（insulator breakdown electric field）を超過する電界を生成してはならない。
デバイスのピン止め磁化層は、垂直磁気異方性を有する材料を含んでいる。垂直磁気異方性は、層がなす平面に対して垂直に磁化が配向するように、磁化を設定する。薄い磁化層は、通常、フィルム面に磁化される。この配向は、通常、比較的低いエネルギー配置であり、これは、層の静磁エネルギーを低下させる。磁化を平面に対して垂直に配向させるためには、垂直磁気異方性が、層の静磁エネルギーと比べて十分に大きくなければならない。
これは、数多くの異なる材料を用いて実現可能である。例えば、Ｆｅ及びＰｔの合金、Ｆｅ及びＰｄの合金、Ｃｏ及びＰｔの合金、Ｃｏ及びＰｄの合金、Ｃｏ及びＡｕの合金、Ｃｏ及びＮｉの合金である。これは、異種の磁性材料（dissimilar magnetic materials）の間か、又は、磁性材料と非磁性材料との間に、接合部（インターフェイス）を形成することによっても実現可能である。前者の例は、Ｃｏ及びＮｉの積層構造であり、また、後者の例は、Ｃｏ及びＡｕの積層構造か、又は、Ｃｏ及びＰｔの積層構造である。これらの層状材料の利点は、それらが結晶である必要がない点である。つまり、多結晶層で十分である。
この層は、電流をスピン偏極する機能を有する。この材料は、効率よくスピン偏極を行わなければならない。Ｐｄ又はＰｔを用いることによる欠点は、これらの元素が、通常、強いスピン散乱を誘起する点である。ここで、スピン散乱は、層のスピン偏極を弱めるものである。効率的なデバイス動作には、層のスピン偏極が十分に（大量に）行われている必要がある。
自由層の磁化方向は、電流パルスに応じてスイッチングされる。この電流パルスの振幅を低下させることにより、デバイスの動作に必要な電力を抑制することが望ましい。電流要求は、層の磁化密度、減衰、及び、磁気異方性と関連している。磁化密度及び磁気異方性が低下するほど、スイッチングに必要な電流の振幅も、より小さくなる。磁性材料が非磁性材料と合金化されると、磁性材料の磁化密度は低下する。（当然ながら、これは、合金濃度範囲内においてのみ当てはまることである。最終的には、この材料は非磁性材料になるであろう。）
スイッチング電流の振幅とスイッチング時間とが相互依存していることに留意すべきである。例えば、磁化密度が低下すると、磁化反転に要する時間は長くなる。
デバイスの信頼性を向上させるためには、自由磁化層の磁化減衰を促進させることが望ましい。減衰の促進により、スイッチングにおけるパラメータ範囲が拡大されることが予想される。つまり、デバイスは、より広範な電流パルス振幅、時間、及び、電流パルス形状を対象として、その状態間にて再現性よくスイッチングを行うことができる。
以下の参考文献の全内容が、参照によって、本明細書に組み込まれる。
（１）S. Yuasa et al, Applied Physics Letters 89, 042505 (2006)
（２）J-M. L. Beaujour, W. Chen, K. Krycka, C-C. Kao, J. Z. Sun and A. D. Kent, "Ferromagnetic resonance study of sputtered Co | Ni multilayers," The European Physical Journal B, DOI: 10.1140 (2007)
（３）J-M. L. Beaujour, A. D. Kent and J. Z. Sun, "Ferromagnetic resonance study of polycrystalline Fe_{1-x}V_x alloy thin films" arXiv:0710.2826 (October 2007)

Claims (19)

  1. 磁化方向が固定された磁化ベクトルを含むピン止め磁化層と、
    磁化方向が可変である少なくとも１つの磁化ベクトルを含む自由磁化層と、
    前記自由磁化層と前記ピン止め磁化層とを空間的に分離する第１の非磁性層と、
    磁化方向が固定された磁化ベクトルを含む読出磁化層と、
    前記自由磁化層と前記読出磁化層とを空間的に分離する第２の非磁性層と、
    を含んで構成され、
    前記第２の非磁性層は、絶縁体を含む磁気デバイス。
  2. 前記第２の非磁性層は、電子が量子力学的トンネル効果によって通過可能なように十分に薄い絶縁体を含む請求項１に記載の磁気デバイス。
  3. 前記第２の非磁性層は、ＭｇＯ、ＡｌＯ、ＳｉＯ、マグネシウム原子と酸素原子との原子数比が１：１以外のマグネシウム酸化物、アルミニウム原子と酸素原子との原子数比が１：１以外のアルミニウム酸化物、及び、ケイ素原子と酸素原子との原子数比が１：１以外のケイ素酸化物、のうち少なくとも１つを含む絶縁体を含む請求項１に記載の磁気デバイス。
  4. 前記第２の非磁性層は、酸化マグネシウムＭｇＯを含む絶縁体を含み、前記酸化マグネシウムＭｇＯは、前記読出磁化層及び前記自由磁化層のうち少なくとも１つを含むエピタキシャル格子配列を有する請求項１に記載の磁気デバイス。
  5. 磁化方向が固定された磁化ベクトルを含むピン止め磁化層と、
    磁化方向が可変である少なくとも１つの磁化ベクトルを含む自由磁化層と、
    前記自由磁化層と前記ピン止め磁化層とを空間的に分離する第１の非磁性層と、
    を含んで構成され、
    前記第１の非磁性層は、絶縁体を含む磁気デバイス。
  6. 前記第１の非磁性層は、電子が量子力学的トンネル効果によって通過可能なように十分に薄い絶縁体を含む請求項５に記載の磁気デバイス。
  7. 前記第１の非磁性層は、ＭｇＯ、ＡｌＯ、ＳｉＯ、マグネシウム原子と酸素原子との原子数比が１：１以外のマグネシウム酸化物、アルミニウム原子と酸素原子との原子数比が１：１以外のアルミニウム酸化物、及び、ケイ素原子と酸素原子との原子数比が１：１以外のケイ素酸化物、のうち少なくとも１つを含む絶縁体を含む請求項５に記載の磁気デバイス。
  8. 前記第１の非磁性層は、酸化マグネシウムＭｇＯを含む絶縁体を含み、前記酸化マグネシウムＭｇＯは、前記ピン止め磁化層及び前記自由磁化層のうち少なくとも１つを含むエピタキシャル格子配列を有する請求項５に記載の磁気デバイス。
  9. 磁化方向が固定された磁化ベクトルを含むピン止め磁化層と、
    磁化方向が可変である少なくとも１つの磁化ベクトルを含む自由磁化層と、
    前記自由磁化層と前記ピン止め磁化層とを空間的に分離する第１の非磁性層と、
    を含んで構成され、
    前記ピン止め磁化層は、垂直磁気異方性成分を有する磁気デバイス。
  10. 前記ピン止め磁化層は、垂直磁気異方性成分を有し、この成分は、磁化を、前記ピン止め磁化層に対して垂直に配向させるために十分な大きさである請求項９に記載の磁気デバイス。
  11. 前記ピン止め磁化層は、垂直磁気異方性成分を有し、かつ、ＦｅとＰｔとの合金、ＦｅとＰｄとの合金、ＣｏとＰｔとの合金、ＣｏとＰｄとの合金、ＣｏとＮｉとの合金、及び、ＣｏとＡｕとの合金、のうち少なくとも１つを含む請求項９に記載の磁気デバイス。
  12. 前記ピン止め磁化層は、異種の材料間の接合部によって実現される垂直磁気異方性成分を有する請求項９に記載の磁気デバイス。
  13. 前記接合部は、Ｃｏ、Ｎｉ、Ｆｅ、又は、これらの元素の合金、を含んで構成される請求項１２に記載の磁気デバイス。
  14. 前記接合部は、磁性材料と非磁性材料との間に配置され、前記磁性材料は、Ｃｏ、Ｎｉ、Ｆｅ、ＣｏとＮｉとの合金、ＣｏとＦｅとの合金、ＮｉとＦｅとの合金、のうち少なくとも１つを含み、かつ、前記非磁性材料は、Ｃｕ、Ｐｔ、Ｐｄ、及び、Ａｕ、のうち少なくとも１つを含む請求項１３に記載の磁気デバイス。
  15. 磁化方向が固定された磁化ベクトルを含むピン止め磁化層と、
    磁化方向が可変である１つ以上の磁化ベクトルを含む自由磁化層と、
    前記自由磁化層と前記ピン止め磁化層とを空間的に分離する第１の非磁性層と、
    を含んで構成され、
    前記自由磁化層は、Ｃｏ、Ｎｉ、Ｆｅ、及び、これらの元素の合金、のうち少なくとも１つを含んで構成され、かつ、前記少なくとも１つは、非磁性元素と更に合金化される磁気デバイス。
  16. 磁化方向が固定された磁化ベクトルを含むピン止め磁化層と、
    磁化方向が可変である少なくとも１つの磁化ベクトルを含む自由磁化層と、
    前記自由磁化層と前記ピン止め磁化層とを空間的に分離する第１の非磁性層と、
    を含んで構成され、
    前記自由磁化層は、Ｃｏ、Ｎｉ、及び、Ｆｅ、のうち少なくとも１つを含んで構成され、かつ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、又は、Ｃｕ、と合金化される磁気デバイス。
  17. 磁化方向が固定された磁化ベクトルを含むピン止め磁化層と、
    磁化方向が可変である１つ以上の磁化ベクトルを含む自由磁化層と、
    前記自由磁化層と前記ピン止め磁化層とを空間的に分離する第１の非磁性層と、
    を含んで構成され、
    前記自由磁化層は、Ｃｏ、Ｎｉ、Ｆｅ、及び、これらの元素の合金、のうち少なくとも１つを含んで構成され、かつ、前記少なくとも１つは、磁気減衰を促進させる元素と更に合金化される磁気デバイス。
  18. 磁化方向が固定された磁化ベクトルを含むピン止め磁化層と、
    磁化方向が可変である少なくとも１つの磁化ベクトルを含む自由磁化層と、
    前記自由磁化層と前記ピン止め磁化層とを空間的に分離する第１の非磁性層と、
    を含んで構成され、
    前記自由磁化層には、Ｐｄ及びＰｔのうち少なくとも１つがドープされる磁気デバイス。
  19. 磁化方向が固定された磁化ベクトルを含むピン止め磁化層と、
    磁化方向が可変である少なくとも１つの磁化ベクトルを含む自由磁化層と、
    前記自由磁化層と前記ピン止め磁化層とを空間的に分離する第１の非磁性層と、
    を含んで構成され、
    前記自由磁化層には、希土類原子がドープされる磁気デバイス。
JP2010531338A 2007-10-31 2008-10-30 電流によって誘起されるスピン運動量移動に基づいた、高速かつ低電力な磁気デバイス Expired - Fee Related JP5414681B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/932,745 US7573737B2 (en) 2003-08-19 2007-10-31 High speed low power magnetic devices based on current induced spin-momentum transfer
US11/932,745 2007-10-31
PCT/US2008/081893 WO2009059071A2 (en) 2007-10-31 2008-10-30 High speed low power magnetic devices based on current induced spin-momentum transfer

Publications (2)

Publication Number Publication Date
JP2011502354A true JP2011502354A (ja) 2011-01-20
JP5414681B2 JP5414681B2 (ja) 2014-02-12

Family

ID=39368956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010531338A Expired - Fee Related JP5414681B2 (ja) 2007-10-31 2008-10-30 電流によって誘起されるスピン運動量移動に基づいた、高速かつ低電力な磁気デバイス

Country Status (8)

Country Link
US (1) US7573737B2 (ja)
EP (1) EP2220651B1 (ja)
JP (1) JP5414681B2 (ja)
KR (1) KR20100089860A (ja)
CN (1) CN101896976B (ja)
CA (1) CA2703696A1 (ja)
SG (1) SG185928A1 (ja)
WO (1) WO2009059071A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012531747A (ja) * 2009-06-24 2012-12-10 ニューヨーク ユニヴァーシティー 電流誘起スピン−運動量移動に基づく高速低電力磁気デバイス
JP2013069821A (ja) * 2011-09-21 2013-04-18 Toshiba Corp 不揮発性記憶装置

Families Citing this family (116)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8755222B2 (en) 2003-08-19 2014-06-17 New York University Bipolar spin-transfer switching
US7715154B2 (en) * 2005-04-13 2010-05-11 Seagate Technology Llc Suppression of spin momentum transfer and related torques in magnetoresistive elements
US8174800B2 (en) * 2007-05-07 2012-05-08 Canon Anelva Corporation Magnetoresistive element, method of manufacturing the same, and magnetic multilayered film manufacturing apparatus
US7688616B2 (en) * 2007-06-18 2010-03-30 Taiwan Semicondcutor Manufacturing Company, Ltd. Device and method of programming a magnetic memory element
US8100228B2 (en) * 2007-10-12 2012-01-24 D B Industries, Inc. Portable anchorage assembly
US9812184B2 (en) 2007-10-31 2017-11-07 New York University Current induced spin-momentum transfer stack with dual insulating layers
FR2925725B1 (fr) * 2007-12-21 2011-03-25 Commissariat Energie Atomique Procede de modelisation d'une jonction tunnel magnetique a ecriture par courant polarise en spin
US7929258B2 (en) * 2008-01-22 2011-04-19 Seagate Technology Llc Magnetic sensor including a free layer having perpendicular to the plane anisotropy
US8149547B2 (en) * 2008-03-13 2012-04-03 Tdk Corporation Magnetoresistive effect element and thin-film magnetic head with the magnetoresistive effect element
JP5354389B2 (ja) * 2008-07-14 2013-11-27 富士電機株式会社 スピンバルブ素子及びその駆動方法並びにこれらを用いる記憶装置
US7804709B2 (en) * 2008-07-18 2010-09-28 Seagate Technology Llc Diode assisted switching spin-transfer torque memory unit
US8054677B2 (en) 2008-08-07 2011-11-08 Seagate Technology Llc Magnetic memory with strain-assisted exchange coupling switch
US8223532B2 (en) * 2008-08-07 2012-07-17 Seagate Technology Llc Magnetic field assisted STRAM cells
US20100053822A1 (en) * 2008-08-28 2010-03-04 Seagate Technology Llc Stram cells with ampere field assisted switching
US7746687B2 (en) 2008-09-30 2010-06-29 Seagate Technology, Llc Thermally assisted multi-bit MRAM
US8487390B2 (en) * 2008-10-08 2013-07-16 Seagate Technology Llc Memory cell with stress-induced anisotropy
US8217478B2 (en) 2008-10-10 2012-07-10 Seagate Technology Llc Magnetic stack with oxide to reduce switching current
US20100091564A1 (en) * 2008-10-10 2010-04-15 Seagate Technology Llc Magnetic stack having reduced switching current
KR101178767B1 (ko) * 2008-10-30 2012-09-07 한국과학기술연구원 이중 자기 이방성 자유층을 갖는 자기 터널 접합 구조
US8053255B2 (en) * 2009-03-03 2011-11-08 Seagate Technology Llc STRAM with compensation element and method of making the same
FR2944384B1 (fr) * 2009-04-09 2012-01-20 Commissariat Energie Atomique Oscillateur radiofrequence a vanne de spin ou a jonction tunnel
US8432644B2 (en) * 2009-06-25 2013-04-30 HGST Netherlands B.V. Spin torque oscillator sensor enhanced by magnetic anisotropy
US8259409B2 (en) * 2009-06-25 2012-09-04 Hitachi Global Storage Technologies Netherlands B.V. Spin torque oscillator sensor
US7999337B2 (en) * 2009-07-13 2011-08-16 Seagate Technology Llc Static magnetic field assisted resistive sense element
US8705213B2 (en) * 2010-02-26 2014-04-22 Seagate Technology Llc Magnetic field detecting device with shielding layer at least partially surrounding magnetoresistive stack
US8604572B2 (en) 2010-06-14 2013-12-10 Regents Of The University Of Minnesota Magnetic tunnel junction device
JP2012015312A (ja) * 2010-06-30 2012-01-19 Sony Corp 磁気記憶素子及び磁気メモリ
CN103299370B (zh) * 2010-11-17 2016-01-20 纽约大学 双极性自旋转移切换
US8796794B2 (en) * 2010-12-17 2014-08-05 Intel Corporation Write current reduction in spin transfer torque memory devices
CN202083786U (zh) * 2011-01-07 2011-12-21 江苏多维科技有限公司 薄膜磁电阻传感元件、多个传感元件的组合及与该组合耦合的电子装置
US9196332B2 (en) 2011-02-16 2015-11-24 Avalanche Technology, Inc. Perpendicular magnetic tunnel junction (pMTJ) with in-plane magneto-static switching-enhancing layer
KR101195041B1 (ko) * 2011-05-12 2012-10-31 고려대학교 산학협력단 자기 공명 세차 현상을 이용한 스핀전달토크 자기 메모리 소자
WO2013090937A1 (en) * 2011-12-16 2013-06-20 Northeastern University E-field writable non-volatile magnetic random access memory based on multiferroics
US8941196B2 (en) 2012-07-10 2015-01-27 New York University Precessional reversal in orthogonal spin transfer magnetic RAM devices
US8773821B2 (en) * 2012-10-05 2014-07-08 Nve Corporation Magnetoresistive-based mixed anisotropy high field sensor
US9082950B2 (en) * 2012-10-17 2015-07-14 New York University Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
US9082888B2 (en) * 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
TWI622048B (zh) * 2013-03-14 2018-04-21 三星電子股份有限公司 使用自旋軌道交互式切換之雙磁性隧道接面及其記憶體
US8982613B2 (en) 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US9966901B2 (en) * 2015-11-19 2018-05-08 Samsung Electronics Co., Ltd. Spin-torque oscillator based on easy-cone anisotropy
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US9734880B1 (en) * 2016-04-01 2017-08-15 Intel Corporation Apparatuses, methods, and systems for stochastic memory circuits using magnetic tunnel junctions
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
CN107037382B (zh) 2017-04-05 2023-05-30 江苏多维科技有限公司 一种预调制磁电阻传感器
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US20190296220A1 (en) 2018-03-23 2019-09-26 Spin Transfer Technologies, Inc. Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261352A (ja) * 2000-12-07 2002-09-13 Commiss Energ Atom 記憶機能を有する磁気スピン極性化および磁化回転装置および当該装置を用いた書き込み方法
WO2005020251A2 (en) * 2003-08-19 2005-03-03 New York University High speed low power magnetic devices based current induced spin-momentum transfer
JP2006080385A (ja) * 2004-09-10 2006-03-23 Sony Corp 記憶素子
JP2006080241A (ja) * 2004-09-08 2006-03-23 Univ Nagoya 固体メモリ装置
JP2006093432A (ja) * 2004-09-24 2006-04-06 Sony Corp 記憶素子及びメモリ
JP2006128579A (ja) * 2004-11-01 2006-05-18 Sony Corp 記憶素子及びメモリ
WO2006112119A1 (ja) * 2005-04-01 2006-10-26 Japan Science And Technology Agency 強磁性二重トンネル接合素子及び磁気デバイス
JP2007207919A (ja) * 2006-01-31 2007-08-16 Toshiba Corp 磁気抵抗効果素子および磁気メモリ

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541868A (en) 1995-02-21 1996-07-30 The United States Of America As Represented By The Secretary Of The Navy Annular GMR-based memory element
US5654566A (en) 1995-04-21 1997-08-05 Johnson; Mark B. Magnetic spin injected field effect transistor and method of operation
US6140838A (en) 1995-04-21 2000-10-31 Johnson; Mark B. High density and high speed magneto-electronic logic family
US5629549A (en) 1995-04-21 1997-05-13 Johnson; Mark B. Magnetic spin transistor device, logic gate & method of operation
JP3207094B2 (ja) 1995-08-21 2001-09-10 松下電器産業株式会社 磁気抵抗効果素子及びメモリー素子
US5695864A (en) 1995-09-28 1997-12-09 International Business Machines Corporation Electronic device using magnetic components
DE19701509C2 (de) 1996-01-19 2003-08-21 Fujitsu Ltd Magnetsensoren
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
JP3447468B2 (ja) * 1996-06-17 2003-09-16 シャープ株式会社 磁気抵抗効果素子及びその製造方法並びにそれを用いた磁気ヘッド
US5966323A (en) 1997-12-18 1999-10-12 Motorola, Inc. Low switching field magnetoresistive tunneling junction for high density arrays
US6055179A (en) 1998-05-19 2000-04-25 Canon Kk Memory device utilizing giant magnetoresistance effect
US6172902B1 (en) 1998-08-12 2001-01-09 Ecole Polytechnique Federale De Lausanne (Epfl) Non-volatile magnetic random access memory
US6252796B1 (en) * 1998-08-14 2001-06-26 U.S. Philips Corporation Device comprising a first and a second ferromagnetic layer separated by a non-magnetic spacer layer
US6016269A (en) * 1998-09-30 2000-01-18 Motorola, Inc. Quantum random address memory with magnetic readout and/or nano-memory elements
JP3766565B2 (ja) * 1999-05-31 2006-04-12 Ｔｄｋ株式会社 磁気抵抗効果膜および磁気抵抗効果型ヘッド
JP3589346B2 (ja) * 1999-06-17 2004-11-17 松下電器産業株式会社 磁気抵抗効果素子および磁気抵抗効果記憶素子
WO2001001396A1 (fr) * 1999-06-29 2001-01-04 Fujitsu Limited Tete magnetoresistive et dispositif de reproduction d'informations
US6292389B1 (en) * 1999-07-19 2001-09-18 Motorola, Inc. Magnetic element with improved field response and fabricating method thereof
JP3793669B2 (ja) * 1999-08-26 2006-07-05 株式会社日立グローバルストレージテクノロジーズ 巨大磁気抵抗効果ヘッド、薄膜磁気ヘッドならびに磁気記録再生装置
KR100373473B1 (ko) * 1999-09-24 2003-02-25 가부시끼가이샤 도시바 자기 저항 효과 소자, 자기 저항 효과 헤드, 자기 재생장치 및 자성 적층체
US6447935B1 (en) 1999-11-23 2002-09-10 Read-Rite Corporation Method and system for reducing assymetry in a spin valve having a synthetic pinned layer
US6233172B1 (en) * 1999-12-17 2001-05-15 Motorola, Inc. Magnetic element with dual magnetic states and fabrication method thereof
US6272036B1 (en) 1999-12-20 2001-08-07 The University Of Chicago Control of magnetic direction in multi-layer ferromagnetic devices by bias voltage
TW504713B (en) * 2000-04-28 2002-10-01 Motorola Inc Magnetic element with insulating veils and fabricating method thereof
US6385082B1 (en) 2000-11-08 2002-05-07 International Business Machines Corp. Thermally-assisted magnetic random access memory (MRAM)
FR2817999B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
WO2002050924A1 (fr) * 2000-12-21 2002-06-27 Fujitsu Limited Dispositif magnetoresistant, tete magnetique et lecteur de disque magnetique
US6713195B2 (en) 2001-01-05 2004-03-30 Nve Corporation Magnetic devices using nanocomposite materials
JP3576111B2 (ja) * 2001-03-12 2004-10-13 株式会社東芝 磁気抵抗効果素子
US6653154B2 (en) * 2001-03-15 2003-11-25 Micron Technology, Inc. Method of forming self-aligned, trenchless mangetoresistive random-access memory (MRAM) structure with sidewall containment of MRAM structure
JP2002334971A (ja) * 2001-05-09 2002-11-22 Nec Corp 磁性メモリ及びその動作方法
US6744086B2 (en) * 2001-05-15 2004-06-01 Nve Corporation Current switched magnetoresistive memory cell
US6347049B1 (en) * 2001-07-25 2002-02-12 International Business Machines Corporation Low resistance magnetic tunnel junction device with bilayer or multilayer tunnel barrier
US6777730B2 (en) 2001-08-31 2004-08-17 Nve Corporation Antiparallel magnetoresistive memory cells
US6773515B2 (en) * 2002-01-16 2004-08-10 Headway Technologies, Inc. FeTa nano-oxide layer as a capping layer for enhancement of giant magnetoresistance in bottom spin valve structures
WO2003090290A1 (fr) * 2002-04-22 2003-10-30 Matsushita Electric Industrial Co., Ltd. Element a effet de resistance magnetique, tete magnetique en comportant, memoire magnetique, et enregistreur magnetique
US7005958B2 (en) * 2002-06-14 2006-02-28 Honeywell International Inc. Dual axis magnetic sensor
US6714444B2 (en) 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US6888742B1 (en) 2002-08-28 2005-05-03 Grandis, Inc. Off-axis pinned layer magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US6838740B2 (en) 2002-09-27 2005-01-04 Grandis, Inc. Thermally stable magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6958927B1 (en) * 2002-10-09 2005-10-25 Grandis Inc. Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element
US6956257B2 (en) 2002-11-18 2005-10-18 Carnegie Mellon University Magnetic memory element and memory device including same
US7190611B2 (en) 2003-01-07 2007-03-13 Grandis, Inc. Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US6829161B2 (en) 2003-01-10 2004-12-07 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
WO2004073035A2 (en) 2003-02-10 2004-08-26 Massachusetts Institute Of Technology Magnetic memory elements using 360 degree domain walls
US6847547B2 (en) 2003-02-28 2005-01-25 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
JP3546238B1 (ja) 2003-04-23 2004-07-21 学校法人慶應義塾 磁気リングユニット及び磁気メモリ装置
US6933155B2 (en) 2003-05-21 2005-08-23 Grandis, Inc. Methods for providing a sub .15 micron magnetic memory structure
US7245462B2 (en) 2003-08-21 2007-07-17 Grandis, Inc. Magnetoresistive element having reduced spin transfer induced noise
US6985385B2 (en) 2003-08-26 2006-01-10 Grandis, Inc. Magnetic memory element utilizing spin transfer switching and storing multiple bits
US7161829B2 (en) 2003-09-19 2007-01-09 Grandis, Inc. Current confined pass layer for magnetic elements utilizing spin-transfer and an MRAM device using such magnetic elements
US20050128842A1 (en) 2003-11-07 2005-06-16 Alexander Wei Annular magnetic nanostructures
US7009877B1 (en) 2003-11-14 2006-03-07 Grandis, Inc. Three-terminal magnetostatically coupled spin transfer-based MRAM cell
US7602000B2 (en) 2003-11-19 2009-10-13 International Business Machines Corporation Spin-current switched magnetic memory element suitable for circuit integration and method of fabricating the memory element
US20050136600A1 (en) 2003-12-22 2005-06-23 Yiming Huai Magnetic elements with ballistic magnetoresistance utilizing spin-transfer and an MRAM device using such magnetic elements
US6936479B2 (en) 2004-01-15 2005-08-30 Hewlett-Packard Development Company, L.P. Method of making toroidal MRAM cells
US7110287B2 (en) 2004-02-13 2006-09-19 Grandis, Inc. Method and system for providing heat assisted switching of a magnetic element utilizing spin transfer
US7203129B2 (en) * 2004-02-16 2007-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Segmented MRAM memory array
US7242045B2 (en) 2004-02-19 2007-07-10 Grandis, Inc. Spin transfer magnetic element having low saturation magnetization free layers
US6967863B2 (en) 2004-02-25 2005-11-22 Grandis, Inc. Perpendicular magnetization magnetic element utilizing spin transfer
US6992359B2 (en) 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7233039B2 (en) 2004-04-21 2007-06-19 Grandis, Inc. Spin transfer magnetic elements with spin depolarization layers
US7098494B2 (en) 2004-06-16 2006-08-29 Grandis, Inc. Re-configurable logic elements using heat assisted magnetic tunneling elements
US7576956B2 (en) 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
US7369427B2 (en) 2004-09-09 2008-05-06 Grandis, Inc. Magnetic elements with spin engineered insertion layers and MRAM devices using the magnetic elements
JP4575136B2 (ja) 2004-12-20 2010-11-04 株式会社東芝 磁気記録素子、磁気記録装置、および情報の記録方法
US20070019337A1 (en) * 2005-07-19 2007-01-25 Dmytro Apalkov Magnetic elements having improved switching characteristics and magnetic memory devices using the magnetic elements

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261352A (ja) * 2000-12-07 2002-09-13 Commiss Energ Atom 記憶機能を有する磁気スピン極性化および磁化回転装置および当該装置を用いた書き込み方法
WO2005020251A2 (en) * 2003-08-19 2005-03-03 New York University High speed low power magnetic devices based current induced spin-momentum transfer
JP2008524830A (ja) * 2003-08-19 2008-07-10 ニューヨーク・ユニバーシティ 電流によって誘起されたスピンモーメント移行をベースとした高速かつ低電力の磁気デバイス
JP2006080241A (ja) * 2004-09-08 2006-03-23 Univ Nagoya 固体メモリ装置
JP2006080385A (ja) * 2004-09-10 2006-03-23 Sony Corp 記憶素子
JP2006093432A (ja) * 2004-09-24 2006-04-06 Sony Corp 記憶素子及びメモリ
JP2006128579A (ja) * 2004-11-01 2006-05-18 Sony Corp 記憶素子及びメモリ
WO2006112119A1 (ja) * 2005-04-01 2006-10-26 Japan Science And Technology Agency 強磁性二重トンネル接合素子及び磁気デバイス
JP2007207919A (ja) * 2006-01-31 2007-08-16 Toshiba Corp 磁気抵抗効果素子および磁気メモリ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012531747A (ja) * 2009-06-24 2012-12-10 ニューヨーク ユニヴァーシティー 電流誘起スピン−運動量移動に基づく高速低電力磁気デバイス
JP2014064033A (ja) * 2009-06-24 2014-04-10 New York Univ 電流誘起スピン−運動量移動に基づく高速低電力磁気デバイス
JP2013069821A (ja) * 2011-09-21 2013-04-18 Toshiba Corp 不揮発性記憶装置

Also Published As

Publication number Publication date
SG185928A1 (en) 2012-12-28
WO2009059071A2 (en) 2009-05-07
US20080259508A2 (en) 2008-10-23
JP5414681B2 (ja) 2014-02-12
CN101896976B (zh) 2014-10-15
KR20100089860A (ko) 2010-08-12
EP2220651A4 (en) 2010-12-08
US7573737B2 (en) 2009-08-11
EP2220651B1 (en) 2013-08-21
CA2703696A1 (en) 2009-05-07
WO2009059071A3 (en) 2009-10-22
CN101896976A (zh) 2010-11-24
EP2220651A2 (en) 2010-08-25
US20080112094A1 (en) 2008-05-15

Similar Documents

Publication Publication Date Title
JP5414681B2 (ja) 電流によって誘起されるスピン運動量移動に基づいた、高速かつ低電力な磁気デバイス
US8760915B2 (en) High speed low power magnetic devices based on current induced spin-momentum transfer
US7307876B2 (en) High speed low power annular magnetic devices based on current induced spin-momentum transfer
US9449668B2 (en) Current induced spin-momentum transfer stack with dual insulating layers
US9812184B2 (en) Current induced spin-momentum transfer stack with dual insulating layers
TW202333387A (zh) 磁阻元件及磁性記憶體

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131112

R150 Certificate of patent or registration of utility model

Ref document number: 5414681

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees