JP2011258777A

JP2011258777A - Method of manufacturing semiconductor element

Info

Publication number: JP2011258777A
Application number: JP2010132378A
Authority: JP
Inventors: Yasuki Naito; 安紀内藤
Original assignee: Dai Nippon Printing Co Ltd
Current assignee: Dai Nippon Printing Co Ltd
Priority date: 2010-06-09
Filing date: 2010-06-09
Publication date: 2011-12-22

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor element in which patterning of a silicon oxide film by photolithographic technique is possible without requiring hydrophobic treatment.SOLUTION: The method of manufacturing a semiconductor element includes a function layer formation step for forming a function layer on a silicon oxide film which is formed on a substrate, a first patterning step for coating the function layer with a first photoresist, patterning the function layer and the silicon oxide film by photolithography and then removing the first photoresist, and a second patterning step for coating the patterned function layer with a second photoresist, patterning the function layer furthermore by photolithography and then removing the second photoresist. Contact angle of the function layer with respect to the first and second photoresists is 20 degrees or less.

Description

本発明は、フォトリソグラフィー技術による半導体素子の製造方法に関するものである。 The present invention relates to a method for manufacturing a semiconductor element by a photolithography technique.

薄膜トランジスタ（以下、ＴＦＴと称する場合がある。）等の半導体素子は、半導体層、電極、絶縁膜等から構成されており、これらの構成部材は半導体素子の製造過程においてフォトリソグラフィー技術によりパターニングされる（例えば特許文献１および特許文献２参照）。 A semiconductor element such as a thin film transistor (hereinafter sometimes referred to as a TFT) is composed of a semiconductor layer, an electrode, an insulating film, and the like, and these constituent members are patterned by a photolithography technique in the manufacturing process of the semiconductor element. (For example, refer to Patent Document 1 and Patent Document 2).

一般的に半導体素子における絶縁膜等には酸化シリコン膜が用いられている。フォトリソグラフィー技術により酸化シリコン膜のパターニングを行う場合、酸化シリコン膜は表面エネルギーが高いため、酸化シリコン膜上にフォトレジストを塗布するとフォトレジストが弾かれてしまい、パターン不良の原因となる。 In general, a silicon oxide film is used as an insulating film or the like in a semiconductor element. When patterning a silicon oxide film by a photolithography technique, since the silicon oxide film has high surface energy, if the photoresist is applied on the silicon oxide film, the photoresist is repelled, which causes a pattern defect.

そこで、ウェハとフォトレジストとの密着性を向上させるために、フォトレジストの塗布前に、ウェハにＨＭＤＳ（ヘキサメチルジシラザン）処理を施すことが行われている（例えば特許文献３参照）。ＨＭＤＳ処理は、ＨＭＤＳを蒸気状にして塗布することでウェハ表面を疎水化する疎水化処理である。疎水化処理により表面エネルギーが低下するため、フォトレジストの塗布ムラ不良を防ぐことができる。 Therefore, in order to improve the adhesion between the wafer and the photoresist, HMDS (hexamethyldisilazane) treatment is performed on the wafer before applying the photoresist (see, for example, Patent Document 3). The HMDS process is a hydrophobizing process in which the wafer surface is hydrophobized by applying HMDS in a vapor state. Since the surface energy is reduced by the hydrophobization treatment, it is possible to prevent uneven application of photoresist.

特開２００１−１２７３０３号公報JP 2001-127303 A 特開２００１−３３２７４１号公報JP 2001-332741 A 特開平１０−４１２１４号公報Japanese Patent Laid-Open No. 10-41214

しかしながら、ＨＭＤＳ処理には専用の加熱チャンバーが必要であり、大きな設備投資を要するという課題がある。 However, the HMDS process requires a dedicated heating chamber, and there is a problem that a large capital investment is required.

また、フォトリソグラフィー技術により半導体層、電極、絶縁膜等の構成部材のパターニングを各々行うと、層表面に不純物が付着するおそれがあり、特にキャリアが移動する層界面に不純物が存在すると、素子特性が低下するという問題がある。 In addition, when patterning components such as semiconductor layers, electrodes, and insulating films by photolithography technology, impurities may adhere to the surface of the layer. In particular, if there are impurities at the layer interface where carriers move, device characteristics There is a problem that decreases.

本発明は、上記問題点に鑑みてなされたものであり、ＨＭＤＳ処理等の疎水化処理を要することなく、フォトリソグラフィー技術による酸化シリコン膜のパターニングが可能な半導体素子の製造方法を提供することを主目的とするものである。さらには、素子特性を向上させることが可能な半導体素子の製造方法を提供することを目的とするものである。 The present invention has been made in view of the above problems, and provides a method for manufacturing a semiconductor element capable of patterning a silicon oxide film by a photolithography technique without requiring a hydrophobic treatment such as an HMDS treatment. This is the main purpose. Furthermore, it aims at providing the manufacturing method of the semiconductor element which can improve an element characteristic.

本発明は、上記目的を達成するために、基板上に形成された酸化シリコン膜上に機能層を形成する機能層形成工程と、上記機能層上に第１フォトレジストを塗布し、フォトリソグラフィー法により上記機能層および上記酸化シリコン膜をパターニングし、上記第１フォトレジストを除去する第１パターニング工程と、パターニングされた上記機能層上に第２フォトレジストを塗布し、フォトリソグラフィー法により上記機能層をさらにパターニングし、上記第２フォトレジストを除去する第２パターニング工程とを有し、上記機能層と上記第１フォトレジストおよび上記第２フォトレジストとの接触角が２０度以下であることを特徴とする半導体素子の製造方法を提供する。 In order to achieve the above object, the present invention provides a functional layer forming step of forming a functional layer on a silicon oxide film formed on a substrate, a first photoresist is coated on the functional layer, and a photolithography method. The functional layer and the silicon oxide film are patterned by the first patterning process for removing the first photoresist, the second photoresist is applied on the patterned functional layer, and the functional layer is formed by photolithography. And a second patterning step of removing the second photoresist, and a contact angle between the functional layer and the first photoresist and the second photoresist is 20 degrees or less. A method for manufacturing a semiconductor device is provided.

本発明によれば、酸化シリコン膜上に機能層を形成し、機能層上にフォトレジストを塗布して機能層および酸化シリコン膜のパターニングを行い、さらに機能層上にフォトレジストを塗布して機能層のパターニングを行うことで、所望のパターンに酸化シリコン膜および機能層を加工することができる。この際、機能層とフォトレジストとの接触角が所定の範囲であるため、フォトレジストの弾きを防ぐことができる。したがって、ＨＭＤＳ処理等の疎水化処理が不要であり、大掛かりな設備を要することなく、簡便な工程で酸化シリコン膜のパターニングを改善することが可能である。
また本発明によれば、酸化シリコン膜上にフォトレジストを直接塗布することがないので、酸化シリコン膜および機能層の界面に不純物が付着するのを防ぎ、酸化シリコン膜および機能層の界面状態を良好なものとし、素子特性を向上させることも可能である。 According to the present invention, a functional layer is formed on a silicon oxide film, a photoresist is applied on the functional layer, the functional layer and the silicon oxide film are patterned, and a photoresist is applied on the functional layer to function. By patterning the layer, the silicon oxide film and the functional layer can be processed into a desired pattern. At this time, since the contact angle between the functional layer and the photoresist is within a predetermined range, it is possible to prevent the photoresist from flipping. Therefore, hydrophobic treatment such as HMDS treatment is unnecessary, and it is possible to improve the patterning of the silicon oxide film by a simple process without requiring a large facility.
Further, according to the present invention, since the photoresist is not directly applied onto the silicon oxide film, it is possible to prevent impurities from adhering to the interface between the silicon oxide film and the functional layer, and to prevent the interface state between the silicon oxide film and the functional layer. It is also possible to improve the device characteristics.

上記発明においては、上記酸化シリコン膜がゲート絶縁膜であることが好ましい。ゲート絶縁膜である酸化シリコン膜上に、機能層として半導体層や電極用導電膜を形成することで、本発明の半導体素子の製造方法を適用することが可能である。 In the above invention, the silicon oxide film is preferably a gate insulating film. By forming a semiconductor layer or a conductive film for an electrode as a functional layer over a silicon oxide film that is a gate insulating film, the method for manufacturing a semiconductor element of the present invention can be applied.

また本発明においては、上記機能層が半導体層であることが好ましい。上述したように、酸化シリコン膜上に、機能層として半導体層を形成することで、本発明の半導体素子の製造方法を適用することが可能である。また、酸化シリコン膜がゲート絶縁膜であり、機能層が半導体層である場合であって、ボトムゲート型構造の場合、ゲート絶縁膜および半導体層の界面をキャリアが移動することになる。本発明によれば、酸化シリコン膜上にフォトレジストを直接塗布することがないので、フォトリソグラフィー技術によるゲート絶縁膜（酸化シリコン膜）表面の半導体層が形成される領域への影響をなくすことができる。したがって、ゲート絶縁膜および半導体層の界面状態を良好なものとし、素子特性を向上させることが可能となる。 In the present invention, the functional layer is preferably a semiconductor layer. As described above, the semiconductor element manufacturing method of the present invention can be applied by forming a semiconductor layer as a functional layer on a silicon oxide film. In the case where the silicon oxide film is a gate insulating film and the functional layer is a semiconductor layer and has a bottom gate structure, carriers move through the interface between the gate insulating film and the semiconductor layer. According to the present invention, since the photoresist is not directly applied onto the silicon oxide film, the influence on the region where the semiconductor layer is formed on the surface of the gate insulating film (silicon oxide film) by the photolithography technique can be eliminated. it can. Therefore, the interface state between the gate insulating film and the semiconductor layer can be made favorable, and the element characteristics can be improved.

さらに本発明においては、上記機能層が電極用導電膜であることも好ましい。上述したように、酸化シリコン膜上に、機能層として電極用導電膜を形成することで、本発明の半導体素子の製造方法を適用することが可能である。 Furthermore, in the present invention, the functional layer is preferably an electrode conductive film. As described above, the method for manufacturing a semiconductor element of the present invention can be applied by forming a conductive film for an electrode as a functional layer on a silicon oxide film.

本発明においては、酸化シリコン膜および機能層を連続して形成し、機能層上にフォトレジストを塗布して酸化シリコン膜および機能層のパターニングを行い、かつ、機能層とフォトレジストとの接触角が所定の範囲であり小さいので、ＨＭＤＳ処理等の疎水化処理を要することなく、フォトレジストの弾きを防ぎ、酸化シリコン膜の良好なパターニングが可能であるという効果を奏する。また、酸化シリコン膜上にフォトレジストを直接塗布することがないので、酸化シリコン膜および機能層の界面に不純物が付着するのを防ぎ、素子特性の向上を図ることが可能となるという効果を奏する。 In the present invention, a silicon oxide film and a functional layer are continuously formed, a photoresist is applied on the functional layer, the silicon oxide film and the functional layer are patterned, and a contact angle between the functional layer and the photoresist is obtained. Is small within a predetermined range, so that it is possible to prevent the photoresist from being repelled and to perform good patterning of the silicon oxide film without requiring a hydrophobic treatment such as a HMDS treatment. In addition, since a photoresist is not directly applied on the silicon oxide film, it is possible to prevent impurities from adhering to the interface between the silicon oxide film and the functional layer and to improve the element characteristics. .

本発明の半導体素子の製造方法の一例を示す工程図である。It is process drawing which shows an example of the manufacturing method of the semiconductor element of this invention. 本発明の半導体素子の製造方法の一例を示す工程図である。It is process drawing which shows an example of the manufacturing method of the semiconductor element of this invention. 本発明の半導体素子の製造方法の他の例を示す工程図である。It is process drawing which shows the other example of the manufacturing method of the semiconductor element of this invention. 本発明の半導体素子の製造方法の他の例を示す工程図である。It is process drawing which shows the other example of the manufacturing method of the semiconductor element of this invention.

以下、本発明の半導体素子の製造方法について詳細に説明する。 Hereafter, the manufacturing method of the semiconductor element of this invention is demonstrated in detail.

本発明の半導体素子の製造方法は、基板上に形成された酸化シリコン膜上に機能層を形成する機能層形成工程と、上記機能層上に第１フォトレジストを塗布し、フォトリソグラフィー法により上記機能層および上記酸化シリコン膜をパターニングし、上記第１フォトレジストを除去する第１パターニング工程と、パターニングされた上記機能層上に第２フォトレジストを塗布し、フォトリソグラフィー法により上記機能層をさらにパターニングし、上記第２フォトレジストを除去する第２パターニング工程とを有し、上記機能層と上記第１フォトレジストおよび上記第２フォトレジストとの接触角が２０度以下であることを特徴とするものである。 The method for manufacturing a semiconductor device of the present invention includes a functional layer forming step of forming a functional layer on a silicon oxide film formed on a substrate, a first photoresist is applied on the functional layer, and the above-described method is performed by photolithography. A first patterning step of patterning the functional layer and the silicon oxide film to remove the first photoresist; a second photoresist is applied on the patterned functional layer; and the functional layer is further formed by photolithography. And a second patterning step of removing the second photoresist, and a contact angle between the functional layer, the first photoresist, and the second photoresist is 20 degrees or less. Is.

本発明の半導体素子の製造方法について図面を参照しながら説明する。
図１（ａ）〜（ｅ）および図２（ａ）〜（ｅ）は、本発明の半導体素子の製造方法の一例を示す工程図である。まず、ゲート電極１１Ｇおよび第２のゲート電極１２が形成された基板１上に酸化シリコン膜３（ここではゲート絶縁膜）を形成し、酸化シリコン膜３上に機能層４（ここでは半導体層１３）を形成する（図１（ａ））。次に、機能層４（半導体層１３）上に第１フォトレジスト５ａを塗布して第１フォトレジスト層を形成する（図１（ｂ））。この際、機能層４（半導体層１３）と第１フォトレジスト５ａとの接触角は２０度以下となっている。次いで、図示しないが第１フォトレジスト層を露光および現像して、第１フォトレジストパターン５ｂを形成する（図１（ｃ））。次いで、第１フォトレジストパターン５ｂの開口部に位置する機能層４（半導体層１３）および酸化シリコン膜３をエッチングする（図１（ｄ））。続いて、第１フォトレジストパターン５ｂを除去する（図１（ｅ））。このようにして第１パターニング工程を行う。
次に、パターニングされた機能層４（半導体層１３）上に第２フォトレジスト６ａを塗布して第２フォトレジスト層を形成する（図２（ａ））。この際、機能層４（半導体層１３）と第２フォトレジスト６ａとの接触角は２０度以下となっている。次いで、図示しないが第２フォトレジスト層を露光および現像して、第２フォトレジストパターン６ｂを形成する（図２（ｂ））。続いて、第２フォトレジストパターン６ｂの開口部に位置する機能層４（半導体層１３）をエッチングする（図２（ｃ））。その後、第２フォトレジストパターン６ｂを除去する（図２（ｄ））。このようにして第２パターニング工程を行う。
次に、半導体層１３に接するようにソース電極１１Ｓおよびドレイン電極１１Ｄを形成する（図２（ｅ））。これにより半導体素子１０が得られる。この半導体素子１０は、ボトムゲート・トップコンタクト型構造を有するＴＦＴである。 A method for manufacturing a semiconductor device of the present invention will be described with reference to the drawings.
1 (a) to 1 (e) and FIGS. 2 (a) to 2 (e) are process diagrams showing an example of a method for manufacturing a semiconductor element of the present invention. First, a silicon oxide film 3 (here, a gate insulating film) is formed on the substrate 1 on which the gate electrode 11G and the second gate electrode 12 are formed, and a functional layer 4 (here, a semiconductor layer 13) is formed on the silicon oxide film 3. ) Is formed (FIG. 1A). Next, a first photoresist 5a is applied on the functional layer 4 (semiconductor layer 13) to form a first photoresist layer (FIG. 1B). At this time, the contact angle between the functional layer 4 (semiconductor layer 13) and the first photoresist 5a is 20 degrees or less. Next, although not shown, the first photoresist layer is exposed and developed to form a first photoresist pattern 5b (FIG. 1C). Next, the functional layer 4 (semiconductor layer 13) and the silicon oxide film 3 located in the opening of the first photoresist pattern 5b are etched (FIG. 1D). Subsequently, the first photoresist pattern 5b is removed (FIG. 1E). In this way, the first patterning step is performed.
Next, a second photoresist layer 6a is applied on the patterned functional layer 4 (semiconductor layer 13) to form a second photoresist layer (FIG. 2A). At this time, the contact angle between the functional layer 4 (semiconductor layer 13) and the second photoresist 6a is 20 degrees or less. Next, although not shown, the second photoresist layer is exposed and developed to form a second photoresist pattern 6b (FIG. 2B). Subsequently, the functional layer 4 (semiconductor layer 13) located in the opening of the second photoresist pattern 6b is etched (FIG. 2C). Thereafter, the second photoresist pattern 6b is removed (FIG. 2D). In this way, the second patterning process is performed.
Next, the source electrode 11S and the drain electrode 11D are formed so as to be in contact with the semiconductor layer 13 (FIG. 2E). Thereby, the semiconductor element 10 is obtained. The semiconductor element 10 is a TFT having a bottom gate / top contact type structure.

図３（ａ）〜（ｅ）および図４（ａ）〜（ｆ）は、本発明の半導体素子の製造方法の他の例を示す工程図である。まず、半導体層１３が形成された基板１上に酸化シリコン膜３（ここではゲート絶縁膜）を形成し、酸化シリコン膜３上に機能層４（ここではゲート電極用導電膜１１）を形成する（図３（ａ））。次に、機能層４（ゲート電極用導電膜１１）上に第１フォトレジスト５ａを塗布して第１フォトレジスト層を形成する（図３（ｂ））。この際、機能層４（ゲート電極用導電膜１１）と第１フォトレジスト５ａとの接触角は２０度以下となっている。次いで、図示しないが第１フォトレジスト層を露光および現像して、第１フォトレジストパターン５ｂを形成する（図３（ｃ））。次いで、第１フォトレジストパターン５ｂの開口部に位置する機能層４（ゲート電極用導電膜１１）および酸化シリコン膜３をエッチングする（図３（ｄ））。続いて、第１フォトレジストパターン５ｂを除去する（図３（ｅ））。このようにして第１パターニング工程を行う。
次に、パターニングされた機能層４（ゲート電極用導電膜１１）上に第２フォトレジスト６ａを塗布して第２フォトレジスト層を形成する（図４（ａ））。この際、機能層４（ゲート電極用導電膜１１）と第２フォトレジスト６ａとの接触角は２０度以下となっている。次いで、図示しないが第２フォトレジスト層を露光および現像して、第２フォトレジストパターン６ｂを形成する（図４（ｂ））。続いて、第２フォトレジストパターン６ｂの開口部に位置する機能層４（ゲート電極用導電膜１１）をエッチングし、ゲート電極１１Ｇを形成する（図４（ｃ））。その後、第２フォトレジストパターン６ｂを除去する（図４（ｄ））。このようにして第２パターニング工程を行う。
次に、ゲート電極１１Ｇを覆うように、酸化シリコン膜３と同位置に開口部を有するように、層間絶縁膜１５を形成する（図４（ｅ））。次いで、半導体層１３に接するようにソース電極１１Ｓおよびドレイン電極１１Ｄを形成する（図４（ｆ））。これにより半導体素子１０が得られる。この半導体素子１０は、トップゲート・トップコンタクト型構造を有するＴＦＴである。 3 (a) to 3 (e) and FIGS. 4 (a) to 4 (f) are process diagrams showing another example of the method for manufacturing a semiconductor device of the present invention. First, a silicon oxide film 3 (here, a gate insulating film) is formed on the substrate 1 on which the semiconductor layer 13 is formed, and a functional layer 4 (here, a gate electrode conductive film 11) is formed on the silicon oxide film 3. (FIG. 3A). Next, a first photoresist layer 5a is applied on the functional layer 4 (gate electrode conductive film 11) to form a first photoresist layer (FIG. 3B). At this time, the contact angle between the functional layer 4 (gate electrode conductive film 11) and the first photoresist 5a is 20 degrees or less. Next, although not shown, the first photoresist layer is exposed and developed to form a first photoresist pattern 5b (FIG. 3C). Next, the functional layer 4 (gate electrode conductive film 11) and the silicon oxide film 3 located in the opening of the first photoresist pattern 5b are etched (FIG. 3D). Subsequently, the first photoresist pattern 5b is removed (FIG. 3E). In this way, the first patterning step is performed.
Next, a second photoresist layer 6a is formed on the patterned functional layer 4 (gate electrode conductive film 11) to form a second photoresist layer (FIG. 4A). At this time, the contact angle between the functional layer 4 (gate electrode conductive film 11) and the second photoresist 6a is 20 degrees or less. Next, although not shown, the second photoresist layer is exposed and developed to form a second photoresist pattern 6b (FIG. 4B). Subsequently, the functional layer 4 (gate electrode conductive film 11) located in the opening of the second photoresist pattern 6b is etched to form the gate electrode 11G (FIG. 4C). Thereafter, the second photoresist pattern 6b is removed (FIG. 4D). In this way, the second patterning process is performed.
Next, an interlayer insulating film 15 is formed so as to cover the gate electrode 11G so as to have an opening at the same position as the silicon oxide film 3 (FIG. 4E). Next, the source electrode 11S and the drain electrode 11D are formed so as to be in contact with the semiconductor layer 13 (FIG. 4F). Thereby, the semiconductor element 10 is obtained. The semiconductor element 10 is a TFT having a top gate / top contact type structure.

本発明によれば、酸化シリコン膜上に機能層を形成し、機能層上にフォトレジストを塗布して機能層および酸化シリコン膜のパターニングを行い、さらに機能層上にフォトレジストを塗布して機能層のパターニングを行うことで、所望のパターンに酸化シリコン膜および機能層を加工することができる。機能層とフォトレジストとの接触角が所定の範囲であり小さいため、フォトレジストの弾きをなくし塗布ムラを防ぐことができる。したがって、酸化シリコン膜上にフォトレジストを直接塗布することがないので、ＨＭＤＳ処理等の疎水化処理が不要となり、大きな設備投資を要することなく、簡便で安価な工程により酸化シリコン膜のパターニングを改善することが可能である。 According to the present invention, a functional layer is formed on a silicon oxide film, a photoresist is applied on the functional layer, the functional layer and the silicon oxide film are patterned, and a photoresist is applied on the functional layer to function. By patterning the layer, the silicon oxide film and the functional layer can be processed into a desired pattern. Since the contact angle between the functional layer and the photoresist is within a predetermined range and is small, it is possible to eliminate the flipping of the photoresist and prevent coating unevenness. Therefore, since the photoresist is not directly applied on the silicon oxide film, the hydrophobizing process such as the HMDS process becomes unnecessary, and the patterning of the silicon oxide film is improved by a simple and inexpensive process without requiring a large capital investment. Is possible.

また本発明によれば、酸化シリコン膜上にフォトレジストを直接塗布することがないので、酸化シリコン膜および機能層の界面に不純物が付着するのを防ぎ、酸化シリコン膜および機能層の界面状態を良好なものとし、素子特性を向上させることも可能である。
特に、図２（ｅ）に示すボトムゲート・トップコンタクト型構造を有するＴＦＴにおいては、酸化シリコン膜３（ゲート絶縁膜）と機能層４（半導体層１３）との界面をキャリアが移動するため、良好なトランジスタ特性を得るには、酸化シリコン膜３（ゲート絶縁膜）および機能層４（半導体層１３）の界面状態や、酸化シリコン膜３（ゲート絶縁膜）表面の機能層４（半導体層１３）が形成される領域の表面状態が重要である。本発明においては、上述したように、酸化シリコン膜上にフォトレジストを直接塗布することがないので、酸化シリコン膜３（ゲート絶縁膜）表面の機能層４（半導体層１３）が形成される領域に不純物が付着するのを防ぎ、酸化シリコン膜３（ゲート絶縁膜）および機能層４（半導体層１３）の界面状態を良好なものとすることができる。その結果、オンオフ電流比、しきい値電圧Ｖ_ｔｈ、移動度などのトランジスタ特性に優れる半導体素子を製造することが可能である。 Further, according to the present invention, since the photoresist is not directly applied onto the silicon oxide film, it is possible to prevent impurities from adhering to the interface between the silicon oxide film and the functional layer, and to prevent the interface state between the silicon oxide film and the functional layer. It is also possible to improve the device characteristics.
In particular, in the TFT having the bottom gate / top contact type structure shown in FIG. 2E, carriers move on the interface between the silicon oxide film 3 (gate insulating film) and the functional layer 4 (semiconductor layer 13). In order to obtain good transistor characteristics, the interface state between the silicon oxide film 3 (gate insulating film) and the functional layer 4 (semiconductor layer 13), or the functional layer 4 (semiconductor layer 13) on the surface of the silicon oxide film 3 (gate insulating film). The surface state of the region where the) is formed is important. In the present invention, as described above, since the photoresist is not directly applied on the silicon oxide film, the functional layer 4 (semiconductor layer 13) on the surface of the silicon oxide film 3 (gate insulating film) is formed. It is possible to prevent impurities from adhering to the silicon oxide film 3 (gate insulating film) and the functional layer 4 (semiconductor layer 13). As a result, a semiconductor element having excellent transistor characteristics such as on / off current ratio, threshold voltage V _th , and mobility can be manufactured.

以下、本発明の半導体素子の製造方法における各工程について説明する。 Hereafter, each process in the manufacturing method of the semiconductor element of this invention is demonstrated.

１．機能層形成工程
本発明における機能層形成工程は、基板上に形成された酸化シリコン膜上に機能層を形成する工程である。
以下、機能層、酸化シリコン膜および基板に分けて説明する。 1. Functional layer forming step The functional layer forming step in the present invention is a step of forming a functional layer on a silicon oxide film formed on a substrate.
Hereinafter, description will be made separately on the functional layer, the silicon oxide film, and the substrate.

（１）機能層
本発明において、機能層と第１フォトレジストおよび第２フォトレジストとの接触角は２０度以下である。上記接触角が上記範囲であることにより、フォトレジストの塗布ムラを効果的に防ぐことができる。 (1) Functional layer In this invention, the contact angle of a functional layer, a 1st photoresist, and a 2nd photoresist is 20 degrees or less. When the contact angle is in the above range, uneven application of the photoresist can be effectively prevented.

なお、上記接触角は、機能層表面に第１フォトレジストまたは第２フォトレジストを１．５マイクロリットル滴下し、滴下した液滴の形状を側面より観測し、液滴と機能層表面とのなす角を計測することにより測定したものである。 The contact angle is determined by dropping 1.5 microliters of the first photoresist or the second photoresist on the surface of the functional layer, observing the shape of the dropped droplet from the side, and forming the surface of the droplet with the functional layer surface. It is measured by measuring a corner.

本発明において、第１パターニング工程では第１フォトレジストパターンの開口部に位置する機能層および酸化シリコン膜をエッチングし、第２パターニング工程では第２フォトレジストパターンの開口部に位置する機能層のみをエッチングすることから、機能層の材料は、第２パターニング工程において、酸化シリコン膜をエッチングすることなく、機能層の選択的なエッチングを可能とするものであることが好ましい。 In the present invention, the functional layer and the silicon oxide film located in the opening of the first photoresist pattern are etched in the first patterning step, and only the functional layer located in the opening of the second photoresist pattern is etched in the second patterning step. Since the etching is performed, the material of the functional layer is preferably a material that enables selective etching of the functional layer without etching the silicon oxide film in the second patterning step.

機能層としては、半導体素子を構成する部材であり、パターニングが必要な部材であり、かつ、酸化シリコン膜上に形成される部材であり、さらには機能層と第１フォトレジストおよび第２フォトレジストとの接触角が所定の範囲となるものであれば特に限定されるものではなく、半導体素子の構造や用途等に応じて適宜選択される。具体的に、機能層としては、半導体層、電極用導電膜等が挙げられる。 The functional layer is a member constituting a semiconductor element, a member requiring patterning, and a member formed on the silicon oxide film. Furthermore, the functional layer, the first photoresist, and the second photoresist The contact angle is not particularly limited as long as the contact angle falls within a predetermined range, and is appropriately selected according to the structure and application of the semiconductor element. Specifically, examples of the functional layer include a semiconductor layer and an electrode conductive film.

中でも、機能層は半導体層であることが好ましい。酸化シリコン膜がゲート絶縁膜であり、機能層が半導体層である場合には、上述の図２（ｅ）に例示するようなボトムゲート・トップコンタクト型構造を有するＴＦＴを作製することができる。このようなボトムゲート・トップコンタクト型構造を有するＴＦＴにおいては、上述したように本発明の半導体素子の製造方法を適用することにより、酸化シリコン膜３（ゲート絶縁膜）と機能層４（半導体層１３）との界面状態を良好なものとし、素子特性を向上させることが可能である。 Among these, the functional layer is preferably a semiconductor layer. When the silicon oxide film is a gate insulating film and the functional layer is a semiconductor layer, a TFT having a bottom gate / top contact type structure as illustrated in FIG. 2E can be manufactured. In the TFT having such a bottom gate / top contact type structure, the silicon oxide film 3 (gate insulating film) and the functional layer 4 (semiconductor layer) are applied by applying the semiconductor element manufacturing method of the present invention as described above. It is possible to improve the device characteristics by improving the interface state with 13).

機能層として半導体層を形成する場合、半導体層に用いられる半導体材料としては、半導体層と第１フォトレジストおよび第２フォトレジストとの接触角が所定の範囲となるものであれば特に限定されるものではなく、無機半導体材料および有機半導体材料のいずれも使用することができる。 When a semiconductor layer is formed as a functional layer, the semiconductor material used for the semiconductor layer is particularly limited as long as the contact angle between the semiconductor layer and the first photoresist and the second photoresist falls within a predetermined range. Any of inorganic semiconductor materials and organic semiconductor materials can be used.

無機半導体材料としては、例えば、シリコン、酸化物等が挙げられる。シリコンとしては、ポリシリコン、アモルファスシリコンを用いることができる。酸化物としては、例えば、酸化亜鉛（ＺｎＯ）、酸化チタン（ＴｉＯ）、酸化マグネシウム亜鉛（Ｍｇ_ｘＺｎ_１−ｘＯ）、酸化カドミウム亜鉛（Ｃｄ_ｘＺｎ_１−ｘＯ）、酸化カドミウム（ＣｄＯ）、酸化インジウム（Ｉｎ_２Ｏ_３）、酸化ガリウム（Ｇａ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化マグネシウム（ＭｇＯ）、酸化タングステン（ＷＯ）、ＩｎＧａＺｎＯ系、ＩｎＧａＳｎＯ系、ＩｎＧａＺｎＭｇＯ系、ＩｎＡｌＺｎＯ系、ＩｎＦｅＺｎＯ系、ＩｎＧａＯ系、ＺｎＧａＯ系、ＩｎＺｎＯ系を用いることができる。 Examples of the inorganic semiconductor material include silicon and oxide. As the silicon, polysilicon or amorphous silicon can be used. Examples of the oxide include zinc oxide (ZnO), titanium oxide (TiO), magnesium zinc oxide (Mg _x Zn _1-x O), cadmium zinc oxide (Cd _x Zn _1-x O), and cadmium oxide (CdO). , Indium oxide (In ₂ O ₃ ), gallium oxide (Ga ₂ O ₃ ), tin oxide (SnO ₂ ), magnesium oxide (MgO), tungsten oxide (WO), InGaZnO-based, InGaSnO-based, InGaZnMgO-based, InAlZnO-based, InFeZnO, InGaO, ZnGaO, and InZnO can be used.

有機半導体材料としては、例えば、π電子共役系の芳香族化合物、鎖式化合物、有機顔料、有機ケイ素化合物等を挙げることができる。より具体的には、ペンタセン、シリルエチン置換ペンタセンに代表されるペンタセン誘導体、アントラジチオフェン誘導体、ベンゾチエノベンゾチオフェン誘導体、ジナフトチエノチオフェン誘導体、チオフェン、ペリレン、フラーレン等の低分子系有機半導体材料、および、ポリピロール、ポリ（Ｎ−置換ピロール）、ポリ（３−置換ピロール）、ポリ（３，４−二置換ピロール）等のポリピロール類、ポリチオフェン、ポリ（３−置換チオフェン）、ポリ（３，４−二置換チオフェン）、ポリベンゾチオフェン等のポリチオフェン類、ポリイソチアナフテン等のポリイソチアナフテン類、ポリチェニレンビニレン等のポリチェニレンビニレン類、ポリ（ｐ−フェニレンビニレン）等のポリ（ｐ−フェニレンビニレン）類、ポリアニリン、ポリ（Ｎ−置換アニリン）等のポリアニリン類、ポリアセチレン等のポリアセチレン類、ポリジアセチレン、ポリアズレン等のポリアズレン類等の高分子系有機半導体材料を挙げることができる。さらに、上記有機半導体材料に有機ポリマーを混合して用いることができる。混合する有機ポリマーとしては、例えば、ポリスチレン、ポリスチレン誘導体、ポリメタクリル酸メチル樹脂類、ポリビニルカルバゾール類、ポリトリアリルアミン類が挙げられる。また、ここに挙げた有機ポリマー以外にも一般的な有機ポリマーを用いることができる。 Examples of the organic semiconductor material include a π-electron conjugated aromatic compound, a chain compound, an organic pigment, and an organosilicon compound. More specifically, pentacene, pentacene derivatives represented by silylethyne-substituted pentacene, anthradithiophene derivatives, benzothienobenzothiophene derivatives, dinaphthothienothiophene derivatives, low molecular organic semiconductor materials such as thiophene, perylene, and fullerene, and , Polypyrrole, poly (N-substituted pyrrole), poly (3-substituted pyrrole), poly (pyrrole) such as poly (3,4-disubstituted pyrrole), polythiophene, poly (3-substituted thiophene), poly (3,4- Disubstituted thiophene), polythiophenes such as polybenzothiophene, polyisothianaphthenes such as polyisothianaphthene, polychenylene vinylenes such as polychenylene vinylene, and poly (p-phenylene vinylene) Phenylene vinylene), polyaniline, Can be mentioned polyaniline, such as Li (N- substituted aniline), polyacetylenes such as polyacetylene, polydiacetylene, the polyazulene polymer organic semiconductor materials such as such as polyazulene. Furthermore, an organic polymer can be mixed with the organic semiconductor material. Examples of the organic polymer to be mixed include polystyrene, polystyrene derivatives, polymethyl methacrylate resins, polyvinyl carbazoles, and polytriallylamines. In addition to the organic polymers listed here, general organic polymers can be used.

機能層が電極用導電膜である場合、電極用導電膜は、例えば、ゲート電極やソース電極・ドレイン電極を形成するための導電膜として形成され得る。中でも、ゲート電極用導電膜であることが好ましい。この場合、上述の図４（ｆ）に例示するようなトップゲート・トップコンタクト型構造を有するＴＦＴを作製することができる。 When the functional layer is an electrode conductive film, the electrode conductive film can be formed, for example, as a conductive film for forming a gate electrode, a source electrode, and a drain electrode. Among these, a conductive film for a gate electrode is preferable. In this case, a TFT having a top gate / top contact type structure as illustrated in FIG. 4F can be manufactured.

機能層としてゲート電極用導電膜を形成する場合、ゲート電極用導電膜に用いられる導電性材料としては、ゲート電極用導電膜と第１フォトレジストおよび第２フォトレジストとの接触角が所定の範囲となるものであれば特に限定されるものではなく、例えば、Ａｌ、Ｃｒ、Ｎｉ、Ａｕ、Ａｇ、Ｔａ、Ｃｕ、Ｐｔ、Ｔｉ等の金属材料、グラフェン、カーボンナノチューブ等の炭素材料、ＰＥＤＯＴ／ＰＳＳ等の導電性高分子材料などが挙げられる。 When forming a conductive film for a gate electrode as a functional layer, the conductive material used for the conductive film for a gate electrode includes a contact angle between the conductive film for the gate electrode and the first photoresist and the second photoresist within a predetermined range. Is not particularly limited, for example, metal materials such as Al, Cr, Ni, Au, Ag, Ta, Cu, Pt and Ti, carbon materials such as graphene and carbon nanotubes, PEDOT / PSS And the like, and the like.

また、機能層としてソース電極・ドレイン電極用導電膜を形成する場合、ソース電極・ドレイン電極用導電膜に用いられる導電性材料としては、ソース電極・ドレイン電極用導電膜と第１フォトレジストおよび第２フォトレジストとの接触角が所定の範囲となるものであれば特に限定されるものではなく、例えば、Ａｌ、Ｃｒ、Ｎｉ、Ａｕ、Ａｇ、Ｔａ、Ｃｕ、Ｐｔ、Ｔｉ、Ｎｂ、Ｍｏ、ＩＺＯ、ＩＴＯ、ＭｏＯ_ｘ、ＮｉＯ_ｘ、ＴｉＯ_ｘ等の金属材料、グラフェン、カーボンナノチューブ等の炭素材料、ＰＥＤＯＴ／ＰＳＳ等の導電性高分子材料などが挙げられる。 When the conductive film for the source / drain electrode is formed as the functional layer, the conductive material used for the conductive film for the source / drain electrode includes the conductive film for the source / drain electrode, the first photoresist, and the first photoresist. 2 There is no particular limitation as long as the contact angle with the photoresist falls within a predetermined range. For example, Al, Cr, Ni, Au, Ag, Ta, Cu, Pt, Ti, Nb, Mo, IZO Metal materials such as ITO, MoO _x , NiO _x , and TiO _x , carbon materials such as graphene and carbon nanotubes, and conductive polymer materials such as PEDOT / PSS.

機能層の形成方法としては、機能層の材料の種類に応じて適宜選択され、例えば、熱ＣＶＤ法、プラズマＣＶＤ法等のＣＶＤ法や、真空蒸着法、スパッタリング法、イオンプレーティング法等のＰＶＤ法などの乾式法、および、スピンコート法、スプレーコート法、ロールコート法、ビードコート法、ディップコート法、ダイコート法、インクジェット法、ディスペンサ法、ブレードコート法、フレキソ印刷法、グラビア印刷法等の湿式法を用いることができる。中でも、酸化シリコン膜上に機能層形成用塗工液を塗布することは困難な場合があることから、乾式法が好ましく用いられる。 The method for forming the functional layer is appropriately selected according to the type of material of the functional layer. For example, the CVD method such as the thermal CVD method or the plasma CVD method, or the PVD such as the vacuum deposition method, the sputtering method, or the ion plating method is used. Such as spin coating, spray coating, roll coating, bead coating, dip coating, die coating, ink jet, dispenser, blade coating, flexographic printing, gravure printing, etc. A wet method can be used. Especially, since it may be difficult to apply the functional layer forming coating solution on the silicon oxide film, a dry method is preferably used.

湿式法の場合、酸化シリコン膜表面での機能層形成用塗工液の塗布ムラを防ぐために、酸化シリコン膜と機能層形成用塗工液との接触角は２０度以下である必要がある。
なお、上記接触角の測定方法は、上述の機能層とフォトレジストとの接触角の測定方法と同様である。 In the case of the wet method, in order to prevent uneven application of the functional layer forming coating solution on the surface of the silicon oxide film, the contact angle between the silicon oxide film and the functional layer forming coating solution needs to be 20 degrees or less.
The method for measuring the contact angle is the same as the method for measuring the contact angle between the functional layer and the photoresist.

機能層の厚みとしては、半導体素子の構造や用途等に応じて適宜選択される。例えば、機能層が半導体層である場合、機能層の厚みは５ｎｍ〜１０００ｎｍ程度で設定することができる。また例えば、機能層がゲート電極用導電膜やソース電極・ドレイン電極用導電膜である場合、機能層の厚みは３０ｎｍ〜５００ｎｍ程度で設定することができる。 The thickness of the functional layer is appropriately selected according to the structure and application of the semiconductor element. For example, when the functional layer is a semiconductor layer, the thickness of the functional layer can be set to about 5 nm to 1000 nm. For example, when the functional layer is a conductive film for a gate electrode or a conductive film for a source / drain electrode, the thickness of the functional layer can be set to about 30 nm to 500 nm.

（２）酸化シリコン膜
本発明において、酸化シリコン膜は半導体素子における絶縁膜であることが好ましい。中でも、酸化シリコン膜はゲート絶縁膜であることが好ましい。ゲート絶縁膜である酸化シリコン膜上に、機能層として半導体層や電極用導電膜を形成することで、本発明の半導体素子の製造方法を適用することが可能である。この場合、上述の図２（ｅ）に例示するようなボトムゲート・トップコンタクト型構造を有するＴＦＴや、上述の図４（ｆ）に例示するようなトップゲート・トップコンタクト型構造を有するＴＦＴを作製することができる。 (2) Silicon oxide film In the present invention, the silicon oxide film is preferably an insulating film in a semiconductor element. Among these, the silicon oxide film is preferably a gate insulating film. By forming a semiconductor layer or a conductive film for an electrode as a functional layer over a silicon oxide film that is a gate insulating film, the method for manufacturing a semiconductor element of the present invention can be applied. In this case, a TFT having a bottom gate / top contact type structure as illustrated in FIG. 2 (e) or a TFT having a top gate / top contact type structure as illustrated in FIG. 4 (f) is used. Can be produced.

酸化シリコン膜の形成方法としては、例えば、プラズマＣＶＤ法、減圧ＣＶＤ法、常圧ＣＶＤ法等のＣＶＤ法や、スパッタリング法等のＰＶＤ法などの乾式法が用いられる。
酸化シリコン膜の厚みとしては、半導体素子の構造や用途に応じて適宜選択されるものであり、例えば０．０１μｍ〜１０μｍ程度で設定することができ、好ましくは０．０５μｍ〜１μｍの範囲内である。 As a method for forming the silicon oxide film, for example, a CVD method such as a plasma CVD method, a low pressure CVD method or an atmospheric pressure CVD method, or a dry method such as a PVD method such as a sputtering method is used.
The thickness of the silicon oxide film is appropriately selected according to the structure and application of the semiconductor element, and can be set, for example, to about 0.01 μm to 10 μm, preferably within the range of 0.05 μm to 1 μm. is there.

（３）基板
本発明に用いられる基板は、上記の機能層および酸化シリコン膜を支持するものである。
基板としては、半導体素子の用途等に応じて適宜選択される。基板の材料としては、例えば、ガラス、金属、セラミック、樹脂等が挙げられる。また、基板は、ガラス基板等の可撓性を有さないリジット基板であってもよく、樹脂フィルム等の可撓性を有するフレキシブル基板であってもよい。 (3) Substrate The substrate used in the present invention supports the functional layer and the silicon oxide film.
The substrate is appropriately selected according to the use of the semiconductor element. Examples of the material for the substrate include glass, metal, ceramic, resin, and the like. Further, the substrate may be a rigid substrate such as a glass substrate or the like, or may be a flexible substrate such as a resin film.

２．第１パターニング工程
本発明における第１パターニング工程は、上記機能層上に第１フォトレジストを塗布し、フォトリソグラフィー法により上記機能層および上記酸化シリコン膜をパターニングし、上記第１フォトレジストを除去する工程である。 2. First Patterning Step In the first patterning step of the present invention, a first photoresist is applied on the functional layer, the functional layer and the silicon oxide film are patterned by a photolithography method, and the first photoresist is removed. It is a process.

上記機能層と第１フォトレジストとの接触角は２０度以下である。なお、上記接触角については、上記「１．機能層形成工程」の項に記載したので、ここでの説明は省略する。 The contact angle between the functional layer and the first photoresist is 20 degrees or less. The contact angle has been described in the above section “1. Functional layer forming step”, and thus the description thereof is omitted here.

第１フォトレジストは、機能層上に塗布することができ、機能層と第１フォトレジストとの接触角が所定の範囲となるものであれば特に限定されるものではなく、一般的なものを用いることができる。第１フォトレジストは、ポジ型およびネガ型のいずれであってもよい。中でも、第１フォトレジストの除去し易さを考慮すると、ポジ型フォトレジストが好ましい。 The first photoresist can be applied on the functional layer, and is not particularly limited as long as the contact angle between the functional layer and the first photoresist falls within a predetermined range. Can be used. The first photoresist may be either a positive type or a negative type. Among these, considering the ease of removing the first photoresist, a positive photoresist is preferable.

第１フォトレジストの塗布方法としては、機能層上に塗布することができる方法であれば特に限定されるものではなく、例えば、スピンコート法、キャスティング法、ディップコート法、バーコート法、ブレードコート法、ロールコート法、グラビアコート法、スプレーコート法、フレキソ印刷法等が用いられる。 The method for applying the first photoresist is not particularly limited as long as it can be applied on the functional layer. For example, spin coating, casting, dip coating, bar coating, blade coating Method, roll coating method, gravure coating method, spray coating method, flexographic printing method and the like are used.

フォトリソグラフィー法による機能層および酸化シリコン膜のパターニングは、通常、まず、第１フォトレジストを塗布して形成される第１フォトレジスト層をパターン露光し、現像して第１フォトレジストパターンを形成し、次いで、第１フォトレジストパターンの開口部に位置する機能層および酸化シリコン膜をエッチングする方法が用いられる。 The patterning of the functional layer and the silicon oxide film by photolithography is usually performed by first pattern-exposing the first photoresist layer formed by applying the first photoresist and developing it to form the first photoresist pattern. Then, a method of etching the functional layer and the silicon oxide film located in the opening of the first photoresist pattern is used.

第１フォトレジスト層をパターン露光する方法としては、例えば、フォトマスクを介して露光する方法、レーザー描画法など、一般的な方法を用いることができる。
第１フォトレジスト層を現像する方法としては、例えば現像液を用いる方法を適用することができる。現像液としては、一般的に使用されている有機アルカリ系現像液を使用できる。また、現像液として、無機アルカリ系現像液や、第１フォトレジスト層の現像が可能な水溶液を使用することもできる。第１フォトレジスト層を現像した後は、水で洗浄するのが好ましい。 As a method for pattern exposure of the first photoresist layer, for example, a general method such as a method of exposing through a photomask or a laser drawing method can be used.
As a method for developing the first photoresist layer, for example, a method using a developer can be applied. As the developer, a commonly used organic alkaline developer can be used. Further, as the developer, an inorganic alkaline developer or an aqueous solution capable of developing the first photoresist layer can be used. After developing the first photoresist layer, it is preferable to wash with water.

第１フォトレジストパターンの形状としては、目的とする酸化シリコン膜のパターン形状に応じて適宜選択される。 The shape of the first photoresist pattern is appropriately selected according to the target pattern shape of the silicon oxide film.

機能層および酸化シリコン膜をエッチングする際には、機能層のエッチングおよび酸化シリコン膜のエッチングを別々に行ってもよく同時に行ってもよい。通常、機能層のエッチングおよび酸化シリコン膜のエッチングは別々に行われる。機能層および酸化シリコン膜をエッチングする方法としては、ウェットエッチングおよびドライエッチングのいずれも適用することができる。 When the functional layer and the silicon oxide film are etched, the functional layer and the silicon oxide film may be etched separately or simultaneously. Usually, the etching of the functional layer and the etching of the silicon oxide film are performed separately. As a method of etching the functional layer and the silicon oxide film, both wet etching and dry etching can be applied.

第１フォトレジストパターンを除去する方法としては、例えば、アセトン、トルエンなどの有機溶剤、剥離液等の薬液を用いる方法や、酸素プラズマ処理等により灰化（アッシング）する方法を適用することができる。中でも、半導体層へのダメージを低減できることから、有機溶剤、剥離液等の薬液を用いる方法が好ましい。剥離液としては、一般的に使用されている剥離液を使用できる。 As a method for removing the first photoresist pattern, for example, a method using an organic solvent such as acetone or toluene, a chemical solution such as a stripping solution, or an ashing (ashing) method by oxygen plasma treatment or the like can be applied. . Among these, a method using a chemical solution such as an organic solvent or a stripping solution is preferable because damage to the semiconductor layer can be reduced. As the remover, a commonly used remover can be used.

３．第２パターニング工程
本発明における第２パターニング工程は、パターニングされた上記機能層上に第２フォトレジストを塗布し、フォトリソグラフィー法により上記機能層をさらにパターニングし、上記第２フォトレジストを除去する工程である。 3. Second patterning step The second patterning step in the present invention is a step of applying a second photoresist on the patterned functional layer, further patterning the functional layer by a photolithography method, and removing the second photoresist. It is.

上記機能層と第２フォトレジストとの接触角は２０度以下である。なお、上記接触角については、上記「１．機能層形成工程」の項に記載したので、ここでの説明は省略する。 The contact angle between the functional layer and the second photoresist is 20 degrees or less. The contact angle has been described in the above section “1. Functional layer forming step”, and thus the description thereof is omitted here.

第２フォトレジストは、機能層上に塗布することができ、機能層と第２フォトレジストとの接触角が２０度以下となるものであれば特に限定されるものではなく、一般的なものを用いることができる。第２フォトレジストは、ポジ型およびネガ型のいずれであってもよい。中でも、第２フォトレジストの除去し易さを考慮すると、ポジ型フォトレジストが好ましい。 The second photoresist is not particularly limited as long as it can be applied on the functional layer, and the contact angle between the functional layer and the second photoresist is 20 degrees or less. Can be used. The second photoresist may be either a positive type or a negative type. Among these, considering the ease of removing the second photoresist, a positive photoresist is preferable.

フォトリソグラフィー法による機能層のパターニングは、通常、まず、第２フォトレジストを塗布して形成される第２フォトレジスト層をパターン露光し、現像して第２フォトレジストパターンを形成し、次いで、第２フォトレジストパターンの開口部に位置する機能層をエッチングする方法が用いられる。 The patterning of the functional layer by photolithography is usually performed by first pattern-exposing the second photoresist layer formed by applying the second photoresist, developing the second photoresist pattern, and then forming the second photoresist pattern. 2. A method of etching a functional layer located in an opening of a photoresist pattern is used.

第２フォトレジストパターンの形状としては、目的とする機能層のパターン形状に応じて適宜選択される。
なお、第２フォトレジストの塗布、第２フォトレジスト層の露光および現像、機能層のエッチング、第２フォトレジストパターンの除去等については、上記第１パターニング工程に記載のものと同様であるので、ここでの説明は省略する。 The shape of the second photoresist pattern is appropriately selected according to the target functional layer pattern shape.
In addition, since application of the second photoresist, exposure and development of the second photoresist layer, etching of the functional layer, removal of the second photoresist pattern, and the like are the same as those described in the first patterning step, The description here is omitted.

４．その他の工程
本発明においては、ボトムゲート・トップコンタクト型構造、ボトムゲート・ボトムコンタクト型構造、トップゲート・トップコンタクト型構造、トップゲート・ボトムコンタクト型構造のいずれも作製することが可能である。
中でも、酸化シリコン膜がゲート絶縁膜であり、機能層が半導体層であり、ボトムゲート・トップコンタクト型構造であることが好ましい。上述したように、図２（ｅ）に例示するようなボトムゲート・トップコンタクト型構造の場合、酸化シリコン膜３（ゲート絶縁膜）と機能層４（半導体層１３）との界面状態を良好なものとし、素子特性を向上させることができるからである。 4). Other Steps In the present invention, any of a bottom gate / top contact type structure, a bottom gate / bottom contact type structure, a top gate / top contact type structure, and a top gate / bottom contact type structure can be produced.
In particular, it is preferable that the silicon oxide film is a gate insulating film, the functional layer is a semiconductor layer, and has a bottom gate / top contact type structure. As described above, in the case of the bottom gate / top contact type structure illustrated in FIG. 2E, the interface state between the silicon oxide film 3 (gate insulating film) and the functional layer 4 (semiconductor layer 13) is excellent. This is because the device characteristics can be improved.

酸化シリコン膜がゲート絶縁膜であり、機能層が半導体層である場合、図１（ａ）に例示するように、機能層形成工程前に、基板１上にゲート電極１１Ｇおよび第２のゲート電極１２が形成される。また、この場合、図２（ｅ）に例示するように、第２パターニング工程後に、半導体層１３に接するようにソース電極１１Ｓおよびドレイン電極１１Ｄが形成される。 When the silicon oxide film is a gate insulating film and the functional layer is a semiconductor layer, the gate electrode 11G and the second gate electrode are formed on the substrate 1 before the functional layer forming step as illustrated in FIG. 12 is formed. In this case, as illustrated in FIG. 2E, the source electrode 11 </ b> S and the drain electrode 11 </ b> D are formed in contact with the semiconductor layer 13 after the second patterning step.

ゲート電極としては、一般的なゲート電極と同様のものを用いることができ、上述の機能層としてゲート電極用導電膜を形成する場合の導電性材料を使用することができる。
上記導電性材料の成膜方法としては、例えば、プラズマＣＶＤ法、熱ＣＶＤ法、レーザーＣＶＤ法等のＣＶＤ法、真空蒸着法、スパッタリング法、イオンプレーティング法等のＰＶＤ法、電解メッキ法、浸漬メッキ法、無電解メッキ法、ゾルゲル法、有機金属分解（ＭＯＤ）法などを挙げることができる。また、パターニング方法としては、通常、フォトリソグラフィー法が用いられる。
ゲート電極の厚みとしては、３０ｎｍ〜５００ｎｍ程度で設定することができる。 As a gate electrode, the thing similar to a general gate electrode can be used, and the electroconductive material in the case of forming the electrically conductive film for gate electrodes as the above-mentioned functional layer can be used.
Examples of the method for forming the conductive material include a CVD method such as a plasma CVD method, a thermal CVD method, and a laser CVD method, a PVD method such as a vacuum deposition method, a sputtering method, and an ion plating method, an electrolytic plating method, and an immersion method. Examples thereof include a plating method, an electroless plating method, a sol-gel method, and an organic metal decomposition (MOD) method. As a patterning method, a photolithography method is usually used.
The thickness of the gate electrode can be set to about 30 nm to 500 nm.

第２のゲート電極としては、一般的なゲート電極と同様のものを用いることができる。
なお、第２のゲート電極に用いられる導電性材料、第２のゲート電極の形成方法および厚みについては、ゲート電極と同様とすることができるので、ここでの説明は省略する。 As the second gate electrode, a common gate electrode can be used.
Note that the conductive material used for the second gate electrode, the method for forming the second gate electrode, and the thickness thereof can be the same as those of the gate electrode, and thus description thereof is omitted here.

ソース電極およびドレイン電極としては、一般的なソース電極およびドレイン電極と同様のものを用いることができ、上述の機能層としてソース電極・ドレイン電極用導電膜を形成する場合の導電性材料を使用することができる。
上記導電性材料の成膜方法としては、例えば、プラズマＣＶＤ法、熱ＣＶＤ法、レーザーＣＶＤ法等のＣＶＤ法、真空蒸着法、スパッタリング法、イオンプレーティング法等のＰＶＤ法、電解メッキ法、浸漬メッキ法、無電解メッキ法、ゾルゲル法、有機金属分解（ＭＯＤ）法などを挙げることができる。また、スクリーン印刷法、フレキソ印刷法、マイクロコンタクトプリンティング法、インクジェット法、オフセット印刷法、グラビア印刷法等の印刷法を用いることもできる。パターニング方法としては、通常、フォトリソグラフィー法が用いられる。
ソース電極およびドレイン電極の厚みとしては、３０ｎｍ〜５００ｎｍ程度で設定することができる。 As the source electrode and the drain electrode, the same one as a general source electrode and the drain electrode can be used, and the conductive material for forming the conductive film for the source electrode and the drain electrode is used as the functional layer described above. be able to.
Examples of the method for forming the conductive material include a CVD method such as a plasma CVD method, a thermal CVD method, and a laser CVD method, a PVD method such as a vacuum deposition method, a sputtering method, and an ion plating method, an electrolytic plating method, and an immersion method. Examples thereof include a plating method, an electroless plating method, a sol-gel method, and an organic metal decomposition (MOD) method. In addition, printing methods such as a screen printing method, a flexographic printing method, a micro contact printing method, an ink jet method, an offset printing method, and a gravure printing method can also be used. As the patterning method, a photolithography method is usually used.
The thicknesses of the source electrode and the drain electrode can be set to about 30 nm to 500 nm.

また、酸化シリコン膜がゲート絶縁膜であり、機能層がゲート電極用導電膜である場合、図３（ａ）に例示するように、機能層形成工程前に、基板１上に半導体層１３が形成される。また、この場合、図４（ｅ）に例示するように、第２パターニング工程後に、ゲート電極１１Ｇを覆うように、酸化シリコン膜３と同位置に開口部を有するように、層間絶縁膜１５が形成される。さらに、図４（ｆ）に例示するように、層間絶縁膜１５上に、半導体層１３に接するようにソース電極１１Ｓおよびドレイン電極１１Ｄが形成される。 Further, when the silicon oxide film is a gate insulating film and the functional layer is a conductive film for a gate electrode, the semiconductor layer 13 is formed on the substrate 1 before the functional layer forming step as illustrated in FIG. It is formed. In this case, as illustrated in FIG. 4E, the interlayer insulating film 15 has an opening at the same position as the silicon oxide film 3 so as to cover the gate electrode 11G after the second patterning step. It is formed. Further, as illustrated in FIG. 4F, the source electrode 11 </ b> S and the drain electrode 11 </ b> D are formed on the interlayer insulating film 15 so as to be in contact with the semiconductor layer 13.

半導体層としては、一般的な半導体層と同様のものを用いることができ、上述の機能層として半導体層を形成する場合の半導体材料を使用することができる。
半導体層の形成方法としては、ＣＶＤ法、ＰＶＤ法等の乾式法であってもよく、スピンコート法、ダイコート法、ロールコート法、バーコート法、ＬＢ法、ディップコート法、スプレーコート法、ブレードコート法、キャスト法等の湿式法であってもよい。
半導体層の厚みとしては、上記半導体材料の種類等に応じて所望の半導体特性が得られれば特に限定されるものではないが、１０００ｎｍ以下であることが好ましく、より好ましくは５ｎｍ〜３００ｎｍの範囲内、さらに好ましくは２０ｎｍ〜１００ｎｍの範囲内である。 As the semiconductor layer, a material similar to a general semiconductor layer can be used, and a semiconductor material for forming the semiconductor layer as the above-described functional layer can be used.
As a method for forming the semiconductor layer, a dry method such as a CVD method or a PVD method may be used, and a spin coating method, a die coating method, a roll coating method, a bar coating method, an LB method, a dip coating method, a spray coating method, a blade. A wet method such as a coating method or a casting method may be used.
The thickness of the semiconductor layer is not particularly limited as long as desired semiconductor characteristics can be obtained according to the kind of the semiconductor material, but is preferably 1000 nm or less, and more preferably in the range of 5 nm to 300 nm. More preferably, it is in the range of 20 nm to 100 nm.

層間絶縁膜としては、例えば、窒化シリコン膜、酸化シリコン膜等を用いることができる。
層間絶縁膜の形成方法としては、プラズマＣＶＤ法、減圧ＣＶＤ法、常圧ＣＶＤ法等のＣＶＤ法や、スパッタリング法等のＰＶＤ法などの乾式法が用いられる。
層間絶縁膜の厚みとしては、半導体素子の構造や用途に応じて適宜選択されるものであり、例えば０．０１μｍ〜１０μｍ程度で設定することができる。 As the interlayer insulating film, for example, a silicon nitride film, a silicon oxide film, or the like can be used.
As a method for forming the interlayer insulating film, a CVD method such as a plasma CVD method, a low pressure CVD method or an atmospheric pressure CVD method, or a dry method such as a PVD method such as a sputtering method is used.
The thickness of the interlayer insulating film is appropriately selected according to the structure and application of the semiconductor element, and can be set to about 0.01 μm to 10 μm, for example.

ソース電極およびドレイン電極については、上述した通りである。 The source electrode and the drain electrode are as described above.

５．半導体素子
本発明の半導体素子の製造方法によって製造される半導体素子としては、例えば、トランジスタ、ダイオード等が挙げられる。中でも、半導体素子はＴＦＴであることが好ましい。上述したように、図２（ｅ）に例示するようなボトムゲート・トップコンタクト型構造を有するＴＦＴの場合、オンオフ電流比、しきい値電圧Ｖ_ｔｈ、移動度などのトランジスタ特性に優れるＴＦＴを製造することが可能となる。 5). Semiconductor element Examples of the semiconductor element manufactured by the method for manufacturing a semiconductor element of the present invention include a transistor and a diode. Among these, the semiconductor element is preferably a TFT. As described above, in the case of a TFT having a bottom gate / top contact type structure as illustrated in FIG. 2E, a TFT having excellent transistor characteristics such as on / off current ratio, threshold voltage V _th , and mobility is manufactured. It becomes possible to do.

また、半導体素子がトランジスタまたはダイオードである場合、ボトムゲート・ボトムコンタクト型構造、ボトムゲート・トップコンタクト型構造、トップゲート・ボトムコンタクト型構造、トップゲート・トップコンタクト型構造のいずれを有するものであってもよい。中でも、上述したように、半導体特性を向上させることができることから、ボトムゲート・トップコンタクト型構造が好ましい。 Further, when the semiconductor element is a transistor or a diode, it has any of a bottom gate / bottom contact type structure, a bottom gate / top contact type structure, a top gate / bottom contact type structure, and a top gate / top contact type structure. May be. Among them, as described above, the bottom gate / top contact structure is preferable because the semiconductor characteristics can be improved.

また、本発明の半導体素子の製造方法により製造される半導体素子の用途としては、例えば、液晶表示装置、電気泳動表示装置、有機ＥＬ表示装置等を挙げることができる。 Moreover, as a use of the semiconductor element manufactured by the manufacturing method of the semiconductor element of this invention, a liquid crystal display device, an electrophoretic display device, an organic EL display device etc. can be mentioned, for example.

本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.

以下に実施例を示し、本発明をさらに詳細に説明する。 The following examples illustrate the present invention in more detail.

［実施例１］
まず、基板として厚さ０．７ｍｍのガラス基板を用意し、このガラス基板の片面に厚さ３００ｎｍの酸化シリコン膜をＲＦマグネトロンスパッタ法により成膜した。酸化シリコン膜の成膜にあたっては、酸化シリコンをターゲットとして用い、成膜雰囲気は酸素（Ｏ_２）ガスと雰囲気とした。また、成膜圧力は０．３Ｐａとし、投入電力は２．０ｋＷとし、基板温度は室温とした。 [Example 1]
First, a glass substrate having a thickness of 0.7 mm was prepared as a substrate, and a silicon oxide film having a thickness of 300 nm was formed on one surface of the glass substrate by an RF magnetron sputtering method. In forming the silicon oxide film, silicon oxide was used as a target, and the film formation atmosphere was an atmosphere of oxygen (O ₂ ) gas. The film forming pressure was 0.3 Pa, the input power was 2.0 kW, and the substrate temperature was room temperature.

次に、酸化シリコン膜が形成された絶縁性基板をスパッタ装置から取り出すことなく、連続して機能層として厚さ５０ｎｍのＩＧＺＯ（ＩｎＧａＺｎＯ）膜をＲＦマグネトロンスパッタ法により成膜した。ＩＧＺＯ膜の成膜にあたってはＩＧＺＯをターゲットとして用い、このとき成膜雰囲気はアルゴン（Ａｒ）ガスと酸素（Ｏ_２）ガスとの混合雰囲気（酸素ガスの割合は６２．５体積％）とし、成膜圧力０．２Ｐａ、投入電力０．５ｋＷ、基板温度室温の条件の下に成膜を行った。 Next, an IGZO (InGaZnO) film having a thickness of 50 nm was continuously formed as a functional layer by an RF magnetron sputtering method without removing the insulating substrate on which the silicon oxide film was formed from the sputtering apparatus. In forming the IGZO film, IGZO was used as a target. At this time, the film formation atmosphere was a mixed atmosphere of argon (Ar) gas and oxygen (O ₂ ) gas (the ratio of oxygen gas was 62.5% by volume). Film formation was performed under the conditions of a film pressure of 0.2 Pa, an input power of 0.5 kW, and a substrate temperature of room temperature.

次いで、機能層上に第１フォトレジストをスピンコート法で塗布した。機能層と第１フォトレジストとの接触角は１６．１度であった。続いて、フォトリソグラフィーにより第１フォトレジストパターンを形成した。次いで、市販のエッチング液を用いて機能層のウェットエッチングを行い、その後ドライエッチングにより酸化シリコン膜のエッチングを行い、その後アセトンに浸漬させて第１フォトレジストを剥離した。 Subsequently, the 1st photoresist was apply | coated by the spin coat method on the functional layer. The contact angle between the functional layer and the first photoresist was 16.1 degrees. Subsequently, a first photoresist pattern was formed by photolithography. Subsequently, wet etching of the functional layer was performed using a commercially available etching solution, then the silicon oxide film was etched by dry etching, and then immersed in acetone to peel off the first photoresist.

次に、機能層上に第２フォトレジストをスピンコート法で塗布した。機能層と第２フォトレジストとの接触角は１６．１度であった。続いて、フォトリソグラフィーにより第２フォトレジストパターンを形成した。次いで、市販のエッチング液を用いて機能層のウェットエッチングを行い、その後アセトンに浸漬させて第２フォトレジストを剥離した。 Next, a second photoresist was applied on the functional layer by spin coating. The contact angle between the functional layer and the second photoresist was 16.1 degrees. Subsequently, a second photoresist pattern was formed by photolithography. Next, the functional layer was wet etched using a commercially available etching solution, and then immersed in acetone to peel off the second photoresist.

［実施例２］
まず、基板として厚さ０．７ｍｍのガラス基板を用意し、このガラス基板の片面に厚さ３００ｎｍの酸化シリコン膜をＲＦマグネトロンスパッタ法により成膜した。酸化シリコン膜の成膜にあたっては、酸化シリコンをターゲットとして用い、成膜雰囲気は酸素（Ｏ_２）ガスと雰囲気とした。また、成膜圧力は０．３Ｐａとし、投入電力は２．０ｋＷとし、基板温度は室温とした。 [Example 2]
First, a glass substrate having a thickness of 0.7 mm was prepared as a substrate, and a silicon oxide film having a thickness of 300 nm was formed on one surface of the glass substrate by an RF magnetron sputtering method. In forming the silicon oxide film, silicon oxide was used as a target, and the film formation atmosphere was an atmosphere of oxygen (O ₂ ) gas. The film forming pressure was 0.3 Pa, the input power was 2.0 kW, and the substrate temperature was room temperature.

次に、酸化シリコン膜が形成された絶縁性基板をスパッタ装置から取り出すことなく、連続して機能層として厚さ１００ｎｍのＡｌ膜をＲＦマグネトロンスパッタ法により成膜した。Ａｌ膜の成膜にあたっては、Ａｌをターゲットとして用い、このとき成膜雰囲気はアルゴン（Ａｒ）ガス雰囲気とし、成膜圧力０．５Ｐａ、投入電力０．９ｋＷ、基板温度室温の条件の下に成膜を行った。 Next, without removing the insulating substrate on which the silicon oxide film was formed from the sputtering apparatus, an Al film having a thickness of 100 nm was continuously formed as a functional layer by the RF magnetron sputtering method. In forming the Al film, Al is used as a target. At this time, the film formation atmosphere is an argon (Ar) gas atmosphere, the film formation pressure is 0.5 Pa, the input power is 0.9 kW, and the substrate temperature is room temperature. Membrane was performed.

次いで、機能層上に第１フォトレジストをスピンコート法で塗布した。機能層と第１フォトレジストとの接触角は１５．１度であった。続いて、フォトリソグラフィーにより第１フォトレジストパターンを形成した。次いで、市販のエッチング液を用いて機能層のウェットエッチングを行い、その後ドライエッチングにより酸化シリコン膜のエッチングを行い、その後アセトンに浸漬させて第１フォトレジストを剥離した。 Subsequently, the 1st photoresist was apply | coated by the spin coat method on the functional layer. The contact angle between the functional layer and the first photoresist was 15.1 degrees. Subsequently, a first photoresist pattern was formed by photolithography. Subsequently, wet etching of the functional layer was performed using a commercially available etching solution, then the silicon oxide film was etched by dry etching, and then immersed in acetone to peel off the first photoresist.

次に、機能層上に第２フォトレジストをスピンコート法で塗布した。機能層と第２フォトレジストとの接触角は１５．１度であった。続いて、フォトリソグラフィーにより第２フォトレジストパターンを形成した。次いで、市販のエッチング液を用いて機能層のウェットエッチングを行い、その後アセトンに浸漬させて第２フォトレジストを剥離した。 Next, a second photoresist was applied on the functional layer by spin coating. The contact angle between the functional layer and the second photoresist was 15.1 degrees. Subsequently, a second photoresist pattern was formed by photolithography. Next, the functional layer was wet etched using a commercially available etching solution, and then immersed in acetone to peel off the second photoresist.

［比較例］
まず、基板として厚さ０．７ｍｍのガラス基板を用意し、このガラス基板の片面に厚さ３００ｎｍの酸化シリコン膜をＲＦマグネトロンスパッタ法により成膜した。酸化シリコン膜の成膜にあたっては、酸化シリコンをターゲットとして用い、成膜雰囲気は酸素（Ｏ_２）ガスと雰囲気とした。また、成膜圧力は０．３Ｐａとし、投入電力は２．０ｋＷとし、基板温度は室温とした。 [Comparative example]
First, a glass substrate having a thickness of 0.7 mm was prepared as a substrate, and a silicon oxide film having a thickness of 300 nm was formed on one surface of the glass substrate by an RF magnetron sputtering method. In forming the silicon oxide film, silicon oxide was used as a target, and the film formation atmosphere was an atmosphere of oxygen (O ₂ ) gas. The film forming pressure was 0.3 Pa, the input power was 2.0 kW, and the substrate temperature was room temperature.

次に、酸化シリコン膜上に実施例１で用いた第１フォトレジストをスピンコート法で塗布した。酸化シリコン膜と第１フォトレジストとの接触角は２３．５度であった。続いて、フォトリソグラフィーにより第１フォトレジストパターンを形成した。次いで、ドライエッチングにより酸化シリコン膜のエッチングを行い、その後アセトンに浸漬させて第１フォトレジストを剥離した。 Next, the first photoresist used in Example 1 was applied on the silicon oxide film by spin coating. The contact angle between the silicon oxide film and the first photoresist was 23.5 degrees. Subsequently, a first photoresist pattern was formed by photolithography. Next, the silicon oxide film was etched by dry etching, and then immersed in acetone to peel off the first photoresist.

次に、酸化シリコン膜がパターニングされた絶縁性基板上に厚さ５０ｎｍのＩＧＺＯ（ＩｎＧａＺｎＯ）膜をＲＦマグネトロンスパッタ法により成膜した。ＩＧＺＯ膜の成膜にあたってはＩＧＺＯをターゲットとして用い、このとき成膜雰囲気はアルゴン（Ａｒ）ガスと酸素（Ｏ_２）ガスとの混合雰囲気（酸素ガスの割合は６２．５体積％）とし、成膜圧力０．２Ｐａ、投入電力０．５ｋＷ、基板温度室温の条件の下に成膜を行った。 Next, an IGZO (InGaZnO) film having a thickness of 50 nm was formed on the insulating substrate on which the silicon oxide film was patterned by an RF magnetron sputtering method. In forming the IGZO film, IGZO was used as a target. At this time, the film formation atmosphere was a mixed atmosphere of argon (Ar) gas and oxygen (O ₂ ) gas (the ratio of oxygen gas was 62.5% by volume). Film formation was performed under the conditions of a film pressure of 0.2 Pa, an input power of 0.5 kW, and a substrate temperature of room temperature.

次に、ＩＧＺＯ膜上に実施例１で用いた第２フォトレジストをスピンコート法で塗布した。ＩＧＺＯ膜と第２フォトレジストとの接触角は１６．１度であった。続いて、フォトリソグラフィーにより第２フォトレジストパターンを形成した。次いで、市販のエッチング液を用いて機能層のウェットエッチングを行い、その後アセトンに浸漬させて第２フォトレジストを剥離した。 Next, the second photoresist used in Example 1 was applied onto the IGZO film by spin coating. The contact angle between the IGZO film and the second photoresist was 16.1 degrees. Subsequently, a second photoresist pattern was formed by photolithography. Next, the functional layer was wet etched using a commercially available etching solution, and then immersed in acetone to peel off the second photoresist.

比較例では、酸化シリコン膜上に第１フォトレジストをスピンコート法により塗布した際に、液の弾きによる塗布ムラが発生した。 In the comparative example, when the first photoresist was applied on the silicon oxide film by spin coating, coating unevenness due to repelling of the liquid occurred.

［参考例］
フォトレジストに界面活性剤を添加し、酸化シリコン膜に対する濡れ性（酸化シリコン膜とフォトレジストとの接触角）を調整した。これらのフォトレジストを酸化シリコン膜上に塗布し、液弾きによる塗布ムラを確認した。結果を表１に示す。 [Reference example]
A surfactant was added to the photoresist to adjust the wettability with respect to the silicon oxide film (contact angle between the silicon oxide film and the photoresist). These photoresists were applied on the silicon oxide film, and coating unevenness due to liquid splashing was confirmed. The results are shown in Table 1.

表１より、膜とフォトレジストとの接触角が所定の値以下であれば、液弾きが発生しないことが確認された。これにより、機能層とフォトレジストとの接触角を所定の値以下とすることで、液弾きの発生を抑制できると推量される。
なお、上記のフォトレジスト（液１〜４）と実施例１の機能層（ＩＧＺＯ膜）および実施例２の機能層（Ａｌ膜）との接触角はいずれも２０度以下であり、液弾きは発生しなかった。 From Table 1, it was confirmed that liquid splashing does not occur when the contact angle between the film and the photoresist is not more than a predetermined value. Accordingly, it is presumed that the occurrence of liquid splashing can be suppressed by setting the contact angle between the functional layer and the photoresist to a predetermined value or less.
The contact angles between the photoresist (liquids 1 to 4) and the functional layer (IGZO film) of Example 1 and the functional layer (Al film) of Example 2 are both 20 degrees or less, Did not occur.

１ … 基板
３ … 酸化シリコン膜
４ … 機能層
１０ … 半導体素子
１１ … ゲート電極用導電膜
１１Ｇ … ゲート電極
１１Ｓ … ソース電極
１１Ｄ … ドレイン電極
１２ … 第２のゲート電極
１３ … 半導体層
１５ … 層間絶縁膜 DESCRIPTION OF SYMBOLS 1 ... Substrate 3 ... Silicon oxide film 4 ... Functional layer 10 ... Semiconductor element 11 ... Conductive film for gate electrodes 11G ... Gate electrode 11S ... Source electrode 11D ... Drain electrode 12 ... Second gate electrode 13 ... Semiconductor layer 15 ... Interlayer insulation film

Claims

基板上に形成された酸化シリコン膜上に機能層を形成する機能層形成工程と、
前記機能層上に第１フォトレジストを塗布し、フォトリソグラフィー法により前記機能層および前記酸化シリコン膜をパターニングし、前記第１フォトレジストを除去する第１パターニング工程と、
パターニングされた前記機能層上に第２フォトレジストを塗布し、フォトリソグラフィー法により前記機能層をさらにパターニングし、前記第２フォトレジストを除去する第２パターニング工程と
を有し、前記機能層と前記第１フォトレジストおよび前記第２フォトレジストとの接触角が２０度以下であることを特徴とする半導体素子の製造方法。 A functional layer forming step of forming a functional layer on the silicon oxide film formed on the substrate;
Applying a first photoresist on the functional layer, patterning the functional layer and the silicon oxide film by a photolithography method, and removing the first photoresist;
Applying a second photoresist on the patterned functional layer, further patterning the functional layer by a photolithography method, and removing the second photoresist, and including the functional layer and the A method of manufacturing a semiconductor device, wherein a contact angle between the first photoresist and the second photoresist is 20 degrees or less.

前記酸化シリコン膜がゲート絶縁膜であることを特徴とする請求項１に記載の半導体素子の製造方法。 The method of manufacturing a semiconductor device according to claim 1, wherein the silicon oxide film is a gate insulating film.

前記機能層が半導体層であることを特徴とする請求項１または請求項２に記載の半導体素子の製造方法。 The method for manufacturing a semiconductor device according to claim 1, wherein the functional layer is a semiconductor layer.

前記機能層が電極用導電膜であることを特徴とする請求項１または請求項２に記載の半導体素子の製造方法。 The method for manufacturing a semiconductor element according to claim 1, wherein the functional layer is a conductive film for an electrode.