JP2011244662A - Switching power supply - Google Patents
Switching power supply Download PDFInfo
- Publication number
- JP2011244662A JP2011244662A JP2010116936A JP2010116936A JP2011244662A JP 2011244662 A JP2011244662 A JP 2011244662A JP 2010116936 A JP2010116936 A JP 2010116936A JP 2010116936 A JP2010116936 A JP 2010116936A JP 2011244662 A JP2011244662 A JP 2011244662A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- switch
- terminal
- side switch
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、スイッチング電源装置に係り、特に軽負荷時において高周波化に対応可能なゼロクロススイッチングを行うことのできるスイッチング電源装置に関する。 The present invention relates to a switching power supply device, and more particularly to a switching power supply device capable of performing zero-cross switching that can cope with high frequency at light loads.
従来のスイッチング電源装置などでは、スイッチング損失を低減させるために、電圧がゼロの時点でスイッチングを行う（ゼロボルトスイッチング（ＺＶＳ））、あるいは電流がゼロの時点でスイッチングを行う（ゼロカレントスイッチングＺＣＳ）ようにしたゼロクロススイッチング方式を採用しているものがある。
例えば、特開２００７−６８２６９号公報（特許文献１、以下従来技術という）にみられるように、出力電圧が形成される電流平滑用のインダクタＬ１の出力側と接地電位との間にコンデンサＣ０を設け、ハイサイドスイッチＱ１とローサイドスイッチＱ２の接続点に上記インダクタＬ１の入力側を接続し、負荷回路が軽負荷状態にあるとき、ローサイドスイッチＱ２がオフされたときに上記インダクタＬ１の入力側の電圧が入力電圧Ｖｉｎに相当する電圧に達したこと（換言すればハイサイドスイッチＱ１のドレイン・ソース間電圧がゼロボルトに達したこと）を検出して上記ハイサイドスイッチＱ１をオンするようにしている。これにより従来技術に記載された発明では軽負荷時におけるゼロボルトスイッチング（ＺＶＳ）を達成している。
In a conventional switching power supply device, in order to reduce switching loss, switching is performed when the voltage is zero (zero volt switching (ZVS)) or switching is performed when the current is zero (zero current switching ZCS). Some have adopted the zero-cross switching method.
For example, as seen in Japanese Patent Application Laid-Open No. 2007-68269 (
上記従来技術に記載されたゼロボルトスイッチング（ＺＶＳ）は、上記インダクタＬ１と、コンデンサＣ０、ハイサイドスイッチＱ１の寄生容量、あるいはローサイドスイッチＱ２の寄生容量との自由振動の電圧を利用してゼロボルトスイッチング（ＺＶＳ）動作させている。このインダクタＬ１は出力電圧を平滑するために設けられているので比較的大きなインダクタンス値を有している。したがって、インダクタＬ１の入力側の電圧変化の傾斜が緩いため、ハイサイドスイッチＱ１のゼロボルトスイッチング（ＺＶＳ）までの時間が長くなり、高周波化には適さない。また、自由振動によるインダクタＬ１の入力側電圧が入力電圧Ｖｉｎまで達したことを検出してからハイサイドスイッチＱ１をオンしなければならず、タイミング制御回路が複雑になるという問題があった。
本発明の目的は、上記問題点に鑑み、従来技術の問題を解決し、複雑なタイミング制御回路を必要とせず、高周波化にも対応したゼロボルトスイッチング（ＺＶＳ）を実現したスイッチング電源装置を提供することにある。
The zero volt switching (ZVS) described in the above prior art uses zero volt switching (ZV) by utilizing the voltage of free oscillation between the inductor L1 and the parasitic capacitance of the capacitor C0 and the high side switch Q1 or the parasitic capacitance of the low side switch Q2. ZVS) is operating. Since this inductor L1 is provided to smooth the output voltage, it has a relatively large inductance value. Therefore, since the slope of the voltage change on the input side of the inductor L1 is gentle, the time to zero volt switching (ZVS) of the high side switch Q1 becomes long, which is not suitable for high frequency. Further, the high side switch Q1 must be turned on after detecting that the input side voltage of the inductor L1 due to free vibration has reached the input voltage Vin, and there is a problem that the timing control circuit becomes complicated.
In view of the above problems, an object of the present invention is to provide a switching power supply device that solves the problems of the prior art and realizes zero volt switching (ZVS) that does not require a complicated timing control circuit and also supports high frequency. There is.
本発明のスイッチング電源装置は、入力電源と接地点間に直列接続された第１スイッチ及び第２スイッチと、前記入力電源と接地点間に接続されたレギュレータと、前記第１スイッチ及び前記第２スイッチの接続点に一方の端子が接続された第１インダクタと、一方の端子が前記第１インダクタの他方の端子に接続され、他方の端子は、負荷と第２コンデンサが並列接続された一方の端子に接続される第２インダクタと、前記負荷と、前記第２コンデンサが並列接続された他方の端子は、接地点に接続され、カソード端子が前記第１インダクタの他方の端子と前記第２インダクタの一方の端子の接続点に接続され、アノード端子が前記接地点に接続された第１ダイオードと、前記レギュレータの出力と前記第１インダクタの他方の端子間に接続された第１コンデンサと、を備え、前記第１インダクタのインダクタンスを前記第２インダクタのインダクタンスより小さな値としたことを特徴とする。
また、本発明のスイッチング電源装置は、前記第１スイッチをオンさせる前に前記第２インダクタの電流が不連続状態となる軽負荷状態において、前記不連続状態が開始される時点と前記第１スイッチをオンさせる時点の間に前記第２スイッチを所定時間だけオンさせる制御手段を備えたことを特徴とする。
また、本発明のスイッチング電源装置は、前記制御手段が、前記第１スイッチをオンさせる前に前記第２インダクタの電流が不連続状態とならない負荷状態においては、前記第２スイッチをオン動作させないようにすることを特徴とする。
また、本発明のスイッチング電源装置は、前記第１インダクタが、前記第２スイッチが所定時間オンした後オフしたとき前記第１スイッチをオンするまでに、前記第１スイッチのドレイン・ソース間の存在する浮遊容量の電荷を放電しドレイン・ソース間電圧が略０Ｖになるインダクタンス値に設定されていることを特徴とする。
また、本発明のスイッチング電源装置は、前記第１コンデンサが、前記レギュレータの出力から第２ダイオードを介して一方の端子が接続され、他方の端子は前記第１インダクタの他方の端子と第２インダクタの一方の端子の接続点に接続されたブートストラップコンデンサであることを特徴とする。
The switching power supply device of the present invention includes a first switch and a second switch connected in series between an input power supply and a ground point, a regulator connected between the input power supply and the ground point, the first switch and the second switch. A first inductor having one terminal connected to a connection point of the switch, one terminal connected to the other terminal of the first inductor, and the other terminal being one of a load and a second capacitor connected in parallel A second inductor connected to a terminal, the load, and the other terminal to which the second capacitor is connected in parallel are connected to a ground point, and a cathode terminal is connected to the other terminal of the first inductor and the second inductor. A first diode having an anode terminal connected to the ground point, and an output between the regulator and the other terminal of the first inductor. Comprising a first capacitor, and characterized in that the inductance of the first inductor and a smaller value than the inductance of the second inductor.
Further, the switching power supply device according to the present invention includes a time point at which the discontinuous state is started and the first switch in a light load state in which the current of the second inductor is in a discontinuous state before the first switch is turned on. Control means for turning on the second switch for a predetermined time during a time point when turning on is provided.
In the switching power supply device of the present invention, the control means does not turn on the second switch in a load state where the current of the second inductor does not become discontinuous before turning on the first switch. It is characterized by.
In the switching power supply device according to the present invention, the first inductor may exist between the drain and the source of the first switch before the first switch is turned on when the second switch is turned on after the second switch is turned on for a predetermined time. The stray capacitance is discharged, and the drain-source voltage is set to an inductance value of approximately 0V.
In the switching power supply of the present invention, the first capacitor is connected to one terminal from the output of the regulator via a second diode, and the other terminal is connected to the other terminal of the first inductor and the second inductor. A bootstrap capacitor connected to a connection point of one of the terminals.
本発明によれば、複雑なタイミング制御回路を必要とせず、高周波化にも対応したゼロボルトスイッチング（ＺＶＳ）を実現したスイッチング電源装置を提供することができる。 According to the present invention, it is possible to provide a switching power supply device that does not require a complicated timing control circuit and realizes zero volt switching (ZVS) corresponding to high frequency.
次に、本発明の実施形態を、図面を参照して具体的に説明する。 Next, embodiments of the present invention will be specifically described with reference to the drawings.
図１に、本発明による実施形態のスイッチング電源装置１の回路構成を示す。このスイッチング電源装置１は、入力電源Ｖｉｎ（Ｖｉｎは、入力電源Ｖｉｎの電圧に注目しているときは入力電圧Ｖｉｎと記載することにする）とＧＮＤ間に直列に接続されたハイサイドスイッチＱ１とローサイドスイッチＱ２を備え、ハイサイドスイッチＱ１とローサイドスイッチＱ２の接続点からインダクタＬ０及び電流平滑用のインダクタＬ１を介して負荷回路３に直流電力を供給するようになっている。また、インダクタＬ１とインダクタＬ０の接続点にコンデンサＣ１とダイオードＦＤが接続され、インダクタＬ１の出力側には電圧平滑用のコンデンサＣ２が接続されている。また、ハイサイドスイッチＱ１とローサイドスイッチＱ２は制御回路２によりゲート信号が制御され、負荷回路３の電圧が一定になるようにスイッチングされる。なお、インダクタＬ０は、インダクタＬ１よりも十分小さなインダクタンス値に設定され、インダクタンスＬ０の巻線間容量などによる影響がないような値とする。これに対しインダクタＬ１は電流平滑用として利用するためインダクタンス値は大きく、巻数は多い。したがって、インダクタＬ１の巻線間の浮遊容量は比較的大きくなる。また、コンデンサＣ１はゲートドライブ回路５の電源を作るブートストラップ回路用コンデンサを利用している。
FIG. 1 shows a circuit configuration of a switching
スイッチング電源装置１の回路構成を更に詳述する。入力電圧ＶｉｎはＧＮＤを基準電位０Ｖとした直流電源の電圧であり、図示しない交流電源から整流して得た直流電源の電圧、あるいはバッテリーなどの直流電源の電圧を示している。入力電源ＶｉｎとＧＮＤ間にはハイサイドスイッチＱ１とローサイドスイッチＱ２が直列接続されており、ハイサイドスイッチＱ１のドレイン端子が入力電源Ｖｉｎに接続され、ハイサイドスイッチＱ１のソース端子がローサイドスイッチＱ２のドレイン端子に接続され、ローサイドスイッチＱ２のソース端子はＧＮＤに接続されている。
The circuit configuration of the switching
これらハイサイドスイッチＱ１のソース端子とローサイドスイッチＱ２のドレイン端子の接続点は、インダクタＬ０の一方の端子に接続され、Ｌ０の他方の端子はインダクタＬ１の一方の端子に接続されている。また、Ｌ０の他方の端子とインダクタＬ１の一方の端子の接続点にはダイオードＦＤのカソード端子及びコンデンサＣ１の一方の端子も接続されている。インダクタＬ１の他方の端子には負荷回路３の一方の端子が接続され、また、コンデンサＣ２の一方の端子と抵抗Ｒ１の一方の端子にも接続されている。 A connection point between the source terminal of the high-side switch Q1 and the drain terminal of the low-side switch Q2 is connected to one terminal of the inductor L0, and the other terminal of L0 is connected to one terminal of the inductor L1. The cathode terminal of the diode FD and one terminal of the capacitor C1 are also connected to the connection point between the other terminal of L0 and one terminal of the inductor L1. One terminal of the load circuit 3 is connected to the other terminal of the inductor L1, and is also connected to one terminal of the capacitor C2 and one terminal of the resistor R1.
ダイオードＦＤのアノード端子、コンデンサＣ２の他方の端子、負荷回路３の他方の端子はＧＮＤに接続されている。また、抵抗Ｒ１の他方の端子は抵抗Ｒ２の一方の端子に接続され、抵抗Ｒ２の他方の端子はＧＮＤに接続されている。なお、ＤＱ１として示したダイオードはハイサイドスイッチＱ１に内蔵された内蔵ダイオード（寄生ダイオード）であり、ＤＱ２として示したダイオードはローサイドスイッチＱ２に内蔵された内蔵ダイオード（寄生ダイオード）である。 The anode terminal of the diode FD, the other terminal of the capacitor C2, and the other terminal of the load circuit 3 are connected to GND. The other terminal of the resistor R1 is connected to one terminal of the resistor R2, and the other terminal of the resistor R2 is connected to GND. A diode indicated as DQ1 is a built-in diode (parasitic diode) built in the high-side switch Q1, and a diode shown as DQ2 is a built-in diode (parasitic diode) built in the low-side switch Q2.
制御回路２は、ゲート信号制御回路４、ゲートドライバー回路５、増幅／比較回路６、レギュレータ７、ダイオードＤ１を備えている。レギュレータ７は三端子レギュレータとすることができ、レギュレータ７は入力電源ＶｉｎとＧＮＤ間に電源が接続され、出力端子がダイオードＤ１のアノード端子に接続されている。また、制御回路２には入力電源Ｖｉｎをゲート信号制御回路４とレギュレータ７に入力するための端子ＴＭ１、レギュレータ７の電圧をダイオードＤ１を介してコンデンサＣ１の他方の端子に出力するための端子ＴＭ２、ゲートドライバー回路５からハイサイドスイッチＱ１のゲート信号を出力するための端子ＴＭ３、ハイサイドスイッチＱ１とローサイドスイッチＱ２との接続点の電圧を入力するための端子ＴＭ４、ゲートドライバー回路５からローサイドスイッチＱ２のゲート信号を出力するための端子ＴＭ５、抵抗Ｒ１と抵抗Ｒ２との接続点の電圧を増幅／比較回路６に入力するための端子ＴＭ６が備わっている。
The control circuit 2 includes a gate
ゲート信号制御回路４には入力電源Ｖｉｎが接続され直流電力が供給されている。また、ゲート信号制御回路４には増幅／比較回路６からの信号が入力されており、増幅／比較回路６からの信号を基にスイッチング電源装置１の出力電圧が目標の電圧になるように、ハイサイドスイッチＱ１とローサイドスイッチＱ２をオン／オフするゲート信号を生成する。そして生成されたゲート信号はゲートドライバー回路５に出力される。ゲートドライバー回路５は、ゲート信号制御回路４及びハイサイドスイッチＱ１とローサイドスイッチＱ２との接続点の電圧を入力してゲート信号をハイサイドスイッチＱ１とローサイドスイッチＱ２に出力する。また、ゲートドライバー回路５にはダイオードＤ１を介してレギュレータ７の直流電圧出力端子が接続されており、レギュレータ７から直流電力が供給され、ゲート信号はこの直流電力によりパワー増幅される。増幅／比較回路６は、抵抗Ｒ１と抵抗Ｒ２との接続点の電圧、すなわちスイッチング電源装置１の出力電圧を分圧した電圧を入力して増幅し、スイッチング電源装置１の出力電圧の目標電圧に対応する基準電圧（不図示）と比較してその差分をゲート信号制御回路４に出力する。
The gate
上記のように構成されたスイッチング電源装置１の、負荷回路３が軽負荷状態における、ゼロボルトスイッチング（ＺＶＳ）動作について次に説明する。
Next, a zero volt switching (ZVS) operation of the switching
図２は、スイッチング電源装置１が軽負荷時にゼロボルトスイッチング（ＺＶＳ）しているときの各部動作波形を示している。図２の各波形は、上から、ハイサイドスイッチＱ１のゲート信号波形ＶｇｓＨ、ローサイドスイッチＱ２のゲート信号波形ＶｇｓＬ、ハイサイドスイッチＱ１のドレイン・ソース間電圧波形Ｑ１（Ｖｄｓ）、ローサイドスイッチＱ２のドレイン・ソース間電圧波形Ｑ２（Ｖｄｓ）、ハイサイドスイッチＱ１に流れる電流波形ＩＱ１（内蔵ダイオードに流れる負電流を含む）、ローサイドスイッチＱ２に流れる電流波形ＩＱ２（内蔵ダイオードに流れる負電流を含む）、ダイオードＦＤに流れる電流波形ＩＦＤ、インダクタＬ１に流れる電流波形ＩＬを示している。また、図２の最下段に各波形のタイミングを示す時刻ｔ１〜ｔ７、及びそれら時刻間の期間Ｔ１〜Ｔ５を示している。
FIG. 2 shows an operation waveform of each part when the switching
各期間Ｔ１〜Ｔ５の動作を説明するため、各期間Ｔ１〜Ｔ５の動作を図３〜図７のように分解して示した。図３〜図７の各図において（ａ）は図１の回路構成から動作説明に必要な要素のみを取り出して示している。また（ｂ）には、注目している期間がＴ１〜Ｔ５のいずれであるか分かるように示している。（ｂ）の波形は、図２からハイサイドスイッチＱ１のドレイン・ソース間電圧波形Ｑ１（Ｖｄｓ）、ローサイドスイッチＱ２のドレイン・ソース間電圧波形Ｑ２（Ｖｄｓ）、インダクタＬ１に流れる電流波形ＩＬを抜き出して示しているが、図２と対応させることにより、その他の波形との関係もわかる。 In order to explain the operation in each period T1 to T5, the operation in each period T1 to T5 is shown in an exploded manner as shown in FIGS. In each of FIGS. 3 to 7, (a) shows only the elements necessary for explaining the operation from the circuit configuration of FIG. Also, (b) shows that the period of interest is any of T1 to T5. The waveform of (b) is obtained by extracting the drain-source voltage waveform Q1 (Vds) of the high-side switch Q1, the drain-source voltage waveform Q2 (Vds) of the low-side switch Q2, and the current waveform IL flowing through the inductor L1 from FIG. As shown in FIG. 2, the relationship with other waveforms can be understood by corresponding to FIG.
まず、図３を参照して、期間Ｔ１の動作について説明する。期間Ｔ１ではハイサイドスイッチＱ１がオンしており、ローサイドスイッチＱ２はオフしている。この期間Ｔ１は、ハイサイドスイッチＱ１のドレイン・ソース間電圧が略０Ｖのオン電圧となりローサイドスイッチＱ２のドレイン・ソース間電圧は略入力電圧Ｖｉｎとなっている。入力電圧ＶｉｎがインダクタＬ０、Ｌ１を介して負荷回路３に印加されるので、入力電源Ｖｉｎから負荷回路３にインダクタＬ０、Ｌ１を介して電流ｉ１が流れる。したがって、インダクタＬ１に流れる電流ＩＬ＝ｉ１は次第に増加していく。 First, the operation in the period T1 will be described with reference to FIG. In the period T1, the high side switch Q1 is on and the low side switch Q2 is off. During this period T1, the drain-source voltage of the high-side switch Q1 is an on-voltage of approximately 0V, and the drain-source voltage of the low-side switch Q2 is approximately the input voltage Vin. Since the input voltage Vin is applied to the load circuit 3 via the inductors L0 and L1, a current i1 flows from the input power source Vin to the load circuit 3 via the inductors L0 and L1. Therefore, the current IL = i1 flowing through the inductor L1 gradually increases.
次に、図４を参照して、期間Ｔ２の動作について説明する。期間Ｔ２ではハイサイドスイッチＱ１がオフしており、ローサイドスイッチＱ２もオフしている。この期間Ｔ２はインダクタＬ０、Ｌ１の自己誘導起電力により電流ｉ２、ｉ３が流れる。電流ｉ２はダイオードＦＤを介して流れ、電流ｉ３はローサイドスイッチＱ２の内蔵ダイオードＤＱ２を介して流れる。これらの電流は次第に減衰し、時刻ｔ３で０Ａとなる。この期間Ｔ２ではダイオードＦＤや内蔵ダイオードＤＱ２に電流が流れるのでローサイドスイッチＱ２のドレイン・ソース間電圧は略０Ｖとなり、ハイサイドスイッチＱ１のドレイン・ソース間電圧は略入力電圧Ｖｉｎとなっている。 Next, the operation in the period T2 will be described with reference to FIG. In the period T2, the high side switch Q1 is off and the low side switch Q2 is also off. During this period T2, currents i2 and i3 flow due to the self-induced electromotive force of the inductors L0 and L1. The current i2 flows through the diode FD, and the current i3 flows through the built-in diode DQ2 of the low side switch Q2. These currents gradually decay and reach 0A at time t3. In this period T2, since a current flows through the diode FD and the built-in diode DQ2, the drain-source voltage of the low-side switch Q2 is approximately 0 V, and the drain-source voltage of the high-side switch Q1 is approximately the input voltage Vin.
次に、図５を参照して、期間Ｔ３の動作について説明する。期間Ｔ３ではハイサイドスイッチＱ１はオフしており、ローサイドスイッチＱ２もオフしている。負荷回路が軽負荷状態のときは、インダクタＬ１の電流が図５の時刻ｔ３以降に示した期間で電流の向きが反転する状態が生じる。この場合、ダイオードＦＤの浮遊容量、ローサイドスイッチＱ２のドレイン・ソース間に存在する浮遊容量、インダクタＬ１の巻線に存在する浮遊容量などとインダクタＬ１のインダクタンスとが自由振動状態となる。ハイサイドスイッチＱ１とローサイドスイッチＱ２の浮遊容量（点線により図示）はこの自由振動電流ｉ５により充放電して、図５（ｂ）に示したようにドレイン・ソース間電圧Ｑ１（Ｖｄｓ）及びＱ２（Ｖｄｓ）が変化する。すなわち、ハイサイドスイッチＱ１のドレイン・ソース間電圧は入力電圧Ｖｉｎから０Ｖに向かって減少し、ローサイドスイッチＱ２のドレイン・ソース間電圧は０Ｖから入力電圧Ｖｉｎに向かって増加する。 Next, the operation in the period T3 will be described with reference to FIG. In the period T3, the high side switch Q1 is off and the low side switch Q2 is also off. When the load circuit is in a light load state, a state occurs in which the current direction of the inductor L1 is reversed in a period indicated after time t3 in FIG. In this case, the stray capacitance of the diode FD, the stray capacitance existing between the drain and source of the low-side switch Q2, the stray capacitance existing in the winding of the inductor L1, and the inductance of the inductor L1 are in a free vibration state. The stray capacitances (illustrated by dotted lines) of the high-side switch Q1 and the low-side switch Q2 are charged and discharged by this free oscillation current i5, and as shown in FIG. 5B, the drain-source voltages Q1 (Vds) and Q2 ( Vds) changes. That is, the drain-source voltage of the high-side switch Q1 decreases from the input voltage Vin toward 0 V, and the drain-source voltage of the low-side switch Q2 increases from 0 V toward the input voltage Vin.
次に、図６を参照して、期間Ｔ４の動作について説明する。期間Ｔ４ではハイサイドスイッチＱ１はオフしており、ローサイドスイッチＱ２はオンしている。ローサイドスイッチＱ２がオンすることによりインダクタＬ１から電流ｉ６が流れる。 Next, the operation in the period T4 will be described with reference to FIG. In the period T4, the high side switch Q1 is off and the low side switch Q2 is on. When the low side switch Q2 is turned on, a current i6 flows from the inductor L1.
また、時刻ｔ４においてローサイドスイッチＱ２がオンされると、ローサイドスイッチＱ２のドレイン・ソース間電圧は略０Ｖとなり、入力電圧Ｖｉｎ→レギュレータ７→コンデンサＣ１→インダクタＬ０→ローサイドスイッチＱ２→ＧＮＤの経路に電流ｉ７が流れる。すなわち、ブートストラップ回路はゲートドライバー回路５に電力を供給しているので、期間Ｔ４時点でコンデンサＣ１は満充電の電圧より低下しており、ローサイドスイッチＱ２がオンされると満充電時の電圧との差電圧によりインダクタＬ０に電圧が印加され、これにより電流ｉ７が流れる。
When the low-side switch Q2 is turned on at time t4, the drain-source voltage of the low-side switch Q2 becomes substantially 0 V, and the current flows through the path of the input voltage
ここで、インダクタＬ０のインダクタンス値をインダクタＬ１のインダクタンス値に比べ十分小さな値に調整することにより、インダクタＬ０による自由振動の周期をインダクタＬ１による自由振動の周期より充分短くできる。すなわち、インダクタＬ１からローサイドスイッチＱ２に流れる電流ｉ６は緩い傾斜の自由振動の周期により変化するが、コンデンサＣ１からインダクタＬ０を介してローサイドスイッチＱ２に流れる電流ｉ７は、インダクタＬ０のインダクタンス値をインダクタＬ１より小さくなるように調整することにより急速に変化させることができる。これにより電流ｉ７を大きな値まで立ち上げることができ、次の期間Ｔ５において発生するインダクタＬ０の自己誘導起電力を大きくできる。 Here, by adjusting the inductance value of the inductor L0 to a value sufficiently smaller than the inductance value of the inductor L1, the period of free vibration by the inductor L0 can be made sufficiently shorter than the period of free vibration by the inductor L1. That is, the current i6 flowing from the inductor L1 to the low-side switch Q2 changes according to the period of the gentle vibration with a gentle slope, but the current i7 flowing from the capacitor C1 through the inductor L0 to the low-side switch Q2 changes the inductance value of the inductor L0 to the inductor L1. It can be changed rapidly by adjusting it to be smaller. As a result, the current i7 can be raised to a large value, and the self-induced electromotive force of the inductor L0 generated in the next period T5 can be increased.
次に、図７を参照して、期間Ｔ５の動作について説明する。期間Ｔ５ではハイサイドスイッチＱ１はオフしており、ローサイドスイッチＱ２もオフしている。但し、ハイサイドスイッチＱ１については、時刻ｔ６においてオンし、このときのスイッチングを確実にゼロボルトスイッチング（ＺＶＳ）とすることができる。これを以下説明する。 Next, the operation in the period T5 will be described with reference to FIG. In the period T5, the high side switch Q1 is off and the low side switch Q2 is also off. However, the high-side switch Q1 is turned on at time t6, and the switching at this time can be reliably set to zero volt switching (ZVS). This will be described below.
期間Ｔ５の開始点の時刻ｔ５においてローサイドスイッチＱ２がオフすると、今までインダクタＬ０からローサイドスイッチＱ２に流れていた電流はインダクタＬ０の自己誘導起電力によりローサイドスイッチＱ２のドレイン・ソース間に存在する浮遊容量を急速に充電し０Ｖから略入力電圧Ｖｉｎまで立ち上げる。これと同時にハイサイドスイッチＱ１のドレイン・ソース間に存在する浮遊容量はインダクタＬ０の自己誘導起電力により急速に放電し入力電圧Ｖｉｎから負電圧であって略０Ｖまで立ち下がり、ハイサイドスイッチＱ１の内蔵ダイオードに電流が流れるようになる。このとき、ハイサイドスイッチＱ１のドレイン・ソース間電圧は負電圧であって略０Ｖの電圧となり、ローサイドスイッチＱ２のドレイン・ソース間電圧は略入力電圧Ｖｉｎであるが、ハイサイドスイッチＱ１のドレイン・ソース間電圧が略０Ｖの負電圧となった分だけ高い電圧となる。 When the low-side switch Q2 is turned off at time t5, which is the start point of the period T5, the current that has been flowing from the inductor L0 to the low-side switch Q2 so far is floating between the drain and source of the low-side switch Q2 due to the self-induced electromotive force of the inductor L0. The capacitor is rapidly charged and raised from 0V to approximately the input voltage Vin. At the same time, the stray capacitance existing between the drain and source of the high-side switch Q1 is rapidly discharged by the self-induced electromotive force of the inductor L0 and falls from the input voltage Vin to a negative voltage of about 0 V, and the high-side switch Q1 Current flows through the built-in diode. At this time, the drain-source voltage of the high-side switch Q1 is a negative voltage of approximately 0 V, and the drain-source voltage of the low-side switch Q2 is approximately the input voltage Vin. The source voltage becomes higher by the amount corresponding to the negative voltage of about 0V.
ハイサイドスイッチＱ１のドレイン・ソース間電圧が略０Ｖになると、入力電圧ＶｉｎがインダクタＬ０、Ｌ１を介してコンデンサＣ２に接続されるので、インダクタＬ０、Ｌ１を介してコンデンサＣ２から入力電源Ｖｉｎに流れる電流ｉ８は、電流の向きを変えて次第に変化し増加していく。ここで、電流ｉ８がコンデンサＣ２から入力電源Ｖｉｎ側の向きに流れる電流であるとき、ローサイドスイッチング素子Ｑ２をオフすることで、この電流がハイサイドスイッチＱ１のドレイン・ソース間電圧を入力電圧Ｖｉｎから０Ｖに向けて変化させる効果がある。しかし、インダクタＬ１による自由振動であるため変化は従来技術と同じで緩慢である。 When the drain-source voltage of the high-side switch Q1 becomes approximately 0V, the input voltage Vin is connected to the capacitor C2 via the inductors L0 and L1, and therefore flows from the capacitor C2 to the input power source Vin via the inductors L0 and L1. The current i8 gradually changes and increases as the direction of the current is changed. Here, when the current i8 is a current flowing from the capacitor C2 toward the input power source Vin, the low-side switching element Q2 is turned off, so that this current causes the drain-source voltage of the high-side switch Q1 from the input voltage Vin. There is an effect of changing toward 0V. However, since the free vibration is caused by the inductor L1, the change is the same as in the prior art and slow.
これに対し電流ｉ９は、インダクタＬ１の巻線間浮遊容量を通して流れるインダクタＬ０による自由振動である。インダクタＬ１にはインダクタンス分に等価的に並列に分布する比較的大きな巻線間浮遊容量（図７（ａ）に点線で示すインダクタＬ１に並列接続されたコンデンサ）が存在するので、電流ｉ９は、インダクタＬ１のインダクタンス分ではなくこの浮遊容量を通して流れることができる。したがって、インダクタＬ０による自由振動は、インダクタＬ１のインダクタンス分が関与しないので従来技術のインダクタＬ１のみによる自由振動に較べ急速に変化する（インダクタＬ０のインダクタンス値はインダクタＬ１のインダクタンス値に較べ充分小さく選定している）。したがって、ハイサイドスイッチＱ１のドレイン・ソース間電圧に存在する浮遊容量の電荷を急速に放電することができ、期間Ｔ５の終点の時刻ｔ６においてハイサイドスイッチＱ１のドレイン・ソース間電圧Ｖｄｓを確実に略０Ｖとすることができる。したがって、時刻ｔ６でハイサイドスイッチＱ１をオンするゲート信号を供給すると、ハイサイドスイッチＱ１のドレイン・ソース間電圧が略０Ｖのタイミングでオンさせることができる。すなわち、ゼロボルトスイッチング（ＺＶＳ）が確実に達成できる。 On the other hand, the current i9 is free vibration caused by the inductor L0 flowing through the inter-winding stray capacitance of the inductor L1. Since the inductor L1 has a relatively large inter-winding stray capacitance (capacitor connected in parallel to the inductor L1 indicated by a dotted line in FIG. 7A) that is distributed in parallel equivalently to the inductance, the current i9 is It can flow through this stray capacitance instead of the inductance of the inductor L1. Therefore, the free vibration caused by the inductor L0 changes more rapidly than the free vibration caused only by the inductor L1 of the prior art because the inductance of the inductor L1 is not involved (the inductance value of the inductor L0 is selected to be sufficiently smaller than the inductance value of the inductor L1). is doing). Therefore, the charge of the stray capacitance existing in the drain-source voltage of the high-side switch Q1 can be rapidly discharged, and the drain-source voltage Vds of the high-side switch Q1 is surely set at time t6 at the end of the period T5. It can be set to approximately 0V. Therefore, when a gate signal for turning on the high side switch Q1 is supplied at time t6, the drain-source voltage of the high side switch Q1 can be turned on at a timing of approximately 0V. That is, zero volt switching (ZVS) can be reliably achieved.
期間Ｔ５の動作を、時間軸を引き延ばした図８を参照して更に説明する。図８（ａ）に本発明のインダクタＬ０を設けた場合の、ハイサイドスイッチＱ１のゲート信号ＶｇｓＨ、ハイサイドスイッチＱ１のドレイン・ソース間電圧波形、図８（ｂ）に従来技術のインダクタＬ０を設けない場合の、ハイサイドスイッチＱ１のゲート信号ＶｇｓＨ、ハイサイドスイッチＱ１のドレイン・ソース間電圧波形Ｑ１（Ｖｄｓ）を対比して示している。本発明では、時刻ｔ５において、ローサイドスイッチＱ２がオフするとハイサイドスイッチＱ１のドレイン・ソース間電圧は急速に下降し、Ａ点で０Ｖに達し、その後の時刻ｔ６時点では内蔵ダイオードＤＱ１に電流が流れて内蔵ダイオードＤＱ１のオン電圧で決まる若干の負電圧状態となっている。このように略０Ｖ状態になった時刻ｔ６においてハイサイドスイッチＱ１がオンされるとハイサイドスイッチＱ１はドレイン・ソース間電圧が略０Ｖでオンされる（ゼロボルトスイッチング（ＺＶＳ）が実現される）。 The operation in the period T5 will be further described with reference to FIG. 8 in which the time axis is extended. FIG. 8A shows the gate signal VgsH of the high-side switch Q1, the drain-source voltage waveform of the high-side switch Q1 when the inductor L0 of the present invention is provided, and FIG. When not provided, the gate signal VgsH of the high-side switch Q1 and the drain-source voltage waveform Q1 (Vds) of the high-side switch Q1 are shown in comparison. In the present invention, when the low-side switch Q2 is turned off at the time t5, the drain-source voltage of the high-side switch Q1 rapidly decreases and reaches 0V at the point A, and then the current flows through the built-in diode DQ1 at the time t6. Thus, a slight negative voltage state determined by the ON voltage of the built-in diode DQ1 is obtained. When the high-side switch Q1 is turned on at time t6 when the state becomes substantially 0V in this way, the high-side switch Q1 is turned on when the drain-source voltage is substantially 0V (zero volt switching (ZVS) is realized).
ハイサイドスイッチＱ１のドレイン・ソース間電圧は、ハイサイドスイッチＱ１のドレイン・ソース間に存在する浮遊容量の電圧によって決まる。このハイサイドスイッチＱ１のドレイン・ソース間に存在する浮遊容量は、インダクタＬ０及びインダクタＬ１との自由振動周期で放電される。このとき本発明ではインダクタＬ１とハイサイドスイッチＱ１のドレイン・ソース間に存在する浮遊容量との自由振動の他に、インダクタＬ０とハイサイドスイッチＱ１のドレイン・ソース間に存在する浮遊容量との自由振動がある。インダクタＬ０をインダクタＬ１より小さなインダクタンスとすることにより、インダクタＬ０とハイサイドスイッチＱ１のドレイン・ソース間に存在する浮遊容量との自由振動の振動周期を、インダクタＬ１とハイサイドスイッチＱ１のドレイン・ソース間に存在する浮遊容量との自由振動の振動周期より短くすることができる。したがって、ハイサイドスイッチＱ１のドレイン・ソース間電圧が略０Ｖまで下降する時間を短くすることができるのである。 The drain-source voltage of the high side switch Q1 is determined by the voltage of the stray capacitance existing between the drain and source of the high side switch Q1. The stray capacitance that exists between the drain and source of the high-side switch Q1 is discharged in a free oscillation cycle with the inductor L0 and the inductor L1. At this time, in the present invention, in addition to the free oscillation between the inductor L1 and the stray capacitance existing between the drain and the source of the high-side switch Q1, the free vibration between the inductor L0 and the stray capacitance existing between the drain and the source of the high-side switch Q1. There is vibration. By making the inductor L0 an inductance smaller than the inductor L1, the oscillation period of free vibration between the inductor L0 and the stray capacitance existing between the drain and source of the high-side switch Q1 is set to the drain-source of the inductor L1 and the high-side switch Q1. It can be made shorter than the vibration period of free vibration with the stray capacitance existing between them. Therefore, the time during which the drain-source voltage of the high side switch Q1 drops to approximately 0V can be shortened.
これに対し図８（ｂ）に示した従来技術では、時刻ｔ５において、ローサイドスイッチＱ２がオフするとハイサイドスイッチＱ１のドレイン・ソース間電圧は下降するが、インダクタＬ１とハイサイドスイッチＱ１のドレイン・ソース間に存在する浮遊容量との自由振動のみなので、本発明に比べハイサイドスイッチＱ１のドレイン・ソース間電圧の変化が緩慢であり、時刻ｔ６におけるＢ点で示した時点においてまだ０Ｖまで下がりきれていない。本発明と同じ時刻ｔ６においてハイサイドスイッチＱ１がオンされると、ハイサイドスイッチＱ１のドレイン・ソース間電圧が高い状態でオンされることになり、大きなスイッチングロスが生じることになる。 On the other hand, in the prior art shown in FIG. 8B, when the low-side switch Q2 is turned off at time t5, the drain-source voltage of the high-side switch Q1 drops, but the inductor L1 and the drain-source voltage of the high-side switch Q1 are reduced. Since there is only free oscillation with the stray capacitance existing between the sources, the change in the drain-source voltage of the high-side switch Q1 is slow compared to the present invention, and it can still be reduced to 0V at the time indicated by point B at time t6. Not. When the high side switch Q1 is turned on at the same time t6 as in the present invention, the high side switch Q1 is turned on with a high drain-source voltage, resulting in a large switching loss.
以上説明した上記実施形態の説明は、負荷回路３が軽負荷状態で、インダクタＬ１に流れる電流が不連続状態のときの動作であり、例えば負荷回路３が定格負荷状態などでインダクタＬ１に流れる電流が連続状態になったときはローサイドスイッチＱ２をオフさせた状態とする。インダクタＬ１に流れる電流が連続状態か不連続状態かは、ハイサイドスイッチＱ１をオンさせる直前の端子ＴＭ４からゲートドライバ５に入力される期間Ｔ３の電圧により検知することができる。
The description of the above-described embodiment is an operation when the load circuit 3 is in a light load state and the current flowing through the inductor L1 is in a discontinuous state. For example, the current flowing through the inductor L1 when the load circuit 3 is in a rated load state or the like. Is in a continuous state, the low-side switch Q2 is turned off. Whether the current flowing through the inductor L1 is a continuous state or a discontinuous state can be detected by the voltage in the period T3 input to the
このように、本発明では従来技術に対しハイサイドスイッチＱ１のドレイン・ソース間電圧を急速に０Ｖまで下降させることができる。したがってスイッチング周波数を高めることができ、高周波化に対応することができる。また、本発明ではハイサイドスイッチＱ１をオンするタイミング（時刻ｔ６）で確実に０Ｖとすることができるので、従来技術のように５０ｎｓなどの最大デッドタイムを設けてスイッチングが遅れないように制限をかける必要が無い。また、従来技術では、ハイサイドスイッチＱ１をオンするタイミングで０Ｖにできない状態が生じ効率の改善で十分ではないが、本発明では確実に０Ｖとしてゼロボルトスイッチング（ＺＶＳ）動作させることができ、効率を向上させることができる。また、本発明ではハイサイドスイッチＱ１をオンするタイミング（時刻ｔ６）で確実に０Ｖとすることができるので、従来技術のように自由振動の電圧が入力電圧Ｖｉｎまで達したことを検出してからハイサイドスイッチＱ１をオンするような複雑なタイミング制御回路を必要としない。したがって本発明では簡単な回路構成とすることができる。また、インダクタＬ０が設けられたことにより、ハイサイドスイッチＱ１がオンするときのダイオードＦＤのリカバリー電流がインダクタＬ０で制限され、小さくなる。したがって、ダイオードＦＤのリカバリー電流によるノイズが緩和されるという効果がある。 As described above, according to the present invention, the drain-source voltage of the high-side switch Q1 can be rapidly lowered to 0 V as compared with the prior art. Therefore, the switching frequency can be increased and it is possible to cope with higher frequencies. Further, in the present invention, since it can be surely set to 0 V at the timing of turning on the high-side switch Q1 (time t6), a maximum dead time such as 50 ns is provided as in the prior art so that switching is not delayed. There is no need to apply. Further, in the prior art, a state where the high side switch Q1 cannot be set to 0V occurs at the timing when the high side switch Q1 is turned on, and the improvement in efficiency is not sufficient. However, in the present invention, the zero volt switching (ZVS) operation can be surely performed with 0V. Can be improved. Further, in the present invention, since it can be surely set to 0 V at the timing (time t6) when the high side switch Q1 is turned on, after detecting that the voltage of free vibration has reached the input voltage Vin as in the prior art. A complicated timing control circuit for turning on the high-side switch Q1 is not required. Therefore, a simple circuit configuration can be achieved in the present invention. Further, since the inductor L0 is provided, the recovery current of the diode FD when the high-side switch Q1 is turned on is limited by the inductor L0 and becomes small. Therefore, there is an effect that noise due to the recovery current of the diode FD is reduced.
以上、具体的な実施例により本発明を説明したが、これは例示であって、本発明の趣旨を逸脱しない範囲で変更して実施できることは言うまでもない。上記実施形態ではコンデンサＣ１としてブートストラップ回路のコンデンサを利用したが、これには限定されない。 Although the present invention has been described above by way of specific examples, it is needless to say that this is an exemplification, and modifications can be made without departing from the spirit of the present invention. In the above embodiment, the capacitor of the bootstrap circuit is used as the capacitor C1, but the present invention is not limited to this.
１・・・スイッチング電源装置
２・・・制御回路
３・・・負荷回路
４・・・ゲート信号制御回路
５・・・ゲートドライバー回路
６・・・増幅／比較回路
７・・・レギュレータ
Ｑ１・・・ハイサイドスイッチ（第１スイッチ）
Ｑ２・・・ローサイドスイッチ（第２スイッチ）
Ｒ１，Ｒ２・・・抵抗
Ｄ１、ＦＤ・・・ダイオード
ＤＱ１、ＤＱ２・・・内蔵ダイオード（寄生ダイオード）
Ｃ１、Ｃ２・・・コンデンサ
Ｌ０・・・インダクタ（第１インダクタ）
Ｌ１・・・インダクタ（第２インダクタ）
Ｖin・・・入力電源（入力電圧）
ＴＭ１〜ＴＭ６・・・端子
ＶｇｓＨ・・・ハイサイドスイッチＱ１のゲート信号
ＶｇｓＬ・・・ローサイドスイッチＱ２のゲート信号
DESCRIPTION OF
Q2 ... Low side switch (second switch)
R1, R2 ... resistors D1, FD ... diodes DQ1, DQ2 ... built-in diodes (parasitic diodes)
C1, C2 ... Capacitor L0 ... Inductor (first inductor)
L1 ... Inductor (second inductor)
Vin: Input power supply (input voltage)
TM1 to TM6... Terminal VgsH... Gate signal VgsL of high side switch Q1... Gate signal of low side switch Q2
Claims (5)
前記入力電源と接地点間に接続されたレギュレータと、
前記第１スイッチ及び前記第２スイッチの接続点に一方の端子が接続された第１インダクタと、
一方の端子が前記第１インダクタの他方の端子に接続され、他方の端子は、負荷と第２コンデンサが並列接続された一方の端子に接続される第２インダクタと、
前記負荷と、前記第２コンデンサが並列接続された他方の端子は、接地点に接続され、
カソード端子が前記第１インダクタの他方の端子と前記第２インダクタの一方の端子の接続点に接続され、アノード端子が前記接地点に接続された第１ダイオードと、
前記レギュレータの出力と前記第１インダクタの他方の端子間に接続された第１コンデンサと、
を備え、
前記第１インダクタのインダクタンスを前記第２インダクタのインダクタンスより小さな値としたことを特徴とするスイッチング電源装置。 A first switch and a second switch connected in series between an input power source and a ground point;
A regulator connected between the input power source and a ground point;
A first inductor having one terminal connected to a connection point of the first switch and the second switch;
One terminal is connected to the other terminal of the first inductor, and the other terminal is a second inductor connected to one terminal to which a load and a second capacitor are connected in parallel;
The other terminal to which the load and the second capacitor are connected in parallel is connected to a ground point,
A first diode having a cathode terminal connected to a connection point between the other terminal of the first inductor and one terminal of the second inductor, and an anode terminal connected to the ground point;
A first capacitor connected between the output of the regulator and the other terminal of the first inductor;
With
The switching power supply device characterized in that the inductance of the first inductor is set to a value smaller than the inductance of the second inductor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010116936A JP5533250B2 (en) | 2010-05-21 | 2010-05-21 | Switching power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010116936A JP5533250B2 (en) | 2010-05-21 | 2010-05-21 | Switching power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011244662A true JP2011244662A (en) | 2011-12-01 |
| JP5533250B2 JP5533250B2 (en) | 2014-06-25 |
Family
ID=45410717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010116936A Expired - Fee Related JP5533250B2 (en) | 2010-05-21 | 2010-05-21 | Switching power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5533250B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2591995A1 (en) | 2011-11-08 | 2013-05-15 | Yamaha Hatsudoki Kabushiki Kaisha | Marine vessel propulsion device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01218352A (en) * | 1988-02-26 | 1989-08-31 | Tokin Corp | Switching power source circuit |
| JP2004364489A (en) * | 2003-05-15 | 2004-12-24 | Matsushita Electric Works Ltd | Power supply device and high-pressure discharge lamp lighting device |
| JP2006187159A (en) * | 2004-12-28 | 2006-07-13 | Mitsumi Electric Co Ltd | Resonance switching power supply |
| JP2007068269A (en) * | 2005-08-29 | 2007-03-15 | Renesas Technology Corp | Switching power supply and semiconductor integrated circuit |
| JP2010098256A (en) * | 2008-10-20 | 2010-04-30 | Sanken Electric Co Ltd | Semiconductor device and method of manufacturing semiconductor device |
-
2010
- 2010-05-21 JP JP2010116936A patent/JP5533250B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01218352A (en) * | 1988-02-26 | 1989-08-31 | Tokin Corp | Switching power source circuit |
| JP2004364489A (en) * | 2003-05-15 | 2004-12-24 | Matsushita Electric Works Ltd | Power supply device and high-pressure discharge lamp lighting device |
| JP2006187159A (en) * | 2004-12-28 | 2006-07-13 | Mitsumi Electric Co Ltd | Resonance switching power supply |
| JP2007068269A (en) * | 2005-08-29 | 2007-03-15 | Renesas Technology Corp | Switching power supply and semiconductor integrated circuit |
| JP2010098256A (en) * | 2008-10-20 | 2010-04-30 | Sanken Electric Co Ltd | Semiconductor device and method of manufacturing semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2591995A1 (en) | 2011-11-08 | 2013-05-15 | Yamaha Hatsudoki Kabushiki Kaisha | Marine vessel propulsion device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5533250B2 (en) | 2014-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4710749B2 (en) | DC-DC converter control circuit and method | |
| US7898823B2 (en) | Quasi-resonant fly-back converter without auxiliary winding | |
| JP6069958B2 (en) | Switching power supply | |
| US9742291B2 (en) | Control circuit and related integrated circuit and switching-type converter | |
| US20160065065A1 (en) | Switching Converter Control | |
| JP4682784B2 (en) | Switching power supply | |
| JP5304281B2 (en) | DC-DC converter and switching control circuit | |
| JP2009131062A (en) | Step-down switching regulator | |
| JP2010183722A (en) | Dc-dc converter and switching control circuit | |
| JP2007295761A (en) | Switching power supply | |
| JP4669306B2 (en) | Quasi-resonant switching power supply device and pseudo-resonant switching power supply circuit using the same | |
| JP2007282354A (en) | Switching control circuit | |
| TWI487261B (en) | Electronic system, voltage conversion circuit and method thereof | |
| US9595952B2 (en) | Switching circuit and the method thereof | |
| JP2004056983A (en) | Power circuit | |
| JP5462768B2 (en) | Switching power supply | |
| JP5143095B2 (en) | Switching power supply | |
| JP5533250B2 (en) | Switching power supply | |
| JP2005176540A (en) | Voltage converter | |
| JP4096547B2 (en) | DC-DC converter circuit | |
| JP4412535B2 (en) | Synchronous rectification switching regulator control circuit and semiconductor integrated circuit including the same | |
| JP2001309646A (en) | Switching power unit | |
| JP5042880B2 (en) | Switching power supply | |
| JP2021013295A (en) | Switch driving device and switching power supply using the same | |
| JP2010259283A (en) | Switching power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130419 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140326 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5533250 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140414 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |