JP5462768B2

JP5462768B2 - Switching power supply

Info

Publication number: JP5462768B2
Application number: JP2010256696A
Authority: JP
Inventors: 哲郎平田
Original assignee: Cosel Co Ltd
Current assignee: Cosel Co Ltd
Priority date: 2010-11-17
Filing date: 2010-11-17
Publication date: 2014-04-02
Anticipated expiration: 2030-11-17
Also published as: JP2012110117A

Description

この発明は、アクティブクランプ回路を備えたフライバック式のスイッチング電源装置に関する。 The present invention relates to a flyback type switching power supply device having an active clamp circuit.

従来から、主スイッチング素子がオフの期間、トランス巻線と並列にクランプコンデンサを導通させることによりトランス巻線の両端に発生する電圧のピーク値を制限し、主スイッチング素子等に加わる電圧ストレスを軽減するアクティブクランプ方式のスイッチング電源装置がある。 Conventionally, when the main switching element is off, the clamp capacitor is connected in parallel with the transformer winding to limit the peak value of the voltage generated at both ends of the transformer winding, reducing the voltage stress applied to the main switching element, etc. There is an active clamp type switching power supply.

例えば、特許文献１に開示されているように、主スイッチング素子及びトランスを有するインバータ回路と、クランプコンデンサ及びクランプ素子で成るクランプ回路（アクティブクランプ回路）とを備え、さらに、主スイッチング素子のオン時間及びオフ時間を制御するオン／オフ制御回路と、主スイッチング素子がオンに転じるタイミングを決定するタイミング検出回路と、クランプ素子をオン・オフ制御するトランス回路とを備えたスイッチング電源回路がある。 For example, as disclosed in Patent Document 1, an inverter circuit having a main switching element and a transformer, a clamp circuit (active clamp circuit) including a clamp capacitor and a clamp element, and an on-time of the main switching element are provided. In addition, there is a switching power supply circuit including an on / off control circuit that controls an off time, a timing detection circuit that determines a timing at which a main switching element turns on, and a transformer circuit that controls on / off of a clamp element.

このオン／オフ制御回路は、主スイッチング素子がオフに転じた後クランプ素子がオンに転じるまでの期間を確保する遅延回路と、クランプ素子がオフに転じた後主スイッチング素子がオンに転じるまでの期間を確保する遅延回路とを有し、主スイッチング素子用のオン／オフ制御信号及びクランプ素子用のクランプ制御信号の２つの信号を出力する。トランス回路は、このクランプ制御信号をハイサイドの位置にあるクランプ素子の駆動端子に伝達し、クランプ素子をオン・オフ制御する。従って、クランプ素子と主スイッチング素子とが同時にオンする不具合を防止し、２つの素子が相補的にオン・オフする適正な動作を実現することができる。 The on / off control circuit includes a delay circuit that secures a period until the clamp element turns on after the main switching element turns off, and until the main switching element turns on after the clamp element turns off. A delay circuit for securing a period, and outputs two signals, an on / off control signal for the main switching element and a clamp control signal for the clamp element. The transformer circuit transmits this clamp control signal to the drive terminal of the clamp element at the high side position, and controls the clamp element on / off. Accordingly, it is possible to prevent a problem that the clamp element and the main switching element are simultaneously turned on, and to realize an appropriate operation in which the two elements are complementarily turned on and off.

さらに、タイミング検出回路は、主スイッチング素子の両端電圧が共振により最小値をとるタイミングを検出し、オン／オフ制御回路は、そのタイミングで期間が終了するように主スイッチング素子をオン・オフ制御する。従って、主スイッチング素子がオンに反転したときのスイッチング損失を小さく抑えることができる。 Further, the timing detection circuit detects the timing at which the voltage across the main switching element takes the minimum value due to resonance, and the on / off control circuit controls the main switching element on / off so that the period ends at that timing. . Accordingly, the switching loss when the main switching element is turned on can be reduced.

また、特許文献２に開示されているように、フライバック方式のインバータ回路と、トランスに接続されたクランプコンデンサ及びクランプ素子で成るクランプ回路と、主スイッチング素子及びクランプ素子をオン・オフ制御するスイッチング駆動部とを備えたスイッチング電源回路がある。 Also, as disclosed in Patent Document 2, a flyback inverter circuit, a clamp circuit composed of a clamp capacitor and a clamp element connected to a transformer, and switching for controlling on / off of the main switching element and the clamp element There is a switching power supply circuit including a drive unit.

このスイッチング駆動部は、特許文献１のスイッチング電源回路と同様に、クランプ素子が主スイッチング素子と同時にオンする不具合を防止し、さらにスイッチング損失が小さくなるタイミングで主スイッチング素子をオンに反転させる制御を行う。主スイッチング素子用の制御信号とクランプ素子用の制御信号の２つの制御信号は発振回路で生成され、クランプ素子用の制御信号は、レベルシフト回路とドライブ回路を通じてハイサイドの位置にあるクランプ素子に伝達される構成となっている。 Similar to the switching power supply circuit disclosed in Patent Document 1, this switching drive unit prevents the clamp element from turning on simultaneously with the main switching element, and performs control to reverse the main switching element at a timing when the switching loss is reduced. Do. Two control signals, a control signal for the main switching element and a control signal for the clamp element, are generated by the oscillation circuit, and the control signal for the clamp element is transmitted to the clamp element at the high side position through the level shift circuit and the drive circuit. It is configured to be transmitted.

特開２０００−９２８２９号公報JP 2000-92829 A 特開２００１−３１４０７９号公報JP 2001-314079 A

しかし、特許文献１，２のスイッチング電源回路は、クランプ素子用の制御信号をハイサイドの位置にあるクランプ素子に伝達するための回路ブロックをシンプルで安価に構成することが難しいという問題があった。 However, the switching power supply circuits of Patent Documents 1 and 2 have a problem that it is difficult to simply and inexpensively configure a circuit block for transmitting a control signal for the clamp element to the clamp element at the high side position. .

例えば、特許文献１のスイッチング電源回路の場合、クランプ素子用の制御信号をクランプ素子に伝達するトランス回路が設けられているが、このトランス回路は、バッファ回路、トランス、複数の抵抗やコンデンサといった多数の部品で構成され、かつトランスを介して電気的に分離された入力側回路と出力側回路との間に一定の絶縁距離を確保しなければならない。また、トランス自体も、所定の絶縁構造が必要なためあまり小形化することができない。従って、トランス回路をコンパクトに構成することが困難であった。 For example, in the switching power supply circuit of Patent Document 1, a transformer circuit that transmits a control signal for the clamp element to the clamp element is provided. This transformer circuit includes a large number of buffers, a transformer, a plurality of resistors and capacitors, and the like. It is necessary to secure a certain insulation distance between the input side circuit and the output side circuit which are configured by the above components and are electrically separated via the transformer. Also, the transformer itself cannot be reduced in size because it requires a predetermined insulating structure. Therefore, it has been difficult to make the transformer circuit compact.

また、特許文献２のスイッチング電源回路の場合、クランプ素子用の制御信号がレベルシフト回路を通じてクランプ素子に伝達される。レベルシフト回路は、例えば、ブーストストラップ（チャージポンプ）動作によりフローティング電源を生じさせ、フローティング電源を断続することによってクランプ素子駆動用のパルス電圧を出力するハイサイド・ドライバＩＣを用いて構成する方法が考えられる。しかし、高速スイッチングが可能なドライバＩＣは比較的高価なため、スイッチング周波数が高めに設定されるスイッチング電源には採用しにくいものであった。 In the case of the switching power supply circuit disclosed in Patent Document 2, a clamp element control signal is transmitted to the clamp element through the level shift circuit. For example, the level shift circuit is configured by using a high-side driver IC that generates a floating power supply by a boost strap (charge pump) operation and outputs a pulse voltage for driving a clamp element by interrupting the floating power supply. Conceivable. However, since a driver IC capable of high-speed switching is relatively expensive, it has been difficult to adopt it for a switching power supply in which the switching frequency is set high.

この発明は、上記背景技術に鑑みて成されたもので、コンパクトで安価に構成できる制御回路により、理想的なアクティブクランプ動作を行うことができるフライバック式のスイッチング電源装置を提供することを目的とする。 The present invention has been made in view of the above-described background art, and an object of the present invention is to provide a flyback type switching power supply device that can perform an ideal active clamp operation by a control circuit that can be configured in a compact and inexpensive manner. And

この発明は、入力直流電源と直列接続され自己のオン・オフ動作によって入力電圧を断続する主スイッチング素子と、前記断続電圧が印加される一次巻線及び前記一次巻線に磁気結合した二次巻線を有するトランスと、前記主スイッチング素子のオフ期間中に前記二次巻線に発生する電圧を整流する整流回路と、その整流電圧を平滑して直流の出力電圧を負荷に供給する平滑回路とで構成されたフライバック方式のインバータ回路と、前記一次巻線の両端に接続されたクランプ素子とクランプコンデンサとの直列回路であって、前記主スイッチング素子のオフ期間中に前記クランプ素子が導通することによって、前記トランスの各巻線に発生する電圧を制限するクランプ回路と、前記主スイッチング素子のオン時間及びオフ時間を制御するインバータ動作制御回路と、前記クランプ素子が前記スイッチング素子と相補的にオン・オフするよう制御するクランプ動作制御回路と、を備えたスイッチング電源装置であって、前記インバータ回路は、前記一次巻線の一端が前記入力直流電源のプラス側に接続され、前記主スイッチング素子が前記一次巻線の他端と前記入力直流電源のグランド側との間に接続され、前記クランプ回路の前記クランプ素子は、前記一次巻線の前記入力直流電源側の一端にドレイン端子が接続されたＮ−ｃｈのＭＯＳ型ＦＥＴであって、そのソース端子からドレイン端子の向きに並列ダイオードと並列コンデンサとが設けられ、前記クランプコンデンサは、前記一次巻線の主スイッチング素子側の一端と前記クランプ素子のソース端子との間に接続された第１及び第２クランプコンデンサの直列回路で構成され、前記クランプ動作制御回路は、前記第１及び第２クランプコンデンサの中点から前記クランプ素子のゲート端子に向けて順方向に接続された第１ダイオードと、前記第２クランプコンデンサと並列に設けられ前記クランプ素子のソース端子から前記第１及び第２クランプコンデンサの中点に向けて順方向に接続された第２ダイオードと、前記クランプ素子のゲート端子から前記一次巻線の主スイッチング素子側の一端に向けて順方向に接続された第３ダイオードと、前記クランプ素子のゲート・ソース端子間に設けられた駆動コンデンサとで構成され、前記主スイッチング素子のオン・オフによって変化する前記一次巻線の主スイッチング素子側の一端の電圧変化に応じて前記クランプ素子をオン・オフさせるスイッチング電源装置である。 The present invention includes a main switching element that is connected in series with an input DC power supply and intermittently turns on an input voltage by its own on / off operation, a primary winding to which the intermittent voltage is applied, and a secondary winding that is magnetically coupled to the primary winding. A transformer having a line, a rectifier circuit that rectifies a voltage generated in the secondary winding during an off period of the main switching element, and a smoothing circuit that smoothes the rectified voltage and supplies a DC output voltage to a load. A series circuit of a flyback type inverter circuit configured by: a clamp element connected to both ends of the primary winding and a clamp capacitor, wherein the clamp element conducts during an off period of the main switching element Thus, a clamp circuit that limits the voltage generated in each winding of the transformer, and an on-time and off-time of the main switching element are controlled. A switching power supply apparatus comprising: a barter operation control circuit; and a clamp operation control circuit that controls the clamp element to be turned on / off in a complementary manner with the switching element, wherein the inverter circuit includes: One end is connected to the positive side of the input DC power source, the main switching element is connected between the other end of the primary winding and the ground side of the input DC power source, and the clamp element of the clamp circuit is An N-ch MOS FET having a drain terminal connected to one end of the primary winding on the side of the input DC power source, wherein a parallel diode and a parallel capacitor are provided in the direction from the source terminal to the drain terminal, and the clamp A capacitor is a first capacitor connected between one end of the primary winding on the main switching element side and the source terminal of the clamp element. And a second diode connected in a forward direction from a middle point of the first and second clamp capacitors to a gate terminal of the clamp element; A second diode provided in parallel with the second clamp capacitor and connected in a forward direction from a source terminal of the clamp element toward a midpoint of the first and second clamp capacitors; and from a gate terminal of the clamp element A third diode connected in a forward direction toward one end of the primary winding on the main switching element side; and a drive capacitor provided between the gate and source terminals of the clamp element; The clamp element according to a voltage change at one end on the main switching element side of the primary winding that changes depending on ON / OFF This is a switching power supply device that turns on and off.

前記クランプ回路の前記並列ダイオードは、前記クランプ素子であるＭＯＳ型ＦＥＴのドレイン・ソース間の寄生ダイオードに並列接続された個別ダイオード素子であってもよい。 The parallel diode of the clamp circuit may be an individual diode element connected in parallel to a parasitic diode between the drain and the source of the MOS FET that is the clamp element.

前記インバータ動作制御回路は、前記主スイッチング素子の両端電圧が所定電圧以下に低下したときにオンに転じるよう前記主スイッチング素子のオン・オフを制御する。 The inverter operation control circuit controls on / off of the main switching element so as to turn on when the voltage across the main switching element drops below a predetermined voltage.

前記クランプ回路の前記並列コンデンサは、前記クランプ素子であるＭＯＳ型ＦＥＴのドレイン・ソース間の寄生コンデンサ及び並列接続された個別コンデンサ素子であってもよい。また、前記クランプ動作制御回路の前記駆動コンデンサは、前記クランプ素子であるＭＯＳ型ＦＥＴのゲート・ソース間の寄生コンデンサ及び並列接続された個別コンデンサ素子であってもよい。また、前記トランスが有する何れかの巻線と並列に、又は前記主スイッチング素子と並列に、前記主スイッチング素子の両端電圧の変化を調整する調整コンデンサが接続されていてもよい。 The parallel capacitor of the clamp circuit may be a parasitic capacitor between a drain and a source of a MOS FET that is the clamp element and an individual capacitor element connected in parallel. Further, the drive capacitor of the clamp operation control circuit may be a parasitic capacitor between the gate and source of a MOS type FET as the clamp element and an individual capacitor element connected in parallel. Further, an adjustment capacitor for adjusting a change in the voltage across the main switching element may be connected in parallel with any winding of the transformer or in parallel with the main switching element.

この発明のスイッチング電源装置は、コンパクトかつ安価に構成可能なクランプ動作制御回路により、クランプ素子が主スイッチング素子と同時にオンするのを防止する理想的な動作を容易に実現することができる。 The switching power supply device of the present invention can easily realize an ideal operation for preventing the clamp element from being turned on simultaneously with the main switching element by a clamp operation control circuit that can be configured in a compact and inexpensive manner.

さらに、インバータ動作制御回路として、例えば、通常の擬似共振フライバック方式用の制御ＩＣを使用することによって、上記の理想的な動作を実現しつつ、主スイッチング素子のスイッチング損失を小さく抑えることができる。 Furthermore, by using, for example, a normal quasi-resonant flyback control IC as the inverter operation control circuit, the switching loss of the main switching element can be kept small while realizing the above ideal operation. .

この発明のスイッチング電源装置の一実施形態を示す回路図である。It is a circuit diagram showing one embodiment of a switching power supply device of the present invention. この実施形態の動作を示すタイムチャートである。It is a time chart which shows operation | movement of this embodiment. 図２の期間Ｔ１における各素子の状態や電流の流れを説明する等価回路である。3 is an equivalent circuit for explaining the state of each element and the flow of current in a period T1 in FIG. 図２の期間Ｔ２における各素子の状態や電流の流れを説明する等価回路である。3 is an equivalent circuit for explaining the state of each element and the flow of current in a period T2 in FIG. 図２の期間Ｔ３における各素子の状態や電流の流れを説明する等価回路である。3 is an equivalent circuit for explaining the state of each element and the flow of current in a period T3 in FIG. 図２の期間Ｔ４における各素子の状態や電流の流れを説明する等価回路である。3 is an equivalent circuit for explaining the state of each element and the flow of current in a period T4 in FIG. 図２の期間Ｔ５，Ｔ６における各素子の状態や電流の流れを説明する等価回路である。3 is an equivalent circuit for explaining the state of each element and the current flow in periods T5 and T6 in FIG. 図２の期間Ｔ７における各素子の状態や電流の流れを説明する等価回路である。3 is an equivalent circuit for explaining the state of each element and the flow of current in a period T7 in FIG.

以下、この発明のスイッチング電源装置の一実施形態について、図面に基づいて説明する。この実施形態のスイッチング電源装置１０は、入力直流電源１２から入力された入力電圧Ｖｉを、直流の出力電圧Ｖｏに変換して出力する直流安定化電源である。 Hereinafter, an embodiment of a switching power supply device of the present invention will be described with reference to the drawings. The switching power supply device 10 of this embodiment is a stabilized DC power supply that converts an input voltage Vi input from an input DC power supply 12 into a DC output voltage Vo and outputs the converted voltage.

まず、スイッチング電源装置１０の構成を図１に基づいて説明する。スイッチング電源装置１０は、入力直流電源１２の両端に、トランス１４の一次巻線１４ａと主スイッチング素子１６との直列回路が接続されている。主スイッチング素子１６は、Ｎ−ｃｈのＭＯＳ型ＦＥＴであり、ドレイン端子が一次巻線１４ａ側に、ソース端子が入力電源１２のグランド側に各々接続されている。そして、後述するインバータ動作制御回路１８が出力する駆動パルスがゲート・ソース間に印加され、オン・オフする。 First, the configuration of the switching power supply device 10 will be described with reference to FIG. In the switching power supply device 10, a series circuit of a primary winding 14 a of a transformer 14 and a main switching element 16 is connected to both ends of an input DC power supply 12. The main switching element 16 is an N-ch MOS FET, and has a drain terminal connected to the primary winding 14 a side and a source terminal connected to the ground side of the input power supply 12. A drive pulse output from an inverter operation control circuit 18 to be described later is applied between the gate and the source and turned on / off.

一次巻線１４ａの両端には、図示しない巻線容量と並列に個別のコンデンサ素子である調整コンデンサ２０が接続されている。また、主スイッチング素子１６のドレイン・ソース間には、図示しない寄生コンデンサと並列に個別のコンデンサ素子である調整コンデンサ２２が接続されている。調整コンデンサ２０，２２の容量については後で説明する。 An adjustment capacitor 20 that is an individual capacitor element is connected to both ends of the primary winding 14a in parallel with a winding capacitance (not shown). An adjustment capacitor 22, which is an individual capacitor element, is connected between the drain and source of the main switching element 16 in parallel with a parasitic capacitor (not shown). The capacity of the adjusting capacitors 20 and 22 will be described later.

トランス１４は、互いに磁気結合した一次巻線１４ａ、二次巻線１４ｂ及び補助巻線１４ｃを有し、巻数はそれぞれＮａ，Ｎｂ，Ｎｃである。図１の回路図に付してあるドットは各巻線の極性を示している。ここでは、一次巻線１４ａの入力電源１２のプラス側の一端に基準のドットを付し、他の巻線の極性を表わした。 The transformer 14 includes a primary winding 14a, a secondary winding 14b, and an auxiliary winding 14c that are magnetically coupled to each other, and the number of turns is Na, Nb, and Nc, respectively. The dots attached to the circuit diagram of FIG. 1 indicate the polarity of each winding. Here, a reference dot is added to one end of the primary winding 14a on the positive side of the input power supply 12 to indicate the polarity of the other winding.

二次巻線１４ｂには、二次巻線１４ｂに発生する交流電圧を整流する整流回路である整流ダイオード２４が設けられ、二次巻線１４ｂのドットが付してない一端にアノード端子が接続されている。整流ダイオード２４は、主スイッチング素子１６のオフ期間中に二次巻線１４ｂに発生する電圧を整流する。整流回路の出力には平滑回路である平滑コンデンサ２６が設けられ、整流ダイオード２４のカソード端子と二次巻線１４ｂのドットが付された一端との間に接続されている。平滑コンデンサ２６は、整流ダイオード２４が出力した整流電圧を平滑して直流の出力電圧Ｖｏを生成し、負荷２８に出力電圧Ｖｏと出力電流Ｉｏを供給する。 The secondary winding 14b is provided with a rectifier diode 24 which is a rectifier circuit for rectifying the AC voltage generated in the secondary winding 14b, and an anode terminal is connected to one end of the secondary winding 14b where no dot is attached. Has been. The rectifier diode 24 rectifies the voltage generated in the secondary winding 14b during the OFF period of the main switching element 16. A smoothing capacitor 26, which is a smoothing circuit, is provided at the output of the rectifier circuit, and is connected between the cathode terminal of the rectifier diode 24 and one end of the secondary winding 14b to which dots are attached. The smoothing capacitor 26 smoothes the rectified voltage output from the rectifier diode 24 to generate a DC output voltage Vo, and supplies the load 28 with the output voltage Vo and the output current Io.

このように、スイッチング電源装置１０は、トランス１４、主スイッチング素子１６、整流ダイオード２４及び平滑コンデンサ２６で構成されたフライバック式のインバータ回路３０を有している。 As described above, the switching power supply device 10 includes the flyback inverter circuit 30 including the transformer 14, the main switching element 16, the rectifier diode 24, and the smoothing capacitor 26.

一次巻線１４ａの両端には、クランプ素子３２、第１クランプコンデンサ３４、第２クランプコンデンサ３６、並列ダイオード３８で構成されたクランプ回路４０が接続されている。クランプ素子３２はＮ−ｃｈのＭＯＳ型ＦＥＴであり、ドレイン端子が一次巻線１４ａのドットが付された一端に接続され、ソース端子が第２クランプコンデンサ３６の一端に接続されている。クランプ素子３２内のドレイン・ソース端子間には、並列コンデンサ４２が寄生している。並列ダイオード３８は、クランプ素子３２内のドレイン端子からソース端子の向きにある寄生ダイオードを用いているが、クランプ素子３２に発熱が集中するのを防止するため、外部に別個のダイオード素子を設け発熱を分散させてもよい。第２クランプコンデンサ３６の他の一端には、第１クランプコンデンサ３４の一端が接続され、第１クランプコンデンサ３４の他の一端は、一次巻線１４ｂの主スイッチング素子１６側の一端に接続されている。 A clamp circuit 40 including a clamp element 32, a first clamp capacitor 34, a second clamp capacitor 36, and a parallel diode 38 is connected to both ends of the primary winding 14a. The clamp element 32 is an N-ch MOS FET, and has a drain terminal connected to one end of the primary winding 14 a and a source terminal connected to one end of the second clamp capacitor 36. A parallel capacitor 42 is parasitic between the drain and source terminals in the clamp element 32. The parallel diode 38 uses a parasitic diode in the direction from the drain terminal to the source terminal in the clamp element 32. To prevent heat generation from concentrating on the clamp element 32, a separate diode element is provided outside to generate heat. May be dispersed. One end of the first clamp capacitor 34 is connected to the other end of the second clamp capacitor 36, and the other end of the first clamp capacitor 34 is connected to one end of the primary winding 14b on the main switching element 16 side. Yes.

クランプ回路４０は、クランプ素子３２が後述するクランプ動作制御回路４４によってオン・オフ制御され、２つのクランプコンデンサ３４，３６を一次巻線１４ａと並列に接続し、また切り離す動作を繰り返す。 In the clamp circuit 40, the clamp element 32 is turned on / off by a clamp operation control circuit 44, which will be described later, and the two clamp capacitors 34 and 36 are connected in parallel with the primary winding 14a and are repeatedly disconnected.

インバータ動作制御回路１８は、オン・オフ時間制御部１８ａ、オンタイミング制御部１８ｂ及び駆動回路１８ｃを備えている。オン・オフ時間制御部１８ａは、出力電圧Ｖｏに相当する信号Ｖｏ１が基準電圧Ｖａに近づくように、すなわち、出力電圧Ｖｏが基準電圧Ｖａに相当する一定の電圧になるようにパルス幅変調を行い、主スイッチング素子１６のオン時間及びオフ時間を決める。オンタイミング制御部１８ｂは、主スイッチング素子１６のオフ期間中に、補助巻線１４ｃの電圧Ｖ１４ｃ（ドットと逆向きに発生する電圧）が、基準電圧（−Ｖｋ）以下に低下したときに、主スイッチング素子１６をオンに反転させる指令を出す。駆動回路１８ｃは、オン・オフ時間制御部１８ａからのオン時間及びオフ時間の指令と、オンタイミング制御部１８ｂからの主スイッチング素子１６をオンに転じさせる指令とを受け、双方を充足する駆動パルスを主スイッチング素子１６のゲート・ソース端子間に向けて出力する。 The inverter operation control circuit 18 includes an on / off time control unit 18a, an on timing control unit 18b, and a drive circuit 18c. The on / off time control unit 18a performs pulse width modulation so that the signal Vo1 corresponding to the output voltage Vo approaches the reference voltage Va, that is, the output voltage Vo becomes a constant voltage corresponding to the reference voltage Va. The on-time and off-time of the main switching element 16 are determined. The on-timing control unit 18b detects the main voltage when the voltage V14c of the auxiliary winding 14c (a voltage generated in the direction opposite to the dot) drops below the reference voltage (−Vk) during the off period of the main switching element 16. A command to reverse the switching element 16 is issued. The drive circuit 18c receives a command of on time and off time from the on / off time control unit 18a and a command to turn on the main switching element 16 from the on timing control unit 18b, and satisfies both of the driving pulses. Is output between the gate and source terminals of the main switching element 16.

前記クランプ動作制御回路４４は、第１〜第３ダイオード４６，４８，５０及び駆動コンデンサ５２で構成されている。第１ダイオード４６は、第１及び第２クランプコンデンサ３４，３６の中点からクランプ素子３２のゲート端子に向けて接続されている。第２ダイオード４８は、第２クランプコンデンサ３６と並列に設けられクランプ素子３２のソース端子から第１及び第２クランプコンデンサ３４，３６の中点に向けて接続されている。第３ダイオード５０は、クランプ素子３２のゲート端子から一次巻線１４ａの主スイッチング素子１６側の一端に向けて接続されている。駆動コンデンサ５２は、ここでは、クランプ素子３２のゲート・ソース端子間に寄生する寄生コンデンサを用いているが、容量調整のため外部に個別のコンデンサ素子を付加してもよい。 The clamp operation control circuit 44 includes first to third diodes 46, 48, 50 and a driving capacitor 52. The first diode 46 is connected from the midpoint of the first and second clamp capacitors 34 and 36 toward the gate terminal of the clamp element 32. The second diode 48 is provided in parallel with the second clamp capacitor 36 and is connected from the source terminal of the clamp element 32 toward the midpoint of the first and second clamp capacitors 34 and 36. The third diode 50 is connected from the gate terminal of the clamp element 32 toward one end of the primary winding 14a on the main switching element 16 side. Here, a parasitic capacitor that is parasitic between the gate and source terminals of the clamp element 32 is used as the drive capacitor 52, but an individual capacitor element may be added to the outside for capacitance adjustment.

ここで、各部コンデンサの容量の大小関係について説明する。第１クランプコンデンサ３４の容量をＣ３４、第２クランプコンデンサ３６の容量をＣ３６、並列コンデンサ４２の容量をＣ４２、駆動コンデンサ５２の容量をＣ５２、平滑コンデンサ２６の容量をＣ２６とすると、容量Ｃ２６は容量Ｃ３４，Ｃ３６よりも十分大きな値であり、容量Ｃ３４，Ｃ３６は容量Ｃ４２よりも十分大きな値に設定されている。また、トランス１４の巻線容量と調整コンデンサ２０との並列合成容量をＣ２０、主スイッチング素子１６のドレイン・ソース間の寄生容量と調整コンデンサ２２との並列合成容量をＣ２２とすると、容量Ｃ３４，Ｃ３６及びＣ５２の直列合成容量は、容量Ｃ２０，Ｃ２２の並列合成容量よりも大きな値に設定されている。 Here, the magnitude relationship of the capacitance of each capacitor will be described. When the capacity of the first clamp capacitor 34 is C34, the capacity of the second clamp capacitor 36 is C36, the capacity of the parallel capacitor 42 is C42, the capacity of the drive capacitor 52 is C52, and the capacity of the smoothing capacitor 26 is C26, the capacity C26 is a capacity. The values are sufficiently larger than C34 and C36, and the capacitors C34 and C36 are set to a value sufficiently larger than the capacitor C42. Further, assuming that the combined capacitance of the winding capacitance of the transformer 14 and the adjustment capacitor 20 is C20, and the parallel combined capacitance of the parasitic capacitance between the drain and source of the main switching element 16 and the adjustment capacitor 22 is C22, the capacitances C34 and C36. And the combined capacity of C52 are set to be larger than the parallel combined capacity of the capacitors C20 and C22.

次に、スイッチング電源装置１０の動作を、図２〜図７に基づいて説明する。スイッチング電源装置１０の動作は、図２のタイムチャートに示すように、スイッチングの一周期を期間Ｔ１〜Ｔ７に分けて説明することができる。図３〜図７の等価回路は、各期間ごとに、各素子の状態や電流の流れを説明したもので、主スイッチング素子１６及びクランプ素子３２は、オンかオフかの状態が分かりやすいようにスイッチの形で表わした。また、各部のダイオードが導通した時の順電圧は十分に小さく、ほぼゼロボルトと想定した。 Next, the operation of the switching power supply device 10 will be described with reference to FIGS. The operation of the switching power supply device 10 can be described by dividing one switching period into periods T1 to T7, as shown in the time chart of FIG. The equivalent circuits of FIGS. 3 to 7 explain the state of each element and the flow of current for each period so that the main switching element 16 and the clamp element 32 can be easily understood as to whether they are on or off. Expressed in the form of a switch. Further, the forward voltage when the diodes of the respective parts are conducted is sufficiently small, and is assumed to be almost zero volts.

期間Ｔ１では、インバータ動作制御回路１８の制御により、主スイッチング素子１６のゲート・ソース間の電圧Ｖｇ１６がハイレベルになっており、図３に示すように、主スイッチング素子１６がオンし、ドレイン・ソース間の電圧Ｖｄ１６がほぼゼロボルトになっている。従って、一次巻線１４ａにはドットの向きに入力電圧Ｖｉが印加され、二次巻線１４ｂに接続された整流ダイオード２４の両端が逆バイアスされ、整流ダイオード２４がオフしている。このとき、入力直流電源１２、一次巻線１４ａ、主スイッチング素子１６、入力直流電源１２の経路に、図２の電流Ｉｄ１６の波形に示すように、所定の傾きで単調増加する電流が流れ、トランス１４に励磁エネルギーを蓄積する。また、オフ状態の整流ダイオード２４の電流Ｉ２４はゼロアンペアであり、出力電流Ｉｏは平滑コンデンサ２６から負荷２８に向けて供給される。 In the period T1, the gate-source voltage Vg16 of the main switching element 16 is at a high level under the control of the inverter operation control circuit 18, and the main switching element 16 is turned on as shown in FIG. The source-to-source voltage Vd16 is approximately zero volts. Therefore, the input voltage Vi is applied to the primary winding 14a in the dot direction, both ends of the rectifying diode 24 connected to the secondary winding 14b are reverse-biased, and the rectifying diode 24 is turned off. At this time, as shown by the waveform of the current Id16 in FIG. 2, a monotonically increasing current flows through the path of the input DC power supply 12, the primary winding 14a, the main switching element 16, and the input DC power supply 12, and the transformer 14 stores the excitation energy. Further, the current I24 of the rectifier diode 24 in the off state is zero ampere, and the output current Io is supplied from the smoothing capacitor 26 toward the load 28.

クランプ動作制御回路４４は、期間Ｔ７から引き続き、第２ダイオード４８、第１ダイオード４６、第３ダイオード５０が導通して第１クランプコンデンサ３４、第２クランプコンデンサ３６及び駆動コンデンサ５２の両端を短絡し、電圧Ｖ３４，Ｖ３６、クランプ素子３２のゲート・ソース間の電圧Ｖｇ３２をほぼゼロボルトに保持している。また、クランプ回路４０のクランプ素子３２がオフになるので、第１、第２クランプコンデンサ３４，３６が一次巻線１４ａから切り離され、ドレイン・ソース間の電圧Ｖｄ３２が入力電圧Ｖｉに保持されている。 In the clamp operation control circuit 44, the second diode 48, the first diode 46, and the third diode 50 are turned on continuously from the period T7 to short-circuit both ends of the first clamp capacitor 34, the second clamp capacitor 36, and the drive capacitor 52. The voltages V34 and V36 and the voltage Vg32 between the gate and the source of the clamp element 32 are maintained at substantially zero volts. Since the clamp element 32 of the clamp circuit 40 is turned off, the first and second clamp capacitors 34 and 36 are disconnected from the primary winding 14a, and the drain-source voltage Vd32 is held at the input voltage Vi. .

期間Ｔ１は、出力電圧信号Ｖｏ１と基準電圧Ｖａとが等しくなるようにするインバータ動作制御回路１８の制御により、主スイッチング素子１６の電圧Ｖｇ１６がローレベルに反転した時点で終了する。 The period T1 ends when the voltage Vg16 of the main switching element 16 is inverted to a low level by the control of the inverter operation control circuit 18 that makes the output voltage signal Vo1 and the reference voltage Va equal.

期間Ｔ２になると、図４に示すように、主スイッチング素子１６がオフに転じ、トランス１４に蓄積された励磁エネルギーを放出するリセット動作が行われる。そのため、入力直流電源１２、トランス１４の一次巻線１４ａ及び巻線容量、調整コンデンサ２２の経路に調整コンデンサ２２を充電する電流（リセット電流）が流れ、ドレイン・ソース間の電圧Ｖｄ１６が上昇する。それに合わせて、調整コンデンサ２０を放電する電流（リセット電流）が流れ、一次巻線１４ａのドットの向きの電圧Ｖ１４ａが、入力電圧Ｖｉから低下する。 In the period T2, as shown in FIG. 4, the main switching element 16 is turned off, and a reset operation for releasing the excitation energy accumulated in the transformer 14 is performed. Therefore, a current (reset current) for charging the adjustment capacitor 22 flows in the path of the input DC power supply 12, the transformer 14 primary winding 14a and winding capacitance, and the adjustment capacitor 22, and the drain-source voltage Vd16 increases. Accordingly, a current (reset current) for discharging the adjustment capacitor 20 flows, and the voltage V14a in the direction of the dots of the primary winding 14a decreases from the input voltage Vi.

また、期間Ｔ２の間は電圧Ｖ１４ａが正電圧なので、二次巻線１４ｂに接続された整流ダイオード２４の両端の逆バイアス状態が維持され、整流ダイオード２４がオフしたまま、出力電流Ｉｏは、平滑コンデンサ２６から負荷２８に向けて供給される。 Further, since the voltage V14a is a positive voltage during the period T2, the reverse bias state at both ends of the rectifier diode 24 connected to the secondary winding 14b is maintained, and the output current Io is smoothed while the rectifier diode 24 is off. It is supplied from the capacitor 26 toward the load 28.

クランプ回路４０及びクランプ動作制御回路４４は、電圧Ｖｄ１６の上昇に伴い、第１ダイオード４６、第２ダイオード４８、第３ダイオード５０がオフに転じ、トランス１４の一次巻線１４ａ及び巻線容量から、第１クランプコンデンサ３４、第２クランプコンデンサ３６、並列コンデンサ４２に至る経路と、トランス１４の一次巻線１４ａ及び巻線容量から、第１クランプコンデンサ３４、第１ダイオード４６、駆動コンデンサ５２、並列コンデンサ４２に至る経路に、並列コンデンサ４２の電荷を放電する向きのリセット電流が流れ、クランプ素子３２の電圧Ｖｄ３２が低下する。このとき、並列コンデンサ４２の容量Ｃ４２は、第１及び第２クランプコンデンサ３４，３６の容量Ｃ３４，Ｃ３６よりも十分小さいので、第１及び第２クランプコンデンサの電圧Ｖ３４，Ｖ３６、及びクランプ素子３２の電圧Ｖｇ３２がほぼゼロボルトに保持され、クランプ素子３２がオフを継続する。 As the voltage Vd16 increases, the clamp circuit 40 and the clamp operation control circuit 44 turn off the first diode 46, the second diode 48, and the third diode 50. From the primary winding 14a and the winding capacitance of the transformer 14, From the path to the first clamp capacitor 34, the second clamp capacitor 36, and the parallel capacitor 42, and the primary winding 14a and winding capacitance of the transformer 14, the first clamp capacitor 34, the first diode 46, the drive capacitor 52, and the parallel capacitor A reset current directed to discharge the charge of the parallel capacitor 42 flows through the path to 42, and the voltage Vd32 of the clamp element 32 decreases. At this time, since the capacitance C42 of the parallel capacitor 42 is sufficiently smaller than the capacitances C34 and C36 of the first and second clamp capacitors 34 and 36, the voltages V34 and V36 of the first and second clamp capacitors and the clamp element 32 The voltage Vg32 is maintained at substantially zero volts, and the clamp element 32 continues to be turned off.

主スイッチング素子１６の電圧Ｖｄ１６が上昇する傾きは、互いに並列の関係にある容量Ｃ２０，Ｃ２２，Ｃ４２の合成容量と、トランス１４のインダクタンスとで定まる共振周波数によって決定される。すなわち、合成容量が小さいほど共振周波数が高くなり、電圧Ｖｄ１６の上昇の傾きが急峻になる。ここで、期間Ｔ２における合成容量Ｃ（Ｔ２）は、式（１）のように表わされる。

スイッチング電源装置１０は、容量Ｃ４２が小さな値なので合成容量Ｃ（Ｔ２）が非常に小さくなり、図２に示すように、電圧Ｖｄ１６の上昇の傾きが急峻になる。 The gradient at which the voltage Vd16 of the main switching element 16 increases is determined by the resonance frequency determined by the combined capacitance of the capacitors C20, C22, and C42 in parallel with each other and the inductance of the transformer 14. That is, the smaller the combined capacitance, the higher the resonance frequency, and the slope of the increase in the voltage Vd16 becomes steeper. Here, the combined capacity C (T2) in the period T2 is expressed as in Expression (1).

Since the switching power supply device 10 has a small capacitance C42, the combined capacitance C (T2) becomes very small, and as shown in FIG. 2, the rising slope of the voltage Vd16 becomes steep.

期間Ｔ２は、一次巻線１４ａの電圧Ｖ１４ａとクランプ素子３２の電圧Ｖｄ３２がゼロボルトに達した時点で終了する。 The period T2 ends when the voltage V14a of the primary winding 14a and the voltage Vd32 of the clamp element 32 reach zero volts.

期間Ｔ３になると、図５に示すように、一次巻線１４ａの電圧Ｖ１４ａが正電圧から負電圧に反転する。主スイッチング素子１６はオフを継続している。トランス１４のリセット動作は期間３においても継続し、入力直流電源１２、トランス１４の一次巻線１４ａ及び巻線容量、調整コンデンサ２２の経路に、調整コンデンサ２２を充電する電流（リセット電流）が流れ、ドレイン・ソース間の電圧Ｖｄ１６が入力電圧Ｖｉを超えて上昇する。それに合わせて、調整コンデンサ２０を逆向きに充電する電流（リセット電流）が流れ、一次巻線１４ａの電圧Ｖ１４ａがドットと逆向きに反転して上昇する。 In the period T3, as shown in FIG. 5, the voltage V14a of the primary winding 14a is inverted from the positive voltage to the negative voltage. The main switching element 16 is kept off. The reset operation of the transformer 14 continues in the period 3, and a current (reset current) for charging the adjustment capacitor 22 flows in the path of the input DC power source 12, the primary winding 14 a and the winding capacitance of the transformer 14, and the adjustment capacitor 22. The drain-source voltage Vd16 rises above the input voltage Vi. In accordance with this, a current (reset current) for charging the adjustment capacitor 20 in the reverse direction flows, and the voltage V14a of the primary winding 14a is reversed and increased in the reverse direction to the dots.

また、期間Ｔ３の間は、二次巻線１４ｂの電圧がドットと逆向きに反転するものの電圧が低いので、整流ダイオード２４の両端は逆バイアスが維持され、整流ダイオード２４がオフしたまま、出力電流Ｉｏは平滑コンデンサ２６から負荷２８に向けて供給される。 Further, during the period T3, the voltage of the secondary winding 14b is inverted in the direction opposite to that of the dot, but the voltage is low. Therefore, the reverse bias is maintained at both ends of the rectifier diode 24, and the output of the rectifier diode 24 remains off. The current Io is supplied from the smoothing capacitor 26 toward the load 28.

クランプ回路４０及びクランプ動作制御回路４４には、クランプ素子３２の電圧Ｖｄ３２がゼロボルトに達した後もトランス１４からのリセット電流が流れる。リセット電流の経路は、図５に示すように、トランス１４の一次巻線１４ａ及び巻線容量から、第１クランプコンデンサ３４、第２クランプコンデンサ３６、並列ダイオード３８に至る経路と、一次巻線１４ａ及び巻線容量から、第１クランプコンデンサ３４、第１ダイオード４６、駆動コンデンサ５２、並列ダイオード３８に至る経路の二つの経路になる。従って、並列ダイオード３８が導通することによって電圧Ｖｄ３２がほぼゼロボルトで一定となり、第１及び第２クランプコンデンサの電圧Ｖ３４，Ｖ３６、が負方向に低下し、クランプ素子３２の電圧Ｖｇ３２が上昇する。電圧Ｖｇ３２がゲート閾値Ｖｔｈ３２よりも低い間は、上記のように、クランプ素子３２がオフしているのでリセット電流が並列ダイオード３８に流れるが、電圧Ｖｇ３２がゲート閾値Ｖｔｈ３２を超えた時点でクランプ素子３２がオンに転じ、並列ダイオード３８に流れていたリセット電流がクランプ素子３２に流れるようになる。 The reset current from the transformer 14 flows through the clamp circuit 40 and the clamp operation control circuit 44 even after the voltage Vd32 of the clamp element 32 reaches zero volts. As shown in FIG. 5, the path of the reset current includes a path from the primary winding 14a and the winding capacitance of the transformer 14 to the first clamp capacitor 34, the second clamp capacitor 36, and the parallel diode 38, and the primary winding 14a. In addition, there are two paths from the winding capacitance to the first clamp capacitor 34, the first diode 46, the drive capacitor 52, and the parallel diode 38. Accordingly, when the parallel diode 38 is turned on, the voltage Vd32 becomes constant at almost zero volts, the voltages V34 and V36 of the first and second clamp capacitors decrease in the negative direction, and the voltage Vg32 of the clamp element 32 increases. While the voltage Vg32 is lower than the gate threshold value Vth32, as described above, the clamp element 32 is off, so that the reset current flows to the parallel diode 38. However, when the voltage Vg32 exceeds the gate threshold value Vth32, the clamp element 32 Is turned on, and the reset current flowing in the parallel diode 38 flows in the clamp element 32.

主スイッチング素子１６の電圧Ｖｄ１６が上昇する傾きは、互いに並列の関係にある容量Ｃ２０，Ｃ２２，Ｃ３４，Ｃ３６，Ｃ５２の合成容量と、トランス１４のインダクタンスとで定まる共振周波数によって決定される。ここで、期間Ｔ３における合成容量Ｃ（Ｔ３）は、式（２）のように表わされる。

スイッチング電源装置１０は、Ｃ３４，Ｃ３６，Ｃ５２の合成容量が、容量Ｃ２０，Ｃ２２，Ｃ４２よりも大きいので、合成容量Ｃ（Ｔ３）が合成容量Ｃ（Ｔ２）よりも大きくなり、図２に示すように、期間Ｔ３の電圧Ｖｄ１６の上昇の傾きが、期間Ｔ２の上昇の傾きよりも緩やかになる。 The gradient at which the voltage Vd16 of the main switching element 16 rises is determined by the resonance frequency determined by the combined capacitance of the capacitors C20, C22, C34, C36, and C52 that are in parallel with each other and the inductance of the transformer 14. Here, the combined capacity C (T3) in the period T3 is expressed as in Expression (2).

Since the combined capacity of C34, C36, and C52 is larger than the capacity C20, C22, and C42 in the switching power supply device 10, the combined capacity C (T3) is larger than the combined capacity C (T2), as shown in FIG. In addition, the rising slope of the voltage Vd16 during the period T3 is gentler than the rising slope during the period T2.

期間Ｔ３は、２次巻線１４ｂのドットと逆向きの電圧が上昇し、整流ダイオード２４の両端の逆バイアスが解除された時点で終了する。 The period T3 ends when the voltage in the direction opposite to the dot of the secondary winding 14b rises and the reverse bias across the rectifier diode 24 is released.

期間Ｔ４になると、図６に示すように、整流ダイオード２４がオンに転じ、トランス１４の二次巻線１４ｂがドットと逆向きに出力電圧Ｖｏが印加される。主スイッチング素子１６はオフを継続している。この期間Ｔ４は、整流ダイオード２４が導通することによって二次巻線１４ｂが出力電圧Ｖｏに固定され、トランス１４のリセット電流が、整流ダイオード２４、大きな容量２６を有した平滑コンデンサ２６に流れ、図２のタイムチャートに示す電流Ｉ２４のように、所定の傾きで減少する波形となる。出力電流Ｉｏは、電流Ｉ２４のうちの直流成分が負荷２８に供給される。 In the period T4, as shown in FIG. 6, the rectifier diode 24 is turned on, and the output voltage Vo is applied to the secondary winding 14b of the transformer 14 in the direction opposite to the dots. The main switching element 16 is kept off. During this period T4, the secondary winding 14b is fixed to the output voltage Vo by the conduction of the rectifier diode 24, and the reset current of the transformer 14 flows to the smoothing capacitor 26 having the rectifier diode 24 and the large capacitor 26. As shown by the current I24 in the time chart of FIG. 2, the waveform decreases with a predetermined slope. As for the output current Io, a direct current component of the current I24 is supplied to the load 28.

二次巻線１４ｂが出力電圧Ｖｏに固定されるので、一次巻線１４ａの電圧Ｖ１４ａは、図２の波形（実線）に示すようにほぼ一定となり、式（３）で表わされる電圧に保持される。

Since the secondary winding 14b is fixed to the output voltage Vo, the voltage V14a of the primary winding 14a becomes substantially constant as shown by the waveform (solid line) in FIG. 2, and is held at the voltage expressed by the equation (3). The

このとき、クランプ回路４０とクランプ動作制御回路４４の各コンデンサ３４，３６，５２の電圧Ｖ３４，Ｖ３６，Ｖｇ３２は、電圧Ｖ１４ａに発生する電圧Ｖｒをそれぞれの容量比で分圧した電圧になり、その電圧は、式（４），（５）のように表わされる。このとき、電圧Ｖ３４，Ｖ３６，Ｖｇ３２が固定され電流はほとんど流れない。また、電圧Ｖｇ３２がオン閾値Ｖｔｈ以上に固定されるので、クランプ素子３２のオンが維持される。

At this time, the voltages V34, V36, and Vg32 of the

capacitors

34, 36, and 52 of the clamp circuit 40 and the clamp operation control circuit 44 become voltages obtained by dividing the voltage Vr generated in the voltage V14a by the respective capacitance ratios. The voltage is expressed as in equations (4) and (5). At this time, the voltages V34, V36, and Vg32 are fixed and almost no current flows. Further, since the voltage Vg32 is fixed to the ON threshold value Vth or more, the clamp element 32 is kept on.

なお、トランス１４の漏れインダクタンスが大きい場合や、第１及び第２コンデンサ３４，３６の容量が小さい場合などは、トランス１４の電圧Ｖ１４ａ，Ｖ１４ｃ、主スイッチング素子１６の電圧Ｖｄ１６に、図２の破線で示す波形のようなリンギングが発生する。その場合、第１ダイオード４６の逆流阻止動作により、電圧Ｖｇ３２がリンギングのピーク電圧に保持されることになり、上述した動作と若干の違いが生じる。しかし、この発明の動作や作用効果に対してほとんど影響がないので、ここでは説明を省略する。 Note that when the leakage inductance of the transformer 14 is large, or when the capacities of the first and second capacitors 34 and 36 are small, the voltages V14a and V14c of the transformer 14 and the voltage Vd16 of the main switching element 16 are represented by broken lines in FIG. Ringing like the waveform shown in FIG. In this case, the voltage Vg32 is held at the ringing peak voltage due to the backflow prevention operation of the first diode 46, and a slight difference from the above-described operation occurs. However, since there is almost no influence on the operation and effect of the present invention, the description is omitted here.

期間Ｔ４は、整流ダイオード２４の電流Ｉ２４が減少してゼロアンペアに達し、トランス１４のリセット動作が終わった時点で終了する。 The period T4 ends when the current I24 of the rectifier diode 24 decreases to reach zero ampere and the reset operation of the transformer 14 is finished.

期間Ｔ５になると、トランス１４のリセット動作が終わり、整流ダイオード２４がオフに転じ、平滑コンデンサ２６から負荷２８に向けて出力電流Ｉｏが供給されるようになる。また、主スイッチング素子１６はオフを継続している。従って、トランス１４と、トランス１４の１次巻線１４ａの周囲のコンデンサとの間で自由共振が発生し、図２に示すように、スイッチング素子１６の電圧Ｖｄ１６が正弦波状のカーブを描いて緩やかに低下する。このとき、電圧Ｖｄ１６の低下に伴って第１及び第２クランプコンデンサ３４，３６の電圧Ｖ３４，Ｖ３６が負方向の電圧がゼロボルトに向けて上昇するが、クランプ素子３２の電圧Ｖｇ３２は、第１ダイオード４６の逆流阻止動作により、式（３）で表わされる電圧Ｖｇ３２のまま保持される。 In period T5, the reset operation of the transformer 14 ends, the rectifier diode 24 turns off, and the output current Io is supplied from the smoothing capacitor 26 toward the load 28. Further, the main switching element 16 is kept off. Therefore, free resonance occurs between the transformer 14 and the capacitor around the primary winding 14a of the transformer 14, and the voltage Vd16 of the switching element 16 gradually draws a sinusoidal curve as shown in FIG. To drop. At this time, as the voltage Vd16 decreases, the voltages V34 and V36 of the first and second clamp capacitors 34 and 36 increase toward zero volts in the negative direction, but the voltage Vg32 of the clamp element 32 is the first diode. Due to the backflow prevention operation 46, the voltage Vg32 expressed by the equation (3) is maintained.

自由共振における共振電流の経路は、図７に示すように、トランス１４の一次巻線１４ａ及び巻線容量から調整コンデンサ２０に至る経路と、一次巻線１４ａ及び巻線容量から、オン状態のクランプ素子３２、第２クランプコンデンサ３６、第１クランプコンデンサ３４に至る経路と、一次巻線１４ａ及び巻線容量から、入力直流電源１２、調整コンデンサ２２に至る経路の三つの経路になる。このとき、第１、第２及び第３ダイオード４６，４８，５０は、その両端に逆バイアスが印加されオフしている。 As shown in FIG. 7, the path of the resonance current in the free resonance includes a path from the primary winding 14a and winding capacitance of the transformer 14 to the adjustment capacitor 20, and a clamp in the on state from the primary winding 14a and winding capacitance. There are three paths: a path to the element 32, the second clamp capacitor 36, the first clamp capacitor 34, and a path from the primary winding 14a and the winding capacitance to the input DC power supply 12 and the adjustment capacitor 22. At this time, the first, second, and third diodes 46, 48, and 50 are turned off by applying a reverse bias to both ends thereof.

自由共振の周波数は、互いに並列の関係にある容量Ｃ２０，Ｃ２２，Ｃ３４，Ｃ３６の合成容量と、トランス１４のインダクタンスとで定まる共振周波数によってほぼ決定される。ここで、期間Ｔ５における合成容量Ｃ（Ｔ５）は、式（６）のように表わされる。

The frequency of free resonance is substantially determined by the resonance frequency determined by the combined capacitance of the capacitors C20, C22, C34, and C36 that are in parallel with each other and the inductance of the transformer 14. Here, the combined capacity C (T5) in the period T5 is expressed as in Expression (6).

期間Ｔ５は、負方向の電圧Ｖ３６、Ｖ３４との合計電圧が低下して電圧Ｖｇ３２達し、第３ダイオード５０の逆バイアスが解除された時点で終了する。 The period T5 ends when the total voltage of the negative voltages V36 and V34 decreases to reach the voltage Vg32 and the reverse bias of the third diode 50 is released.

期間Ｔ６になると、第３ダイオード５０がオンに転じる。主スイッチング素子１６はオフを継続し、整流ダイオード２４もオフを継続し、出力電流Ｉｏは平滑コンデンサ２６から負荷２８に向けて供給される。 In the period T6, the third diode 50 turns on. The main switching element 16 continues to be turned off, the rectifier diode 24 also remains turned off, and the output current Io is supplied from the smoothing capacitor 26 toward the load 28.

この期間Ｔ６に移行すると、期間Ｔ５で説明した三つの共振電流の経路に加え、図７に示すように、一次巻線１４ａ及び巻線容量から、オン状態のクランプ素子３２、駆動コンデンサ５２、第３ダイオード５０に至る経路が発生する。自由共振の周波数は、互いに並列の関係にある容量Ｃ２０，Ｃ２２，Ｃ３４，Ｃ３６，Ｃ５２の合成容量と、トランス１４のインダクタンスとで定まる共振周波数によってほぼ決定される。期間Ｔ６における合成容量Ｃ（Ｔ６）は、式（７）のように表わされる。

ここでは、上記のように合成容量Ｃ（Ｔ６）が合成容量Ｃ（Ｔ５）よりも容量Ｃ５２分だけ大きくなるものの、共振周波数に大きな変化はなく、図２に示すように、期間Ｔ６の電圧Ｖｄ１６の低下のカーブは、期間Ｔ５のカーブを単に延長したようなカーブになる。 In the period T6, in addition to the three resonance current paths described in the period T5, as shown in FIG. 7, from the primary winding 14a and the winding capacitance, the on-state clamp element 32, the drive capacitor 52, the first A path to the three diodes 50 is generated. The frequency of free resonance is substantially determined by the resonance frequency determined by the combined capacitance of the capacitors C20, C22, C34, C36, and C52 that are in parallel with each other and the inductance of the transformer 14. The combined capacity C (T6) in the period T6 is expressed as in Expression (7).

Here, although the combined capacitance C (T6) is larger than the combined capacitance C (T5) by the capacitance C52 as described above, there is no significant change in the resonance frequency, and as shown in FIG. 2, the voltage Vd16 in the period T6 is obtained. The curve of the decrease is a curve obtained by simply extending the curve of the period T5.

期間Ｔ６は、クランプ素子３２の電圧Ｖｇ３２が低下し、オン閾値Ｖｔｈ３２に達した時点で終了する。 The period T6 ends when the voltage Vg32 of the clamp element 32 decreases and reaches the ON threshold value Vth32.

期間Ｔ７になると、図８に示すように、クランプ素子３２がオフに転じる。主スイッチング素子１６はオフを継続し、整流ダイオード２４もオフを継続し、出力電流Ｉｏは平滑コンデンサ２６から負荷２８に向けて供給される。 In the period T7, as shown in FIG. 8, the clamp element 32 is turned off. The main switching element 16 continues to be turned off, the rectifier diode 24 also remains turned off, and the output current Io is supplied from the smoothing capacitor 26 toward the load 28.

この期間Ｔ７に移行すると、期間Ｔ６で説明した四つの共振電流の経路のうち、オン状態のクランプ素子３２を通っていた２つの経路に代わって、一次巻線１４ａ及び巻線容量から、並列コンデンサ４２、第２ダイオード４８、第１ダイオード４６、第３ダイオード５０に至る経路が発生する。従って、第１及び第２クランプコンデンサ３４及び駆動コンデンサ５２は、第１、第２及び第３ダイオード４８，４６，５０によってほぼ短絡され、電圧Ｖ３４，Ｖ３６，Ｖｇ３２がほぼゼロボルトに保持される。 When the period T7 starts, instead of the two paths that have passed through the clamp element 32 in the ON state among the four resonance current paths described in the period T6, the parallel capacitor is changed from the primary winding 14a and the winding capacitance. 42, a path to the second diode 48, the first diode 46, and the third diode 50 is generated. Accordingly, the first and second clamp capacitors 34 and the drive capacitor 52 are substantially short-circuited by the first, second and third diodes 48, 46 and 50, and the voltages V34, V36 and Vg32 are held at substantially zero volts.

自由共振の周波数は、互いに並列の関係にある容量Ｃ２０，Ｃ２２，Ｃ４２の合成容量と、トランス１４のインダクタンスとで定まる共振周波数によってほぼ決定される。ここで、期間Ｔ７における合成容量Ｃ（Ｔ７）は、式（８）のように表わされる。

The frequency of free resonance is substantially determined by the resonance frequency determined by the combined capacitance of the capacitors C20, C22, and C42 in parallel with each other and the inductance of the transformer 14. Here, the combined capacity C (T7) in the period T7 is expressed as in Expression (8).

このように、合成容量Ｃ（Ｔ７）は期間Ｔ６の合成容量Ｃ（Ｔ６）よりも十分に小さいので、共振周波数が非常に高くなり、図２に示すように、期間Ｔ７の電圧Ｖｄ１６の低下のカーブは、期間Ｔ６の低下のカーブに比べて非常に急峻になる。 In this way, since the composite capacitor C (T7) is sufficiently smaller than the composite capacitor C (T6) in the period T6, the resonance frequency becomes very high, and the voltage Vd16 in the period T7 decreases as shown in FIG. The curve becomes very steep compared to the curve of decrease in period T6.

期間Ｔ７は、インバータ動作制御回路１８の制御により、主スイッチング素子１６のゲート・ソース間の電圧Ｖｇ１６がハイレベルに転じた時点で終了する。オンタイミング制御部１８ｂは、補助巻線１４ｃのドットと逆向きの電圧Ｖ１４ｃが（−Ｖｋ）まで低下したことを検出すると、電圧Ｖｄ１６がゼロボルト付近まで低下した、と判断し、駆動回路１８ｃが主スイッチング素子１６のゲート・ソース間の電圧Ｖｇ１６をハイレベルに反転させ、主スイッチング１６をオンさせる。従って、電圧Ｖｄ１６がゼロボルト付近まで低下したタイミングで主スイッチング素子１６がオンするので、スイッチング損失を小さく抑えることができる。 The period T7 ends when the gate-source voltage Vg16 of the main switching element 16 changes to a high level under the control of the inverter operation control circuit 18. When the on-timing control unit 18b detects that the voltage V14c opposite to the dot of the auxiliary winding 14c has decreased to (−Vk), the on-timing control unit 18b determines that the voltage Vd16 has decreased to near zero volts, and the drive circuit 18c The gate-source voltage Vg16 of the switching element 16 is inverted to a high level, and the main switching 16 is turned on. Accordingly, since the main switching element 16 is turned on at the timing when the voltage Vd16 decreases to near zero volts, the switching loss can be kept small.

スイッチング電源装置１０は、上記の期間Ｔ１〜Ｔ７の動作を繰り返し、入力直流電源１２から入力された入力電圧Ｖｉを直流の出力電圧Ｖｏに変換し、負荷２８に安定供給する。 The switching power supply device 10 repeats the operations in the above-described periods T1 to T7, converts the input voltage Vi input from the input DC power supply 12 into a DC output voltage Vo, and stably supplies it to the load 28.

以上説明したように、スイッチング電源装置１０は、ローサイドの位置にある主スイッチング素子１６とハイサイドの位置にあるクランプ素子３２を、コンパクトかつ安価に構成したクランプ動作制御回路４４により、同時にオンする不具合が生じない理想的なアクティブクランプ動作を行うことができる。また、クランプ動作制御回路４４は、トランス１４の一次巻線１４ａの主スイッチング素子１６側の一端の電圧変化に応じてクランプ素子３２をオン・オフさせるよう構成されているので、インバータ動作制御回路１８は、主スイッチング素子１６のオン・オフのみを制御できればよい。従って、インバータ動作制御回路１８を、上述した特許文献１，２のスイッチング電源回路におけるオン／オフ制御回路や発振回路に比べ、非常にシンプルに構成することができ、例えば、アクティブクランプ制御用の特別な機能を具備しない汎用制御ＩＣを使用することも可能である。 As described above, the switching power supply 10 has the disadvantage that the main switching element 16 at the low-side position and the clamp element 32 at the high-side position are simultaneously turned on by the clamp operation control circuit 44 configured in a compact and inexpensive manner. It is possible to perform an ideal active clamp operation in which no occurrence occurs. Further, the clamp operation control circuit 44 is configured to turn on / off the clamp element 32 in accordance with a voltage change at one end of the primary winding 14a of the transformer 14 on the main switching element 16 side. Need only be able to control on / off of the main switching element 16. Therefore, the inverter operation control circuit 18 can be configured very simply as compared with the on / off control circuit and the oscillation circuit in the switching power supply circuit of Patent Documents 1 and 2 described above. It is also possible to use a general-purpose control IC that does not have such a function.

さらに、インバータ動作制御回路１８は、主スイッチング素子１６の電圧Ｖｄ１６が一定以下に低下したタイミングで主スイッチング素子１６をオンに転じさせる制御、すなわちゼロボルトスイッチングに近い制御を行うので、上記の理想的なアクティブクランプ動作を実現しつつ、容易に主スイッチング素子のスイッチング損失を小さく抑えることができる。しかも、このインバータ動作制御回路１８として、アクティブクランプ制御用の特別な機能を具備しない通常の擬似共振フライバック用の制御ＩＣを使用することも可能である。 Further, the inverter operation control circuit 18 performs control to turn on the main switching element 16 at the timing when the voltage Vd16 of the main switching element 16 falls below a certain level, that is, control close to zero volt switching. The switching loss of the main switching element can be easily reduced while realizing the active clamp operation. In addition, a normal quasi-resonant flyback control IC that does not have a special function for active clamp control can be used as the inverter operation control circuit 18.

また、半導体の寄生容量やコイル部品の巻線容量等は、部品個々の個体差や環境温度の変動の影響により、比較的大きくばらつくことが想定される。従って、従来のスイッチング電源装置の場合、主スイッチング素子のドレイン・ソース間電圧の自由共振（図２における電圧Ｖｄ１６波形の期間Ｔ５〜Ｔ７に相当）の共振周波数及び振幅が安定せず、主スイッチング素子のスイッチング損失を小さくできないケースがあり得る。しかし、スイッチング電源装置１０は、上記のアクティブクランプ動作が行われる範囲で、調整コンデンサ２０をトランス１４の巻線容量よりも十分大きな容量に設定し、調整コンデンサ２２を主スイッチング素子１６のドレイン・ソース間の寄生容量よりも十分大きな容量に設定し、第１及び第２クランプコンデンサ３４，３６を寄生コンデンサである並列コンデンサ４２及び駆動コンデンサ５２よりも十分大きな容量に設定すれば、上記の寄生容量等のばらつきを容易に吸収し、電圧Ｖｄ１６の自由共振の共振周波数や振幅を安定にすることができる。 In addition, it is assumed that the parasitic capacitance of the semiconductor, the winding capacitance of the coil component, and the like vary relatively greatly due to the individual differences of components and the influence of environmental temperature fluctuations. Therefore, in the case of the conventional switching power supply device, the resonance frequency and amplitude of the free resonance of the voltage between the drain and source of the main switching element (corresponding to the period T5 to T7 of the voltage Vd16 waveform in FIG. 2) are not stable. There may be cases where the switching loss of cannot be reduced. However, the switching power supply device 10 sets the adjustment capacitor 20 to a capacity sufficiently larger than the winding capacity of the transformer 14 and sets the adjustment capacitor 22 to the drain / source of the main switching element 16 within the range in which the above active clamp operation is performed. If the first and second clamp capacitors 34 and 36 are set to a sufficiently larger capacity than the parallel capacitor 42 and the drive capacitor 52 which are parasitic capacitors, the above-described parasitic capacitance and the like are set. Can be easily absorbed, and the resonance frequency and amplitude of the free resonance of the voltage Vd16 can be stabilized.

なお、この発明は上記実施形態に限定されるものではない。例えば、スイッチングノイズの発生を防止する目的で、図１に示されていないノイズ対策部品を付加することができる。例えば、上述した本発明の動作を妨げない範囲で、二次巻線１４ｂ又は補助巻線１４ｃと並列に、または、整流ダイオード２４と並列にスナバ用コンデンサを付加してもよい。その場合、スナバ用コンデンサは、トランス１４の巻数比でインピーダンス変換した容量のコンデンサが調整コンデンサ２０と並列に接続された、とみなして取り扱うことができる。 The present invention is not limited to the above embodiment. For example, a noise countermeasure component not shown in FIG. 1 can be added for the purpose of preventing the occurrence of switching noise. For example, a snubber capacitor may be added in parallel with the secondary winding 14b or the auxiliary winding 14c or in parallel with the rectifier diode 24 within a range not impeding the operation of the present invention described above. In that case, the snubber capacitor can be handled by assuming that a capacitor having a capacitance converted by the turn ratio of the transformer 14 is connected in parallel with the adjustment capacitor 20.

また、インバータ動作制御回路は、主スイッチング素子１６のスイッチング周波数を一定に保持する周波数固定型の制御を行うものでもよいし、自励フライバック式のように周波数変動型の制御を行うものであってもよい。また、インバータ制御回路が上記のゼロボルトスイッチングに近い制御を行う場合、主スイッチング素子の両端電圧が一定以下に低下したことを検知する方法は、上記実施形態のスイッチング電源装置１０のように、トランス１４の補助巻線１４ｃの電圧変化をモニタすることによって間接的に検出する方法に限定するものではない。例えば、主スイッチング素子の両端を直接的にモニタすることによって検出する方法や、整流ダイオードの電流がゼロアンペアになったこと（期間Ｔ４が終了したこと）を検知し、その後一定時間が経過したときに電圧Ｖｄ１６が低下しているとみなす方法など、自由に選択することができる。 The inverter operation control circuit may perform fixed frequency control that keeps the switching frequency of the main switching element 16 constant, or perform frequency variation control such as a self-excited flyback type. May be. Further, when the inverter control circuit performs control close to the above-described zero volt switching, a method for detecting that the voltage across the main switching element has dropped below a certain level is the same as the switching power supply 10 of the above embodiment. However, the present invention is not limited to the method of detecting indirectly by monitoring the voltage change of the auxiliary winding 14c. For example, when detecting by directly monitoring both ends of the main switching element, or when detecting that the current of the rectifier diode has become zero ampere (period T4 has ended) and then a certain time has elapsed For example, a method of considering that the voltage Vd16 is lowered can be freely selected.

１０スイッチング電源装置
１４トランス
１４ａ一次巻線
１４ｂ二次巻線
１６主スイッチング素子
１８インバータ動作制御回路
２０，２２調整コンデンサ
２４整流ダイオード
２６平滑コンデンサ
３０インバータ回路
３２クランプ素子
３４第１クランプコンデンサ
３６第２クランプコンデンサ
３８並列ダイオード
４０クランプ回路
４２並列コンデンサ
４４クランプ動作制御回路
４６第１ダイオード
４８第２ダイオード
５０第３ダイオード
Ｖａ，Ｖｋ基準電圧
Ｖｏ１出力電圧信号
DESCRIPTION OF SYMBOLS 10 Switching power supply device 14 Transformer 14a Primary winding 14b Secondary winding 16 Main switching element 18 Inverter operation control circuits 20, 22 Adjustment capacitor 24 Rectifier diode 26 Smoothing capacitor 30 Inverter circuit 32 Clamp element 34 First clamp capacitor 36 Second clamp Capacitor 38 Parallel diode 40 Clamp circuit 42 Parallel capacitor 44 Clamp operation control circuit 46 First diode 48 Second diode 50 Third diode Va, Vk Reference voltage Vo1 Output voltage signal

Claims

入力直流電源と直列接続され自己のオン・オフ動作によって入力電圧を断続する主スイッチング素子と、前記断続電圧が印加される一次巻線及び前記一次巻線に磁気結合した二次巻線を有するトランスと、前記主スイッチング素子のオフ期間中に前記二次巻線に発生する電圧を整流する整流回路と、その整流電圧を平滑して直流の出力電圧を負荷に供給する平滑回路とで構成されたフライバック方式のインバータ回路と、
前記一次巻線の両端に接続されたクランプ素子とクランプコンデンサとの直列回路であって、前記主スイッチング素子のオフ期間中に前記クランプ素子が導通することによって、前記トランスの各巻線に発生する電圧を制限するクランプ回路と、
前記主スイッチング素子のオン時間及びオフ時間を制御するインバータ動作制御回路と、
前記クランプ素子が前記スイッチング素子と相補的にオン・オフするよう制御するクランプ動作制御回路と、を備えたスイッチング電源装置において、
前記インバータ回路は、前記一次巻線の一端が前記入力直流電源のプラス側に接続され、前記主スイッチング素子が前記一次巻線の他端と前記入力直流電源のグランド側との間に接続され、
前記クランプ回路の前記クランプ素子は、前記一次巻線の前記入力直流電源側の一端にドレイン端子が接続されたＮ−ｃｈのＭＯＳ型ＦＥＴであって、そのソース端子からドレイン端子の向きに並列ダイオードと並列コンデンサとが設けられ、前記クランプコンデンサは、前記一次巻線の主スイッチング素子側の一端と前記クランプ素子のソース端子との間に接続された第１及び第２クランプコンデンサの直列回路で構成され、
前記クランプ動作制御回路は、前記第１及び第２クランプコンデンサの中点から前記クランプ素子のゲート端子に向けて順方向に接続された第１ダイオードと、前記第２クランプコンデンサと並列に設けられ前記クランプ素子のソース端子から前記第１及び第２クランプコンデンサの中点に向けて順方向に接続された第２ダイオードと、前記クランプ素子のゲート端子から前記一次巻線の主スイッチング素子側の一端に向けて順方向に接続された第３ダイオードと、前記クランプ素子のゲート・ソース端子間に設けられた駆動コンデンサとで構成され、前記主スイッチング素子のオン・オフによって変化する前記一次巻線の主スイッチング素子側の一端の電圧変化に応じて前記クランプ素子をオン・オフさせることを特徴とするスイッチング電源装置。
A transformer having a main switching element connected in series with an input DC power supply and intermittently switching an input voltage by its own on / off operation, a primary winding to which the intermittent voltage is applied, and a secondary winding magnetically coupled to the primary winding And a rectifier circuit that rectifies the voltage generated in the secondary winding during the off period of the main switching element, and a smoothing circuit that smoothes the rectified voltage and supplies a DC output voltage to the load. A flyback inverter circuit;
A series circuit of a clamp element and a clamp capacitor connected to both ends of the primary winding, and a voltage generated in each winding of the transformer when the clamp element is turned on during an off period of the main switching element. Clamping circuit to limit,
An inverter operation control circuit for controlling an on time and an off time of the main switching element;
In a switching power supply device comprising: a clamp operation control circuit that controls the clamp element to be turned on and off complementarily with the switching element;
In the inverter circuit, one end of the primary winding is connected to the positive side of the input DC power source, and the main switching element is connected between the other end of the primary winding and the ground side of the input DC power source,
The clamp element of the clamp circuit is an N-ch MOS type FET having a drain terminal connected to one end of the primary winding on the input DC power supply side, and a parallel diode in the direction from the source terminal to the drain terminal. And a parallel capacitor, and the clamp capacitor is constituted by a series circuit of first and second clamp capacitors connected between one end of the primary winding on the main switching element side and the source terminal of the clamp element. And
The clamp operation control circuit is provided in parallel with the second diode and the first diode connected in the forward direction from the middle point of the first and second clamp capacitors toward the gate terminal of the clamp element. A second diode connected in a forward direction from a source terminal of the clamp element toward a middle point of the first and second clamp capacitors; and a gate terminal of the clamp element to one end of the primary winding on the main switching element side A primary diode of the primary winding that is configured by a third diode connected in a forward direction toward the forward direction and a drive capacitor provided between a gate and a source terminal of the clamp element, and that changes depending on on / off of the main switching element. Switching characterized in that the clamp element is turned on / off according to a voltage change at one end on the switching element side. Source apparatus.

前記クランプ回路の前記並列ダイオードは、前記クランプ素子であるＭＯＳ型ＦＥＴのドレイン・ソース間の寄生ダイオードに並列接続された個別ダイオード素子である請求項１記載のスイッチング電源装置。 2. The switching power supply device according to claim 1, wherein the parallel diode of the clamp circuit is an individual diode element connected in parallel to a parasitic diode between a drain and a source of a MOS FET that is the clamp element.

前記インバータ動作制御回路は、前記主スイッチング素子の両端電圧が所定電圧以下に低下したときにオンに転じるよう前記主スイッチング素子のオン・オフを制御する請求項１又は２記載のスイッチング電源装置。 3. The switching power supply device according to claim 1, wherein the inverter operation control circuit controls on / off of the main switching element so as to turn on when a voltage between both ends of the main switching element drops below a predetermined voltage.

前記クランプ回路の前記並列コンデンサは、前記クランプ素子であるＭＯＳ型ＦＥＴのドレイン・ソース間の寄生コンデンサ及び並列接続された個別コンデンサ素子である請求項３記載のスイッチング電源装置。 4. The switching power supply device according to claim 3, wherein the parallel capacitor of the clamp circuit is a parasitic capacitor between a drain and a source of a MOS FET that is the clamp element and an individual capacitor element connected in parallel.

前記クランプ動作制御回路の前記駆動コンデンサは、前記クランプ素子であるＭＯＳ型ＦＥＴのゲート・ソース間の寄生コンデンサ及び並列接続された個別コンデンサ素子である請求項３記載のスイッチング電源装置。 4. The switching power supply device according to claim 3, wherein the drive capacitor of the clamp operation control circuit is a parasitic capacitor between a gate and a source of a MOS FET that is the clamp element and an individual capacitor element connected in parallel.

前記トランスが有する何れかの巻線と並列に、又は前記主スイッチング素子と並列に、前記主スイッチング素子の両端電圧の変化を調整する調整コンデンサが接続されている請求項３記載のスイッチング電源装置。
4. The switching power supply device according to claim 3, wherein an adjustment capacitor that adjusts a change in voltage across the main switching element is connected in parallel with any of the windings of the transformer or in parallel with the main switching element.