JP2011244016A - モジュールの製造方法 - Google Patents

モジュールの製造方法 Download PDF

Info

Publication number
JP2011244016A
JP2011244016A JP2011193233A JP2011193233A JP2011244016A JP 2011244016 A JP2011244016 A JP 2011244016A JP 2011193233 A JP2011193233 A JP 2011193233A JP 2011193233 A JP2011193233 A JP 2011193233A JP 2011244016 A JP2011244016 A JP 2011244016A
Authority
JP
Japan
Prior art keywords
wiring board
functional element
manufacturing
sealing resin
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011193233A
Other languages
English (en)
Inventor
Shoji Ito
彰二 伊藤
Yusuke Nakatani
祐介 中谷
Makoto Takami
良 高見
Tadanori Ominato
忠則 大湊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2011193233A priority Critical patent/JP2011244016A/ja
Publication of JP2011244016A publication Critical patent/JP2011244016A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13123—Magnesium [Mg] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/082—Suction, e.g. for holding solder balls or components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体素子のサイズによらずに気泡の混入確率が低減されたモジュールの製造方法の提供を目的とする。
【解決手段】本発明のモジュールの製造方法は、絶縁層の一の面に導体のパターンが形成された配線板と、導体上にバンプを介してフェイスダウンで実装された機能素子とを備え、配線板の機能素子が実装された位置の、機能素子の投影面よりも小さく、かつ、バンプが導体に接合された部位よりも内側の領域に、絶縁層の厚さ方向に沿って開口部が形成されており、機能素子及び配線板間の隙間と、開口部とが封止樹脂によって封止されているモジュールの製造方法であって、配線板の導体上に、バンプを介して機能素子を実装する実装工程と；機能素子及び配線板間の隙間と、開口部とを、封止樹脂によって封止する樹脂封止工程と；を有することを特徴とする。
【選択図】図３

Description

本発明は、モジュールの製造方法に関し、特に、配線板に機能素子をフェイスダウンで実装し、機能素子と配線板との隙間を封止樹脂で封止したモジュールの製造方法に関する。
本願は、２００７年１０月０３日に、日本国に出願された特願２００７−２５９４６７号に基づき優先権を主張し、その内容をここに援用する。
近年、電子機器システムは、軽量化、薄型化、短小化、小型化、低消費電力化、多機能化、及び高信頼性化の要求がますます高まってきている。さらに、高集積化に伴い、レントの法則にしたがって、超多端子、かつ狭ピッチの半導体素子などの機能素子が出現してきている。
他方、これらの機能素子を実装する工程では、この超高速、超発熱、多端子かつ狭ピッチの機能素子をいかに高密度に実装し、高信頼性を保障するかという問題に直面し、その実装形態は複雑化及び多様化してきている。
特に、電子機器の高機能化の進展に伴い、使用される部品に関しても高機能化に対応できることが求められている。プリント配線板などの配線板や、その上に搭載される半導体素子などの機能素子に関しても、このことは例外ではない。
この要求に対して、配線板に求められる技術は、回路の高密度化である。その代表的な手段としては、回路のファインピッチ化が挙げられる。特に、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）用ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）基板では、すでに３５μｍピッチといった狭ピッチの回路が実用化されている。
また、上述のように、半導体素子に求められる技術としては、多ピン化が挙げられる。この多ピン化に伴い、電極のピッチも狭ピッチ化が求められている。
半導体素子をプリント配線板に実装する技術として、プリント配線板上に半導体素子をフェイスアップで搭載し、金ワイヤーによって両者の電極を接続するワイヤーボンディングがある。しかしながら、狭ピッチの電極同士の接続では、ワイヤーの撚れによってワイヤー同士が接触し、ショートが生じるといった問題がある。また、半導体素子の外周よりも外側で、ワイヤーによりプリント配線板と半導体素子とが電気的に接続されることから、接続には所定のスペースが必要となり、高密度の実装には向いていない。
半導体素子をプリント配線板に実装する他の技術としては、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）法（フィルムキャリア法とも呼ばれる）がある。この方法は、自動化に適しており、量産に向くが、ＴＡＢチップの供給体制に問題がある。そのため、限られたチップしか入手できない。
そこで、上記問題を解決する手段として、半導体素子をフェイスダウンでプリント配線板と接続する、フリップチップボンディングが実用化されている。この方法は、プリント配線板の回路と半導体素子の電極とを直接、電気的に接続することから、ショートが生じ難く、ワイヤーボンディングに比べて狭ピッチ化に対応しやすい。また、接合点は半導体素子の外周よりも内側であるため、省スペースでプリント配線板に実装できる。そのため、高密度実装に向いている技術である。特に、ＣＯＦやＴＡＢのプリント配線板と半導体素子との接合には、主にこの方法が用いられている。
フリップチップボンディングの手法としては、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ、異方性導電フィルム）によって接続する方法、半導体素子とプリント配線板との電極を、はんだによって接続する方法、半導体素子とプリント配線板との電極を、導電性ペーストで接続する方法、半導体素子の金バンプとプリント配線板上のすずメッキ層とを、熱圧着で接合する方法、半導体素子の金バンプとプリント配線板上の金メッキ層とを、熱圧着、もしくは超音波印加によって接合する方法、などが挙げられる。
ＡＣＦは、電気的な接続と、半導体素子及びプリント配線板間の樹脂封止とが同時に実施できる。しかし、上述したその他の手法の場合、上記電極同士を接合した後に、封止樹脂で半導体素子とプリント配線板との隙間を充填する必要がある。図１は、フリップチップボンディング後の樹脂封止の方法（プリント配線板の表面視図）を示す図であり、図２は、この方法で得られるモジュール１００を模式的に示した断面図である。この樹脂封止の方法は、図１に示すように、半導体素子１０５の一側面１０５ａ側に封止樹脂１０７を塗布し、プリント配線板１０３の回路の間隙に生じる毛細管現象によって、半導体素子１０５の下に封止樹脂１０７を流入させ、図２に示すようにプリント配線板１０３と半導体素子１０１との間、及びバンプ１０４の周囲に封止樹脂１０７を充填する方法である（非特許文献１参照）。
ＣＯＦ実装の高密度化における材料・工法の問題点とその対策 尾崎史郎ら共著 技術情報協会 ２００３年、第三章第１節 ｐ．１４３−ｐ．１４９
しかしながら、上述した方法で半導体素子１０５とプリント配線板１０３との隙間を樹脂封止１０７で封止する際に、しばしば封止樹脂１０７に気泡が混入することがある。この気泡が、半導体素子１０５の電極とプリント配線板１０３の電極との間に配される場合、この気泡によって、導通抵抗が上昇し、導通不良が生じてしまう虞がある。さらに、この気泡からクラックが発生し、電極間の剥離が生じる虞がある。また、半導体素子１０５、プリント配線板１０３、及び封止樹脂１０７の熱膨張係数の差によって、この気泡から次第に剥離が進行し、電極の剥離が生じる虞がある。
気泡が混入することなく封止樹脂１０７を充填するためには、プリント配線１０３板上における半導体素子１０５の投影面積は、できる限り小さいことが好ましい。その理由は、半導体素子１０５が小さいほど、封止領域も小さくて済むために、気泡が混入する確率を低減できるという点と、半導体素子１０５の脇に封止樹脂１０７を塗布して流入させるに当たって、塗布した場所から流入させる必要のある場所までの距離が小さくて済むという点とにある。
しかしながら、特に高機能化が要求されるような半導体素子においては、電極数を多くする必要から、半導体素子を小型化することが難しく、上述のような課題を克服する必要がある。
本発明は、上述の背景技術に鑑みてなされたものであり、半導体素子のサイズによらずに気泡の混入確率が低減されたモジュールの製造方法の提供を目的とする。
本発明は、上記課題を解決して係る目的を達成するために以下の手段を採用した。
（１）本発明に係るモジュールの製造方法は、絶縁層の一の面に導体のパターンが形成された配線板と、前記導体上にバンプを介してフェイスダウンで実装された機能素子とを備え、前記配線板の前記機能素子が実装された位置の、前記機能素子の投影面よりも小さく、かつ、前記バンプが前記導体に接合された部位よりも内側の領域に、前記絶縁層の厚さ方向に沿って開口部が形成されており、前記機能素子及び前記配線板間の隙間と、前記開口部とが封止樹脂によって封止されているモジュールの製造方法であって、前記配線板の前記導体上に、前記バンプを介して前記機能素子を実装する実装工程と；前記機能素子及び前記配線板間の隙間と、前記開口部とを、前記封止樹脂によって封止する樹脂封止工程と；を有する。
上記（１）に記載のモジュールの製造方法によれば、開口部が形成されているため、機能素子と配線板とが重なる領域が小さくなり、気泡が混入する確率を低減させることが可能である。仮に気泡が封止樹脂中に混入した場合でも、この気泡は開口部から除去できる。したがって、歩止りの向上が図れ、封止樹脂中に気泡の存在し難いモジュールを簡便に得ることができる。また、気泡の有無を開口部から確認しながら封止樹脂による封止ができるため、作業性の向上が図れる。
（２）前記樹脂封止工程で、前記開口部から前記絶縁層の他面側に突出し、かつ、前記絶縁層の他面側に、前記開口部よりも広い領域まで拡がった部位を形成するように、前記封止樹脂を注入するのが好ましい。
上記（２）の場合、部位を形成することにより、外的衝撃に対する耐性の向上を図った、モジュールを作製できる。
（３）前記樹脂封止工程で、前記機能素子の、少なくとも一組の対向する両脇から封止樹脂を注入するのが好ましい。
上記（３）の場合、両脇から注入された封止樹脂が機能素子の下で出会う位置で気泡が封入される虞があるが、開口部から、この気泡を取り除くことができる。
（４）前記樹脂封止工程で、前記開口部から封止樹脂を注入するのが好ましい。
上記（４）の場合、開口部から機能素子の四辺に向かって封止樹脂が流れるため、気泡が混入した場合であっても、この気泡を半導体素子の四辺で排出することができる。また、開口部に封止樹脂を配置できるため、封止樹脂を適切な位置に配置する時の位置決めが容易となる。
（５）前記樹脂封止工程で、前記絶縁層の他の面側を前記絶縁層の一の面側よりも陰圧として、前記封止樹脂を注入するのが好ましい。
上記（５）の場合、機能素子の少なくとも一組の対向する両脇から開口部に封止樹脂が流入し、封止樹脂が機能素子及び配線板間の隙間と、開口部とに充填されるのを助長することができる。そのため、製造時間の短縮化を図ることができる。
（６）前記樹脂封止工程で、前記絶縁層の一の面側を前記絶縁層の他の面側よりも陰圧として、前記封止樹脂を注入するのが好ましい。
上記（６）の場合、封止樹脂が開口部から機能素子の四辺に流入し、機能素子及び配線板間の隙間と、開口部とが封止樹脂で充填されるのを助長することができる。そのため、製造時間の短縮化を図ることができる。
（７）前記樹脂封止工程は、前記配線板を、前記配線板の他の面側がステージ側になるように、吸引孔が複数設けられた吸着ステージに載置する載置工程と；前記吸引孔から吸引することで前記配線板を前記吸着ステージ上に固定する固定工程と；吸引された状態で、前記機能素子の少なくとも一組の対向する両脇に前記封止樹脂を塗布し、前記機能素子及び前記配線板間の隙間と、前記開口部とを前記封止樹脂で充填する充填工程と；を有するのが好ましい。
上記（７）の場合、吸引することで、簡便に前記絶縁層の他の面側を前記絶縁層の一の面側よりも陰圧とすることができる。また、効果的に気泡を取り除くことができる。
（８）前記ステージの、前記開口部に対向する位置に、凹部が設けられているのが好ましい。
上記（８）の場合、封止樹脂を充填する際に、この封止樹脂がステージに付着することを防止できる。
（９）前記樹脂封止工程は、前記配線板を、前記機能素子がステージ側になるように、吸引孔が複数設けられた吸着ステージに載置する載置工程と；前記吸引孔から吸引することで前記配線板を前記吸着ステージ上に固定する固定工程と； 吸引された状態で前記開口部から封止樹脂を塗布し、前記機能素子及び前記配線板間の隙間と、前記開口部とを前記封止樹脂で充填する充填工程と；を有するのが好ましい。
上記（９）の場合、吸引することで、簡便に絶縁層の一の面側を絶縁層の他の面側よりも陰圧とすることができる。また、効果的に気泡を取り除くことができる。
（１０）前記ステージの、前記機能素子に対抗する位置に、凹部が設けられているのが好ましい。
上記（１０）の場合、機能素子を凹部内に収納することができ、配線板とステージとの密着性を高めることができる。
本発明によれば、用いる機能素子のサイズによらず、気泡の混入する確率が低減されたモジュール等が得られる。
図１は、従来のフリップチップボンディング後の、一般的な樹脂封止方法を示す図である。 図２は、プリント配線板へ半導体素子を実装して得られた従来のモジュールを模式的に示す断面図である。 図３は、本発明の第１実施形態に係るモジュールを模式的に示した断面図である。 図４は、本発明の第２実施形態に係るモジュールを模式的に示した断面図である。 図５は、本発明の一実施形態に係る配線板を模式的に示した断面図である。 図６Ａは、本発明のモジュールの製造方法（第一の製造方法）の工程を示す図である。 図６Ｂは、本発明のモジュールの製造方法（第一の製造方法）の工程を示す図である。 図６Ｃは、本発明のモジュールの製造方法（第一の製造方法）の工程を示す図である。 図７Ａは、本発明のモジュールの製造方法（第一の製造方法）の工程を示す図である。 図７Ｂは、本発明のモジュールの製造方法（第一の製造方法）の工程を示す図である。 図８Ａは、本発明のモジュールの製造方法（第一の製造方法）の工程を示す図である。 図８Ｂは、本発明のモジュールの製造方法（第一の製造方法）の工程を示す図である。 図８Ｃは、本発明のモジュールの製造方法（第一の製造方法）の工程を示す図である。 図９は、本発明のモジュールの製造方法（第一の製造方法）の工程を示す図である。 図１０Ａは、本発明のモジュールの製造方法（第二の製造方法）の工程を示す図である。 図１０Ｂは、本発明のモジュールの製造方法（第二の製造方法）の工程を示す図である。 図１０Ｃは、本発明のモジュールの製造方法（第二の製造方法）の工程を示す図である。 図１０Ｄは、本発明のモジュールの製造方法（第二の製造方法）の工程を示す図である。 図１１Ａは、比較例１のモジュールの製造方法を示す図である。 図１１Ｂは、比較例１のモジュールの製造方法を示す図である。 図１１Ｃは、比較例１のモジュールの製造方法を示す図である。 図１２Ａは、比較例２のモジュールの製造方法を示す図である。 図１２Ｂは、比較例２のモジュールの製造方法を示す図である。 図１２Ｃは、比較例２のモジュールの製造方法を示す図である。
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。
［モジュール］
＜第１実施形態＞
図３は、本発明の第１実施形態に係るモジュール１０Ａ（１０）を模式的に示した断面図である。同モジュール１０は、絶縁層１の一の面１ａに導体２がパターン形成された配線板３と、導体２上にバンプ４を介してフェイスダウンで実装された機能素子５とから概略構成されている。配線板３の機能素子５が実装される位置の、機能素子５の投影面よりも小さく、かつ、電極４が導体２に接合される部位よりも内側の領域に、開口部６が形成されている。また、機能素子５及び配線板３間の隙間と、開口部６とは、封止樹脂７によって封止されている。
絶縁層１は、例えば、ポリイミド等の樹脂や、ＳｉＯ２、ＢＣＢ、Ａｌ２Ｏ３、結晶化ガラス等からなる。電気的特性及び機械的特性の信頼性が高くなるという利点からはガラスエポキシが好ましい。ローコストとなる利点からは紙フェノールの片面配線板が好ましい。さらに、高耐熱性からは、ＢＴレジンが好ましい。高速素子実装には、ＰＰＥやポリイミドが特に好ましい。
導体２としては、例えば、Ｃｕ、Ａｌ、Ａｕ、及びＮｉや、これらの合金など様々な材料が適用できる。
配線板３としては、様々な配線板を適用することができる。その例としては、プリント配線板、有機配線板、リジッド配線板、紙基材銅張積層板、ガラス基材銅張積層板、耐熱熱可塑性配線板、コンポジット銅張積層板、フレキシブル基板、ポリエステル銅張フィルム、ガラス布・エポキシ銅張積層板、ポリイミド銅張フィルム、無機配線板、セラミック配線板、アルミナ系配線板、高熱伝導系配線板、低誘電率系配線板、低温焼結配線板、金属配線板、金属ベース配線板、メタルコア配線板、ホーロー配線板、複合配線板、抵抗・コンデンサ内臓配線板、樹脂／セラミック配線板、樹脂／シリコン配線板、ガラス基板、シリコン基板、ダイヤモンド基板、紙フェノール基板、紙エポキシ基板、ガラスコンポジット基板、ガラスエポキシ基板、テフロン（登録商標）基板、アルミナ基板、コンポジット基板、有機材料と無機材料との複合基板等が挙げられる。また、その構造は、片面基板、両面基板、２層基板、多層基板、ビルドアップ基板などでもよい。
機能素子５としては、様々な機能素子を適用することができる。その例としては、半導体素子、集積回路、抵抗器、コンデンサ等の電子部品、半導体集積回路素子、電子機能素子、光機能素子、量子化機能素子、トンネル効果や光のメモリ効果などを利用する電子素子や光素子、分子集合体や人工超格子の量子効果あるいは生体分子構造を利用するスイッチング、記憶、増幅、変換などの回路素子、及び物質検出素子等が挙げられる。また、その構造は、ベアチップ、シングルチップパッケージ、マルチチップパッケージなどでもよい。
機能素子５と導体２とを電気的に接続するバンプ４としては、様々なものが適用できる。その例としては、金バンプや、はんだバンプ等が挙げられ、これらはＡｇ、Ｎｉ、Ｃｕなどを材質とするピラーを含んでいてもよい。また、材料は、硬ろう、軟ろうであってもよく、その例として、Ｍｇろう、Ａｌろう、Ｃｕ−Ｐろう、Ａｕろう、Ｃｕ−Ｃｕ−Ｚｎろう、Ｐｄろう、Ｎｉろう、Ａｇ−Ｍｎろう、Ｓｎ−Ｐｂ、Ｓｎ−Ｚｎ、Ｓｎ−Ａｇ、Ｓｎ−Ｓｂ、Ｃｄ−Ｚｎ、Ｐｂ−Ａｇ、Ｃｄ−Ａｇ、Ｚｎ−Ａｌ、Ｓｎ−Ｂｉ等が挙げられる。
導体２の表面には、例えば、すずや金等によるメッキが施されていてもよい。この場合、メッキと、機能素子５の電極に配されたバンプ４とが接合される。このメッキは、バンプ４とのぬれ性等に応じて、適宜選択して用いることができる。
樹脂封止７としては、様々なものが適用できる。例えば、クレゾール、ノボラック系、ビスフェノールＡ型系、及び脂環型系などのエポキシ樹脂等が挙げられる。封止樹脂７には、さらに、硬化剤、 触媒（硬化促進剤）、カップリング材、離型材、難燃助剤、着色剤、低応力添加剤、密着性付与剤、可塑性付与剤、シリカなどのフィラー（充填剤）などが含まれていてもよい。
本発明のモジュール１０には、絶縁層１の機能素子５が実装される位置の、機能素子５の投影面よりも小さく、かつ、電極が導体２に接合される部位よりも内側の領域に、開口部６が形成されている。そのため、配線板３と機能素子５とが重なる領域が小さくなり、封止樹脂７に気泡が混入する確率を低減させることができる。ゆえに、気泡による導通抵抗の上昇や、配線板３と機能素子５との剥離の生じ難いモジュール１０を提供できる。また、気泡の混入の有無を、開口部６から目視で簡便に確認できる。そのため、保管中や輸送前後のモジュール１０、または使用中のモジュール１０において、封止樹脂７中の気泡の有無を容易に把握することができる。仮に封止樹脂７中に気泡が混入し、気泡の膨張、及び封止樹脂７の膨張が生じた場合でも、開口部６により、この膨張による応力を緩和することができる。
なお、絶縁層１（例えば、フィルム状の絶縁体（ベースフィルム）等）の一の面１ａに接着層を形成し、さらにその上に導体２を形成した構造とし、バンプ４が接合される領域以外は絶縁体により被覆されて保護されるような配線板３であっても、本発明は適用できる。
また、導体２が、機能素子５の下のかなり内側まで伸びている場合には、導体２も貫通する開口部が形成されていることが望ましい。一方、機能素子５の下の外側で止まっている場合には、導体２は貫通しなくてもよい。
＜第２実施形態＞
図４は、本発明の第２実施形態に係るモジュール１０Ｂ（１０）を模式的に示した断面図である。本実施形態のモジュール１０Ｂが第１実施形態のモジュール１０Ａと異なる点は、封止樹脂７が、開口部６から絶縁層１の他面１ｂ側に突出し、かつ、開口部６よりも広い領域まで広がった部位７ａを有する点である。
このように封止樹脂７が部位７ａを有していることで、モジュール１０Ｂに外的衝撃が加わった際には、その衝撃がこの部位７ａにより緩和される。そのため、外的衝撃に対する耐性が向上する。ゆえに、本実施形態のモジュール１０Ｂを用いれば、外的衝撃による損傷が生じ難い電子機器等を提供できる。
図５は、本発明の配線板３を模式的に示した断面図である。本発明の配線板３は、絶縁層１の一の面１ａに導体２のパターンが形成され、フェイスダウンで機能素子５が実装される。また、機能素子５の投影面よりも小さく、かつ、機能素子５が導体２と電気的に接合される部位よりも内側の領域に、絶縁層１の厚さ方向に沿って開口部６が配されている。
絶縁層１、導体２、及び開口部６は、上述したモジュール１０と同様である。
本発明の配線板３によれば、機能素子５が実装される位置の、機能素子５の投影面よりも小さく、かつ、バンプ４が接合される部位よりも内側の領域に、開口部６が絶縁層１に形成されている。そのため、本発明の配線板３に機能素子５を実装し、封止樹脂７で機能素子５及び配線板３間の隙間と、開口部６とを封止する時に、仮に気泡が封止樹脂７中に混入しても、この気泡は開口部６から除去できる。したがって、本発明の配線板３を用いれば、機能素子５と配線板３との間の封止樹脂７中に、気泡の存在し難いモジュールを簡便に得ることができる。また、開口部６から気泡の有無を確認しながら封止樹脂７の封止ができるため、歩止りの向上が図れる。
［モジュールの製造方法］
本発明のモジュールの製造方法について、その工程を説明する。
図６Ａ，６Ｂ，６Ｃ、図７Ａ，７Ｂ、図８Ａ，８Ｂ，８Ｃ、及び図９は、本発明のモジュールの製造方法（第一の製造方法）を模式的に示す工程図である。図６Ａと図７Ａは上面図、図６Ｂと図７Ｂは、それぞれ図６Ａ，７ＡにおけるＬ−Ｌ断面図である。
まず、図６Ａに示すように、絶縁層１の一の面１ａに導体２がパターン形成された配線板３と、機能素子５とを準備する。
配線板３は、導体２を、例えばメッキ法、印刷法、フォトリソグラフィー法等、従来公知の方法を用いて、絶縁層１の一の面１ａに形成することで得られる。必要に応じて、導体２の表面にメッキ処理を行なう。配線板３の、機能素子５が実装されるエリア外は、ソルダーレジスト８によって導体２を保護してもよい。本実施形態では、ソルダーレジスト８を配した場合について記載する。配線板３（絶縁層１）には、機能素子５が実装される位置の、機能素子５の投影面よりも小さく、かつ、バンプが導体２に接合される部位よりも内側の領域に、開口部６を形成する。図６Ｃに、配線板３上に機能素子５を投影した場合の、機能素子５の投影面５ａの位置を破線で示す。
一方、機能素子５の電極には、バンプを形成する。
図６Ｂに示すように、配線板３の断面構造は、下から順に、絶縁層１、導体２、ソルダーレジスト８の多層構造となっている。
次に、図７Ａ及び図７Ｂに示すように、機能素子５と配線板３（導体２）とが、バンプ４を介して電気的に接続されるように、配線板３上に、機能素子５を実装する。
機能素子５のバンプ４と導体２との電気的な接続は、例えばバンプ４として金バンプ４を用い、導体２の表面をすずメッキした場合、金とすずとが共晶し、両者が接合することで得られる。接合方法については、導体２の表面の処理を金メッキとし、金バンプ４と導体２の金メッキとを熱圧着、もしくは、超音波を印加して接合してもよい。また、金はんだによる接合、Ｃ４技術（Ｃｏｎｔｒｏｌｌｅｄ Ｃｏｌｌａｐｓｅ Ｃｈｉｐ Ｃｏｎｎｅｃｔｉｏｎ）による接合でもよい。
次に、図８Ａに示すように、機能素子５が実装された配線板３を、吸引用の孔（吸引孔）２２が複数設けられたステージ２１に載置する。ステージ２１は、配線板３の開口部６周辺を凹ませた凹部２１ａを有する。この凹部２１ａは、その後の封止樹脂の塗布によって、封止樹脂がステージ２１に付着することを防止する。
機能素子５が実装された配線板３をステージ２１に載置する際、絶縁層１の他の面１ｂと、ステージ２１の凹部２１ａが形成された面２１ｂとが接するようにする。
その後、図８Ａに矢印で示す方向に、吸引孔２２から雰囲気ガスを吸引することで、機能素子５が実装された配線板３を、ステージ２１上に固定する。このように吸引することで、機能素子５が実装された絶縁層１の一の面１ａに対して、絶縁層１の他の面１ｂ側、及びステージ２１の凹部２１ａが陰圧となり、雰囲気ガスの流れは、機能素子５側からステージ２１の凹部２１ａ側に向かうことになる。
次に、図８Ｂに示すように、機能素子５の配線板３と対向する辺５ａ，５ｂの両脇に、封止樹脂７を塗布する。すると、封止樹脂７は、図８Ｂに示す矢印の方向の気流に従って、機能素子５の下に侵入する。しばらくこの状態で放置することで、図８Ｃに示すように、機能素子５及び配線板３間の隙間９と、開口部６と、バンプ４の周辺とを、封止樹脂７で充填することができる。
用いる封止樹脂７の粘度としては、例えば、常温での粘度が０．５Ｐａ・ｓ以上、３．０Ｐａ・ｓ以下である。
次に、図９に示すように、ステージ２１の吸引を解除し、ステージ２１から機能素子５が実装された配線板３を取り除くことで、本発明のモジュール１０が得られる。
本発明のモジュールの第一の製造方法によれば、配線板３（絶縁層１）に開口部６が形成されているため、機能素子５と配線板３とが重なる領域が小さくなり、気泡が混入する確率を低減できる。仮に気泡が封止樹脂７中に混入しても、この気泡は開口部６から除去できる。したがって、歩止りの向上が図れ、封止樹脂７中に気泡の存在し難いモジュール１０を簡便に作製できる。また、気泡の有無を開口部６から確認しながら封止樹脂７による封止ができるため、作業性の向上が図れる。
また、封止樹脂７を機能素子５の脇から注入することで、封止樹脂７が機能素子５の下で出会う際に気泡が封入される虞があるが、本発明のモジュールの製造方法によれば、開口部６から、この気泡を取り除くことができる。
さらに吸引した状態で封止樹脂７を充填することで、簡便に絶縁層１の他の面１ｂ側を絶縁層１の一の面１ａ側よりも陰圧とすることができ、封止樹脂７が機能素子５の両辺５ａ，５ｂから開口部６に流入し、機能素子５及び配線板３間の隙間９と、開口部６とが封止樹脂７で充填されるのを助長することができる。ゆえに、封止樹脂７の充填に要する時間の短縮化を図ることができる。特に、吸引することで封止樹脂７を広範囲に効率よく流入させることができる。そのため、機能素子５が大型となった場合においても、本発明の製造方法を適用することで、容易に封止樹脂７中に気泡が混入し難いモジュールを作製することができる。また、真空状態で吸入をし、脱気すれば、より効果的に気泡の除去を行なうことができる。
図１０Ａ〜１０Ｄは、本発明のモジュールの製造方法の他の一例（第二の製造方法）を模式的に示す断面工程図である。
配線板３上に機能素子５を実装する工程は、上述した第一の製造方法と同様であり、図６Ａ，６Ｂ，６Ｃ及び図７Ａ，７Ｂに記載されている工程と同様であるため省略する。
まず、図１０Ａに示すように、機能素子５が実装された配線板３を第一の製造方法からは表裏反転し、機能素子５がステージ２１側になるように、吸引孔２２が複数設けられたステージ２１に載置する。ステージ２１は、少なくとも機能素子５と対向する部位を凹ませた凹部２１ａを有する。この凹部２１ａは、機能素子５を凹部２１ａ内に収納することができ、配線板３とステージ２１との密着性を高めることができる。
その後、図１０Ａに矢印で示す方向に、吸引孔２２から雰囲気ガスを吸引することにより、機能素子５が実装された配線板３をステージ２１上に固定する。このように吸引することで、絶縁層１の他の面１ｂ側、及び開口部６に対して、絶縁層１の一の面１ａ側、及びステージ２１の凹部２１ａが陰圧となり、雰囲気ガスの流れは、配線板３の開口部６からステージ２１の凹部２１ａ側に向かうことになる。
次に、図１０Ｂに示すように、配線板３の開口部６に封止樹脂７を塗布する。
すると、封止樹脂７は、図中の矢印に示す方向の気流に従って機能素子５と導体２との間に侵入する。しばらくこの状態で放置することで、図１０Ｃに示すように、機能素子５及び配線板３間の隙間と、開口部６と、バンプ４の周辺とを、封止樹脂７で充填することができる。
用いる封止樹脂の粘度としては、例えば、常温での粘度が０．５Ｐａ・ｓ以上、７．０Ｐａ・ｓ以下である。
次に、図１０Ｄに示すように、ステージ２１の吸引を解除し、ステージ２１から機能素子５が実装された配線板３を取り除くことで、本発明のモジュール１０が得られる。
本発明のモジュールの第二の製造方法によれば、開口部６に封止樹脂７を配置できるため、機能素子５の脇に封止樹脂７を置く第一の製造方法に比べ、封止樹脂７を適切な位置に配置する際の位置決めが容易である。また、封止樹脂７を機能素子５よりも鉛直方向で上側に配置して充填するため、気泡が上方向に移動する。そのため、気泡は、バンプ４と導体２との電気的な接続部分から離れた部位に移動し、開口部６から容易に除去できる。したがって、歩止りの向上が図れ、封止樹脂７中に気泡の存在し難いモジュール１０を簡便に作製できる。また、気泡の有無を開口部６から確認しながら封止樹脂７による封止ができるため、作業性の向上が図れる。
また、吸引した状態で封止樹脂７を充填することで、簡便に絶縁層１の一の面１ａ側を絶縁層１の他の面１ｂ側よりも陰圧とすることができる。そのため、封止樹脂７が開口部６から機能素子５の両辺５ａ，５ｂに流入し、機能素子５及び配線板３間の隙間９と、開口部６とが封止樹脂７で充填されるのを助長することができる。ゆえに、封止樹脂７の充填に要する時間の短縮化を図ることができる。
特に、本実施形態の第二の製造方法では、第一の製造方法と比較し、封止樹脂７の塗布時間を低減させることができる。第一の製造方法では、封止樹脂７が機能素子５と導体２との間に侵入した後に、機能素子５上を拡がり、開口部６までの隙間が充填される。そのめ、開口部６までの範囲を充填するのに必要な量の封止樹脂が移動するまで、時間を要する。これに対し、第二の製造方法では、封止樹脂７は、機能素子５上を拡がった後、機能素子５と導体２との間に侵入していく。そのため、第一の製造方法よりも、封止樹脂７の充填時間を短縮させることができる。
また、吸引することで封止樹脂７を広範囲に簡便に流入させることができる。そのため、機能素子５が大型となった場合においても、本発明の製造方法を適用することで、容易に封止樹脂７中に気泡が混入し難いモジュールを作製することができる。また、真空状態で吸入をし、脱気すれば、より効果的に気泡の除去を行なうことができる。
上述した第一の製造方法、及び第二の製造方法において、樹脂封止工程で、開口部６から絶縁層１の他面１ｂ側に突出し、かつ、絶縁層１の他面１ｂ側に、開口部６よりも広い領域まで拡がった部位７ａを形成するように、封止樹脂７を注入するのが好ましい。部位７ａは、封止樹脂７を充填する時間や、雰囲気ガスを吸引する強さ等を調節することで、簡便に形成することができる。部位７ａを形成することにより、外的衝撃に対する耐性の向上を図った、第２実施形態のモジュール１０Ｂを作製できる。
封止樹脂７を、機能素子５及び配線板３間の隙間と、開口部６とに充填して封止する方法は、上述した方法以外に、様々なものが適用できる。例えば、毛細管現象などを利用して注入する方法や、封止樹脂７を直接埋め込む方法だけでなく、例えば、キャスティング法、コーティング法、ディッピング法、ポッティング法、流動侵漬法等によって封止してもよい。開口部６が設けられていることで、より効果的に気泡の除去が行なる。
［実施例１］
図３に示す本発明のモジュールを作製した。
まず、４０μｍ厚のポリイミドを絶縁層とし、厚さ１８μｍの導体をパターン形成して回路としたプリント配線板を作製した。次に、絶縁層の機能素子が実装される位置に、１４．５ｍｍ×１４．５ｍｍの開口部を形成した。その後、開口部が形成された配線板上に、高さ１５μｍの金バンプが電極に形成された、外形１５ｍｍ×１５ｍｍの半導体素子を実装した。次いで、半導体素子が実装された配線板を、図６Ａに示すように、吸引孔が複数設けられたステージに載置し、図８Ａに矢印で示す方向に吸引孔から吸引することで、配線板をステージ上に固定した。次に、図８Ｂに示すように、配線板上、及び半導体素子の配線板と対向する辺の両脇に、常温での粘度が１．５Ｐａ・ｓの封止樹脂を塗布した。すると、封止樹脂は、図８Ｂに示す矢印の方向の気流に従って、機能素子の下に侵入し、しばらくこの状態で放置することで、図８Ｃに示すように、機能素子と配線板との間、開口部、及び金バンプの周辺が封止樹脂で充填され、図３に示す実施例のモジュールが得られた。
上記実施例のモジュールを５サンプル作製し、目視によりそれぞれの封止樹脂中における気泡の混入を確認した。その結果、５サンプルとも、封止樹脂内に気泡の混入は観察されなかった。
［比較例１］
図１１Ａ〜１１Ｃに示す方法で、比較例１のモジュール１１０を作製した。
まず、図１１Ａに示すように、４０μｍ厚のポリイミドを絶縁層１１１とし、厚さ１８μｍの導体１１２をパターン形成して回路としたプリント配線板１１３を作製した。次に、このプリント配線板１１３上に、高さ１５μｍの金バンプ１１４が電極に形成された、外形１５ｍｍ×１５ｍｍの半導体素子１１５を実装した。次いで、図１１Ｂに示すように、半導体素子１１５の１辺１１５ａの脇に、粘度１．５Ｐａ・ｓの封止樹脂１１７を塗布した。
すると、図１１Ｃに示すように、プリント配線板１１３の導体１１２間の毛細管現象により、直近のバンプ１１４ａ周辺を封止樹脂１１７により封止することには成功したが、対向するもう片方の１辺１１５ｂ側までは、封止樹脂１１７が到達しなかった。
［比較例２］
図１２Ａ〜１２Ｃに示す方法で、比較例２のモジュール１２０を作製した。
まず、図１２Ａに示すように、比較例１と同様に、プリント配線板１２３上に、半導体素子１２５を実装した。１２１次いで、図１２Ｂに示すように、半導体素子１２５の対向する両辺１２５ａ，１２５ｂの脇に、粘度１．５Ｐａ・ｓの封止樹脂１２７を塗布した。
すると、図１２Ｃに示すように、導体１２２間の毛細管現象により、両辺直近のバンプ１２４周辺を、封止樹脂１２７により封止することに成功した。しかしながら、半導体素子１２５とプリント配線板１２３との間の隙間１２９が残り、封止樹脂１２７に空気が封入される形となり、半導体素子１２５の下方に気泡が混入する結果となった。
これらの結果から、本発明によれば、機能素子が１５ｍｍ×１５ｍｍと大型であっても、封止樹脂中に気泡が混入することなく、機能素子と配線板との間、開口部、及びバンプ周辺を封止できることが確認された。
本発明によれば、大型の機能素子を搭載した場合であっても、気泡の混入確率が低減されたモジュールが得られる。
１ 絶縁層
２ 導体
３ 配線板
４ バンプ
５ 機能素子
６ 開口部
７ 封止樹脂
８ ソルダーレジスト
１０（１０Ａ，１０Ｂ） モジュール
２１ ステージ
２２ 吸引孔

Claims (10)

  1. 絶縁層の一の面に導体のパターンが形成された配線板と、前記導体上にバンプを介してフェイスダウンで実装された機能素子とを備え、前記配線板の前記機能素子が実装された位置の、前記機能素子の投影面よりも小さく、かつ、前記バンプが前記導体に接合された部位よりも内側の領域に、前記絶縁層の厚さ方向に沿って開口部が形成されており、前記機能素子及び前記配線板間の隙間と、前記開口部とが封止樹脂によって封止されているモジュールの製造方法であって、
    前記配線板の前記導体上に、前記バンプを介して前記機能素子を実装する実装工程と；
    前記機能素子及び前記配線板間の隙間と、前記開口部とを、前記封止樹脂によって封止する樹脂封止工程と；
    を有することを特徴とするモジュールの製造方法。
  2. 請求項１に記載のモジュールの製造方法であって、
    前記樹脂封止工程で、前記開口部から前記絶縁層の他面側に突出し、かつ、前記絶縁層の他面側に、前記開口部よりも広い領域まで拡がった部位を形成するように、前記封止樹脂を注入することを特徴とするモジュールの製造方法。
  3. 請求項１に記載のモジュールの製造方法であって、
    前記樹脂封止工程で、前記機能素子の、少なくとも一組の対向する両脇から封止樹脂を注入することを特徴とするモジュールの製造方法。
  4. 請求項１に記載のモジュールの製造方法であって、
    前記樹脂封止工程で、前記開口部から封止樹脂を注入することを特徴とするモジュールの製造方法。
  5. 請求項３に記載のモジュールの製造方法であって、前記樹脂封止工程で、前記絶縁層の他の面側を前記絶縁層の一の面側よりも陰圧として、前記封止樹脂を注入することを特徴とするモジュールの製造方法。
  6. 請求項４に記載のモジュールの製造方法であって、前記樹脂封止工程で、前記絶縁層の一の面側を前記絶縁層の他の面側よりも陰圧として、前記封止樹脂を注入することを特徴とするモジュールの製造方法。
  7. 請求項５に記載のモジュールの製造方法であって、
    前記樹脂封止工程は、
    前記配線板を、前記配線板の他の面側がステージ側になるように、吸引孔が複数設けられた吸着ステージに載置する載置工程と；
    前記吸引孔から吸引することで前記配線板を前記吸着ステージ上に固定する固定工程と；
    吸引された状態で、前記機能素子の少なくとも一組の対向する両脇に前記封止樹脂を塗布し、前記機能素子及び前記配線板間の隙間と、前記開口部とを前記封止樹脂で充填する充填工程と；
    を有することを特徴とするモジュールの製造方法。
  8. 請求項７に記載のモジュールの製造方法であって、前記ステージの、前記開口部に対向する位置に、凹部が設けられていることを特徴とするモジュールの製造方法。
  9. 請求項６に記載のモジュールの製造方法であって、
    前記樹脂封止工程は、
    前記配線板を、前記機能素子がステージ側になるように、吸引孔が複数設けられた吸着ステージに載置する載置工程と；
    前記吸引孔から吸引することで前記配線板を前記吸着ステージ上に固定する固定工程と；
    吸引された状態で前記開口部から封止樹脂を塗布し、前記機能素子及び前記配線板間の隙間と、前記開口部とを前記封止樹脂で充填する充填工程と；
    を有することを特徴とするモジュールの製造方法。
  10. 請求項９に記載のモジュールの製造方法であって、前記ステージの、前記機能素子に対抗する位置に、凹部が設けられていることを特徴とするモジュールの製造方法。
JP2011193233A 2007-10-03 2011-09-05 モジュールの製造方法 Pending JP2011244016A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011193233A JP2011244016A (ja) 2007-10-03 2011-09-05 モジュールの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007259467 2007-10-03
JP2007259467 2007-10-03
JP2011193233A JP2011244016A (ja) 2007-10-03 2011-09-05 モジュールの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009508033A Division JPWO2009044863A1 (ja) 2007-10-03 2008-10-03 モジュール、配線板、及びモジュールの製造方法

Publications (1)

Publication Number Publication Date
JP2011244016A true JP2011244016A (ja) 2011-12-01

Family

ID=40526285

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009508033A Pending JPWO2009044863A1 (ja) 2007-10-03 2008-10-03 モジュール、配線板、及びモジュールの製造方法
JP2011193233A Pending JP2011244016A (ja) 2007-10-03 2011-09-05 モジュールの製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009508033A Pending JPWO2009044863A1 (ja) 2007-10-03 2008-10-03 モジュール、配線板、及びモジュールの製造方法

Country Status (6)

Country Link
US (1) US20100212939A1 (ja)
JP (2) JPWO2009044863A1 (ja)
KR (1) KR101194713B1 (ja)
CN (1) CN101828254B (ja)
TW (1) TW200930190A (ja)
WO (1) WO2009044863A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015005371A1 (ja) * 2013-07-09 2015-01-15 株式会社ダイセル 銀ナノ粒子を用いた半導体装置及びその製造方法
JP2018518304A (ja) * 2015-06-25 2018-07-12 ザ ジレット カンパニー リミテッド ライアビリティ カンパニーＴｈｅ Ｇｉｌｌｅｔｔｅ Ｃｏｍｐａｎｙ Ｌｌｃ パーソナルケア製品の組立方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9717149B2 (en) * 2011-11-03 2017-07-25 Ceramtec Gmbh Circuit board made of AIN with copper structures
CN103391691B (zh) * 2012-05-10 2016-08-10 深南电路有限公司 电路板及其制造方法
EP3109016B1 (en) * 2015-06-25 2018-03-07 The Gillette Company LLC Heating element for a shaving razor
US10652956B2 (en) 2016-06-22 2020-05-12 The Gillette Company Llc Personal consumer product with thermal control circuitry and methods thereof
KR102555408B1 (ko) * 2016-06-30 2023-07-13 엘지디스플레이 주식회사 비표시 영역으로 연장하는 신호 배선들을 포함하는 디스플레이 장치
EP3351358B1 (en) 2017-01-20 2019-11-20 The Gillette Company LLC Heating delivery element for a shaving razor
TWI653919B (zh) 2017-08-10 2019-03-11 晶巧股份有限公司 高散熱等線距堆疊晶片封裝結構和方法
USD874061S1 (en) 2018-03-30 2020-01-28 The Gillette Company Llc Shaving razor cartridge
CN111819044B (zh) 2018-03-30 2022-09-16 吉列有限责任公司 具有枢转部分的剃刀柄部
WO2019191163A1 (en) 2018-03-30 2019-10-03 The Gillette Company Llc Razor handle with a pivoting portion
EP3546156B1 (en) 2018-03-30 2021-03-10 The Gillette Company LLC Razor handle with a pivoting portion
US11607820B2 (en) 2018-03-30 2023-03-21 The Gillette Company Llc Razor handle with movable members
CA3091275A1 (en) 2018-03-30 2019-10-03 The Gillette Company Llc Razor handle with a pivoting portion
EP3774223A1 (en) 2018-03-30 2021-02-17 The Gillette Company LLC Shaving razor cartridge
WO2019191231A1 (en) 2018-03-30 2019-10-03 The Gillette Company Llc Razor handle with a pivoting portion
JP2021516136A (ja) 2018-03-30 2021-07-01 ザ ジレット カンパニー リミテッド ライアビリティ カンパニーＴｈｅ Ｇｉｌｌｅｔｔｅ Ｃｏｍｐａｎｙ Ｌｌｃ 可動部材を有するかみそりハンドル
BR112020020132A2 (pt) 2018-03-30 2021-01-05 The Gillette Company Llc Empunhadura de aparelho de barbear ou depilar com membros móveis
CN115938408A (zh) * 2021-08-26 2023-04-07 株式会社东芝 盘装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130794A (ja) * 1993-11-02 1995-05-19 Nippon Retsuku Kk 半導体の製造方法
JPH0831983A (ja) * 1994-07-18 1996-02-02 Sony Corp 部品実装装置及び部品実装方法
JP2001319939A (ja) * 2000-05-09 2001-11-16 Sony Corp 半導体チップの実装方法
JP2004104087A (ja) * 2002-07-18 2004-04-02 Murata Mfg Co Ltd 電子デバイスの製造方法
JP2007048858A (ja) * 2005-08-09 2007-02-22 Shindo Denshi Kogyo Kk 半導体装置、および半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5311059A (en) * 1992-01-24 1994-05-10 Motorola, Inc. Backplane grounding for flip-chip integrated circuit
US5474958A (en) * 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
KR100194130B1 (ko) * 1994-03-30 1999-06-15 니시무로 타이죠 반도체 패키지
US5697148A (en) * 1995-08-22 1997-12-16 Motorola, Inc. Flip underfill injection technique
DE19729073A1 (de) * 1997-07-08 1999-01-14 Bosch Gmbh Robert Verfahren zur Herstellung einer Klebeverbindung zwischen einem elektronischen Bauelement und einem Trägersubstrat
US6490166B1 (en) * 1999-06-11 2002-12-03 Intel Corporation Integrated circuit package having a substrate vent hole
US6963142B2 (en) * 2001-10-26 2005-11-08 Micron Technology, Inc. Flip chip integrated package mount support
JP2004273541A (ja) * 2003-03-05 2004-09-30 Seiko Epson Corp 樹脂塗布装置、アンダーフィル材の充填方法、半導体チップの実装方法、半導体実装基板および電子機器
TW200504895A (en) * 2003-06-04 2005-02-01 Renesas Tech Corp Semiconductor device
JP2004363289A (ja) * 2003-06-04 2004-12-24 Renesas Technology Corp 半導体装置の製造方法
JP2006019452A (ja) 2004-06-30 2006-01-19 Olympus Corp 電子部品固定構造および電子部品製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130794A (ja) * 1993-11-02 1995-05-19 Nippon Retsuku Kk 半導体の製造方法
JPH0831983A (ja) * 1994-07-18 1996-02-02 Sony Corp 部品実装装置及び部品実装方法
JP2001319939A (ja) * 2000-05-09 2001-11-16 Sony Corp 半導体チップの実装方法
JP2004104087A (ja) * 2002-07-18 2004-04-02 Murata Mfg Co Ltd 電子デバイスの製造方法
JP2007048858A (ja) * 2005-08-09 2007-02-22 Shindo Denshi Kogyo Kk 半導体装置、および半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015005371A1 (ja) * 2013-07-09 2015-01-15 株式会社ダイセル 銀ナノ粒子を用いた半導体装置及びその製造方法
JP2018518304A (ja) * 2015-06-25 2018-07-12 ザ ジレット カンパニー リミテッド ライアビリティ カンパニーＴｈｅ Ｇｉｌｌｅｔｔｅ Ｃｏｍｐａｎｙ Ｌｌｃ パーソナルケア製品の組立方法

Also Published As

Publication number Publication date
KR20100057606A (ko) 2010-05-31
US20100212939A1 (en) 2010-08-26
TW200930190A (en) 2009-07-01
JPWO2009044863A1 (ja) 2011-02-10
CN101828254B (zh) 2012-06-06
WO2009044863A1 (ja) 2009-04-09
KR101194713B1 (ko) 2012-10-25
CN101828254A (zh) 2010-09-08

Similar Documents

Publication Publication Date Title
KR101194713B1 (ko) 모듈, 배선판 및 모듈의 제조 방법
JP4145730B2 (ja) 半導体内蔵モジュール
US7488897B2 (en) Hybrid multilayer substrate and method for manufacturing the same
US9226382B2 (en) Printed wiring board
JP4592751B2 (ja) プリント配線基板の製造方法
US8110754B2 (en) Multi-layer wiring board and method of manufacturing the same
JP4073945B1 (ja) 多層配線基板の製造方法
US20090310323A1 (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
KR20110045098A (ko) 전자 부품 내장 배선판 및 그의 제조 방법
US6335076B1 (en) Multi-layer wiring board and method for manufacturing the same
TWI461118B (zh) 具有電子零件之配線基板及其製造方法
JP5604876B2 (ja) 電子装置及びその製造方法
US20120176751A1 (en) Electronic component module and manufacturing method therefor
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
US10485098B2 (en) Electronic component device
JP2009016377A (ja) 多層配線板及び多層配線板製造方法
US11019725B2 (en) Wiring substrate
JP2007165680A (ja) 積層用配線基板、多層配線基板およびそれらの製造方法、ならびに半導体装置
JP2002204045A (ja) 配線基板の製造方法
US8026448B2 (en) Multilayer wiring board and method of manufacturing the same
CN108305864B (zh) 端子
JP2004327743A (ja) 半田バンプ付き配線基板およびその製造方法
US9673063B2 (en) Terminations
JP5095456B2 (ja) 部品内蔵配線基板の製造方法
KR20120085208A (ko) 전자부품 실장용 배선기판의 제조방법, 전자부품 실장용 배선기판, 및 전자부품을 가진 배선기판의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140128