JP2011238774A - 圧電素子の製造方法 - Google Patents

Abstract

【課題】特殊な材料からなる基板及び電極を用いることなく、ＰＺＴ圧電薄膜層の結晶配向の制御を適切に行うことが可能な圧電素子の製造方法を提供する。
【解決手段】シリコン基板１０１上に、酸化膜１０４を形成する工程と、酸化膜１０４上に、チタンと白金を順次積層して下部電極層１３０を形成する工程と、下部電極層１３０の表面に、上記白金からなるヒロック１３５を形成する工程と、下部電極層１３０上に、ヒロック１３５を成長核として、（１００）面配向のチタン酸鉛からなるシード層１４０を形成する工程と、シード層１４０上に、（００１）面又は（１００）面配向のチタン酸ジルコン酸鉛からなる圧電薄膜層１５０を形成する工程と、圧電薄膜層１５０上に、上部電極層１６０を形成する工程と、を有して構成した。
【選択図】図１

Description

本発明は、圧電素子の製造方法に関し、特に、圧電素子を構成する圧電薄膜層の結晶配向を制御する技術に関する。

チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３、以下ＰＺＴという）は、強誘電性を有するためＦｅＲＡＭの材料として利用されている。また、ＰＺＴは、圧電性をも有するため圧電素子（例えば、ＭＥＭＳセンサーや、光走査装置等のアクチュエータ）を構成する圧電薄膜層の材料としても利用されている（以下ＰＺＴからなる圧電薄膜層をＰＺＴ圧電薄膜層という）。

一般的に、圧電素子は、シリコン等の基板上に、下部電極層、ＰＺＴ圧電薄膜層及び上部電極層を順次積層して構成されるものである。ＰＺＴ圧電薄膜層は、その結晶の電気分極を利用して圧電機能を発揮するので、基板上に成膜する時にその結晶の配向を適切に制御することにより、その圧電性能を高めることができる。理論的には、ＰＺＴ圧電薄膜層を（００１）面又は（１００）面配向させると、圧電素子の圧電性能を最高にすることができることが知られている。ところで、シリコン基板等の表面を熱酸化した基板に白金（Ｐｔ）の下部電極層を成膜し、その上に直接ＰＺＴ圧電薄膜層を形成した場合、ＰＺＴ圧電薄膜層の結晶は（１１１）面配向されてしまうことが知られている。このため、近年、ＰＺＴ圧電薄膜層が（００１）面又は（１００）面配向するように、ＰＺＴ圧電薄膜層の結晶の配向を制御可能な様々な、圧電素子の製造方法が提案されている。

この種の圧電素子の製造方法としては、例えば、特許文献１等に記載されたものがある。特許文献１に記載された圧電素子の製造方法は、（１００）面が表面にでるように切り出した酸化マグネシウム（ＭｇＯ）からなる特殊な単結晶の基板上に、（１００）面配向した白金からなる下部電極層を形成し、この下部電極層上に、その表面に対して垂直方向に（００１）面を優先配向したＰＺＴ圧電薄膜層を形成する構成である。また、別の製造方法としては、ＳｒＲｕＯ_３、ＩｒＯ_２、ＲｕＯ_２、ＬａＮｉＯ_３、ＬａＳｒＣｏＯ_３等の特殊な酸化物を下部電極層として使用し、ＰＺＴ圧電薄膜層の結晶配向を制御する構成のものもある。

特開平１０−２０９５１７号公報

しかしながら、上述の特許文献１等に記載されるような従来の圧電素子の製造方法は、圧電素子を形成する基板として、酸化マグネシウムからなる特殊な単結晶基板を用いる構成である。この酸化マグネシウムからなる単結晶基板は、通常圧電素子を形成する基板として使用されるシリコン基板と比較して高価なものであるため、圧電素子の製造コストが高くなっていた。また、上述したＳｒＲｕＯ_３等の特殊な酸化物を下部電極層として使用する場合、通常電極として一般的に使用される白金を成膜する場合と比較すると、プロセスが複雑になるため、圧電素子の製造コストが高くなっていた。

本発明は上記問題点に着目してなされたもので、特殊な材料からなる基板及び電極を用いることなく、ＰＺＴ圧電薄膜層の結晶配向の制御を適切に行うことが可能な圧電素子の製造方法を提供することを目的とする。

上記目的を達成するために、本発明による圧電素子の製造方法は、シリコン基板上に、酸化膜を形成する工程と、上記酸化膜上に、チタンと白金を順次積層して下部電極層を形成する工程と、上記下部電極層の表面に、上記白金からなるヒロックを形成する工程と、上記下部電極層上に、上記ヒロックを成長核として、（１００）面配向のチタン酸鉛からなるシード層を形成する工程と、上記シード層上に、（００１）面又は（１００）面配向のチタン酸ジルコン酸鉛からなる圧電薄膜層を形成する工程と、上記圧電薄膜層上に、上部電極層を形成する工程と、を有して構成することを特徴とする。

このような構成により、シリコン基板上に酸化膜を形成し、該酸化膜上にチタンと白金からなる下部電極層を形成し、上記白金からなるヒロックを形成し、該下部電極層上にヒロックを成長核として、（１００）面配向のチタン酸鉛からなるシード層を形成し、該シード層上に（００１）面又は（１００）面配向のチタン酸ジルコン酸鉛からなる圧電薄膜層を形成し、該圧電薄膜層上に上部電極層を形成する。

本発明の圧電素子の製造方法によれば、シリコン基板上に、酸化膜と、チタン及び白金からなる下部電極層と、シード層とを介して、（００１）面又は（１００）面配向のチタン酸ジルコン酸鉛からなる圧電薄膜層を形成することができる。したがって、酸化マグネシウム等の特殊な基板や、特殊な酸化物からなる電極層を用いることなく、ＰＺＴ圧電薄膜層の結晶配向の制御を適切に行うことができる。このように、特殊な材料からなる基板や電極を用いないため、製造コストを高めることなく結晶配向が適切に制御されたＰＺＴ圧電薄膜層を有した圧電素子を製造することができる。

本発明に係る圧電素子の製造方法の一実施形態を説明する製造工程図である。 図１に続く製造工程の説明図である。 本実施形態の製造方法により作製されたＰＺＴ圧電薄膜層のＸ線回折パターンを示す図で、（ａ）はシード層の成膜時間が０ｍｉｎの場合、（ｂ）は０．５ｍｉｎの場合、（ｃ）は１ｍｉｎの場合、（ｄ）は１．５ｍｉｎの場合、（ｅ）は２ｍｉｎの場合、（ｆ）は４ｍｉｎの場合、（ｇ）は６ｍｉｎの場合を示す。 本発明の圧電素子の製造方法を適用して作製した光走査装置の一例を示す平面図である。 図４のＸ−Ｙ矢視断面図である。

以下、本発明に係る圧電素子の製造方法の一実施形態を図面に基づいて説明する。
図１は、圧電素子の製造工程（ａ）〜（ｄ）を示すものであり、図２は、図１に続く製造工程（ｅ）〜（ｇ）を示すものである。尚、図１（ａ）は、圧電素子を形成するベースとなる基板の断面図であり、以降図１（ｂ）〜図１（ｄ）及び図２（ｅ）〜図２（ｇ）の図は、図１（ａ）に示す基板上に各工程の成膜物が積層等されている状態を示す。以下の説明において、圧電素子１００とは、後述する下部電極層、シード層、圧電薄膜層及び上部電極層で構成されたものを示す。

本実施形態における圧電素子の製造方法は、シリコン基板を準備する工程（ａ）と、シリコン基板上に、酸化膜を形成する工程（ｂ）と、酸化膜上に、チタンと白金を順次積層して下部電極層を形成する工程（ｃ）と、下部電極層の表面に、上記白金からなるヒロックを形成する工程（ｄ）と、下部電極層上に、ヒロックを成長核として、（１００）面配向のチタン酸鉛からなるシード層を形成する工程（ｅ）と、シード層上に、（００１）面又は（１００）面配向のチタン酸ジルコン酸鉛からなる圧電薄膜層（ＰＺＴ圧電薄膜層）を形成する工程（ｆ）と、圧電薄膜層上に、上部電極層を形成する工程（ｇ）と、を有して構成される。
以下に本実施形態における上記各工程について説明する。

工程（ａ）では、圧電素子を形成する基板として、例えば、ＳＯＩ基板１０１を準備する。ＳＯＩ基板１０１は、酸化膜（ＳｉＯ_２）層１０２をシリコン層１０３で挟んだサンドイッチ構造であり、例えば、厚みは上側シリコン層２０μｍ、ＳｉＯ_２膜１μｍ、下側シリコン層４００μｍ、大きさは２．０×２．０ｃｍ^２である。

工程（ｂ）では、用意したＳＯＩ基板１０１の両面に、熱酸化によってシリコンの酸化膜（ＳｉＯ₂膜）１０４，１０４を形成する。

工程（ｃ）では、例えば、スパッタ法を用いて、３２０℃に加熱したＳＯＩ基板１０１の酸化膜（ＳｉＯ₂膜）１０４上に、チタン層１１０（例えば厚さ２０ｎｍ）と白金層１２０（例えば厚さ２４０ｎｍ）を順次積層して下部電極層１３０を形成する。ここで、酸化膜１０４に対して白金の密着性は不十分であるが、酸化膜１０４と白金層１２０との間に、チタン層１１０を介在させることにより、チタン層１１０内のチタンが、酸化膜１０４及び白金層１２０へ拡散することで良好な密着性を確保することができる。なお、この工程（ｃ）後の下部電極層１３０の表面（すなわち、白金層１２０）は、（１１１）面配向されている。

ここで、上記条件で下部電極層１３０を形成した後、下部電極層１３０の表面をＡＦＭ（原子間顕微鏡）によって観察して表面粗さを計算すると、算術平均粗さ（Ｒａ）は０．７５０ｎｍ、十点平均粗さ（Ｒｚ）は３．６９５ｎｍ、最大山高さ（Ｒｐ）は３．１０７ｎｍ、最大谷深さ（Ｒｖ）は２．５４４ｎｍ、最大高さ（Ｒｙ＝Ｒｐ＋Ｒｖ）は５．６５１ｎｍであった。ここで、上記Ｒａ、Ｒｚ、Ｒｐ、Ｐｖ及びＲｙは、それぞれＪＩＳ Ｂ０６０１：１９９４に基づいて定義される表面粗さのパラメータである。

工程（ｄ）では、下部電極層１３０の表面に、白金からなるヒロック（丘状突起物）１３５を形成する。具体的には、酸素雰囲気中で、酸化膜１０４及び下部電極層１３０が成膜されたＳＯＩ基板１０１を、例えば、後述する工程（ｅ）及び工程（ｆ）で用いる有機金属化学気相蒸着法(Metal Organic Chemical Vapor Deposition)を利用したＭＯＣＶＤ装置の加熱ステージ上で、約７００℃で２０分間熱処理を行う。このように熱処理を行って、下部電極層１３０の表面に従来好ましくないものとして扱われていたヒロック１３５を下部電極層１３０の表面全体に積極的に形成する。ここで、前述したように工程（ｃ）において、下部電極層１３０は（１１１）面配向されているが、本工程（ｄ）によって下部電極層１３０の表面に生成されたヒロックは、（１００）面配向である。このヒロックにより下部電極層１３０の表面を（１００）面配向にすることができる。なお、熱処理はＭＯＣＶＤ装置内で行うものとしたが、他の装置で行ってもよい。また、熱処理の条件は、上述した約７００℃２０分間に限らず、例えば、６５０℃で４０分間、７５０℃で１０分間等でもよく、熱処理温度を低くする場合は熱処理時間を長くし、熱処理温度を高くする場合は熱処理時間を短くすることができる。なお、図１（ｄ）は、熱処理された後の下部電極層１３０の表面の状態を模式的に表した図である。実際は、下部電極層１３０の表面は、図１（ｄ）に示すように平坦ではなく、全体に丘状突起物が形成された状態となっている。

一般的に知られている上記ヒロック１３５の発生原理を以下に概略説明する。上記熱処理により、チタン層１１０内のチタンが白金層１２０内に拡散し、白金層１２０内に拡散したチタンが、酸化チタン（ＴｉＯ₂）になり体積が倍程度になる。その結果、白金層１２０内の白金が酸化チタンによって表面に追いやられ、白金層１２０の表面にヒロック１３５が発生する。

前述した条件（７００℃２０分間）の熱処理によってヒロック１３５が形成された下部電極層１３０の表面をＡＦＭによって観察して表面粗さを計算させると、算術平均粗さ（Ｒａ）は１．０１５ｎｍ、十点平均粗さ（Ｒｚ）は７．８６１ｎｍ、最大山高さ（Ｒｐ）は５．９４０ｎｍ、最大谷深さ（Ｒｖ）は４．０４３ｎｍ、最大高さ（Ｒｙ）は９．９８３ｎｍであった。

工程（ｅ）では、下部電極層１３０上に、ヒロック１３５を成長核として、（１００）面配向のチタン酸鉛（ＰｂＴｉＯ_３）からなるシード層１４０を形成する。具体的には、ＭＯＣＶＤ装置を用いてシード層１４０を形成する。

ここで、ＭＯＣＶＤ装置について、簡単に説明する。薄膜原料を高温中で反応させて基板上に成膜するＣＶＤプロセスのうち、特にその原料に有機金属を用いる方法を有機金属化学気相蒸着法（ＭＯＣＶＤ法）と呼ぶ。このＭＯＣＶＤ法をもちいた成膜装置を一般的にＭＯＣＶＤ装置という。ＭＯＣＶＤ装置は、成膜原料となる金属錯体を原料槽に入れて液体状態になるようにヒーターで加熱し、さらに気化させ、気化した原料ガスを、配管を通じて反応室へと運び、この気化した原料を加熱ステージ上の基板上に蒸着させて成膜を行うものである。また、ＭＯＣＶＤ装置は、反応室へ流量制御された酸素を供給する配管及び各原料槽と反応室との間の配管には流量を制御する流量制御バルブを備えており、この酸素及び各原料の流量を適切に制御することにより所望の成膜を行うことができるように構成されている。

本実施形態におけるＭＯＣＶＤ装置は、Ｐｂ、Ｚｒ、Ｔｉの原料槽（工程（ｅ）においては、Ｚｒは不要である）を備え、原料ガスを反応室へ運ぶキャリアガスとしてはアルゴン（Ａｒ）ガスを用いている。本工程（ｅ）においては、例えば、加熱ステージの温度を約３００〜５００℃とし、Ｐｂ及びＴｉ等の流量を適切に調整してチタン酸鉛の成膜速度を３．５ｎｍ／ｍｉｎに設定する。そして、成膜時間を調整して所定の厚みのシード層１４０を、下部電極層１３０上にヒロックを成長核として（１００）面配向させて形成する。この（１００）面配向されたシード層１４０により、後述するＰＺＴ圧電薄膜層１５０を（００１）面又は（１００）面配向させて成長させることができる。ここで、下部電極層１３０上に、直接ＰＺＴ圧電薄膜層１５０を形成すると、ＰＺＴ圧電薄膜層形成の初期にジルコニウムの酸化物（ＺｒＯ₂）からなる結晶性の低い層が形成されてしまうことが知られている。上記シード層１４０は、ジルコニウムが存在しないため、ＺｒＯ₂の形成を防ぐことができる。このように、ヒロックを成長核として（１００）面配向させたチタン酸鉛からなるシード層１４０は、ＰＺＴ圧電薄膜層１５０の結晶配向を制御することができる共に、結晶性の低い層の形成を防止して、より結晶性の高いＰＺＴ圧電薄膜層１５０の形成を可能にすることができる。なお、ＺｒＯ₂の形成を防止するシード層を形成すること自体は、従来から通常行われていることであるため、本工程（ｅ）により製造工程が、従来の製造工程と比較して複雑になることはない。

工程（ｆ）では、シード層１４０上に、（００１）面又は（１００）面配向のＰＺＴ圧電薄膜層１５０を形成する。具体的には、上記ＭＯＣＶＤ装置を用いて、例えば、加熱温度を約６５０℃とし、Ｐｂ、Ｚｒ及びＴｉ等の流量を適切に調整して、ＰＺＴの成膜速度を６．５ｎｍ／ｍｉｎ、成膜時間を６０ｍｉｎとし、厚さ３９０ｎｍのＰＺＴ圧電薄膜層１５０を形成する。このようにして、（１００）面配向のシード層１４０により、ＰＺＴ圧電薄膜層１５０を（００１）面又は（１００）面配向させて成膜することができる。

工程（ｇ）では、スパッタ法等を用いて、圧電薄膜層１５０上に、例えば白金からなる上部電極層１６０（例えば２４０ｎｍ）を形成する。以上の工程により、下部電極層１３０、シード層１４０、圧電薄膜層１５０及び上部電極層１６０で構成される圧電素子１００を形成する。

このような構成により、本実施形態に係る圧電素子の製造方法は、一般的な材料からなるＳＯＩ基板１０１及び下部電極層１３０を用い、下部電極層１３０の表面に従来好ましくないものとされていた白金からなるヒロック１３５を積極的に形成し、このヒロック１３５を利用して、（００１）面又は（１００）面配向のＰＺＴ圧電薄膜層１５０を形成することができる。したがって、酸化マグネシウム等の特殊な基板や、特殊な酸化物からなる電極層を用いることなく、ＰＺＴ圧電薄膜層の結晶配向の制御を適切に行うことができる。このように、特殊な材料からなる基板や電極層を用いないため、製造コストを高めることなく結晶配向が適切に制御されたＰＺＴ圧電薄膜層を有した圧電素子を製造することができる。

また、本実施形態のように、シード層１４０及びＰＺＴ圧電薄膜層１５０の形成をＭＯＣＶＤ装置で行う場合は、工程（ｄ）〜工程（ｆ）までを一つの装置で行うことができるという利点がある。すなわち、圧電薄膜層１５０を成膜するＭＯＣＶＤ装置は、Ｐｂ、Ｚｒ、Ｔｉの原料槽、各原料等の供給配管及び各流量制御バルブを備えており、シード層１４０の成膜に必要な原料槽、供給配管及び流量制御バルブも含まれているため、シード層１４０及び圧電薄膜層１５０の成膜を一つの装置で行うことができ、さらに、ヒロック１３５の生成も、加熱ステージ上でできる。また、シード層１４０及びＰＺＴ圧電薄膜層１５０の形成をＭＯＣＶＤ装置で行う場合は、前述した流量制御バルブ及び加熱ステージの温度を適切に調整等するだけで、工程（ｄ）〜工程（ｆ）の工程切替えを行うことができるため、工程切替えの作業が容易になるという利点もある。

次に、前述した工程（ｅ）におけるシード層１４０の成膜時間を０〜６ｍｉｎの範囲で調整して、シード層１４０成膜厚さを変化させた場合の、（００１）面又は（１００）面配向のＰＺＴ圧電薄膜層１５０のピーク強度が、どのように変化するかを、図３に基づいて説明する。

図３（ａ）〜図３（ｇ）は、本実施形態の製造方法により作製されたＰＺＴ圧電薄膜層１５０のＸ線回折パターンを示す図で、（ａ）はシード層１４０の成膜時間が０ｍｉｎの場合、（ｂ）は０．５ｍｉｎの場合、（ｃ）は１ｍｉｎの場合、（ｄ）は１．５ｍｉｎの場合、（ｅ）は２ｍｉｎの場合、（ｆ）は４ｍｉｎの場合、（ｇ）は６ｍｉｎの場合である。本実施形態においては、工程（ｅ）で説明したように、シード層１４０（チタン酸鉛）の成膜速度は３．５ｎｍ／ｍｉｎとしているので、シード層１４０の厚みは、（ａ）では０ｎｍ、（ｂ）では１．７５ｎｍ、（ｃ）では３．５ｎｍ、（ｄ）では５．２５ｎｍ、（ｅ）では７ｎｍ、（ｆ）では１４ｎｍ、（ｇ）では２１ｎｍ、である。図３に示すように、（ａ）ではＰＺＴ（００１）又は（１００）面配向のピークは検出されず、膜厚が厚くなると、（ｃ）において、ＰＺＴ（００１）又は（１００）面配向のピーク強度が急激に増し、さらに膜厚が厚くなるにつれて、ＰＺＴ（００１）又は（１００）面配向のピーク強度は低下していることが分かる。このように、ＰＺＴ（００１）又は（１００）面配向のピーク強度は、シード層１４０の膜厚に依存している。したがって、シード層１４０の膜厚を適切に調整することによって、（００１）面又は（１００）面配向のＰＺＴ圧電薄膜層１５０をより適切に形成することが可能となる。例えば、本実施形態においては、シード層１４０は、３．５〜４．０ｎｍ程度の厚みで成膜するとよい。この厚さは、前述したように、ヒロック１３５形成後の下部電極層１３０の表面の十点平均粗さ（Ｒｚ）の値（７．８６１ｎｍ）の半分程度の値である。このように、シード層１４０は、ヒロック１３５形成後の下部電極層１３０の表面の十点平均粗さ（Ｒｚ）の値の略半分の厚みで形成するとよい。

また、上記全ての説明において、基板はＳＯＩ基板を用いた場合で説明したが、ＳＯＩ基板に限らず、シリコンの単結晶基板を用いてもよい。

また、シード層１４０及びＰＺＴ圧電薄膜層１５０は、ＭＯＣＶＤ装置を用いて形成する場合で説明したが、これに限らず、スパッタ法によって行ってもよい。この場合でも、ＰＺＴ圧電薄膜層１５０のターゲットとしてＰｂ、Ｚｒ、Ｔｉを用意しておけば、シード層１４０のターゲットとしても利用可能である。

次に、本発明の圧電素子の製造方法を適用して作製した光走査装置の一例について説明する。図４は、上記光走査装置の平面図である。
図４において、光走査装置１は、光ビームを反射するミラー部２と、このミラー部の周囲に配置した４つの可動支持体３Ａ〜３Ｄと、この４つの可動支持体３Ａ〜３Ｄの周囲を囲む固定枠部４とを備え、可動支持体３Ａ〜３Ｄの内側に、トーションバー５、６を介してミラー部２を回動可能に軸支し、固定枠部４の内側に、トーションバー５、６と軸方向が直交する連結部７Ａ〜７Ｄにより可動支持体３Ａ〜３Ｄを回動可能に軸支する構成である。これらミラー部２、可動支持体３Ａ〜３Ｄ、固定枠部４、トーションバー５、６及び連結部７Ａ〜７Ｄは、半導体基板として、例えば、酸化膜（ＳｉＯ_２）層１２をシリコン層１１で挟んだサンドイッチ構造のＳＯＩ(Silicon-on-insulator)基板（図５に示す）を用いて一体に形成される。

前記ミラー部２は、円形状に形成され、図４のＸ−Ｙ矢視断面図である図５に示すように、ＳＯＩ基板表面に形成した酸化膜（ＳｉＯ_２）１２上に、光ビームを反射するミラー２Ａが積層形成されている。本例では、ミラー２Ａは、後述する圧電部２０の金属薄膜で構成される下部電極層２１と同じ金属薄膜で形成したが、別の金属素材を用いて形成してもよいことは言うまでもない。

前記４つの可動支持体３Ａ〜３Ｄは、前記ミラー部２を回動可能に支持する支持体としての役割を有すると共に、それぞれに前記圧電部２０を備えてミラー部２を駆動する圧電駆動部としても機能するものである。可動支持体３Ａ〜３Ｄは、円形状のミラー部２と同心でそれぞれ円弧状に形成され、図５に示すようにＳＯＩ基板表面の酸化膜１２上に圧電部２０が形成されている。圧電部２０は、前述した本発明の圧電素子の製造方法により製造された圧電素子１００からなり、下部電極層２１、シード層２２、圧電薄膜層２３及び上部電極層２４の積層構造である。すなわち、下部電極層２１は、チタン（Ｔｉ）層２１ａと白金（Ｐｔ）層２１ｂで形成されており、下部電極層２１の表面（すなわち白金層２１ｂの表面）には、ヒロックが生成されている。シード層２２は、上記ヒロックを成長核として形成された（１００）面配向のチタン酸鉛からなるものである。圧電薄膜層２３は、（００１）面又は（１００）面配向のチタン酸ジルコン酸鉛（ＰＺＴ）で形成され、上部電極層２４は、例えば白金（Ｐｔ）で形成されている。

ミラー部２と４つの可動支持体３Ａ〜３Ｄを連結するトーションバー５、６のミラー部側端部は、ミラー部２にその周縁部から中央に向けて切込み８を設けてミラー部２の周縁部より中央部寄りでミラー部２と連結している。こうすることにより、トーションバー５、６の長さを、可動支持体３Ａ〜３Ｄとミラー部２間の距離よりも長くしてトーションバー５、６に柔軟性を持たせると共に、ミラー部２とトーションバー５、６の連結部分に作用する応力を緩和するようにしている。また、トーションバー５、６の可動支持体側端部は、二股状に分割形成し、一方のトーションバー５は、２つの可動支持体３Ａと３Ｂの互いに近接する端部の内側角部に連結し、他方のトーションバー６は、２つの可動支持体３Ｃと３Ｄの互いに近接する端部の内側角部に連結している。

前記固定枠部４は、その内側にミラー部２及び可動支持体３Ａ〜３Ｄと同心の円形状の開口を有し、この開口部分に可動支持体３Ａ〜３Ｄを支持している。固定枠部４の表面は前述した圧電部２０の下部電極層２１で覆われている。

固定枠部４と可動支持体３Ａ〜３Ｄを連結する連結部７Ａ〜７Ｄは、トーションバーの機能を有するように形成され、その可動支持体側は、トーションバー５、６と軸方向が直交するように各可動支持体３Ａ〜３Ｄのトーションバー５、６が連結している前記内側角部と対角位置にある各外側角部にそれぞれ連結している。そして、固定枠部４の例えば４隅には、各可動支持体３Ａ〜３Ｄ上の各圧電部２０に外部回路から駆動信号を供給するため４つの電極端子９Ａ〜９Ｄが形成されている。

本例の光走査装置１では、４つの可動支持体３Ａ〜３Ｄにそれぞれ形成した４つの圧電部２０のうち少なくとも１つに、電極端子９Ａ〜９Ｄを介して上部電極層２４と下部電極層２１に交流駆動信号を印加すると、可動支持体３Ａ〜３Ｄに設けた圧電薄膜層２３が収縮する。印加する交流駆動信号の周波数を、ミラー部２、可動支持体３Ａ〜３Ｄ、トーションバー５、６及び連結部７Ａ〜７Ｄの可動部分におけるトーションバー５、６回りの固有振動数に対応する共振周波数とすると、ミラー部２がトーションバー５、６を軸として揺動する。また、４つの圧電部２０のうち少なくとも１つに、印加する交流駆動信号の周波数を、ミラー部２、可動支持体３Ａ〜３Ｄ、トーションバー５、６及び連結部７Ａ〜７Ｄの可動部分における連結部７Ａ〜７Ｄ回りの固有振動数に対応する共振周波数とすると、連結部７Ａ〜７Ｄを軸として可動支持体３Ａ〜３Ｄとミラー部２が一体となって揺動する。更に、トーションバー５、６回りの固有振動数に対応する共振周波数と連結部７Ａ〜７Ｄ回りの固有振動数に対応する共振周波数の交流駆動信号を、４つの圧電部２０のうち少なくとも２つにそれぞれ同時に印加した場合には、ミラー部２は、トーションバー５、６回りに揺動すると共に、同時に連結部７Ａ〜７Ｄ回りに揺動する。

従って、４つの圧電部２０のうち少なくとも１つに、トーションバー５、６回りの固有振動数に対応する共振周波数の交流駆動信号を印加するか、或いは、連結部７Ａ〜７Ｄ回りの固有振動数に対応する共振周波数の交流駆動信号を印加すると、ミラー部２のミラー２Ａで反射した反射光ビームを一次元的に走査できる。また、前述の各固有振動数にそれぞれ対応した各共振周波数の交流駆動信号を、少なくとも２つの圧電部２０にそれぞれ同時に印加した場合、ミラー部２のミラー２Ａで反射した反射光ビームは、トーションバー５、６回りの揺動モードと連結部７Ａ〜７Ｄ回りの揺動モードが複合したリサージュ走査となり、光ビームを２次元走査できる。

次に、上記光走査装置の製造方法の一例を簡単に説明する。まず、前述した圧電素子の製造方法を適用して作製した図２（ｇ）に示す圧電素子１００の上部電極層１６０上に、レジストを塗布し、露光、現像を行って上部電極層１６０、ＰＺＴ圧電薄膜層１５０及びシード層１４０のエッチング用マスクパターンを形成し、このマスクパターンにより圧電部２０形成部分をマスクしてＲＩＥ（Reactive Ion Etching）により上部電極層、圧電薄膜層及びシード層をエッチングし、マスクパターンを除去する。これにより、電極端子９Ａ〜９Ｄから連結部７Ａ〜７Ｄを経由して可動支持体３Ａ〜３Ｄに亘る圧電部２０形成部分以外の上部電極層１６０、ＰＺＴ圧電薄膜層１５０及びシード層１４０を除去し、電極端子９Ａ〜９Ｄから連結部７Ａ〜７Ｄを経由して可動支持体３Ａ〜３Ｄに亘る圧電部２０を形成する。次に、下部電極層１３０上に、レジストを塗布し、露光、現像を行って下部電極層１３０、ＳＯＩ基板１０１上の酸化膜１０４、シリコン層１０３のエッチング用マスクパターンを形成し、このマスクパターンにより、圧電部２０、トーションバー５，６及びミラー部２の各形成部分をマスクしてＲＩＥにより下部電極層１３０、酸化膜１０４及びシリコン層１０３をエッチングし、マスクパターンを除去する。これにより、下部電極層１３０をミラーとするミラー部２、トーションバー５、６、可動支持体３Ａ〜３Ｄ及び連結部７Ａ〜７Ｄからなる可動部分に相当する部分を形成する。最後に、裏面側の酸化膜１０４に、レジストを塗布し、露光、現像を行って、裏面側の酸化膜１０４及びシリコン層１０３、酸化膜層１０２、のエッチング用マスクパターンを形成し、このマスクパターンにより、固定枠部に相当する部分をマスクしてＲＩＥにより裏面側の酸化膜１０４及びシリコン層１０３、酸化膜層１０２を順次エッチングし、マスクパターンを除去する。これにより、図４に示す本例の光走査装置１が完成する。

１００ 圧電素子
１０１ ＳＯＩ基板（シリコン基板）
１０４ 酸化膜
１１０ チタン層
１２０ 白金層
１３０ 下部電極層
１３５ ヒロック
１４０ シード層
１５０ 圧電薄膜層（ＰＺＴ圧電薄膜層）
１６０ 上部電極層

Claims (5)

1. シリコン基板上に、酸化膜を形成する工程と、
   上記酸化膜上に、チタンと白金を順次積層して下部電極層を形成する工程と、
   上記下部電極層の表面に、上記白金からなるヒロックを形成する工程と、
   上記下部電極層上に、上記ヒロックを成長核として、（１００）面配向のチタン酸鉛からなるシード層を形成する工程と、
   上記シード層上に、（００１）面又は（１００）面配向のチタン酸ジルコン酸鉛からなる圧電薄膜層を形成する工程と、
   上記圧電薄膜層上に、上部電極層を形成する工程と、
   を有して構成することを特徴とする圧電素子の製造方法。
2. 上記ヒロックを形成する工程は、酸素雰囲気中で、上記酸化膜及び下部電極層が形成されたシリコン基板を、熱処理を行って、ヒロックを形成することを特徴とする請求項１に記載の圧電素子の製造方法。
3. 前記熱処理は、約７００℃で約２０分間行うことを特徴とする請求項２に記載の圧電素子の製造方法。
4. 上記シード層は、上記ヒロック形成後の下部電極層の表面の十点平均粗さの値の略半分の厚みで形成することを特徴とする請求項１〜３のいずれか１つに記載の圧電素子の製造方法。
5. 上記シード層及び上記圧電薄膜層は、有機金属化学気相蒸着法を用いて形成することを特徴とする請求項１〜４のいずれか１つに記載の圧電素子の製造方法。