JP2011233782A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2011233782A
JP2011233782A JP2010104316A JP2010104316A JP2011233782A JP 2011233782 A JP2011233782 A JP 2011233782A JP 2010104316 A JP2010104316 A JP 2010104316A JP 2010104316 A JP2010104316 A JP 2010104316A JP 2011233782 A JP2011233782 A JP 2011233782A
Authority
JP
Japan
Prior art keywords
layer
bonding
viscosity
temperature
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010104316A
Other languages
English (en)
Inventor
Atsushi Yoshimura
淳 芳村
Yasuo Tane
泰雄 種
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010104316A priority Critical patent/JP2011233782A/ja
Priority to TW100106917A priority patent/TW201203337A/zh
Priority to US13/051,880 priority patent/US20110267796A1/en
Publication of JP2011233782A publication Critical patent/JP2011233782A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29017—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H01L2224/48249—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

【課題】信頼性を向上させることができる半導体装置および半導体装置の製造方法を提供する。
【解決手段】基材１０３と、接合層１１を介して前記基材に接合された半導体素子１００と、を備えた半導体装置であって、前記接合層は、第１の層１１ａと、前記第１の層の接合温度における粘度よりも低い粘度を有する第２の層１１ｂと、を有し、前記第１の層は、前記第１の層の端部が前記半導体素子の端部よりも内側に入り込んだ部分を有し、前記内側に入り込んだ部分の少なくとも一部が、前記第１の層の周縁から外側に押し出された前記第２の層の一部により充填されたことを特徴とする半導体装置。
【選択図】図１

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
従来、半導体素子（半導体チップ）の一方の面（例えば、裏面（回路パターンが形成された面と対向する面））に接合層を形成し、この接合層を介して半導体素子を基材（例えば、基板、リードフレーム、他の半導体素子など）に接合させる技術が知られている。
ここで、ブレードダイシング法などを用いて半導体素子を個片化する際に、接合層の周縁が欠けるなどして接合層の周縁に凹部が生じる場合がある。この様な凹部は、半導体素子を基材に接合させた後にも残ることになるので、半導体装置の信頼性を低下させる要因となるおそれがある。
特開２００６−５３３３号公報
本発明の実施形態は、信頼性を向上させることができる半導体装置および半導体装置の製造方法を提供する。
実施形態によれば、基材と、接合層を介して前記基材に接合された半導体素子と、を備えた半導体装置であって、前記接合層は、第１の層と、前記第１の層の接合温度における粘度よりも低い粘度を有する第２の層と、を有し、前記第１の層は、前記第１の層の端部が前記半導体素子の端部よりも内側に入り込んだ部分を有し、前記内側に入り込んだ部分の少なくとも一部が、前記第１の層の周縁から外側に押し出された前記第２の層の一部により充填されたことを特徴とする半導体装置が提供される。
また、他の実施形態によれば、基材と、半導体素子と、を接合層を介して接合する工程を有する半導体装置の製造方法であって、前記接合層となる第１の層を形成する工程と、前記接合層となる前記第１の層の接合温度における粘度よりも低い粘度を有する第２の層を形成する工程と、を備え、前記第１の層の端部が前記半導体素子の端部よりも内側に入り込んだ部分を有するように前記第１の層を形成し、前記基材と、半導体素子と、を接合層を介して接合する工程において、前記内側に入り込んだ部分の少なくとも一部を、前記第１の層の周縁から外側に押し出された前記第２の層の一部により充填することを特徴とする半導体装置の製造方法が提供される。
第１の実施形態に係る半導体装置を例示するための模式図であり、（ａ）は基材との接合前、（ｂ）は基材との接合後を表す模式図である。 比較例に係る半導体装置を例示するための模式図であり、（ａ）は基材との接合前、（ｂ）は基材との接合後を表す模式図である。 比較例に係る半導体装置を例示するための模式図である。 （ａ）〜（ｃ）は、スタック型マルチチップ構造の半導体装置に適用した場合を例示するための模式断面図である。 第１の変形例に係る半導体装置を例示するための模式図であり、（ａ）は基材との接合前、（ｂ）は基材との接合後を表す模式図である。 第２の変形例に係る半導体装置を例示するための模式図であり、（ａ）は基材との接合前、（ｂ）は基材との接合後を表す模式図である。 第３の変形例に係る半導体装置を例示するための模式図であり、（ａ）は基材との接合前、（ｂ）は基材との接合後を表す模式図である。 （ａ）は比較例に係る半導体装置を例示するための模式図であり、（ｂ）は第４の変形例に係る半導体装置を例示するための模式図である。 （ａ）は基材との接合前、（ｂ）は基材との接合後を表す模式図である。 第２の実施形態に係る半導体装置の製造方法について例示するフローチャートである。 第２の変形例に係る半導体装置の製造方法について例示するフローチャートである。
以下、図面を参照しつつ、実施の形態について例示をする。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。
[第１の実施形態]
図１は、第１の実施形態に係る半導体装置を例示するための模式図であり、図１（ａ）は基材との接合前、図１（ｂ）は基材との接合後を表す模式図である。
図２は、比較例に係る半導体装置を例示するための模式図であり、図２（ａ）は基材との接合前、図２（ｂ）は基材との接合後を表す模式図である。
図３は、比較例に係る半導体装置を例示するための模式図であり、複数の半導体素子が積層されている場合を表す模式図である。
まず、比較例に係る半導体装置について例示をする。
従来、ダイボンディング工程においては、樹脂ペーストなどを用いて、半導体素子をリードフレームなどの基材に接合させていた。しかしながら、この様な手法によれば、半導体素子が傾いて接合されたり、位置がずれて接合されたりするため高精度の接合を行うことができない。また、接合層の厚みの制御も困難である。
そのため、近年においては、半導体素子の一方の面（例えば、裏面（回路パターンが形成された面と対向する面））に接合層を形成し、この接合層を介して半導体素子を基材に接合させるようにしている。
この様な接合層が形成された半導体素子は、個片化された半導体素子の一方の面に接合層を形成することで製造することもできるが、この様な製造方法を用いるものとすれば生産性が低下するおそれがある。
そのため、ウェーハの一方の面に接合層を形成し、ブレードダイシング法などを用いて接合層が形成されたウェーハを分割することで、接合層が形成された半導体素子を製造する場合がある。
ここで、ブレードダイシング法などを用いて接合層が形成されたウェーハを分割する際に、接合層の周縁が欠けるなどして接合層の周縁に凹部が生じる場合がある。
また、個片化された半導体素子の一方の面に接合層を形成する場合においても接合層の周縁に凹部が生じる場合がある。
この場合、凹部とは、接合層の端部が半導体素子の端部よりも内側に入り込んだ部分をいう。なお、凹部は、接合層の周縁の一部に生じる場合もあるし、接合層の周縁の全部が半導体素子の端部よりも内側に入り込むことで凹部となっている場合もある。また、凹部の数は特に限定がなく、1つの場合もあるし、複数の場合もある。また、凹部の大きさ、位置、分布などにも特に限定はない。
この様な凹部は、半導体素子を基材に接合させた後にも残ることになる。
例えば、図２（ａ）に示すように、半導体素子１００の一方の面に形成された接合層１０１の周縁に凹部１０２があると、図２（ｂ）に示すように、半導体素子１００を基材１０３に接合させた後にも凹部１０２が残ることになる。
そのため、例えば、封止工程において凹部１０２の内部にまで樹脂が充填されずボイドが生じたり、接合層の付着力が弱いと剥離が生じたりするおそれがある。すなわち、半導体装置の信頼性を低下させる要因となるおそれがある。
なお、図２に例示をしたものは、接合層１０１を介して半導体素子１００を基板に接合させる場合であるが、接合層１０１を介して半導体素子１００を他の半導体素子に接合させる場合も同様である。
例えば、図３に示すように、接合層１０１ａを介して半導体素子１００ａを基板に接合させ、接合層１０１ｂを介して半導体素子１００ｂを半導体素子１００ａに接合させ、接合層１０１ｃを介して半導体素子１００ｃを半導体素子１００ｂに接合させる場合であっても、接合層１０１ｂの周縁に凹部１０２があると接合させた後にも凹部１０２が残ることになる。すなわち、いわゆるスタック型マルチチップパッケージ構造の場合であっても接合後に凹部１０２が残ることになり、図２に例示をしたものと同様に半導体装置の信頼性を低下させる要因となるおそれがある。なお、図３中の１０４ａ〜１０４ｃは表面保護膜である。
この場合、接合温度における接合層の粘度を所定の流動性が生じる様な粘度とすれば、凹部１０２の少なくとも一部が、接合時に押し出された接合層の一部により充填されるようにすることができる。しかしながら、接合温度における接合層の粘度を流動性が生じる様な粘度とすれば、半導体素子が傾いて接合されたり、位置がずれて接合されたりするため高精度の接合を行うことができない。また、接合層の厚みの制御も困難となる。
次に、図１に戻って本実施の形態について例示をする。
本実施の形態においては、接合温度における粘度が異なる複数の層から接合層を形成するようにしている。
例えば、図１（ａ）に示すように、層１１ａ（第１の層）と層１１ｂ（第２の層）とを積層するようにして接合層１１を形成するようにしている。そして、層１１ｂは層１１ａの接合温度における粘度よりも低い粘度を有するものとされている。
この場合、接合温度における層１１ａの粘度は、接合温度において流動性が生じない様な粘度とすることができる。また、接合温度における層１１ｂの粘度は、接合温度においてある程度の流動性が生じる様な粘度とすることができる。
なお、粘度の測定には、例えば、日本工業規格ＪＩＳＫ７２４４−１０に定める既知の粘度測定法を用いることができる。この場合、動的粘弾性測定装置（平行平板振動レオメータ）などを用いて粘度を測定するようにすることができる。
この様な接合層１１を介して半導体素子１００を基材１０３に接合させる際には、半導体素子１００が加圧されることで層１１ｂの一部が層１１ａの周縁から外側に押し出されることになる。
そのため、図１（ｂ）に示すように、凹部１０２（層１１ａの端部が半導体素子１００の端部よりも内側に入り込んだ部分）の少なくとも一部が、層１１ａの周縁から外側に押し出された層１１ｂの一部により充填されるようにすることができる。
また、層１１ａの粘度は、接合温度において流動性が生じない様な粘度とされているので、半導体素子１００が傾いて接合されたり、位置がずれて接合されたりすることを抑制することができる。また、接合層１１の厚みの制御も容易となる。すなわち、接合温度における粘度が高い層１１ａを設けているので高精度の接合を行うことができる。
この場合、層１１ａの厚みが、層１１ｂの厚みよりも厚くなるようにすることが好ましい。その様にすれば、さらに高精度の接合を行うことができる。
一例として、接合温度における各層の粘度を例示する。
接合温度における層１１ａの粘度を１００Ｐａ・ｓ以上、１００００Ｐａ・ｓ以下とすることができる。
この場合、接合温度における層１１ａの粘度を２５０Ｐａ・ｓ以上、１０００Ｐａ・ｓ未満とすることが好ましい。
層１１ａの粘度を２５０Ｐａ・ｓ以上とすれば、半導体素子１００に対する濡れ性を確保することができるからである。また、層１１ａの粘度を１０００Ｐａ・ｓ未満とすれば、接合温度における流動性を充分に抑制することができるからである。この様にすれば、半導体素子１００が傾いて接合されたり、位置がずれて接合されたりすることを抑制することができる。また、接合時に層１１ａ内において気泡が発生することを抑制することができるので、ボイドの発生を抑制することもできる。
またさらに、層１１ａの粘度を３００Ｐａ・ｓ以上、８００Ｐａ・ｓ以下とすれば、前述した効果をさらに確実に享受することができる。
また、接合温度における層１１ｂの粘度を０．１Ｐａ・ｓ以上、１００Ｐａ・ｓ未満とすることができる。
この場合、接合温度における層１１ｂの粘度を１５Ｐａ・ｓ以上、９０Ｐａ・ｓ以下とすることが好ましい。
層１１ｂの粘度を１５Ｐａ・ｓ未満とすれば、接合温度における流動性が高くなりすぎるため半導体素子１００の位置ずれが大きくなるおそれがあるからである。また、半導体素子１００の位置ずれが小さい場合であっても微小なボイドが発生するおそれがあるからである。また、層１１ｂの粘度を９０Ｐａ・ｓ以下とすれば、接合温度における充分な流動性を確保することができ、凹部１０２の充填を効率よく行えるからである。
またさらに、層１１ｂの粘度を２０Ｐａ・ｓ以上、６０Ｐａ・ｓ以下とすれば、前述した効果をさらに確実に享受することができる。
なお、これらの粘度は、動的粘弾性測定装置（平行平板振動レオメータ）、例えば、以下の測定装置を用いて測定した場合である。

測定装置 ：Rheometer ARES（Rheometric Scientific社製）
測定方式 ：パラレルプレート型粘度計
サンプル量：40mg（ギャップ0.3〜0.7mm）
コーン径 ：8mmφ
角度 ：可変（ストレイン制御、粘度に応じて装置で自動的に変更）
測定温度 ：150℃/1.0h+175℃/0.5h
周波数 ：50rad/s（単一）
荷重 ：固形温度領域測定時の荷重7.8N(800gf)

また、一例として、各層の厚みを例示するものとすれば、層１１ａの厚みを１μｍ（マイクロメートル）以上、２００μｍ（マイクロメートル）以下、層１１ｂの厚みを１μｍ（マイクロメートル）以上、２００μｍ（マイクロメートル）以下とすることができる。
次に、接合層１１を構成する層１１ａ、層１１ｂに関してさらに例示をする。
層１１ａ、層１１ｂは、ウェーハや半導体素子の一方の面に接合剤を膜状に付着させることで形成するようにすることができる。また、接合剤からいわゆるダイアタッチメントフィルムを形成し、これをウェーハや半導体素子の一方の面に貼り付けることで層１１ａ、層１１ｂを形成するようにすることもできる。
接合剤としては、溶質である樹脂と溶媒とを含むものを例示することができる。
樹脂としては、絶縁性樹脂を例示することができる。また、絶縁性樹脂としては、熱硬化性樹脂や熱可塑性樹脂などを例示することができる。この場合、接合性や耐熱性の観点からはエポキシ樹脂、アクリル樹脂、ウレタン樹脂、シリコン樹脂などの熱硬化性樹脂とすることが好ましく、エポキシ樹脂とすることがより好ましい。エポキシ樹脂としては、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ノボラック型エポキシ樹脂などを例示することができる。なお、これらの樹脂を単独で用いてもよいし、２種類以上を混合して用いてもよい。
溶媒としては、溶質である樹脂を溶解可能なものを適宜選択することができる。例えば、γ−ブチロラクトン（ＧＢＬ）、シクロヘキサノン、イソホロンなどを例示することができる。なお、これらの溶媒を単独で用いてもよいし、２種類以上を混合して用いてもよい。 また、必要に応じて既知の硬化促進剤、触媒、フィラー、カップリング剤などの添加剤を添加することもできる。
ここで、形成された接合層の接合面に凹凸があると半導体素子を基材に接合する際に空気を巻き込み、ボイドが発生する場合がある。そして、この様なボイドが発生すると接合強度が低下するなどの不具合が生ずるおそれがある。そのため、表面張力差を抑制する作用（レベリング作用）を有する添加剤を添加することで、接合層の接合面に凹凸が発生することを抑制するようにすることもできる。表面張力差を抑制する作用を有する添加剤としては、例えば、シリコン系表面調整剤、アクリル系表面調整剤、ビニル系表面調整剤などを例示することができる。この場合、表面張力の均一化効果が高いシリコン系表面調整剤とすることが好ましい。
この場合、接合温度における層１１ａ、層１１ｂの粘度は、Ｂステージ状態とする際の条件により制御することができる。例えば、Ｂステージ状態とする際の温度、加熱時間などを調整することにより層１１ａ、層１１ｂの粘度を制御するようにすることができる。 また、接合温度における層１１ａ、層１１ｂの粘度は、軟化温度または溶融温度により制御することができる。例えば、層１１ａ、層１１ｂを形成する接合剤の成分比などにより軟化温度または溶融温度を調整し、接合温度における粘度を制御するようにすることができる。この場合、溶質である樹脂の種類や量、溶媒の種類や量、添加剤の種類や量などにより層１１ａ、層１１ｂの軟化温度または溶融温度を調整し、接合温度における粘度を制御するようにすることができる。
ただし、層１１ａの形成に用いられる接合剤の成分比と、層１１ｂの形成に用いられる接合剤の成分比とを同じとし、Ｂステージ状態とする際の条件により層１１ａ、層１１ｂの粘度を制御するようにすれば、製造装置、製造工程などの簡易化を図ることができる。
ここで、一例として、Ｂステージ状態とする際の条件により層１１ａ、層１１ｂの粘度を制御する場合について例示をする。
Ｂステージ状態とする際の条件としては、加熱温度、加熱時間を例示することができる。この場合、加熱温度、加熱時間のいずれかにより層１１ａ、層１１ｂの粘度を制御することもできるし、加熱温度および加熱時間により層１１ａ、層１１ｂの粘度を制御することもできる。
例えば、接合剤の溶質をエポキシ樹脂、溶媒をγ−ブチロラクトン（ＧＢＬ）、接合剤におけるエポキシ樹脂の割合を２５重量％とし、ウェーハの直径を３００ｍｍ（ミリメートル）程度、層１１ａの厚みを７μｍ（マイクロメートル）程度、層１１ｂの厚みを３μｍ（マイクロメートル）程度とする。
この場合、Ｂステージ状態とする際の条件としては、層１１ａの加熱温度を９０℃程度、加熱時間を４５時間程度、層１１ｂの加熱温度を９０℃程度、加熱時間を１５分程度とすることができる。
そして、この様な条件でＢステージ状態とすれば、接合温度（１７５℃程度）における層１１ａの粘度を３００Ｐａ・ｓ程度、層１１ｂの粘度を３０Ｐａ・ｓ程度とすることができる。なお、これらの粘度は、動的粘弾性測定装置（平行平板振動レオメータ）を用いて測定した場合である。
図４は、スタック型マルチチップ構造の半導体装置（積層型半導体装置）に適用した場合を例示するための模式断面図である。なお、煩雑化を避けるため図３で例示をした表面保護膜は省略している。
図４（ａ）に示すように、半導体装置１ａには基材１０３ａが設けられている。基材１０３ａは、例えば、樹脂基板、セラミックス基板、ガラス基板などの絶縁基板とすることができる。この場合、樹脂基板としては、多層銅張積層基板（多層プリント配線基板）などとすることができる。また、基材１０３ａの半導体素子が接合される側の反対側には半田バンプなどの外部接続端子１０５が設けられている。
基材１０３ａの半導体素子が接合される側には、外部接続端子１０５と電気的に接続された電極部１０６が設けられている。また、基材１０３ａには、接合層１１（層１１ａ、層１１ｂ）を介して、半導体素子１００ａ〜１００ｃが積層するようにして接合されている。また、半導体素子１００ａ〜１００ｃに設けられた電極パッド１０８と電極部１０６とがボンディングワイヤ１０７を介して電気的に接続されている。そして、接合層１１、半導体素子１００ａ〜１００ｃ、電極部１０６、ボンディングワイヤ１０７、電極パッド１０８を覆うようにして樹脂封止部１０９が設けられている。樹脂封止部１０９は、例えば、エポキシ樹脂などからなるものとすることができる。
この場合、半導体素子の数や積層態様などを適宜変更することもできる。
例えば、図４（ｂ）に示すように、４つの半導体素子１００ａ〜１００ｄを交互にずらすように積層した半導体装置１ｂとしてもよし、一方向にずらしたり、また途中段から折り返して積層してもよい。
図４（ｃ）に示すように、半導体装置１ｃには基材１１３が設けられている。基材１１３は、例えば、銅合金、鉄合金などからなるリードフレームなどとすることができる。基材１１３には、ダイパッド１１３ａ、インナーリード１１３ｂ、アウターリード１１３ｃが設けられている。ダイパッド１１３ａの両面には半導体素子１００ａ〜１００ｈがそれぞれ積層するようにして接合されている。インナーリード１１３ｂにはアウターリード１１３ｃと電気的に接続された電極部１０６が設けられている。アウターリード１１３ｃは、前述した外部接続端子１０５としての機能を有している。また、半導体素子１００ａ〜１００ｈに設けられた電極パッド１０８と電極部１０６とがボンディングワイヤ１０７を介して電気的に接続されている。そして、接合層１１、半導体素子１００ａ〜１００ｃ、電極部１０６、ボンディングワイヤ１０７、電極パッド１０８を覆うようにして樹脂封止部１０９が設けられている。樹脂封止部１０９は、例えば、エポキシ樹脂などからなるものとすることができる。なお、半導体素子の数や積層態様などを適宜変更することもできる。また、図４（ａ）〜（ｃ）に例示をしたものはスタック型マルチチップ構造の半導体装置であるが、半導体素子が平面的に配置された半導体装置とすることもできる。例えば、基材の一方の面に半導体素子が１つだけ接合された半導体装置とすることもできる。
次に、本実施の形態に係る変形例について例示をする。
（第１の変形例）
図５は、第１の変形例に係る半導体装置を例示するための模式図であり、図５（ａ）は基材との接合前、図５（ｂ）は基材との接合後を表す模式図である。
第１の変形例においても、接合温度における粘度が異なる複数の層から接合層２１を形成するようにしている。ただし、接合層２１においては、図１において例示をした接合層１１と比べて、層１１ａと層１１ｂとの積層順が異なる。すなわち、図１（ａ）において例示をした接合層１１は、基材と接合する側に粘度の低い層１１ｂを設けるようにしたが、図５（ａ）に例示をするように、接合層２１においては基材と接合する側に粘度の高い層１１ａを設けるようにしている。
この様な接合層２１を介して半導体素子１００を基材１０３に接合させる際には、半導体素子１００が加圧されることで層１１ｂの一部が層１１ａの周縁から外側に押し出されることになる。
そのため、図５（ｂ）に示すように、凹部１０２の少なくとも一部が、層１１ａの周縁から外側に押し出された層１１ｂの一部により充填されるようにすることができる。
また、層１１ａの粘度は、接合温度において流動性が生じない様な粘度とされているので、半導体素子１００が傾いて接合されたり、位置がずれて接合されたりすることを抑制することができる。また、接合層２１の厚みの制御も容易となる。すなわち、接合温度における粘度が高い層１１ａを設けているので高精度の接合を行うことができる。
この場合、層１１ａの厚みが、層１１ｂの厚みよりも厚くなるようにすることが好ましい。その様にすれば、さらに高精度の接合を行うことができる。
なお、接合層２１を構成する層１１ａ、層１１ｂの材料や、粘度の制御などに関しては前述した接合層１１の場合と同様のためそれらの説明は省略する。
（第２の変形例）
図６は、第２の変形例に係る半導体装置を例示するための模式図であり、図６（ａ）は基材との接合前、図６（ｂ）は基材との接合後を表す模式図である。
第２の変形例においても、接合温度における粘度が異なる複数の層から接合層３１を形成するようにしている。ただし、接合層３１においては、図１において例示をした接合層１１と比べて、基材と接合する側に層１１ｃ（第３の層）をさらに形成するようにしている。すなわち、層１１ｂの層１１ａとは反対側に層１１ｂの接合温度における粘度よりも高い粘度を有する層１１ｃをさらに備えている。
そして、層１１ｂの接合温度における粘度よりも高い粘度を有する層１１ｃとされている。すなわち、層１１ｂの層１１ａとは反対側に層１１ｂの接合温度における粘度よりも高い粘度を有する層１１ｃをさらに備えている。
この場合、層１１ｃの粘度は、接合温度において流動性が生じない様な粘度とすることができる。なお、接合温度における層１１ａの粘度と、層１１ｃの粘度とは同じであってもよいし、異なるものであってもよい。
この様な接合層３１を介して半導体素子１００を基材１０３に接合させる際には、半導体素子１００が加圧されることで層１１ｂの一部が層１１ａ、層１１ｃの周縁から外側に押し出されることになる。
そのため、図６（ｂ）に示すように、凹部１０２の少なくとも一部が、層１１ａ、層１１ｃの周縁から外側に押し出された層１１ｂの一部により充填されるようにすることができる。
また、層１１ａ、層１１ｃの粘度は、接合温度において流動性が生じない様な粘度とされているので、半導体素子１００が傾いて接合されたり、位置がずれて接合されたりすることを抑制することができる。また、接合層３１の厚みの制御も容易となる。すなわち、接合温度における粘度が高い層１１ａ、層１１ｃを設けているので高精度の接合を行うことができる。
この場合、層１１ａの厚みが、層１１ｂの厚みよりも厚くなるようにすることが好ましい。その様にすれば、さらに高精度の接合を行うことができる。
また、層１１ｃの厚みが、層１１ａの厚みよりも薄くなるようにすることが好ましい。その様にすれば、層１１ｃを介して層１１ｂに効率よく熱を伝えることができるので、凹部１０２が充填される時間を短くすることができる。
一例として、接合温度における各層の粘度を例示するものとすれば、層１１ａの粘度を１００Ｐａ・ｓ以上、１００００Ｐａ・ｓ以下とすることができる。また、層１１ｂの粘度を０．１Ｐａ・ｓ以上、１００Ｐａ・ｓ未満とすることができる。また、層１１ｃの粘度を１００Ｐａ・ｓ以上、１００００Ｐａ・ｓ以下とすることができる。
この場合、前述した場合と同様に、接合温度における層１１ａの粘度を２５０Ｐａ・ｓ以上、１０００Ｐａ・ｓ未満とすることが好ましく、３００Ｐａ・ｓ以上、８００Ｐａ・ｓ以下とすることがより好ましい。
また、接合温度における層１１ｂの粘度を１５Ｐａ・ｓ以上、９０Ｐａ・ｓ以下とすることが好ましく、２０Ｐａ・ｓ以上、６０Ｐａ・ｓ以下とすることがより好ましい。
また、接合温度における層１１ｃの粘度を２５０Ｐａ・ｓ以上、１０００Ｐａ・ｓ未満とすることが好ましく、３００Ｐａ・ｓ以上、８００Ｐａ・ｓ以下とすることがより好ましい。なお、層１１ｃにおける好ましい粘度の範囲については、層１１ａの場合と同様のためその説明は省略する。
なお、これらの粘度は、動的粘弾性測定装置（平行平板振動レオメータ）、例えば、以下の測定装置を用いて測定した場合である。

測定装置 ：Rheometer ARES（Rheometric Scientific社製）
測定方式 ：パラレルプレート型粘度計
サンプル量：40mg（ギャップ0.3〜0.7mm）
コーン径 ：8mmφ
角度 ：可変（ストレイン制御、粘度に応じて装置で自動的に変更）
測定温度 ：150℃/1.0h+175℃/0.5h
周波数 ：50rad/s（単一）
荷重 ：固形温度領域測定時の荷重7.8N(800gf)

また、一例として、各層の厚みを例示するものとすれば、層１１ａの厚みを１μｍ（マイクロメートル）以上、１００μｍ（マイクロメートル）以下、層１１ｂの厚みを１μｍ（マイクロメートル）以上、１００μｍ（マイクロメートル）以下、層１１ｃの厚みを１μｍ（マイクロメートル）以上、１００μｍ（マイクロメートル）以下とすることができる。
この場合、接合層３１を構成する層１１ａ、層１１ｂ、層１１ｃの材料や、粘度の制御などに関しては前述した接合層１１の場合と同様とすることができる。また、層１１ａと層１１ｃとを同様のものとすることもできる。そのため、層１１ａ、層１１ｂ、層１１ｃの材料や、粘度の制御などに関する説明は省略する。
ここで、一例として、Ｂステージ状態とする際の条件により層１１ａ、層１１ｂ、層１１ｃの粘度を制御する場合について例示をする。
例えば、接合剤の溶質をエポキシ樹脂、溶媒をγ−ブチロラクトン（ＧＢＬ）、接合剤におけるエポキシ樹脂の割合を２５重量％とし、ウェーハの直径を３００ｍｍ（ミリメートル）程度、層１１ａの厚みを５μｍ（マイクロメートル）程度、層１１ｂの厚みを３μｍ（マイクロメートル）程度、層１１ｃの厚みを２μｍ（マイクロメートル）程度とする。
この場合、Ｂステージ状態とする際の条件としては、層１１ａの加熱温度を９０℃程度、加熱時間を４５時間程度、層１１ｂの加熱温度を９０℃程度、加熱時間を１５分程度、層１１ｃの加熱温度を８０℃程度、加熱時間を１時間程度とすることができる。また、層１１ｃの場合、ＵＶ硬化型樹脂を併用し、表面のみを硬化させることも可能である。
そして、この様な条件でＢステージ状態とすれば、接合温度（１７５℃程度）における層１１ａの粘度を５００Ｐａ・ｓ程度、層１１ｂの粘度を５０Ｐａ・ｓ程度、層１１ｃの粘度を２００Ｐａ・ｓ程度とすることができる。なお、これらの粘度は、動的粘弾性測定装置（平行平板振動レオメータ）を用いて測定した場合である。
（第３の変形例）
図７は、第３の変形例に係る半導体装置を例示するための模式図であり、図７（ａ）は基材との接合前、図７（ｂ）は基材との接合後を表す模式図である。
第３の変形例においても、接合温度における粘度が異なる複数の層から接合層を形成するようにしている。ただし、接合層４１においては、図１において例示をした接合層１１と比べて、層１１ａ、層１１ｂの形成位置が異なる。すなわち、図１（ａ）において例示をした接合層１１は、層１１ａと層１１ｂとを積層するように形成したが、図７（ａ）に例示をするように、接合層４１においては半導体素子１００の一方の面に層１１ｂを形成し、基材１０３に層１１ａを形成するようにしている。そして、図７（ｂ）に示すように、半導体素子１００を基材１０３に接合する際に、層１１ａと層１１ｂとが接合して接合層４１が形成されるようにしている。
層１１ａと層１１ｂとが接合して接合層４１が形成される際には、層１１ｂの一部が層１１ａの周縁から外側に押し出されることになる。
そのため、図７（ｂ）に示すように、凹部１０２の少なくとも一部が、層１１ａの周縁から外側に押し出された層１１ｂの一部により充填されるようにすることができる。
また、層１１ａの粘度は、接合温度において流動性が生じない様な粘度とされているので、半導体素子１００が傾いて接合されたり、位置がずれて接合されたりすることを抑制することができる。また、接合層４１の厚みの制御も容易となる。すなわち、接合温度における粘度が高い層１１ａを設けているので高精度の接合を行うことができる。
この場合、層１１ａの厚みが、層１１ｂの厚みよりも厚くなるようにすることが好ましい。その様にすれば、さらに高精度の接合を行うことができる。
接合層４１を構成することになる層１１ａ、層１１ｂの材料や、粘度の制御などに関しては前述した接合層１１の場合と同様のためそれらの説明は省略する。
なお、半導体素子１００の一方の面に層１１ａを形成し、基材１０３に層１１ｂを形成するようにすることもできる。また、図６に例示をしたもののように３層以上からなる接合層の場合には、各層を半導体素子１００と基材１０３とに振り分けて形成するようにすることもできる。
（第４の変形例）
図８（ａ）は比較例に係る半導体装置を例示するための模式図であり、図８（ｂ）は第４の変形例に係る半導体装置を例示するための模式図である。
図９（ａ）は基材との接合前、図９（ｂ）は基材との接合後を表す模式図である。
いわゆる先ダイシング（Dicing Before Grinding）法においては、ウェーハの表面（回路パターンが形成された面）に表面保護テープ１１４を貼り付け、ダイシングにより個片化された半導体素子１００の裏面（回路パターンが形成された面と対向する面）に接合層を形成する。
ここで、ダイシングにより個片化された半導体素子１００の裏面に接合剤を付着させるようにすると、半導体素子１００同士の間にも接合剤が入り込む場合がある。
そして、半導体素子１００同士の間に接合剤が入り込んだ状態で接合剤をＢステージ状態とすると、図８（ａ）に示すように、表面保護テープ１１４にも接合された接合層１０１が形成される場合がある。
この場合、表面保護テープ１１４は、ダイボンディングを行う前に剥がす必要があるが、表面保護テープ１１４と接合層１０１とが接合していると表面保護テープ１１４の剥離が困難となる。
そのため、本実施の形態においては、半導体素子１００の端部よりも小さい層１１ａを形成し、これに積層させるようにして層１１ｂを形成するようにしている。
この場合、層１１ａは半導体素子１００の端部よりも小さいものとされているので、半導体素子１００同士の間に入り込むようにして表面保護テープ１１４と接合された層１１ａが形成されることはない。
なお、この様な層１１ａは、例えば、インクジェット法などにより、所定の切断位置に沿って線状に付着させた接合剤をＢステージ状態とすることで形成することができる。
そして、この様な層１１ａに積層させるようにして層１１ｂを形成する際には、下層に層１１ａがあるため接合剤が半導体素子１００同士の間に入り込むことを抑制することができる。
そのため、表面保護テープ１１４と接合層１１とが接合されることを抑制することができるので、表面保護テープ１１４の剥離を容易とすることができる。
なお、層１１ｂは連設するように形成されているが、層１１ｂの粘度は接合温度においてある程度の流動性が生じる様な粘度とされているので、半導体素子１００をピックアップした際にちぎれるようにして分離させることができる。
ここで、層１１ａは半導体素子１００の端部よりも小さいものとされているので、図９（ａ）に示すように、凹部１０２が必ず形成されることになる。
しかしながら図９（ｂ）に示すように、接合層１１を介して半導体素子１００を基材１０３に接合させる際に凹部１０２の少なくとも一部が、層１１ａの周縁から外側に押し出された層１１ｂの一部により充填されることに変わりはない。
なお、層１１ａ、層１１ｂの形成条件などは、図１において例示をしたものと同様のため、それらの説明は省略する。
次に、第２の実施形態に係る半導体装置の製造方法について例示をする。
[第２の実施形態]
半導体装置の製造工程には、いわゆる前工程における成膜・レジスト塗布・露光・現像・エッチング・レジスト除去などによりウェーハの表面に回路パターンを形成する工程、検査工程、洗浄工程、熱処理工程、不純物導入工程、拡散工程、平坦化工程などがある。また、いわゆる後工程においては、ダイシング工程、ダイボンディング工程、ボンディング工程、封止工程などの組立工程、機能や信頼性の検査を行う検査工程などがある。
本実施形態に係る半導体装置の製造方法においては、ダイシング工程の前または後において、ウェーハまたは半導体素子の一方の面に接合温度における粘度が異なる複数の層からなる接合層を形成するようにしている。そして、ダイボンディング工程において、この様な接合層が形成された半導体素子を基材に接合するようにしている。なお、ウェーハまたは半導体素子の一方の面に接合温度における粘度が異なる複数の層からなる接合層を形成すること以外は、既知の技術を適用させることができるので前述した各工程の説明は省略する。
図１０は、第２の実施形態に係る半導体装置の製造方法について例示するフローチャートである。
なお、図１０は、一例として、ダイシング工程の前にウェーハの一方の面に接合温度における粘度が異なる層１１ａ、層１１ｂからなる接合層を形成する場合を例示するものである。また、Ｂステージ状態とする際の条件により接合温度における層１１ａ、層１１ｂの粘度を制御する場合を例示するものである。
まず、ウェーハの一方の面（例えば、裏面（回路パターンが形成された面と対向する面））に層１１ａを形成するための接合剤を膜状に付着させる（ステップＳ１）。
この際、所定の厚みの層１１ａが形成されるように、付着させた接合剤の厚みが所定の寸法となるようにする。
なお、前述したように層１１ａの厚みが層１１ｂの厚みよりも厚くなるようにすることができる。
接合剤を膜状に付着させる方法としては、例えば、インクジェット法、スプレー法、ロールコーター法、スクリーン印刷法などを例示することができる。この場合、非接触な状態で接合剤を膜状に付着させることができるインクジェット法、スプレー法とすることが好ましく、均一な厚みの薄い膜を形成することができるインクジェット法とすることがより好ましい。
次に、付着させた接合剤をＢステージ状態とすることで所定の値の粘度を有する層１１ａを形成する（ステップＳ２）。
この際、Ｂステージ状態とする際の条件により接合温度における粘度が所定の値となるように制御される。
例えば、Ｂステージ状態とする際の温度、加熱時間などにより層１１ａの粘度が制御される。この場合、例えば、接合温度における粘度が１００Ｐａ・ｓ以上、１００００Ｐａ・ｓ以下となるように制御される。なお、前述したように、接合温度における層１１ａの粘度を２５０Ｐａ・ｓ以上、１０００Ｐａ・ｓ未満とすることもできるし、３００Ｐａ・ｓ以上、８００Ｐａ・ｓ以下とすることもできる。
次に、層１１ａに積層させるようにして層１１ｂを形成するための接合剤を膜状に付着させる（ステップＳ３）。
この際、所定の厚みの層１１ｂが形成されるように、付着させた接合剤の厚みが所定の寸法となるようにする。
次に、付着させた接合剤をＢステージ状態とすることで所定の値の粘度を有する層１１ｂを形成する（ステップＳ４）。
この際、Ｂステージ状態とする際の条件により接合温度における粘度が所定の値となるように制御される。
すなわち、層１１ａの接合温度における粘度よりも低い粘度を有する層１１ｂを形成する。
例えば、Ｂステージ状態とする際の温度、加熱時間などにより層１１ｂの粘度が制御される。この場合、例えば、接合温度における粘度が０．１Ｐａ・ｓ以上、１００Ｐａ・ｓ未満となるように制御される。なお、前述したように、接合温度における層１１ｂの粘度を１５Ｐａ・ｓ以上、９０Ｐａ・ｓ以下とすることもできるし、２０Ｐａ・ｓ以上、６０Ｐａ・ｓ以下とすることもできる。
次に、ダイシング工程において、ブレードダイシング法などを用いて接合層が形成されたウェーハを分割することで、接合層が形成された半導体素子を得る（ステップＳ５）。 次に、ダイボンディング工程において、基材１０３と半導体素子１００とを接合層１１を介して接合する（ステップＳ６）。
この際、層１１ａの端部が半導体素子１００の端部よりも内側に入り込んだ部分（凹部１０２）を有し、内側に入り込んだ部分の少なくとも一部が、層１１ａの周縁から外側に押し出された層１１ｂの一部により充填される。
ここで、一例として、Ｂステージ状態とする際の具体的な条件を例示する。
例えば、接合剤の溶質をエポキシ樹脂、溶媒をγ−ブチロラクトン（ＧＢＬ）、接合剤におけるエポキシ樹脂の割合を２５重量％とし、ウェーハの直径を３００ｍｍ（ミリメートル）程度、層１１ａの厚みを７μｍ（マイクロメートル）程度、層１１ｂの厚みを３μｍ（マイクロメートル）程度とする。
この場合、Ｂステージ状態とする際の条件としては、層１１ａの加熱温度を９０℃程度、加熱時間を４５時間程度、層１１ｂの加熱温度を９０℃程度、加熱時間を１５分程度とすることができる。
そして、この様な条件でＢステージ状態とすれば、接合温度（１７５℃程度）における層１１ａの粘度を３００Ｐａ・ｓ程度、層１１ｂの粘度を３０Ｐａ・ｓ程度とすることができる。なお、これらの粘度は、動的粘弾性測定装置（平行平板振動レオメータ）を用いて測定した場合である。
（第１の変形例）
以上は、Ｂステージ状態とする際の条件により接合温度における層１１ａ、層１１ｂの粘度を制御する場合であるが、接合温度における層１１ａ、層１１ｂの粘度は、軟化温度または溶融温度により制御することができる。
まず、ウェーハの一方の面（例えば、裏面（回路パターンが形成された面と対向する面））に層１１ａを形成するための接合剤を膜状に付着させる（ステップＳ１−１）。
この際、軟化温度または溶融温度により接合温度における粘度が所定の値となるように制御される。例えば、層１１ａを形成する接合剤の成分比などにより軟化温度または溶融温度を調整し、接合温度における粘度を制御するようにすることができる。この場合、溶質である樹脂の種類や量、溶媒の種類や量、添加剤の種類や量などにより層１１ａの軟化温度または溶融温度を調整し、接合温度における粘度を制御するようにすることができる。そして、例えば、接合温度における粘度が１００Ｐａ・ｓ以上、１００００Ｐａ・ｓ以下となるように制御される。なお、前述したように、接合温度における層１１ａの粘度を２５０Ｐａ・ｓ以上、１０００Ｐａ・ｓ未満とすることもできるし、３００Ｐａ・ｓ以上、８００Ｐａ・ｓ以下とすることもできる。
また、所定の厚みの層１１ａが形成されるように、付着させた接合剤の厚みが所定の寸法となるようにする。
なお、前述したように層１１ａの厚みが層１１ｂの厚みよりも厚くなるようにすることができる。
次に、付着させた接合剤をＢステージ状態とする（ステップＳ２−１）。
この際、Ｂステージ状態とする際の条件により接合温度における粘度をさらに制御するようにしてもよい。
次に、層１１ａに積層させるようにして層１１ｂを形成するための接合剤を膜状に付着させる（ステップＳ３−１）。
この際、軟化温度または溶融温度により接合温度における粘度が所定の値となるように制御される。この場合、例えば、接合温度における粘度が０．１Ｐａ・ｓ以上、１００Ｐａ・ｓ未満となるように制御される。なお、前述したように、接合温度における層１１ｂの粘度を１５Ｐａ・ｓ以上、９０Ｐａ・ｓ以下とすることもできるし、２０Ｐａ・ｓ以上、６０Ｐａ・ｓ以下とすることもできる。
また、所定の厚みの層１１ｂが形成されるように、付着させた接合剤の厚みが所定の寸法となるようにする。
次に、付着させた接合剤をＢステージ状態とする（ステップＳ４−１）。
この際、Ｂステージ状態とする際の条件により接合温度における粘度をさらに制御するようにしてもよい。
次に、ダイシング工程において、ブレードダイシング法などを用いて接合層が形成されたウェーハを分割することで、接合層が形成された半導体素子を得る（ステップＳ５−１）。
次に、ダイボンディング工程において、基材１０３と半導体素子１００とを接合層１１を介して接合する（ステップＳ６−１）。
この際、層１１ａの端部が半導体素子１００の端部よりも内側に入り込んだ部分（凹部１０２）を有し、内側に入り込んだ部分の少なくとも一部が、層１１ａの周縁から外側に押し出された層１１ｂの一部により充填される。
（第２の変形例）
以上は、ウェーハの一方の面に接合層を形成する場合であるが、接合剤からいわゆるダイアタッチメントフィルムを形成し、これをウェーハや半導体素子の一方の面に貼り付けることで接合層を形成するようにすることもできる。
図１１は、第２の変形例に係る半導体装置の製造方法について例示するフローチャートである。
まず、支持体となるフィルム基材上に層１１ａを形成するための接合剤を膜状に付着させる（ステップＳ１１）。
この際、所定の厚みの層１１ａが形成されるように、付着させた接合剤の厚みが所定の寸法となるようにする。
なお、前述したように層１１ａの厚みが層１１ｂの厚みよりも厚くなるようにすることができる。
接合剤を膜状に付着させる方法としては、例えば、インクジェット法、スプレー法、ロールコーター法、スクリーン印刷法などを例示することができる。この場合、非接触な状態で接合剤を膜状に付着させることができるインクジェット法、スプレー法とすることが好ましく、均一な厚みの薄い膜を形成することができるインクジェット法とすることがより好ましい。
次に、付着させた接合剤をＢステージ状態とすることで所定の値の粘度を有する層１１ａを形成する（ステップＳ１２）。
この際、Ｂステージ状態とする際の条件により接合温度における粘度が所定の値となるように制御される。
例えば、Ｂステージ状態とする際の温度、加熱時間などにより層１１ａの粘度が制御される。この場合、例えば、接合温度における粘度が１００Ｐａ・ｓ以上、１００００Ｐａ・ｓ以下となるように制御される。なお、前述したように、接合温度における層１１ａの粘度を２５０Ｐａ・ｓ以上、１０００Ｐａ・ｓ未満とすることもできるし、３００Ｐａ・ｓ以上、８００Ｐａ・ｓ以下とすることもできる。
次に、層１１ａに積層させるようにして層１１ｂを形成するための接合剤を膜状に付着させる（ステップＳ１３）。
この際、所定の厚みの層１１ｂが形成されるように、付着させた接合剤の厚みが所定の寸法となるようにする。
次に、付着させた接合剤をＢステージ状態とすることで所定の値の粘度を有する層１１ｂを形成する（ステップＳ１４）。
この際、Ｂステージ状態とする際の条件により接合温度における粘度が所定の値となるように制御される。
例えば、Ｂステージ状態とする際の温度、加熱時間などにより層１１ｂの粘度が制御される。この場合、例えば、接合温度における粘度が０．１Ｐａ・ｓ以上、１００Ｐａ・ｓ未満となるように制御される。なお、前述したように、接合温度における層１１ｂの粘度を１５Ｐａ・ｓ以上、９０Ｐａ・ｓ以下とすることもできるし、２０Ｐａ・ｓ以上、６０Ｐａ・ｓ以下とすることもできる。
以上のようにして形成された層１１ａ、層１１ｂをフィルム基材から剥がしてダイアタッチメントフィルムを得る（ステップＳ１５）。
次に、層１１ａ、層１１ｂからなるダイアタッチメントフィルムをウェーハの一方の面に貼り付けることで接合層１１を形成する（ステップＳ１６）。
例えば、ラミネート加工法を用いてダイアタッチメントフィルムをウェーハの一方の面に貼り付けるようにすることができる。
次に、ダイシング工程において、ブレードダイシング法などを用いて接合層１１が形成されたウェーハを分割することで、接合層１１が形成された半導体素子を得る（ステップＳ１７）。
次に、ダイボンディング工程において、基材１０３と半導体素子１００とを接合層１１を介して接合する（ステップＳ１８）。
この際、層１１ａの端部が半導体素子１００の端部よりも内側に入り込んだ部分（凹部１０２）を有し、内側に入り込んだ部分の少なくとも一部が、層１１ａの周縁から外側に押し出された層１１ｂの一部により充填される。
以上は、Ｂステージ状態とする際の条件により接合温度における層１１ａ、層１１ｂの粘度を制御する場合であるが、接合温度における層１１ａ、層１１ｂの粘度は、軟化温度または溶融温度により制御することができる。
なお、接合温度における層１１ａ、層１１ｂの粘度を軟化温度または溶融温度により制御することについては、前述したものと同様のためその説明は省略する。
また、以上に例示をしたものは、接合層が形成されたウェーハをダイシングして接合層が形成された半導体素子を得る場合であるがこれに限定されるわけではない。例えば、いわゆる先ダイシングを行い、個片化された半導体素子の一方の面に接合層を形成するようにしてもよい。
また、層１１ａ、層１１ｂからなる接合層の場合を例示したが、３層以上からなる接合層とすることもできる。この場合は、前述した手順を繰り返すことにより接合温度における粘度が異なる層を順次積層するようにすればよい。
また、層１１ａの上に層１１ｂを積層する場合を例示したが、図５に例示をしたものの場合のように、層１１ｂの上に層１１ａを積層してもよい。
また、層１１ａからなるダイアタッチメントフィルム、層１１ｂからなるダイアタッチメントフィルムを形成し、図７（ａ）に例示をしたもののように、半導体素子１００の一方の面に層１１ｂからなるダイアタッチメントフィルムを貼り付け、基材１０３に層１１ａからなるダイアタッチメントフィルムを貼り付けるようにしてもよい。そして、図７（ｂ）に示すように、半導体素子１００を基材１０３に接合する際に、層１１ａと層１１ｂとが接合して接合層４１が形成されるようにしてもよい。
この場合、半導体素子１００の一方の面に層１１ａからなるダイアタッチメントフィルムを貼り付け、基材１０３に層１１ｂからなるダイアタッチメントフィルムを貼り付けるようにすることもできる。また、３層以上からなる接合層の場合には、各層を振り分けてダイアタッチメントフィルムを形成するようにすることもできる。
以上、実施の形態について例示をした。しかし、本発明はこれらの記述に限定されるものではない。
前述の実施の形態に関して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、または、工程の追加、省略若しくは条件変更を行ったものも、本発明の特徴を備えている限り、本発明の範囲に包含される。
また、前述した各実施の形態が備える各要素は、可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
１ａ〜１ｃ 半導体装置、１１ 接合層、１１ａ 層、１１ｂ 層、１１ｃ 層、２１ 接合層、３１ 接合層、４１ 接合層、１００ 半導体素子、１０２ 凹部、１０３ 基材

Claims (8)

  1. 基材と、接合層を介して前記基材に接合された半導体素子と、を備えた半導体装置であって、
    前記接合層は、第１の層と、前記第１の層の接合温度における粘度よりも低い粘度を有する第２の層と、を有し、
    前記第１の層は、前記第１の層の端部が前記半導体素子の端部よりも内側に入り込んだ部分を有し、
    前記内側に入り込んだ部分の少なくとも一部が、前記第１の層の周縁から外側に押し出された前記第２の層の一部により充填されたことを特徴とする半導体装置。
  2. 前記第２の層の接合温度における粘度は、０．１Ｐａ・ｓ以上、１００Ｐａ・ｓ未満であることを特徴とする請求項１記載の半導体装置。
  3. 前記第１の層の接合温度における粘度は、１００Ｐａ・ｓ以上、１００００Ｐａ・ｓ以下であることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記接合層は、前記第２の層の前記第１の層とは反対側に設けられ前記第２の層の接合温度における粘度よりも高い粘度を有する第３の層をさらに有すること、を特徴とする請求項１〜３のいずれか１つに記載の半導体装置。
  5. 基材と、半導体素子と、を接合層を介して接合する工程を有する半導体装置の製造方法であって、
    前記接合層となる第１の層を形成する工程と、
    前記接合層となる前記第１の層の接合温度における粘度よりも低い粘度を有する第２の層を形成する工程と、
    を備え、
    前記第１の層の端部が前記半導体素子の端部よりも内側に入り込んだ部分を有するように前記第１の層を形成し、
    前記基材と、半導体素子と、を接合層を介して接合する工程において、前記内側に入り込んだ部分の少なくとも一部を、前記第１の層の周縁から外側に押し出された前記第２の層の一部により充填することを特徴とする半導体装置の製造方法。
  6. 前記第２の層を形成する工程において、前記第２の層の接合温度における粘度を０．１Ｐａ・ｓ以上、１００Ｐａ・ｓ未満にすることを特徴とする請求項５記載の半導体装置の製造方法。
  7. 前記第１の層を形成する工程において、前記第１の層の接合温度における粘度を１００Ｐａ・ｓ以上、１００００Ｐａ・ｓ以下にすることを特徴とする請求項５または６に記載の半導体装置の製造方法。
  8. 前記接合温度における前記粘度を、Ｂステージ状態とする際の条件、軟化温度、溶融温度よりなる群から選ばれた少なくともいずれかにより調整することを特徴とする請求項６または７に記載の半導体装置の製造方法。
JP2010104316A 2010-04-28 2010-04-28 半導体装置および半導体装置の製造方法 Pending JP2011233782A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010104316A JP2011233782A (ja) 2010-04-28 2010-04-28 半導体装置および半導体装置の製造方法
TW100106917A TW201203337A (en) 2010-04-28 2011-03-02 Nonvolatile memory device and method for manufacturing the same
US13/051,880 US20110267796A1 (en) 2010-04-28 2011-03-18 Nonvolatile memory device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010104316A JP2011233782A (ja) 2010-04-28 2010-04-28 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011233782A true JP2011233782A (ja) 2011-11-17

Family

ID=44858111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010104316A Pending JP2011233782A (ja) 2010-04-28 2010-04-28 半導体装置および半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20110267796A1 (ja)
JP (1) JP2011233782A (ja)
TW (1) TW201203337A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6004100B2 (ja) * 2013-05-24 2016-10-05 富士電機株式会社 半導体装置の製造方法
JP2016172344A (ja) 2015-03-17 2016-09-29 セイコーエプソン株式会社 電子デバイス、および、電子デバイスの製造方法
US12040300B2 (en) * 2021-11-04 2024-07-16 Airoha Technology Corp. Semiconductor package using hybrid-type adhesive

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04105333A (ja) * 1990-08-24 1992-04-07 Nec Corp 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002080268A1 (en) * 2001-03-30 2002-10-10 Infineon Technologies Ag A substrate for mounting a semiconductor chip
US7374420B2 (en) * 2003-12-19 2008-05-20 3M Innovative Properties Company Multi-layer adhesives and methods for bonding orthodontic appliances to tooth structure
TWI302423B (en) * 2005-05-13 2008-10-21 Lg Display Co Ltd Fabricating method of flexible display
JP4881044B2 (ja) * 2006-03-16 2012-02-22 株式会社東芝 積層型半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04105333A (ja) * 1990-08-24 1992-04-07 Nec Corp 半導体装置

Also Published As

Publication number Publication date
US20110267796A1 (en) 2011-11-03
TW201203337A (en) 2012-01-16

Similar Documents

Publication Publication Date Title
KR100987688B1 (ko) 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
JP5326281B2 (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
JP3904541B2 (ja) 半導体装置内蔵基板の製造方法
JP6207190B2 (ja) 半導体装置の製造方法
WO2015159338A1 (ja) 半導体装置およびその製造方法
JP5289484B2 (ja) 積層型半導体装置の製造方法
JP7203481B2 (ja) 電子部品装置の製造方法
US10796975B2 (en) Semiconductor package with supported stacked die
KR20090069315A (ko) 복합형 반도체 장치용 스페이서 시트, 그것을 이용한 반도체 패키지 및 복합형 반도체 장치의 제조 방법, 및 복합형 반도체 장치
US20120205820A1 (en) Encapsulating resin sheet and semiconductor device using the same, and manufacturing method for the semiconductor device
CN112310005A (zh) 布线结构
CN111863751A (zh) 布线结构
JP2011233782A (ja) 半導体装置および半導体装置の製造方法
CN111627878A (zh) 布线结构，封装结构及其制造方法
US9117813B2 (en) Integrated circuit package and method of making same
JP4324732B2 (ja) 半導体装置の製造方法
JP4480710B2 (ja) 半導体装置内蔵基板
JP2022100210A (ja) 半導体パッケージ用アンダーフィルフィルム及びこれを用いた半導体パッケージの製造方法
JP5891157B2 (ja) 半導体装置の製造方法
JP2023505277A (ja) 半導体パッケージ用アンダーフィルフィルム及びこれを用いた半導体パッケージの製造方法
JP2004063936A (ja) 面実装構造体の形成方法、面実装構造体、および封止樹脂フィルム
JP2010212725A (ja) 半導体装置
JP2010027920A (ja) 半導体装置の製造方法および半導体構成体組立体
JP2002084108A (ja) 伝送線路チップとその製造方法及びマルチチップモジュール
JP4439339B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130722

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140130