JP2011233006A - 電子回路、画像形成装置およびddr−sdramの初期化方法 - Google Patents
電子回路、画像形成装置およびddr−sdramの初期化方法 Download PDFInfo
- Publication number
- JP2011233006A JP2011233006A JP2010103885A JP2010103885A JP2011233006A JP 2011233006 A JP2011233006 A JP 2011233006A JP 2010103885 A JP2010103885 A JP 2010103885A JP 2010103885 A JP2010103885 A JP 2010103885A JP 2011233006 A JP2011233006 A JP 2011233006A
- Authority
- JP
- Japan
- Prior art keywords
- ddr
- sdram
- internal memory
- electronic circuit
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】電子回路31は、DDR−SDRAM33より短いアクセス時間を有する内部メモリ47と、不揮発性メモリ32に記憶されたプログラムにしたがって、内部メモリ47およびDDR−SDRAM33を利用して各種処理を実行する制御部41と、制御部41から、内部メモリ47へのアクセスとDDR−SDRAM33へのアクセスとを切替える切替部50とを備える。制御部41は、不揮発性メモリ32から、DDR−SDRAM33を初期化するための初期化プログラムを読み込み、読み込んだ初期化プログラムを内部メモリ47に格納し、内部メモリ47に格納された初期化プログラムを用いてDDR−SDRAM33を初期化する。
【選択図】図2
Description
本構成によれば、DDR−SDRAMの初期化後において、内部メモリを有効に使用できる。
本構成によれば、DDR−SDRAMの初期化後、通信回線を介して受信したデータを記憶するために内部メモリを使用できる。
本構成によれば、省電力モード時に内部メモリを有効に利用でき、かつDDR−SDRAMにデータを記憶する時よりも省電力化できる。
本構成によれば、通信回線を介して受信した受信データの容量が大きい場合に、受信データが内部メモリから溢れるのを抑制できる。
本構成によれば、省電力モード時に内部メモリを有効に利用できる。
本構成によれば、内部メモリをより有効に利用できる。
本構成によれば、DDR−SDRAMの初期化に要する時間をさらに短縮できる。
本構成によれば、この場合、例えば、DDR−SDRAMリード要求に係る処理と並行して、内部メモリリード要求に応じて内部メモリからデータを読み出し、読み出されたデータを切替部内に一時的に保管して要求先へのデータ出力を保留する。そして、DDR−SDRAM内のデータを要求先に出力の完了後、即座に内部メモリ内のデータを要求先に出力することができる。
本構成によれば、切替部をDMA制御部によって構成することによって、内部メモリおよびDDR−SDRAMへのアクセス処理を好適に行い、アクセス時間を短縮することができる。
本構成によれば、DDR−SDRAMの初期化後において、内部メモリとDDR−SDRAMとを利用した処理を好適に行うことができる。また、複数の制御部によって、内部メモリとDDR−SDRAMとを利用した処理を行う場合においても、データ読み出し処理を好適に行うことができる。
本構成によれば、DDR−SDRAMの初期化時間を好適に短縮することができる。
本構成によれば、内部メモリをDDR−SDRAMの初期化以後においても有効に利用できるため、内部メモリを合理的に使用できる。
本発明の一実施形態について図1から図5を参照して説明する。
図1は、複数のパーソナルコンピュータ(以下、「PC」と記す)10と、プリンタ30(画像形成装置の一例)とを含む印刷システムの電気的構成を示すブロック図である。なお、画像形成装置はプリンタに限られず、例えば、ファクシミリ、コピー機であってもよいし、それらの機能を備えた複合機であってもよい。
次に図2を参照して、ASIC31の構成を説明する。図2は、ASIC31の概略的な構成を示すブロック図である。
次に、図3を参照して外部DDR33の初期化方法について説明する。外部DDR33の初期化は、プリンタ30の電源ON、すなわち、ASIC31への電源の印加に応じて開始される。
次に、図4および図5を参照して、DMA制御部50によるメモリアクセスの調停制御を説明する。図4はDMA制御部50によるメモリアクセス制御の手順の概要を示すフローチャートであり、図5は、本実施形態におけるメモリアクセスの際の、第1CPU41とDMA制御部50との関係を詳細に示すフローチャートである。
外部ROM32に記憶された初期化プログラムを利用して外部DDR33を初期化する場合、外部ROM32のみを利用して外部DDR33を初期化する場合と比べて、外部ROM32へのアクセス回数を低減することができる。そのため、内部メモリとして、例えば、外部ROM32より動作速度の速い(アクセス時間の短い)SRAM47を使用することによって、外部DDR33の初期化時間を短縮することができる。また、第1CPU41は、外部DDR33の初期化後において、DMA制御部(切替部)50によって、初期化用途以外にSRAM47を有効に利用することができる。すなわち、内部メモリを合理的に利用しつつ、外部DDR−SDRAMの初期化時間を好適に短縮することができる。
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
31…ASIC
32…外部ROM
33…外部DDR2−SDRAM
37…画像形成部
41…第1CPU
42…第2CPU
43…ネットワークI/F
47…SRAM
50…DMA制御部
51…DMA調停回路
52…内部メモリ/外部メモリ選択回路
53…リードデータ選択回路
Claims (15)
- DDR−SDRAMより短いアクセス時間を有する内部メモリと、
不揮発性メモリに記憶されたプログラムにしたがって、前記内部メモリおよび前記DDR−SDRAMを利用して各種処理を実行する制御部と、
前記制御部、前記内部メモリ、および前記DDR−SDRAMに接続され、前記制御部から、前記内部メモリへのアクセスと前記DDR−SDRAMへのアクセスとを切替える切替部とを備え、
前記制御部は、
前記不揮発性メモリから、該不揮発性メモリに記憶された、前記DDR−SDRAMを初期化するための初期化プログラムを読み込み、読み込んだ前記初期化プログラムを前記内部メモリに格納し、
前記内部メモリに格納された前記初期化プログラムを用いて前記DDR−SDRAMを初期化する、電子回路。 - 請求項1に記載の電子回路において、該電子回路は、
前記切替部に接続され、前記DDR−SDRAMの初期化後において、前記制御部以外からの前記内部メモリへのアクセスを可能にするインターフェース回路をさらに備える、電子回路。 - 請求項2に記載の電子回路において、
前記インターフェース回路は、通信回線を介して外部からデータを受信し、受信データを前記内部メモリに送信する通信インターフェースである、電子回路。 - 請求項3に記載の電子回路において、該電子回路は、動作モードとして通常モードと前記通常モードより電力消費の少ない省電力モードとを有し、
前記切替部は、DDR−SDRAMの初期化後、前記動作モードが前記通常モードから前記省電力モードに移行した場合、前記受信データの送信先を前記DDR−SDRAMから前記内部メモリに切替える、電子回路。 - 請求項4に記載の電子回路において、
前記制御部は、前記省電力モードにおいて前記通信インターフェースがデータを受信したことをトリガーとして、前記省電力モードから前記通常モードに復帰する、電子回路。 - 請求項4または請求項5に記載の電子回路において、
前記制御部は、前記通常モード時において動作するメイン制御部と前記省電力モード時において動作するサブ制御部とを含み、
前記サブ制御部は、前記通常モードから前記省電力モードへの移行時に、前記内部メモリに記憶されているプログラムを読込んで動作を開始する、電子回路。 - 請求項6に記載の電子回路において、
前記メイン制御部は、前記DDR−SDRAMの初期化後において前記通常モードから前記省電力モードに移行する前に、前記内部メモリに前記サブ制御部が動作するための前記プログラムを書き込み、
前記省電力モード時、前記メイン制御部および前記DDR−SDRAMの動作が停止される、電子回路。 - 請求項1から請求項7のいずれか一項に記載の電子回路において、
前記初期化プログラムは圧縮して前記不揮発性メモリに記憶されており、
前記制御部は、前記不揮発性メモリから読み出した前記初期化プログラムを解凍して前記内部メモリに記憶する、電子回路。 - 請求項1から請求項8のいずれか一項に記載の電子回路において、
前記切替部は、DDR−SDRAMの初期化後において、前記DDR−SDRAM内のデータを読み出すDDR−SDRAMリード要求を受信した後に、前記内部メモリ内のデータを読み出す内部メモリリード要求を受信した場合、前記DDR−SDRAMリード要求に応じて読み出した前記DDR−SDRAM内のデータを要求先に出力した後に、前記内部メモリリード要求に応じて読み出した前記内部メモリ内のデータを要求先に出力する、電子回路。 - 請求項9に記載の電子回路において、
前記切替部は、前記DDR−SDRAMリード要求に係る処理が終了するまで前記内部メモリリード要求に係る処理の一部を保留する、電子回路。 - 請求項1から請求項10のいずれか一項に記載の電子回路において、
前記切替部は、DMA制御部によって構成され、
前記DMA制御部は、
前記制御部に接続されるDMA調停回路と、
前記内部メモリおよびDDR−SDRAMからの読み出しデータを受け取り、前記読み出しデータの選択および選択された前記読み出しデータの出力先を選択するリードデータ選択回路と、
前記DMA調停回路に接続され、前記制御部がアクセスするメモリを選択する内部メモリ/DDR−SDRAM選択回路とを含む、電子回路。 - DDR−SDRAMより短いアクセス時間を有する内部メモリと、
前記内部メモリおよび前記DDR−SDRAMにアクセスして各種処理を実行する制御部と、
前記制御部、前記内部メモリ、および前記DDR−SDRAMに接続され、前記制御部から、前記内部メモリへのアクセスと前記DDR−SDRAMへのアクセスとを切替える切替部とを備え、
前記切替部は、前記DDR−SDRAM内のデータを読み出すDDR−SDRAMリード要求を受信した後に、前記内部メモリ内のデータを読み出す内部メモリリード要求を受信した場合、前記DDR−SDRAMリード要求に応じて読み出した前記DDR−SDRAM内のデータを要求先に出力した後に、前記内部メモリリード要求に応じて読み出した前記内部メモリ内のデータを要求先に出力する、電子回路。 - 被記録媒体に画像を形成する画像形成装置であって、
請求項1から請求項12のいずれか一項に記載の電子回路と、
前記制御部によって実行される、該画像形成装置の動作を制御するための各種プログラムが格納された前記不揮発性メモリと、
前記DDR−SDRAMと、
前記電子回路の制御に基づいて、画像を形成する画像形成部と、
を備えた画像形成装置。 - DDR−SDRAMを初期化する方法であって、前記電子回路は、前記DDR−SDRAMよりアクセス時間の短い内部メモリを備え、該方法は、
不揮発性メモリから、該不揮発性メモリに記憶された、前記DDR−SDRAMを初期化するための初期化プログラムを前記電子回路に読み込む工程と、
読み込んだ前記初期化プログラムを前記内部メモリに格納する工程と、
前記内部メモリに格納された前記初期化プログラムを用いて前記DDR−SDRAMを初期化する工程と、
を含む、DDR−SDRAMの初期化方法。 - 請求項14に記載の方法は、
前記初期化する工程の後において、前記電子回路の外部から前記内部メモリにアクセスする外部アクセス工程をさらに含む、DDR−SDRAMの初期化方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010103885A JP5823097B2 (ja) | 2010-04-28 | 2010-04-28 | 電子回路、画像形成装置およびddr−sdramの初期化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010103885A JP5823097B2 (ja) | 2010-04-28 | 2010-04-28 | 電子回路、画像形成装置およびddr−sdramの初期化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011233006A true JP2011233006A (ja) | 2011-11-17 |
JP5823097B2 JP5823097B2 (ja) | 2015-11-25 |
Family
ID=45322257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010103885A Active JP5823097B2 (ja) | 2010-04-28 | 2010-04-28 | 電子回路、画像形成装置およびddr−sdramの初期化方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5823097B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014057762A (ja) * | 2012-09-19 | 2014-04-03 | Olympia:Kk | 遊技機 |
CN110930293A (zh) * | 2019-11-21 | 2020-03-27 | 中国航空工业集团公司西安航空计算技术研究所 | 一种基于有限状态机的ddr读访问信用管理方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0262642A (ja) * | 1988-08-30 | 1990-03-02 | Nec Corp | バス切替方式 |
JP2003015954A (ja) * | 2001-06-28 | 2003-01-17 | Sharp Corp | 半導体記憶装置および情報機器、半導体記憶装置のアクセス期間設定方法 |
JP2003271551A (ja) * | 2002-03-18 | 2003-09-26 | Fujitsu Ltd | マイクロコンピュータ、バス制御回路およびマイクロコンピュータにおけるデータアクセス方法 |
JP2005074911A (ja) * | 2003-09-02 | 2005-03-24 | Fuji Xerox Co Ltd | 画像処理装置 |
JP2005276104A (ja) * | 2004-03-26 | 2005-10-06 | Nec Electronics Corp | マイクロコンピュータ |
JP2006221381A (ja) * | 2005-02-09 | 2006-08-24 | Sharp Corp | プロセッサシステム、該プロセッサシステムを備えた画像形成装置 |
JP2007087375A (ja) * | 2005-08-26 | 2007-04-05 | Nec Electronics Corp | メモリ制御システムおよびメモリ制御回路 |
JP2007334815A (ja) * | 2006-06-19 | 2007-12-27 | Brother Ind Ltd | 情報処理装置、プログラム読出制御方法 |
JP2007334816A (ja) * | 2006-06-19 | 2007-12-27 | Brother Ind Ltd | 情報処理装置、プログラム読出制御方法 |
JP2008065434A (ja) * | 2006-09-05 | 2008-03-21 | Matsushita Electric Ind Co Ltd | プログラム起動制御装置 |
JP2010039645A (ja) * | 2008-08-01 | 2010-02-18 | Fujitsu Ltd | 制御装置、情報処理装置、及びメモリモジュール認識方法 |
-
2010
- 2010-04-28 JP JP2010103885A patent/JP5823097B2/ja active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0262642A (ja) * | 1988-08-30 | 1990-03-02 | Nec Corp | バス切替方式 |
JP2003015954A (ja) * | 2001-06-28 | 2003-01-17 | Sharp Corp | 半導体記憶装置および情報機器、半導体記憶装置のアクセス期間設定方法 |
JP2003271551A (ja) * | 2002-03-18 | 2003-09-26 | Fujitsu Ltd | マイクロコンピュータ、バス制御回路およびマイクロコンピュータにおけるデータアクセス方法 |
JP2005074911A (ja) * | 2003-09-02 | 2005-03-24 | Fuji Xerox Co Ltd | 画像処理装置 |
JP2005276104A (ja) * | 2004-03-26 | 2005-10-06 | Nec Electronics Corp | マイクロコンピュータ |
JP2006221381A (ja) * | 2005-02-09 | 2006-08-24 | Sharp Corp | プロセッサシステム、該プロセッサシステムを備えた画像形成装置 |
JP2007087375A (ja) * | 2005-08-26 | 2007-04-05 | Nec Electronics Corp | メモリ制御システムおよびメモリ制御回路 |
JP2007334815A (ja) * | 2006-06-19 | 2007-12-27 | Brother Ind Ltd | 情報処理装置、プログラム読出制御方法 |
JP2007334816A (ja) * | 2006-06-19 | 2007-12-27 | Brother Ind Ltd | 情報処理装置、プログラム読出制御方法 |
JP2008065434A (ja) * | 2006-09-05 | 2008-03-21 | Matsushita Electric Ind Co Ltd | プログラム起動制御装置 |
JP2010039645A (ja) * | 2008-08-01 | 2010-02-18 | Fujitsu Ltd | 制御装置、情報処理装置、及びメモリモジュール認識方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014057762A (ja) * | 2012-09-19 | 2014-04-03 | Olympia:Kk | 遊技機 |
CN110930293A (zh) * | 2019-11-21 | 2020-03-27 | 中国航空工业集团公司西安航空计算技术研究所 | 一种基于有限状态机的ddr读访问信用管理方法 |
CN110930293B (zh) * | 2019-11-21 | 2023-06-13 | 中国航空工业集团公司西安航空计算技术研究所 | 一种基于有限状态机的ddr读访问信用管理方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5823097B2 (ja) | 2015-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2592415C2 (ru) | Устройство формирования изображения и способ управления им | |
JP5094666B2 (ja) | マルチプロセッサシステム及びその制御方法、並びに、コンピュータプログラム | |
JP2007219581A (ja) | メモリコントローラおよびこれを搭載する電子機器 | |
TW200910100A (en) | Cache memory having configurable associativity | |
JP5102789B2 (ja) | 半導体装置及びデータプロセッサ | |
GB2484204A (en) | Power management of processor cache during processor sleep | |
WO2010000101A1 (zh) | 用于嵌入式***扩展存储空间的装置和方法 | |
TW201423403A (zh) | 共用資源的存取請求之有效率處理 | |
JP5823097B2 (ja) | 電子回路、画像形成装置およびddr−sdramの初期化方法 | |
EP3884386A1 (en) | Programming and controlling compute units in an integrated circuit | |
JP2005038427A (ja) | ダイナミック周波数スケーリングキャッシュメモリの休止時間を利用する方法、回路及びシステム | |
JP2001034530A (ja) | マイクロコンピュータおよびメモリアクセス制御方法 | |
JP4693843B2 (ja) | メモリ制御装置及びメモリ制御方法 | |
JP2007052525A (ja) | データ処理装置、データ処理方法 | |
JP4502792B2 (ja) | データバッファ回路 | |
JP2011248780A (ja) | プログラムの実行制御方法 | |
JP5783348B2 (ja) | 制御装置、制御プログラム、画像形成装置 | |
JP2002149591A (ja) | プロセッサ・ローカル・バス・システムでのバス最適化の方法および装置 | |
JP2006164070A5 (ja) | ||
CN111541825B (zh) | 电子装置及其控制方法 | |
JP4869301B2 (ja) | 画像処理装置 | |
JP4633334B2 (ja) | 情報処理装置およびメモリアクセス調停方法 | |
US20050050360A1 (en) | Controller, image processing apparatus, and method of controlling execution of program | |
JP5705185B2 (ja) | 通信装置及びその制御方法、並びに、コンピュータプログラム | |
JP4862395B2 (ja) | 情報処理装置及び情報処理装置の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131031 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140304 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20140407 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140603 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140611 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20140822 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150715 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151007 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5823097 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |