JP2011229194A - スイッチング電源、電子回路 - Google Patents
スイッチング電源、電子回路 Download PDFInfo
- Publication number
- JP2011229194A JP2011229194A JP2008327675A JP2008327675A JP2011229194A JP 2011229194 A JP2011229194 A JP 2011229194A JP 2008327675 A JP2008327675 A JP 2008327675A JP 2008327675 A JP2008327675 A JP 2008327675A JP 2011229194 A JP2011229194 A JP 2011229194A
- Authority
- JP
- Japan
- Prior art keywords
- load circuit
- condition
- circuit
- power supply
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
【課題】本発明は、これらの問題に鑑みて、負荷回路の必要性に応じて、電力損失と応答特性のバランスを適切に実現するスイッチング電源および電子回路を提供する。
【解決手段】本発明のスイッチング電源1は、負荷回路2に第1経路3を介して電流を供給する電源4と、第1経路3の短絡と開放を制御するスイッチ5と、スイッチ5が第1経路3を開放する際に、第2経路6を介して負荷回路2の電流を整流する整流回路7と、を備え、整流回路7は、互いに並列接続されるMOSトランジスタ8とダイオード9を有し、所定の第1条件では、MOSトランジスタ8が短絡状態となって負荷回路2を整流し、所定の第2条件では、MOSトランジスタ8開放状態となってダイオード9が負荷回路2を整流する。
【選択図】図1
【解決手段】本発明のスイッチング電源1は、負荷回路2に第1経路3を介して電流を供給する電源4と、第1経路3の短絡と開放を制御するスイッチ5と、スイッチ5が第1経路3を開放する際に、第2経路6を介して負荷回路2の電流を整流する整流回路7と、を備え、整流回路7は、互いに並列接続されるMOSトランジスタ8とダイオード9を有し、所定の第1条件では、MOSトランジスタ8が短絡状態となって負荷回路2を整流し、所定の第2条件では、MOSトランジスタ8開放状態となってダイオード9が負荷回路2を整流する。
【選択図】図1
Description
本発明は、負荷回路に供給される電流を、高速および低速の応答特性を切り替えながら整流できる整流機能を有するスイッチング電源および電子回路に関するものである。
従来、電源から負荷回路に電力を供給する(電圧や電流を供給する)スイッチング電源や電力供給回路などの電力供給装置が、電子回路や電子機器において用いられている。このような電力供給装置は、例えばDC−DCコンバータなどの装置として実現されることがある。
近年の電子機器は、負荷回路が中央演算処理装置(以下、「CPU」という)を有し、CPUがソフトウェアプログラムを動作させる構成を有していることが多い。このような負荷回路では、動作させるソフトウェアプログラムの種類やプロセスの種類によって、負荷回路に供給されている電流が整流される際の応答特性が異なりうる。
例えば、ソフトウェアプログラムの処理負荷が大きい場合には、整流においては高速な応答特性が必要とされ、ソフトウェアプログラムの処理負荷が小さい場合には、整流においては高速な応答特性は必要とされない。
一方で、整流回路としては、ダイオードを用いたものやMOSトランジスタを用いたもの(例えば、特許文献1参照)が提案されている。
特開平4−49844号公報
特許文献1に開示されるDC−DCコンバータは、ダイオードを用いた整流回路では、電力損失が大きくなることを考慮して、ダイオードの代わりにMOSトランジスタを用いた整流回路を備えている。
しかしながら、ダイオードの代わりにMOSトランジスタを用いた整流回路は、電力損失を低減できる代わりに応答特性が悪くなる問題を引き起こす。一方で、ダイオードを用いた整流回路は、電力損失を大きくさせる問題を引き起こす。
このように、従来の技術におけるスイッチング電源では、電力損失と応答特性とのバランスを実現できなかった。
本発明は、これらの問題に鑑みて、負荷回路の必要性に応じて、電力損失と応答特性のバランスを適切に実現するスイッチング電源および電子回路を提供することを目的とする。
上記課題に鑑み、本発明のスイッチング電源は、負荷回路に第1経路を介して電流を供給する電源と、第1経路の短絡と開放を制御するスイッチと、スイッチが第1経路を開放する際に、第2経路を介して負荷回路の電流を整流する整流回路と、を備え、整流回路は、互いに並列接続されたMOSトランジスタとダイオードを有し、所定の第1条件では、MOSトランジスタが短絡状態となって負荷回路を整流し、所定の第2条件では、MOSトランジスタ開放状態となってダイオードが負荷回路を整流する。
本発明のスイッチング電源は、負荷回路が電力損失低減よりも応答特性を優先する場合には、応答特性を優先する経路を形成でき、応答特性よりも電力損失低減を優先する場合には、電力損失低減を優先する経路を形成できる。
また、回路規模の増大もなく、容易かつ簡便な構成で、スイッチング電源が実現できる。 特に、負荷回路がソフトウェアプログラムを動作させる場合には、整流に対する要求は頻繁に変動するので、この変動に追随して、電力損失低減と応答特性との優先度を切り替えながら、スイッチング電源は、負荷回路の電流を整流できる。
本発明の第1の発明に係るスイッチング電源は、負荷回路に第1経路を介して電流を供給する電源と、第1経路の短絡と開放を制御するスイッチと、スイッチが第1経路を開放する際に、第2経路を介して負荷回路の電流を整流する整流回路と、を備え、整流回路は、互いに並列接続されたMOSトランジスタとダイオードを有し、所定の第1条件では、MOSトランジスタが短絡状態となって負荷回路を整流し、所定の第2条件では、MOSトランジスタ開放状態となってダイオードが負荷回路を整流する
この構成により、負荷回路の整流において高速応答性を必要とする場合と消費電力削減を必要とする場合とのそれぞれに最適に対応した、負荷回路の整流が行われる。
この構成により、負荷回路の整流において高速応答性を必要とする場合と消費電力削減を必要とする場合とのそれぞれに最適に対応した、負荷回路の整流が行われる。
本発明の第2の発明に係るスイッチング電源では、第1の発明に加えて、整流回路の一端は、固定電位を有する固定端子に接続され、他端は、負荷回路に接続され、第1条件では、負荷回路は、MOSトランジスタを介して、固定端子に接続し、第2条件では、負荷回路は、ダイオードを介して、固定端子に接続する。
本発明の第3の発明に係るスイッチング電源では、第1から第2のいずれかの発明に加えて、整流回路は、負荷回路を固定端子に短絡することで、負荷回路の有する電流値を所定値に変動させる。
これらの構成により、負荷回路の電位が固定端子の電位と平衡状態になるように、整流回路は、負荷回路の電流を整流できる。更に、高速応答性を必要とする場合には、ダイオードを経由する整流が、消費電力削減を必要とする場合には、MOSトランジスタを経由する整流が行われる。
本発明の第4の発明に係るスイッチング電源では、第1から第3のいずれかの発明に加えて、第1条件および第2条件は、負荷回路の有する電流値の変動に要する変動時間に基づいて定められ、第1条件は、変動時間が所定時間以上でよい場合に設定され、第2条件は、変動時間が所定時間未満の必要がある場合に設定される。
この構成により、負荷回路が高速応答性を要求する場合と消費電力削減を要求する場合とを区別できる。
本発明の第5の発明に係るスイッチング電源では、第4の発明に加えて、第1条件および第2条件のいずれかを設定する設定部を更に備え、設定部は、変動時間が所定時間以上でよい場合に、整流回路に対して第1条件を設定し、変動時間が所定時間未満の必要がある場合に、整流回路に対して第2条件を設定する。
この構成により、負荷回路の整流において、高速応答性を消費電力削減のいずれを優先するのかが、確実に切り分けできる。
本発明の第6の発明に係るスイッチング電源では、第5の発明に加えて、設定部は、負荷回路が動作させるソフトウェアプログラムの動作内容および負荷回路の所要電力の少なくとも一方に基づいて、第1条件と第2条件のいずれかを選択する。
この構成により、負荷回路の動作状態に基づいて第1条件もしくは第2条件とが最適に設定できる。
本発明の第7の発明に係るスイッチング電源では、第1から第6のいずれかの発明に加えて、固定端子は、接地されている。
この構成により、負荷回路は、接地電圧に対応するまで整流される。
本発明の第8の発明に係るスイッチング電源では、第1から第7のいずれかの発明に加えて、第2経路は、負荷回路と並列接続されるキャパシタンスと、負荷回路と直列接続されるインダクタンスと、を更に備える。
本発明の第9の発明に係るスイッチング電源は、負荷回路と、負荷回路と並列接続されると共に第1経路を介して電流を供給する電源と、第1経路の短絡と開放を制御するスイッチと、スイッチが第1経路を開放する際に、第2経路を介して負荷回路への電流を整流する整流回路と、を備え、整流回路は、電源および負荷回路と並列接続されていると共にその一端が固定電位を有する固定端子に接続され、その他端が負荷回路に接続され、整流回路は、互いに並列接続されたMOSトランジスタとダイオードを有し、所定の第1条件では、負荷回路は、MOSトランジスタを介して、固定端子に短絡し、所定の第2条件では、負荷回路は、ダイオードを介して、固定端子に短絡し、第2経路は、負荷回路と並列接続されるキャパシタンスと、負荷回路と直列接続されるインダクタンスと、を有する。
この構成により、負荷回路の整流において高速応答性を必要とする場合と消費電力削減を必要とする場合とのそれぞれに最適に対応した、負荷回路の整流が行われる。
以下、図面を参照しながら、本発明の実施の形態を説明する。
なお、本明細書においてスイッチング電源は、DC−DCコンバータや電力供給装置などに適用される、負荷回路への電流や電力の供給を制御する装置、電子回路、半導体集積回路、電子基板などを含む。
(実施の形態1)
まず、全体概要を図1〜図3を用いて説明する。
まず、全体概要を図1〜図3を用いて説明する。
図1、図2、図3は、本発明の実施の形態1におけるスイッチング電源のブロック図であり、図2は、第1経路が導電して電源が負荷回路へ電流を供給する状態を示し、図3は、第2経路が導電して負荷回路の電流を整流する状態を示している。このため、図1では、第1経路と第2経路の両方を図面上に表示し、図2では、第1経路のみを図面上に表示し、図3では、第2経路のみを図面上に表示している。
スイッチング電源1は、負荷回路2に第1経路3を介して電流を供給する電源4と、第1経路3の短絡と開放を制御するスイッチ5と、スイッチ5が第1経路3を開放する際に第2経路6を介して負荷回路2の電流を整流する整流回路7と、を備えている。整流回路7は、更に互いに並列接続されたMOSトランジスタ8とダイオード9とを有している。整流回路7は、所定の第1条件においては、MOSトランジスタ8が短絡状態となって負荷回路2の電流を整流する。所定の第2条件においては、整流回路7は、MOSトランジスタが開放状態となって、ダイオード9が負荷回路2の電流を整流する。
電源4は、家庭用電源やバッテリーであり、通常は負荷回路2の動作に必要な電流を、負荷回路2に供給する。負荷回路2は、この電流を受けて動作する。加えて,スイッチング電源1から負荷回路2に供給する電流は,必要に応じて増加と減少をさせる必要があり、スイッチ5は増加させる際に短絡し,整流回路7は減少させる際に短絡する。電源4が負荷回路2に電流を供給している場合は、スイッチ5が短絡して、電源4と負荷回路2とを第1経路3を介して導電させる。一方、負荷回路2の電流を整流する場合には、スイッチ5が開放されて、第1経路3が遮断される。このため、第2経路6が導電し、固定電位を有する固定端子10と負荷回路2とが、第2経路6を介して導電される。ここで、固定電位は接地電位であって、固定端子10は接地端子でもよい。
このように、負荷回路2は、電流の供給を受ける必要性と、電流を整流する必要性のある期間とを含む。電流の供給を受ける期間は、第1経路3が導電して、負荷回路2は電源4からの電流を受ける。電流を整流する期間は、第1経路3が遮断されることで第2経路6が導電して、負荷回路2は、整流される。
ここで、スイッチング電源1では、整流回路7が、互いに並列接続されるMOSトランジスタ8とダイオード9とを備えている。MOSトランジスタ8が短絡する場合には、固定端子10と負荷回路2とがMOSトランジスタ8を経由して導電し、MOSトランジスタ8が負荷回路2の電流を整流する。一方、MOSトランジスタ8が開放される場合には、固定端子10と負荷回路2とがダイオード9を経由して導電し、ダイオード9が負荷回路2の電流を整流する。
MOSトランジスタ8を介した整流では、負荷回路2の有する電流値が所定値になるまでに要する変動時間は長い。
これに対して、ダイオード9を介した整流では、負荷回路2の有する電流値が所定値になるまでに要する変動時間は、MOSトランジスタ8での場合よりも短い。
スイッチング電源1は、MOSトランジスタ8とダイオード9とを使い分けできる整流回路7を備えているので、スイッチング電源1は、長時間での整流と短時間での整流とを必要に応じて使い分けできる。すなわち、スイッチング電源1は、長時間の応答特性を有する整流と、短時間の応答特性を有する整流とを、使い分けることができる。
ここで、MOSトランジスタ8を介した整流では、応答特性は長いが、電力損失が小さい特性がある。一方、ダイオード9を介した整流では、応答特性は短いが、電力損失が大きい特性がある。例えば、負荷回路2での動作内容によっては、応答特性を優先したい場合と、電力損失の低減を優先したい場合とがある。消費電力削減と性能向上が要求される電子機器においては、整流における特性が使い分けられることが好適である。
実施の形態1のスイッチング電源1は、電子機器の消費電力削減と性能向上とを両立させることができる。
(負荷回路への電流供給)
図2を用いて、負荷回路2への電流供給について説明する。
図2を用いて、負荷回路2への電流供給について説明する。
図2は、第1経路3が導電して、電源4が負荷回路2に電流を供給している状態を示している。図2では、スイッチ5が短絡しており、第1経路3が導電している。第1経路3の途中から整流回路7を介して固定端子10につながる線路では、MOSトランジスタ8が開放されている限りは、ダイオード9の導電方向が逆であるので、電源4からの電流は、整流回路7を通って固定端子10には流れない。このため、電源4は、第1経路3を介して、負荷回路2に電流を供給できる。
図2に示されるとおり、スイッチ5が短絡している期間は、電源4は、負荷回路4へ電流を供給する。なお、このとき図2に示されるとおり、スイッチング電源1は、負荷回路2に入力する信号を平滑化できるキャパシタンス11とインダクタンス12を備えている。
キャパシタンス11は、負荷回路2に対して並列に接続され、インダクタンス12は、負荷回路2に対して直列に接続される。このように接続されるキャパシタンス11とインダクタンス12により、負荷回路2に入力される信号が平滑化されると共にスイッチング電源1から負荷回路2に送られる電流をリニアに増加あるいは減少させることができる。
(負荷回路の整流)
図3を用いて、負荷回路2の整流について説明する。
図3を用いて、負荷回路2の整流について説明する。
図3は、第1経路3が遮断され、第2経路6が導電して、負荷回路2の電流が整流されている状態を示している。図2では、スイッチ5が開放されており、第1経路3が遮断されている。この結果、MOSトランジスタ8もしくはダイオード9のいずれかが必ず固定端子10と負荷回路2との間を導電するので、固定端子10から負荷回路2にかけての線路である第2経路6が導電する。このため、負荷回路2が有する電流は、固定端子10の有する所定電位に基づいて整流される。
図3に示されるとおり、スイッチ5が開放されると、第2経路6が導電する。この結果、整流回路7、第2経路6、負荷回路2、固定端子10により形成される線路が導電し、負荷回路2の有する電流が、固定端子10の電位を基準に整流される。
ここで、上述の通り、負荷回路2と並列接続されるキャパシタンス11と、負荷回路2と直列接続されるインダクタンス12とが備わっていることで、整流回路7は、リニアに整流できる。
なお、整流回路7は、MOSトランジスタ8とダイオード9とを整流において使い分けることができるので、応答特性と電力損失の特性が異なる経路で整流を実現できる。
各部の詳細についても説明する。
(スイッチ)
ここで、スイッチ5は、種々の形態によるスイッチで良いが、MOSトランジスタSmで構成されることも好適である。
ここで、スイッチ5は、種々の形態によるスイッチで良いが、MOSトランジスタSmで構成されることも好適である。
MOSトランジスタは、ゲート端子への入力の値によってその短絡と開放(ONとOFF)が容易に決定される。例えば、MOSトランジスタSmがP−MOSトランジスタである場合には、ゲート端子にLoレベル信号(所定の閾値よりも低い電圧の信号であって、論理値が値「0」となる信号)が入力すると、MOSトランジスタSmは短絡して、第1経路3を導電する。逆に、ゲート端子にHiレベル信号(所定の閾値よりも高い電圧の信号であって、論理値が値「1」である信号)が入力すると、MOSトランジスタSmは開放されて、第1経路3が遮断される。
またMOSトランジスタSmがN−MOSトランジスタである場合には、ゲート端子にLoレベル信号が入力すると、MOSトランジスタSmは開放されて、第1経路3が遮断される。逆にゲート端子にHiレベル信号が入力すると、MOSトランジスタSmは短絡して、第1経路3が導電する。MOSトランジスタのスイッチング特性は非常に高速であり、消費電力も小さい。このため、導電と遮断を切り替えるスイッチ5として、MOSトランジスタが用いられることは好適である。
なお、スイッチ5は、MOSトランジスタ以外であっても、導電スイッチ、機械スイッチなど様々な態様のスイッチが用いられればよい。
(第1経路)
第1経路3は、電源4から負荷回路2までを直接結ぶ経路である。図1〜図3に示される電子回路では、第1経路3は、電源4から負荷回路2までを結び、外周部分の線路である。図においては、単純化された電子回路が示されているので、第1経路3においては、インダクタンス12しか存在しないが、回路構成によって、第1経路3において様々な回路素子が存在しても良い。
第1経路3は、電源4から負荷回路2までを直接結ぶ経路である。図1〜図3に示される電子回路では、第1経路3は、電源4から負荷回路2までを結び、外周部分の線路である。図においては、単純化された電子回路が示されているので、第1経路3においては、インダクタンス12しか存在しないが、回路構成によって、第1経路3において様々な回路素子が存在しても良い。
第1経路3は、上述の通り、スイッチ5によってその導電と遮断とが切り替えられる。
(負荷回路)
負荷回路2は、所定の動作を行う回路である。所定の動作を行う際に、電源4からの電流の供給を受けると共に、有している電流を放電あるいは充電する整流を必要とする。
負荷回路2は、所定の動作を行う回路である。所定の動作を行う際に、電源4からの電流の供給を受けると共に、有している電流を放電あるいは充電する整流を必要とする。
負荷回路2は、例えばCPUやDSP(Digital Signal Processor)などのプロセッサや、所定の演算を行う電子回路や半導体集積回路を含む。これらの負荷回路は、所定の動作を行うが、プログラムを動作させる場合などは、プログラムの内容によっては整流時に、応答特性を優先するのか電力損失の低減を優先するのかが変化する。このため、負荷回路2は、ある場合には応答特性の早い整流を要求し、別の場合には電力損失の小さい(すなわち応答特性は遅くても良い)整流を要求する。
(第2経路)
第2経路6は、整流時に負荷回路2と固定端子10とを導電する経路である。固定端子10、整流回路7、負荷回路2が接続されて導電されるので、インダクタンス12の働きによって、スイッチング電源1から負荷回路2へ供給される電流がリニアに減少される。第2経路6は、スイッチ5が開放されることで導電する。すなわち、スイッチ5の切り替えによって第1経路2の導電状態から第2経路6の導電状態に変化する。
第2経路6は、整流時に負荷回路2と固定端子10とを導電する経路である。固定端子10、整流回路7、負荷回路2が接続されて導電されるので、インダクタンス12の働きによって、スイッチング電源1から負荷回路2へ供給される電流がリニアに減少される。第2経路6は、スイッチ5が開放されることで導電する。すなわち、スイッチ5の切り替えによって第1経路2の導電状態から第2経路6の導電状態に変化する。
(固定端子)
固定端子10は、整流回路7の一端と接続され、固定電位を有する。固定端子10の他端は、負荷回路2と接続され、第2経路6が導電する場合には、整流回路7を介して、負荷回路2と接続される。整流回路7は、固定端子10と負荷回路2とが導電することで、スイッチング電源1から負荷回路2へ供給される電流を固定端子10の固定電位に合わせて減少させる。この結果、整流回路7は、負荷回路2の有する電流値を固定電位にあわせた所定値に変動させる。
固定端子10は、整流回路7の一端と接続され、固定電位を有する。固定端子10の他端は、負荷回路2と接続され、第2経路6が導電する場合には、整流回路7を介して、負荷回路2と接続される。整流回路7は、固定端子10と負荷回路2とが導電することで、スイッチング電源1から負荷回路2へ供給される電流を固定端子10の固定電位に合わせて減少させる。この結果、整流回路7は、負荷回路2の有する電流値を固定電位にあわせた所定値に変動させる。
(整流回路)
整流回路7は、負荷回路2が有する電流を整流する。
整流回路7は、負荷回路2が有する電流を整流する。
整流回路7は、互いに並列接続されるMOSトランジスタ8とダイオード9とを有し、MOSトランジスタ8とダイオード9とが並列接続であることで、MOSトランジスタ8とダイオード9とは同時には導電せず、入れ替わりに導電する。
整流回路7は、スイッチ5が開放されて第2経路6が導電している状態で、MOSトランジスタ8もしくはダイオード9を使い分けて、負荷回路2の有する電流を整流する。第経路6が導電している場合には、MOSトランジスタ8もしくはダイオード9が、負荷回路2の電流を整流する。つまり、整流回路7による整流は、2通りのパスを有する。
次に、図4〜図7を用いて、スイッチング電源1から負荷回路2に供給する電流を減少させる動作について説明する。
(図4に示されるMOSトランジスタによる整流)
図4は、本発明の実施の形態1におけるスイッチング電源のブロック図である。図4は、整流回路7が、MOSトランジスタ8を介して負荷回路2の電流を整流する態様を示している。MOSトランジスタ8は、ゲート端子への入力信号によって短絡と開放が切り替えられる。
図4は、本発明の実施の形態1におけるスイッチング電源のブロック図である。図4は、整流回路7が、MOSトランジスタ8を介して負荷回路2の電流を整流する態様を示している。MOSトランジスタ8は、ゲート端子への入力信号によって短絡と開放が切り替えられる。
MOSトランジスタ8がP−MOSトランジスタの場合には、ゲート端子にLoレベル信号が入力するとMOSトランジスタ8は短絡する。逆に、ゲート端子にHiレベル信号が入力するとMOSトランジスタ8は開放される。MOSトランジスタ8がN−MOSトランジスタの場合には、ゲート端子にLoレベル信号が入力するとMOSトランジスタ8は開放される。ゲート端子にHiレベル信号が入力するMOSトランジスタ8は短絡する。
MOSトランジスタ8が短絡すると、第2経路6のうち、固定端子10と負荷回路2とが、MOSトランジスタ8を経由して接続される第1整流経路6aが接続される。第1整流経路6aは、MOSトランジスタ8を経由している経路なので、MOSトランジスタ8が短絡している限りは、MOSトランジスタ8は負荷回路2に対する逆の電位を有さない。例えば、固定端子10が接地接続されている場合で、負荷回路2の電位差がVoである場合には、第1整流経路6aにあるインダクタンス12を流れるインダクタ電流iLは、このVoを基準に変化するので、インダクタ電流iLの値の変化は、(数1)に表されるように、インダクタンスの値「L」と電位差「Vo」によって定まる。
図5において,グラフの上段には、負荷回路2を流れる負荷電流が示されており、下段には、インダクタンス12を流れるインダクタ電流iLが示されている。負荷電流が減少した場合,MOSトランジスタ8が短絡し、固定端子10が接地接続されるため,(数1)の傾きでインダクタンス12の電流が減少する。ここで、インダクタ電流iLが最大値から値「0」まで変化する時間を「T1」とすると、時間T1は、後述の時間T2よりも長い。
図5のグラフからも明らかな通り、インダクタ電流iLが値「0」になるには、比較的長時間を必要とする。しかしながら、MOSトランジスタ8を経由した放電であるので、放電時に余分な負荷がかからず、電力損失が少ない。
負荷回路2での動作負荷が小さい場合、例えば負荷回路2がソフトウェアプログラムを動作させる場合に、ソフトウェアプログラムがデータ保存のような軽い処理を行う場合には、整流における高速応答性は必要とされない。一方で、電力損失を減少させることで、スイッチング電源1の消費電力が削減できる。当然ながら、スイッチング電源1を備える電子機器の消費電力も削減できる。
このように、負荷回路2が高速応答性よりも電力削減を求める動作を行っている場合には、整流回路7は、MOSトランジスタ8を経由する第1整流経路6aを選択して、負荷回路2の電流を整流する。
(図6に示されるダイオードを経由した整流)
次に、図6、図7を用いて、ダイオード9を経由した整流について説明する。
次に、図6、図7を用いて、ダイオード9を経由した整流について説明する。
図6は、本発明の実施の形態1におけるスイッチング電源のブロック図であり、図7は、数2を示すグラフである。図6は、整流回路7がMOSトランジスタ8を開放して、ダイオード9を経由した整流を行う状態を示している。
MOSトランジスタ8が開放されると、固定端子10と負荷回路2とは、ダイオード9を介して導電される。すなわち、ダイオード9を経由して、負荷回路2の電流が放電もしくは充電される。このため、整流回路7がダイオード9を介した整流を行う場合には、固定端子10、ダイオード9および負荷回路2を導電する第2整流経路6bが導電する。
固定端子10が接地に接続されているとすると、負荷回路2の有する電位は、Voであって、負荷回路2の整流では、キャパシタンス11の電荷が、電位Voから接地電位に近づくように放電される。
ここで、第2整流経路6bでは、ダイオード9が存在する。ダイオード9は、逆方向電位Vfを有するので、インダクタ電流iLの値の変化は、(数2)に表されるように、負荷回路2が有する電位VoとVfを足し合わせた電圧とインダクタンス12のインダクタンスの値「L」によって定まる。
図7のグラフからも明らかな通り、インダクタ電流iLは、電位Voとダイオード電位Vfとを足し合わせた電圧によって減少するため、インダクタ電流iLが値「0」になるまでの時間T2は、第1整流経路6aでの時間T1よりも短い。
負荷回路2が高速応答性を要求する場合には、整流回路7は、ダイオード9を経由する第2整流経路6bを選択して整流する。この場合には、整流回路7は、時間T1よりも短い時間T2によって整流できる。しかしながら、ダイオードに9における電力損失が発生するので、スイッチング電源1の消費電力や損失の面でデメリットが生じる。このため、負荷回路2が電力損失よりも高速応答性を要求する場合に、第2整流経路6bが選択される。
負荷回路2の消費電流が急速に変化した場合、例えば負荷回路2がソフトウェアプログラムを動作させている場合に、画像圧縮や音声再生などのような重たい処理を終了した場合には、高速応答性が優先され、スイッチング電源1から負荷回路2に供給される電流を高速に減少させる必要がある。
このように、負荷回路2が電力削減よりも高速応答性を優先する動作を行っている場合には、整流回路7は、ダイオード9を経由する第2整流経路6bを選択して、インダクタ電流iLを高速に減少させる。
なお、整流回路7が第1整流経路6aと第2整流経路6bとのいずれかを選択する際の基準を、第1条件と第2条件とする。第1条件の場合には、MOSトランジスタ8を経由する第1整流経路6aが選択され、第2条件の場合にはダイオード9を経由する第2整流経路6bが選択される。なお、第1整流経路6aと第2整流経路6bとのいずれかを選択するのは整流回路7でもよいし、これ以外に設けられる別の要素(例えば制御部)でもよい。
なお、スイッチの短絡とはスイッチのONと同意義であり、スイッチの開放とはスイッチのOFFと同意義である。
このように、整流回路7が第1整流経路6aを選択して整流する場合には、電力損失の削減を優先する整流が行われ、第2整流回路6bを選択して整流する場合には、高速応答性を優先する整流が行われる。整流回路7は、負荷回路2の動作や処理内容に適切に対応しつつ、整流動作を実現できる。このため、実施の形態1におけるスイッチング電源1は、負荷回路2の状態に応じた整流を実現でき、高速応答性と消費電力削減を切り分けできる。特に、スイッチング電源1が組み込まれる電子機器がバッテリーなどで動作するモバイル機器である場合は、スイッチング電源1の高速応答性と消費電力削減との切り分けとが有効である。
なお、整流回路7は、電源4および負荷回路2に対して並列接続されている。整流回路7の一端は、固定電位(例えば接地電位)を有する固定端子10に接続されており、他端は、並列接続される負荷回路2に接続されている。
(実施の形態2)
次に、実施の形態2について説明する。実施の形態2では、整流経路を決定する条件である第1条件と第2条件を設定する設定部を有するスイッチング電源について説明する。
次に、実施の形態2について説明する。実施の形態2では、整流経路を決定する条件である第1条件と第2条件を設定する設定部を有するスイッチング電源について説明する。
図8は、本発明の実施の形態2におけるスイッチング電源のブロック図である。
図1のスイッチング電源に比較して、設定部30が追加されている。
設定部30は、負荷回路2からの情報を基に、第1条件と第2条件を設定する。ここで、第1条件は、整流回路7がMOSトランジスタ8を経由して整流する第1整流経路6aを導電する場合に用いられる条件であり、第2条件は、整流回路7がダイオード9を経由して整流する第2整流経路6bを導電する場合に用いられる条件である。
設定部30は、第1条件もしくは第2条件を整流回路7に対して設定し、整流回路7は、設定された第1条件もしくは第2条件に従って、整流経路を選択する。なお、設定部30が、整流回路7に対して、第1条件もしくは第2条件を設定した上で、整流回路7が整流経路を選択しても良いが、設定部30が、第1条件と第2条件のいずれかに基づいて、整流回路7での整流経路を選択しても良い。この場合には、例えば、設定部30は、MOSトランジスタ8のゲート端子へ制御信号を入力し、MOSトランジスタ8の短絡と開放を制御することで、整流経路を選択できる。
設定部30は、負荷回路2からの情報に基づいて、第1条件と第2条件とのいずれかを判断する。負荷回路2は、電子回路としての動作やソフトウェアプログラムの動作の種類に基づいて、負荷回路2での整流において、高速応答性を要求する場合と電力削減を要求する場合とを有する。
例えば、負荷回路2がソフトウェアプログラムを動作させる場合であって、ソフトウェアプログラムがデータ保存のような軽い処理を行っている場合には、処理の終了後に高速応答性は要求されない。この場合には、消費電力を抑えることが優先される。負荷回路2がソフトウェアプログラムを動作させる場合であって、ソフトウェアプログラムが画像圧縮や音声再生のような重い処理を行っている場合には、処理の終了後に高速応答性が要求される。
設定部30は、負荷回路2が動作させるソフトウェアプログラムの動作内容を把握する。ソフトウェアプログラムが軽い処理を終了する場合には、設定部30は、高速応答性が不要と判断して、第1条件(MOSトランジスタ8を経由して整流する第1整流経路6aが選択される条件)を設定する。一方、ソフトウェアプログラムが重い処理を終了する場合には、設定部30は、高速応答性が必要と判断して、第2条件(ダイオード9を経由して整流する第2整流経路6bが選択される条件)を設定する。このとき、設定部30は、整流回路7に対して第1条件もしくは第2条件を設定した上で、整流回路7が第1整流経路6aと第2整流回路6bのいずれかを選択しても良い。あるいは、設定部30が、第1条件に基づいて第1整流経路6aを選択して、第1整流経路6aを選択した結果を整流回路7に通知したり、設定部30が、第2条件に基づいて第2整流経路6bを選択して、第2整流経路6bを選択した結果を整流回路7に通知したりしてもよい。
設定部30が、第1条件もしくは第2条件を、整流回路7に対して設定する場合には、整流回路7が自らMOSトランジスタ8の短絡と解放を切り替えて(MOSトランジスタ8のゲート端子へ入力する信号の論理値を変える)、第1整流経路6aと第2整流経路6bとを切り替える。逆に、設定部30が、第1整流経路6aと第2整流経路6bとを切り替える場合には、整流回路7は、この切り替えを受けて負荷回路2を整流する。
また、設定部30は、負荷回路2が動作させるソフトウェアプログラムの処理プロセスだけでなく、負荷回路2の所要電力に基づいて第1条件と第2条件を判定しても良い。
例えば、負荷回路2が大きい電力を必要とする場合には、負荷回路2が重い処理を行っている(複雑な演算など)と考えられる。負荷回路2が重い処理を行っている場合や重い処理を終了する場合には、整流回路7は、負荷回路2を高速に整流する必要を有する。このため、設定部30は、負荷回路2の所要電力が大きい場合には、第2条件を設定する。あるいは設定部30は、第2条件に基づき第2整流経路6bを選択する。
逆に、負荷回路2が小さな電力しか必要としない場合には、負荷回路2が軽い処理を行っている(メモリからのデータ読み出しなど)と考えられる。負荷回路2が軽い処理を行っている場合には、整流回路7は、消費電力を抑えつつ負荷回路2を整流する必要を有する。このため、設定部30は、負荷回路2の所要電力が小さい場合には、第1条件を設定する。あるいは、第1条件に基づき、設定部30は、第1整流経路6aを選択する。
あるいは、設定部30は、負荷回路2の有する電流値の変動に要する変動時間に基づいて、第1条件と第2条件を判定しても良い。負荷回路2が有する電流値が整流において所定値まで変動する変動時間に基づいて、設定部30は、第1条件と第2条件とを判定する。
例えば、変動時間が所定時間以上でよい場合(すなわち整流に時間が掛かっても良い場合)には、設定部30は、第1条件を設定する。整流に時間が掛かってもよい場合なので、設定部30は、高速応答性よりも消費電力削減を優先する。一方、変動時間が所定時間未満の必要がある場合(すなわち整流に時間をかけることができない場合)には、設定部30は、第2条件を設定する。整流に時間が掛けられないので、設定部30は、消費電力削減よりも高速応答性を優先する。
第1条件が設定された場合には、整流回路7は、MOSトランジスタ8を経由する第1整流経路6aを通じて負荷回路2を整流する。この場合には、整流に要する時間は長い。これに対して、第2条件が設定された場合には、整流回路7は、ダイオード9を経由する第2整流経路6bを通じて負荷回路2を整流する。
このように、スイッチング電源1が設定部30を更に備える場合には、消費電力抑制ができる第1整流経路6aと高速応答性を有する第2整流経路6bとを切り替える第1条件と第2条件の判定が容易となる。また、負荷回路2の負荷の変化に追従して、第1条件と第2条件が判定される。
また、設定部30は、負荷回路2の所要電力、負荷回路2の動作内容、負荷回路2が動作支えるソフトウェアプログラムの処理プロセスおよび負荷回路2での整流に要する時間のそれぞれに基づいて第1条件と第2条件を判定しても良いし、これらの組み合わせによって第1条件と第2条件とを判定しても良い。
設定部30は、図9に示されるテーブルを有することで、ソフトウェアプログラムの動作内容や負荷回路の動作内容に基づいて、第1条件と第2条件とを判定することも好適である。図9は、本発明の実施の形態2における、設定部が使用する判定テーブルである。
図9は、負荷回路2がソフトウェアプログラムを動作させる場合に、ソフトウェアプログラムの動作内容に、第1条件もしくは第2条件を対応させている。設定部30は、図9に示される判定テーブルを有しておき、ソフトウェアプログラムの動作内容に応じた条件を設定する。
図9に示される判定テーブルに従って、設定部30は、次のように第1条件もしくは第2条件を設定する。
(1)ソフトウェアプログラムの動作内容がメモリからのデータの読み出しの場合には、設定部30は第1条件を設定する。
(2)ソフトウェアプログラムの動作内容がファイルの保存の場合には、設定部30は第1条件を設定する。
(3)ソフトウェアプログラムの動作内容が辞書を用いた仮名漢字変換の場合には、設定部30は第1条件を設定する。
(4)ソフトウェアプログラムの動作内容が画像データ取り込みの場合には、設定部30は第2条件を設定する。
(5)ソフトウェアプログラムの動作内容が画像および音声圧縮の場合には、設定部30は第2条件を設定する。
(6)ソフトウェアプログラムの動作内容が画像および音声再生の場合には、設定部30は第2条件を設定する。
このように、設定部30が予め判定テーブルを有することで、設定部30は容易に第1条件もしくは第2条件を判定して設定できる。
このように、設定部30が、負荷回路2での整流に要する条件(高速応答性を優先するのか消費電力削減を優先するのか)に基づいて、整流回路7での整流経路を選択できる。この結果、スイッチング電源1は、負荷回路2の状態に合わせた最適な整流を行える。
なお、設定部30は、図8において他の要素と異なる独立した要素として示されているが、整流回路7や負荷回路2の一部として備えられても良い。スイッチング電源1が、電子回路および半導体集積回路によって実現される場合には、設定部30をはじめとした各要素は、物理的に独立していない状態であってもよい。また、設定部30での設定処理や整流回路7での選択において、処理の一部もしくは全部がソフトウェアで実現されてもよい。
また、設定部30は、負荷回路2からの情報に基づいて第1条件もしくは第2条件を設定するだけでなく、スイッチ5の短絡と開放の制御、MOSトランジスタ8の短絡と開放の制御の開放を行ってもよい。あるいは、図示していないが、スイッチ5の短絡と開放の制御およびMOSトランジスタ8の短絡と開放の制御を行う制御部を、スイッチング電源1が更に備えることも好適である。制御部は、スイッチ5およびMOSトランジスタ8の制御のみならず、負荷回路2をはじめとしたスイッチング電源1全体の制御を行うことも好適である。制御部や設定部30は、負荷回路2に含まれる一要素であってもよい。
なお、設定部30や制御部がスイッチ5およびMOSトランジスタ8を制御する場合には、スイッチ5やMOSトランジスタ8のゲート端子へ入力する信号の論理値を変化させることにより行う。ゲート端子に入力する論理値の値により、スイッチ5およびMOSトランジスタ8の短絡と開放が切り替えられるからである。
また、負荷回路2を含めた要素を電子回路として把握しても良い。
(実施の形態3)
次に実施の形態3について説明する。
次に実施の形態3について説明する。
実施の形態1、2で説明したスイッチング電源や電子回路は、電子機器に組み込まれて使用されればよい。特に、ノートブックパソコン、携帯端末、カーナビゲーションシステム、PDA、車載テレビ、携帯電話機などのバッテリーによって電力が供給される機器では、使用時間を長くするために、電力が細かく制御される必要がある。このため、このような電子機器では動作内容によって大電力を必要とする場合と小電力を必要とする場合とが生じる。結果として、電子機器の動作部分である負荷回路の整流に高速応答性を要する場合と消費電力削減を要する場合とが生じる。
電子機器が整流に高速応答性を要する場合には、整流回路は、ダイオードを経由する第2整流経路によって、電子機器を整流する。あるいは電子機器が整流において消費電力削減を要する場合には、整流回路は、MOSトランジスタを経由する第1整流経路によって、電子機器を整流する。整流が高速であることで、電子機器の動作が高速になり、整流時に消費電力が低減できることで、電子機器の使用時間や寿命が延びうる。
このように、電子機器の整流に要する条件によって、スイッチング電源は、高速応答性と消費電力削減とを使い分けて電子機器を整流できるので、電子機器の使用時間や寿命を延ばすことができる。
電子機器の一例を説明する。
電子機器の一例を図10に示す。図10は、本発明の実施の形態3における電子機器の斜視図である。電子機器82は、カーテレビやパーソナルモニターなどの薄型、小型が要求される電子機器である。電子機器82に含まれるスイッチング電源は、実施の形態1、2で説明したとおり、MOSトランジスタを経由する整流とダイオードを経由する整流とを切替できる。
電子機器82は、ディスプレイ83、発光素子84、スピーカ85を備えている。この電子機器82の内部にスイッチング電源1が格納されており、効率的な電力供給と整流とを実現する。動作の高速性が求められる場合には、ダイオードを経由した高速な整流が行われ、消費電力低減が求められる場合には、MOSトランジスタを経由した整流が行われる。整流の効率が高いことで電子機器82は、動作の高速性と消費電力低減とを両立できる。
このように、実施の形態1、2で説明したスイッチング電源1が、電子機器に組み込まれることで、電子機器の性能向上が実現でき、ユーザビリティも向上する。また、当然ながら、実施の形態1,2で説明したスイッチング電源1は、家庭やオフィスでの据え置き型の電子機器においても有効に使用される。このような据え置き型の電子機器(デスクトップパソコン、テレビ受像機、オーディオ機器、情報処理機器など)において、実施の形態1,2で説明したスイッチング電源1が使用されることで、これらの電子機器での性能向上と消費電力削減が実現できる。
なお、実施の形態1〜3で説明されたスイッチング電源や電子回路は、本発明の趣旨を説明する一例であり、本発明の趣旨を逸脱しない範囲での変形や改造を含む。
1 スイッチング電源
2 負荷回路
3 第1経路
4 電源
5 スイッチ
6 第2経路
7 整流回路
8 MOSトランジスタ
9 ダイオード
10 固定端子
2 負荷回路
3 第1経路
4 電源
5 スイッチ
6 第2経路
7 整流回路
8 MOSトランジスタ
9 ダイオード
10 固定端子
Claims (10)
- 負荷回路に第1経路を介して電流を供給する電源と、
前記第1経路の短絡と開放を制御するスイッチと、
前記スイッチが前記第1経路を開放する際に、第2経路を介して前記負荷回路の電流を整流する整流回路と、を備え、
前記整流回路は、互いに並列接続されるMOSトランジスタとダイオードを有し、
所定の第1条件では、前記MOSトランジスタが短絡状態となって前記負荷回路を整流し、所定の第2条件では、前記MOSトランジスタ開放状態となって前記ダイオードが前記負荷回路を整流するスイッチング電源。 - 前記整流回路の一端は、固定電位を有する固定端子に接続され、他端は、前記負荷回路に接続され、
前記第1条件では、前記負荷回路は、前記MOSトランジスタを介して、前記固定端子に接続し、
前記第2条件では、前記負荷回路は、前記ダイオードを介して、前記固定端子に接続する請求項1記載のスイッチング電源。 - 前記整流回路は、前記負荷回路を前記固定端子に短絡することで、前記負荷回路の有する電流値を所定値に変動させる請求項1から2のいずれか記載のスイッチング電源。
- 前記第1条件および前記第2条件は、前記負荷回路の有する電流値の変動に要する変動時間に基づいて定められ、
前記第1条件は、前記変動時間が所定時間以上でよい場合に設定され、
前記第2条件は、前記変動時間が所定時間未満の必要がある場合に設定される請求項1から3のいずれか記載のスイッチング電源。 - 前記第1条件および前記第2条件のいずれかを設定する設定部を更に備え、
前記設定部は、前記変動時間が所定時間以上でよい場合に、前記整流回路に対して第1条件を設定し、前記変動時間が所定時間未満の必要がある場合に、前記整流回路に対して第2条件を設定する請求項4記載のスイッチング電源。 - 前記設定部は、前記負荷回路が動作させるソフトウェアプログラムの動作内容および前記負荷回路の所要電力の少なくとも一方に基づいて、前記第1条件と前記第2条件のいずれかを選択する請求項5記載のスイッチング電源。
- 前記固定端子は、接地されている請求項1から6のいずれか記載のスイッチング電源。
- 前記第2経路は、前記負荷回路と並列接続されるキャパシタンスと、前記負荷回路と直列接続されるインダクタンスと、を更に備える請求項1から7のいずれか記載のスイッチング電源。
- 負荷回路と、
前記負荷回路と並列接続されると共に第1経路を介して電流を供給する電源と、
前記第1経路の短絡と開放を制御するスイッチと、
前記スイッチが前記第1経路を開放する際に、第2経路を介して前記負荷回路への電流を整流する整流回路と、を備え、
前記整流回路は、前記電源および前記負荷回路と並列接続されていると共にその一端が固定電位を有する固定端子に接続され、その他端が前記負荷回路に接続され、
前記整流回路は、互いに並列接続されるMOSトランジスタとダイオードを有し、
所定の第1条件では、前記負荷回路は、前記MOSトランジスタを介して、前記固定端子に短絡し、所定の第2条件では、前記負荷回路は、前記ダイオードを介して、前記固定端子に短絡し、
前記第2経路は、前記負荷回路と並列接続されるキャパシタンスと、前記負荷回路と直列接続されるインダクタンスと、を有するスイッチング電源。 - 請求項1から9のいずれか記載のスイッチング電源と、
前記スイッチング電源より電流を供給されて所定の動作を行う負荷回路と、を備える電子回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008327675A JP2011229194A (ja) | 2008-12-24 | 2008-12-24 | スイッチング電源、電子回路 |
US12/680,693 US8278783B2 (en) | 2008-12-24 | 2009-12-22 | Power supply apparatus |
PCT/JP2009/071284 WO2010074055A1 (ja) | 2008-12-24 | 2009-12-22 | 電力供給装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008327675A JP2011229194A (ja) | 2008-12-24 | 2008-12-24 | スイッチング電源、電子回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011229194A true JP2011229194A (ja) | 2011-11-10 |
Family
ID=42287664
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008327675A Pending JP2011229194A (ja) | 2008-12-24 | 2008-12-24 | スイッチング電源、電子回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8278783B2 (ja) |
JP (1) | JP2011229194A (ja) |
WO (1) | WO2010074055A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5177805B2 (ja) * | 2008-12-24 | 2013-04-10 | 国立大学法人 大分大学 | 電力供給装置 |
JPWO2016136187A1 (ja) * | 2015-02-26 | 2017-12-07 | パナソニックIpマネジメント株式会社 | 双方向コンバータ、コントローラ、および半導体装置 |
US10289674B2 (en) | 2014-10-30 | 2019-05-14 | International Business Machines Corporation | Generation apparatus, generation method, and program |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9112452B1 (en) | 2009-07-14 | 2015-08-18 | Rf Micro Devices, Inc. | High-efficiency power supply for a modulated load |
US9431974B2 (en) | 2010-04-19 | 2016-08-30 | Qorvo Us, Inc. | Pseudo-envelope following feedback delay compensation |
US9099961B2 (en) | 2010-04-19 | 2015-08-04 | Rf Micro Devices, Inc. | Output impedance compensation of a pseudo-envelope follower power management system |
EP3376667B1 (en) | 2010-04-19 | 2021-07-28 | Qorvo US, Inc. | Pseudo-envelope following power management system |
WO2012047738A1 (en) | 2010-09-29 | 2012-04-12 | Rf Micro Devices, Inc. | SINGLE μC-BUCKBOOST CONVERTER WITH MULTIPLE REGULATED SUPPLY OUTPUTS |
US9075673B2 (en) | 2010-11-16 | 2015-07-07 | Rf Micro Devices, Inc. | Digital fast dB to gain multiplier for envelope tracking systems |
US9246460B2 (en) | 2011-05-05 | 2016-01-26 | Rf Micro Devices, Inc. | Power management architecture for modulated and constant supply operation |
US9247496B2 (en) | 2011-05-05 | 2016-01-26 | Rf Micro Devices, Inc. | Power loop control based envelope tracking |
US9379667B2 (en) | 2011-05-05 | 2016-06-28 | Rf Micro Devices, Inc. | Multiple power supply input parallel amplifier based envelope tracking |
WO2012166992A1 (en) | 2011-05-31 | 2012-12-06 | Rf Micro Devices, Inc. | Rugged iq receiver based rf gain measurements |
US9263996B2 (en) | 2011-07-20 | 2016-02-16 | Rf Micro Devices, Inc. | Quasi iso-gain supply voltage function for envelope tracking systems |
CN103988406B (zh) | 2011-10-26 | 2017-03-01 | Qorvo美国公司 | 射频(rf)开关转换器以及使用rf开关转换器的rf放大装置 |
US9484797B2 (en) | 2011-10-26 | 2016-11-01 | Qorvo Us, Inc. | RF switching converter with ripple correction |
US9250643B2 (en) | 2011-11-30 | 2016-02-02 | Rf Micro Devices, Inc. | Using a switching signal delay to reduce noise from a switching power supply |
US9515621B2 (en) | 2011-11-30 | 2016-12-06 | Qorvo Us, Inc. | Multimode RF amplifier system |
US9041365B2 (en) | 2011-12-01 | 2015-05-26 | Rf Micro Devices, Inc. | Multiple mode RF power converter |
US9256234B2 (en) | 2011-12-01 | 2016-02-09 | Rf Micro Devices, Inc. | Voltage offset loop for a switching controller |
US9280163B2 (en) | 2011-12-01 | 2016-03-08 | Rf Micro Devices, Inc. | Average power tracking controller |
US9494962B2 (en) * | 2011-12-02 | 2016-11-15 | Rf Micro Devices, Inc. | Phase reconfigurable switching power supply |
US9813036B2 (en) | 2011-12-16 | 2017-11-07 | Qorvo Us, Inc. | Dynamic loadline power amplifier with baseband linearization |
US9298198B2 (en) | 2011-12-28 | 2016-03-29 | Rf Micro Devices, Inc. | Noise reduction for envelope tracking |
US9225231B2 (en) | 2012-09-14 | 2015-12-29 | Rf Micro Devices, Inc. | Open loop ripple cancellation circuit in a DC-DC converter |
WO2014062902A1 (en) | 2012-10-18 | 2014-04-24 | Rf Micro Devices, Inc | Transitioning from envelope tracking to average power tracking |
US9627975B2 (en) | 2012-11-16 | 2017-04-18 | Qorvo Us, Inc. | Modulated power supply system and method with automatic transition between buck and boost modes |
WO2014116933A2 (en) | 2013-01-24 | 2014-07-31 | Rf Micro Devices, Inc | Communications based adjustments of an envelope tracking power supply |
US9178472B2 (en) | 2013-02-08 | 2015-11-03 | Rf Micro Devices, Inc. | Bi-directional power supply signal based linear amplifier |
JP5597276B1 (ja) * | 2013-04-02 | 2014-10-01 | 三菱電機株式会社 | 電源装置 |
US9479118B2 (en) | 2013-04-16 | 2016-10-25 | Rf Micro Devices, Inc. | Dual instantaneous envelope tracking |
US9374005B2 (en) | 2013-08-13 | 2016-06-21 | Rf Micro Devices, Inc. | Expanded range DC-DC converter |
US9614476B2 (en) | 2014-07-01 | 2017-04-04 | Qorvo Us, Inc. | Group delay calibration of RF envelope tracking |
US9843294B2 (en) | 2015-07-01 | 2017-12-12 | Qorvo Us, Inc. | Dual-mode envelope tracking power converter circuitry |
US9912297B2 (en) | 2015-07-01 | 2018-03-06 | Qorvo Us, Inc. | Envelope tracking power converter circuitry |
JP6559081B2 (ja) * | 2016-02-17 | 2019-08-14 | 株式会社デンソー | 電力変換装置 |
US9973147B2 (en) | 2016-05-10 | 2018-05-15 | Qorvo Us, Inc. | Envelope tracking power management circuit |
US10476437B2 (en) | 2018-03-15 | 2019-11-12 | Qorvo Us, Inc. | Multimode voltage tracker circuit |
EP4189821A4 (en) * | 2020-07-29 | 2023-08-16 | Texas Instruments Incorporated | UP TO DOWN MODE CONVERTER |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007189778A (ja) * | 2006-01-11 | 2007-07-26 | Sharp Corp | 同期整流回路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4452383B2 (ja) | 2000-07-27 | 2010-04-21 | Fdk株式会社 | Dc−dcコンバータ |
JP4813834B2 (ja) * | 2005-07-08 | 2011-11-09 | ローム株式会社 | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 |
JP4877472B2 (ja) | 2005-10-31 | 2012-02-15 | ミツミ電機株式会社 | Dc/dcコンバータ |
JP2007221981A (ja) | 2006-02-20 | 2007-08-30 | Sony Corp | 電源装置及びその制御方法 |
US7843088B2 (en) * | 2008-03-07 | 2010-11-30 | Harry Leonard Perper | Energy conserving (stand-by mode) power saving design for battery chargers and power supplies |
-
2008
- 2008-12-24 JP JP2008327675A patent/JP2011229194A/ja active Pending
-
2009
- 2009-12-22 US US12/680,693 patent/US8278783B2/en not_active Expired - Fee Related
- 2009-12-22 WO PCT/JP2009/071284 patent/WO2010074055A1/ja active Application Filing
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007189778A (ja) * | 2006-01-11 | 2007-07-26 | Sharp Corp | 同期整流回路 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5177805B2 (ja) * | 2008-12-24 | 2013-04-10 | 国立大学法人 大分大学 | 電力供給装置 |
US10289674B2 (en) | 2014-10-30 | 2019-05-14 | International Business Machines Corporation | Generation apparatus, generation method, and program |
US10296579B2 (en) | 2014-10-30 | 2019-05-21 | International Business Machines Corporation | Generation apparatus, generation method, and program |
JPWO2016136187A1 (ja) * | 2015-02-26 | 2017-12-07 | パナソニックIpマネジメント株式会社 | 双方向コンバータ、コントローラ、および半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20110260706A1 (en) | 2011-10-27 |
US8278783B2 (en) | 2012-10-02 |
WO2010074055A1 (ja) | 2010-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011229194A (ja) | スイッチング電源、電子回路 | |
JP4980911B2 (ja) | 電源システム | |
KR102381085B1 (ko) | 전압 컨버터, 그것을 갖는 충전 집적회로 및 전자 장치, 및 그것의 배터리 충전 방법 | |
TWI398070B (zh) | 雙向電源管理技術 | |
US7262585B2 (en) | Method and apparatus for bi-directional current limit in a dual-power source capable device | |
JP4553879B2 (ja) | 電子機器 | |
US9276404B2 (en) | Semiconductor integrated circuit and operating method thereof | |
US9362742B2 (en) | Semiconductor integrated circuit and operating method thereof | |
US7982428B2 (en) | Apparatus and method of recharging a battery using a USB device in a portable device | |
US7566993B2 (en) | Battery optimized circuit and system on a chip | |
US20170277238A1 (en) | Peak current support for a power rail system via a shared secondary power supply | |
JP2007020352A (ja) | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 | |
US20110163604A1 (en) | Power supply circuit of terminal and method for supplying power using the same | |
US7685444B2 (en) | Power saving in circuit functions through multiple power buses | |
US20140125405A1 (en) | Semiconductor device | |
US7725741B2 (en) | Computer system and power supplying method thereof | |
TWI418111B (zh) | 電池充電系統和方法以及移動設備 | |
US9582066B2 (en) | Stand-by power control device, liquid crystal display device including the same, and method of controlling stand-by power | |
TW201916562A (zh) | 轉換器和電源管理積體電路系統 | |
JP2007244046A (ja) | 電源回路 | |
KR101495181B1 (ko) | 휴대용 단말기 및 그의 열관리 방법 | |
US7321973B2 (en) | System for controlling power to a system part using a control unit and wherein the power to the control unit is controlled using a power controller | |
US8970200B2 (en) | Systems and methods for light-load efficiency in displays | |
JP4336799B2 (ja) | 携帯電子機器、携帯電子機器の電源の制御回路及び制御方法 | |
JP2004303206A (ja) | プロセッサ及びその駆動方法並びに電子情報処理機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120131 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20120531 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120613 |