JP2011210758A - ウェハ接合半導体装置の製造方法 - Google Patents

ウェハ接合半導体装置の製造方法 Download PDF

Info

Publication number
JP2011210758A
JP2011210758A JP2010074081A JP2010074081A JP2011210758A JP 2011210758 A JP2011210758 A JP 2011210758A JP 2010074081 A JP2010074081 A JP 2010074081A JP 2010074081 A JP2010074081 A JP 2010074081A JP 2011210758 A JP2011210758 A JP 2011210758A
Authority
JP
Japan
Prior art keywords
wafer
wafer substrate
bonding
semiconductor device
flux paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010074081A
Other languages
English (en)
Other versions
JP5658898B2 (ja
Inventor
俊明 ▲高▼井
Toshiaki Takai
Yukio Sakikawa
幸夫 崎川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2010074081A priority Critical patent/JP5658898B2/ja
Priority to US13/519,590 priority patent/US8889441B2/en
Priority to PCT/JP2010/006334 priority patent/WO2011121686A1/ja
Publication of JP2011210758A publication Critical patent/JP2011210758A/ja
Application granted granted Critical
Publication of JP5658898B2 publication Critical patent/JP5658898B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/2745—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29324—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29366—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32237—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8301—Cleaning the layer connector, e.g. oxide removal step, desmearing
    • H01L2224/83011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83232—Applying energy for connecting using an autocatalytic reaction, e.g. exothermic brazing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8381—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects
    • H01L2924/3651—Formation of intermetallics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects
    • H01L2924/3656—Formation of Kirkendall voids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02257—Out-coupling of light using windows, e.g. specially adapted for back-reflecting light to a detector inside the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

【課題】低コストかつ簡便なプロセスにより、ウェハ接合時の反りを低減した、ウェハ接合半導体装置を提供する。
【解決手段】第１のウェハ基板１と第２のウェハ基板２を接合するウェハ接合半導体装置の製造方法において、予め第１のウェハ基板１と第２のウェハ基板２のウェハ接合面側に、加熱時に接合機能を有する接合部材３および５を形成する第１の工程と、第１の工程により形成された前記接合部材の表面に、反応性を有する少なくとも２つの粉体材料を含んだフラックスペースト４を供給する第２の工程と、第２の工程により供給された前記フラックスペースト４の反応を開始させるための励起を行う第３の工程とを含む、ウェハ接合半導体装置の製造方法。
【選択図】図２

Description

本発明は、ウェハ同士を接合するウェハレベルパッケージ（WLP：Wafer Level Package）の反りを低減するウェハ接合プロセスに関する。
半導体装置のパッケージング方法として、従来はモールド樹脂による樹脂封止が主流であったが、近年はパーケージコストの低減と同時に、パーケージサイズの小型化が可能なウェハレベルパッケージの適用が拡大している。ウェハレベルパッケージングでは、半導体ウェハとキャップウェハは各種方法により接合されている。この接合方法は大別して、ウェハ同士を直接接合する方法と、接合部材を用いてウェハ同士を接合する間接接合に分類される。直接接合の方法としては、陽極接合、常温接合等が知られている。間接接合の方法としては、接合部材として、はんだ材、低融点ガラスを用いた融着接合、もしくは接着樹脂を用いた接着接合が用いられている。
しかしながら、いずれの接合方法であろうとも加熱工程が必要となる。一般に、このような加熱が加えられた場合、半導体ウェハとキャップウェハを接合した基板（以下、接合基板と表記）は、半導体ウェハとキャップウェハの熱膨張係数差により大きく反ることとなる。この接合基板の反りは、製品の特性不良、製品ハンドリング不良に繋がる虞がある。
上記に示した接合基板の反りを低減する手法として、様々な接合プロセスが提案されている。
例えば特許文献１には、予めハーフカットが施された半導体ウェハ（もしくはキャップウェハ）をウェハ接合することにより、接合基板の反りを低減させるウェハ接合プロセスが記載されている。
また、特許文献２には、反応性フォイルの発熱反応を利用することにより、局所的かつ短時間の加熱でウェハ同士を接合させ、接合基板の反りを低減させるウェハ接合プロセスが記載されている。
特開２００９−１７７０３４号公報 特表２００９−５３０８６７号公報
しかしながら、特許文献１、特許文献２の技術ではコストまたは接合品質の点で問題が生じる。
特許文献１の接合プロセスでは、予めハーフカットが施された半導体ウェハ（もしくはキャップウェハ）を用いている。接合前にウェハにダイシング等で加工を施した場合、ウェハ表面がダイシング屑等で汚染される可能性が高くなる。このようなにウェハ表面が汚染されていると、ウェハ接合界面にその汚染異物が介在することとなる。この汚染異物は、ウェハ接合の強度、信頼性を損なうことに繋がる虞がある。また、ハーフダイシングが施されていることにより、ウェハ自体の強度が低下している。そのため、ウェハ接合時のハンドリングが困難となる虞がある。
また、特許文献２の接合プロセスでは、半導体ウェハとキャップウェハの間に反応性フォイルを介在させ、反応性フォイルの発熱により、予めウェハ表面に形成された接合部材を溶融させウェハ接合を行っている。このような、フォイル状のものが接合部材間に存在する場合、表面酸化が問題となる。上記接合部材としてはんだを考慮した場合、反応性フォイル表面に酸化膜が存在していると、反応性フォイルの反応熱により溶融したはんだは、反応性フォイルには濡れず、接合後のはんだ中にボイドが存在することとなる。このボイドの存在も同様に、ウェハ接合の強度、信頼性を損なうことに繋がる虞がある。この表面酸化膜の影響を回避する方法の一つとしては、接合前に反応性フォイルに表面処理（スパッタリング、フラックス塗布、ケミカルエッチング等）を施し、反応性フォイルの表面酸化膜を除去する必要がある。しかしながら、これら表面処理は工程の追加に繋がるため、低コストの観点から望ましいことではない。
本発明は、上記欠点を鑑みてなされたものであり、簡便なプロセスかつ低コストで、ウェハ接合時の反りの低減を実現し、かつ従来技術における欠点を克服することを目的としている。
上記課題を解決するために、本発明は特許請求の範囲に記載のとおり、ウェハ接合プロセスにおいて、反応性を有する少なくとも２つの粉体材料を含んだフラックスペーストを使用している点に最大の特徴がある。具体的には、第１のウェハ基板と第２のウェハ基板を接合するウェハ接合半導体装置の製造方法において、予め第１のウェハ基板と第２のウェハ基板のウェハ接合面側に、加熱時に接合機能を有する接合部材を形成する第１の工程と、第１の工程により形成された前記接合部材の表面に、反応性を有する少なくとも２つの粉体材料を含んだフラックスペーストを供給する第２の工程と、第２の工程により供給された前記フラックスペーストの反応を開始させるための励起を行う第３の工程とを含むことを特徴とするものである。
また、他の観点における本発明は第１のウェハ基板と、前記第１のウェハ基板上に搭載される機能素子と、第２のウエハ基板とを備え、前記第１のウェハ基板と前記第２のウェハ基板を接合することにより、前記機能素子が封止されるウェハ接合半導体装置の製造方法において、前記第１のウェハ基板上の前記機能素子が搭載される箇所に、加熱時に接合機能を有する接合部材を形成する第１の工程と、第１の工程により形成された前記接合部材の表面に、反応性を有する少なくとも２つの粉体材料を含んだフラックスペーストを供給する第２の工程と、第２の工程により供給された前記第１のフラックスペースト上に、前記機能素子を搭載する第３の工程と、第３の工程により供給された反応性を有する粉体材料を含んだ前記フラックスペーストの反応を開始させるための、励起を行う第４の工程とを含むことを特徴とするものである。
本発明による接合プロセスをとれば、低コストかつ簡便なプロセスにより、ウェハ接合時の反りを低減した、ウェハ接合半導体装置を提供することができる。
実施例１におけるウェハ接合構成を説明する図面である。 実施例１におけるウェハ接合プロセスを説明する図面である。 実施例１における反応性粉体材料を含んだフラックスペーストの構成例を説明する図面である。 実施例１における反応性粉体材料を含んだフラックスペーストの外部励起方法の一形態を説明する図面である。 実施例２におけるウェハ接合構成を説明する図面である。 実施例２におけるウェハ接合プロセスを説明する図面である。
以下、本発明の実施の形態について、図面を参照しながら説明をする。なお、実質同一部位には同じ参照番号を振り、説明は繰り返さない。
まず、本発明の実施例１について、図１から図４を用いて説明する。
図1は、実施例１におけるウェハ接合構成を説明する図面である。図２は、実施例１におけるウェハ接合プロセスを説明する断面図面である。図３は、実施例１における反応性粉体材料を含んだフラックスペーストの構成例を説明する図面である。図４は、実施例１における反応性粉体材料を含んだフラックスペーストの外部励起方法の一形態を説明する図面である。なお、図２および図４において、基板の上面と下面は同一断面ではなく展開断面図であることは、当事者が容易に読み取れるものである。これは以下の実施例でも同様である。
まず、図１を用いて実施例１におけるウェハ接合構成を説明する。
実施例１は、第１のウェハ基板１と第２のウェハ基板２をウェハ接合することを想定した実施例である。第１のウェハ基板１は、半導体装置の基板として最も用いられるSiウェハ（熱膨張係数：３．３ｐｐｍ/K）である。第２のウェハ基板２は、光学デバイスへの適用を想定し、透光性を持つアモルファスガラス材料（熱膨張係数：３．３〜８．０ｐｐｍ/K）を用いる。一般に、Siウェハとの接合を考えた場合、第２のウェハ基板２のガラス材料としてはホウ酸系ガラスが用いられる。これは、ホウ酸系ガラスの熱膨張係数がSiのそれと近いため、熱膨張係数差による基板の反りが問題となることがないためである。しかしながら、屈折率、透過率等の光学性質を重視した場合、ホウ酸系ガラスが必ずしも最適なガラス材料でないことがある。本実施例でも、第２のウェハ基板２は、ホウ酸系ガラス以外のアモルファスガラス材料である。
第１のウェハ基板１の表面には、第１のウェハ基板と第２のウェハ基板を接合するための接合部材３が存在している。本実施例では、接合部材３として蒸着はんだを予め、第１のウェハ基板１の表面に形成している。さらに、その接合部材３の上には、反応性粉体材料含有フラックスペースト４が供給されており、この反応性粉体材料含有フラックスペースト４が発熱反応した際の熱により、接合部材３に接合機能を発揮し、第１のウェハ基板１と第２のウェハ基板２が接合される構成となっている。
なお、第１のウェハ基板１は、Siに限られる必要はなく、InP、GaAs、SiC、SiGe、GaN等の他の半導体ウェハでもかまわない。さらに、第１のウェハ基板１は、半導体材料に限らず、ガラス材料、セラミック材料、金属材料等のほかの材質であってもかまわないことはいうまでもない。
また、第２のウェハ基板も同等に、ガラス材料に限らず、、半導体材料、セラミック材料、金属材料等のほかの材質であってもかまわない。
また、接合部材３は、蒸着はんだに限られる必要はなく、はんだペースト、熱硬化型接着剤等の加熱により接合機能を発揮する部材であってもかまわない。
次に、図２を用いて実施例１におけるウェハ接合プロセスを説明する。
まず、図２（a）で第１のウェハ基板１の第２のウェハ基板２との接合面側に加熱時に接合機能を有する接合部材５として蒸着はんだを形成する。なお、接合部材５として蒸着はんだ等のはんだ材料を用いる場合、第１のウェハ基板１の第２のウェハ基板２との接合面側には、はんだの濡れ性を確保するために金属メタライズ５が形成されている。この金属メタライズ５の構成は、Ni2〜5μｍとAu0.05μｍをめっきした積層構造となっている。なお、はんだ材料により接合を行う場合、接合後にはんだ材とAuの界面に金属間化合物が形成される。この金属間化合物は硬く応力緩衝効果が弱いため、衝撃等に対する接合の信頼性を低下させる。また、Auが残存するとその後の高温放置により金属間化合物がさらに成長し、はんだ中にカーケンダルボイドが発生し、信頼性および気密性が低下することが懸念される。そのため、Auめっき厚さは極力薄くすることが好適である。本実施例では、Auめっき厚さは0.05μｍとしている。
次に図２（b）で反応性粉体材料含有フラックスペースト４を、図１（a）で第１のウェハ基板１上に形成された接合部材５（蒸着はんだ）上に供給する。本実施例では、反応性粉体材料含有フラックスペースト４の供給方法として、スピンコートによる塗布により供給を行っている。なお、反応性粉体材料含有フラックスペースト４の供給方法は、スピンコートに限らず、噴霧、スキージによる塗布等でもかまわない。本発明では、反応性材料がペースト状となっていることから供給方法の自由度は従来技術に比べ高くなっている点が、メリットの１つとなっている。反応性粉体材料含有フラックスペースト４の構成は、図３に示すように一般的にはんだ接合等で酸化膜除去のために用いられるフラックスペースト４２中に、自己伝播合成反応（SHS：Self−Propagating High−Temperature Synthesis）を起こす少なくとも２つ以上の反応性粉体材料４３、４４が含有されている構成となっている。本実施例では、反応性粉体材料４３、４４としてそれぞれAｌ、Niを用いている。当然ながら、反応性粉体材料４３、４４はAl、Niにとらわれる必要はなく、TiとC、AlとTi等の自己伝播合成反応を起こす組み合わせであればよい。さらに、反応性粉体材料は２つの材料の組み合わせに限らず、自己伝播合成反応を起こす組み合わせであれば、それ以上の材料の組み合わせでよいことはいうまでもない。これは、以下の実施例でも同様である。
次に、図２（c）で第１のウェハ基板１と第２のウェハ基板２のウェハ合わせを行った後、外部励起６により、第１のウェハ基板１と第２のウェハ基板２の間に存在する反応性粉体材料含有フラックスペースト４の反応を開始させる。本実施例では、外部励起６としてレーザ励起を用いている。反応性粉体材料含有フラックスペースト４にレーザ光を照射することにより、反応性粉体材料含有フラックスペースト４に含有された反応性粉体材料４３、４４が反応を起こす。この反応は自己伝播合成反応であるため、一部が反応を起こすことで反応性粉体材料含有フラックスペースト４全体にその反応が伝播することとなる。その伝播速度は非常に速く、一般に１秒以下で反応は完了し、その際の発熱温度は１０００℃以上となる。そのため、非常に少ない外部励起エネルギーかつ短時間で、ウェハ接合界面全体を加熱することが可能である。また、短時間で反応が完了するため、第１のウェハ基板１および第２のウェハ基板２の温度上昇が必要以上に大きくならず、第１のウェハ基板１および第２のウェハ基板２の熱膨張係数差に起因する接合基板の反りを低減させることが可能となる。
なお、外部励起６の方法としてはレーザ励起にとらわれる必要はなく、スパーク、電圧印加、加熱等、反応性粉体材料含有フラックスペースト４中の反応性粉体材料４３、４４が自己伝播合成を開始するものであればよいことは言うまでもない。ここで、レーザ励起、スパーク、電圧印加といった方法は、局所的に加熱することが可能なため、第１のウェハ基板１および第２のウェハ基板２の温度上昇を抑えることができるというメリットがある。一方、加熱であっても、自己伝播反応をするのに必要な量だけ加熱するものなので、反応熱による反りは少なくなる。図４に、外部励起方法の一形態を示す。図４では、第１のウェハ基板１と第２のウェハ基板２の間に電圧印加することにより、反応性粉体材料含有フラックスペースト４に電圧励起を加える。この電圧励起により、反応性粉体材料４３、４４が自己伝播合成を起こし、発熱を得るものである。本方法は、例えば陽極接合装置等のウェハ接合機構と電圧印加機構を備えた設備との整合性の高いプロセスであり、新たな設備投資を行わずに済む点と従来のウェハ接合プロセスを変更せずに済むという点にメリットがあるものである。
次に、図２（d）で上記反応性粉体材料含有フラックスペースト４の反応熱により、第１のウェハ基板１上に形成された接合部材３（蒸着はんだ）が溶融し、第１のウェハ基板１と第２のウェハ基板２が接合される。なお、第１のウェハ基板１と第２のウェハ基板２が接合された後のはんだ中には、自己伝播合成により合成された反応性粉体材料４３、４４の反応合成物４１が残存することとなる。
以上、本実施例で説明したウェハ接合プロセスによれば、短時間で終了する反応性粉体材料含有フラックスペースト４中での自己伝播合成の発熱により、はんだ材料を溶融させていることから、ウェハ接合時における第１のウェハ基板１および第２のウェハ基板２の温度上昇を抑えることができる。換言すると、第１のウェハ基板１および第２のウェハ基板２の温度上昇が小さくなることから、第１のウェハ基板１および第２のウェハ基板２の熱膨張係数差に起因する接合基板の反りを低減させることが可能となる。
また、フラックスペースト内で自己伝播反応を起こしていることから、フラックスペーストによる酸化膜除去の効果が期待でき、ボイドおよび濡れ不良等のはんだ接合不良を回避することも可能となる。
また、付随されるメリットしては既述のとおり、反応性材料がペースト状となっていることによる供給方法の自由度向上、ならびに接合に要するエネルギー供給が非常に少ない点が挙げられる。
本発明の実施例２について、図５および図６を用いて説明する。図５は、実施例２におけるウェハ接合構成を説明する図面である。図６は、実施例２におけるウェハ接合プロセスを説明する図面である。
まず、図５を用いて実施例２におけるウェハ接合構成を説明する。
実施例２は、第１のウェハ基板１上に機能素子７が搭載され、第２のウェハ基板２をウェハ接合することで機能素子７を封止することを想定した実施例である。本実施例でも実施例１と同様に第１のウェハ基板１は、半導体装置の基板として最も用いられるSiウェハ（熱膨張係数：３．３ｐｐｍ/K）である。第１のウェハ基板１上にはSi異方性エッチングにより台形凹部１１が形成されている。台形凹部１１には、機能素子７として面発光素子（VCSEL：Vertical Cavity Surface Emitting Laser）が搭載されている。第２のウェハ基板２は、VCSEL（機能素子７）からの光を透過させることを考慮し、アモルファスガラス材料（熱膨張係数：３．３〜８．０ｐｐｍ/K）を用いている。
第１のウェハ基板１の表面には、第１のウェハ基板と第２のウェハ基板を接合するための接合部材３が存在している。本実施例でも、実施例１と同様に、接合部材３として蒸着はんだを予め、第１のウェハ基板１の表面に形成している。さらに、その接合部材３の上には、反応性粉体材料含有フラックスペースト４が供給されており、この反応性粉体材料含有フラックスペースト４が発熱反応した際の熱により、接合部材３に接合機能を発揮し、第１のウェハ基板１と第２のウェハ基板２がウェハ接合されることにより、機能素子７がパッケージングされ、ウェハレベルパッケージングされた光学デバイスモジュールが形成されている。
なお、機能素子７はVCSELにとらわれる必要はなく、フォトダイオード（PD：Photo Diode）等の受光素子でもかわない。さらに、機能素子７は光素子に限らず、論理IC、センサIC等でもかまわない。
機能素子７として、光素子を用いた場合、第２のウェハ基板２はガラス材料に限らず、機能素子７が発光または受光する波長の光が透過する材料であればかまわない。また、機能素子７が光素子でない場合は、ガラス材料、セラミック材料、金属材料等のほかの材質であってもかまわないことはいうまでもない。
なお、第１のウェハ基板１は、Siに限られる必要はなく、InP、GaAs、SiC、SiGe、GaN等の他の半導体ウェハでもかまわない。さらに、第１のウェハ基板１は、半導体材料に限らす、ガラス材料、セラミック材料、金属材料等のほかの材質であってもかまわないことはいうまでもない。
また、接合部材３は、蒸着はんだに限られる必要はなく、はんだペースト、熱硬化型接着剤等の加熱により接合機能を発揮する部材であってもかまわない。
次に、図６を用いて実施例１におけるウェハ接合プロセスを説明する。
まず、図６（a）で機能素子７が搭載される箇所である第１のウェハ基板１の台形凹部１１に加熱により接合機能を有する接合部材５として蒸着はんだを形成する。本実施例でも実施例１と同様に、はんだの濡れ性を確保するために金属メタライズ５が形成されている。この金属メタライズ５の構成は、Ni2〜5μｍとAu0.05μｍをめっきした積層構造となっている。
次に図６（b）で反応性粉体材料含有フラックスペースト４を、図６（a）で第１のウェハ基板１の台形凹部１１に形成された蒸着はんだ上に供給する。反応性粉体材料含有フラックスペースト４はディスペンスにより供給している。
次に、図６（c）（d）でフラックスペースト４が形成された第１のウェハ基板１の台形凹部１１のフラックスペースト４上に機能素子７を搭載した後、外部励起６としてレーザ励起を行うことにより、図６（b）で供給した反応性粉体材料含有フラックスペースト４の自己伝播合成反応を起こす。本実施例でも実施例１と同様に、反応性粉体材料含有フラックスペースト４の構成は、図３に示すように一般的にはんだ接合等で酸化膜除去のために用いられるフラックスペースト４２中に、自己伝播合成反応（SHS：Self−Propagating High−Temperature Synthesis）を起こす少なくとも２つ以上の反応性粉体材料４３、４４が含有されている構成となっている。その際の発熱により、図６（a）で供給した接合部材３（蒸着はんだ）を溶融させ、第１のウェハ基板１と機能素子７を接合する。なお、本工程の後、第１のウェハ基板１と機能素子７を接合するはんだ中には、自己伝播合成により合成された反応性粉体材料４３、４４の反応合成物４１が残存することとなるが煩雑となるため、図６（d）には図示していない。
本実施例では、図６（a）〜（d）の工程を逐次繰り返すことにより、第１のウェハ基板に形成されたすべての台形凹部１１に機能素子７を接合することとなる。
一般に、ウェハレベルパッケージングにより半導体装置を製造する場合、第１のウェハ基板１上に機能素子７を逐次搭載していくこととなる。この際、一般的にははんだ材料を用いて、機能素子７は第１のウェハ基板１に接合される。機能素子７の搭載位置ずれの許容度の大きい半導体装置では、はんだ材料としてはんだペーストを用いて機能素子７をすべて第１のウェハ基板１上に仮搭載した後に、リフロー炉を通すことにより接合を行う。
一方、機能素子７の搭載位置精度が要求される光学デバイスモジュールにウェハレベルパッケージングを適用する際は、搭載位置ずれが発生するリフロー炉は利用できない。そのため、熱圧着等で機能素子７を加熱し、はんだ材料を溶融させることにより、機能素子７を逐次接合していくほかなかった。しかしながら、この手法により機能素子７の逐次接合をすると、接合時の加熱が近接する機能素子７の搭載部に形成されたはんだ材料に影響を与える。最悪の場合、はんだ材料表面に酸化膜が形成され以降の機能素子７が接合できなくなる可能性がある。
しかしながら、本実施例の図６（a）〜（d）のプロセスでは、はんだ材料を溶融させる熱源として、反応性粉体材料含有フラックスペースト４の自己伝播合成反応時の発熱を利用しているため、局所的かつ短時間の加熱となる。そのため、近接する機能素子７の搭載部のはんだ材料への影響が極めて小さい方法であり、機能素子７の逐次搭載には好適な手法であるといえる。
本実施例では、第１のウェハ基板１の台形凹部１１に機能素子７を逐次搭載した後、第１のウェハ基板１と第２のウェハ基板２をウェハ接合することにより、パッケージングを行う。第１のウェハ基板１と第２のウェハ基板２をウェハ接合方法は、実施例１と同様である。
具体的には、図６（e）で第１のウェハ基板１の第２のウェハ基板２との接合面側に加熱により接合機能を有する接合部材５として蒸着はんだを形成する。第１のウェハ基板１の第２のウェハ基板２との接合面側には、はんだの濡れ性を確保するために、Ni2〜5μｍとAu0.05μｍからなる金属メタライズ５が形成されている。
次に図６（f）で反応性粉体材料含有フラックスペースト４を、図６（e）で第１のウェハ基板１上に形成された蒸着はんだ上に供給する。本実施例でも、反応性粉体材料含有フラックスペースト４の供給方法として、スピンコートによる塗布により供給を行っている。また、ここでも実施例１と同様に、反応性粉体材料含有フラックスペースト４の構成は、図３に示すように一般的にはんだ接合等で酸化膜除去のために用いられるフラックスペースト４２中に、自己伝播合成反応（SHS：Self−Propagating High−Temperature Synthesis）を起こす少なくとも２つ以上の反応性粉体材料４３、４４が含有されている構成となっている。
次に、図６（g）（h）で第１のウェハ基板１と第２のウェハ基板２のウェハ合わせを行った後、外部励起６により、第１のウェハ基板１と第２のウェハ基板２の間に存在する反応性粉体材料含有フラックスペースト４の反応を開始させる。この際の反応熱により、第１のウェハ基板１上に形成された蒸着はんだを溶融させ、第１のウェハ基板１と第２のウェハ基板２を接合させる。なお、本実施例でも外部励起６としてレーザ励起を用いているが、前述の図４のように第１のウェハ基板１と第２のウェハ基板２の間に電圧印加することにより外部励起を印加する方法でもかまわない。
以上、本実施例で説明したウェハ接合プロセスによれば、局所的かつ短時間の加熱で終了する反応性粉体材料含有フラックスペースト４中での自己伝播合成の発熱により、はんだ材料を溶融させていることから、近接する機能素子７の搭載部のはんだ材料への影響が極めて少なくなるため、機能素子７の逐次搭載が可能となる。
また、短時間で終了する反応性粉体材料含有フラックスペースト４中での自己伝播合成の発熱により、はんだ材料を溶融させていることから、ウェハ接合時における第１のウェハ基板１および第２のウェハ基板２の温度上昇を抑えることができる。換言すると、第１のウェハ基板１および第２のウェハ基板２の温度上昇が小さくなることから、第１のウェハ基板１および第２のウェハ基板２の熱膨張係数差に起因する接合基板の反りを低減させることが可能となる。
また、フラックスペースト内で自己伝播反応を起こしていることから、フラックスペーストによる酸化膜除去の効果が期待でき、ボイドおよび濡れ不良等のはんだ接合不良を回避することも可能となる。
また、付随されるメリットしては既述のとおり、反応性材料がペースト状となっていることによる供給方法の自由度向上、ならびに接合に要するエネルギー供給が非常に少ない点が挙げられる。
本発明は半導体装置の製造において、気密封止、ウェハレベルパッケージングを目的としたウェハ接合プロセスとして利用可能である。
１・・・第１のウェハ基板
１２・・・台形凹部
２・・・第２のウェハ基板
３・・・接合部材
４・・・反応性粉体材料含有フラックスペースト
４１・・・反応合成物
４２・・・フラックスペースト
４３・・・第１の反応性粉体材料
４４・・・第２の反応性粉体材料
５・・・金属メタライズ
６・・・外部励起
７・・・機能素子

Claims (12)

  1. 第１のウェハ基板と第２のウェハ基板を接合するウェハ接合半導体装置の製造方法において、予め第１のウェハ基板と第２のウェハ基板のウェハ接合面側に、加熱時に接合機能を有する接合部材を形成する第１の工程と、
    第１の工程により形成された前記接合部材の表面に、反応性を有する少なくとも２つの粉体材料を含んだフラックスペーストを供給する第２の工程と、
    第２の工程により供給された前記フラックスペーストの反応を開始させるための励起を行う第３の工程とを含むウェハ接合半導体装置の製造方法。
  2. 前記フラックスペーストは自己伝播合成反応を起こすことを特徴とする請求項１に記載のウェハ接合半導体装置の製造方法。
  3. 前記第３の工程では、レーザ光を照射することにより励起を行う請求項１または２のいずれかに記載のウェハ接合半導体装置の製造方法。
  4. 第１のウェハ基板の接合部材を形成していない面と、第２のウェハ基板の接合部材を形成していない面の間に電圧印加することにより、前記フラックスペーストの反応を開始させ、前記第１のウェハ基板と前記第２のウェハ基板を接合することを特徴とする請求項１または２のいずれかに記載のウェハ接合半導体装置の製造方法。
  5. 第１のウェハ基板と、
    前記第１のウェハ基板上に搭載される機能素子と、
    第２のウエハ基板とを備え、
    前記第１のウェハ基板と前記第２のウェハ基板を接合することにより、前記機能素子が封止されるウェハ接合半導体装置の製造方法において、
    前記第１のウェハ基板上の前記機能素子が搭載される箇所に、加熱時に接合機能を有する接合部材を形成する第１の工程と、
    前記第１の工程により形成された前記接合部材の表面に、反応性を有する少なくとも２つの粉体材料を含んだフラックスペーストを供給する第２の工程と、
    前記第２の工程により供給された前記フラックスペースト上に、前記機能素子を搭載する第３の工程と、
    前記第３の工程により供給された前記フラックスペーストの反応を開始させるための励起を行う第４の工程とを含むウェハ接合半導体装置の製造方法。
  6. 前記第４の工程後に、前記第１のウェハ基板と前記第２のウェハ基板のウェハ接合面側に、加熱時に接合機能を有する接合部材を形成する第５の工程と、
    前記第５の工程により形成された前記接合部材の表面に、前記フラックスペーストを供給する第６の工程と、
    前記第６の工程により供給された前記フラックスペーストの反応を開始させるための励起を行う第７の工程とを含む請求項５に記載のウェハ接合半導体装置の製造方法。
  7. 前記機能素子は発光素子または受光素子であり、前記第２のウエハ基板は光を透過する材料であることを特徴とする請求項５または６のいずれかに記載のウエハ接合半導体装置の製造方法。
  8. 前記フラックスペーストは自己伝播合成反応を起こすことを特徴とする請求項５または６のいずれかに記載のウェハ接合半導体装置の製造方法。
  9. 前記第４の工程または前記第７の工程では、レーザ光を照射することにより励起を行う請求項５乃至８のいずれかに記載のウェハ接合半導体装置の製造方法。
  10. 第１のウェハ基板の接合部材を形成していない面と、第２のウェハ基板の接合部材を形成していない面の間に電圧印加することにより、前記フラックスペーストの反応を開始させ、前記第１のウェハ基板と前記第２のウェハ基板を接合することを特徴とする請求項５乃至８のいずれかに記載のウェハ接合半導体装置の製造方法。
  11. 前記反応性を有する少なくとも２つの粉体材料が、
    アルミニウムとニッケル、
    または、アルミニウムとチタン、
    または、チタンと炭素、
    であることを特徴とする
    請求項１乃至１０のいずれかに記載のウェハ接合半導体装置の製造方法。
  12. 前記加熱時に接合機能を有する接合部材として、蒸着はんだを用いていることを特徴とする請求項１乃至１１のいずれかに記載のウェハ接合半導体装置の製造方法。
JP2010074081A 2010-03-29 2010-03-29 ウェハ接合半導体装置の製造方法 Expired - Fee Related JP5658898B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010074081A JP5658898B2 (ja) 2010-03-29 2010-03-29 ウェハ接合半導体装置の製造方法
US13/519,590 US8889441B2 (en) 2010-03-29 2010-10-27 Method for manufacturing wafer-bonded semiconductor device
PCT/JP2010/006334 WO2011121686A1 (ja) 2010-03-29 2010-10-27 ウェハ接合半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010074081A JP5658898B2 (ja) 2010-03-29 2010-03-29 ウェハ接合半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011210758A true JP2011210758A (ja) 2011-10-20
JP5658898B2 JP5658898B2 (ja) 2015-01-28

Family

ID=44711483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010074081A Expired - Fee Related JP5658898B2 (ja) 2010-03-29 2010-03-29 ウェハ接合半導体装置の製造方法

Country Status (3)

Country Link
US (1) US8889441B2 (ja)
JP (1) JP5658898B2 (ja)
WO (1) WO2011121686A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015213026A (ja) * 2014-05-06 2015-11-26 公立大学法人兵庫県立大学 自己伝播発熱性形成体、自己伝播発熱性形成体の製造装置及び製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101526278B1 (ko) * 2012-12-21 2015-06-05 제일모직주식회사 경화 필름과 도전 필름을 포함하는 분리형 이방 도전성 필름
US20160121395A1 (en) * 2013-05-23 2016-05-05 Hitachi, Ltd. Reactive powder, bonding material using reactive powder, bonded body bonded with bonding material and method for producing bonded body
JP6315262B2 (ja) 2014-06-12 2018-04-25 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、及び、撮像装置
US9728934B2 (en) 2015-08-31 2017-08-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Back-side-emitting vertical cavity surface emitting laser (VCSEL) wafer bonded to a heat-dissipation wafer, devices and methods
US10290594B2 (en) * 2016-07-28 2019-05-14 International Business Machines Corporation Fragmenting computer chips
KR102609312B1 (ko) 2016-09-13 2023-12-01 삼성전자주식회사 웨이퍼 워피지 개선 장치 및 방법
US10410892B2 (en) * 2016-11-18 2019-09-10 Taiwan Semiconductor Manufacturing Company Ltd. Method of semiconductor wafer bonding and system thereof
JP6899293B2 (ja) * 2017-09-13 2021-07-07 株式会社ディスコ 積層ウェーハの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6245465A (ja) * 1985-08-26 1987-02-27 Oki Electric Ind Co Ltd 半田付け方法
JPH07136795A (ja) * 1993-11-16 1995-05-30 Showa Denko Kk はんだペースト
JPH09300094A (ja) * 1996-05-10 1997-11-25 Omron Corp 半田付け材料、並びに、それを用いた接合方法及び装置
JP2007324465A (ja) * 2006-06-02 2007-12-13 Nissan Motor Co Ltd 半導体パッケージおよびその製造方法、半導体パッケージ集合体

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3325000B2 (ja) * 1999-05-28 2002-09-17 ソニーケミカル株式会社 半導体素子の実装方法
KR100442830B1 (ko) * 2001-12-04 2004-08-02 삼성전자주식회사 저온의 산화방지 허메틱 실링 방법
US7098072B2 (en) * 2002-03-01 2006-08-29 Agng, Llc Fluxless assembly of chip size semiconductor packages
US20040232535A1 (en) * 2003-05-22 2004-11-25 Terry Tarn Microelectromechanical device packages with integral heaters
US6933171B2 (en) * 2003-10-21 2005-08-23 Intel Corporation Large bumps for optical flip chips
JP2005183904A (ja) * 2003-12-22 2005-07-07 Rohm & Haas Electronic Materials Llc 電子部品にはんだ領域を形成する方法及びはんだ領域を有する電子部品
US7750356B2 (en) * 2005-05-04 2010-07-06 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Silicon optical package with 45 degree turning mirror
CN101394997A (zh) 2006-03-24 2009-03-25 派克汉尼芬公司 反应性箔组合件
JP5091696B2 (ja) 2008-01-26 2012-12-05 株式会社フジクラ 半導体パッケージの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6245465A (ja) * 1985-08-26 1987-02-27 Oki Electric Ind Co Ltd 半田付け方法
JPH07136795A (ja) * 1993-11-16 1995-05-30 Showa Denko Kk はんだペースト
JPH09300094A (ja) * 1996-05-10 1997-11-25 Omron Corp 半田付け材料、並びに、それを用いた接合方法及び装置
JP2007324465A (ja) * 2006-06-02 2007-12-13 Nissan Motor Co Ltd 半導体パッケージおよびその製造方法、半導体パッケージ集合体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015213026A (ja) * 2014-05-06 2015-11-26 公立大学法人兵庫県立大学 自己伝播発熱性形成体、自己伝播発熱性形成体の製造装置及び製造方法

Also Published As

Publication number Publication date
US8889441B2 (en) 2014-11-18
JP5658898B2 (ja) 2015-01-28
WO2011121686A1 (ja) 2011-10-06
US20130029438A1 (en) 2013-01-31

Similar Documents

Publication Publication Date Title
JP5658898B2 (ja) ウェハ接合半導体装置の製造方法
CN102142431B (zh) 集成器件和集成器件的制造方法
CN101593932B (zh) 发光装置和发光装置制造方法
JP2012515441A5 (ja)
US9631781B2 (en) Optical integrated device
JP2007305856A (ja) 封止構造及び該封止構造の製造方法
WO2013108706A1 (ja) 半導体装置および半導体装置の製造方法
WO2019188105A1 (ja) 転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法
JP2011243752A (ja) 半導体装置の製造方法、半導体内部接続部材および半導体内部接続部材群
JP5898916B2 (ja) 光モジュールおよびその実装構造および光モジュールの製造方法
JP2008147243A (ja) 気密封止装置
US20120082176A1 (en) Conduction cooled package laser and packaging method for forming the same
US9779965B2 (en) Systems and methods for bonding semiconductor elements
KR101035998B1 (ko) 수직형 ｌｅｄ 제조 방법
JP5102380B2 (ja) ファイバマウント装置、及び、それを用いた光モジュール、及び、光モジュールの製造方法
JP2011040688A (ja) 回路基板及びその製造方法
JP5294913B2 (ja) 素子搭載用基板
JP2005311109A (ja) 光デバイスの実装方法及び光モジュール
JP2005235857A (ja) 光半導体装置
JP2016115694A (ja) 光モジュールの実装構造および製造方法
JP2009069629A (ja) 光学素子パッケージ及びその製造方法
JP2013140874A (ja) 電子デバイス、セラミック基板、製造方法、及び圧電発振器
JP6939188B2 (ja) 原子発振器及びその製造方法
WO2020138278A1 (ja) 電子部品の接合方法および接合構造体
JP5508249B2 (ja) 光モジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141007

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141201

R151 Written notification of patent or utility model registration

Ref document number: 5658898

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees